JP2004071872A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2004071872A JP2004071872A JP2002229994A JP2002229994A JP2004071872A JP 2004071872 A JP2004071872 A JP 2004071872A JP 2002229994 A JP2002229994 A JP 2002229994A JP 2002229994 A JP2002229994 A JP 2002229994A JP 2004071872 A JP2004071872 A JP 2004071872A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- substrate
- layer
- rewiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板と、基板の上に電気めっきにより形成された再配線30と、基板上の層間膜20と再配線30との間に形成され、層間膜20側から第1のシード層41、第2のシード層42の2層からなる導電性のシード層40とを備え、第1のシード層41は基板側の層間膜20と第2のシード層42との密着性を確保するものであり、第2のシード層42は導電性を確保するものである。ここにおいて、第1のシード層41は島状構造をなしている。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置に関する。
【0002】
【従来の技術】
この種の電子装置としては、例えば、ウェハレベルCSP(チップサイズパッケージ)があり、この場合、電気めっきにより形成された配線層は半導体ウェハ上の電極とバンプとを導通させる再配線層となる。このような電子装置における一般的な配線層の形成方法を図4に概略断面図として示す。
【0003】
図4において、下地20は、例えばウェハレベルCSPを構成する半導体ウェハとして構成される基板の上に形成されたポリイミドなどからなる層間膜である。図4(a)に示すように、この下地20の上に、まずシード層40を下地20の略全域に形成する。
【0004】
シード層40は、下地20すなわち基板側から第1のシード層41、第2のシード層42の少なくとも2層からなる導電性の層であり、スパッタやCVD法などにより形成されるものである。このシード層40を電極として配線層30が電気めっきされる。
【0005】
第1のシード層41は、TiやCrなどからなるものであって基板すなわち下地20と第2のシード層42との密着性を確保するものである。また、第2のシード層42は、Cuなどからなるものであって配線層30を電気めっきする際にシード層42の導電性を確保するものである。
【0006】
そして、図4(a)に示すように、シード層40の上にレジスト70をパターニング形成し、レジスト70の開口部においてシード層40を電極として電気めっきを行い、Cuなどからなる配線層30を形成する。
【0007】
次に、図4(b)に示すように、剥離液などを用いてレジスト70を除去し、続いて、図4(c)に示すように、レジスト70が除去された部分におけるシード層40をウェットエッチングにより除去する。このとき第2のシード層42、第1のシード層41の順にエッチング液を変えてエッチングする。こうして、配線層30間のシード層40を除去することで配線層30間の絶縁性を確保する。
【0008】
【発明が解決しようとする課題】
しかしながら、上記電子装置においては、配線層30間の絶縁性を確保するために、シード層40を除去すべき領域においてシード層40が残らないように、下地20すなわち上記基板の面内において均一にシード層40をエッチングする必要がある。そのため、シード層40のエッチングは若干オーバーエッチング気味に行う。
【0009】
このため、シード層40をウェットエッチングする際に、特に第1のシード層40においてサイドエッチングが進みすぎる場合がある。下地20側の第1のシード層41においてサイドエッチングが進みすぎると、アンダーカットすなわち第1のシード層41が無くなった状態となり、その状態の部分では配線層30の剥離が生じることになる。
【0010】
このような配線層30の剥離は、電子装置の小型化、高機能化などによる配線層30の微細化に伴い、いっそう顕著になってくると考えられる。
【0011】
そこで本発明は上記問題に鑑み、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置において、シード層のアンダーカットを適切に防止できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の上に電気めっきにより形成された配線層(30)と、配線層の下地層として基板と配線層との間に形成され、基板側から第1のシード層(41)、第2のシード層(42)の少なくとも2層からなる導電性のシード層(40)とを備え、第1のシード層は基板側の部位(20)と第2のシード層との密着性を確保するものであり、第2のシード層は導電性を確保するものである電子装置において、第1のシード層は島状構造をなしていることを特徴とする。
【0013】
それによれば、第1のシード層が不連続な島状であり、その島の存在しない部分は第2のシード層で埋められた形にすることができる。そのため、シード層をウェットエッチングするときに、第1のシード層のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残る。
【0014】
そのため、第1のシード層はアンダーカットされた状態にならない。このように、本発明の電子装置によれば、シード層のアンダーカットを適切に防止することができる。
【0015】
ここで、請求項2に記載の発明のように、配線層(30)はCuの電気めっきにより形成されたものにできる。
【0016】
また、請求項3に記載の発明のように、シード層(40)における第1のシード層(41)は、Ti、Cr、Ti−W合金およびVのうちから選択された1種の材料からなり、第1のシード層の下地(20)を構成する材料が高分子であるものにできる。
【0017】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0018】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態では、電解めっきで形成される配線としてCSPの再配線に適用した例を説明する。図1は本実施形態に係る電子装置としてのCSPの概略断面構成を示す図である。
【0019】
本実施形態のCSPはウェハレベルCSPとして構成することができ、ウェハレベルCSPは、はんだバンプ50までをウェハ状態で形成した後、ダイシングしてチップ化するものである。
【0020】
基板10は、シリコン基板などの半導体基板から構成されており、この基板10には、図示しないトランジスタなどの半導体素子が形成されている。また、基板10の一面側には上記半導体素子と導通するアルミなどからなる配線11や取出電極(パッド)12が形成されている。
【0021】
基板10の一面上には、半導体素子や配線11を被覆して保護するシリコン窒化膜などからなるパッシベーション膜13が形成されている。ここで、パッシベーション膜13は取出電極12上には開口している。なお、これら半導体素子、配線11、取出電極12、パッシベーション膜13は周知の半導体プロセスにより形成することができる。
【0022】
このパッシベーション膜13の上には、絶縁性の膜材料からなる層間膜20が形成されている。この層間膜20は上部の再配線30と半導体基板10との応力緩和などの役割をなすもので、例えば、ポリイミドなどの高分子を塗布して硬化させることで形成できる。また、取出電極12の上部にて層間膜20はエッチングなどにより除去されて開口部21が形成されている。
【0023】
そして、層間膜20の上には配線層としての再配線30が所定のパターンにて形成されている。この再配線30は、CSPにおいて所定のピッチで整列配置されるはんだバンプ50と取出電極12とを電気的に接続するために必要なものである。
【0024】
再配線30は、層間膜20の開口部21を介して取出電極12と電気的に導通しており、層間膜20の開口部21からはんだバンプ50の配置部分まで所定の配線パターンを有して延びている。
【0025】
このように基板10の上に配線層としての再配線30は電気めっきにより形成されたものであり、具体的にはCuなどの電気めっきにより形成されためっき膜である。
【0026】
ここで、再配線30の下地層として基板10と再配線30との間、すなわち層間膜20と再配線30との間には、シード層40が形成されている。このシード層40は、基板10側すなわちシード層40の下地である層間膜20側から第1のシード層41、第2のシード層42の2層からなる導電性の積層膜である。なお、シード層40は3層以上でも良い。
【0027】
第1のシード層41は基板10側の部位すなわち層間膜20と第2のシード層42との密着性を確保するものである。この第1のシード層41は、Ti、Cr、Ti−W合金およびVのうちから選択された1種の材料からなり、スパッタやCVD法などを用いて成膜される。
【0028】
第2のシード層42は、再配線30を電気めっきで形成する際にシード層40の導電性を確保するものである。この第2のシード層42は、Cuなどからなり第1のシード層41と同様、スパッタやCVD法などを用いて成膜される。また、第2のシード層42は再配線30と同じ材料(例えばCu)を用いて形成されるのが通常である。
【0029】
また、図示しないが、再配線30は単層でも積層構造でも良い。例えば、再配線30は、基板10側から順に再配線30の導電性確保のためのCu層、このCu層の上に形成されはんだバンプ50のはんだが再配線30に拡散するのを防止するためのNi層、このNi層の酸化防止のためのAu層が積層されてなる積層構造であっても良い。
【0030】
そして、このように構成された再配線30および層間膜20の上には、ポリイミドなどの絶縁性膜からなる保護膜60が形成されている。この保護膜60のうち再配線30上の所定部位には、開口部61が形成されており、この開口部61を介して再配線30とはんだバンプ50とが電気的・機械的に接続されている。
【0031】
このようなCSPは、例えば、プリント基板やセラミック基板などの配線基板上にはんだバンプ50側にて搭載され、はんだバンプ50をリフローさせることにより上記配線基板に実装される。
【0032】
ここで、本実施形態では、シード層40において次に述べるような独自の構成を採用している。図2は、図1中のシード層40の拡大断面図である。
【0033】
図2に示すように、第1のシード層41は、島状構造をなしている。具体的には、例えば第1のシード層41としてTiを用いた場合には、その膜厚を10nm以下と薄く形成することで島状構造を形成することができる。これは、スパッタやCVDの成膜において成膜の初期には下地から島状に膜が形成され、やがて各々の島が成長して連続した膜となる、という成膜プロセスを利用したものである。
【0034】
なお、Cr、Ti−W合金およびVを用いた場合も、もちろん、スパッタやCVDなどの成膜装置において成膜時間や成膜時のパワーを制御して膜厚をある程度薄くすることで島状構造を形成することができる。
【0035】
次に、本実施形態のCSPの製造方法について述べる。まず、基板10に、半導体プロセスにてトランジスタなどの半導体素子やアルミニウムなどからなる配線11や取出電極12などを形成し、この基板10の上に、半導体素子や配線11を保護するパッシベーション膜13を形成する。
【0036】
このパッシベーション膜13の上にポリイミドなどの高分子からなる層間膜20を形成し、続いて、基板10上の取出電極12の上部にて層間膜20をエッチングなどにより除去して開口部21を形成する。
【0037】
次に、本CSPにおける特にシード層40および配線層としての再配線30の形成方法について、当該形成方法を示す図3を参照して述べる。
【0038】
図3(a)、(b)に示すように、上記開口部21から露出する取出電極12を含む層間膜20の全面を下地として、シード層40を形成する。このシード層40の形成は、上述したように、スパッタやCVDなどの成膜装置を用いて、順次、第1のシード層41、第2のシード層42を成膜することで実現できる。
【0039】
ここで、第1のシード層41の形成においては、上述したように、Ti、Cr、Ti−W合金およびVを用い、スパッタやCVDなどの成膜装置において成膜時間や成膜時のパワーを制御して膜厚をある程度薄くすることで島状構造を形成することができる。
【0040】
次に、図3(c)に示すように、シード層40の表面のうち再配線30を形成する予定の部位以外の部位に開口部を有するレジスト70をパターニング形成する。すなわち、再配線30を形成しない部位にレジスト70を形成し、当該部位をレジスト70にて被覆する。
【0041】
そして、レジスト70の開口部から露出するシード層40の表面に、電気めっき法により再配線30を形成する。このとき、シード層40における第1のシード層41は島状ではあるが、その上の第2のシード層42によって電気めっきを行うに十分なシード層40の導電性を確保することができる。次に、図3(d)に示すように、剥離液などを用いてレジスト70を除去する。
【0042】
次に、レジスト70が除去された部分におけるシード層40を、まず表面側の第2のシード層42、次に第1のシード層41という順にウェットエッチングを行い除去する。第2のシード層42は再配線30と同じ材料であるのが通常であるが、例えば第2のシード層42はCu、第1のシード層41がTiの場合、第2のシード層42は酸系のエッチング液、第1のシード層41は過酸化水素系のエッチング液でそれぞれエッチングする。
【0043】
こうして、配線層30間のシード層40を除去することで配線層30間の絶縁性が確保され、上記図2に示す構造ができあがる。その後、基板10の上に、ポリイミドなどの高分子からなる保護膜60を塗布、硬化するなどにより形成する。この保護膜60は、マスクなどを用いて再配線30におけるはんだバンプ50との接続部を開口させた状態で形成する。
【0044】
そして、印刷、はんだボールなどの手法を用いてはんだバンプ50を形成し、保護膜60の開口部61を介して再配線30とはんだバンプ50とを電気的・機械的に接続する。こうして、図1に示すCSP構造ができあがる。
【0045】
ところで、本実施形態によれば、図2に示すように、第1のシード層41が不連続な島状であり、その島の存在しない部分は第2のシード層42で埋められた形にすることができる。そのため、シード層40をウェットエッチングするときに、第1のシード層41のサイドエッチングが生じて一部の島がエッチングされても、島が存在しない部分においてサイドエッチングが停止し、残りの島はエッチングされずに残る。
【0046】
例えば、上記図2において、第1のシード層41における両端部の島41aがサイドエッチングされたとしても、この島41aとその隣の島41との間は不連続であるため、当該隣の島41はエッチングされない。そのため、第1のシード層41はアンダーカットされた状態にならず、再配線30が基板10すなわち層間膜20から剥離することはない。
【0047】
このことは、例えば、図2中に示すように、再配線30の幅L1を10μm以下と微細化した場合でも十分に実現できることを確認している。例えば再配線30の幅L1が5μm程度の場合、両端部の島41aがサイドエッチングされたときにおける第1のシード層41の端部と第2のシード層42の端部との距離L2を1μm以下に抑えることができる。
【0048】
このように、第1のシード層41の目的は、その下地20と第2のシード層42との密着性の確保であり、この密着性の確保に関しては、第1のシード層41が連続的に存在する必要はなく、第1のシード層41が島状構造であっても十分に満足させることが可能である。
【0049】
よって、本実施形態によれば、シード層のアンダーカットを適切に防止することのできる電子装置としてのCSPを提供することができる。
【0050】
なお、本発明は、基板の上にシード層を介して電気めっきにより形成された配線層を有する電子装置であれば、適用できるものであり、上記CSPに限定されるものではない。
【図面の簡単な説明】
【図1】本実施形態に係る電子装置としてのCSPの概略断面構成を示す図である。
【図2】図1中のシード層の拡大断面図である。
【図3】図1に示すCSPにおけるシード層および再配線の形成方法を示す工程図である。
【図4】従来の電子装置における一般的な配線層の形成方法を示す工程図である。
【符号の説明】
10…基板、20…層間膜、30…再配線、40…シード層、
41…第1のシード層、42…第2のシード層。
Claims (3)
- 基板(10)と、
前記基板の上に電気めっきにより形成された配線層(30)と、
前記配線層の下地層として前記基板と前記配線層との間に形成され、前記基板側から第1のシード層(41)、第2のシード層(42)の少なくとも2層からなる導電性のシード層(40)とを備え、
前記第1のシード層は前記基板側の部位(20)と前記第2のシード層との密着性を確保するものであり、
前記第2のシード層は導電性を確保するものである電子装置において、
前記第1のシード層は、島状構造をなしていることを特徴とする電子装置。 - 前記配線層(30)はCuの電気めっきにより形成されたものであることを特徴とする請求項1に記載の電子装置。
- 前記シード層(40)における前記第1のシード層(41)は、Ti、Cr、Ti−W合金およびVのうちから選択された1種の材料からなり、前記第1のシード層の下地(20)を構成する材料が高分子であることを特徴とする請求項1または2に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229994A JP2004071872A (ja) | 2002-08-07 | 2002-08-07 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229994A JP2004071872A (ja) | 2002-08-07 | 2002-08-07 | 電子装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257111A Division JP4725626B2 (ja) | 2008-10-02 | 2008-10-02 | 電子装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071872A true JP2004071872A (ja) | 2004-03-04 |
Family
ID=32016202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002229994A Pending JP2004071872A (ja) | 2002-08-07 | 2002-08-07 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071872A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318987A (ja) * | 2005-05-10 | 2006-11-24 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
JP2007242880A (ja) * | 2006-03-08 | 2007-09-20 | Tdk Corp | 成膜方法 |
JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
JP2013239756A (ja) * | 2013-09-04 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
US9035455B2 (en) | 2007-11-16 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
WO2018097414A1 (ko) * | 2016-11-28 | 2018-05-31 | 주식회사 네패스 | 재배선층을 가지는 반도체 패키지 및 이의 제조방법 |
JP2022177212A (ja) * | 2016-12-21 | 2022-11-30 | 大日本印刷株式会社 | 貫通電極基板及び半導体装置 |
-
2002
- 2002-08-07 JP JP2002229994A patent/JP2004071872A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318987A (ja) * | 2005-05-10 | 2006-11-24 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
JP2007242880A (ja) * | 2006-03-08 | 2007-09-20 | Tdk Corp | 成膜方法 |
US9941231B2 (en) | 2007-11-16 | 2018-04-10 | Rohm Co., Ltd. | Semiconductor device |
US9035455B2 (en) | 2007-11-16 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
US9437544B2 (en) | 2007-11-16 | 2016-09-06 | Rohm Co., Ltd. | Semiconductor device |
US9607957B2 (en) | 2007-11-16 | 2017-03-28 | Rohm Co., Ltd. | Semiconductor device |
JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
JP2013239756A (ja) * | 2013-09-04 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
WO2018097414A1 (ko) * | 2016-11-28 | 2018-05-31 | 주식회사 네패스 | 재배선층을 가지는 반도체 패키지 및 이의 제조방법 |
KR101870169B1 (ko) * | 2016-11-28 | 2018-06-22 | 주식회사 네패스 | 재배선층을 가지는 반도체 패키지 및 이의 제조방법 |
US11062990B2 (en) | 2016-11-28 | 2021-07-13 | Nepes Laweh Corporation | Semiconductor package of using insulating frame |
JP2022177212A (ja) * | 2016-12-21 | 2022-11-30 | 大日本印刷株式会社 | 貫通電極基板及び半導体装置 |
US11742273B2 (en) | 2016-12-21 | 2023-08-29 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
US7246432B2 (en) | Method of manufacturing semiconductor device | |
KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
US20070170566A1 (en) | Semiconductor Device and Method of Manufacturing the Same, Circuit Board, and Electronic Instrument | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
KR20080085380A (ko) | 재배선층을 구비하는 반도체 패키지 및 그의 제조방법 | |
US8294266B2 (en) | Conductor bump method and apparatus | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
US6528417B1 (en) | Metal patterned structure for SiN surface adhesion enhancement | |
JP2001053075A (ja) | 配線構造及び配線形成方法 | |
JP2004071872A (ja) | 電子装置 | |
JP2009129982A (ja) | 半導体装置及びその製造方法 | |
JP2019083250A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4725626B2 (ja) | 電子装置の製造方法 | |
JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP2004079797A (ja) | 電解めっきを用いた配線の形成方法 | |
JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
JP4119740B2 (ja) | 半導体装置の製造方法 | |
JP4686962B2 (ja) | 半導体装置の製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |