JP2004063530A - 配線基板およびこれを用いた電子装置 - Google Patents
配線基板およびこれを用いた電子装置 Download PDFInfo
- Publication number
- JP2004063530A JP2004063530A JP2002216140A JP2002216140A JP2004063530A JP 2004063530 A JP2004063530 A JP 2004063530A JP 2002216140 A JP2002216140 A JP 2002216140A JP 2002216140 A JP2002216140 A JP 2002216140A JP 2004063530 A JP2004063530 A JP 2004063530A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- conductor
- row
- wiring
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電極パッド間隔が狭くなっても、信号の伝送損失が殆どなく、所望の電気的特性が得られる高密度配線パターンの配線基板を提供する。
【解決手段】複数の絶縁層１ａ・１ｂを積層して成る絶縁基板１の主面上の所定領域に設けられた電子部品７の搭載部７ａと、搭載部７ａ内の周辺側に電子部品７の接続端子に対応して複数列に略等間隔で配列された電極パッド４と、搭載部７ａより絶縁基板１の周辺側に向かって被着形成され、各電極パッド４に接続されるとともに搭載部７ａの中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａの外側の領域へ引き出されている引き出し線５とを具備する配線基板６において、引き出し線５は、搭載部７ａの中央側の電極パッド４ｂの直下および第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて引き出されている。
【選択図】 図２
【解決手段】複数の絶縁層１ａ・１ｂを積層して成る絶縁基板１の主面上の所定領域に設けられた電子部品７の搭載部７ａと、搭載部７ａ内の周辺側に電子部品７の接続端子に対応して複数列に略等間隔で配列された電極パッド４と、搭載部７ａより絶縁基板１の周辺側に向かって被着形成され、各電極パッド４に接続されるとともに搭載部７ａの中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａの外側の領域へ引き出されている引き出し線５とを具備する配線基板６において、引き出し線５は、搭載部７ａの中央側の電極パッド４ｂの直下および第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて引き出されている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、シングルチップパッケージ（ＳＣＰ）、マルチチップパッケージ（ＭＣＰ）等の高密度配線用の電子部品収納用パッケージとしての配線基板およびこれを用いた電子装置に関する。
【０００２】
【従来の技術】
現在の電子機器は、移動体通信機器に代表されるように小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されてきており、このような電子機器に搭載される電子装置も小型・高密度化が要求されるようになってきている。そのため、電子装置を構成する配線基板にも小型化・薄型化・多端子化が求められてきており、それを実現するために配線導体層等の導体層の幅を細くするとともにその間隔を狭くし、さらに導体層の多層化・導体層間を接続する貫通導体の小径化により高密度配線化が図られている。
【０００３】
このような高密度配線が可能な配線基板として、ビルドアップ法を採用して製作された配線基板が知られている。ビルドアップ法とは、例えば、ガラスクロスやアラミド不布織等の補強材に耐熱性や耐薬品性を有するエポキシ樹脂に代表される熱硬化性樹脂を含浸させて複合化した絶縁基板上に、間に配線導体層を挟んでエポキシ樹脂等の熱硬化性樹脂から成る接着材を塗布して絶縁層を形成するとともに絶縁層を加熱硬化させた後、配線導体層上部の絶縁層にレーザで径が３０〜２００μｍ程度の貫通孔を穿設し、しかる後、絶縁層表面を化学粗化し、さらに無電解銅めっき法および電解銅めっき法を用いて貫通孔側面および貫通孔底面の配線導体層上に導体膜を被着して貫通導体を形成するとともに絶縁層表面に貫通導体と接続する配線導体層を形成し、さらに、絶縁層や貫通導体・配線導体層の形成を複数回繰り返すことにより配線基板を製作する方法である。
【０００４】
そしてこのような配線基板は、表面の半導体素子等の電子部品の搭載部に導出する、配線基板を貫通して形成された貫通導体上に設けられた電極パッドに、電子部品の下面に形成された各電極を半田バンプ等の導電性接合材を介して接続することにより電子装置となる。
【０００５】
しかしながら、電子部品が高密度化してその電極数が増加するにつれて、配線基板表面の電子部品の搭載部に導出する、配線基板を貫通して形成された貫通導体を形成することが困難となってきている。このため、貫通導体をその表面が配線基板表面の電子部品の搭載部の外側に導出するように形成するとともに、電子部品の搭載部に形成された電極パッドと貫通導体とを引き出し線で接続することが行なわれている。
【０００６】
しかしながら、このような配線基板においても、電子部品のより高密度化・多端子化にともない、それに接続される電極パッドも複数列に等間隔で配列された多点格子状となり、その結果、全ての電極パッドに引き出し線を接続することが困難であるという問題点を有していた。これは、多点格子状に形成された電極パッドのうち中央側に位置する電極パッド用の引き出し線を、外側に位置する電極パッド間の隙間を通して電子部品の搭載部の外側に導出するためであり、電極パッドの配列数が増加すると最も外側の電極パッド間の隙間に多数の引き出し線を通すことができなくなることによるものである。
【０００７】
このような問題点を解決するために、特開２００１−１２７１９２号公報には、中央側に位置する電極パッドの引き出し線のうち電極パッド間のギャップに形成される部分のみを細線化することが提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、特開２００１−１２７１９２号公報に記載された配線基板では、電子部品の高密度化・多端子化がさらに進み、引き出し線をより細線化・微細化した場合には、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大して、所望の電気特性が得られなくなってしまうという問題点を有していた。また、逆に電気的特性を優先して配線幅を太くすると、前述したように電極パッド間に通すことのできる引き出し線本数が減少し、配線が不可能になるという問題点を有していた。
さらに、引き出し線を最も外側の電極パッド間を通してこの外側に引き出す場合、引き出し線を一旦最も外側の電極パッド間の近傍の領域まで引き出し、さらにこの近傍の領域から電極パッド間を通してこの外側の領域へ引き出すために、引き出し線の長さが長くなり、引き出し線の電気抵抗がさらに大きくなってしまうという問題点を有していた。
【０００９】
本発明は、上記従来技術における問題点に鑑み完成されたものであり、その目的は、電極パッド数が増加しても電極パッドの引き出し線幅を細くすることなく、従って、信号の伝送損失が少ない高密度配線パターンの配線基板およびこれを用いた電子装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の配線基板は、複数の絶縁層を積層して成る絶縁基板の主面上の所定領域に設けられた電子部品の搭載部と、この搭載部内の周辺側に電子部品の接続端子に対応して複数列に略等間隔で配列された電極パッドと、搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、この配線導体の一部が平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されている引き出し線とを具備することを特徴とするものである。
【００１１】
また本発明の配線基板は、上記構成において、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としていることを特徴とするものである。
【００１２】
さらに本発明の電子装置は、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続していることを特徴とするものである。
【００１３】
本発明の配線基板によれば、引き出し線が搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、第１列の電極パッドの外側の領域へ引き出されていることから、引き出し線を第１列の電極パッド間の間隔とは関係なく第１列の電極パッドの外側の領域へ引き出すことができ、その結果、電極パッドが高密度に形成されて最も周辺側に配列された第１列の電極パッド間の間隔が狭くなった場合においても、引き出し線の引き出しが不可能となったり、引き出し線の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線が下層の配線導体の一部を平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されていることから、第１列の電極パッド間の間隔よりも幅の広い引き出し線を搭載部の中央側の電極パッドから第１列の電極パッドの外側へ直線的に引き出すことができ、その結果、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００１４】
また、本発明の配線基板によれば、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としたことから、配線基板の表面で引き出し線を電極パッド間を通るように細線化して引き出す場合に較べて、引き出し線の電気抵抗を大きく低減することができ、その結果、信号の伝送損失が小さい配線基板とすることができる。
【００１５】
本発明の電子装置によれば、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続したことから、配線が高密度であるとともに、信号の伝送特性に優れた電子装置とすることができる。
【００１６】
【発明の実施の形態】
次に、本発明の配線基板およびこれを用いた電子装置を添付の図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の配線基板に半導体素子等の電子部品を搭載して成る電子装置の断面図であり、図２は、本発明の配線基板の要部拡大平面図である。
これらの図において、１は絶縁基板、２は配線導体、３は貫通導体、４は電極パッド、５は引き出し線であり、主にこれらで本発明の配線基板６が構成される。また、この配線基板６に電子部品７を実装することにより本発明の電子装置８と成る。
【００１８】
絶縁基板１は、電子部品７を支持する支持部材としての機能を有し、縦・横の長さが５〜５０ｍｍであり、この図の例では、板状の芯体絶縁層１ａと、この上下面に被着した絶縁層１ｂとから形成されている。
【００１９】
芯体絶縁層１ａは、絶縁基板１に強度を付与するとともにそりを防止する機能を有し、その厚みが０．３〜１．５ｍｍ程度であり、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、その上下面には銅・ニッケル・金等の薄膜からなる配線導体２が被着形成されている。また、芯体絶縁層１ａは、その上面から下面にかけて直径が０．１〜１．０ｍｍの複数のスルーホール１１を有しており、そして、そのスルーホール１１の内壁には銅膜から成るスルーホール導体１２が被着形成されており、上下面の配線導体２がスルーホール導体１２を介して電気的に接続されている。
【００２０】
このような芯体絶縁層１ａは、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。また、配線導体２は、芯体絶縁層１ａ用の未硬化シートの上下全面に厚みが３〜５０μｍの銅膜を被着しておくとともにこの銅膜をシートの硬化後にエッチング加工することにより所定のパターンに形成される。さらに、スルーホール導体１２は、芯体絶縁層１ａにスルーホール１１をドリル等を用いて穿設した後、このスルーホール１１の内周壁に周知のめっき法により厚みが３〜５０μｍ程度の銅めっきを析出させることにより形成される。
【００２１】
また、芯体絶縁層１ａは、そのスルーホール１１の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱１３が充填されている。樹脂柱１３は、スルーホール１１を塞ぐことによりスルーホール１１の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール１１内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱１３を含む芯体絶縁層１ａの上下面に絶縁層１ｂが積層されている。
【００２２】
芯体絶縁層１ａの上下面に積層された絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが１０〜８０μｍであり、各層の上面から下面にかけて直径が２０〜１００μｍの貫通孔３を有している。絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、上層と下層の配線導体２同士を貫通孔３の内壁に形成された銅膜から成る貫通導体３ａを介して電気的に接続することにより高密度配線を立体的に形成可能としている。
【００２３】
このような絶縁層１ｂは、従来周知のドクターブレード法を採用して形成した、絶縁層１ｂと成る未硬化の熱硬化性樹脂フィルムを配線導体２を被着した芯体絶縁層１ａの上下面に貼着し、これを熱硬化させるとともに炭酸ガスレーザやＵＶレーザ・エキシマレーザ等のレーザ加工により貫通孔３を形成し、さらに、絶縁層１ｂ上に配線導体２を、貫通孔３内部に貫通導体３ａを形成した後、同様にして上層の絶縁層１ｂを順次積み重ねることによって積層される。
【００２４】
なお、絶縁層１ｂは、例えばエポキシ樹脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を添加した混合物を混練して液状ワニスを得、この液状ワニスをポリエチレンテレフタレート（ＰＥＴ）製離型シート上に塗布し、６０〜１００℃の温度で乾燥することによりフィルム状に成形される。また、絶縁層１ｂとなる乾燥後のフィルムは、フィルム上面にポリエチレンシートを積層し、ロール状に巻き取ることにより容易に貯蔵できる。さらに、フィルムの厚さは自由に設定することができるが、絶縁性の観点から２０〜１００μｍの範囲の厚さが好ましい。
【００２５】
また、配線導体２および貫通導体３ａは、絶縁層１ｂの表面および貫通孔３内部を過マンガン酸塩類水溶液等の粗化液に浸漬し粗化した後、無電解めっき用のパラジウム触媒の水溶液中に浸漬し絶縁層１ｂの表面および貫通孔３内部にパラジウム触媒を付着させ、しかる後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリウム塩・安定剤等から成る無電解銅めっき液に約３０分間浸漬して１〜２μｍ程度の無電解銅めっきを析出させ、つぎに、無電解銅めっき上に耐めっき樹脂層を被着し露光・現像により配線導体２のパターン形状に、電解銅めっきを被着させるための開口部を形成し、さらに、硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解銅めっき液に数Ａ／ｄｍ２の電流を印加しながら数時間浸漬することにより開口部に電解銅めっきを被着した後、水酸化ナトリウムで耐めっき樹脂層を剥離し、そして、耐めっき樹脂層を剥離したことにより露出する無電解銅めっきを硫酸・過酸化水素水等の硫酸系水溶液によりエッチング除去し、しかる後、無電解銅めっき層を除去することにより形成される。
【００２６】
なお、配線導体２および貫通導体３ａの厚みは、高速の信号を伝達させるという観点からは３μｍ以上であることが好ましく、配線導体２および貫通導体３ａを絶縁層１ｂに被着形成する際に配線導体２および貫通導体３ａに大きな応力を残留させず、配線導体２および貫通導体３ａが絶縁層１ｂから剥離しにくいものとするためには５０μｍ以下としておくことが好ましい。
【００２７】
そして、絶縁層１ｂの一方の最外層表面の電子部品の搭載部７ａに形成された配線導体２の一部は、電子部品７の各電極に例えば鉛−錫から成る導体バンプ９を介して接合される電子部品の接続用の電極パッド４および引き出し線５を形成し、また、絶縁層１ｂの他方の最外層表面に形成された配線導体２の一部は、外部電気回路基板の各電極（図示せず）に例えば鉛−錫から成る導体バンプ９を介して接続される。
【００２８】
なお、電極パッド４および引き出し線５の露出する表面には、その酸化腐蝕を防止するとともに導体バンプ９との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル・金等のめっき層が被着されている。
【００２９】
また、電子部品７の搭載部７ａに形成される電極パッド４は、その直径が５０〜３００μｍで、複数列に等間隔で配列された多点格子状であり、搭載部７ａの中央側の電極パッド４ｂと中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａとから構成されている。さらに、引き出し線５は、搭載部７ａより絶縁基板１の周辺側に向かって被着形成され、各電極パッド４ｂに接続されるとともに搭載部７ａの中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａの外側の領域へ引き出されている。
【００３０】
そして、本発明の配線基板６においては、引き出し線５が搭載部７ａより絶縁基板１の周辺側に向かって形成され、各電極パッド４に接続されるとともに搭載部の中央側の電極パッド４ｂからはこの電極パッド４ｂの直下および最も周辺側に配列された第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて、この配線導体２ａの一部が平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されている。そして、本発明においてはこのことが重要である。
【００３１】
本発明の配線基板６によれば、引き出し線５が搭載部７ａより絶縁基板１の周辺側に向かって形成され、各電極パッド４に接続されるとともに搭載部７ａの中央側の電極パッド４ｂからはこの電極パッド４ｂの直下および最も周辺側に配列された第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて、この配線導体２ａの一部が平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されていることから、引き出し線５を第１列の電極パッド４ａ間の間隔とは関係なく第１列の電極パッド４ａの外側の領域へ引き出すことができ、その結果、電極パッド４が高密度に形成されて最も周辺側に配列された第１列の電極パッド４ａ間の間隔が狭くなった場合においても、引き出し線５の引き出しが不可能となったり、引き出し線５の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線５が下層の配線導体２ａの一部を平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されていることから、第１列の電極パッド４ａ間の間隔よりも幅の広い引き出し線５を搭載部７ａの中央側の電極パッド４ｂから第１列の電極パッド４ａの外側へ直線的に引き出すことができ、その結果、引き出し線５の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００３２】
なお、最外層の絶縁層１ｂに形成され、その直上に電極パッド４ｂが形成される貫通孔３ａは、内周壁にめっきにより貫通導体３ｂを被着形成後、その内部が絶縁層１ｂと同様な樹脂を用いて充填されている。そして、この貫通孔３ａの直上に貫通導体３ｂと電気的に接続する電極パッド４が形成される。あるいは、貫通孔３ａを貫通導体３ｂを形成するめっきで充填し、その表面を電極パッド４としてもよい。
【００３３】
また、本発明の配線基板６においては、下層の配線導体２ａの幅を第１列の電極パッド４ａから絶縁基板１の周辺側における引き出し線５の幅以上とすることが好ましい。下層の配線導体２ａの幅を第１列の電極パッド４ａから絶縁基板１の周辺側における引き出し線５の幅以上とすることにより、引き出し線５を配線基板１表面の第１列の電極パッド４ａ間のギャップを通るように細線化して引き出す場合に較べて引き出し線５の電気抵抗を大きく低減することができ、その結果、信号の伝送損失がより小さな配線基板６とすることができる。
【００３４】
なお、引き出し線５においては、図２の部分平面図に示すように、下層の配線導体２ａ以外の部分は絶縁基体１の表面に形成されている。また、本例では、下層の配線導体２ａを、絶縁基体１の表面に形成された引き出し線５と１層の絶縁層１ｂを隔てて形成した場合を示しているが、電極パッド４の数量によっては、下層の配線導体２ａを絶縁基体１の表面に形成された引き出し線５と２層以上の絶縁層１ｂを隔てて形成してもよい。さらに、下層の配線導体２ａを複数の絶縁層１ｂ上に形成してもよい。
【００３５】
また、電極パッド４ａと下層の配線導体２ａおよび引き出し線５と下層の配線導体２ａとを接続する貫通導体３ａは、絶縁層１ｂに配線導体２および貫通導体３ａを形成する際に、あらかじめ所定の位置に形成しておけばよい。
【００３６】
そして、引き出し線５の搭載部７ａの外側に形成された一部を、絶縁層１ｂに形成した貫通導体３ａ・配線導体２、および芯体絶縁層１ａに形成したスルーホール導体１２・配線導体２を介して配線基板６の他方の表面に形成された外部電気回路との接続用電極パッドに電気的に接続することにより、本発明の配線基板６と成る。
【００３７】
かくして、本発明の配線基板６によれば、電極パッド数４が増加したとしても配線が不可能になることはなく、高密度配線が可能な配線基板６とすることができる。また、引き出し線５の幅を第１列の電極パッド４ａ間で微細化・細線化する必要がないことから、引き出し線５の電気抵抗が増加して信号の伝送特性が低下することのない配線基板６とすることができる。
【００３８】
なお、本発明の配線基板６は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の例では絶縁層１ｂを芯体絶縁層１ａの上下面に積層し、この絶縁層１ｂ上に配線導体２を形成したが、絶縁層１ｂを芯体絶縁層１ａの片面のみに積層してもよい。また、上述の例では、絶縁基板１を芯体絶縁層１ａに絶縁層１ｂを積層して成るものとしたが、絶縁基板１を芯体絶縁層１ａのみで構成してもよい。
【００３９】
次に、本発明の電子装置８は、配線基板６の電子部品７の搭載部７ａに電子部品７を搭載し、電子部品７の各電極とこれに対応する各電極パッド４とを導体バンプ９を介して電気的に接続することにより形成される。
【００４０】
導体バンプ９は、電極パッド４上に鉛−錫・錫−亜鉛・錫−銀−ビスマス合金等の導電材料より形成されている。このような導体バンプ９は次に述べる方法により形成される。まず、配線基板６表面に、電極パッド４上に開口を有するソルダーレジスト層１４を従来周知のスクリーン印刷法を用いて被着する。ソルダーレジスト層１４は、厚みが１０〜５０μｍであり、例えばアクリル変性エポキシ樹脂等の感光性樹脂と開始剤とから成る混合物に３０〜７０重量％のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、隣接する電極パッド４同士が導体バンプ９により電気的に短絡することを防止するとともに、電極パッド４と絶縁基板１との接合強度を向上させる機能を有する。次に、導体バンプ９が例えば鉛−錫から成る半田の場合、鉛−錫から成る半田ペーストをソルダーレジスト層１４の開口の露出した電極パッド４上にスクリーン印刷で充填し、リフロー炉を通すことにより電極パッド４上に半球状に固着形成される。なお、配線基板６の表面に露出した電極パッド４の表面にニッケル・金等の良導電性で耐食性に優れた金属をめっき法により１〜２０μｍの厚みに被着させておくと、露出した電極パッド４の酸化腐食を有効に防止することができるとともに電極パッド４と導体バンプ４との接続を良好となすことができる。
【００４１】
しかる後、電極パッド４に電子部品７の各電極を導体バンプ９を介して接合して電子部品７を搭載するとともに配線基板６と電子部品７とをアンダーフィル材１５で接着固定し、さらに、この電子部品７を図示しない蓋体やポッティング樹脂により封止することによって電子装置８と成り、配線基板６の電子部品７の搭載部７ａと反対側の電極パッドを外部電気回路基板の配線導体（図示せず）に電気的に接続することにより本発明の電子装置８が外部電気回路基板に実装されることとなる。
【００４２】
なお、ソルダーレジスト層１４は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化樹脂フィルムあるいは熱硬化性樹脂と無機粉末フィラーとから成る未硬化樹脂ワニスを塗布するか、未硬化樹脂フィルムをラミネートした後、露光・現像により開口部を形成し、これをＵＶ硬化および熱硬化させることにより被着される。
【００４３】
かくして、本発明の電子装置８によれば、上記の配線基板６の搭載部７ａに電子部品７を搭載し、上記電子部品７の各接続端子とこれに対応する各電極パッド４とを電気的に接続したことから、配線が高密度であるとともに信号の伝送特性に優れた電子装置とすることができる。
【００４４】
なお、本発明の配線基板および電子装置は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることは言うまでもない。
【００４５】
【発明の効果】
本発明の配線基板によれば、引き出し線が搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、第１列の電極パッドの外側の領域へ引き出されていることから、引き出し線を第１列の電極パッド間の間隔とは関係なく第１列の電極パッドの外側の領域へ引き出すことができ、その結果、電極パッドが高密度に形成されて最も周辺側に配列された第１列の電極パッド間の間隔が狭くなった場合においても、引き出し線の引き出しが不可能となったり、引き出し線の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線が下層の配線導体の一部を平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されていることから、第１列の電極パッド間の間隔よりも幅の広い引き出し線を搭載部の中央側の電極パッドから第１列の電極パッドの外側へ直線的に引き出すことができ、その結果、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００４６】
また、本発明の配線基板によれば、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としたことから、配線基板の表面で引き出し線を電極パッド間を通るように細線化して引き出す場合に較べて、引き出し線の電気抵抗を大きく低減することができ、その結果、信号の伝送損失が小さい配線基板とすることができる。
【００４７】
本発明の電子装置によれば、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続したことから、配線が高密度であるとともに、信号の伝送特性に優れた電子装置とすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板および電子装置の実施の形態の一例を示す断面図である。
【図２】本発明の配線基板の要部拡大平面図である。
【符号の説明】
１・・・・・・絶縁基板
１ａ・・・・・芯体絶縁層
１ｂ・・・・・絶縁層
２・・・・・・配線導体
２ａ・・・・・下層の配線導体
３・・・・・・貫通導体
３ａ・・・・・貫通孔
４・・・・・・電極パッド
４ａ・・・・・第１列の電極パッド
４ｂ・・・・・中央側の電極パッド
５・・・・・・引き出し線
６・・・・・・配線基板
７・・・・・・電子部品
８・・・・・・電子装置
【発明の属する技術分野】
本発明は、シングルチップパッケージ（ＳＣＰ）、マルチチップパッケージ（ＭＣＰ）等の高密度配線用の電子部品収納用パッケージとしての配線基板およびこれを用いた電子装置に関する。
【０００２】
【従来の技術】
現在の電子機器は、移動体通信機器に代表されるように小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されてきており、このような電子機器に搭載される電子装置も小型・高密度化が要求されるようになってきている。そのため、電子装置を構成する配線基板にも小型化・薄型化・多端子化が求められてきており、それを実現するために配線導体層等の導体層の幅を細くするとともにその間隔を狭くし、さらに導体層の多層化・導体層間を接続する貫通導体の小径化により高密度配線化が図られている。
【０００３】
このような高密度配線が可能な配線基板として、ビルドアップ法を採用して製作された配線基板が知られている。ビルドアップ法とは、例えば、ガラスクロスやアラミド不布織等の補強材に耐熱性や耐薬品性を有するエポキシ樹脂に代表される熱硬化性樹脂を含浸させて複合化した絶縁基板上に、間に配線導体層を挟んでエポキシ樹脂等の熱硬化性樹脂から成る接着材を塗布して絶縁層を形成するとともに絶縁層を加熱硬化させた後、配線導体層上部の絶縁層にレーザで径が３０〜２００μｍ程度の貫通孔を穿設し、しかる後、絶縁層表面を化学粗化し、さらに無電解銅めっき法および電解銅めっき法を用いて貫通孔側面および貫通孔底面の配線導体層上に導体膜を被着して貫通導体を形成するとともに絶縁層表面に貫通導体と接続する配線導体層を形成し、さらに、絶縁層や貫通導体・配線導体層の形成を複数回繰り返すことにより配線基板を製作する方法である。
【０００４】
そしてこのような配線基板は、表面の半導体素子等の電子部品の搭載部に導出する、配線基板を貫通して形成された貫通導体上に設けられた電極パッドに、電子部品の下面に形成された各電極を半田バンプ等の導電性接合材を介して接続することにより電子装置となる。
【０００５】
しかしながら、電子部品が高密度化してその電極数が増加するにつれて、配線基板表面の電子部品の搭載部に導出する、配線基板を貫通して形成された貫通導体を形成することが困難となってきている。このため、貫通導体をその表面が配線基板表面の電子部品の搭載部の外側に導出するように形成するとともに、電子部品の搭載部に形成された電極パッドと貫通導体とを引き出し線で接続することが行なわれている。
【０００６】
しかしながら、このような配線基板においても、電子部品のより高密度化・多端子化にともない、それに接続される電極パッドも複数列に等間隔で配列された多点格子状となり、その結果、全ての電極パッドに引き出し線を接続することが困難であるという問題点を有していた。これは、多点格子状に形成された電極パッドのうち中央側に位置する電極パッド用の引き出し線を、外側に位置する電極パッド間の隙間を通して電子部品の搭載部の外側に導出するためであり、電極パッドの配列数が増加すると最も外側の電極パッド間の隙間に多数の引き出し線を通すことができなくなることによるものである。
【０００７】
このような問題点を解決するために、特開２００１−１２７１９２号公報には、中央側に位置する電極パッドの引き出し線のうち電極パッド間のギャップに形成される部分のみを細線化することが提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、特開２００１−１２７１９２号公報に記載された配線基板では、電子部品の高密度化・多端子化がさらに進み、引き出し線をより細線化・微細化した場合には、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大して、所望の電気特性が得られなくなってしまうという問題点を有していた。また、逆に電気的特性を優先して配線幅を太くすると、前述したように電極パッド間に通すことのできる引き出し線本数が減少し、配線が不可能になるという問題点を有していた。
さらに、引き出し線を最も外側の電極パッド間を通してこの外側に引き出す場合、引き出し線を一旦最も外側の電極パッド間の近傍の領域まで引き出し、さらにこの近傍の領域から電極パッド間を通してこの外側の領域へ引き出すために、引き出し線の長さが長くなり、引き出し線の電気抵抗がさらに大きくなってしまうという問題点を有していた。
【０００９】
本発明は、上記従来技術における問題点に鑑み完成されたものであり、その目的は、電極パッド数が増加しても電極パッドの引き出し線幅を細くすることなく、従って、信号の伝送損失が少ない高密度配線パターンの配線基板およびこれを用いた電子装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の配線基板は、複数の絶縁層を積層して成る絶縁基板の主面上の所定領域に設けられた電子部品の搭載部と、この搭載部内の周辺側に電子部品の接続端子に対応して複数列に略等間隔で配列された電極パッドと、搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、この配線導体の一部が平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されている引き出し線とを具備することを特徴とするものである。
【００１１】
また本発明の配線基板は、上記構成において、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としていることを特徴とするものである。
【００１２】
さらに本発明の電子装置は、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続していることを特徴とするものである。
【００１３】
本発明の配線基板によれば、引き出し線が搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、第１列の電極パッドの外側の領域へ引き出されていることから、引き出し線を第１列の電極パッド間の間隔とは関係なく第１列の電極パッドの外側の領域へ引き出すことができ、その結果、電極パッドが高密度に形成されて最も周辺側に配列された第１列の電極パッド間の間隔が狭くなった場合においても、引き出し線の引き出しが不可能となったり、引き出し線の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線が下層の配線導体の一部を平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されていることから、第１列の電極パッド間の間隔よりも幅の広い引き出し線を搭載部の中央側の電極パッドから第１列の電極パッドの外側へ直線的に引き出すことができ、その結果、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００１４】
また、本発明の配線基板によれば、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としたことから、配線基板の表面で引き出し線を電極パッド間を通るように細線化して引き出す場合に較べて、引き出し線の電気抵抗を大きく低減することができ、その結果、信号の伝送損失が小さい配線基板とすることができる。
【００１５】
本発明の電子装置によれば、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続したことから、配線が高密度であるとともに、信号の伝送特性に優れた電子装置とすることができる。
【００１６】
【発明の実施の形態】
次に、本発明の配線基板およびこれを用いた電子装置を添付の図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の配線基板に半導体素子等の電子部品を搭載して成る電子装置の断面図であり、図２は、本発明の配線基板の要部拡大平面図である。
これらの図において、１は絶縁基板、２は配線導体、３は貫通導体、４は電極パッド、５は引き出し線であり、主にこれらで本発明の配線基板６が構成される。また、この配線基板６に電子部品７を実装することにより本発明の電子装置８と成る。
【００１８】
絶縁基板１は、電子部品７を支持する支持部材としての機能を有し、縦・横の長さが５〜５０ｍｍであり、この図の例では、板状の芯体絶縁層１ａと、この上下面に被着した絶縁層１ｂとから形成されている。
【００１９】
芯体絶縁層１ａは、絶縁基板１に強度を付与するとともにそりを防止する機能を有し、その厚みが０．３〜１．５ｍｍ程度であり、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、その上下面には銅・ニッケル・金等の薄膜からなる配線導体２が被着形成されている。また、芯体絶縁層１ａは、その上面から下面にかけて直径が０．１〜１．０ｍｍの複数のスルーホール１１を有しており、そして、そのスルーホール１１の内壁には銅膜から成るスルーホール導体１２が被着形成されており、上下面の配線導体２がスルーホール導体１２を介して電気的に接続されている。
【００２０】
このような芯体絶縁層１ａは、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。また、配線導体２は、芯体絶縁層１ａ用の未硬化シートの上下全面に厚みが３〜５０μｍの銅膜を被着しておくとともにこの銅膜をシートの硬化後にエッチング加工することにより所定のパターンに形成される。さらに、スルーホール導体１２は、芯体絶縁層１ａにスルーホール１１をドリル等を用いて穿設した後、このスルーホール１１の内周壁に周知のめっき法により厚みが３〜５０μｍ程度の銅めっきを析出させることにより形成される。
【００２１】
また、芯体絶縁層１ａは、そのスルーホール１１の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱１３が充填されている。樹脂柱１３は、スルーホール１１を塞ぐことによりスルーホール１１の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール１１内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱１３を含む芯体絶縁層１ａの上下面に絶縁層１ｂが積層されている。
【００２２】
芯体絶縁層１ａの上下面に積層された絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが１０〜８０μｍであり、各層の上面から下面にかけて直径が２０〜１００μｍの貫通孔３を有している。絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、上層と下層の配線導体２同士を貫通孔３の内壁に形成された銅膜から成る貫通導体３ａを介して電気的に接続することにより高密度配線を立体的に形成可能としている。
【００２３】
このような絶縁層１ｂは、従来周知のドクターブレード法を採用して形成した、絶縁層１ｂと成る未硬化の熱硬化性樹脂フィルムを配線導体２を被着した芯体絶縁層１ａの上下面に貼着し、これを熱硬化させるとともに炭酸ガスレーザやＵＶレーザ・エキシマレーザ等のレーザ加工により貫通孔３を形成し、さらに、絶縁層１ｂ上に配線導体２を、貫通孔３内部に貫通導体３ａを形成した後、同様にして上層の絶縁層１ｂを順次積み重ねることによって積層される。
【００２４】
なお、絶縁層１ｂは、例えばエポキシ樹脂と熱可塑性樹脂・エラストマー・無機絶縁性フィラーに溶剤等を添加した混合物を混練して液状ワニスを得、この液状ワニスをポリエチレンテレフタレート（ＰＥＴ）製離型シート上に塗布し、６０〜１００℃の温度で乾燥することによりフィルム状に成形される。また、絶縁層１ｂとなる乾燥後のフィルムは、フィルム上面にポリエチレンシートを積層し、ロール状に巻き取ることにより容易に貯蔵できる。さらに、フィルムの厚さは自由に設定することができるが、絶縁性の観点から２０〜１００μｍの範囲の厚さが好ましい。
【００２５】
また、配線導体２および貫通導体３ａは、絶縁層１ｂの表面および貫通孔３内部を過マンガン酸塩類水溶液等の粗化液に浸漬し粗化した後、無電解めっき用のパラジウム触媒の水溶液中に浸漬し絶縁層１ｂの表面および貫通孔３内部にパラジウム触媒を付着させ、しかる後、硫酸銅・ロッセル塩・ホルマリン・ＥＤＴＡナトリウム塩・安定剤等から成る無電解銅めっき液に約３０分間浸漬して１〜２μｍ程度の無電解銅めっきを析出させ、つぎに、無電解銅めっき上に耐めっき樹脂層を被着し露光・現像により配線導体２のパターン形状に、電解銅めっきを被着させるための開口部を形成し、さらに、硫酸・硫酸銅５水和物・塩素・光沢剤等から成る電解銅めっき液に数Ａ／ｄｍ２の電流を印加しながら数時間浸漬することにより開口部に電解銅めっきを被着した後、水酸化ナトリウムで耐めっき樹脂層を剥離し、そして、耐めっき樹脂層を剥離したことにより露出する無電解銅めっきを硫酸・過酸化水素水等の硫酸系水溶液によりエッチング除去し、しかる後、無電解銅めっき層を除去することにより形成される。
【００２６】
なお、配線導体２および貫通導体３ａの厚みは、高速の信号を伝達させるという観点からは３μｍ以上であることが好ましく、配線導体２および貫通導体３ａを絶縁層１ｂに被着形成する際に配線導体２および貫通導体３ａに大きな応力を残留させず、配線導体２および貫通導体３ａが絶縁層１ｂから剥離しにくいものとするためには５０μｍ以下としておくことが好ましい。
【００２７】
そして、絶縁層１ｂの一方の最外層表面の電子部品の搭載部７ａに形成された配線導体２の一部は、電子部品７の各電極に例えば鉛−錫から成る導体バンプ９を介して接合される電子部品の接続用の電極パッド４および引き出し線５を形成し、また、絶縁層１ｂの他方の最外層表面に形成された配線導体２の一部は、外部電気回路基板の各電極（図示せず）に例えば鉛−錫から成る導体バンプ９を介して接続される。
【００２８】
なお、電極パッド４および引き出し線５の露出する表面には、その酸化腐蝕を防止するとともに導体バンプ９との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル・金等のめっき層が被着されている。
【００２９】
また、電子部品７の搭載部７ａに形成される電極パッド４は、その直径が５０〜３００μｍで、複数列に等間隔で配列された多点格子状であり、搭載部７ａの中央側の電極パッド４ｂと中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａとから構成されている。さらに、引き出し線５は、搭載部７ａより絶縁基板１の周辺側に向かって被着形成され、各電極パッド４ｂに接続されるとともに搭載部７ａの中央側の電極パッド４ｂからは最も周辺側に配列された第１列の電極パッド４ａの外側の領域へ引き出されている。
【００３０】
そして、本発明の配線基板６においては、引き出し線５が搭載部７ａより絶縁基板１の周辺側に向かって形成され、各電極パッド４に接続されるとともに搭載部の中央側の電極パッド４ｂからはこの電極パッド４ｂの直下および最も周辺側に配列された第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて、この配線導体２ａの一部が平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されている。そして、本発明においてはこのことが重要である。
【００３１】
本発明の配線基板６によれば、引き出し線５が搭載部７ａより絶縁基板１の周辺側に向かって形成され、各電極パッド４に接続されるとともに搭載部７ａの中央側の電極パッド４ｂからはこの電極パッド４ｂの直下および最も周辺側に配列された第１列の電極パッド４ａの外側の領域でそれぞれ貫通導体３ａを介して下層の配線導体２ａに接続されて、この配線導体２ａの一部が平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されていることから、引き出し線５を第１列の電極パッド４ａ間の間隔とは関係なく第１列の電極パッド４ａの外側の領域へ引き出すことができ、その結果、電極パッド４が高密度に形成されて最も周辺側に配列された第１列の電極パッド４ａ間の間隔が狭くなった場合においても、引き出し線５の引き出しが不可能となったり、引き出し線５の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線５が下層の配線導体２ａの一部を平面視で第１列の電極パッド４ａと重なるようにして第１列の電極パッド４ａの外側の領域へ引き出されていることから、第１列の電極パッド４ａ間の間隔よりも幅の広い引き出し線５を搭載部７ａの中央側の電極パッド４ｂから第１列の電極パッド４ａの外側へ直線的に引き出すことができ、その結果、引き出し線５の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００３２】
なお、最外層の絶縁層１ｂに形成され、その直上に電極パッド４ｂが形成される貫通孔３ａは、内周壁にめっきにより貫通導体３ｂを被着形成後、その内部が絶縁層１ｂと同様な樹脂を用いて充填されている。そして、この貫通孔３ａの直上に貫通導体３ｂと電気的に接続する電極パッド４が形成される。あるいは、貫通孔３ａを貫通導体３ｂを形成するめっきで充填し、その表面を電極パッド４としてもよい。
【００３３】
また、本発明の配線基板６においては、下層の配線導体２ａの幅を第１列の電極パッド４ａから絶縁基板１の周辺側における引き出し線５の幅以上とすることが好ましい。下層の配線導体２ａの幅を第１列の電極パッド４ａから絶縁基板１の周辺側における引き出し線５の幅以上とすることにより、引き出し線５を配線基板１表面の第１列の電極パッド４ａ間のギャップを通るように細線化して引き出す場合に較べて引き出し線５の電気抵抗を大きく低減することができ、その結果、信号の伝送損失がより小さな配線基板６とすることができる。
【００３４】
なお、引き出し線５においては、図２の部分平面図に示すように、下層の配線導体２ａ以外の部分は絶縁基体１の表面に形成されている。また、本例では、下層の配線導体２ａを、絶縁基体１の表面に形成された引き出し線５と１層の絶縁層１ｂを隔てて形成した場合を示しているが、電極パッド４の数量によっては、下層の配線導体２ａを絶縁基体１の表面に形成された引き出し線５と２層以上の絶縁層１ｂを隔てて形成してもよい。さらに、下層の配線導体２ａを複数の絶縁層１ｂ上に形成してもよい。
【００３５】
また、電極パッド４ａと下層の配線導体２ａおよび引き出し線５と下層の配線導体２ａとを接続する貫通導体３ａは、絶縁層１ｂに配線導体２および貫通導体３ａを形成する際に、あらかじめ所定の位置に形成しておけばよい。
【００３６】
そして、引き出し線５の搭載部７ａの外側に形成された一部を、絶縁層１ｂに形成した貫通導体３ａ・配線導体２、および芯体絶縁層１ａに形成したスルーホール導体１２・配線導体２を介して配線基板６の他方の表面に形成された外部電気回路との接続用電極パッドに電気的に接続することにより、本発明の配線基板６と成る。
【００３７】
かくして、本発明の配線基板６によれば、電極パッド数４が増加したとしても配線が不可能になることはなく、高密度配線が可能な配線基板６とすることができる。また、引き出し線５の幅を第１列の電極パッド４ａ間で微細化・細線化する必要がないことから、引き出し線５の電気抵抗が増加して信号の伝送特性が低下することのない配線基板６とすることができる。
【００３８】
なお、本発明の配線基板６は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の例では絶縁層１ｂを芯体絶縁層１ａの上下面に積層し、この絶縁層１ｂ上に配線導体２を形成したが、絶縁層１ｂを芯体絶縁層１ａの片面のみに積層してもよい。また、上述の例では、絶縁基板１を芯体絶縁層１ａに絶縁層１ｂを積層して成るものとしたが、絶縁基板１を芯体絶縁層１ａのみで構成してもよい。
【００３９】
次に、本発明の電子装置８は、配線基板６の電子部品７の搭載部７ａに電子部品７を搭載し、電子部品７の各電極とこれに対応する各電極パッド４とを導体バンプ９を介して電気的に接続することにより形成される。
【００４０】
導体バンプ９は、電極パッド４上に鉛−錫・錫−亜鉛・錫−銀−ビスマス合金等の導電材料より形成されている。このような導体バンプ９は次に述べる方法により形成される。まず、配線基板６表面に、電極パッド４上に開口を有するソルダーレジスト層１４を従来周知のスクリーン印刷法を用いて被着する。ソルダーレジスト層１４は、厚みが１０〜５０μｍであり、例えばアクリル変性エポキシ樹脂等の感光性樹脂と開始剤とから成る混合物に３０〜７０重量％のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、隣接する電極パッド４同士が導体バンプ９により電気的に短絡することを防止するとともに、電極パッド４と絶縁基板１との接合強度を向上させる機能を有する。次に、導体バンプ９が例えば鉛−錫から成る半田の場合、鉛−錫から成る半田ペーストをソルダーレジスト層１４の開口の露出した電極パッド４上にスクリーン印刷で充填し、リフロー炉を通すことにより電極パッド４上に半球状に固着形成される。なお、配線基板６の表面に露出した電極パッド４の表面にニッケル・金等の良導電性で耐食性に優れた金属をめっき法により１〜２０μｍの厚みに被着させておくと、露出した電極パッド４の酸化腐食を有効に防止することができるとともに電極パッド４と導体バンプ４との接続を良好となすことができる。
【００４１】
しかる後、電極パッド４に電子部品７の各電極を導体バンプ９を介して接合して電子部品７を搭載するとともに配線基板６と電子部品７とをアンダーフィル材１５で接着固定し、さらに、この電子部品７を図示しない蓋体やポッティング樹脂により封止することによって電子装置８と成り、配線基板６の電子部品７の搭載部７ａと反対側の電極パッドを外部電気回路基板の配線導体（図示せず）に電気的に接続することにより本発明の電子装置８が外部電気回路基板に実装されることとなる。
【００４２】
なお、ソルダーレジスト層１４は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化樹脂フィルムあるいは熱硬化性樹脂と無機粉末フィラーとから成る未硬化樹脂ワニスを塗布するか、未硬化樹脂フィルムをラミネートした後、露光・現像により開口部を形成し、これをＵＶ硬化および熱硬化させることにより被着される。
【００４３】
かくして、本発明の電子装置８によれば、上記の配線基板６の搭載部７ａに電子部品７を搭載し、上記電子部品７の各接続端子とこれに対応する各電極パッド４とを電気的に接続したことから、配線が高密度であるとともに信号の伝送特性に優れた電子装置とすることができる。
【００４４】
なお、本発明の配線基板および電子装置は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることは言うまでもない。
【００４５】
【発明の効果】
本発明の配線基板によれば、引き出し線が搭載部より絶縁基板の周辺側に向かって形成され、各電極パッドに接続されるとともに搭載部の中央側の電極パッドからはこの電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、第１列の電極パッドの外側の領域へ引き出されていることから、引き出し線を第１列の電極パッド間の間隔とは関係なく第１列の電極パッドの外側の領域へ引き出すことができ、その結果、電極パッドが高密度に形成されて最も周辺側に配列された第１列の電極パッド間の間隔が狭くなった場合においても、引き出し線の引き出しが不可能となったり、引き出し線の幅が細線化・微細化して引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうことはない。また、引き出し線が下層の配線導体の一部を平面視で第１列の電極パッドと重なるようにして第１列の電極パッドの外側の領域へ引き出されていることから、第１列の電極パッド間の間隔よりも幅の広い引き出し線を搭載部の中央側の電極パッドから第１列の電極パッドの外側へ直線的に引き出すことができ、その結果、引き出し線の電気抵抗が大きくなり信号の伝送損失が増大してしまうこともない。
【００４６】
また、本発明の配線基板によれば、下層の配線導体の幅を第１列の電極パッドから絶縁基板の周辺側における引き出し線の幅以上としたことから、配線基板の表面で引き出し線を電極パッド間を通るように細線化して引き出す場合に較べて、引き出し線の電気抵抗を大きく低減することができ、その結果、信号の伝送損失が小さい配線基板とすることができる。
【００４７】
本発明の電子装置によれば、上記の配線基板の搭載部に電子部品を搭載し、この電子部品の各接続端子とこれに対応する各電極パッドとを電気的に接続したことから、配線が高密度であるとともに、信号の伝送特性に優れた電子装置とすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板および電子装置の実施の形態の一例を示す断面図である。
【図２】本発明の配線基板の要部拡大平面図である。
【符号の説明】
１・・・・・・絶縁基板
１ａ・・・・・芯体絶縁層
１ｂ・・・・・絶縁層
２・・・・・・配線導体
２ａ・・・・・下層の配線導体
３・・・・・・貫通導体
３ａ・・・・・貫通孔
４・・・・・・電極パッド
４ａ・・・・・第１列の電極パッド
４ｂ・・・・・中央側の電極パッド
５・・・・・・引き出し線
６・・・・・・配線基板
７・・・・・・電子部品
８・・・・・・電子装置
Claims (3)
- 複数の絶縁層を積層して成る絶縁基板の主面上の所定領域に設けられた電子部品の搭載部と、該搭載部内の周辺側に前記電子部品の接続端子に対応して複数列に略等間隔で配列された電極パッドと、前記搭載部より前記絶縁基板の周辺側に向かって形成され、前記各電極パッドに接続されるとともに前記搭載部の中央側の電極パッドからは該電極パッドの直下および最も周辺側に配列された第１列の電極パッドの外側の領域でそれぞれ貫通導体を介して下層の配線導体に接続されて、該配線導体の一部が平面視で前記第１列の電極パッドと重なるようにして前記第１列の電極パッドの外側の領域へ引き出されている引き出し線とを具備することを特徴とする配線基板。
- 前記下層の配線導体の幅を前記第１列の電極パッドから前記絶縁基板の周辺側における前記引き出し線の幅以上としていることを特徴とする請求項１記載の配線基板。
- 請求項１または請求項２記載の配線基板の前記搭載部に電子部品を搭載し、該電子部品の各接続端子とこれに対応する各前記電極パッドとを電気的に接続していることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216140A JP2004063530A (ja) | 2002-07-25 | 2002-07-25 | 配線基板およびこれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216140A JP2004063530A (ja) | 2002-07-25 | 2002-07-25 | 配線基板およびこれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063530A true JP2004063530A (ja) | 2004-02-26 |
Family
ID=31937975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216140A Pending JP2004063530A (ja) | 2002-07-25 | 2002-07-25 | 配線基板およびこれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019186479A (ja) * | 2018-04-16 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2002
- 2002-07-25 JP JP2002216140A patent/JP2004063530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019186479A (ja) * | 2018-04-16 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7001530B2 (ja) | 2018-04-16 | 2022-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173844A (en) | Integrated circuit device having a metal substrate | |
| US9478343B2 (en) | Printed wiring board | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| JP2014029972A (ja) | 配線基板 | |
| JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| KR101300318B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| JP2009212160A (ja) | 配線基板およびその製造方法 | |
| JP2005229138A (ja) | 配線基板 | |
| JP2004063530A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2004207338A (ja) | 配線基板 | |
| US20150027977A1 (en) | Method of manufacturing wiring board | |
| JP3990578B2 (ja) | 配線基板およびそれを用いた電子装置 | |
| JP2016051747A (ja) | 配線基板 | |
| JP2003078068A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2010171367A (ja) | 配線基板 | |
| JP3801934B2 (ja) | 配線基板 | |
| JP2005340866A (ja) | 配線基板 | |
| JP2017152484A (ja) | 配線基板 | |
| JP4139185B2 (ja) | 配線基板の製造方法 | |
| JP2022167591A (ja) | 配線基板の製造方法 | |
| JP5997197B2 (ja) | 配線基板 | |
| JP2004055958A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2004273718A (ja) | 配線基板 |