JP2004055902A - 半導体装置、その製造方法およびこれを用いたブレッドボード - Google Patents
半導体装置、その製造方法およびこれを用いたブレッドボード Download PDFInfo
- Publication number
- JP2004055902A JP2004055902A JP2002212729A JP2002212729A JP2004055902A JP 2004055902 A JP2004055902 A JP 2004055902A JP 2002212729 A JP2002212729 A JP 2002212729A JP 2002212729 A JP2002212729 A JP 2002212729A JP 2004055902 A JP2004055902 A JP 2004055902A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- rewiring
- terminal
- semiconductor chip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体集積回路パッケージ上で端子配置変更を可能にし、端子の任意配置を実現する。
また、ブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで信頼性の高いブレッドボード組立を行う。
【解決手段】リード端子の一部が露呈し、外部端子を構成するように、半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止した半導体装置において、前記入出力パッドと前記リード端子との間での再配線を可能にする再配線部を具備したことを特徴とする。
【選択図】図３
また、ブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで信頼性の高いブレッドボード組立を行う。
【解決手段】リード端子の一部が露呈し、外部端子を構成するように、半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止した半導体装置において、前記入出力パッドと前記リード端子との間での再配線を可能にする再配線部を具備したことを特徴とする。
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、その製造方法およびこれを用いたブレッドボードにかかり、特に端子配置変更可能なパッケージを具備した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置をブレッドボードなどの基板に実装する場合において、そのブレッドボードの設計は予め半導体集積回路装置の端子配置が決定した後実施しなくてはならず、半導体集積回路装置自身の端子配置変更は、入出力セルの入れ換えに伴う再レイアウトや配置配線、実遅延シミュレーション等の設計工数も増え、費用や期間の面でも種々の問題がある。
加えて、ブレッドボードなどの基板の設計も微細化や多層化になってきており、基板の再設計も半導体集積回路装置の端子配置変更と同様に費用や期間の面でも困難になってきている。
【０００３】
以下に従来の半導体装置における端子配置の変更方法を示す。図１２、図１３は、従来技術を説明するための図である。
このブレッドボードは、銅などの導体パターンからなる配線１２０４、１２０５、１２０６の形成されたプリント基板からなる基板１２０１上に、半導体集積回路装置１２０２，１２０３を搭載してなるものである。大量の信号を高速に処理するブレッドボードを作成するためには、出来るだけ半導体集積回路装置１２０２、１２０３間の距離を短くして高密度に基板に実装することが必要である。しかし、従来の半導体集積回路の構造で従来のように基板に実装する限り、半導体集積回路装置の端子配置が固定されているために、高密度実装に際して不都合が生じることがある
【０００４】
例えば、図１２に示すように、二つの半導体集積回路装置１２０２、１２０３間の配線１２０４が、配線１２０６や配線１２０５を避けるため半導体集積回路装置１２０２の周囲を大きく迂回しなければならなかったり、半導体集積回路の片側に配線が集中して配線作業が難しくなったりする。この結果、基板に搭載し得る半導体集積回路の数が制限される。また無用に長い配線のために回路自体の信頼性が低下することもある。
【０００５】
また、予め作られた基板上の配線用導体パターンの種類や数によって、一枚の基板上に実装可能な半導体集積回路装置の数が制限される。
このため回路構成によっては、半導体集積回路の数が少ないにも拘らず、配線用導体パターンの数が多いため、半導体集積回路の種類が多いために一枚の基板にすべてを実装することができず、基板を二枚以上用いなければならないといった事態が生じる。この場合には、基板上に未使用の配線パターンが多数残り、無駄が多いものとなる。
【０００６】
また、従来の端子配置の変更方法としては、図１３に示すように、ブレッドボード１３０１と半導体集積回路１３０３との間に端子配置を変更する変換基板１３０２を用いるのが一般的であった。ここで１３０４は変換基板からの端子（端子配置変換後）、１３０４は基板上の変換基板端子差し込み口である。
【０００７】
【発明が解決しようとする課題】
上記のように従来の構成では、回路構成によっては、半導体集積回路装置の数が配線用導体パターンの数より少ないにも拘らず、半導体集積回路の種類が多いために一枚の基板にすべてを実装することができず、基板を二枚用いなければならないといった事態が生じるという欠点を有していた。
また、変換基板による端子配置変更は、変換基板に半導体集積回路装置を実装したあと、ブレッドボードに実装しなくてはならず、実装工数の増大を招く原因となる。また、ブレッドボードの信頼性が低下する。
【０００８】
本発明は、前記実情に鑑みてなされたもので、半導体集積回路パッケージ上で端子配置変更を可能にし、端子の任意配置を実現することを目的とする。
また、ブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで信頼性の高いブレッドボード組立を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、リード端子の一部が露呈し、外部端子を構成するように、半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止した半導体装置において、入出力パッドと前記リード端子との間での再配線を可能にする再配線部を具備したことを特徴とする。
【００１０】
望ましくは、前記再配線部は、前記パッケージの表面に露呈するように、前記半導体チップの入出力パッドと、前記外部端子とに接続されたスリットランドからなり、端子変更箇所の前記スリットランドを切り離し、前記パッケージの表面、あるいは裏面上で再配線をすることにより端子配置を変更できるようにしている。
【００１１】
望ましくは、前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、ヒューズを具備し、接続に必要なヒューズを残して、接続に不必要なヒューズを切断することにより、端子配置を変更できるようにしたことを特徴とする。
【００１２】
望ましくは、前記ヒューズは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする。
【００１３】
望ましくは、前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、トランジスタースイッチを具備し、接続に必要なトランジスタースイッチをオンすることにより、端子配置を変更できるようにしたことを特徴とする。
【００１４】
望ましくは、前記トランジスタスイッチは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする。
【００１５】
本発明の半導体装置の製造方法は、半導体チップの入出力パッドにリード端子を接続媒体を介して接続する工程と、前記リード端子の一部が露呈し、外部端子を構成するように、前記半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止する封止工程とを含み、前記封止工程前または後に、前記接続媒体を加工することにより、前記入出力パッドと前記リード端子との間での再配線を行う再配線工程とを含む。
【００１６】
望ましくは、前記接続媒体は、樹脂パッケージ表面に露呈するスリットランドであり、前記再配線工程は、前記スリットランドを切断し、切断されたスリットランドを接続することにより再配線を行う工程を含む。
【００１７】
望ましくは、前記接続媒体は、半導体チップ表面に形成されたヒューズであり、記再配線工程は、樹脂封止に先立ち、接続箇所の前記ヒューズ以外を切断することにより再配線を行う工程を含むことを特徴とする。
【００１８】
望ましくは、前記接続媒体は、半導体チップ内部に形成されたトランジスタと、前記トランジスタのゲート配線にトランジスタの導通を可能にする電位を付与する電位供給手段とを含み、前記再配線工程は、樹脂封止に先立ち、接続箇所の前記ゲート配線に前記電位を付与する工程を含むことを特徴とする。
【００１９】
また本発明のブレッドボードは、上記半導体装置または上記半導体装置の製造方法を用いて形成した半導体装置を搭載してなる。
【００２０】
上記のような、半導体集積回路パッケージ内部に端子配置変更の仕組みを具備した構成の半導体集積回路パッケージによれば、従来の変換基板による端子接続変更による設計工数の増大や信頼性の低下を防ぐことができる。また、ブレッドボード上の接続用導体パターンの回り込みや、接続用導体パターンの一辺への集中によるブレッドボード枚数の増加を防ぐことができ、高性能化および信頼性の向上をはかることができるという作用を有する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について一例を図面を参照して詳細に説明する。
図１（ａ）および（ｂ）は、本発明の実施例１による半導体装置に用いられる半導体集積回路装置の上面図およびそのＡ−Ａ断面図である。また、図２は、図１の一部の要部拡大図である。図３は、本発明の実施例１によるスリットランドをカットした状態を示す図で、図４は、図３のカットしたスリットランドを配線により再接続した状態を示す図である。図５は、本発明の実施例１による半導体集積回路装置の一部破断斜視図で、図６は、図５のスリットランドをカットした状態を示す一部破断斜視図である。
【００２２】
この半導体装置では、半導体チップ３００の入出力パッド３０１と、外部端子を構成する外部リード２０１とに接続されたスリットランド１０２，１０３がパッケージ１０１の表面に露呈するように、構成されており、端子変更箇所のスリットランド１０２、１０３を切り離し、パッケージ１０１の表面上で再配線をすることにより端子配置を変更できるようにしたことを特徴とするものである。
【００２３】
図１（ａ）および（ｂ）に示すように、１０１は半導体集積回路のパッケージで、そのパッケージ表面上に入出力端子数に対応した導体薄膜パターンからなるスリットランド１０２を配置している。
【００２４】
各スリットランド１０２と外部リード２０１との接続は、例えば図５に示すように、スリットランド１０２を介してボンディングワイヤ２０２および３０２によって接続されている。すなわち、半導体集積回路パッケージ１０１の内部に、半導体チップ３００が配置され、前記半導体チップ３００上のパッド３０１と半導体集積回路パッケージ１０１の表面のスリットランド１０２、１０３の片側１０２ａ、１０３ａに接続されている。さらに、前記スリットランド１０２、１０３のもう片側１０２ｂ、１０３ｂと半導体集積回路パッケージ１０１の外部リード２０１と接続されている。
【００２５】
以上のように構成された半導体集積回路パッケージについて、以下その端子配置変更（再配線）の方法を説明する。
【００２６】
図３で示すように、端子配置を変更したい箇所の半導体集積回路パッケージ１０１上のスリットランド１０２、１０３を中央部分のカットライン１０４で切り離し非導通にする。その後、図４で示すように、端子配置を変更したい部分の切り離されたスリットランド１０２、を樹脂被覆のなされた金ワイヤなどの配線１０５、１０６で配線することにより２端子の配置の入れ換えが可能となる。配線１０５、１０６は絶縁被覆のなされた線材を用いれば、配線同士が重なり合ってもショートすることはない。
【００２７】
この半導体装置によれば、樹脂封止後、ブレッドボードの配線パターンに合わせて、ストリップランドをカットし、パッケージ上で再配線を行うようにすることにより，外部リードとブレッドボード上の配線パターンとの接続を一定の状態にしつつも、所望の配線接続を行うことが可能となる。
【００２８】
なお，前記第１の実施の形態では、スリットランドをパッケージ表面に形成された導体薄膜パターンで構成したが、表面に導体パターンを形成したフィルムキャリアを使用し、フィルム基体の半導体チップ側に位置する導体パターンをスルーホールで相互接続したものを接続媒体として用いるようにしてもよい。この場合は半導体チップ搭載面の反対側の面の導体パターンでスリットランドを構成するようにしても良い。
【００２９】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。図７は、半導体集積回路パッケージの内部配線レイアウトの概念図である。
【００３０】
この例では、図７に示すように、半導体チップ表面を覆うように絶縁膜（図示せず）を形成し、この絶縁膜に、半導体チップ７０１表面の入出力パッドに相当する領域に導通するようにスルーホールを形成し、パッドを形成し、このパッド上に各信号線にまたがるように薄膜ヒューズ８２６を形成し、この薄膜ヒューズを切断することにより、所望の端子配置となるようにするものである。
【００３１】
また図８は、図７での端子変更方法を具体的に示す図である。この半導体装置は、樹脂パッケージ７０１から端部が露呈した外部端子７０２、７０３、７０４、７０５、７０６を具備し、この外部端子７０２、７０３、７０４、７０５、７０６は（図示しないボンディングワイヤなどを介して）半導体チップ７０１の第１層配線層からなる第１の内部配線７１２、７１３、７１４、７１５、７１６に接続されている。一方、この第１の内部配線７１２、７１３、７１４、７１５、７１６は、層間絶縁膜（図示せず）を介して形成された第２層配線層である第２の内部配線７２１、７２２、７２３、７２４、７２５と、１箇所の接合点７２７、７２８、７２９、７３０、７３１でのみ接続されている。
【００３２】
そして、この第２の内部配線７２１、７２２、７２３、７２４、７２５は、樹脂パッケージ７０１の内部の半導体チップ７０７のパッド７０８、７０９、７１０、７１１に接続される第３層配線層である第３の内部配線７１７、７１８、７１９、７２０と薄膜ヒューズ８２６を介して接続されている。なお図中層間絶縁膜およびスルーホールは省略した。
【００３３】
以上のように構成された半導体装置について、その端子配置変更の具体的な方法の一例を図８を用いて説明する。
【００３４】
ここで樹脂パッケージ７０１から導出されるの外部端子７０３は樹脂パッケージ７０１の内部配線７１３に接続されおり、さらに第２層に用意された内部配線７２２との１箇所の接合点７３１で、樹脂パッケージ７０１の内部の半導体チップ７０７のパッド７１１に接続される第３層の内部配線７２０と未切断のヒューズ８３０を介して接続されている。同様にして他外部端子も樹脂パッケージ内部の半導体チップのパッドと接続可能である。
【００３５】
本発明の第２の実施の形態の半導体装置によれば、樹脂封止前に、チップ表面に形成された薄膜ヒューズを接続すべき箇所を除いて切断することにより、容易に再配線可能である。
【００３６】
なお、前記実施の形態では、薄膜ヒューズを用いたが、絶縁膜上にパッドを形成しておき、各パッドに、チップ部品としてのヒューズを搭載するようにしてもよい。
【００３７】
また厚膜印刷で形成した厚膜ヒューズを用いてもよいことはいうまでもない。さらにまた配線方向や配線パターンについては適宜変更可能であることはいうまでもない。
【００３８】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。図９は、本発明の実施例３による半導体装置の内部配線レイアウトの概念図である。図１０は、一部拡大図である。
【００３９】
図９において、樹脂パッケージ９０１は、外部端子９０２、９０３、９０４、９０５、９０６を具備し、この外部端子９０２、９０３、９０４、９０５、９０６は樹脂パッケージ９０１の内部配線９１２、９１３、９１４、９１５、９１６に接続されている。ここで第１層配線層である第１の内部配線９１２、９１３、９１４、９１５、９１６は、９２１、９２２、９２３、９２４、９２５の第２層配線層である第２の内部配線とこれらの間に形成された層間絶縁膜に形成されたスルーホールを介して接合点９２７、９２８、９２９、９３０、９３１でそれぞれ１箇所づつのみ接合されている。
【００４０】
そして、第２の内部配線９２１、９２２、９２３、９２４、９２５は、樹脂パッケージ９０１の内部の半導体チップ９０７のパッド９０８、９０９、９１０、９１１に接続される第３層配線層である第３の内部配線９１７、９１８、９１９、９２０とトランジスタースイッチ９２６を介して接続されている。このトランジスタスイッチは、半導体チップ内に形成されたトランジスタのゲートに接続する配線のみが半導体チップ表面に露呈するように形成されており、このゲート部分に電位を与えることにより導通可能なように形成されている。
【００４１】
この半導体装置の端子配置変更の具体的な方法については、第２の実施の形態と同様であり、前記第２の実施の形態で接続に必要なヒューズ以外のヒューズを切断する行為に代えて、実施例３では接続に必要なトランジスタースイッチのみを導通状態にするだけである。
【００４２】
図１０で示すように、トランジスタースイッチ９２６はトランジスタースイッチのゲート部分に接続された配線１００９、１０１０に電位を与えることにより導通状態となり、任意に端子変更が可能である。
【００４３】
このように端子変更を行うことにより、図１２で示したように長い配線１２０４，１２０６を用いねばならなかったのに対し、前記第１乃至第３の実施の形態で説明したように、パッケージ上またはパッケージ内で端子変更を行うことにより、図１１に一例を示すように、ブレッドボード１１０１上では、短い配線１１１４および１１１６で実現可能となる。これは第１および第２の半導体装置１１０２，１１０３の相互接続をブレッドボード１１０１上で行うもので、第１の半導体装置１１０２内で端子変更を行うことによるものである。すなわち、本来端子１１０７から導出すべきであった配線を端子１１１３から導出し、端子１１０８から導出すべきであった配線を端子１１１５から導出している。かかる構成により、大幅に配線長を低減することが可能となる。
【００４４】
さらに、前記第２の実施の形態ではヒューズを切断するため端子配置変更は１回限りであるが、第３の実施の形態では端子変更をトランジスタースイッチのゲートへの電位付与で行うようにしているため何度でも任意端子配置を行うことが可能である。
【００４５】
このように従来は、再レイアウトや配置配線、実遅延シミュレーションが必要となり、設計工数も増え、費用や期間の面でもかなり困難であった半導体チップの入出力セルの入れ換えなどの端子変更が、本発明によれば極めて容易となる。
【００４６】
【発明の効果】
以上、説明したように、本発明によれば半導体装置の樹脂パッケージ内または半導体装置上に端子配置変更手段を設けることにより、端子配置変更が、入出力セルの入れ換えを行うことなく、実行可能となる。
【００４７】
また、端子配置が自由に変更可能となることによりブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで高い信頼性のブレッドボード組立が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置上面図および断面図
【図２】図１の一部拡大図
【図３】本発明の第１の実施の形態によるスリットランドをカットした図
【図４】図３のカットしたスリットランドを配線により再接続した図
【図５】本発明の第１の実施の形態の半導体装置の一部破断図
【図６】図５のスリットランドをカットした図
【図７】本発明の第２の実施の形態による半導体装置の内部配線レイアウト図
【図８】図７で端子変更方法を具体的に示す図
【図９】本発明の第３の半導体装置の内部配線レイアウト図
【図１０】図９の一部を拡大して示す図
【図１１】本発明の第３の実施の形態の半導体装置を用いた半導体装置のブレッドボードの配線例を示す図
【図１２】従来例の半導体装置を用いたブレッドボードの配線例を示す図
【図１３】従来の一般的な端子配置変更用の変換基板を示す図
【符号の説明】
１０１ 樹脂パッケージ
２０１ 入出力端子
２０２ ワイヤ
１０２，１０３ ストリップランド
１０４ カットライン
１０２、１０３１０５、１０６ 配線
１０２、１０４２０１ 外部端子
３０２ ワイヤ
７０７、８０７、９０７４ シリコンチップ
７０８、７０９、７１０、７１１、９０８、９０９、９１０、９１１、シリコンチップ上のＩ／Ｏパッド
７１２、７１３、７１４、７１５、７１６、９１２、９１３、９１４、９１５、９１６ 外部入出力端子から半導体集積回路パッケージ内部への配線
７１７、７１８、７１９、７２０、９１７、９１８、９１９、９２０ シリコンチップ上パッドからの配線
７２１、７２２、７２３、７２４、７２５、９２１、９２２、９２３、９２４、９２５ 外部入出力端子から半導体集積回路パッケージ内部への配線とシリコンチップ上パッドからの配線を接続するための中間配線
７２７、７２８、７２９、７３０、７３１、９２７、９２８、９２９、９３０、９３１ 外部入出力端子から半導体集積回路パッケージ内部への配線と中間配線との接合点
８２６、８２７、８２８ ヒューズ
８２６ 切断後のヒューズ
１００９、１０１０ トランジスタースイッチのゲート部分に接続された配線
１１０１、１２０１、１３０１ 基板
１１０５、１２０５ 基板の導体パターン
１１０４、１１０６、１２０４、１２０６ 基板の導体パターン（従来）
１１１４、１１１６ 基板の導体パターン（端子配置変更後）
１３０２ 変換基板
１３０４ 変換基板からの端子（端子配置変換後）
１３０４ 基板上の変換基板端子差し込み口
【発明の属する技術分野】
本発明は、半導体装置、その製造方法およびこれを用いたブレッドボードにかかり、特に端子配置変更可能なパッケージを具備した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置をブレッドボードなどの基板に実装する場合において、そのブレッドボードの設計は予め半導体集積回路装置の端子配置が決定した後実施しなくてはならず、半導体集積回路装置自身の端子配置変更は、入出力セルの入れ換えに伴う再レイアウトや配置配線、実遅延シミュレーション等の設計工数も増え、費用や期間の面でも種々の問題がある。
加えて、ブレッドボードなどの基板の設計も微細化や多層化になってきており、基板の再設計も半導体集積回路装置の端子配置変更と同様に費用や期間の面でも困難になってきている。
【０００３】
以下に従来の半導体装置における端子配置の変更方法を示す。図１２、図１３は、従来技術を説明するための図である。
このブレッドボードは、銅などの導体パターンからなる配線１２０４、１２０５、１２０６の形成されたプリント基板からなる基板１２０１上に、半導体集積回路装置１２０２，１２０３を搭載してなるものである。大量の信号を高速に処理するブレッドボードを作成するためには、出来るだけ半導体集積回路装置１２０２、１２０３間の距離を短くして高密度に基板に実装することが必要である。しかし、従来の半導体集積回路の構造で従来のように基板に実装する限り、半導体集積回路装置の端子配置が固定されているために、高密度実装に際して不都合が生じることがある
【０００４】
例えば、図１２に示すように、二つの半導体集積回路装置１２０２、１２０３間の配線１２０４が、配線１２０６や配線１２０５を避けるため半導体集積回路装置１２０２の周囲を大きく迂回しなければならなかったり、半導体集積回路の片側に配線が集中して配線作業が難しくなったりする。この結果、基板に搭載し得る半導体集積回路の数が制限される。また無用に長い配線のために回路自体の信頼性が低下することもある。
【０００５】
また、予め作られた基板上の配線用導体パターンの種類や数によって、一枚の基板上に実装可能な半導体集積回路装置の数が制限される。
このため回路構成によっては、半導体集積回路の数が少ないにも拘らず、配線用導体パターンの数が多いため、半導体集積回路の種類が多いために一枚の基板にすべてを実装することができず、基板を二枚以上用いなければならないといった事態が生じる。この場合には、基板上に未使用の配線パターンが多数残り、無駄が多いものとなる。
【０００６】
また、従来の端子配置の変更方法としては、図１３に示すように、ブレッドボード１３０１と半導体集積回路１３０３との間に端子配置を変更する変換基板１３０２を用いるのが一般的であった。ここで１３０４は変換基板からの端子（端子配置変換後）、１３０４は基板上の変換基板端子差し込み口である。
【０００７】
【発明が解決しようとする課題】
上記のように従来の構成では、回路構成によっては、半導体集積回路装置の数が配線用導体パターンの数より少ないにも拘らず、半導体集積回路の種類が多いために一枚の基板にすべてを実装することができず、基板を二枚用いなければならないといった事態が生じるという欠点を有していた。
また、変換基板による端子配置変更は、変換基板に半導体集積回路装置を実装したあと、ブレッドボードに実装しなくてはならず、実装工数の増大を招く原因となる。また、ブレッドボードの信頼性が低下する。
【０００８】
本発明は、前記実情に鑑みてなされたもので、半導体集積回路パッケージ上で端子配置変更を可能にし、端子の任意配置を実現することを目的とする。
また、ブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで信頼性の高いブレッドボード組立を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、リード端子の一部が露呈し、外部端子を構成するように、半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止した半導体装置において、入出力パッドと前記リード端子との間での再配線を可能にする再配線部を具備したことを特徴とする。
【００１０】
望ましくは、前記再配線部は、前記パッケージの表面に露呈するように、前記半導体チップの入出力パッドと、前記外部端子とに接続されたスリットランドからなり、端子変更箇所の前記スリットランドを切り離し、前記パッケージの表面、あるいは裏面上で再配線をすることにより端子配置を変更できるようにしている。
【００１１】
望ましくは、前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、ヒューズを具備し、接続に必要なヒューズを残して、接続に不必要なヒューズを切断することにより、端子配置を変更できるようにしたことを特徴とする。
【００１２】
望ましくは、前記ヒューズは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする。
【００１３】
望ましくは、前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、トランジスタースイッチを具備し、接続に必要なトランジスタースイッチをオンすることにより、端子配置を変更できるようにしたことを特徴とする。
【００１４】
望ましくは、前記トランジスタスイッチは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする。
【００１５】
本発明の半導体装置の製造方法は、半導体チップの入出力パッドにリード端子を接続媒体を介して接続する工程と、前記リード端子の一部が露呈し、外部端子を構成するように、前記半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止する封止工程とを含み、前記封止工程前または後に、前記接続媒体を加工することにより、前記入出力パッドと前記リード端子との間での再配線を行う再配線工程とを含む。
【００１６】
望ましくは、前記接続媒体は、樹脂パッケージ表面に露呈するスリットランドであり、前記再配線工程は、前記スリットランドを切断し、切断されたスリットランドを接続することにより再配線を行う工程を含む。
【００１７】
望ましくは、前記接続媒体は、半導体チップ表面に形成されたヒューズであり、記再配線工程は、樹脂封止に先立ち、接続箇所の前記ヒューズ以外を切断することにより再配線を行う工程を含むことを特徴とする。
【００１８】
望ましくは、前記接続媒体は、半導体チップ内部に形成されたトランジスタと、前記トランジスタのゲート配線にトランジスタの導通を可能にする電位を付与する電位供給手段とを含み、前記再配線工程は、樹脂封止に先立ち、接続箇所の前記ゲート配線に前記電位を付与する工程を含むことを特徴とする。
【００１９】
また本発明のブレッドボードは、上記半導体装置または上記半導体装置の製造方法を用いて形成した半導体装置を搭載してなる。
【００２０】
上記のような、半導体集積回路パッケージ内部に端子配置変更の仕組みを具備した構成の半導体集積回路パッケージによれば、従来の変換基板による端子接続変更による設計工数の増大や信頼性の低下を防ぐことができる。また、ブレッドボード上の接続用導体パターンの回り込みや、接続用導体パターンの一辺への集中によるブレッドボード枚数の増加を防ぐことができ、高性能化および信頼性の向上をはかることができるという作用を有する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について一例を図面を参照して詳細に説明する。
図１（ａ）および（ｂ）は、本発明の実施例１による半導体装置に用いられる半導体集積回路装置の上面図およびそのＡ−Ａ断面図である。また、図２は、図１の一部の要部拡大図である。図３は、本発明の実施例１によるスリットランドをカットした状態を示す図で、図４は、図３のカットしたスリットランドを配線により再接続した状態を示す図である。図５は、本発明の実施例１による半導体集積回路装置の一部破断斜視図で、図６は、図５のスリットランドをカットした状態を示す一部破断斜視図である。
【００２２】
この半導体装置では、半導体チップ３００の入出力パッド３０１と、外部端子を構成する外部リード２０１とに接続されたスリットランド１０２，１０３がパッケージ１０１の表面に露呈するように、構成されており、端子変更箇所のスリットランド１０２、１０３を切り離し、パッケージ１０１の表面上で再配線をすることにより端子配置を変更できるようにしたことを特徴とするものである。
【００２３】
図１（ａ）および（ｂ）に示すように、１０１は半導体集積回路のパッケージで、そのパッケージ表面上に入出力端子数に対応した導体薄膜パターンからなるスリットランド１０２を配置している。
【００２４】
各スリットランド１０２と外部リード２０１との接続は、例えば図５に示すように、スリットランド１０２を介してボンディングワイヤ２０２および３０２によって接続されている。すなわち、半導体集積回路パッケージ１０１の内部に、半導体チップ３００が配置され、前記半導体チップ３００上のパッド３０１と半導体集積回路パッケージ１０１の表面のスリットランド１０２、１０３の片側１０２ａ、１０３ａに接続されている。さらに、前記スリットランド１０２、１０３のもう片側１０２ｂ、１０３ｂと半導体集積回路パッケージ１０１の外部リード２０１と接続されている。
【００２５】
以上のように構成された半導体集積回路パッケージについて、以下その端子配置変更（再配線）の方法を説明する。
【００２６】
図３で示すように、端子配置を変更したい箇所の半導体集積回路パッケージ１０１上のスリットランド１０２、１０３を中央部分のカットライン１０４で切り離し非導通にする。その後、図４で示すように、端子配置を変更したい部分の切り離されたスリットランド１０２、を樹脂被覆のなされた金ワイヤなどの配線１０５、１０６で配線することにより２端子の配置の入れ換えが可能となる。配線１０５、１０６は絶縁被覆のなされた線材を用いれば、配線同士が重なり合ってもショートすることはない。
【００２７】
この半導体装置によれば、樹脂封止後、ブレッドボードの配線パターンに合わせて、ストリップランドをカットし、パッケージ上で再配線を行うようにすることにより，外部リードとブレッドボード上の配線パターンとの接続を一定の状態にしつつも、所望の配線接続を行うことが可能となる。
【００２８】
なお，前記第１の実施の形態では、スリットランドをパッケージ表面に形成された導体薄膜パターンで構成したが、表面に導体パターンを形成したフィルムキャリアを使用し、フィルム基体の半導体チップ側に位置する導体パターンをスルーホールで相互接続したものを接続媒体として用いるようにしてもよい。この場合は半導体チップ搭載面の反対側の面の導体パターンでスリットランドを構成するようにしても良い。
【００２９】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。図７は、半導体集積回路パッケージの内部配線レイアウトの概念図である。
【００３０】
この例では、図７に示すように、半導体チップ表面を覆うように絶縁膜（図示せず）を形成し、この絶縁膜に、半導体チップ７０１表面の入出力パッドに相当する領域に導通するようにスルーホールを形成し、パッドを形成し、このパッド上に各信号線にまたがるように薄膜ヒューズ８２６を形成し、この薄膜ヒューズを切断することにより、所望の端子配置となるようにするものである。
【００３１】
また図８は、図７での端子変更方法を具体的に示す図である。この半導体装置は、樹脂パッケージ７０１から端部が露呈した外部端子７０２、７０３、７０４、７０５、７０６を具備し、この外部端子７０２、７０３、７０４、７０５、７０６は（図示しないボンディングワイヤなどを介して）半導体チップ７０１の第１層配線層からなる第１の内部配線７１２、７１３、７１４、７１５、７１６に接続されている。一方、この第１の内部配線７１２、７１３、７１４、７１５、７１６は、層間絶縁膜（図示せず）を介して形成された第２層配線層である第２の内部配線７２１、７２２、７２３、７２４、７２５と、１箇所の接合点７２７、７２８、７２９、７３０、７３１でのみ接続されている。
【００３２】
そして、この第２の内部配線７２１、７２２、７２３、７２４、７２５は、樹脂パッケージ７０１の内部の半導体チップ７０７のパッド７０８、７０９、７１０、７１１に接続される第３層配線層である第３の内部配線７１７、７１８、７１９、７２０と薄膜ヒューズ８２６を介して接続されている。なお図中層間絶縁膜およびスルーホールは省略した。
【００３３】
以上のように構成された半導体装置について、その端子配置変更の具体的な方法の一例を図８を用いて説明する。
【００３４】
ここで樹脂パッケージ７０１から導出されるの外部端子７０３は樹脂パッケージ７０１の内部配線７１３に接続されおり、さらに第２層に用意された内部配線７２２との１箇所の接合点７３１で、樹脂パッケージ７０１の内部の半導体チップ７０７のパッド７１１に接続される第３層の内部配線７２０と未切断のヒューズ８３０を介して接続されている。同様にして他外部端子も樹脂パッケージ内部の半導体チップのパッドと接続可能である。
【００３５】
本発明の第２の実施の形態の半導体装置によれば、樹脂封止前に、チップ表面に形成された薄膜ヒューズを接続すべき箇所を除いて切断することにより、容易に再配線可能である。
【００３６】
なお、前記実施の形態では、薄膜ヒューズを用いたが、絶縁膜上にパッドを形成しておき、各パッドに、チップ部品としてのヒューズを搭載するようにしてもよい。
【００３７】
また厚膜印刷で形成した厚膜ヒューズを用いてもよいことはいうまでもない。さらにまた配線方向や配線パターンについては適宜変更可能であることはいうまでもない。
【００３８】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。図９は、本発明の実施例３による半導体装置の内部配線レイアウトの概念図である。図１０は、一部拡大図である。
【００３９】
図９において、樹脂パッケージ９０１は、外部端子９０２、９０３、９０４、９０５、９０６を具備し、この外部端子９０２、９０３、９０４、９０５、９０６は樹脂パッケージ９０１の内部配線９１２、９１３、９１４、９１５、９１６に接続されている。ここで第１層配線層である第１の内部配線９１２、９１３、９１４、９１５、９１６は、９２１、９２２、９２３、９２４、９２５の第２層配線層である第２の内部配線とこれらの間に形成された層間絶縁膜に形成されたスルーホールを介して接合点９２７、９２８、９２９、９３０、９３１でそれぞれ１箇所づつのみ接合されている。
【００４０】
そして、第２の内部配線９２１、９２２、９２３、９２４、９２５は、樹脂パッケージ９０１の内部の半導体チップ９０７のパッド９０８、９０９、９１０、９１１に接続される第３層配線層である第３の内部配線９１７、９１８、９１９、９２０とトランジスタースイッチ９２６を介して接続されている。このトランジスタスイッチは、半導体チップ内に形成されたトランジスタのゲートに接続する配線のみが半導体チップ表面に露呈するように形成されており、このゲート部分に電位を与えることにより導通可能なように形成されている。
【００４１】
この半導体装置の端子配置変更の具体的な方法については、第２の実施の形態と同様であり、前記第２の実施の形態で接続に必要なヒューズ以外のヒューズを切断する行為に代えて、実施例３では接続に必要なトランジスタースイッチのみを導通状態にするだけである。
【００４２】
図１０で示すように、トランジスタースイッチ９２６はトランジスタースイッチのゲート部分に接続された配線１００９、１０１０に電位を与えることにより導通状態となり、任意に端子変更が可能である。
【００４３】
このように端子変更を行うことにより、図１２で示したように長い配線１２０４，１２０６を用いねばならなかったのに対し、前記第１乃至第３の実施の形態で説明したように、パッケージ上またはパッケージ内で端子変更を行うことにより、図１１に一例を示すように、ブレッドボード１１０１上では、短い配線１１１４および１１１６で実現可能となる。これは第１および第２の半導体装置１１０２，１１０３の相互接続をブレッドボード１１０１上で行うもので、第１の半導体装置１１０２内で端子変更を行うことによるものである。すなわち、本来端子１１０７から導出すべきであった配線を端子１１１３から導出し、端子１１０８から導出すべきであった配線を端子１１１５から導出している。かかる構成により、大幅に配線長を低減することが可能となる。
【００４４】
さらに、前記第２の実施の形態ではヒューズを切断するため端子配置変更は１回限りであるが、第３の実施の形態では端子変更をトランジスタースイッチのゲートへの電位付与で行うようにしているため何度でも任意端子配置を行うことが可能である。
【００４５】
このように従来は、再レイアウトや配置配線、実遅延シミュレーションが必要となり、設計工数も増え、費用や期間の面でもかなり困難であった半導体チップの入出力セルの入れ換えなどの端子変更が、本発明によれば極めて容易となる。
【００４６】
【発明の効果】
以上、説明したように、本発明によれば半導体装置の樹脂パッケージ内または半導体装置上に端子配置変更手段を設けることにより、端子配置変更が、入出力セルの入れ換えを行うことなく、実行可能となる。
【００４７】
また、端子配置が自由に変更可能となることによりブレッドボード上での半導体集積回路の高密度実装を実現し、設計工数を削減し、低コストで高い信頼性のブレッドボード組立が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置上面図および断面図
【図２】図１の一部拡大図
【図３】本発明の第１の実施の形態によるスリットランドをカットした図
【図４】図３のカットしたスリットランドを配線により再接続した図
【図５】本発明の第１の実施の形態の半導体装置の一部破断図
【図６】図５のスリットランドをカットした図
【図７】本発明の第２の実施の形態による半導体装置の内部配線レイアウト図
【図８】図７で端子変更方法を具体的に示す図
【図９】本発明の第３の半導体装置の内部配線レイアウト図
【図１０】図９の一部を拡大して示す図
【図１１】本発明の第３の実施の形態の半導体装置を用いた半導体装置のブレッドボードの配線例を示す図
【図１２】従来例の半導体装置を用いたブレッドボードの配線例を示す図
【図１３】従来の一般的な端子配置変更用の変換基板を示す図
【符号の説明】
１０１ 樹脂パッケージ
２０１ 入出力端子
２０２ ワイヤ
１０２，１０３ ストリップランド
１０４ カットライン
１０２、１０３１０５、１０６ 配線
１０２、１０４２０１ 外部端子
３０２ ワイヤ
７０７、８０７、９０７４ シリコンチップ
７０８、７０９、７１０、７１１、９０８、９０９、９１０、９１１、シリコンチップ上のＩ／Ｏパッド
７１２、７１３、７１４、７１５、７１６、９１２、９１３、９１４、９１５、９１６ 外部入出力端子から半導体集積回路パッケージ内部への配線
７１７、７１８、７１９、７２０、９１７、９１８、９１９、９２０ シリコンチップ上パッドからの配線
７２１、７２２、７２３、７２４、７２５、９２１、９２２、９２３、９２４、９２５ 外部入出力端子から半導体集積回路パッケージ内部への配線とシリコンチップ上パッドからの配線を接続するための中間配線
７２７、７２８、７２９、７３０、７３１、９２７、９２８、９２９、９３０、９３１ 外部入出力端子から半導体集積回路パッケージ内部への配線と中間配線との接合点
８２６、８２７、８２８ ヒューズ
８２６ 切断後のヒューズ
１００９、１０１０ トランジスタースイッチのゲート部分に接続された配線
１１０１、１２０１、１３０１ 基板
１１０５、１２０５ 基板の導体パターン
１１０４、１１０６、１２０４、１２０６ 基板の導体パターン（従来）
１１１４、１１１６ 基板の導体パターン（端子配置変更後）
１３０２ 変換基板
１３０４ 変換基板からの端子（端子配置変換後）
１３０４ 基板上の変換基板端子差し込み口
Claims (11)
- リード端子の一部が露呈し、外部端子を構成するように、半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止した半導体装置において、
入出力パッドと前記リード端子との間での再配線を可能にする再配線部を、具備したことを特徴とする半導体装置。 - 前記再配線部は、
前記パッケージの表面に露呈するように、前記半導体チップの入出力パッドと、前記外部端子とに接続されたスリットランドからなり、
端子変更箇所の前記スリットランドを切り離し、前記パッケージの表面、あるいは裏面上で再配線をすることにより端子配置を変更できるようにしたことを特徴とする半導体装置。 - 前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、ヒューズとを具備し、前記ヒューズのうち、接続に必要なヒューズを残して、接続に不必要なヒューズを切断することにより、端子配置を変更できるようにしたことを特徴とする請求項１記載の半導体装置。
- 前記ヒューズは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする請求項３記載の半導体装置。
- 前記再配線部は、前記パッケージの内部または表面に、前記半導体チップの入出力パッドと、前記外部端子とに接続された、トランジスタースイッチとを具備し、接続に必要なトランジスタスイッチをオンすることにより、端子配置を変更できるようにしたことを特徴とする請求項１に記載の半導体装置。
- 前記トランジスタスイッチは、前記半導体チップの入出力パッド数と前記リード端子数との積に相当する数だけ配設されていることを特徴とする請求項５記載の半導体装置。
- 半導体チップの入出力パッドに接続媒体を介してリード端子を接続する工程と、
前記リード端子の一部が露呈し、外部端子を構成するように、前記半導体チップとこれに接続される前記リード端子とを、樹脂パッケージ内に封止する封止工程とを含み、
前記封止工程前または後に、前記接続媒体を加工することにより、前記入出力パッドと前記リード端子との間での再配線を行う再配線工程とを含むことを特徴とする半導体装置の製造方法。 - 前記接続媒体は、樹脂パッケージ表面に露呈するスリットランドであり、
前記再配線工程は、前記スリットランドを、切断し、切断されたスリットランドを接続することにより再配線を行う工程であることを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記接続媒体は、半導体チップ表面に形成されたヒューズであり、
前記再配線工程は、樹脂封止に先立ち、接続箇所の前記ヒューズ以外を切断することにより再配線を行う工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記接続媒体は、半導体チップ内部に形成されたトランジスタと、前記トランジスタのゲート配線にトランジスタの導通を可能にする電位を付与する電位供給手段とを含み、
前記再配線工程は、樹脂封止に先立ち、接続箇所の前記ゲート配線に前記電位を付与する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。 - 請求項１乃至６のいずれかに記載の半導体装置または前記請求項７乃至１０のいずれかに記載の半導体装置の製造方法を用いて形成した半導体装置を搭載してなるブレッドボード
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212729A JP2004055902A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置、その製造方法およびこれを用いたブレッドボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212729A JP2004055902A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置、その製造方法およびこれを用いたブレッドボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055902A true JP2004055902A (ja) | 2004-02-19 |
Family
ID=31935575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212729A Pending JP2004055902A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置、その製造方法およびこれを用いたブレッドボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194707B2 (en) | 2004-09-17 | 2007-03-20 | International Business Machines Corporation | Method and apparatus for depopulating peripheral input/output cells |
| WO2011012993A2 (en) * | 2009-07-31 | 2011-02-03 | James Peter Caska | Modular prototyping of a circuit for manufacturing |
-
2002
- 2002-07-22 JP JP2002212729A patent/JP2004055902A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194707B2 (en) | 2004-09-17 | 2007-03-20 | International Business Machines Corporation | Method and apparatus for depopulating peripheral input/output cells |
| WO2011012993A2 (en) * | 2009-07-31 | 2011-02-03 | James Peter Caska | Modular prototyping of a circuit for manufacturing |
| WO2011012993A3 (en) * | 2009-07-31 | 2011-06-30 | James Peter Caska | Modular prototyping of a circuit for manufacturing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| JP2006147869A (ja) | 素子内蔵基板およびその製造方法 | |
| US7384566B2 (en) | Fabrication method for printed circuit board | |
| JP3927783B2 (ja) | 半導体部品 | |
| US6403895B1 (en) | Wiring substance and semiconductor | |
| JPH11274366A (ja) | 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体 | |
| CN102270619A (zh) | 用于电子封装组件的焊盘配置 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| JP2004055902A (ja) | 半導体装置、その製造方法およびこれを用いたブレッドボード | |
| JPH11204688A (ja) | 半導体パッケージおよびその製造方法 | |
| US20030159282A1 (en) | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument | |
| WO1999013509A1 (en) | Semiconductor device | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| KR20230004183A (ko) | 반도체 패키지 및 벤트홀을 포함한 패키지 기판 | |
| KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 | |
| JP2004193634A (ja) | 半導体装置とその製造方法 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JP2004047781A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2002026174A (ja) | 回路基板の製造方法 | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JP2000012766A (ja) | 半導体装置 | |
| JPS59117254A (ja) | 電子回路モジユ−ル組立体 |