JP2004022725A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004022725A JP2004022725A JP2002174205A JP2002174205A JP2004022725A JP 2004022725 A JP2004022725 A JP 2004022725A JP 2002174205 A JP2002174205 A JP 2002174205A JP 2002174205 A JP2002174205 A JP 2002174205A JP 2004022725 A JP2004022725 A JP 2004022725A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- semiconductor device
- lead portion
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【目的】半導体装置の薄型化。信頼性の向上。
【構成】タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされていることを特徴とする。
【選択図】 図１
【構成】タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされていることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、タブを用いた半導体装置に関し、特に、インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、さらにタブが半導体装置の裏面から露出しているパッケージ（封止）の実装技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来のタブを用いたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎｒｉｄ）型半導体装置は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極（パッド）と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止され、前記タブが半導体装置の裏面から露出しているＱＦＮパッケージからなっている。
【０００３】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
【０００４】
（１）前記従来のＱＦＮ型パッケージでは、パッケージ外周のみのリードのアウターリード部で実装基板に実装（接続）されるため、大型化のパッケージサイズの場合、温度サイクルによる熱伸縮などによる歪み応力が、リードのアウターリード部と接続材との界面及び実装基板の配線ランドと接続材との界面に加わり、実装基板に半導体装置を実装した後の接続の信頼性が低下し、剥離する場合があった。
【０００５】
（２）前記従来のＱＦＮ型パッケージにおいて、インナーリード部が半導体チップの辺に対して９０°の位置に配置されている場合、大型パッケージでは、半導体チップの辺角部の位置における半導体チップの外部電極（パッド）とインナーリード部とを接続するためのボンディングワイヤが長くなり、かつ、半導体チップの辺角部の位置に対応するインナーリード部と半導体チップの外部電極（パッド）との接続するためのボンディングワイヤが接近して短絡（ショート）するので、ワイヤボンディングができなくなる。そこで、高さ方向（３次元方向）で対応する必要があるため、ワイヤの高さを高くしていた。このため半導体装置の薄型化が限界となっていた。
【０００６】
本発明の目的は、半導体装置の薄型化することが可能な技術を提供することにある。
本発明の他の目的は、実装基板に半導体装置を実装した後において、温度サイクルによる熱伸縮などによる歪み応力が、アウターリード部と接続材との界面及び実装基板の配線ランドと接続材との界面に加わるのを低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
第１の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【０００９】
第２の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【００１０】
第３の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一である。
【００１１】
第４の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一である。
【００１２】
前述した本願発明によれば、（１）インナーリードの先端を封止材内で引き回して半導体チップ方向へ延長することにより、インナーリードを長くできるので、ボンディングワイヤ（以下、単にワイヤと称する）長を短くできる。これにより、ワイヤが接近して短絡（ショート）するのを防止するための高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長が短くなるので、封止材の注入時にワイヤが流れにくくすることができる。
【００１３】
（２）ワイヤの延在方向とインナーリードの延在方向をほぼ同一とすることにより、ワイヤと隣接するインナーリードとの間隔をほぼ一定に保持することができる。これにより、隣接するワイヤが短絡（ショート）しにくくすることができる。
【００１４】
（３）吊りリード近傍のインナーリード先端を延長して先端位置を変えることにより、ワイヤの長さを均一もしくはほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
【００１５】
（４）インナーリード先端部をハーフエッチングすることにより、有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
【００１６】
（５）インナーリード先端部をハーフエッチングし、該インナーリードの先端部を樹脂で封止することにより、第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。従来方法では、ラフにメッキすると、側面・裏面へのメッキの付着が実装時にはんだののりが悪なる等の悪影響が生じていた。
【００１７】
（６）インナーリード先端部をハーフエッチング又はリードへ平面的に角度つけることにより、リードの表面積が増えるとともにリードに平面的な角度がつけられるので、リードが抜けにくくなる。
【００１８】
（７）タブの裏面の一部もしくは全部が半導体装置の裏面から露出することにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
【００１９】
（８）タブの裏面の一部もしくは全部が半導体装置の裏面から露出することにより、熱放射効率をよくしたので、温度サイクルによる熱伸縮などによる歪み応力がリードと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【００２０】
【発明の実施の形態】
以下、本発明について、図面を参照して実施形態（実施例）とともに詳細に説明する。
なお、実施形態（実施例）を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２１】
（実施例１）
図１は本発明の実施例１の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図２は図１の裏面から見た裏平面図、図３は図１のＡ−Ａ’線で切った断面図である。
図１乃至図３において、１はタブ、１Ａはタブ吊りリード、２は半導体チップ、２Ａは外部電極（以下、パッドと呼ぶ）、３はリード（リードフレーム）、３Ａはインナーリード部、３Ｂはアウターリード部、３Ｃはインナーリード部のハーフエッチング部、３Ｄはリード抜け防止用溝、４はＡｕワイヤ（ボンディングワイヤ）、５はモールド樹脂（封止材）、６は接着剤である。
【００２２】
本実施例１の半導体装置は、図１、図２、及び図３に示すように、金属（Ｃｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００２３】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００２４】
前記インナーリード部３Ａは、前記半導体チップ２の周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
なお、前記リード抜け防止用溝３Ｄは、リード切断工程において発生するストレスを前記リード抜け防止用溝３Ｄ部に集中させ、このリード抜け防止用溝３Ｄより前記半導体チップ２側のストレスを低減することでＡｕワイヤの変形を防止する効果がある。また、リード抜け防止用溝３Ｄを設けることで水分の侵入経路が長くなり製品の信頼性が向上される。
【００２５】
次に、本実施例１の半導体装置の製造方法を図４及び図５を用いて説明する。図４及び図５は、本実施例１の半導体装置の製造方法の各工程における断面図である。
本実施例１の半導体装置は、図４（ａ）に示すように、まず、タブ１と、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃ及び前記インナーリード部３Ａの上面にリード抜け防止用溝３Ｄが設けられたインナーリード部３Ａとアウターリード部３Ｂからなるリード３を有するリードフレームを用意する。
【００２６】
次に、図４（ｂ）に示すように、前記タブ１の上面に半導体チップ２を接着剤６で接着して搭載し、図４（ｃ）に示すように、前記半導体チップ２の回路形成面に設けられたパッド２Ａとインナーリード部３ＡとをＡｕワイヤ４により（例えば、超音波併用熱圧着ボンディング法又は熱圧着ボンディング法による）電気的に接続する。これを、図４（ｄ）に示すように、モールド用下金型２０とモールド用上金型２１の中に入れ、前記半導体チップ２、前記インナーリード３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３ＡとＡｕワイヤ４との接続部をモールド樹脂５で封止する。
【００２７】
次に、図５（ａ）に示すように、前記研磨された部分にはんだ等の外装メッキ６Ａを行う。次に、図５（ｂ）に示すように、前記モールド樹脂５の表面上にレーザ２２によりマークを付け、図５（ｃ）に示すように、金型等の切断治具２３を用いてリード３等を切断し、図５（ｄ）に示すような製品が完成する。
【００２８】
本実施例１によれば、前記インナーリード部３Ａの先端を封止材５内で引き回して半導体チップ方向へ延長することにより、インナーリード部３Ａを長くできるので、Ａｕワイヤ４の長さを短くできる。これにより、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長が短くなるので、封止材５の注入時にＡｕワイヤ４が流れにくくすることができる。
【００２９】
また、Ａｕワイヤ４の延在方向とインナーリード部３Ａの延在方向をほぼ同一とすることにより、Ａｕワイヤ４と隣接するインナーリード部３Ａとの間隔をほぼ一定に保持することができる。これにより、隣接するＡｕワイヤ４が短絡（ショート）しにくくなる。
【００３０】
また、吊りリード近傍のインナーリード部３Ａの先端を延長して先端位置を変えることにより、Ａｕワイヤ４の長さをほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
【００３１】
また、インナーリード部３Ａの先端部をハーフエッチングすることにより、有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
【００３２】
また、インナーリード部３Ａの先端部をハーフエッチングし、該インナーリード部３Ａの先端部を樹脂で封止することにより、第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。従来の構造では、ラフにメッキすると、側面・裏面へのメッキの付着は実装時にはんだののりが悪くなる等の悪影響を与えていた。
【００３３】
また、インナーリード部３Ａの先端部をハーフエッチング又はインナーリード部３Ａへ平面的に角度つけることにより、インナーリード部３Ａの表面積が増えるとともにインナーリード部３Ａに平面的な角度がつけられるので、リードが抜けにくくなる。
【００３４】
また、隣接するＡｕワイヤ４が短絡（ショート）しにくくしたので、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。
【００３５】
（実施例２）
図６は本発明の実施例２の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図７は図６の裏面から見た裏平面図、図８は図６のＡ−Ａ’線で切った断面図である。
本実施例１の半導体装置は、図６及び図７に示すように、金属（Ｃｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００３６】
前記タブ１の裏面（半導体チップ２が搭載されていない側の面）は、図７及び図８に示すように、半導体装置の裏面から露出している。前記リード３のリードフレームは、図６及び図８に示すように、前記インナーリード部が前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【００３７】
本実施例２の半導体装置の各部の寸法を図９に示す。この本実施例２の半導体装置のパッケージの厚さは、図９に示すように、０．７８ｍｍである。
【００３８】
次に、本実施例２の半導体装置の製造方法を図１０及び図１１を用いて説明する。図１０及び図１１は、本実施例２の半導体装置の製造方法の各工程における断面図である。
本実施例２の半導体装置は、図１０（ａ）に示すように、まず、前記タブ１と、各インナーリード部３Ａの先端部と前記半導体チップ２の前記各インナーリード部３Ａに対応するパッド２Ａとの距離が全て同じであり、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃ及び前記インナーリード部３Ａの上面にリード抜け防止用溝３Ｄが設けられたインナーリード部３Ａとアウターリード部３Ｂからなるリード３を有するリードフレームを用意する。
【００３９】
次に、図１０（ｂ）に示すように、前記タブ１の上面に半導体チップ２を接着剤６で接着して搭載し、図１０（ｃ）に示すように、前記半導体チップ２の回路形成面に設けられたパッド２Ａとインナーリード部３ＡとをＡｕワイヤ４により（熱圧着ボンディング法による）電気的に接続する。これを、図４（ｄ）に示すように、モールド用下金型２０とモールド用上金型２１の中に入れ、前記半導体チップ２、前記インナーリード３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３ＡとＡｕワイヤ４との接続部をモールド樹脂５で封止する。次に、図１０（ｅ）示すように、前記タブ１の裏面及びリード３のアウターリード部３Ｂの部分を研磨治具２４で研磨する。これは、本実施例２の半導体装置を実装基板に実装された後の接続部の信頼性を向上するためである。
【００４０】
次に、図１１（ａ）に示すように、前記研磨された部分にはんだ等の外装メッキ６Ａを行う。次に、図１１（ｂ）に示すように、前記モールド樹脂５の表面上にレーザ２２によりマークを付け、図１１（ｃ）に示すように、金型等の切断治具２３を用いてリード３等を切断し、図１１（ｄ）に示すような製品が完成する。
【００４１】
前記本実施例２によれば、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされた形状（ハーフエッチング部３Ｃ）であり、タブ１の中央方向にインナーリード３Ａを放射状に伸ばして配置することにより、ボンディングされるＡｕワイヤ４の長さを短くすることができる。
【００４２】
また、Ａｕワイヤ４と隣接するインナーリード部３Ａの間隔やＡｕワイヤ４同士をほぼ等間隔にすることができる。これにより、ディングされるＡｕワイヤ４の高さを低くすることができ、かつ、前記タブ１が半導体装置の裏面から露出させて裏面の封止材の分だけ薄くしたので、前記図９に示すように、半導体装置のパッケージの薄型化が図れる。
また、前記タブ１を半導体装置のパッケージの裏面から露出させることにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
また、前記タブ１を半導体チップ２が搭載されるタブ１の裏面を露出させることにより、半導体装置の放熱効率を向上することができる。
【００４３】
本実施例２の半導体装置の実施基板への実装は、図１２に示すように、配線ランド７Ａ以外の領域が保護膜（例えばレジスト）９が施こされた実装基板７の上に半導体装置２のアウターリード３Ｂと前記配線ランド７Ａとをはんだ等の接着材８により接続する。
【００４４】
（実施例３）
図１３は本発明の実施例３の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図１４は図１３の裏面から見た裏平面図、図１５は図１３のＡ−Ａ’線で切った断面図である。
【００４５】
本実施例１の半導体装置は、前記本実施例２におけるダブ１の形状をクロース状にして面積を小さくしたものであり、図１３、図１４及び図１５に示すように、金属（例えばＣｕ）製のタブ１’上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００４６】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００４７】
前記タブ１’は、図１４に示すように、クロース状に形成され、半導体チップ２の面積よりも小さい面積のサイズでクロース形状に構成されている。この裏面（半導体チップ２が搭載されていない側の面）は、半導体装置のパッケージの裏面から露出している。
【００４８】
前記インナーリード部３Ａは、その裏面（下面）の一部がハーフエッチングされ、ハーフエッチング部３Ｃを形成している。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００４９】
前記リード３のリードフレームは、図１３に示すように、半導体チップの辺に対して９０°の位置（中央部の位置）に配置されているインナーリード部３Ａの先端と半導体チップ２のパッド２Ａとの間の距離が、その両端に向かって放射状に延在して配列されているインナーリード部３Ａのそれぞれの先端と、半導体チップ２のそれぞれのインナーリード部３Ａに対応するパッド２Ａとの間の距離がほぼ均一となるように配列された形状に成形されている。
【００５０】
本実施例３によれば、前記実施例２による効果の上に、さらに、半導体チップ２の面積よりも小さい面積のサイズにすることにより、実装時の熱による応力を低減することができる。これにより、クラックの発生を低減することができる。また、前記タブ１’は、その上に搭載される半導体チップ２の種々のサイズに対応することができる。
【００５１】
（実施例４）
図１６は本発明の実施例４の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図１７は図１６の裏面から見た裏平面図、図１８は図１６のＡ−Ａ’線で切った断面図である。本実施例４の半導体装置は、前記実施例２の半導体装置と基本的な構成は同じであるが、各インナーリード部３Ａの先端部の位置が異なる。
【００５２】
本実施例４の半導体装置は、図１６、図１７及び図１８に示すように、金属（例えばＣｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００５３】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００５４】
前記タブ１の裏面（半導体チップ２が搭載されていない側の面）は、半導体装置の裏面から露出し、かつ、各インナーリード部３ＡのＡｕワイヤ４がボンディングされる位置（もしくは先端部）と前記半導体チップ２の各パッド２Ａとの距離が均一もしくはほぼ均一にしたものであり、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃを有するリード３を備えている。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００５５】
前記リード３のリードフレームは、図１６に示すように、半導体チップの辺に対して９０°の位置（中央部の位置）に配置されているインナーリード部３Ａの先端と半導体チップ２のパッド２Ａとの間の距離が、その両端に向かって放射状に延在して配列されている。このインナーリード部３Ａのそれぞれの先端と、半導体チップ２のそれぞれのインナーリード部３Ａに対応するパッド２Ａとの間の距離が均一もしくはほぼ均一となるように配列された形状に成形されている。すなわち、各インナーリード部３Ａの先端部が、半導体チップ２の各インナーリード部３Ａに対応するパッド２Ａに対して一定（同じ）もしくはほぼ一定の距離となるように弓状に配列されている。
【００５６】
前記インナーリード部３Ａは、その裏面（下面）の一部がハーフエッチングされ、ハーフエッチング部３Ｃを形成している。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００５７】
本実施例４の半導体装置の製造方法は、前記本実施例２の半導体装置の製造方法と同様であるので、繰り返しの説明は省略する。
前記本実施例４によれば、半導体チップ２の辺角部の位置における半導体チップ２のパッド２Ａとインナーリード部３Ａとを接続するための、ボンディングされるＡｕワイヤ４の長さが他のボンディングワイヤの長さと同じ（一定）もしくはほぼ同じにすることにより、ボンディングされるＡｕワイヤ４の高さを低くすることができ、かつ、前記タブ１が半導体装置の裏面から露出させて裏面の封止材の分だけ薄くしたので、前記図９に示すように、半導体装置のパッケージの薄型化が図れる。
【００５８】
また、ボンディングされるＡｕワイヤ４の長さが他のボンディングワイヤの長さと同じ（一定）もしくはほぼ同じにすることにより、ワイヤボンディングを安定に行うことができるので、信頼性を向上することができる。
【００５９】
また、温度サイクルによる熱伸縮などによる歪み応力がアウターリード部３Ｂと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【００６０】
また、前記タブ１を半導体装置のパッケージの裏面から露出させることにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
【００６１】
また、前記タブ１を半導体チップ２が搭載されるタブ１の裏面を露出させることにより、半導体装置の放熱効率を向上することができる。
【００６２】
（実施例５）
図１９は本発明の実施例５の半導体装置の断面図である。
本実施例５の半導体装置は、前記実施例２の半導体装置と基本的な構成は同じであるが、図１９に示すように、前記タブ１の裏面側の一部を、ハーフエッチングしたタブのハーフエッチング部１０を形成した構成が異なる。
【００６３】
一般的に、モールド樹脂、ダブより熱膨張係数（α）の小さい半導体チップ２を基準に考えると、例えば低温時には、モールド樹脂５側はＵ字に変形（収縮）し、タブ１側は逆Ｕ字に変形（収縮）することになり、モールド樹脂５とダブ１との界面に隙間が発生し、その隙間から水が浸入し、耐湿性劣化などの信頼性不良が発生しやすくなる。最悪の場合、タブ脱落も考えられる。
しかし、本実施例５のようにタブ１にタブのハーフエッチング部１０を形成してタブ１の側面とモールド樹脂５との界面に凹凸を作ることにより、前記タブ１の側面とモールド樹脂５との界面に直線的な隙間ができにくくなるので、前記タブ１が脱落するのを防止することがでる。
なお、本実施例５の技術的手段は、前記本実施例４の半導体装置にも適用できることはいうまでもない。
【００６４】
（実施例６）
図２０は本発明の実施例６の半導体装置の断面図である。
本実施例６の半導体装置は、前記本実施例２の半導体装置と基本的な構成は同じであるが、図２０に示すように、前記タブ１の裏面側のタブのハーフエッチング部１０にアンカ部１１を形成してアンカ効果を持たせた構成が異なる。このように前記タブ１の裏面側のタブのハーフエッチング部１０にアンカ部１１を形成してアンカ効果を持たせることにより、タブ１とモールド樹脂５がロックされる形となり、熱収縮による変形を小さくすることが可能となる。従って、前記タブ１の側面とモールド樹脂５との界面に直線的な隙間がさらにできにくくなるので、さらに前記タブ１が脱落するのを防止することができる。
なお、本実施例６の技術手段は、前記実施例４の半導体装置にも適用できることはいうまでもない。
【００６５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本実施例１〜６は、封止方法として各半導体チップごとに封止する方法を説明したが、本発明は、これに限定されるものではなく複数の半導体チップを一つの塊として封止し、封止後に製品を個片にダイシングで分割する一括モールド方法、又は封止後に封止用金型とモールド樹脂との間にラミネートを介して封止するラミネートモールド方法であっても良い。
【００６６】
【発明の効果】
本願において開示される発明によって得られる効果を簡単に説明すれば、以下のとおりである。
（１）インナーリードを長くできるので、ワイヤ長を短くできる。これにより、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長短くなるので、封止材の注入時にワイヤが流れにくくすることができる。
（２）ワイヤと隣接するインナーリードとの間隔をほぼ一定に保持することができる。これにより、隣接するワイヤが短絡（ショート）しにくくすることができる。
（３）ワイヤの長さを均一もしくはほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
（４）有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
（５）第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。
（６）リードの表面積が増えるとともにリードに平面的な角度がつけられるので、リードが抜けにくくなる。
（７）高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。
（８）タブの裏面の一部もしくは全部が半導体装置の裏面から露出しているので、温度サイクルによる熱伸縮などによる歪み応力がリードと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図２】図１の裏面から見た裏平面図である。
【図３】図１のＡ−Ａ’線で切った断面図である。
【図４】本実施例１の半導体装置の製造方法の各工程における断面図である。
【図５】本実施例１の半導体装置の製造方法の各工程における断面図である。
【図６】本発明の実施例２の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図７】図６の裏面から見た裏平面図である。
【図８】図６のＡ−Ａ’線で切った断面図である。
【図９】本発明の実施例２の半導体装置の各部の寸法を示す図である。
【図１０】本実施例２の半導体装置の製造方法の各工程における断面図である。
【図１１】本実施例２の半導体装置の製造方法の各工程における断面図である。
【図１２】本実施例２の半導体装置を実装基板に実装した状態を示す断面図である。
【図１３】本発明の実施例３の半導体装置の上部のモールド樹脂を除去した状態の上から見た上平面図である。
【図１４】図１３の裏面から見た裏平面図である。
【図１５】図１３のＡ−Ａ’線で切った断面図である。
【図１６】本発明の実施例４の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図１７】図１３の裏面から見た裏平面図である。
【図１８】図１６のＡ−Ａ’線で切った断面図である。
【図１９】本発明の実施例５の半導体装置の断面図である。
【図２０】本発明の実施例６の半導体装置の断面図である。
【符号の説明】
１、１’…タブ １Ａ…タブ吊りリード
２…半導体チップ ２Ａ…パッド（外部電極）
３…リード（リードフレーム） ３Ａ…インナーリード部
３Ｂ…アウターリード部 ３Ｃ…インナーリードのハーフエッチング部３Ｄ…リード抜け防止用溝 ４…Ａｕワイヤ
５…モールド樹脂（封止材） ６…接着剤
６Ａ…外装メッキ ７…実装基板
７Ａ…実装基板のランド（配線） ８…接着材
９…保護膜（レジスト） １０…タブのハーフエッチング部
１１…アンカ部 ２０…モールド用下金型
２１…モールド用上金型 ２２…レーザ
２３…切断治具 ２４…研磨治具
【発明が属する技術分野】
本発明は、タブを用いた半導体装置に関し、特に、インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、さらにタブが半導体装置の裏面から露出しているパッケージ（封止）の実装技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来のタブを用いたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎｒｉｄ）型半導体装置は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極（パッド）と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止され、前記タブが半導体装置の裏面から露出しているＱＦＮパッケージからなっている。
【０００３】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
【０００４】
（１）前記従来のＱＦＮ型パッケージでは、パッケージ外周のみのリードのアウターリード部で実装基板に実装（接続）されるため、大型化のパッケージサイズの場合、温度サイクルによる熱伸縮などによる歪み応力が、リードのアウターリード部と接続材との界面及び実装基板の配線ランドと接続材との界面に加わり、実装基板に半導体装置を実装した後の接続の信頼性が低下し、剥離する場合があった。
【０００５】
（２）前記従来のＱＦＮ型パッケージにおいて、インナーリード部が半導体チップの辺に対して９０°の位置に配置されている場合、大型パッケージでは、半導体チップの辺角部の位置における半導体チップの外部電極（パッド）とインナーリード部とを接続するためのボンディングワイヤが長くなり、かつ、半導体チップの辺角部の位置に対応するインナーリード部と半導体チップの外部電極（パッド）との接続するためのボンディングワイヤが接近して短絡（ショート）するので、ワイヤボンディングができなくなる。そこで、高さ方向（３次元方向）で対応する必要があるため、ワイヤの高さを高くしていた。このため半導体装置の薄型化が限界となっていた。
【０００６】
本発明の目的は、半導体装置の薄型化することが可能な技術を提供することにある。
本発明の他の目的は、実装基板に半導体装置を実装した後において、温度サイクルによる熱伸縮などによる歪み応力が、アウターリード部と接続材との界面及び実装基板の配線ランドと接続材との界面に加わるのを低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
第１の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【０００９】
第２の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【００１０】
第３の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一である。
【００１１】
第４の発明は、タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一である。
【００１２】
前述した本願発明によれば、（１）インナーリードの先端を封止材内で引き回して半導体チップ方向へ延長することにより、インナーリードを長くできるので、ボンディングワイヤ（以下、単にワイヤと称する）長を短くできる。これにより、ワイヤが接近して短絡（ショート）するのを防止するための高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長が短くなるので、封止材の注入時にワイヤが流れにくくすることができる。
【００１３】
（２）ワイヤの延在方向とインナーリードの延在方向をほぼ同一とすることにより、ワイヤと隣接するインナーリードとの間隔をほぼ一定に保持することができる。これにより、隣接するワイヤが短絡（ショート）しにくくすることができる。
【００１４】
（３）吊りリード近傍のインナーリード先端を延長して先端位置を変えることにより、ワイヤの長さを均一もしくはほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
【００１５】
（４）インナーリード先端部をハーフエッチングすることにより、有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
【００１６】
（５）インナーリード先端部をハーフエッチングし、該インナーリードの先端部を樹脂で封止することにより、第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。従来方法では、ラフにメッキすると、側面・裏面へのメッキの付着が実装時にはんだののりが悪なる等の悪影響が生じていた。
【００１７】
（６）インナーリード先端部をハーフエッチング又はリードへ平面的に角度つけることにより、リードの表面積が増えるとともにリードに平面的な角度がつけられるので、リードが抜けにくくなる。
【００１８】
（７）タブの裏面の一部もしくは全部が半導体装置の裏面から露出することにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
【００１９】
（８）タブの裏面の一部もしくは全部が半導体装置の裏面から露出することにより、熱放射効率をよくしたので、温度サイクルによる熱伸縮などによる歪み応力がリードと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【００２０】
【発明の実施の形態】
以下、本発明について、図面を参照して実施形態（実施例）とともに詳細に説明する。
なお、実施形態（実施例）を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２１】
（実施例１）
図１は本発明の実施例１の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図２は図１の裏面から見た裏平面図、図３は図１のＡ−Ａ’線で切った断面図である。
図１乃至図３において、１はタブ、１Ａはタブ吊りリード、２は半導体チップ、２Ａは外部電極（以下、パッドと呼ぶ）、３はリード（リードフレーム）、３Ａはインナーリード部、３Ｂはアウターリード部、３Ｃはインナーリード部のハーフエッチング部、３Ｄはリード抜け防止用溝、４はＡｕワイヤ（ボンディングワイヤ）、５はモールド樹脂（封止材）、６は接着剤である。
【００２２】
本実施例１の半導体装置は、図１、図２、及び図３に示すように、金属（Ｃｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００２３】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００２４】
前記インナーリード部３Ａは、前記半導体チップ２の周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
なお、前記リード抜け防止用溝３Ｄは、リード切断工程において発生するストレスを前記リード抜け防止用溝３Ｄ部に集中させ、このリード抜け防止用溝３Ｄより前記半導体チップ２側のストレスを低減することでＡｕワイヤの変形を防止する効果がある。また、リード抜け防止用溝３Ｄを設けることで水分の侵入経路が長くなり製品の信頼性が向上される。
【００２５】
次に、本実施例１の半導体装置の製造方法を図４及び図５を用いて説明する。図４及び図５は、本実施例１の半導体装置の製造方法の各工程における断面図である。
本実施例１の半導体装置は、図４（ａ）に示すように、まず、タブ１と、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃ及び前記インナーリード部３Ａの上面にリード抜け防止用溝３Ｄが設けられたインナーリード部３Ａとアウターリード部３Ｂからなるリード３を有するリードフレームを用意する。
【００２６】
次に、図４（ｂ）に示すように、前記タブ１の上面に半導体チップ２を接着剤６で接着して搭載し、図４（ｃ）に示すように、前記半導体チップ２の回路形成面に設けられたパッド２Ａとインナーリード部３ＡとをＡｕワイヤ４により（例えば、超音波併用熱圧着ボンディング法又は熱圧着ボンディング法による）電気的に接続する。これを、図４（ｄ）に示すように、モールド用下金型２０とモールド用上金型２１の中に入れ、前記半導体チップ２、前記インナーリード３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３ＡとＡｕワイヤ４との接続部をモールド樹脂５で封止する。
【００２７】
次に、図５（ａ）に示すように、前記研磨された部分にはんだ等の外装メッキ６Ａを行う。次に、図５（ｂ）に示すように、前記モールド樹脂５の表面上にレーザ２２によりマークを付け、図５（ｃ）に示すように、金型等の切断治具２３を用いてリード３等を切断し、図５（ｄ）に示すような製品が完成する。
【００２８】
本実施例１によれば、前記インナーリード部３Ａの先端を封止材５内で引き回して半導体チップ方向へ延長することにより、インナーリード部３Ａを長くできるので、Ａｕワイヤ４の長さを短くできる。これにより、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長が短くなるので、封止材５の注入時にＡｕワイヤ４が流れにくくすることができる。
【００２９】
また、Ａｕワイヤ４の延在方向とインナーリード部３Ａの延在方向をほぼ同一とすることにより、Ａｕワイヤ４と隣接するインナーリード部３Ａとの間隔をほぼ一定に保持することができる。これにより、隣接するＡｕワイヤ４が短絡（ショート）しにくくなる。
【００３０】
また、吊りリード近傍のインナーリード部３Ａの先端を延長して先端位置を変えることにより、Ａｕワイヤ４の長さをほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
【００３１】
また、インナーリード部３Ａの先端部をハーフエッチングすることにより、有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
【００３２】
また、インナーリード部３Ａの先端部をハーフエッチングし、該インナーリード部３Ａの先端部を樹脂で封止することにより、第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。従来の構造では、ラフにメッキすると、側面・裏面へのメッキの付着は実装時にはんだののりが悪くなる等の悪影響を与えていた。
【００３３】
また、インナーリード部３Ａの先端部をハーフエッチング又はインナーリード部３Ａへ平面的に角度つけることにより、インナーリード部３Ａの表面積が増えるとともにインナーリード部３Ａに平面的な角度がつけられるので、リードが抜けにくくなる。
【００３４】
また、隣接するＡｕワイヤ４が短絡（ショート）しにくくしたので、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。
【００３５】
（実施例２）
図６は本発明の実施例２の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図７は図６の裏面から見た裏平面図、図８は図６のＡ−Ａ’線で切った断面図である。
本実施例１の半導体装置は、図６及び図７に示すように、金属（Ｃｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００３６】
前記タブ１の裏面（半導体チップ２が搭載されていない側の面）は、図７及び図８に示すように、半導体装置の裏面から露出している。前記リード３のリードフレームは、図６及び図８に示すように、前記インナーリード部が前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされている。
【００３７】
本実施例２の半導体装置の各部の寸法を図９に示す。この本実施例２の半導体装置のパッケージの厚さは、図９に示すように、０．７８ｍｍである。
【００３８】
次に、本実施例２の半導体装置の製造方法を図１０及び図１１を用いて説明する。図１０及び図１１は、本実施例２の半導体装置の製造方法の各工程における断面図である。
本実施例２の半導体装置は、図１０（ａ）に示すように、まず、前記タブ１と、各インナーリード部３Ａの先端部と前記半導体チップ２の前記各インナーリード部３Ａに対応するパッド２Ａとの距離が全て同じであり、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃ及び前記インナーリード部３Ａの上面にリード抜け防止用溝３Ｄが設けられたインナーリード部３Ａとアウターリード部３Ｂからなるリード３を有するリードフレームを用意する。
【００３９】
次に、図１０（ｂ）に示すように、前記タブ１の上面に半導体チップ２を接着剤６で接着して搭載し、図１０（ｃ）に示すように、前記半導体チップ２の回路形成面に設けられたパッド２Ａとインナーリード部３ＡとをＡｕワイヤ４により（熱圧着ボンディング法による）電気的に接続する。これを、図４（ｄ）に示すように、モールド用下金型２０とモールド用上金型２１の中に入れ、前記半導体チップ２、前記インナーリード３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３ＡとＡｕワイヤ４との接続部をモールド樹脂５で封止する。次に、図１０（ｅ）示すように、前記タブ１の裏面及びリード３のアウターリード部３Ｂの部分を研磨治具２４で研磨する。これは、本実施例２の半導体装置を実装基板に実装された後の接続部の信頼性を向上するためである。
【００４０】
次に、図１１（ａ）に示すように、前記研磨された部分にはんだ等の外装メッキ６Ａを行う。次に、図１１（ｂ）に示すように、前記モールド樹脂５の表面上にレーザ２２によりマークを付け、図１１（ｃ）に示すように、金型等の切断治具２３を用いてリード３等を切断し、図１１（ｄ）に示すような製品が完成する。
【００４１】
前記本実施例２によれば、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされた形状（ハーフエッチング部３Ｃ）であり、タブ１の中央方向にインナーリード３Ａを放射状に伸ばして配置することにより、ボンディングされるＡｕワイヤ４の長さを短くすることができる。
【００４２】
また、Ａｕワイヤ４と隣接するインナーリード部３Ａの間隔やＡｕワイヤ４同士をほぼ等間隔にすることができる。これにより、ディングされるＡｕワイヤ４の高さを低くすることができ、かつ、前記タブ１が半導体装置の裏面から露出させて裏面の封止材の分だけ薄くしたので、前記図９に示すように、半導体装置のパッケージの薄型化が図れる。
また、前記タブ１を半導体装置のパッケージの裏面から露出させることにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
また、前記タブ１を半導体チップ２が搭載されるタブ１の裏面を露出させることにより、半導体装置の放熱効率を向上することができる。
【００４３】
本実施例２の半導体装置の実施基板への実装は、図１２に示すように、配線ランド７Ａ以外の領域が保護膜（例えばレジスト）９が施こされた実装基板７の上に半導体装置２のアウターリード３Ｂと前記配線ランド７Ａとをはんだ等の接着材８により接続する。
【００４４】
（実施例３）
図１３は本発明の実施例３の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図１４は図１３の裏面から見た裏平面図、図１５は図１３のＡ−Ａ’線で切った断面図である。
【００４５】
本実施例１の半導体装置は、前記本実施例２におけるダブ１の形状をクロース状にして面積を小さくしたものであり、図１３、図１４及び図１５に示すように、金属（例えばＣｕ）製のタブ１’上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００４６】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００４７】
前記タブ１’は、図１４に示すように、クロース状に形成され、半導体チップ２の面積よりも小さい面積のサイズでクロース形状に構成されている。この裏面（半導体チップ２が搭載されていない側の面）は、半導体装置のパッケージの裏面から露出している。
【００４８】
前記インナーリード部３Ａは、その裏面（下面）の一部がハーフエッチングされ、ハーフエッチング部３Ｃを形成している。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００４９】
前記リード３のリードフレームは、図１３に示すように、半導体チップの辺に対して９０°の位置（中央部の位置）に配置されているインナーリード部３Ａの先端と半導体チップ２のパッド２Ａとの間の距離が、その両端に向かって放射状に延在して配列されているインナーリード部３Ａのそれぞれの先端と、半導体チップ２のそれぞれのインナーリード部３Ａに対応するパッド２Ａとの間の距離がほぼ均一となるように配列された形状に成形されている。
【００５０】
本実施例３によれば、前記実施例２による効果の上に、さらに、半導体チップ２の面積よりも小さい面積のサイズにすることにより、実装時の熱による応力を低減することができる。これにより、クラックの発生を低減することができる。また、前記タブ１’は、その上に搭載される半導体チップ２の種々のサイズに対応することができる。
【００５１】
（実施例４）
図１６は本発明の実施例４の半導体装置の上部の封止樹脂を除去した状態の上から見た表平面図、図１７は図１６の裏面から見た裏平面図、図１８は図１６のＡ−Ａ’線で切った断面図である。本実施例４の半導体装置は、前記実施例２の半導体装置と基本的な構成は同じであるが、各インナーリード部３Ａの先端部の位置が異なる。
【００５２】
本実施例４の半導体装置は、図１６、図１７及び図１８に示すように、金属（例えばＣｕ）製のタブ１上に搭載された半導体基板の主面に回路が形成された半導体チップ２と、該半導体チップ２の回路形成面（表面）に設けられたパッド２ＡとＡｕワイヤ４で電気的に接続されたインナーリード部３Ａとアウターリード部３Ｂを有するリード（リードフレーム）３とを有する。
【００５３】
前記半導体チップ２、前記インナーリード部３Ａ、Ａｕワイヤ４、及び前記パッド２Ａとインナーリード部３Ａとが接続された接続部がモールド樹脂（封止材）５で封止されている。
【００５４】
前記タブ１の裏面（半導体チップ２が搭載されていない側の面）は、半導体装置の裏面から露出し、かつ、各インナーリード部３ＡのＡｕワイヤ４がボンディングされる位置（もしくは先端部）と前記半導体チップ２の各パッド２Ａとの距離が均一もしくはほぼ均一にしたものであり、前記インナーリード部３Ａの裏面（下面）の一部がハーフエッチングされたハーフエッチング部３Ｃを有するリード３を備えている。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００５５】
前記リード３のリードフレームは、図１６に示すように、半導体チップの辺に対して９０°の位置（中央部の位置）に配置されているインナーリード部３Ａの先端と半導体チップ２のパッド２Ａとの間の距離が、その両端に向かって放射状に延在して配列されている。このインナーリード部３Ａのそれぞれの先端と、半導体チップ２のそれぞれのインナーリード部３Ａに対応するパッド２Ａとの間の距離が均一もしくはほぼ均一となるように配列された形状に成形されている。すなわち、各インナーリード部３Ａの先端部が、半導体チップ２の各インナーリード部３Ａに対応するパッド２Ａに対して一定（同じ）もしくはほぼ一定の距離となるように弓状に配列されている。
【００５６】
前記インナーリード部３Ａは、その裏面（下面）の一部がハーフエッチングされ、ハーフエッチング部３Ｃを形成している。前記インナーリード部３Ａの上面にはリード抜け防止用溝３Ｄが設けられている。
【００５７】
本実施例４の半導体装置の製造方法は、前記本実施例２の半導体装置の製造方法と同様であるので、繰り返しの説明は省略する。
前記本実施例４によれば、半導体チップ２の辺角部の位置における半導体チップ２のパッド２Ａとインナーリード部３Ａとを接続するための、ボンディングされるＡｕワイヤ４の長さが他のボンディングワイヤの長さと同じ（一定）もしくはほぼ同じにすることにより、ボンディングされるＡｕワイヤ４の高さを低くすることができ、かつ、前記タブ１が半導体装置の裏面から露出させて裏面の封止材の分だけ薄くしたので、前記図９に示すように、半導体装置のパッケージの薄型化が図れる。
【００５８】
また、ボンディングされるＡｕワイヤ４の長さが他のボンディングワイヤの長さと同じ（一定）もしくはほぼ同じにすることにより、ワイヤボンディングを安定に行うことができるので、信頼性を向上することができる。
【００５９】
また、温度サイクルによる熱伸縮などによる歪み応力がアウターリード部３Ｂと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【００６０】
また、前記タブ１を半導体装置のパッケージの裏面から露出させることにより、実装基板（図示していない）とを前記タブ１を介して半導体チップ２が接続固定されるので、半導体装置が実装基板に実装された後の接続部の信頼性を向上することができる。
【００６１】
また、前記タブ１を半導体チップ２が搭載されるタブ１の裏面を露出させることにより、半導体装置の放熱効率を向上することができる。
【００６２】
（実施例５）
図１９は本発明の実施例５の半導体装置の断面図である。
本実施例５の半導体装置は、前記実施例２の半導体装置と基本的な構成は同じであるが、図１９に示すように、前記タブ１の裏面側の一部を、ハーフエッチングしたタブのハーフエッチング部１０を形成した構成が異なる。
【００６３】
一般的に、モールド樹脂、ダブより熱膨張係数（α）の小さい半導体チップ２を基準に考えると、例えば低温時には、モールド樹脂５側はＵ字に変形（収縮）し、タブ１側は逆Ｕ字に変形（収縮）することになり、モールド樹脂５とダブ１との界面に隙間が発生し、その隙間から水が浸入し、耐湿性劣化などの信頼性不良が発生しやすくなる。最悪の場合、タブ脱落も考えられる。
しかし、本実施例５のようにタブ１にタブのハーフエッチング部１０を形成してタブ１の側面とモールド樹脂５との界面に凹凸を作ることにより、前記タブ１の側面とモールド樹脂５との界面に直線的な隙間ができにくくなるので、前記タブ１が脱落するのを防止することがでる。
なお、本実施例５の技術的手段は、前記本実施例４の半導体装置にも適用できることはいうまでもない。
【００６４】
（実施例６）
図２０は本発明の実施例６の半導体装置の断面図である。
本実施例６の半導体装置は、前記本実施例２の半導体装置と基本的な構成は同じであるが、図２０に示すように、前記タブ１の裏面側のタブのハーフエッチング部１０にアンカ部１１を形成してアンカ効果を持たせた構成が異なる。このように前記タブ１の裏面側のタブのハーフエッチング部１０にアンカ部１１を形成してアンカ効果を持たせることにより、タブ１とモールド樹脂５がロックされる形となり、熱収縮による変形を小さくすることが可能となる。従って、前記タブ１の側面とモールド樹脂５との界面に直線的な隙間がさらにできにくくなるので、さらに前記タブ１が脱落するのを防止することができる。
なお、本実施例６の技術手段は、前記実施例４の半導体装置にも適用できることはいうまでもない。
【００６５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本実施例１〜６は、封止方法として各半導体チップごとに封止する方法を説明したが、本発明は、これに限定されるものではなく複数の半導体チップを一つの塊として封止し、封止後に製品を個片にダイシングで分割する一括モールド方法、又は封止後に封止用金型とモールド樹脂との間にラミネートを介して封止するラミネートモールド方法であっても良い。
【００６６】
【発明の効果】
本願において開示される発明によって得られる効果を簡単に説明すれば、以下のとおりである。
（１）インナーリードを長くできるので、ワイヤ長を短くできる。これにより、高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。また、ワイヤ長短くなるので、封止材の注入時にワイヤが流れにくくすることができる。
（２）ワイヤと隣接するインナーリードとの間隔をほぼ一定に保持することができる。これにより、隣接するワイヤが短絡（ショート）しにくくすることができる。
（３）ワイヤの長さを均一もしくはほぼ均一にできるので、ワイヤボンディングを安定に行うことができる。
（４）有効リード部（裏面露出リード部）の面積・形状・位置をコントロールすることができるので、異なったリード形状であっても有効リード部を規格に適合させることができる。
（５）第２ボンディング部のメッキが側面・裏面付着（漏れ）が不問となるので、ラフにメッキできる。
（６）リードの表面積が増えるとともにリードに平面的な角度がつけられるので、リードが抜けにくくなる。
（７）高さ方向（３次元方向）で対応する必要がなくなり、半導体装置の薄型化が可能となる。
（８）タブの裏面の一部もしくは全部が半導体装置の裏面から露出しているので、温度サイクルによる熱伸縮などによる歪み応力がリードと実装基板の配線ランドの接続材との界面に加わるのを低減することができる。これにより信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図２】図１の裏面から見た裏平面図である。
【図３】図１のＡ−Ａ’線で切った断面図である。
【図４】本実施例１の半導体装置の製造方法の各工程における断面図である。
【図５】本実施例１の半導体装置の製造方法の各工程における断面図である。
【図６】本発明の実施例２の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図７】図６の裏面から見た裏平面図である。
【図８】図６のＡ−Ａ’線で切った断面図である。
【図９】本発明の実施例２の半導体装置の各部の寸法を示す図である。
【図１０】本実施例２の半導体装置の製造方法の各工程における断面図である。
【図１１】本実施例２の半導体装置の製造方法の各工程における断面図である。
【図１２】本実施例２の半導体装置を実装基板に実装した状態を示す断面図である。
【図１３】本発明の実施例３の半導体装置の上部のモールド樹脂を除去した状態の上から見た上平面図である。
【図１４】図１３の裏面から見た裏平面図である。
【図１５】図１３のＡ−Ａ’線で切った断面図である。
【図１６】本発明の実施例４の半導体装置の上部のモールド樹脂を除去した状態の上から見た表平面図である。
【図１７】図１３の裏面から見た裏平面図である。
【図１８】図１６のＡ−Ａ’線で切った断面図である。
【図１９】本発明の実施例５の半導体装置の断面図である。
【図２０】本発明の実施例６の半導体装置の断面図である。
【符号の説明】
１、１’…タブ １Ａ…タブ吊りリード
２…半導体チップ ２Ａ…パッド（外部電極）
３…リード（リードフレーム） ３Ａ…インナーリード部
３Ｂ…アウターリード部 ３Ｃ…インナーリードのハーフエッチング部３Ｄ…リード抜け防止用溝 ４…Ａｕワイヤ
５…モールド樹脂（封止材） ６…接着剤
６Ａ…外装メッキ ７…実装基板
７Ａ…実装基板のランド（配線） ８…接着材
９…保護膜（レジスト） １０…タブのハーフエッチング部
１１…アンカ部 ２０…モールド用下金型
２１…モールド用上金型 ２２…レーザ
２３…切断治具 ２４…研磨治具
Claims (4)
- タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされていることを特徴とする半導体装置。
- タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされていることを特徴とする半導体装置。
- タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一であることを特徴とする半導体装置。
- タブ上に搭載された半導体基板の主面に回路が形成された半導体チップと、該半導体チップの回路形成面に設けられた外部電極と電気的に接続されたリードと、前記半導体チップ、前記リードのインナーリード部、及び前記外部電極と前記インナーリード部とが接続された接続部が封止材で封止された半導体装置において、前記タブの裏面の一部もしくは全部が半導体装置の裏面から露出し、かつ、前記インナーリード部は前記半導体チップ周囲よりほぼ放射状に延在し、その裏面の一部がハーフエッチングされ、各インナーリード部の先端部と前記半導体チップの前記各インナーリード部に対応する外部電極との距離が均一もしくはほぼ均一であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174205A JP2004022725A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174205A JP2004022725A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022725A true JP2004022725A (ja) | 2004-01-22 |
Family
ID=31173235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174205A Pending JP2004022725A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022725A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276890A (ja) * | 2004-03-23 | 2005-10-06 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006032703A (ja) * | 2004-07-16 | 2006-02-02 | Yoshikawa Kogyo Co Ltd | 半導体収納用樹脂製中空パッケージ |
| JP2006294809A (ja) * | 2005-04-08 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
| JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2013118215A (ja) * | 2011-12-01 | 2013-06-13 | Renesas Electronics Corp | 半導体装置 |
| JP2013135132A (ja) * | 2011-12-27 | 2013-07-08 | Dainippon Printing Co Ltd | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
| JP2013135025A (ja) * | 2011-12-26 | 2013-07-08 | Dainippon Printing Co Ltd | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
| WO2022113661A1 (ja) * | 2020-11-30 | 2022-06-02 | ローム株式会社 | 半導体装置 |
-
2002
- 2002-06-14 JP JP2002174205A patent/JP2004022725A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276890A (ja) * | 2004-03-23 | 2005-10-06 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006032703A (ja) * | 2004-07-16 | 2006-02-02 | Yoshikawa Kogyo Co Ltd | 半導体収納用樹脂製中空パッケージ |
| JP2006294809A (ja) * | 2005-04-08 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
| JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2013118215A (ja) * | 2011-12-01 | 2013-06-13 | Renesas Electronics Corp | 半導体装置 |
| JP2013135025A (ja) * | 2011-12-26 | 2013-07-08 | Dainippon Printing Co Ltd | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
| JP2013135132A (ja) * | 2011-12-27 | 2013-07-08 | Dainippon Printing Co Ltd | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
| WO2022113661A1 (ja) * | 2020-11-30 | 2022-06-02 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US8222720B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001077232A (ja) | 半導体装置およびその製造方法 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| JP2004022725A (ja) | 半導体装置 | |
| JP2001077287A (ja) | 半導体装置用リードフレーム | |
| JP2006140208A (ja) | 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法 | |
| JP5119092B2 (ja) | 半導体装置の製造方法 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP4362902B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0536863A (ja) | 半導体装置 | |
| JP4840305B2 (ja) | 半導体装置の製造方法 | |
| JP2004200532A (ja) | 半導体装置およびその製造方法 | |
| JP2004087998A (ja) | 表面実装型半導体装置およびその製造方法 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070406 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Effective date: 20071001 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080108 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20080513 Free format text: JAPANESE INTERMEDIATE CODE: A02 |