JP2004015409A - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システム Download PDFInfo
- Publication number
- JP2004015409A JP2004015409A JP2002165833A JP2002165833A JP2004015409A JP 2004015409 A JP2004015409 A JP 2004015409A JP 2002165833 A JP2002165833 A JP 2002165833A JP 2002165833 A JP2002165833 A JP 2002165833A JP 2004015409 A JP2004015409 A JP 2004015409A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- gain control
- circuit
- control amplifier
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 21
- 101100216045 Candida albicans (strain SC5314 / ATCC MYA-2876) GAM1 gene Proteins 0.000 description 18
- 101100452776 Arabidopsis thaliana IQD21 gene Proteins 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 6
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 5
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 4
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 4
- 101150102866 adc1 gene Proteins 0.000 description 4
- 101150042711 adc2 gene Proteins 0.000 description 3
- XBGNERSKEKDZDS-UHFFFAOYSA-N n-[2-(dimethylamino)ethyl]acridine-4-carboxamide Chemical compound C1=CC=C2N=C3C(C(=O)NCCN(C)C)=CC=CC3=CC2=C1 XBGNERSKEKDZDS-UHFFFAOYSA-N 0.000 description 3
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 2
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 2
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 101150102320 SWC3 gene Proteins 0.000 description 1
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- -1 and GCA3 Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】受信信号を増幅する利得制御アンプ(GCA,241a,241b,243a,243b)としてステップ型アンプを用い、該ステップ型アンプを2組設けて交互に使用するように制御するとともに、ゲインの切り替えが発生した場合には未使用中のステップ型アンプでゲインを切り替えかつオフセットキャンセルを行なった後に受信信号が入力されるアンプを切り替えるようにした。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、利得可変な信号増幅回路さらには無線通信機における受信信号を増幅する高利得増幅回路を内蔵した通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【0002】
【従来の技術】
自動車電話機、携帯電話機等の無線通信装置(移動体通信装置)においては、ノイズや不要周波数の信号を除去しながら微弱な受信信号をベースバンド回路が処理可能な所定のレベルまで増幅するため、ロウパス・フィルタと利得制御アンプが用いられている。
ところで、従来GSM(Global System for Mobile Communication)やDCS(Digital Cellular System)方式の携帯電話機では、一般に利得制御アンプは受信信号のレベルに応じて段階的にゲインを切り替えることが可能なステップ型のアンプが使用されている。これに対し、W−CDMA(Wideband Code Division Multiple Access)方式の携帯電話機では、受信信号を増幅するアンプとしてゲインをリニアに制御することができるリニア型アンプが提案されている。
【0003】
【発明が解決しようとする課題】
ステップ型アンプとリニア型アンプとを比較すると、リニア型アンプは電流でゲインを変化させるため消費電力の変動が大きいのに対し、ステップ型アンプはゲインを切り替えてもあまり消費電流が変化しないため、電池駆動されるシステムにおいては電池の消耗を減らすことができるという利点がある。また、リニア型アンプはステップ型アンプに比べてゲインの制御範囲が狭いとともに、ゲインが高い領域ではアンプが飽和して信号が歪んでしまうという不具合がある。
かかる不具合があるにもかかわらずW−CDMA方式の携帯電話機においてリニア型アンプが用いられているのは、ステップ型アンプでは利得を切り替える度にアンプの入力DCオフセットをキャンセルする必要があるが、W−CDMA方式では連続した受信動作が必要であるためDCオフセットをキャンセルする時間がないのが大きな理由である。一方、GSM方式やDCS方式の携帯電話機では、タイムスロットと呼ばれる時間単位(例えば577μ秒)で送信モードと受信モードの切り替えが行なわれており、送受信の切り替えの際にDCオフセットのキャンセル動作を行なうことができるので、ステップ型アンプを使用することができる。
【0004】
本発明者らはW−CDMA方式とGSM方式のデュアルモードの携帯電話機の開発に当たって受信信号を増幅するアンプを両方式で共用できないか検討したところ、上記のようにアンプの形式が異なるため共用化することが困難であることが分かった。本発明は受信アンプの共用化の検討の過程で生まれたものである。なお、本願発明に類似する技術として、特開平9−64666号で開示されている発明があるが、この先願発明と本願発明とはアンプを切り替える目的および条件が異なっている。
【0005】
本発明の目的は、W−CDMA方式を含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いることができるようにし、これによって受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせ、これを用いた携帯電話機等では電池寿命すなわち1回の充電による受信待機時間および通話時間を長くできるようにすることにある。
本発明の他の目的は、受信信号を増幅する利得制御アンプのゲインの制御範囲を拡大し、CN比を向上させることができる通信用半導体集積回路およびそれを用いた無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、本願の第1の発明は、W−CDMA方式のようなゲインを変化させながら連続受信を行なう無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用い、該ステップ型アンプを2組設けて交互に使用するように制御するとともに、ゲインの切り替えが発生した場合には未使用中のステップ型アンプでゲインを切り替えかつオフセットキャンセルを行なった後に受信信号が入力されるアンプを切り替えるように構成したものである。
【0007】
上記した手段によれば、利得制御アンプとしてステップ型アンプを用いるため、受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせることができるとともに、ステップ型アンプを2組設けてゲインを切り替えかつオフセットをキャンセルしてから受信信号の入力を切り替えるため、受信が連続する場合にもオフセットのキャンセル動作に伴う受信データの欠落を回避することができるようになる。
【0008】
本願の第2の発明は、W−CDMA方式のようなゲインを変化させながら連続受信を行なうモードを含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いるとともに、不要波やノイズを除去するフィルタ回路を各モードの周波数帯に応じて複数個設け、選択モードに応じてフィルタ回路を切り替えかつゲインの切り替えとオフセットのキャンセルをほぼ同時に行なうように構成したものである。ここで、モードとは、GSM方式やDCS方式あるいはW−CDMA方式のような互いに多重化方式や変調方式が異なる通信方式を意味する。GSM方式とDCS方式は多重化方式と変調方式が同一で周波数帯のみ異なるので、本明細書では同一のモードとされる。
【0009】
上記した手段によれば、利得制御アンプとしてステップ型アンプを用いるため、受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせることができるとともに、例えばW−CDMA方式のように受信データの修復機能を有するモードにおいては、受信中にゲインの切り替えとオフセットのキャンセルを行なうことにより受信データに欠落が生じたとしてもそれを修復することができるため、受信動作に支障を来すことがない。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
(実施例1)
図1には、本発明を適用して好適な第1の実施例の携帯電話機の受信系回路の構成例が示されている。特に制限されるものでないが、この実施例はW−CDMA方式のような受信信号を連続して受信する通信システムに適用して好適な実施例である。
図1において、100は信号電波の送受信用アンテナ、110は送信信号と受信信号とを分離するフィルタから成るデュプレクサ(分波器)、120はデュプレクサ110により分離された受信信号を中間周波数を介さずに復調、増幅しベースバンド信号に変換するダイレクトコンバージョン方式の受信系回路、130は受信信号の周波数変換(ダウンコンバート)等に必要とされる4220〜4340MHzのような高周波発振信号φRFを発生する発振回路である。
【0011】
この実施例の受信系回路120は、アンテナ100より受信された信号を増幅する低雑音増幅回路(LNA)121と、発振回路130で生成された発振信号φRFを分周しかつ互いに位相が90°ずれた2つの直交信号を生成する分周位相回路122と、LNA121で増幅された受信信号と上記分周回路122で分周され信号とを合成することで直接音声周波数のベースバンド信号I,Qにダウンコンバートしかつ復調するミキサ(MIX)123a,123bと、利得制御可能なアンプ(GCA)やロウパスフィルタ(LPF)を有し復調信号を所定のレベルまで増幅する2組の高利得増幅部124a,124bと、ミキサ(MIX)123a,123bからの復調信号を高利得増幅部124aまたは124bのいずれかに選択的に入力するためのスイッチSWa1,SWb1からなる切り替え回路125と、該切り替え回路125と連動して制御され選択された側の高利得増幅部の出力を図示しないベースバンド回路に供給するスイッチSWa2,SWb2からなる切り替え回路126と、切り替え回路125および126の切り替え制御を行なう制御回路127とから構成されている。
【0012】
高利得増幅部(HGA−A)124aは、I信号を増幅する利得制御アンプ回路241aと帯域制限をするロウパスフィルタ242aおよびQ信号用の利得制御アンプ回路243aとロウパスフィルタ244aから構成されている。また、高利得増幅部(HGA−B)124bも124aと同様に、I信号用の利得制御アンプ回路241bとロウパスフィルタ242bおよびQ信号用の利得制御アンプ回路243bとロウパスフィルタ244bから構成されている。ロウパスフィルタ244a,242bは、抵抗と容量等で構成され、W−CDMA方式の携帯電話機では2MHz帯の信号を通過させるように帯域が設定される。
【0013】
図1には示されていないが、低雑音増幅回路(LNA)121の前段には、アンテナ100より受信された信号から不要波を除去するSAWフィルタが設けられることもある。特に制限されるものではないが、この実施例では、上記受信系回路120と発振回路130と図示しない送信系回路は、フィルタ容量や水晶振動子などの外付け部品を除き、単結晶シリコンのような1個の半導体基板上に半導体集積回路として形成される。
【0014】
図2には、図1における高利得増幅部124aと124bのより詳しい構成例が示されている。図2に示されているように、高利得増幅部124aと124bは、複数(例えば3個)の利得制御アンプGCA1,GCA2,GCA3とロウパスフィルタLPF1,LPF2,LPF3とが交互に直列形態に接続され、最終段に利得が固定のアンプAMPが接続された構成を有している。
【0015】
また、各利得制御アンプGCA1,GCA2,GCA3のオフセットキャンセル時に入力端子間を短絡するためのスイッチSW1,SW2,SW3と、各利得制御アンプGCA1,GCA2,GCA3に対応してそれらの出力電位差をデジタル信号に変換するAD変換回路ADC1,ADC2,ADC3と、AD変換回路による比較結果に基づき対応する利得制御アンプGCA1,GCA2,GCA3の差動入力に対して、出力のDCオフセットを「0」とするような入力オフセット電圧を与えるDA変換回路DAC1,DAC2,DAC3とが設けられている。AD変換回路ADC1〜ADC3とDA変換回路DAC1〜DAC3を制御してオフセットキャンセル動作(キャリブレーション)をさせるための制御回路は、専用の制御回路としても受けても良いが、この実施例では受信系回路120全体を制御する制御回路127が兼用するように構成されている。
【0016】
キャリブレーションは、ベースバンド回路からの指令(コマンド)に基づいて制御回路127によって、先ず、初段目の利得制御アンプGCA1のDCオフセットキャリブレーションを行い、初段目が完了したら次に2段目、2段目が完了したら次に3段目と、1段ずつ順番にキャリブレーションを行なう。
【0017】
また、特に制限されないが、各段のDCオフセットキャリブレーションは、AD変換回路ADC1,ADC2,ADC3による各アンプGCA1,GCA2,GCA3の差動出力の比較と、DA変換回路DAC1,DAC2,DAC3によるアンプGCA1,GCA2,GCA3への電圧印加とを逐次繰り返して行なう逐次比較方式を採用している。DA変換回路DAC1,DAC2,DAC3は、例えば電流値がi,2i,4i,8i……のような関係にあるn種類(nは正の整数で、例えば6のような値とされる)の重み電流をnビットの入力信号に応じて合成し電圧に変換することで、2n段階の電圧値の中から1つを選択して出力することが可能となっている。
【0018】
そして、制御回路127からのタイミング信号によりAD変換回路ADC1,ADC2,ADC3におけるアンプ出力と基準電圧との比較と、そのAD変換結果に応じたDA変換回路DAC1,DAC2,DAC3による差動アンプ入力への電圧印加とを、例えば6回繰り返し行なうことで、各段の利得制御アンプGCA1,GCA2,GCA3のキャリブレーションがそれぞれ実行される。そして、キャリブレーションが完了したら、上記DA変換回路DAC1,DAC2,DAC3に設けられたレジスタREGに各アンプのDCオフセットを「0」にさせるのに必要な最終DA入力値を記憶させ、次のキャリブレーション時までその状態を保持するように制御される。
【0019】
なお、上記のようなAD変換回路およびDA変換回路による利得制御アンプのキャリブレーション方式については本出願人により既に幾つかの出願がなされているとともに、キャリブレーション方式そのものは本発明とは直接関係しないので、詳しい回路の例示と説明は省略する。
【0020】
図3および図4には、利得制御アンプGCA1,GCA2,GCA3として用いられるステップ型アンプの具体的な回路例が示されている。このうち、図3の利得制御アンプは、一対の差動バイポーラトランジスタQ1,Q2のエミッタ端子間に互いに抵抗値が異なる複数の抵抗Re1,Re2,……Renが並列に設けられ、これらの抵抗がスイッチSW11,SW12;SW21,SW22……SWn1,SWn2により接続/離反可能に構成されている。抵抗Re1,Re2,……Renは互いに同一の抵抗値でも良いが、例えば2のn倍のような重みを持つように形成することにより、オンさせるスイッチの組合わせに応じてゲインを異ならせることができる。
【0021】
図3の利得制御アンプは、差動バイポーラトランジスタQ1,Q2のエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。Rc1,Rc2はコレクタ抵抗、CI1,CI2は定電流源である。スイッチSW11,SW12;SW21,SW22……SWn1,SWn2は、ベースバンド回路からの指令に基づいて制御回路127によって、オン、オフ制御される。
【0022】
図4の利得制御アンプは、互いに対をなす複数組の差動バイポーラトランジスタQ11,Q12;Q21,Q22……Qn1,Qn2と、各対のトランジスタのエミッタ端子間にそれぞれ接続された互いに抵抗値が異なる抵抗Re1,Re2,……Renが接続され、トランジスタQ11,Q12;Q21,Q22……Qn1,Qn2のエミッタはスイッチSW11,SW12;SW21,SW22……SWn1,SWn2を介して共通の定電流源CI1CI2に接続/離反可能に構成されている。
【0023】
図4の利得制御アンプは、オン状態されるスイッチすなわち定電流源CI1CI2に接続されるバイポーラトランジスタのエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続されるトランジスタのエミッタ端子間に接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。Rc1,Rc2は共通のコレクタ抵抗、CI1,CI2は定電流源である。スイッチSW11,SW12;SW21,SW22……SWn1,SWn2は、ベースバンド回路からの指令に基づいて制御回路127によって、オン、オフ制御される。
【0024】
特に制限されるものでないが、ベースバンド回路と上記受信系回路120の制御回路127との間は、例えば3本の信号線からなるシリアルバスで接続されており、ベースバンド回路から制御回路127に対して、コマンドコードDATAと該コマンドのラッチタイミングを与えるクロックCLKとデータが有効であることを示すイネーブル信号ENが供給され、制御回路127はイネーブル信号ENが有効レベル間にそのとき供給されているコマンドコードDATAをクロックCLKに同期して取り込み、取り込んだ指令に基づき受信系回路120の動作制御を行なう。
【0025】
図5には、利得制御アンプGCA1,GCA2,GCA3として用いられるステップ型アンプと、キャリブレーション用のDACの具体的な回路例が示されている。
なお、図5において、トランジスタQn1,Qn2は図4の利得制御アンプGCAのトランジスタQ11,Q12;Q21,Q22……Qn1,Qn2を、またエミッタ抵抗Reは図4のエミッタ抵抗Re1,Re2,……Renをそれぞれ簡略して示したものであり、符号DACbが付されている部分はDACaの部分と同一構成の回路であるので省略してある。図5のDACaの回路とDACbの回路により1つのDA変換回路として機能する。この実施例では、入力IN1,IN2を短絡した状態で出力OUT1,OUT2の電位差が0となるように、DACaとDACbの回路を構成するトランジスタQ31,Q32,Q33……に流れる電流が調整され、そのときの値がレジスタREGに保持される。 次に、本実施例のW−CDMA方式の受信系回路における利得の切り替えとオフセットキャンセル動作のタイミングについて、図6を用いて説明する。
【0026】
図6には、受信信号のレベルに応じて高利得増幅部124a,124bにおけるゲインGが、G1−G2−G3のように、3段階に変化する場合のタイミング制御の一例が示されている。
高利得増幅部124aがゲインG1で受信信号を増幅している(高利得増幅部124bは休止中)ときに、ベースバンド回路からゲインをG2に切り替える指令CMD1が受信系回路120に対して供給されると、制御回路127から高利得増幅部124bに対して利得制御アンプGCA1,GCA2,GCA3のトータルのゲインをG2にさせるような制御信号(エミッタ抵抗の切り替え信号)が与えられ、スイッチSW11,SW12;SW21,SW22……SWn1,SWn2の状態が切り替えられてゲインが変更される(図6のタイミングt1)。
【0027】
続いて、ベースバンド回路からDCオフセットのキャンセルを行なう指令CMD2が供給されると、制御回路127から高利得増幅部124bに対して利得制御アンプGCA1,GCA2,GCA3のキャリブレーションを実行させるような制御信号(AD変換回路等の制御信号)が与えられ、オフセットのキャンセルが行なわれる(図6のタイミングt2)。
その後、ベースバンド回路からアンプを切り替える指令CMD3が供給されると、制御回路127から切り替え回路125,126に対してアンプを切り替えるような制御信号(スイッチSWa1,SWb1,SWa2,SWb2の切り替え信号)が与えられ、ミキサ123a,123bで復調された受信信号が高利得増幅部124aの代わりに124bに供給されるようになる(図6のタイミングt3)。
【0028】
それから、ベースバンド回路からゲインをG2からG3に切り替える指令CMD4が受信系回路120に対して供給されると、制御回路127から今度は高利得増幅部124aに対して利得制御アンプGCA1,GCA2,GCA3のトータルのゲインをG3にさせるような制御信号(エミッタ抵抗の切り替え信号)が与えられ、スイッチSW11,SW12;SW21,SW22……SWn1,SWn2の状態が切り替えられてゲインが変更される(図6のタイミングt4)。
【0029】
続いて、ベースバンド回路からDCオフセットのキャンセルを行なう指令CMD5が供給されると、制御回路127から高利得増幅部124aに対して利得制御アンプGCA1,GCA2,GCA3のキャリブレーションを実行させるような制御信号(AD変換回路等の制御信号)が与えられ、オフセットのキャンセルが行なわれる(図6のタイミングt5)。
その後、ベースバンド回路からアンプを切り替える指令CMD6が供給されると、制御回路127から切り替え回路125,126に対してアンプを切り替えるような制御信号(スイッチSWa1,SWb1,SWa2,SWb2の切り替え信号)が与えられ、ミキサ123a,123bで復調された受信信号が高利得増幅部124bの代わりに124aに供給されるようになる(図6のタイミングt6)。
【0030】
以上、ゲイン切り替え時にベースバンド回路から受信系回路120に対して3回に分けて指令が供給される場合を説明したが、受信系回路120の制御回路127にタイマ回路を持たせておいて、図7のように、ベースバンド回路から受信系回路120に対してゲイン切り替え指令CMD11が供給されると、受信系回路120の側において自動的にゲインの切り替えとキャリブレーション(タイミングt11)を行ない、その後ベースバンド回路から受信系回路120に対してアンプ切り替え指令CMD12が供給されると、切り替え回路125,126の切り替えによるアンプの切り替え(タイミングt12)が行われるように構成することができる。
【0031】
さらに、ゲイン切り替え時にベースバンド回路から受信系回路120に対して供給される第1の指令で利得制御アンプGCA1,GCA2,GCA3のゲインの切り替えを行ない、第2の指令でキャリブレーションと切り替え回路125,126の切り替えによるアンプの切り替えが連続して行なわれるように構成したり、ゲイン切り替え時にベースバンド回路から受信系回路120に対して供給される1つの指令で、利得制御アンプGCA1,GCA2,GCA3のゲインの切り替えと、キャリブレーションと、切り替え回路125,126によるアンプの切り替えが連続して行なわれるように構成することも可能である。
【0032】
(実施例2)
図8は、本発明を適用して好適な第2の実施例の携帯電話機の受信系回路の構成例が示されている。特に制限されるものでないが、この実施例はW−CDMA方式とGSMおよびDCS方式の通信が可能なデュアルモードの通信システムに適用して好適な実施例である。図8において、図1と同一の回路ブロックには同一の符号を付して重複した説明は省略する。
【0033】
この実施例においては、デュアルモードの通信を可能にするため、W−CDMA方式の送受信信号の分離用デュプレクサ(分波器)110の他に、GSMおよびDCS方式用の送受信切り替えスイッチ140が設けられている。GSMおよびDCS方式の信号用に送受信切り替えスイッチ140を使用しているのは、GSMおよびDCS方式では送信と受信が時分割で時間差をおいて実行されるとともに、スイッチの方が安価であるためである。W−CDMA方式の信号分離用にデュプレクサ(分波器)を使用しているのは、W−CDMA方式では送受信を周波数が異なる信号で同時に行なうためである。
【0034】
発振回路130は、W−CDMA方式の送受信の際には4220〜4340MHzのような周波数の発振信号φRFを、またGSM方式の送受信の際には3700〜3840MHzのような周波数の発振信号φRFを、さらにDCS方式の送受信の際には3610〜3760MHzのような周波数の発振信号φRFをそれぞれ発生するように制御される。
受信系回路120には、W−CDMA方式の受信信号用の低雑音増幅回路(LNA)121およびミキサ123a,123bの他に、GSMおよびDCSの受信信号用の低雑音増幅回路(LNA)128と、ミキサ129a,129bが設けられている。切り替え回路125には、アンプ切り替え用スイッチSWa1,SWb1の他、W−CDMAの受信信号とGSMまたはDCSの受信信号とを切り替える信号切り替え用スイッチSWc1,SWc2が設けられている。さらに、高利得増幅部124bには、W−CDMAの受信信号用のロウパスフィルタ242b,244bのほかに、GSMおよびDCSの受信信号用のロウパスフィルタ242c,244cと、フィルタ切り替え用のスイッチSWc3,SWc4,SWc5,SWc6が設けられている。それ以外の構成は、図1の第1実施例とほぼ同様である。
【0035】
図8に示されている各スイッチの状態は、GSMおよびDCSの受信信号を増幅する場合における状態である。LNA128で増幅されミキサ129a,129bでダウンコンバートされたGSMまたはDCSの受信信号I,Qは、スイッチSWc1,SWc2およびSWa1,SWb1を介して利得制御アンプ241b,243bに供給されて増幅され、スイッチSWc3,SWc5によりロウパスフィルタ242c,244cを通過してスイッチSWc4,SWc6から切り替え回路126を経てベースバンド回路へ供給される。GSMおよびDCSの受信動作中、すべてのスイッチは状態が固定され、切り替えは行なわれない。
【0036】
スイッチSWc1,SWc2とSWc3,SWc4,SWc5,SWc6は連動して制御されるように構成されており、W−CDMAの受信信号を増幅する場合(以下、W−CDMAモードと称する)には、図8の状態とは逆の側に切り替えられる。また、スイッチSWa1,SWb1とSWa2,SWb2は、互いに連動しており、図1の実施例と同様に制御される。すなわち、W−CDMAモードで利得制御アンプのゲインが変化されるときにスイッチSWa1,SWb1とSWa2,SWb2が切り替えられて、ミキサ123a,123bからの信号を利得制御アンプ241a,243aまたは241b,243bへ交互に供給するように制御される。
【0037】
図8には、ロウパスフィルタ242b,242cと244b,244cとしてそれぞれ互いに特性の異なるものを用意しておいてスイッチSWC3,SWc4,SWc5,SWc6で切り替えるようにした実施例が示されているが、図9のように、一部の素子(容量)を共通に使用して特性を変化させることでW−CDMAの受信信号またはGSM,DCSの受信信号を処理できるようにしてもよい。
【0038】
図9のうち、(A)は1次のフィルタの例であり、抵抗R1と容量C1とからなるフィルタの容量C1と並列に、直列のオン/オフ・スイッチS1および容量C2が接続されている。また、図9(B)は、バイポーラ・トランジスタQ0とそのエミッタに接続された定電流源CI0を有する2次のフィルタの例である。入力端子とトランジスタQ0のベースとの間には抵抗R1とR2が直列に接続され、Q0のベースと接地点との間に容量C1が、またこの容量C1と並列に、直列のオン/オフ・スイッチS1および容量C2が接続され、抵抗R1,R2の接続ノードと出力端子(Q0のエミッタ)との間に容量C3が、そしてこの容量C3と並列に、オン/オフ・スイッチS2−容量C4−スイッチS3が接続されている。いずれのフィルタにおいても、スイッチS1またはS1〜S3がオンまたはオフされることにより、フィルタのカットオフ周波数が変更されるように構成されている。
【0039】
図10には、第2実施例の受信系回路において、受信信号の強度が変化した場合における利得可変アンプの動作タイミングが示されている。図10において、(A)は受信信号の強度変化、(B)および(C)はGSMまたはDCSモードでの受信動作タイミング、(D)〜(F)はW‐CDMAモードでの受信動作タイミングを示す。また、図10において、ハッチングが付されている部位は、ゲインの切り替え動作およびDCオフセットのキャンセル(キャリブレーション)動作が行なわれる期間を意味している。図10(B),(C)のように、GSMまたはDCSモードでは、受信動作は間欠的に行なわれるため、各受信動作の直前にキャリブレーションを何ら支障なく行なうことができる。なお、図10(B),(C)において、“Rx”は受信動作、“Mon”は受信信号の強度を検出するためのモニタ動作を意味している。
【0040】
一方、図10(D)から分かるように、W‐CDMAモードでは連続した受信が行なわれるため、図10(E),(F)のように、受信信号の強度が一定である期間T1,T3においては一方の高利得増幅部(HGA−AまたはHGA−B)が一定のゲインGainA,GainCで動作し、受信信号の強度が変化している期間T2においてはA側とB側の高利得増幅部(HGA−AとHGA−B)が交互に動作される。そして、アンプの切り替え直前にそれぞれゲインの切り替えとキャリブレーションが行なわれる。
図11には、第2実施例の受信系回路におけるGSMまたはDCSモードでの1フレーム期間中の受信動作のタイミングの例が示されている。なお、図11において、“Tx”は送信動作を意味している。
【0041】
図11(B)のように、ベースバンド回路からゲインを切り替える指令CMD1が受信系回路120に対して供給されると、制御回路127から高利得増幅部(HGA−B)124bに対して利得制御アンプGCA1,GCA2,GCA3のトータルのゲインをG2にさせるような制御信号(図3のエミッタ抵抗の切り替え信号)が与えられ、スイッチSW11,SW12;SW21,SW22……SWn1,SWn2の状態が切り替えられてゲインが変更される(タイミングt1)。
【0042】
続いて、ベースバンド回路からDCオフセットのキャンセルを行なう指令CMD2が供給されると、制御回路127から高利得増幅部(HGA−B)124bに対して利得制御アンプGCA1,GCA2,GCA3のキャリブレーションを実行させるような制御信号(AD変換回路等の制御信号)が与えられ、オフセットのキャンセルが行なわれる(タイミングt2)。その後、高利得増幅部(HGA−B)124bによる受信信号の増幅が開始される(タイミングt3)。
【0043】
GSMまたはDCSモードでの制御タイミングは、上記のようなものに限定されるものでなく、図11(D)のように、ベースバンド回路から受信系回路120に対してゲイン切り替え指令CMD11が供給されると、受信系回路120の側において図11(E)のように自動的にゲインの切り替えとキャリブレーション(タイミングt11)を行ない、その後高利得増幅部(HGA−B)124bによる受信信号の増幅が開始される(タイミングt12)ように構成することができる。
【0044】
図12には、上記実施例を適用した携帯電話機全体のシステム構成例を示す。図12に示されているように、受信系回路120は送信系回路150と共に1つの半導体基板上に半導体集積回路(以下、RF−ICと称する)200として構成されている。RF−IC200の受信系回路120で復調されたI,Q信号はベースバンド回路300に供給される。
ベースバンド回路300はキー入力信号などに基づいて送受信のモードを判定するモード選択回路400からのモード切り替え信号MODEにより第2実施例の切り替え回路125内のスイッチSWc1,SWc2等を切り替えるコマンドコードをRF−IC200へ供給したり、送信データをI,Q信号に変換してRF−IC200へ渡したりする。ベースバンド回路300からRF−IC200への指令は、コマンドコードの送信に限定されるものでなく、前記実施例の制御回路127から各スイッチへ供給される制御信号のような信号を直接ベースバンド回路300から与えるようにすることも可能である。モード選択回路400は、キー入力信号ではなく、送信したいデータ量に応じてモードを決定する回路であっても良い。この場合、モード選択回路400はベースバンド回路300内に設けられても良い。
【0045】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記いずれの実施例においても、W−CDMA方式においては、オフセットキャンセルに要する時間を稼ぐために2つの高利得増幅回路124aと124bを設けておいて、ゲインの変更がある度に交互に切り替えて使用すると説明したが、高利得増幅回路を1つだけ設けるようにしても良い。これは、W−CDMA方式の携帯電話機では受信データの修復機能を有するように構成されるので、高利得増幅回路を1つだけとしても、受信途中の適当なタイミングでゲインの切り替えとオフセットのキャンセルを行なうことにより受信データに欠落が生じてもそれを修復することができるため、受信動作に支障を来すことがないからである。
【0046】
また、前記実施例では、受信信号を増幅する高利得増幅部にそれぞれオフセットキャンセル回路が設けられているが、複数の高利得増幅部に対して共通のオフセットキャンセル回路を設けてオフセットキャンセルを順番に行なわせるように構成することも可能である。さらに、実施例では、受信系回路と送信系回路を1つの半導体チップ上に形成したものを示したが、別個の半導体チップ上に構成されていても良い。利得可変アンプの構成も図3や図4に示すような回路に限定されず、他の回路形式のものやMOSFETで構成されたものであっても良い。
【0047】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるW−CDMA方式とGMSまたはDCS方式の2つの方式による通信が可能なデュアルモードの携帯電話機およびそれに使用される通信用半導体集積回路としてのRF−ICに適用した場合を説明したが、本発明はそれに限定されるものでなく、GMSK変調の位相シフトにさらに振幅シフトを加えたようなQPSK変調を行なうEDGE(Enhanced Data Rates for GMS Evolution)と呼ばれる方式の通信も可能に構成されたトリプルモードや、さらに他の通信方式を加えたクォッドモードの携帯電話機にも利用することができる。
【0048】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、W−CDMA方式を含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いることができるようになり、これによってこれを用いた携帯電話機では受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせ、電池寿命すなわち1回の充電による受信待機時間および通話時間を長くすることができるようになる。
【0049】
また、本願発明に従うと、受信信号を増幅する利得制御アンプのゲインの制御範囲を拡大し、CN比を向上させることができる通信用半導体集積回路およびそれを用いた無線通信システムを実現することができる。
【図面の簡単な説明】
【図1】本発明を適用して好適な第1の実施例の携帯電話機の受信系回路の構成例を示すブロック図である。
【図2】図1の受信系回路の高利得増幅部の構成例を示すブロック図である。
【図3】図1の受信系回路の利得制御アンプとして用いられるステップ型アンプの具体的な回路例を示す回路図である。
【図4】図1の受信系回路の利得制御アンプとして用いられるステップ型アンプの他の回路例を示す回路図である。
【図5】図1の受信系回路の利得制御アンプとキャリブレーション用のDAC回路の回路例を示す回路図である。
【図6】受信信号のレベルに応じて高利得増幅部においてゲインを変化させる場合の制御タイミングの一例を示すタイミングチャートである。
【図7】受信信号のレベルに応じて高利得増幅部においてゲインを変化させる場合の制御タイミングの他の例を示すタイミングチャートである。
【図8】本発明を適用して好適な第2の実施例の携帯電話機の受信系回路の構成例を示すブロック図である。
【図9】実施例の受信系回路を構成するロウパスフィルタの構成例を示す回路図である。
【図10】第2の実施例の受信系回路における制御タイミングを示すタイミングチャートである。
【図11】第2の実施例の受信系回路におけるGSMまたはDCSの受信信号の増幅時の制御タイミングを示すタイミングチャートである。
【図12】本発明を適用して好適な携帯電話機の構成例を示すブロック図である。
【符号の説明】
100 アンテナ
110 デュプレクサ
120 受信系回路
121,128 低雑音増幅回路
122 分周位相回路
123a,123b,129a,129b ミキサ
124a,124b 高利得増幅部
125,126 切り替え回路
127 制御回路
130 発振回路
140 送受信切り替えスイッチ
150 送信系回路
200 通信用半導体集積回路(RF−IC)
241a,241b,243a,243b 利得制御アンプ回路
242a,242b,242c,244a,244b,244c ロウパスフィルタ(LPF)
300 ベースバンド回路
400 モード選択回路
Claims (12)
- 受信信号を増幅する利得制御アンプと、該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路とを備え、
非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の前記利得制御アンプで増幅可能に構成されていることを特徴とする通信用半導体集積回路。 - 前記利得制御アンプは、その利得が段階的に変更可能に構成されていることを特徴とする請求項1に記載の通信用半導体集積回路。
- 前記利得制御アンプは、非連続方式で送信されてくる信号を増幅する際には所定の周期で前記オフセットキャンセル回路によるオフセットのキャンセルが行なわれ、連続方式で送信されてくる信号を増幅する際には利得が変更されるのに応じて前記オフセットキャンセル回路によるオフセットのキャンセルが行なわれることを特徴とする請求項2に記載の通信用半導体集積回路。
- 前記利得制御アンプは、互いにカットオフ周波数が異なる2以上のフィルタとこれらのフィルタのいずれかを受信信号が通過するように切り替えを行なう切り替え手段とを備え、前記非連続方式で送信されてくる信号を増幅するときと前記連続方式で送信されてくる信号を増幅するときとで前記フィルタが切り替えられるように構成されていることを特徴とする請求項1〜3のいずれかに記載の通信用半導体集積回路。
- 受信信号を増幅する2系統以上の利得制御アンプと、該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路とを備え、
連続方式で送信されてくる信号をいずれか1系統の利得制御アンプで増幅しているときに利得変更が発生した場合には、他の利得制御アンプの利得の変更と前記オフセットキャンセル回路による当該他の利得制御アンプのオフセットのキャンセルが終了してから受信信号が供給される利得制御アンプが切り替えられて増幅動作を開始するように構成されていることを特徴とする通信用半導体集積回路。 - 前記利得制御アンプは、その利得が段階的に変更可能に構成されていることを特徴とする請求項5に記載の通信用半導体集積回路。
- 前記2系統以上の利得制御アンプのうちいずれか1系統の利得制御アンプは、非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の回路で増幅可能に構成されていることを特徴とする請求項6に記載の通信用半導体集積回路。
- 前記利得制御アンプは、互いにカットオフ周波数が異なる2以上のフィルタとこれらのフィルタのいずれかを受信信号が通過するように切り替えを行なう切り替え手段とを備え、前記非連続方式で送信されてくる信号を増幅するときと前記連続方式で送信されてくる信号を増幅するときとで前記フィルタが切り替えられるように構成されていることを特徴とする請求項7に記載の通信用半導体集積回路。
- 受信信号を増幅する利得制御アンプおよび該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路を備え、非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の前記利得制御アンプで増幅可能に構成された通信用半導体集積回路と、
該通信用半導体集積回路によって増幅すべき受信信号を選択する指令を与えるベースバンド回路と、を含み、
非連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を所定の周期で、また連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を受信信号の強度の変化に応じたタイミングで、前記ベースバンド回路から前記通信用半導体集積回路へ与えるように構成されてなることを特徴とする無線通信システム。 - 受信信号を増幅する2系統以上の利得制御アンプ及び該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路を備え、連続方式で送信されてくる信号をいずれか1系統の利得制御アンプで増幅しているときに利得変更が発生した場合には、他の利得制御アンプの利得の変更と前記オフセットキャンセル回路による当該他の利得制御アンプのオフセットのキャンセルが終了してから受信信号が供給される利得制御アンプが切り替えられて増幅動作を開始するように構成された通信用半導体集積回路と、
該通信用半導体集積回路によって増幅すべき受信信号を選択する指令を与えるベースバンド回路と、を含み、
非連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を所定の周期で、また連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を受信信号の強度の変化に応じたタイミングで、前記ベースバンド回路から前記通信用半導体集積回路へ与えるように構成されてなることを特徴とする無線通信システム。 - 前記オフセットキャンセル回路による前記利得制御アンプのオフセットのキャンセルを実行させる指令は、前記利得制御アンプの利得を指定する指令が付与された後に、前記ベースバンド回路から前記通信用半導体集積回路へ与えられるように構成されていることを特徴とする請求項9または10に記載の無線通信システム。
- 前記オフセットキャンセル回路による前記利得制御アンプのオフセットのキャンセルを実行させる制御信号が、前記ベースバンド回路から前記通信用半導体集積回路へ与えられた前記利得制御アンプの利得を指定する指令に基づいて前記通信用半導体集積回路内部で生成されるように構成されてなることを特徴とする請求項9または10に記載の無線通信システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165833A JP2004015409A (ja) | 2002-06-06 | 2002-06-06 | 通信用半導体集積回路および無線通信システム |
US10/422,953 US7233206B2 (en) | 2002-06-06 | 2003-04-25 | Semiconductor integrated circuit device and wireless communication system |
US11/638,417 US20070093225A1 (en) | 2002-06-06 | 2006-12-14 | Semiconductor integrated circuit device and wireless communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165833A JP2004015409A (ja) | 2002-06-06 | 2002-06-06 | 通信用半導体集積回路および無線通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004015409A true JP2004015409A (ja) | 2004-01-15 |
Family
ID=29706700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002165833A Pending JP2004015409A (ja) | 2002-06-06 | 2002-06-06 | 通信用半導体集積回路および無線通信システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US7233206B2 (ja) |
JP (1) | JP2004015409A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006033664A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 可変インピーダンス素子を用いた増幅器及び無線通信装置 |
WO2006046399A1 (ja) * | 2004-10-27 | 2006-05-04 | Advantest Corporation | 振幅可変ドライバ回路、及び試験装置 |
JP2008199543A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 信号処理装置およびその補正方法 |
JP2009077420A (ja) * | 2005-01-14 | 2009-04-09 | Nec Corp | 通信装置、マルチバンド受信装置及び受信装置 |
JP2009171251A (ja) * | 2008-01-16 | 2009-07-30 | Sharp Corp | 可変利得増幅器 |
JP2009246478A (ja) * | 2008-03-28 | 2009-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 無線通信用集積回路、及び無線通信モジュール |
JP2010519865A (ja) * | 2007-02-27 | 2010-06-03 | アルカテル−ルーセント | 無線周波数信号を受信するための集積回路及び方法 |
JP2010519857A (ja) * | 2007-02-23 | 2010-06-03 | クゥアルコム・インコーポレイテッド | 集積フィルタを備えた増幅器 |
JP2011142373A (ja) * | 2010-01-05 | 2011-07-21 | Renesas Electronics Corp | 半導体集積回路およびそれを搭載した無線通信端末 |
JP2012527191A (ja) * | 2009-05-13 | 2012-11-01 | クゥアルコム・インコーポレイテッド | 切り替え可能な入力ペア演算増幅器 |
JP2013247421A (ja) * | 2012-05-24 | 2013-12-09 | Hitachi Ltd | 半導体装置および通信装置 |
US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI260896B (en) * | 2003-04-04 | 2006-08-21 | Mediatek Inc | Wireless communication system with the device that detect transmission mode of communication signal |
GB2404506B (en) * | 2003-07-31 | 2006-02-22 | Renesas Tech Corp | Method of ramping up output level of power amplifier of radio communication system,communication semiconductor integrated circuit,& radio communication system |
US7421260B2 (en) * | 2004-10-29 | 2008-09-02 | Broadcom Corporation | Method and system for a second order input intercept point (IIP2) correction |
JP4647361B2 (ja) * | 2005-03-29 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
GB2424806A (en) * | 2005-03-31 | 2006-10-04 | Renesas Tech Corp | Calibration of string of filters and amplifiers in QAM receiver whose delay is tested against target to decide adjustment of filter capacitance |
US8700093B2 (en) * | 2005-09-26 | 2014-04-15 | 8631654 Canada Inc. | Wireless communication base station with current limiting capability |
US7640001B2 (en) * | 2005-12-20 | 2009-12-29 | Microtune (Texas), L.P. | System and method for providing distributed gain |
US20090088124A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio Frequency Receiver Architecture |
US20090088110A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio frequency receiver architecture |
US7973602B2 (en) * | 2009-05-06 | 2011-07-05 | Mindspeed Technologies, Inc. | Variable gain amplifier |
FR2955997B1 (fr) * | 2010-02-02 | 2012-01-20 | Pierre Thierry Dominique Gandolfo | Microsysteme modulaire, reconfigurable et cognitif pour la surveillance et le controle d'objets communicants a distance |
JP5286333B2 (ja) * | 2010-08-06 | 2013-09-11 | 株式会社東芝 | 無線装置 |
US10063397B1 (en) | 2010-12-22 | 2018-08-28 | Integrated Device Technology, Inc. | Method and apparatus for novel adaptive equalization technique for serializer/deserializer links |
US10097908B2 (en) | 2014-12-31 | 2018-10-09 | Macom Technology Solutions Holdings, Inc. | DC-coupled laser driver with AC-coupled termination element |
US10044328B2 (en) | 2015-07-20 | 2018-08-07 | Macom Technology Solutions Holdings, Inc. | Transimpedance amplifier with bandwidth extender |
KR102520810B1 (ko) * | 2016-03-08 | 2023-04-12 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
CN107171669B (zh) * | 2016-03-08 | 2022-06-28 | 三星电子株式会社 | 半导体器件和半导体器件的操作方法 |
EP3507924A4 (en) | 2016-08-30 | 2020-04-08 | MACOM Technology Solutions Holdings, Inc. | DRIVER WITH DISTRIBUTED ARCHITECTURE |
US10630052B2 (en) | 2017-10-04 | 2020-04-21 | Macom Technology Solutions Holdings, Inc. | Efficiency improved driver for laser diode in optical communication |
US11005573B2 (en) | 2018-11-20 | 2021-05-11 | Macom Technology Solutions Holdings, Inc. | Optic signal receiver with dynamic control |
US12013423B2 (en) | 2020-09-30 | 2024-06-18 | Macom Technology Solutions Holdings, Inc. | TIA bandwidth testing system and method |
US11658630B2 (en) | 2020-12-04 | 2023-05-23 | Macom Technology Solutions Holdings, Inc. | Single servo loop controlling an automatic gain control and current sourcing mechanism |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737937A (en) * | 1980-08-15 | 1982-03-02 | Hitachi Ltd | Automatic hybrid circuit |
JP3425277B2 (ja) | 1995-08-25 | 2003-07-14 | 株式会社東芝 | 無線受信機 |
US6480700B1 (en) * | 2000-03-03 | 2002-11-12 | Nokia Corporation | Apparatus, and associated method, for operating a communication device at reduced level of current consumption |
US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
FR2833429B1 (fr) * | 2001-12-06 | 2004-07-02 | St Microelectronics Sa | Procede de controle du gain d'un syntonisateur de frequences, et syntonisateur correspondant, en particulier pour la reception de signaux de television numerique terrestre |
US6646509B2 (en) * | 2002-01-23 | 2003-11-11 | Broadcom Corporation | Layout technique for matched resistors on an integrated circuit substrate |
US6618365B1 (en) * | 2002-04-29 | 2003-09-09 | Motorola, Inc. | Method and apparatus to reduce uplink compressed mode monitoring in a communication device |
JP4417174B2 (ja) * | 2004-05-19 | 2010-02-17 | 株式会社日立国際電気 | プリディストータ |
-
2002
- 2002-06-06 JP JP2002165833A patent/JP2004015409A/ja active Pending
-
2003
- 2003-04-25 US US10/422,953 patent/US7233206B2/en not_active Expired - Fee Related
-
2006
- 2006-12-14 US US11/638,417 patent/US20070093225A1/en not_active Abandoned
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006033664A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 可変インピーダンス素子を用いた増幅器及び無線通信装置 |
WO2006046399A1 (ja) * | 2004-10-27 | 2006-05-04 | Advantest Corporation | 振幅可変ドライバ回路、及び試験装置 |
US7180310B2 (en) | 2004-10-27 | 2007-02-20 | Advantest Corporation | Amplitude varying driver circuit and test apparatus |
JP2009077420A (ja) * | 2005-01-14 | 2009-04-09 | Nec Corp | 通信装置、マルチバンド受信装置及び受信装置 |
JP4650558B2 (ja) * | 2005-01-14 | 2011-03-16 | 日本電気株式会社 | 通信装置、マルチバンド受信装置及び受信装置 |
JP2008199543A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 信号処理装置およびその補正方法 |
US8285769B2 (en) | 2007-02-15 | 2012-10-09 | Fujitsu Limited | Signal processing apparatus and the correcting method |
JP2010519857A (ja) * | 2007-02-23 | 2010-06-03 | クゥアルコム・インコーポレイテッド | 集積フィルタを備えた増幅器 |
US8237509B2 (en) | 2007-02-23 | 2012-08-07 | Qualcomm, Incorporated | Amplifier with integrated filter |
US8665028B2 (en) | 2007-02-23 | 2014-03-04 | QUALOCOMM Incorporated | Amplifier with integrated filter |
JP2010519865A (ja) * | 2007-02-27 | 2010-06-03 | アルカテル−ルーセント | 無線周波数信号を受信するための集積回路及び方法 |
JP2009171251A (ja) * | 2008-01-16 | 2009-07-30 | Sharp Corp | 可変利得増幅器 |
JP2009246478A (ja) * | 2008-03-28 | 2009-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 無線通信用集積回路、及び無線通信モジュール |
JP4755666B2 (ja) * | 2008-03-28 | 2011-08-24 | 日本電信電話株式会社 | 無線通信モジュール |
JP2012527191A (ja) * | 2009-05-13 | 2012-11-01 | クゥアルコム・インコーポレイテッド | 切り替え可能な入力ペア演算増幅器 |
JP2011142373A (ja) * | 2010-01-05 | 2011-07-21 | Renesas Electronics Corp | 半導体集積回路およびそれを搭載した無線通信端末 |
JP2013247421A (ja) * | 2012-05-24 | 2013-12-09 | Hitachi Ltd | 半導体装置および通信装置 |
US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
Also Published As
Publication number | Publication date |
---|---|
US20030228852A1 (en) | 2003-12-11 |
US7233206B2 (en) | 2007-06-19 |
US20070093225A1 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004015409A (ja) | 通信用半導体集積回路および無線通信システム | |
JP4319502B2 (ja) | 通信用半導体集積回路および無線通信システム | |
JP3979485B2 (ja) | 信号処理用半導体集積回路および無線通信システム | |
US7085587B2 (en) | Signal processing semiconductor integrated circuit device and wireless communication system | |
US7564302B2 (en) | Method and system for gain control and power saving in broadband feedback low-noise amplifiers | |
US7376400B2 (en) | System and method for digital radio receiver | |
JP4647461B2 (ja) | 通信用半導体集積回路 | |
KR100976904B1 (ko) | 증폭기 체인을 위한 순차적 직류 오프셋 보정 방법 | |
JP2004519918A (ja) | 無線受信機用dcオフセット補正方式 | |
WO2007061000A1 (ja) | サンプリングミキサおよび受信機 | |
JPH11122107A (ja) | 入力利得が選択可能なa/dコンバータ回路 | |
JP2004201187A (ja) | ダイレクトコンバージョン受信機 | |
JP4757214B2 (ja) | フィルタ回路 | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US20050107056A1 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
JPH1013482A (ja) | Dcオフセット除去機能を備えた受信機及びこれを用いた無線通信システム | |
Ghamari et al. | A wide tuning range 4 th-order Gm-C elliptic filter for wideband multi-standards GNSS receivers | |
JP3944662B2 (ja) | 利得制御アンプ | |
JP5365474B2 (ja) | プログラマブル可変利得増幅器及び無線通信装置 | |
JP2005210603A (ja) | 受信回路 | |
JP4419676B2 (ja) | 無線受信装置 | |
JP2007096958A (ja) | Agc回路およびそれを備えた高周波受信装置 | |
Elwan et al. | A low-noise analog baseband in 65nm CMOS | |
JP2001168716A (ja) | 電流ドレインを最小限に抑えた切換電流d/a変換器 | |
JP2001111357A (ja) | 信号合成回路及び通信用lsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070426 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |