JP2004014893A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004014893A JP2004014893A JP2002168078A JP2002168078A JP2004014893A JP 2004014893 A JP2004014893 A JP 2004014893A JP 2002168078 A JP2002168078 A JP 2002168078A JP 2002168078 A JP2002168078 A JP 2002168078A JP 2004014893 A JP2004014893 A JP 2004014893A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＣＳＰ型の半導体装置の素子形成面を封止する絶縁性樹脂膜の剥離に起因する不具合を防止できるようにする。
【解決手段】半導体チップ１０には、集積回路部１１とその周囲に配置された複数のパッド電極１２と、これらを覆うパッシベーション膜１３とが形成されている。パッシベーション膜１３の上には、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなる複数の配線１４が設けられている。さらに、複数の配線１４を含むパッシベーション膜１３の上には、絶縁性樹脂材からなり、各外部端子１４ａを露出する複数の開口部１６ａを有するソルダレジスト膜１６が形成されており、該ソルダレジスト膜１６により、配線１４及び集積回路部１１が一体に封止されている。ソルダレジスト膜１６は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【選択図】 図１
【解決手段】半導体チップ１０には、集積回路部１１とその周囲に配置された複数のパッド電極１２と、これらを覆うパッシベーション膜１３とが形成されている。パッシベーション膜１３の上には、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなる複数の配線１４が設けられている。さらに、複数の配線１４を含むパッシベーション膜１３の上には、絶縁性樹脂材からなり、各外部端子１４ａを露出する複数の開口部１６ａを有するソルダレジスト膜１６が形成されており、該ソルダレジスト膜１６により、配線１４及び集積回路部１１が一体に封止されている。ソルダレジスト膜１６は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップに形成された集積回路部を保護すると共に該集積回路部と外部装置との電気的な接続をチップ状態で確保し、さらに高密度な実装を可能とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の小型化及び高機能化に伴い、半導体チップに設けられる入出力（Ｉ／Ｏ）ピンの数が増加し、さらには半導体チップの小型化を実現するために、端子間のピッチが狭小化してきている。その結果、従来の半導体装置を代表するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置で用いられてきたワイヤボンディング法による半導体チップと外部接続端子であるリードとを接続する接続法に限界が出てきている。そこで、半導体装置の裏面に外部接続端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）型の半導体装置等が開発され台頭してきている。しかしながら、これらのパッケージにおいても、半導体チップにおける端子間の狭小化には問題が生じている。そこで、半導体チップの上に端子からさらに配線を形成し、外部端子同士の間隔を広げて再配線するという技術も開発されている。この技術によりＣＳＰ型等の半導体装置の小型パッケージの開発が加速されている。
【０００３】
以下、半導体チップ上に再配線された配線を有する従来のＣＳＰ型半導体装置について図面を参照しながら説明する。
【０００４】
図９（ａ）及び図９（ｂ）は第１の従来例に係るＣＳＰ型の半導体装置であって、図９（ａ）は上面のソルダレジスト膜を剥がした状態の平面構成を示し、図９（ｂ）は図９（ａ）のＩＸｂ−ＩＸｂ線における断面構成を示している。
【０００５】
図９（ａ）及び図９（ｂ）に示すように、上部及び上面に形成された集積回路（図示せず）と、該集積回路と接続された複数のパッド電極１０２と、集積回路を覆うパッシベーション膜１０３とが形成された半導体チップ１０１には、パッシベーション膜１０３上に延びると共に一端が各パッド電極１０２と接続され且つ他端がそれぞれランド部１０４ａとなる複数の配線１０４が設けられている。
【０００６】
複数の配線１０４を含むパッシベーション膜１０３の上には、絶縁性樹脂材からなり、各ランド部１０４ａを露出する複数の開口部１０６ａを有するソルダレジスト膜１０６が形成されており、このソルダレジスト膜１０６により、配線１０４及び集積回路が封止されている。
【０００７】
図１０は第２の従来例に係るＣＳＰ型の半導体装置の断面構成を示している。図１０に示すように、第１の従来例との相違点は、配線１０４がパッシベーション膜１０３の上に形成した絶縁性樹脂材からなる絶縁膜１０７の上に形成されており、ソルダレジスト膜１０６は、配線１０４を含む絶縁膜１０７の上に形成されている点にある。さらに、ソルダレジスト膜１０６の開口部１０６ａから露出する各ランド１０４ａ上には、外部電極であるボールバンプ１０８がそれぞれ形成されている。
【０００８】
第１及び第２の従来例に係る半導体装置は、ソルダレジスト膜１０６が半導体チップ１０１の主面上の端部にまで形成されており、このため、半導体チップ１０１の主面はソルダレジスト膜１０６に完全に覆われている。
【０００９】
【発明が解決しようとする課題】
ＣＳＰ型の半導体装置の製造方法の一例として、特開平１０−７９３６２号公報には、図１０に示すような構造をウエハ状態で形成した後に、半導体ウエハをチップ状に切断する方法が開示されている。
【００１０】
しかしながら、ソルダレジスト膜１０６を形成した後に、例えばダイシングソー等を用いて、半導体ウエハをソルダレジスト膜１０６と共に切断すると、半導体ウエハとソルダレジスト膜１０６との引っ張り弾性率の差や、半導体ウエハのチッピングによって、ソルダレジスト膜１０６が半導体ウエハの切断面の近傍から剥離し易いという問題がある。その結果、半導体装置の環境信頼性試験等を行なうと、半導体ウエハにおける切断面の近傍部分からソルダレジスト膜１０６の剥離が伸長して配線１０４が破断することにより、電気的に不良を起こすおそれがある。
【００１１】
本発明は、前記従来の問題を解決し、ＣＳＰ型の半導体装置の素子形成面を封止する絶縁性樹脂膜の剥離に起因する不具合を防止できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、ＣＳＰ型の半導体装置において、集積回路部を封止する絶縁性樹脂材を半導体ウエハにおけるダイシング領域（ストリート）の上に設けない構成とする。
【００１３】
具体的に、本発明に係る第１の半導体装置は、主面に形成された集積回路部、主面上に形成され且つ集積回路部と電気的に接続された電極、及び集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、第１の絶縁膜の上に形成され、一方の端部が電極と接続され、他方の端部が外部端子となる配線と、半導体チップの上に、配線及び第１の絶縁膜を覆うと共に外部端子を露出するように形成された絶縁性樹脂材からなる第２の絶縁膜とを備え、第２の絶縁膜は半導体チップの主面の周縁部上には形成されていない。
【００１４】
第１の半導体装置によると、第１の絶縁膜の上に形成した新たな配線を覆う絶縁性樹脂材からなる第２の絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されていないため、半導体チップと第２の絶縁膜との接触面積が小さくなるので、半導体チップが第２の絶縁膜から受ける硬化時の収縮応力が低減する。さらに、半導体チップをウエハ状態からの切断（ダイシング）により得た場合に、第２の絶縁膜に切断用治具が触れることがないため、第２の絶縁膜が半導体チップから外力により剥離することをも防止できるので、第２の絶縁膜の温度収縮及び剥離に起因する配線不良等の不具合を防止することができるようになる。
【００１５】
第１の半導体装置において、第１の絶縁膜の周縁部は、半導体チップの側端面から間隔をおいて形成され且つ第２の絶縁膜の側部から露出していることが好ましい。
【００１６】
第１の半導体装置において、第２の絶縁膜はその側面上部が半導体チップの内側に傾いたテーパ形状を有していることが好ましい。
【００１７】
第１の半導体装置において、第２の絶縁膜はその厚さが約３μｍ以上で且つ約１５０μｍ以下であることが好ましい。
【００１８】
第１の半導体装置は、外部端子の上に形成され、第２の絶縁膜から突出する突起電極をさらに備えていることが好ましい。
【００１９】
本発明に係る第２の半導体装置は、主面に形成された集積回路部、主面上に形成され且つ集積回路部と電気的に接続された電極、及び集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、半導体チップの上に、電極を露出し且つ第１の絶縁膜を覆うように形成された絶縁性樹脂材からなる第２の絶縁膜と、第２の絶縁膜の上に形成され、一方の端部が電極と接続され、他方の端部が外部端子となる配線と、半導体チップの上に、配線及び第２の絶縁膜を覆うと共に外部端子を露出するように形成された絶縁性樹脂材からなる第３の絶縁膜とを備え、第３の絶縁膜は半導体チップの主面の周縁部上には形成されていない。
【００２０】
第２の半導体装置によると、第２の絶縁膜の上に形成した新たな配線を覆う絶縁性樹脂材からなる第３の絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されていないため、半導体チップと第３の絶縁膜との接触面積が小さくなるので、半導体チップが第３の絶縁膜から受ける硬化時の収縮応力が低減する。さらに、半導体チップをウエハ状態からの切断（ダイシング）により得た場合に、第３の絶縁膜に切断用治具が触れることがないため、第３の絶縁膜が半導体チップから外力により剥離することをも防止できるので、第３の絶縁膜の温度収縮及び剥離に起因する配線不良等の不具合を防止することができるようになる。
【００２１】
第２の半導体装置において、第１の絶縁膜の周縁部は、半導体チップの側端面から間隔をおいて形成され且つ第２の絶縁膜及び第３の絶縁膜の側部から露出していることが好ましい。
【００２２】
第２の半導体装置において、第２の絶縁膜又は第３の絶縁膜は、それぞれの側面上部が半導体チップの内側に傾いたテーパ形状を有していることが好ましい。
【００２３】
第２の半導体装置において、第３の絶縁膜は、その端部が第１の絶縁膜と接触するように形成され、該端部の厚さは約３μｍ以上で且つ約１５０μｍ以下であることが好ましい。
【００２４】
第２の半導体装置は、外部端子の上に形成され、第３の絶縁膜から突出する突起電極をさらに備えていることが好ましい。
【００２５】
本発明に係る第１の半導体装置の製造方法は、主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、主面上に形成され且つ複数の集積回路部と電気的に接続された複数の電極、及び複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、第１の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、金属膜から複数の配線を形成する第２の工程と、半導体ウエハの上に、複数の配線及び第１の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第２の絶縁膜を成膜し、成膜した第２の絶縁膜に対して、各外部端子を露出する複数の開口部を選択的に形成する第３の工程と、第２の絶縁膜におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出する第４の工程と、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成する第５の工程とを備えている。
【００２６】
第１の半導体装置の製造方法によると、半導体ウエハの上に成膜した第２の絶縁膜（ソルダレジスト膜）におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出し、その後、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成するため、切断時に、第２の絶縁膜に対してダイシングソー等の切断用治具が触れることがないので、半導体チップから第２の絶縁膜が剥離することを防止できる。その結果、第２の絶縁膜の剥離に起因する配線不良等の不具合を防止することができる。
【００２７】
第１の半導体装置の製造方法において、第３の工程と第４の工程とは一の工程であることが好ましい。
【００２８】
第１の半導体装置の製造方法は、第４の工程よりも後に、各開口部に外部端子と接続される複数の突起電極を形成する工程をさらに備えていることが好ましい。
【００２９】
本発明に係る第２の半導体装置の製造方法は、主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、主面上に形成され且つ複数の集積回路部と電気的に接続された複数の電極、及び複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、半導体ウエハの上に、電極を露出し且つ第１の絶縁膜を覆うように絶縁性樹脂材からなる第２の絶縁膜を成膜する第２の工程と、第２の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、金属膜から複数の配線を形成する第３の工程と、半導体ウエハの上に、複数の配線及び第２の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第３の絶縁膜を成膜し、成膜した第３の絶縁膜に対して、各外部端子を露出する複数の開口部を選択的に形成する第４の工程と、第３の絶縁膜におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出する第５の工程と、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成する第６の工程とを備えている。
【００３０】
第２の半導体装置の製造方法によると、半導体ウエハの上に成膜した第３の絶縁膜（ソルダレジスト膜）におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出し、その後、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成するため、切断時に、第３の絶縁膜に対してダイシングソー等の切断用治具が触れることがないので、半導体チップから第３の絶縁膜が剥離することを防止できる。その結果、第３の絶縁膜の剥離に起因する配線不良等の不具合を防止することができる。
【００３１】
第２の半導体装置の製造方法において、第４の工程と第５の工程とは一の工程であることが好ましい。
【００３２】
第２の半導体装置の製造方法は、第５の工程よりも後に、各開口部に外部端子と接続される複数の突起電極を形成する工程をさらに備えている。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３４】
図１は本発明の第１の実施形態に係るＣＳＰ型の半導体装置の断面構成を示している。
【００３５】
図１に示すように、半導体チップ１０には、その上部又は上面に形成された集積回路部１１と、該集積回路部１１と接続されると共に集積回路部１１の周囲に配置された複数のパッド電極１２と、集積回路部１１を覆う第１の絶縁膜としての窒化シリコン（Ｓｉ３Ｎ４）等からなるパッシベーション膜１３とが形成されている。
【００３６】
パッシベーション膜１３の上には、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなる複数の配線１４が選択的に設けられている。
【００３７】
さらに、複数の配線を含むパッシベーション膜１３の上には、絶縁性樹脂材からなり、各外部端子１４ａを露出する複数の開口部１６ａを有する第２の絶縁膜としてのソルダレジスト膜１６が形成されており、該ソルダレジスト膜１６により、配線１４及び集積回路部１１が共に封止されている。
【００３８】
第１の実施形態の特徴として、ソルダレジスト膜１６は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【００３９】
ここで、ソルダレジスト膜１６は、その側面がパッド電極１２を覆う範囲において、できる限り半導体チップ１０の内側に位置するように形成することが好ましい。このようにすると、ソルダレジスト膜１６の面積及び体積が小さくなるため、配線１４が受ける、ソルダレジスト膜１６を構成する絶縁性樹脂材の硬化時の収縮応力が小さくなる。その結果、ソルダレジスト膜１６の剥離が生じにくくなるので、配線不良等を防止することができる。また、ソルダレジスト膜１６の膜厚においても、硬化時の収縮応力を小さくすると共に、成膜及び開口部１６ａの形成のし易さの観点から薄くする方が好ましい。
【００４０】
本発明の効果を評価する指標として、第１の実施形態に係る半導体装置を−４０℃〜８０℃の温度範囲環境に繰り返してさらす温度サイクル試験（環境信頼性試験）を行なった。具体的には、ソルダレジスト膜１６の側部の位置を半導体チップ１０の側端面から３０μｍ程度だけ内側とし、その膜厚をそれぞれ１０μｍ、５０μｍ、１５０μｍ、及び２００μｍの４種類のサンプルを用意した。さらに比較用として、第１の従来例と同様に半導体チップ１０の周縁部１０ａの上にソルダレジスト膜１６を残した状態のそれぞれ上記４種類の膜厚を持つ４種類のサンプルを用意し、併せて８種類のサンプルを用いて温度サイクル試験を行なった。その結果、本発明の構成を持つサンプルは、温度サイクル試験を１０００サイクル行なった場合でも、膜厚が１５０μｍ以下の構成ではいずれもソルダレジスト膜１６に剥離や割れ等の不良が生じなかった。しかしながら、膜厚が２００μｍの構成を持つサンプルは４００サイクルでサンプルの一部に剥離が生じた。これに対し、従来の構成を持つサンプルは、膜厚が１５０μｍ以上の構成で１００サイクルでも剥離が生じた。また、膜厚が５０μｍの構成のサンプルも４００サイクルで剥離が生じた。
【００４１】
このように、第１の実施形態によると、半導体チップ１０の主面に形成された集積回路部１１を封止し、且つその上に外部端子１４ａを持つ配線（再配線）１４を形成するためのソルダレジスト膜１６は、半導体チップ１０の主面の周縁部上には形成されない構成としているため、温度変化による熱収縮及び熱膨張による剥離が生じにくくなり、配線１４のソルダレジスト膜１６に対する密着信頼性が確実に向上する。
【００４２】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例について図面を参照しながら説明する。
【００４３】
図２は本発明の第１の実施形態の第１変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４４】
図２に示すように、各外部端子１４ａの上に、それぞれソルダレジスト膜１６の上面から突出する突起電極としての半田材等からなる金属バンプ１８を設けている。このようにすると、本発明の半導体装置を実装用基板に実装する場合に、半導体装置の外部端子１４ａと実装用基板との間の電気的な接続を確実に行なえるようになる。
【００４５】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例について図面を参照しながら説明する。
【００４６】
図３は本発明の第１の実施形態の第２変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図３において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４７】
図３に示すように、半導体チップ１０の周縁部１０ａ上において、パッシベーション膜１３の周縁部を半導体チップ１０の側端面から間隔をおいて形成し、且つソルダレジスト膜１６の側部を、パッシベーション膜１３の周縁部が露出するように形成している。このようにすると、半導体ウエハから半導体チップ１０をダイシング等により分割して得る際に、半導体チップ１０の切断面で発生し易いチッピング等の影響を受けにくくすることができる。
【００４８】
より具体的には、パッシベーション膜１３の端部は、半導体チップ１０の側端面から間隔をおいて、すなわち半導体チップ１０の主面の内側に形成されているため、パッシベーション膜１３自体が半導体チップ１０の周縁部に生じたチッピングの影響を受けにくくなる。
【００４９】
さらに、パッシベーション膜１３には、通常窒化シリコン等の比較的に硬い材料が用いられるため、半導体チップ１０に生じたチッピングがこの比較的に硬い材料からなるパッシベーション膜１３の端部で止まり易い。その上、ソルダレジスト膜１６の側部は、パッシベーション膜１３の周縁部が露出するように、すなわちパッシベーション膜１３の内側に形成されているため、たとえパッシベーション膜１３にチッピングが及んだとしても、ソルダレジスト膜１６の側部はチッピングの影響を受けにくくなる。
【００５０】
（第１の実施形態の第３変形例）
以下、本発明の第１の実施形態の第３変形例について図面を参照しながら説明する。
【００５１】
図４は本発明の第１の実施形態の第３変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図４において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５２】
図４に示すように、本変形例に係るソルダレジスト膜１６は、その四方の各側面の上部がその下部と比べて半導体チップ１０の内側に傾いたテーパ形状としている。
【００５３】
一般に、ソルダレジスト膜１６が、温度サイクル試験等の環境信頼性試験にさらされた場合に、半導体チップ１０の熱膨張係数とソルダレジスト膜１６を構成する絶縁性樹脂材の熱膨張係数との差から発生する応力により、半導体チップ１０の主面から、ソルダレジスト膜１６が剥離し易くなる。
【００５４】
しかしながら、本変形例においては、ソルダレジスト膜１６の側面の形状をその上部が半導体チップ１０の内側に傾斜して、半導体チップ１０の周縁部１０ａの上に載置する樹脂材の量を減らすことにより、該半導体チップ１０とソルダレジスト膜１６との熱膨張係数の差に起因する応力を緩和している。
【００５５】
第３変形例においては、ソルダレジスト膜１６の側面の上部が半導体チップ１０の外側に傾斜した比較例と共に環境信頼性試験を行ない、第３変形例に係る半導体装置の信頼性は比較例と比べてその信頼性が約３倍も向上することを確認している。
【００５６】
（第１の実施形態の製造方法）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００５７】
図５（ａ）〜図５（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の構成を模式的に示している。
【００５８】
まず、図５（ａ）に示すように、それぞれダイシングライン（ダイシング領域）１０ｂに囲まれた複数の集積回路部１１と、該複数の集積回路部１１とそれぞれ電気的に接続された複数のパッド電極１２と、複数の集積回路部１１をそれぞれ覆うように形成されたパッシベーション膜１３とを有する半導体ウエハ１０Ａを用意する。続いて、パッシベーション膜１３の上に配線１４を形成する。
【００５９】
具体的には、ダイシングライン１０ａに囲まれた１つのチップ領域を拡大した断面図に示すように、例えばスパッタ法により、半導体ウエハ１０Ａの全面に、チタン（Ｔｉ）とタングステン（Ｗ）との合金からなる下部層を成膜し、続いて、スパッタ法により、下部層の上に銅（Ｃｕ）からなる配線本体層を成膜して、下部層及び配線本体層からなり、膜厚が約４μｍの配線形成膜を形成する。ここで、配線材料は、銅、チタン及びタングステン以外にも、クロム（Ｃｒ）又はアルミニウム（Ａｌ）等を主成分とする金属材料が好ましく、さらには、他の導電性を有する金属材料であればよい。また、成膜方法はスパッタ法に限られず、めっき法又はスクリーン印刷法等を用いてもよい。続いて、配線形成膜の上にレジスト膜を塗布し、リソグラフィ法及びアルゴン（Ａｒ）ガス等を用いたドライエッチング法により、配線形成膜に対して、一方の端部が各パッド電極１２と接続され且つ他方の端部がそれぞれ外部端子１４ａとなるように、配線本体層及び下部層に対して順次パターニングを行なって、配線形成膜から複数の配線１４を形成する。
【００６０】
次に、図５（ｂ）に示すように、半導体ウエハ１０Ａの上に、複数の配線１４及びパッシベーション膜１３を含む全面にわたって、例えば感光性を有する絶縁性樹脂材を塗布して、ソルダレジスト形成膜を成膜する。続いて、成膜したソルダレジスト形成膜に対して、リソグラフィ法により露光及び現像を行なって、配線１４の外部端子１４ａを開口する開口部１６ａを形成することにより、ソルダレジスト形成膜からソルダレジスト膜１６を形成する。これと同時に、ソルダレジスト形成膜におけるダイシングライン１０ｂの上側部分をも除去する。ここでは、例えば、ソルダレジスト形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。また、半導体チップ１０のチップサイズは約１０ｍｍ×１０ｍｍであり、ソルダレジスト膜１６の側面がダイシング後のチップ状態の周囲から約０．１ｍｍだけ内側に位置するようにパターニングする。続いて、パターニングしたソルダレジスト膜１６に対して加熱による硬化処理（ポストキュア）を行なう。ソルダレジスト膜１６の膜厚は、ポストキュア後に約２０μｍとなるように設定している。但し、ソルダレジスト膜１６の膜厚は２０μｍに限られず、３μｍ〜１５０μｍ程度であれば良い。なぜなら、膜厚が３μｍよりも小さいと、配線１４等に対する被覆（カバレッジ）が不十分となり易く、また、１５０μｍよりも大きいと、ソルダレジスト膜１６がその端部から剥離し易くなるからである。続いて、ダイシングソー５０により、半導体ウエハ１０Ａの各ダイシングライン（ダイシング領域）１０ｂに沿って半導体ウエハ１０Ａを切断することにより、半導体ウエハ１０Ａから複数の半導体チップ１０を得る。
【００６１】
次に、図５（ｃ）に示すように、ソルダレジスト膜１６の各開口部１６ａに、外部接続端子として半田ボール等からなる金属バンプ１８を形成する。なお、半田ボールの代わりに、銅ボール等を用いてもよく、さらには、メタル印刷法により半田ペースト材（クリーム半田材）を印刷し、その後リフロー処理を行なうことにより、半田材からなる突起電極を形成することもできる。
【００６２】
なお、金属バンプ１８は、開口部１６ａを有するソルダレジスト膜１６を形成した後で且つ半導体ウエハ１０Ａをダイシングするよりも前に形成してもよい。但し、金属バンプ１８は必ずしも設ける必要はない。
【００６３】
なお、ソルダレジスト形成膜に開口部１６ａを開口するパターニングと、ソルダレジスト形成膜のダイシングライン１０ｂの上側部分を除去するパターニングとは同一の露光工程及び同一の現像工程で行なうことが好ましいが、必ずしも同一の工程で行なう必要はない。すなわち、ダイシングライン１０ｂの上側部分を除去する工程は、開口部１６ａを形成する工程よりも先に行なってもよく、また後に行なってもよい。
【００６４】
また、ソルダレジスト膜１６を構成する絶縁性樹脂材には、本実施形態のように、感光性を有する樹脂材を用いることが好ましく、これにより、リソグラフィ法によって微細なパターンを確実に形成することが可能となる。なお、非感光性樹脂材を用いる場合には、メタル印刷法等によりソルダレジスト膜１６の形成が可能である。
【００６５】
また、第３変形例のように、ソルダレジスト膜１６の側面上部が内側に傾くテーパ形状を持たせるには、現像工程における現像時間を所定時間よりも短縮したり、又はポストキュア処理の加熱時間を所定時間よりも長くしたりする。このように現像時間又は加熱時間を調整することにより、ソルダレジスト膜１６の各側面にテーパ形状を持たせることができる。
【００６６】
以上説明したように、第１の実施形態に係る製造方法よると、半導体ウエハ１０Ａをダイシングする際に、ソルダレジスト膜１６にダイシングソー５０等の切断用治具が触れることがないため、半導体チップ１０からソルダレジスト膜１６が剥離することを防止できる。その結果、ソルダレジスト膜１６の剥離に起因する配線不良等の不具合を防止することができる。
【００６７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００６８】
図６は本発明の第２の実施形態に係るＣＳＰ型の半導体装置の断面構成を示している。図６において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【００６９】
図６に示すように、第２の実施形態に係る半導体装置は、半導体チップ１０の主面に形成された集積回路部１１を保護する第１の絶縁膜としてのパッシベーション膜１３の上に、絶縁性樹脂材からなる第２の絶縁膜としての配線下地絶縁膜２６が複数のパッド電極１２を露出するように、すなわちパッド電極１２の内側に形成されている。
【００７０】
配線１４は配線下地絶縁膜２６の上に、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなるように形成されている。
【００７１】
さらに、第３の絶縁膜としてのソルダレジスト膜２７は、配線１４及び配線下地絶縁膜２６を覆うと共に、配線１４の外部端子１４ａを露出する開口部２７ａを持つように形成されている。
【００７２】
第２の実施形態においても、ソルダレジスト膜２７は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【００７３】
ここで、ソルダレジスト膜２７は、その側面がパッド電極１２を覆う範囲において、できる限り半導体チップ１０の内側に位置するように形成することが好ましい。このようにすると、ソルダレジスト膜２７の面積及び体積が小さくなるため、配線１４が受ける、ソルダレジスト膜２７を構成する絶縁性樹脂材の硬化時の収縮応力が小さくなる。その結果、ソルダレジスト膜２７の剥離が生じにくくなるので、配線不良等を防止することができる。
【００７４】
なお、各外部端子１４ａの上に、ソルダレジスト膜２７の上面から突出する突起電極としての半田材等からなる金属バンプを設けてもよい。
【００７５】
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例について図面を参照しながら説明する。
【００７６】
図７（ａ）は本発明の第２の実施形態の第１変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図７（ａ）において、図６に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７７】
図７（ａ）に示すように、配線下地絶縁膜２６がパッド電極１２の外側にまで形成されており、この場合でも、配線下地絶縁膜２６は半導体チップ１０の周縁部１０ａを露出するように形成されている。ここで、配線下地絶縁膜２６の側面は、ソルダレジスト膜２７の側面の内側にあっても外側にあってもよく、さらには両方の側面が揃っていてもよい。但し、半導体チップ１０の周縁部１０ａ上及びその近傍に位置する樹脂材は、該樹脂材の硬化時の収縮応力により剥がれやすいため、樹脂材の量を減らす方が好ましい。従って、ソルダレジスト膜２７の底面積が配線下地絶縁膜２６の底面積よりも小さくなるように、ソルダレジスト膜２７の側面を配線下地絶縁膜２６の側面よりも内側に位置するように形成することが好ましい。
【００７８】
なお、各外部端子１４ａの上に、ソルダレジスト膜２７の上面から突出する突起電極としての半田材等からなる金属バンプを設けてもよい。
【００７９】
第１変形例においては、ソルダレジスト膜２７の端部の厚さは、配線下地絶縁膜２６の厚さと合わせて３μｍ〜１５０μｍ程度であれば良い。なぜなら、ソルダレジスト膜２７の端部の厚さが配線下地絶縁膜２６と合わせて３μｍよりも小さいと、配線下地絶縁膜２６に十分な弾性変形量を得ることができないため、半導体装置を実装用基板に実装した後に、該半導体装置と実装用基板との熱膨張量の差を配線下地絶縁膜２６が吸収することができなくなるからである。また、逆に、ソルダレジスト膜２７の端部の厚さが配線下地絶縁膜２６と合わせて１５０μｍよりも大きいと、該ソルダレジスト膜２７及び配線下地絶縁膜２６が剥離しやすくなるからである。
【００８０】
さらに、図７（ｂ）に第２変形例に係る半導体装置を示す。
【００８１】
図７（ｂ）に示すように、パッシベーション膜１３の周縁部は半導体チップ１０の側端面から間隔をおいて形成されている。
【００８２】
さらに、ソルダレジスト膜２７の側面は配線下地絶縁膜２６の側面よりも内側に位置するように形成されていると共に、ソルダレジスト膜２７及び配線下地絶縁膜２６の各側面は、それぞれ半導体チップ１０の内側に傾いたテーパ形状に形成されている。このようにすると、半導体チップ１０の周縁部１０ａ上及びその近傍に位置する樹脂材の量が減るため、半導体チップ１０と、配線下地絶縁膜２６及びソルダレジスト膜２７との熱膨張係数の差に起因する応力が緩和する。ここでも、第２変形例に係る半導体装置と、配線下地絶縁膜２６及びソルダレジスト膜２７の側面の上部が半導体チップ１０の外側に傾斜した比較例と比較する環境信頼性試験を行なった結果、第２変形例に係る半導体装置は、比較例と比べてその信頼性が約３倍も向上することを確認している。
【００８３】
（第２の実施形態の製造方法）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００８４】
図８（ａ）〜図８（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の構成を示している。
【００８５】
まず、図８（ａ）に示すように、それぞれダイシングライン（ダイシング領域）１０ｂに囲まれた複数の集積回路部１１と、該複数の集積回路部１１とそれぞれ電気的に接続された複数のパッド電極１２と、複数の集積回路部１１をそれぞれ覆うように形成されたパッシベーション膜１３とを有する半導体ウエハ１０Ａを用意する。続いて、パッシベーション膜１３の上に、低弾性樹脂材からなる配線下地形成膜を塗布する。ここで、低弾性樹脂材として感光性絶縁樹脂を用いると、リソグラフィ法により、配線下地形成膜に対してパッド電極１２を露出するようにパターニングして、配線下地形成膜から配線下地絶縁膜２６を形成することができる。ここでは、例えば、配線下地形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。その後、パターニングされた配線下地絶縁膜２６に対してポストキュアを行なう。このポストキュア後の配線下地絶縁膜２６の膜厚は約１０μｍであり、そのヤング率は約０．３ＧＰａ〜約７Ｇｐａである。但し、配線下地絶縁膜２６の膜厚は１０μｍに限られず、３μｍ〜１００μｍ程度であれば良い。
【００８６】
なお、配線下地絶縁膜２６の側面及び上面には配線１４が形成されるため、その側面上部が内側に傾いたテーパ形状とすることが好ましい。このようにすると、配線下地絶縁膜２６における上側の角部で配線１４が断線する等の配線不良を生じにくくなる。
【００８７】
次に、図８（ｂ）のダイシングライン１０ａに囲まれた１つのチップ領域を拡大した断面図に示すように、配線下地絶縁膜２６の上に配線１４を形成する。具体的には、例えばスパッタ法により、半導体ウエハ１０Ａの全面に、チタンとタングステンとの合金からなる下部層を成膜し、続いて、スパッタ法により銅からなる配線本体層を成膜して、膜厚が約４μｍの配線形成膜を形成する。ここで、配線材料は、銅、チタン及びタングステン以外にも、クロム（Ｃｒ）又はアルミニウム（Ａｌ）等を主成分とする金属材料が好ましく、さらには、他の導電性を有する金属材料であればよい。また、成膜方法はスパッタ法に限られず、めっき法又はスクリーン印刷法等を用いてもよい。続いて、配線形成膜の上にレジスト膜を塗布し、リソグラフィ法及びアルゴンガス等を用いたドライエッチング法により、配線形成膜に対して、一方の端部が各パッド電極１２と接続され且つ他方の端部がそれぞれ外部端子１４ａとなるように、配線本体層及び下部層に対して順次パターニングを行なって、配線形成膜から複数の配線１４を形成する。
【００８８】
次に、図８（ｃ）に示すように、半導体ウエハ１０Ａの上に、複数の配線１４及び配線下地絶縁膜２６を含む全面にわたって、例えば感光性を有する絶縁性樹脂材を塗布して、ソルダレジスト形成膜を成膜する。続いて、成膜したソルダレジスト形成膜に対して、リソグラフィ法により露光及び現像を行なって、配線１４の外部端子１４ａを開口する開口部２７ａを形成することにより、ソルダレジスト形成膜からソルダレジスト膜２７を形成する。これと同時に、ソルダレジスト形成膜におけるダイシングライン１０ｂの上側部分をも除去する。ここでは、例えば、ソルダレジスト形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。また、半導体チップ１０のチップサイズは約１０ｍｍ×１０ｍｍであり、ソルダレジスト膜２７の側面がダイシング後のチップ状態の周囲から約０．１ｍｍだけ内側に位置するようにパターニングする。続いて、パターニングしたソルダレジスト膜２７に対してポストキュアを行なう。ソルダレジスト膜２７の膜厚は、ポストキュア後に約８μｍとなるように設定している。但し、ソルダレジスト膜２７の膜厚は８μｍに限られず、第１の実施形態と同様の理由から３μｍ〜１５０μｍ程度であれば良い。続いて、ダイシングソー５０により、半導体ウエハ１０Ａの各ダイシングライン（ダイシング領域）１０ｂに沿って半導体ウエハ１０Ａを切断することにより、半導体ウエハ１０Ａから複数の半導体チップ１０を得る。
【００８９】
次に、図８（ｄ）に示すように、ソルダレジスト膜２７の各開口部２７ａに、外部接続端子として半田ボール等からなる金属バンプ１８を形成する。なお、半田ボールの代わりに、銅ボール等を用いても良く、さらには、メタル印刷法により半田ペースト材（クリーム半田材）を印刷し、その後リフロー処理を行なうことにより、半田材からなる突起電極を形成することもできる。
【００９０】
なお、金属バンプ１８は、開口部２７ａを有するソルダレジスト膜２７を形成した後で且つ半導体ウエハ１０Ａをダイシングするよりも前に形成しても良い。但し、金属バンプ１８は必ずしも設ける必要はない。
【００９１】
なお、ソルダレジスト形成膜に開口部２７ａを開口するパターニングと、ソルダレジスト形成膜のダイシングライン１０ｂの上側部分を除去するパターニングとは同一の露光工程及び同一の現像工程で行なうことが好ましいが、必ずしも同一の工程で行なう必要はない。すなわち、ダイシングライン１０ｂの上側部分を除去する工程は、開口部２７ａを形成する工程よりも先に行なってもよく、また後に行なってもよい。
【００９２】
また、配線下地絶縁膜２６及びソルダレジスト膜２７を構成する絶縁性樹脂材には、本実施形態のように、感光性を有する樹脂材を用いることが好ましく、これにより、リソグラフィ法によって微細なパターンを確実に形成することが可能となる。なお、非感光性樹脂材を用いる場合には、メタル印刷法等により配線下地絶縁膜２６及びソルダレジスト膜２７の形成が可能である。
【００９３】
また、第２の実施形態においては、配線下地絶縁膜２６及びソルダレジスト膜２７に同一の感光性絶縁樹脂材を用いたが、互いに異なる絶縁性樹脂材を用いてもよい。
【００９４】
このように、第２の実施形態に係る製造方法よると、半導体ウエハ１０Ａをダイシングする際に、ソルダレジスト膜２７にダイシングソー５０等の切断用治具が触れることがないため、半導体チップ１０からソルダレジスト膜２７が剥離することを防止できる。その結果、ソルダレジスト膜２７の剥離に起因する配線不良等の不具合を防止することができる。
【００９５】
なお、本発明の第１及び第２の実施形態並びに各変形例に係る半導体装置は、その用途を限定されないが、特に情報通信機器又は事務用電子機器等に用いると各機器の小型が容易となる。
【００９６】
【発明の効果】
本発明の半導体装置及びその製造方法によると、半導体チップの上に形成した新たな配線（再配線）を覆う絶縁性樹脂材からなる絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されないため、半導体チップと絶縁膜との接触面積が小さくなる。さらに、半導体チップをウエハ状態からの切断により得た場合に、該絶縁膜に切断用治具が触れることがないため、半導体チップから絶縁膜が剥離することを防止でき、その結果、絶縁膜の温度収縮及び剥離に起因する新たな配線の配線不良等の不具合を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】本発明の第１の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
【図３】本発明の第１の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図４】本発明の第１の実施形態の第３変形例に係る半導体装置を示す構成断面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の模式的な構成図である。
【図６】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図７】（ａ）は本発明の第２の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
（ｂ）は本発明の第２の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図８】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の模式的な構成図である。
【図９】（ａ）及び（ｂ）は第１の従来例に係るＣＳＰ型の半導体装置を示し、（ａ）はソルダレジスト膜を剥がした状態の平面図であり、（ｂ）は（ａ）のＩＸｂ−ＩＸｂ線における構成断面図である。
【図１０】第２の従来例に係るＣＳＰ型の半導体装置を示す構成断面図である。
【符号の説明】
１０ 半導体チップ
１０Ａ 半導体ウエハ
１０ａ 周縁部
１０ｂ ダイシングライン（ダイシング領域）
１１ 集積回路部
１２ パッド電極（電極）
１３ パッシベーション膜（第１の絶縁膜）
１４ 配線
１４ａ 外部端子
１６ ソルダレジスト膜（第２の絶縁膜）
１８ 金属バンプ（突起電極）
２６ 配線下地絶縁膜（第２の絶縁膜）
２７ ソルダレジスト膜（第３の絶縁膜）
５０ ダイシングソー
【発明の属する技術分野】
本発明は、半導体チップに形成された集積回路部を保護すると共に該集積回路部と外部装置との電気的な接続をチップ状態で確保し、さらに高密度な実装を可能とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の小型化及び高機能化に伴い、半導体チップに設けられる入出力（Ｉ／Ｏ）ピンの数が増加し、さらには半導体チップの小型化を実現するために、端子間のピッチが狭小化してきている。その結果、従来の半導体装置を代表するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置で用いられてきたワイヤボンディング法による半導体チップと外部接続端子であるリードとを接続する接続法に限界が出てきている。そこで、半導体装置の裏面に外部接続端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）型の半導体装置等が開発され台頭してきている。しかしながら、これらのパッケージにおいても、半導体チップにおける端子間の狭小化には問題が生じている。そこで、半導体チップの上に端子からさらに配線を形成し、外部端子同士の間隔を広げて再配線するという技術も開発されている。この技術によりＣＳＰ型等の半導体装置の小型パッケージの開発が加速されている。
【０００３】
以下、半導体チップ上に再配線された配線を有する従来のＣＳＰ型半導体装置について図面を参照しながら説明する。
【０００４】
図９（ａ）及び図９（ｂ）は第１の従来例に係るＣＳＰ型の半導体装置であって、図９（ａ）は上面のソルダレジスト膜を剥がした状態の平面構成を示し、図９（ｂ）は図９（ａ）のＩＸｂ−ＩＸｂ線における断面構成を示している。
【０００５】
図９（ａ）及び図９（ｂ）に示すように、上部及び上面に形成された集積回路（図示せず）と、該集積回路と接続された複数のパッド電極１０２と、集積回路を覆うパッシベーション膜１０３とが形成された半導体チップ１０１には、パッシベーション膜１０３上に延びると共に一端が各パッド電極１０２と接続され且つ他端がそれぞれランド部１０４ａとなる複数の配線１０４が設けられている。
【０００６】
複数の配線１０４を含むパッシベーション膜１０３の上には、絶縁性樹脂材からなり、各ランド部１０４ａを露出する複数の開口部１０６ａを有するソルダレジスト膜１０６が形成されており、このソルダレジスト膜１０６により、配線１０４及び集積回路が封止されている。
【０００７】
図１０は第２の従来例に係るＣＳＰ型の半導体装置の断面構成を示している。図１０に示すように、第１の従来例との相違点は、配線１０４がパッシベーション膜１０３の上に形成した絶縁性樹脂材からなる絶縁膜１０７の上に形成されており、ソルダレジスト膜１０６は、配線１０４を含む絶縁膜１０７の上に形成されている点にある。さらに、ソルダレジスト膜１０６の開口部１０６ａから露出する各ランド１０４ａ上には、外部電極であるボールバンプ１０８がそれぞれ形成されている。
【０００８】
第１及び第２の従来例に係る半導体装置は、ソルダレジスト膜１０６が半導体チップ１０１の主面上の端部にまで形成されており、このため、半導体チップ１０１の主面はソルダレジスト膜１０６に完全に覆われている。
【０００９】
【発明が解決しようとする課題】
ＣＳＰ型の半導体装置の製造方法の一例として、特開平１０−７９３６２号公報には、図１０に示すような構造をウエハ状態で形成した後に、半導体ウエハをチップ状に切断する方法が開示されている。
【００１０】
しかしながら、ソルダレジスト膜１０６を形成した後に、例えばダイシングソー等を用いて、半導体ウエハをソルダレジスト膜１０６と共に切断すると、半導体ウエハとソルダレジスト膜１０６との引っ張り弾性率の差や、半導体ウエハのチッピングによって、ソルダレジスト膜１０６が半導体ウエハの切断面の近傍から剥離し易いという問題がある。その結果、半導体装置の環境信頼性試験等を行なうと、半導体ウエハにおける切断面の近傍部分からソルダレジスト膜１０６の剥離が伸長して配線１０４が破断することにより、電気的に不良を起こすおそれがある。
【００１１】
本発明は、前記従来の問題を解決し、ＣＳＰ型の半導体装置の素子形成面を封止する絶縁性樹脂膜の剥離に起因する不具合を防止できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、ＣＳＰ型の半導体装置において、集積回路部を封止する絶縁性樹脂材を半導体ウエハにおけるダイシング領域（ストリート）の上に設けない構成とする。
【００１３】
具体的に、本発明に係る第１の半導体装置は、主面に形成された集積回路部、主面上に形成され且つ集積回路部と電気的に接続された電極、及び集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、第１の絶縁膜の上に形成され、一方の端部が電極と接続され、他方の端部が外部端子となる配線と、半導体チップの上に、配線及び第１の絶縁膜を覆うと共に外部端子を露出するように形成された絶縁性樹脂材からなる第２の絶縁膜とを備え、第２の絶縁膜は半導体チップの主面の周縁部上には形成されていない。
【００１４】
第１の半導体装置によると、第１の絶縁膜の上に形成した新たな配線を覆う絶縁性樹脂材からなる第２の絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されていないため、半導体チップと第２の絶縁膜との接触面積が小さくなるので、半導体チップが第２の絶縁膜から受ける硬化時の収縮応力が低減する。さらに、半導体チップをウエハ状態からの切断（ダイシング）により得た場合に、第２の絶縁膜に切断用治具が触れることがないため、第２の絶縁膜が半導体チップから外力により剥離することをも防止できるので、第２の絶縁膜の温度収縮及び剥離に起因する配線不良等の不具合を防止することができるようになる。
【００１５】
第１の半導体装置において、第１の絶縁膜の周縁部は、半導体チップの側端面から間隔をおいて形成され且つ第２の絶縁膜の側部から露出していることが好ましい。
【００１６】
第１の半導体装置において、第２の絶縁膜はその側面上部が半導体チップの内側に傾いたテーパ形状を有していることが好ましい。
【００１７】
第１の半導体装置において、第２の絶縁膜はその厚さが約３μｍ以上で且つ約１５０μｍ以下であることが好ましい。
【００１８】
第１の半導体装置は、外部端子の上に形成され、第２の絶縁膜から突出する突起電極をさらに備えていることが好ましい。
【００１９】
本発明に係る第２の半導体装置は、主面に形成された集積回路部、主面上に形成され且つ集積回路部と電気的に接続された電極、及び集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、半導体チップの上に、電極を露出し且つ第１の絶縁膜を覆うように形成された絶縁性樹脂材からなる第２の絶縁膜と、第２の絶縁膜の上に形成され、一方の端部が電極と接続され、他方の端部が外部端子となる配線と、半導体チップの上に、配線及び第２の絶縁膜を覆うと共に外部端子を露出するように形成された絶縁性樹脂材からなる第３の絶縁膜とを備え、第３の絶縁膜は半導体チップの主面の周縁部上には形成されていない。
【００２０】
第２の半導体装置によると、第２の絶縁膜の上に形成した新たな配線を覆う絶縁性樹脂材からなる第３の絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されていないため、半導体チップと第３の絶縁膜との接触面積が小さくなるので、半導体チップが第３の絶縁膜から受ける硬化時の収縮応力が低減する。さらに、半導体チップをウエハ状態からの切断（ダイシング）により得た場合に、第３の絶縁膜に切断用治具が触れることがないため、第３の絶縁膜が半導体チップから外力により剥離することをも防止できるので、第３の絶縁膜の温度収縮及び剥離に起因する配線不良等の不具合を防止することができるようになる。
【００２１】
第２の半導体装置において、第１の絶縁膜の周縁部は、半導体チップの側端面から間隔をおいて形成され且つ第２の絶縁膜及び第３の絶縁膜の側部から露出していることが好ましい。
【００２２】
第２の半導体装置において、第２の絶縁膜又は第３の絶縁膜は、それぞれの側面上部が半導体チップの内側に傾いたテーパ形状を有していることが好ましい。
【００２３】
第２の半導体装置において、第３の絶縁膜は、その端部が第１の絶縁膜と接触するように形成され、該端部の厚さは約３μｍ以上で且つ約１５０μｍ以下であることが好ましい。
【００２４】
第２の半導体装置は、外部端子の上に形成され、第３の絶縁膜から突出する突起電極をさらに備えていることが好ましい。
【００２５】
本発明に係る第１の半導体装置の製造方法は、主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、主面上に形成され且つ複数の集積回路部と電気的に接続された複数の電極、及び複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、第１の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、金属膜から複数の配線を形成する第２の工程と、半導体ウエハの上に、複数の配線及び第１の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第２の絶縁膜を成膜し、成膜した第２の絶縁膜に対して、各外部端子を露出する複数の開口部を選択的に形成する第３の工程と、第２の絶縁膜におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出する第４の工程と、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成する第５の工程とを備えている。
【００２６】
第１の半導体装置の製造方法によると、半導体ウエハの上に成膜した第２の絶縁膜（ソルダレジスト膜）におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出し、その後、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成するため、切断時に、第２の絶縁膜に対してダイシングソー等の切断用治具が触れることがないので、半導体チップから第２の絶縁膜が剥離することを防止できる。その結果、第２の絶縁膜の剥離に起因する配線不良等の不具合を防止することができる。
【００２７】
第１の半導体装置の製造方法において、第３の工程と第４の工程とは一の工程であることが好ましい。
【００２８】
第１の半導体装置の製造方法は、第４の工程よりも後に、各開口部に外部端子と接続される複数の突起電極を形成する工程をさらに備えていることが好ましい。
【００２９】
本発明に係る第２の半導体装置の製造方法は、主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、主面上に形成され且つ複数の集積回路部と電気的に接続された複数の電極、及び複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、半導体ウエハの上に、電極を露出し且つ第１の絶縁膜を覆うように絶縁性樹脂材からなる第２の絶縁膜を成膜する第２の工程と、第２の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、金属膜から複数の配線を形成する第３の工程と、半導体ウエハの上に、複数の配線及び第２の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第３の絶縁膜を成膜し、成膜した第３の絶縁膜に対して、各外部端子を露出する複数の開口部を選択的に形成する第４の工程と、第３の絶縁膜におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出する第５の工程と、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成する第６の工程とを備えている。
【００３０】
第２の半導体装置の製造方法によると、半導体ウエハの上に成膜した第３の絶縁膜（ソルダレジスト膜）におけるダイシング領域の上側の領域を選択的に除去することにより、半導体ウエハのダイシング領域を露出し、その後、露出したダイシング領域に沿って半導体ウエハを分割することにより、半導体ウエハから複数の半導体チップを形成するため、切断時に、第３の絶縁膜に対してダイシングソー等の切断用治具が触れることがないので、半導体チップから第３の絶縁膜が剥離することを防止できる。その結果、第３の絶縁膜の剥離に起因する配線不良等の不具合を防止することができる。
【００３１】
第２の半導体装置の製造方法において、第４の工程と第５の工程とは一の工程であることが好ましい。
【００３２】
第２の半導体装置の製造方法は、第５の工程よりも後に、各開口部に外部端子と接続される複数の突起電極を形成する工程をさらに備えている。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３４】
図１は本発明の第１の実施形態に係るＣＳＰ型の半導体装置の断面構成を示している。
【００３５】
図１に示すように、半導体チップ１０には、その上部又は上面に形成された集積回路部１１と、該集積回路部１１と接続されると共に集積回路部１１の周囲に配置された複数のパッド電極１２と、集積回路部１１を覆う第１の絶縁膜としての窒化シリコン（Ｓｉ３Ｎ４）等からなるパッシベーション膜１３とが形成されている。
【００３６】
パッシベーション膜１３の上には、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなる複数の配線１４が選択的に設けられている。
【００３７】
さらに、複数の配線を含むパッシベーション膜１３の上には、絶縁性樹脂材からなり、各外部端子１４ａを露出する複数の開口部１６ａを有する第２の絶縁膜としてのソルダレジスト膜１６が形成されており、該ソルダレジスト膜１６により、配線１４及び集積回路部１１が共に封止されている。
【００３８】
第１の実施形態の特徴として、ソルダレジスト膜１６は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【００３９】
ここで、ソルダレジスト膜１６は、その側面がパッド電極１２を覆う範囲において、できる限り半導体チップ１０の内側に位置するように形成することが好ましい。このようにすると、ソルダレジスト膜１６の面積及び体積が小さくなるため、配線１４が受ける、ソルダレジスト膜１６を構成する絶縁性樹脂材の硬化時の収縮応力が小さくなる。その結果、ソルダレジスト膜１６の剥離が生じにくくなるので、配線不良等を防止することができる。また、ソルダレジスト膜１６の膜厚においても、硬化時の収縮応力を小さくすると共に、成膜及び開口部１６ａの形成のし易さの観点から薄くする方が好ましい。
【００４０】
本発明の効果を評価する指標として、第１の実施形態に係る半導体装置を−４０℃〜８０℃の温度範囲環境に繰り返してさらす温度サイクル試験（環境信頼性試験）を行なった。具体的には、ソルダレジスト膜１６の側部の位置を半導体チップ１０の側端面から３０μｍ程度だけ内側とし、その膜厚をそれぞれ１０μｍ、５０μｍ、１５０μｍ、及び２００μｍの４種類のサンプルを用意した。さらに比較用として、第１の従来例と同様に半導体チップ１０の周縁部１０ａの上にソルダレジスト膜１６を残した状態のそれぞれ上記４種類の膜厚を持つ４種類のサンプルを用意し、併せて８種類のサンプルを用いて温度サイクル試験を行なった。その結果、本発明の構成を持つサンプルは、温度サイクル試験を１０００サイクル行なった場合でも、膜厚が１５０μｍ以下の構成ではいずれもソルダレジスト膜１６に剥離や割れ等の不良が生じなかった。しかしながら、膜厚が２００μｍの構成を持つサンプルは４００サイクルでサンプルの一部に剥離が生じた。これに対し、従来の構成を持つサンプルは、膜厚が１５０μｍ以上の構成で１００サイクルでも剥離が生じた。また、膜厚が５０μｍの構成のサンプルも４００サイクルで剥離が生じた。
【００４１】
このように、第１の実施形態によると、半導体チップ１０の主面に形成された集積回路部１１を封止し、且つその上に外部端子１４ａを持つ配線（再配線）１４を形成するためのソルダレジスト膜１６は、半導体チップ１０の主面の周縁部上には形成されない構成としているため、温度変化による熱収縮及び熱膨張による剥離が生じにくくなり、配線１４のソルダレジスト膜１６に対する密着信頼性が確実に向上する。
【００４２】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例について図面を参照しながら説明する。
【００４３】
図２は本発明の第１の実施形態の第１変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４４】
図２に示すように、各外部端子１４ａの上に、それぞれソルダレジスト膜１６の上面から突出する突起電極としての半田材等からなる金属バンプ１８を設けている。このようにすると、本発明の半導体装置を実装用基板に実装する場合に、半導体装置の外部端子１４ａと実装用基板との間の電気的な接続を確実に行なえるようになる。
【００４５】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例について図面を参照しながら説明する。
【００４６】
図３は本発明の第１の実施形態の第２変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図３において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４７】
図３に示すように、半導体チップ１０の周縁部１０ａ上において、パッシベーション膜１３の周縁部を半導体チップ１０の側端面から間隔をおいて形成し、且つソルダレジスト膜１６の側部を、パッシベーション膜１３の周縁部が露出するように形成している。このようにすると、半導体ウエハから半導体チップ１０をダイシング等により分割して得る際に、半導体チップ１０の切断面で発生し易いチッピング等の影響を受けにくくすることができる。
【００４８】
より具体的には、パッシベーション膜１３の端部は、半導体チップ１０の側端面から間隔をおいて、すなわち半導体チップ１０の主面の内側に形成されているため、パッシベーション膜１３自体が半導体チップ１０の周縁部に生じたチッピングの影響を受けにくくなる。
【００４９】
さらに、パッシベーション膜１３には、通常窒化シリコン等の比較的に硬い材料が用いられるため、半導体チップ１０に生じたチッピングがこの比較的に硬い材料からなるパッシベーション膜１３の端部で止まり易い。その上、ソルダレジスト膜１６の側部は、パッシベーション膜１３の周縁部が露出するように、すなわちパッシベーション膜１３の内側に形成されているため、たとえパッシベーション膜１３にチッピングが及んだとしても、ソルダレジスト膜１６の側部はチッピングの影響を受けにくくなる。
【００５０】
（第１の実施形態の第３変形例）
以下、本発明の第１の実施形態の第３変形例について図面を参照しながら説明する。
【００５１】
図４は本発明の第１の実施形態の第３変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図４において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５２】
図４に示すように、本変形例に係るソルダレジスト膜１６は、その四方の各側面の上部がその下部と比べて半導体チップ１０の内側に傾いたテーパ形状としている。
【００５３】
一般に、ソルダレジスト膜１６が、温度サイクル試験等の環境信頼性試験にさらされた場合に、半導体チップ１０の熱膨張係数とソルダレジスト膜１６を構成する絶縁性樹脂材の熱膨張係数との差から発生する応力により、半導体チップ１０の主面から、ソルダレジスト膜１６が剥離し易くなる。
【００５４】
しかしながら、本変形例においては、ソルダレジスト膜１６の側面の形状をその上部が半導体チップ１０の内側に傾斜して、半導体チップ１０の周縁部１０ａの上に載置する樹脂材の量を減らすことにより、該半導体チップ１０とソルダレジスト膜１６との熱膨張係数の差に起因する応力を緩和している。
【００５５】
第３変形例においては、ソルダレジスト膜１６の側面の上部が半導体チップ１０の外側に傾斜した比較例と共に環境信頼性試験を行ない、第３変形例に係る半導体装置の信頼性は比較例と比べてその信頼性が約３倍も向上することを確認している。
【００５６】
（第１の実施形態の製造方法）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００５７】
図５（ａ）〜図５（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の構成を模式的に示している。
【００５８】
まず、図５（ａ）に示すように、それぞれダイシングライン（ダイシング領域）１０ｂに囲まれた複数の集積回路部１１と、該複数の集積回路部１１とそれぞれ電気的に接続された複数のパッド電極１２と、複数の集積回路部１１をそれぞれ覆うように形成されたパッシベーション膜１３とを有する半導体ウエハ１０Ａを用意する。続いて、パッシベーション膜１３の上に配線１４を形成する。
【００５９】
具体的には、ダイシングライン１０ａに囲まれた１つのチップ領域を拡大した断面図に示すように、例えばスパッタ法により、半導体ウエハ１０Ａの全面に、チタン（Ｔｉ）とタングステン（Ｗ）との合金からなる下部層を成膜し、続いて、スパッタ法により、下部層の上に銅（Ｃｕ）からなる配線本体層を成膜して、下部層及び配線本体層からなり、膜厚が約４μｍの配線形成膜を形成する。ここで、配線材料は、銅、チタン及びタングステン以外にも、クロム（Ｃｒ）又はアルミニウム（Ａｌ）等を主成分とする金属材料が好ましく、さらには、他の導電性を有する金属材料であればよい。また、成膜方法はスパッタ法に限られず、めっき法又はスクリーン印刷法等を用いてもよい。続いて、配線形成膜の上にレジスト膜を塗布し、リソグラフィ法及びアルゴン（Ａｒ）ガス等を用いたドライエッチング法により、配線形成膜に対して、一方の端部が各パッド電極１２と接続され且つ他方の端部がそれぞれ外部端子１４ａとなるように、配線本体層及び下部層に対して順次パターニングを行なって、配線形成膜から複数の配線１４を形成する。
【００６０】
次に、図５（ｂ）に示すように、半導体ウエハ１０Ａの上に、複数の配線１４及びパッシベーション膜１３を含む全面にわたって、例えば感光性を有する絶縁性樹脂材を塗布して、ソルダレジスト形成膜を成膜する。続いて、成膜したソルダレジスト形成膜に対して、リソグラフィ法により露光及び現像を行なって、配線１４の外部端子１４ａを開口する開口部１６ａを形成することにより、ソルダレジスト形成膜からソルダレジスト膜１６を形成する。これと同時に、ソルダレジスト形成膜におけるダイシングライン１０ｂの上側部分をも除去する。ここでは、例えば、ソルダレジスト形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。また、半導体チップ１０のチップサイズは約１０ｍｍ×１０ｍｍであり、ソルダレジスト膜１６の側面がダイシング後のチップ状態の周囲から約０．１ｍｍだけ内側に位置するようにパターニングする。続いて、パターニングしたソルダレジスト膜１６に対して加熱による硬化処理（ポストキュア）を行なう。ソルダレジスト膜１６の膜厚は、ポストキュア後に約２０μｍとなるように設定している。但し、ソルダレジスト膜１６の膜厚は２０μｍに限られず、３μｍ〜１５０μｍ程度であれば良い。なぜなら、膜厚が３μｍよりも小さいと、配線１４等に対する被覆（カバレッジ）が不十分となり易く、また、１５０μｍよりも大きいと、ソルダレジスト膜１６がその端部から剥離し易くなるからである。続いて、ダイシングソー５０により、半導体ウエハ１０Ａの各ダイシングライン（ダイシング領域）１０ｂに沿って半導体ウエハ１０Ａを切断することにより、半導体ウエハ１０Ａから複数の半導体チップ１０を得る。
【００６１】
次に、図５（ｃ）に示すように、ソルダレジスト膜１６の各開口部１６ａに、外部接続端子として半田ボール等からなる金属バンプ１８を形成する。なお、半田ボールの代わりに、銅ボール等を用いてもよく、さらには、メタル印刷法により半田ペースト材（クリーム半田材）を印刷し、その後リフロー処理を行なうことにより、半田材からなる突起電極を形成することもできる。
【００６２】
なお、金属バンプ１８は、開口部１６ａを有するソルダレジスト膜１６を形成した後で且つ半導体ウエハ１０Ａをダイシングするよりも前に形成してもよい。但し、金属バンプ１８は必ずしも設ける必要はない。
【００６３】
なお、ソルダレジスト形成膜に開口部１６ａを開口するパターニングと、ソルダレジスト形成膜のダイシングライン１０ｂの上側部分を除去するパターニングとは同一の露光工程及び同一の現像工程で行なうことが好ましいが、必ずしも同一の工程で行なう必要はない。すなわち、ダイシングライン１０ｂの上側部分を除去する工程は、開口部１６ａを形成する工程よりも先に行なってもよく、また後に行なってもよい。
【００６４】
また、ソルダレジスト膜１６を構成する絶縁性樹脂材には、本実施形態のように、感光性を有する樹脂材を用いることが好ましく、これにより、リソグラフィ法によって微細なパターンを確実に形成することが可能となる。なお、非感光性樹脂材を用いる場合には、メタル印刷法等によりソルダレジスト膜１６の形成が可能である。
【００６５】
また、第３変形例のように、ソルダレジスト膜１６の側面上部が内側に傾くテーパ形状を持たせるには、現像工程における現像時間を所定時間よりも短縮したり、又はポストキュア処理の加熱時間を所定時間よりも長くしたりする。このように現像時間又は加熱時間を調整することにより、ソルダレジスト膜１６の各側面にテーパ形状を持たせることができる。
【００６６】
以上説明したように、第１の実施形態に係る製造方法よると、半導体ウエハ１０Ａをダイシングする際に、ソルダレジスト膜１６にダイシングソー５０等の切断用治具が触れることがないため、半導体チップ１０からソルダレジスト膜１６が剥離することを防止できる。その結果、ソルダレジスト膜１６の剥離に起因する配線不良等の不具合を防止することができる。
【００６７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００６８】
図６は本発明の第２の実施形態に係るＣＳＰ型の半導体装置の断面構成を示している。図６において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【００６９】
図６に示すように、第２の実施形態に係る半導体装置は、半導体チップ１０の主面に形成された集積回路部１１を保護する第１の絶縁膜としてのパッシベーション膜１３の上に、絶縁性樹脂材からなる第２の絶縁膜としての配線下地絶縁膜２６が複数のパッド電極１２を露出するように、すなわちパッド電極１２の内側に形成されている。
【００７０】
配線１４は配線下地絶縁膜２６の上に、一端が各パッド電極１２と接続され且つ他端がそれぞれ外部端子１４ａとなるように形成されている。
【００７１】
さらに、第３の絶縁膜としてのソルダレジスト膜２７は、配線１４及び配線下地絶縁膜２６を覆うと共に、配線１４の外部端子１４ａを露出する開口部２７ａを持つように形成されている。
【００７２】
第２の実施形態においても、ソルダレジスト膜２７は、半導体チップ１０の主面の周縁部１０ａの上には形成されていない。
【００７３】
ここで、ソルダレジスト膜２７は、その側面がパッド電極１２を覆う範囲において、できる限り半導体チップ１０の内側に位置するように形成することが好ましい。このようにすると、ソルダレジスト膜２７の面積及び体積が小さくなるため、配線１４が受ける、ソルダレジスト膜２７を構成する絶縁性樹脂材の硬化時の収縮応力が小さくなる。その結果、ソルダレジスト膜２７の剥離が生じにくくなるので、配線不良等を防止することができる。
【００７４】
なお、各外部端子１４ａの上に、ソルダレジスト膜２７の上面から突出する突起電極としての半田材等からなる金属バンプを設けてもよい。
【００７５】
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例について図面を参照しながら説明する。
【００７６】
図７（ａ）は本発明の第２の実施形態の第１変形例に係るＣＳＰ型の半導体装置の断面構成を示している。図７（ａ）において、図６に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７７】
図７（ａ）に示すように、配線下地絶縁膜２６がパッド電極１２の外側にまで形成されており、この場合でも、配線下地絶縁膜２６は半導体チップ１０の周縁部１０ａを露出するように形成されている。ここで、配線下地絶縁膜２６の側面は、ソルダレジスト膜２７の側面の内側にあっても外側にあってもよく、さらには両方の側面が揃っていてもよい。但し、半導体チップ１０の周縁部１０ａ上及びその近傍に位置する樹脂材は、該樹脂材の硬化時の収縮応力により剥がれやすいため、樹脂材の量を減らす方が好ましい。従って、ソルダレジスト膜２７の底面積が配線下地絶縁膜２６の底面積よりも小さくなるように、ソルダレジスト膜２７の側面を配線下地絶縁膜２６の側面よりも内側に位置するように形成することが好ましい。
【００７８】
なお、各外部端子１４ａの上に、ソルダレジスト膜２７の上面から突出する突起電極としての半田材等からなる金属バンプを設けてもよい。
【００７９】
第１変形例においては、ソルダレジスト膜２７の端部の厚さは、配線下地絶縁膜２６の厚さと合わせて３μｍ〜１５０μｍ程度であれば良い。なぜなら、ソルダレジスト膜２７の端部の厚さが配線下地絶縁膜２６と合わせて３μｍよりも小さいと、配線下地絶縁膜２６に十分な弾性変形量を得ることができないため、半導体装置を実装用基板に実装した後に、該半導体装置と実装用基板との熱膨張量の差を配線下地絶縁膜２６が吸収することができなくなるからである。また、逆に、ソルダレジスト膜２７の端部の厚さが配線下地絶縁膜２６と合わせて１５０μｍよりも大きいと、該ソルダレジスト膜２７及び配線下地絶縁膜２６が剥離しやすくなるからである。
【００８０】
さらに、図７（ｂ）に第２変形例に係る半導体装置を示す。
【００８１】
図７（ｂ）に示すように、パッシベーション膜１３の周縁部は半導体チップ１０の側端面から間隔をおいて形成されている。
【００８２】
さらに、ソルダレジスト膜２７の側面は配線下地絶縁膜２６の側面よりも内側に位置するように形成されていると共に、ソルダレジスト膜２７及び配線下地絶縁膜２６の各側面は、それぞれ半導体チップ１０の内側に傾いたテーパ形状に形成されている。このようにすると、半導体チップ１０の周縁部１０ａ上及びその近傍に位置する樹脂材の量が減るため、半導体チップ１０と、配線下地絶縁膜２６及びソルダレジスト膜２７との熱膨張係数の差に起因する応力が緩和する。ここでも、第２変形例に係る半導体装置と、配線下地絶縁膜２６及びソルダレジスト膜２７の側面の上部が半導体チップ１０の外側に傾斜した比較例と比較する環境信頼性試験を行なった結果、第２変形例に係る半導体装置は、比較例と比べてその信頼性が約３倍も向上することを確認している。
【００８３】
（第２の実施形態の製造方法）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００８４】
図８（ａ）〜図８（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の構成を示している。
【００８５】
まず、図８（ａ）に示すように、それぞれダイシングライン（ダイシング領域）１０ｂに囲まれた複数の集積回路部１１と、該複数の集積回路部１１とそれぞれ電気的に接続された複数のパッド電極１２と、複数の集積回路部１１をそれぞれ覆うように形成されたパッシベーション膜１３とを有する半導体ウエハ１０Ａを用意する。続いて、パッシベーション膜１３の上に、低弾性樹脂材からなる配線下地形成膜を塗布する。ここで、低弾性樹脂材として感光性絶縁樹脂を用いると、リソグラフィ法により、配線下地形成膜に対してパッド電極１２を露出するようにパターニングして、配線下地形成膜から配線下地絶縁膜２６を形成することができる。ここでは、例えば、配線下地形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。その後、パターニングされた配線下地絶縁膜２６に対してポストキュアを行なう。このポストキュア後の配線下地絶縁膜２６の膜厚は約１０μｍであり、そのヤング率は約０．３ＧＰａ〜約７Ｇｐａである。但し、配線下地絶縁膜２６の膜厚は１０μｍに限られず、３μｍ〜１００μｍ程度であれば良い。
【００８６】
なお、配線下地絶縁膜２６の側面及び上面には配線１４が形成されるため、その側面上部が内側に傾いたテーパ形状とすることが好ましい。このようにすると、配線下地絶縁膜２６における上側の角部で配線１４が断線する等の配線不良を生じにくくなる。
【００８７】
次に、図８（ｂ）のダイシングライン１０ａに囲まれた１つのチップ領域を拡大した断面図に示すように、配線下地絶縁膜２６の上に配線１４を形成する。具体的には、例えばスパッタ法により、半導体ウエハ１０Ａの全面に、チタンとタングステンとの合金からなる下部層を成膜し、続いて、スパッタ法により銅からなる配線本体層を成膜して、膜厚が約４μｍの配線形成膜を形成する。ここで、配線材料は、銅、チタン及びタングステン以外にも、クロム（Ｃｒ）又はアルミニウム（Ａｌ）等を主成分とする金属材料が好ましく、さらには、他の導電性を有する金属材料であればよい。また、成膜方法はスパッタ法に限られず、めっき法又はスクリーン印刷法等を用いてもよい。続いて、配線形成膜の上にレジスト膜を塗布し、リソグラフィ法及びアルゴンガス等を用いたドライエッチング法により、配線形成膜に対して、一方の端部が各パッド電極１２と接続され且つ他方の端部がそれぞれ外部端子１４ａとなるように、配線本体層及び下部層に対して順次パターニングを行なって、配線形成膜から複数の配線１４を形成する。
【００８８】
次に、図８（ｃ）に示すように、半導体ウエハ１０Ａの上に、複数の配線１４及び配線下地絶縁膜２６を含む全面にわたって、例えば感光性を有する絶縁性樹脂材を塗布して、ソルダレジスト形成膜を成膜する。続いて、成膜したソルダレジスト形成膜に対して、リソグラフィ法により露光及び現像を行なって、配線１４の外部端子１４ａを開口する開口部２７ａを形成することにより、ソルダレジスト形成膜からソルダレジスト膜２７を形成する。これと同時に、ソルダレジスト形成膜におけるダイシングライン１０ｂの上側部分をも除去する。ここでは、例えば、ソルダレジスト形成膜に対する露光量を約１０００ｍＪ／ｃｍ２とし、現像時間を約６０秒としている。また、半導体チップ１０のチップサイズは約１０ｍｍ×１０ｍｍであり、ソルダレジスト膜２７の側面がダイシング後のチップ状態の周囲から約０．１ｍｍだけ内側に位置するようにパターニングする。続いて、パターニングしたソルダレジスト膜２７に対してポストキュアを行なう。ソルダレジスト膜２７の膜厚は、ポストキュア後に約８μｍとなるように設定している。但し、ソルダレジスト膜２７の膜厚は８μｍに限られず、第１の実施形態と同様の理由から３μｍ〜１５０μｍ程度であれば良い。続いて、ダイシングソー５０により、半導体ウエハ１０Ａの各ダイシングライン（ダイシング領域）１０ｂに沿って半導体ウエハ１０Ａを切断することにより、半導体ウエハ１０Ａから複数の半導体チップ１０を得る。
【００８９】
次に、図８（ｄ）に示すように、ソルダレジスト膜２７の各開口部２７ａに、外部接続端子として半田ボール等からなる金属バンプ１８を形成する。なお、半田ボールの代わりに、銅ボール等を用いても良く、さらには、メタル印刷法により半田ペースト材（クリーム半田材）を印刷し、その後リフロー処理を行なうことにより、半田材からなる突起電極を形成することもできる。
【００９０】
なお、金属バンプ１８は、開口部２７ａを有するソルダレジスト膜２７を形成した後で且つ半導体ウエハ１０Ａをダイシングするよりも前に形成しても良い。但し、金属バンプ１８は必ずしも設ける必要はない。
【００９１】
なお、ソルダレジスト形成膜に開口部２７ａを開口するパターニングと、ソルダレジスト形成膜のダイシングライン１０ｂの上側部分を除去するパターニングとは同一の露光工程及び同一の現像工程で行なうことが好ましいが、必ずしも同一の工程で行なう必要はない。すなわち、ダイシングライン１０ｂの上側部分を除去する工程は、開口部２７ａを形成する工程よりも先に行なってもよく、また後に行なってもよい。
【００９２】
また、配線下地絶縁膜２６及びソルダレジスト膜２７を構成する絶縁性樹脂材には、本実施形態のように、感光性を有する樹脂材を用いることが好ましく、これにより、リソグラフィ法によって微細なパターンを確実に形成することが可能となる。なお、非感光性樹脂材を用いる場合には、メタル印刷法等により配線下地絶縁膜２６及びソルダレジスト膜２７の形成が可能である。
【００９３】
また、第２の実施形態においては、配線下地絶縁膜２６及びソルダレジスト膜２７に同一の感光性絶縁樹脂材を用いたが、互いに異なる絶縁性樹脂材を用いてもよい。
【００９４】
このように、第２の実施形態に係る製造方法よると、半導体ウエハ１０Ａをダイシングする際に、ソルダレジスト膜２７にダイシングソー５０等の切断用治具が触れることがないため、半導体チップ１０からソルダレジスト膜２７が剥離することを防止できる。その結果、ソルダレジスト膜２７の剥離に起因する配線不良等の不具合を防止することができる。
【００９５】
なお、本発明の第１及び第２の実施形態並びに各変形例に係る半導体装置は、その用途を限定されないが、特に情報通信機器又は事務用電子機器等に用いると各機器の小型が容易となる。
【００９６】
【発明の効果】
本発明の半導体装置及びその製造方法によると、半導体チップの上に形成した新たな配線（再配線）を覆う絶縁性樹脂材からなる絶縁膜（ソルダレジスト膜）は、半導体チップの主面の周縁部上には形成されないため、半導体チップと絶縁膜との接触面積が小さくなる。さらに、半導体チップをウエハ状態からの切断により得た場合に、該絶縁膜に切断用治具が触れることがないため、半導体チップから絶縁膜が剥離することを防止でき、その結果、絶縁膜の温度収縮及び剥離に起因する新たな配線の配線不良等の不具合を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】本発明の第１の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
【図３】本発明の第１の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図４】本発明の第１の実施形態の第３変形例に係る半導体装置を示す構成断面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の模式的な構成図である。
【図６】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図７】（ａ）は本発明の第２の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
（ｂ）は本発明の第２の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図８】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の模式的な構成図である。
【図９】（ａ）及び（ｂ）は第１の従来例に係るＣＳＰ型の半導体装置を示し、（ａ）はソルダレジスト膜を剥がした状態の平面図であり、（ｂ）は（ａ）のＩＸｂ−ＩＸｂ線における構成断面図である。
【図１０】第２の従来例に係るＣＳＰ型の半導体装置を示す構成断面図である。
【符号の説明】
１０ 半導体チップ
１０Ａ 半導体ウエハ
１０ａ 周縁部
１０ｂ ダイシングライン（ダイシング領域）
１１ 集積回路部
１２ パッド電極（電極）
１３ パッシベーション膜（第１の絶縁膜）
１４ 配線
１４ａ 外部端子
１６ ソルダレジスト膜（第２の絶縁膜）
１８ 金属バンプ（突起電極）
２６ 配線下地絶縁膜（第２の絶縁膜）
２７ ソルダレジスト膜（第３の絶縁膜）
５０ ダイシングソー
Claims (16)
- 主面に形成された集積回路部、前記主面上に形成され且つ前記集積回路部と電気的に接続された電極、及び前記集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、
前記第１の絶縁膜の上に形成され、一方の端部が前記電極と接続され、他方の端部が外部端子となる配線と、
前記半導体チップの上に、前記配線及び第１の絶縁膜を覆うと共に前記外部端子を露出するように形成された絶縁性樹脂材からなる第２の絶縁膜とを備え、
前記第２の絶縁膜は、前記半導体チップの主面の周縁部上には形成されていないことを特徴とする半導体装置。 - 前記第１の絶縁膜の周縁部は、前記半導体チップの側端面から間隔をおいて形成され、且つ前記第２の絶縁膜の側部から露出していることを特徴とする請求項１に記載の半導体装置。
- 前記第２の絶縁膜は、その側面上部が前記半導体チップの内側に傾いたテーパ形状を有していることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第２の絶縁膜は、その厚さが約３μｍ以上で且つ約１５０μｍ以下であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
- 前記外部端子の上に形成され、前記第２の絶縁膜から突出する突起電極をさらに備えていることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
- 主面に形成された集積回路部、前記主面上に形成され且つ前記集積回路部と電気的に接続された電極、及び前記集積回路部を覆うように形成された第１の絶縁膜を有する半導体チップと、
前記半導体チップの上に、前記電極を露出し且つ前記第１の絶縁膜を覆うように形成された絶縁性樹脂材からなる第２の絶縁膜と、
前記第２の絶縁膜の上に形成され、一方の端部が前記電極と接続され、他方の端部が外部端子となる配線と、
前記半導体チップの上に、前記配線及び第２の絶縁膜を覆うと共に前記外部端子を露出するように形成された絶縁性樹脂材からなる第３の絶縁膜とを備え、
前記第３の絶縁膜は、前記半導体チップの主面の周縁部上には形成されていないことを特徴とする半導体装置。 - 前記第１の絶縁膜の周縁部は、前記半導体チップの側端面から間隔をおいて形成され、且つ前記第２の絶縁膜及び第３の絶縁膜の側部から露出していることを特徴とする請求項６に記載の半導体装置。
- 前記第２の絶縁膜又は前記第３の絶縁膜は、それぞれの側面上部が前記半導体チップの内側に傾いたテーパ形状を有していることを特徴とする請求項６又は７に記載の半導体装置。
- 前記第３の絶縁膜は、その端部が前記第１の絶縁膜と接触するように形成され、前記端部の厚さは約３μｍ以上で且つ約１５０μｍ以下であることを特徴とする請求項６〜８のうちのいずれか１項に記載の半導体装置。
- 前記外部端子の上に形成され、前記第３の絶縁膜から突出する突起電極をさらに備えている請求項６〜９のうちのいずれか１項に記載の半導体装置。
- 主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、前記主面上に形成され且つ前記複数の集積回路部と電気的に接続された複数の電極、及び前記複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、
前記第１の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が前記各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、前記金属膜から複数の配線を形成する第２の工程と、
前記半導体ウエハの上に、前記複数の配線及び第１の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第２の絶縁膜を成膜し、成膜した第２の絶縁膜に対して、前記各外部端子を露出する複数の開口部を選択的に形成する第３の工程と、
前記第２の絶縁膜における前記ダイシング領域の上側の領域を選択的に除去することにより、前記半導体ウエハのダイシング領域を露出する第４の工程と、
露出したダイシング領域に沿って前記半導体ウエハを分割することにより、前記半導体ウエハから複数の半導体チップを形成する第５の工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第３の工程と前記第４の工程とは一の工程であることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記第４の工程よりも後に、
前記各開口部に前記外部端子と接続される複数の突起電極を形成する工程をさらに備えていることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。 - 主面に形成され、それぞれダイシング領域に囲まれた複数の集積回路部、前記主面上に形成され且つ前記複数の集積回路部と電気的に接続された複数の電極、及び前記複数の集積回路部を覆うように形成された第１の絶縁膜を有する半導体ウエハを用意する第１の工程と、
前記半導体ウエハの上に、前記電極を露出し且つ前記第１の絶縁膜を覆うように絶縁性樹脂材からなる第２の絶縁膜を成膜する第２の工程と、
前記第２の絶縁膜の上に金属膜を成膜し、成膜した金属膜に対して、一方の端部が前記各電極と接続され且つ他方の端部がそれぞれ外部端子となるようにパターニングすることにより、前記金属膜から複数の配線を形成する第３の工程と、
前記半導体ウエハの上に、前記複数の配線及び第２の絶縁膜を含む全面にわたって絶縁性樹脂材からなる第３の絶縁膜を成膜し、成膜した第３の絶縁膜に対して、前記各外部端子を露出する複数の開口部を選択的に形成する第４の工程と、
前記第３の絶縁膜における前記ダイシング領域の上側の領域を選択的に除去することにより、前記半導体ウエハのダイシング領域を露出する第５の工程と、
露出したダイシング領域に沿って前記半導体ウエハを分割することにより、前記半導体ウエハから複数の半導体チップを形成する第６の工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第４の工程と前記第５の工程とは一の工程であることを特徴とする請求項１４に記載の半導体装置の製造方法。
- 前記第５の工程よりも後に、
前記各開口部に前記外部端子と接続される複数の突起電極を形成する工程をさらに備えていることを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168078A JP3722784B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168078A JP3722784B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014893A true JP2004014893A (ja) | 2004-01-15 |
| JP3722784B2 JP3722784B2 (ja) | 2005-11-30 |
Family
ID=30435082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168078A Expired - Lifetime JP3722784B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722784B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261549A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置 |
| CN109411368A (zh) * | 2017-08-17 | 2019-03-01 | 半导体组件工业公司 | 多面模塑半导体封装和相关方法 |
-
2002
- 2002-06-10 JP JP2002168078A patent/JP3722784B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261549A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置 |
| CN109411368A (zh) * | 2017-08-17 | 2019-03-01 | 半导体组件工业公司 | 多面模塑半导体封装和相关方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3722784B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
| KR100222299B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| US6967399B2 (en) | Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal | |
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| WO1998056041A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001332653A (ja) | 半導体装置 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP3877150B2 (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| JP4015787B2 (ja) | 半導体装置の製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |