JP2004014834A - 印刷抵抗付きマイクロ波回路 - Google Patents
印刷抵抗付きマイクロ波回路 Download PDFInfo
- Publication number
- JP2004014834A JP2004014834A JP2002166766A JP2002166766A JP2004014834A JP 2004014834 A JP2004014834 A JP 2004014834A JP 2002166766 A JP2002166766 A JP 2002166766A JP 2002166766 A JP2002166766 A JP 2002166766A JP 2004014834 A JP2004014834 A JP 2004014834A
- Authority
- JP
- Japan
- Prior art keywords
- printed resistor
- circuit
- printed
- substrate
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】移動体衛星通信用アンテナなどの耐環境性が要求されるアンテナに使用する場合、耐環境性に優れかつストリップ線路とのずれによる抵抗変化が少い印刷抵抗回路を得る。
【解決手段】印刷抵抗付きマイクロ波回路において、基板と、この基板の表面及び内部に設けられた複数の回路面と、上記基板表面の回路面に設けられた高周波信号を伝送する高周波線路部と、上記基板内部の回路面に設けられた印刷抵抗部と、上記高周波線路部と上記印刷抵抗部とを導通するスルーホールとを備えたものである。
【選択図】 図1
【解決手段】印刷抵抗付きマイクロ波回路において、基板と、この基板の表面及び内部に設けられた複数の回路面と、上記基板表面の回路面に設けられた高周波信号を伝送する高周波線路部と、上記基板内部の回路面に設けられた印刷抵抗部と、上記高周波線路部と上記印刷抵抗部とを導通するスルーホールとを備えたものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は通信装置等で用いられる高周波回路、特に回路内に抵抗部を有する印刷抵抗付きマイクロ波回路に関するものである。
【0002】
【従来の技術】
従来、この種の印刷抵抗付きマイクロ波回路として、図6に示すようなものがあった。図6は、特開平5−199022号公報に示されている従来の印刷抵抗付きマイクロ波回路の一例であり、電力分配・合成回路の機能を有するものである。
【0003】
この図において、2は誘電体基板、3はマイクロストリップ線路、4は印刷抵抗部である。この電力分配・合成回路は、通常多段に接続することにより高周波電力の分配・合成を行うウィルキンソン分配器といわれるものである。
【0004】
図7は図6で示したウィルキンソン分配器のアイソレーション抵抗部のストリップ線路と印刷抵抗部を拡大したものある。図7において、3は高周波ストリップ線路、4は印刷抵抗部、6aはランドであり、同一層に形成されている。なお、ランド6aは高周波ストリップ線路3の線幅より広く作られている。
【0005】
次に、この従来の印刷抵抗付きマイクロ波回路の動作について説明する。誘電体基板2の側面に高周波信号の入出力を行う第一、第二及び第三の端子P1、P2、P3が形成されている。またこれら端子間にマイクロストリップ線路3からなる伝送線路を形成し、第一の端子P1と第二、第三端子P2、P3間で入力信号が分配又は合成されて出力される。分配される端子P2、P3間のアイソレーションを確保するため、第二、第三端子間には抵抗成分を有する印刷抵抗部4が設けられている。この印刷抵抗は、例えば、誘電体基板上に形成された抵抗膜をエッチングすることにより所望の寸法に加工したり、シルクスクリーン印刷等により所望の寸法の抵抗膜を形成することができる。
【0006】
この図に示すように従来の印刷抵抗付きマイクロ波回路では、マイクロストリップ線路3と印刷抵抗部4は誘電体基板2の同一面上に形成されている。また、この印刷抵抗は抵抗特性を示す素材をマイクロストリップ線路の導体部とは別に誘電体基板に印刷することにより形成するのが一般的な製造方法である。このため、高周波特性に優れ、かつ薄く、小型のマイクロ波回路が得られる。
【0007】
【発明が解決しようとする課題】
ところが上記のような電力分配・合成回路を移動体衛星通信用アンテナなどに使用する場合、同一面に形成されるマイクロストリップ線路と印刷抵抗部がずれて印刷される可能性がある。ウィルキンソン分配器は印刷抵抗部の抵抗値が所望の値からずれることにより、アイソレーション特性が劣化する。最悪の場合、ストリップ線路の導体と印刷抵抗部が接触せずに形成される可能性もあり、この場合、例えばアンテナ装置としての放射特性としても大きく劣化するという問題がある。
【0008】
このマイクロストリップ線路と印刷抵抗部のずれの問題を解決するために、図7に示すようにマイクロストリップ線路と印刷抵抗部との接続部に幅広のランドを設けることも可能であるが、これは後述するような伝送性能の劣化を招くという問題がある。
【0009】
また、上記のような電力分配・合成回路を航空機などの耐環境性が要求される条件で使用する場合、マイクロストリップ線路と同一面に形成されているため、湿気に弱く、抵抗値が変化するという問題がある。なお、印刷抵抗部に樹脂をコーティングし保護することも可能であるが、後述するサスペンデッド線路のような場合には、地導体との隙間が僅かであり、手作業によるコーティングが困難であるという問題がある。また、このような印刷抵抗部は高周波回路内に複数箇所あるのが一般であるため、作業が煩雑となるという問題がある。
【0010】
本発明は上記のような問題点を解決するためになされたもので、移動体衛星通信用アンテナなどの耐環境性が要求されるアンテナに使用する場合、耐環境性に優れかつストリップ線路とのずれによる抵抗変化が少い印刷抵抗回路を得ることを目的とする。
【0011】
【課題を解決するための手段】
請求項1に係る発明である印刷抵抗付きマイクロ波回路は、基板と、この基板の表面及び内部に設けられた複数の回路面と、上記基板表面の回路面に設けられた高周波信号を伝送する高周波線路部と、上記基板内部の回路面に設けられた印刷抵抗部と、上記高周波線路部と上記印刷抵抗部とを導通するスルーホールとを備えたものである。
【0012】
また、請求項2に係る発明である印刷抵抗付きマイクロ波回路は、上記印刷抵抗部とスルーホールが、上記基板内部の回路面に設けられたランドを介して接続されているものである。
【0013】
また、請求項3に係る発明である印刷抵抗付きマイクロ波回路は、上記ランドの外形寸法が、上記印刷抵抗部の幅より小さく形成されているものである。
【0014】
また、請求項4に係る発明である印刷抵抗付きマイクロ波回路は、上記高周波線路を伝送する高周波信号の特定周波数f0と、スルーホールの物理寸法により決まる誘導性成分Lと、ランドの物理寸法により決まる容量性成分Cとが、f0=1/(2π(LC)1/2)なる関係を満たす物理寸法を有するスルーホールとランドを備えたものである。
【0015】
【発明の実施の形態】
実施の形態1.
この発明の実施の形態1に係る印刷抵抗付きマイクロ波回路について、以下、図面を参照しながら説明する。図1はこの発明の実施の形態1に係る印刷抵抗付きマイクロ波回路の断面構成を示す図である。図中、同一符号は同一または相当部分を示す。この図において、1は地導体、2は誘電体基板であって内層を備えた多層構造となっている(本図の場合は第1誘電体板と第2誘電体板の間に内層を有する)。3は高周波ストリップ線路、4は内層に設けた印刷抵抗部、5はスルーホール、6は内層に設けられたランド(スルーホールと印刷抵抗部の接続部分)であり、高周波ストリップ線路と同種の金属導体を材料とする。
【0016】
次に、この発明の実施の形態1に係る印刷抵抗付きマイクロ波回路の動作について説明する。ここでは高周波ストリップ線路をサスペンデッド線路(図に示すように、誘電体基板2が地導体1により囲まれた構造の高周波伝送線路)として説明するが、トリプレート線路などの他の高周波ストリップ線路でも動作及び効果は同様である。このような高周波ストリップ線路は、従来例で示したウィルキンソン分配器の他、様々な機能素子への適用が可能である。サスペンデッド線路は、誘電体基板2を地導体1で挟み込み、誘電体基板2上に高周波ストリップ線路を形成して構成されている。
【0017】
図1は、例えばウィルキンソン分配器のアイソレーション抵抗部の断面を表したものである。ウィルキンソン分配器のアイソレーション抵抗を印刷抵抗にて形成した場合、この発明の実施の形態1では、印刷抵抗部を基板表面に形成された高周波ストリップ線路とは異なる層(誘電体基板2の内層)に形成する。この異なる層に形成された印刷抵抗部と高周波ストリップ線路を、層間を電気的に導通させるスルーホール5及び導体からなるランド6を介して電気的に接続する。
【0018】
本発明の実施の形態1に係る印刷抵抗付きマイクロ波回路は上記のように構成され、印刷抵抗部が誘電体基板の内層に設けられる。そのため、印刷抵抗部は外部環境の影響を直接に受けることが少なくなり、温度・湿度の影響を受けることがなく、安定した抵抗値を確保し安定した高周波特性を得ることができる。
【0019】
また、従来の印刷抵抗付きマイクロ波回路の基本構成と変わらず、ビルドアップ基板などでも容易に実現できるため、低価格化が図れる利点がある。図2に本発明の実施の形態1を多層ビルドアップ基板に応用した場合の構成を示す。図において、11はビルドアップ基板のコア部、12はコア部を鋏むように両面に積み上げられた(ビルドアップされた)ビルドアップ部である。コア部及びビルドアップ部は、単一の誘電体板による構成または誘電体板を複数枚重ねた多層の構成となっている。図2では、コア部は3枚の誘電体板で構成され、コア部上下のビルドアップ部は各2枚の誘電体板で構成されている。ビルドアップ基板全体では、6層の内層を有する構成となっている。
【0020】
コア部には全ての層を貫通するスルーホールが設けられている。これは、複数の誘電体板を張り合わせた後にスルーホールを形成するためである。ビルドアップ部の個々の単一誘電体板には、上記コア部のスルーホールとは異なる位置にスルーホールが設けられている。従って、コア部にビルドアップ部を積み重ねた場合に、スルーホールの位置が重ならないことも起こりうる。つまり、ビルドアップ基板では、通常の多層基板では貫通スルーホールのみしか設けることができなかったのに対し、スルーホールの位置を自由に設定でき、基板の回路設計に自由度をもたらせることが可能となる。図2では、ビルドアップ部の内層(内層1の面)に印刷抵抗部4が設けられている。ビルドアップ基板表面のストリップ線路からスルーホールcを介し印刷抵抗部4に接続され、さらにスルーホールdを介してコア部のストリップ線路に接続されている。このように、ビルドアップ基板においても印刷抵抗部の内層化は可能である。
【0021】
実施の形態2.
図3はこの発明の実施の形態2に係る印刷抵抗付きマイクロ波回路の構成を示す図である。図において、4は印刷抵抗部、5はスルーホール、6はランドであり上記実施の形態1と同様の構成であるが、印刷抵抗部4の幅Wとランド6の外形寸法Lを次の関係があるように構成したものである。印刷抵抗部4側のランド6の外形寸法Lが印刷抵抗部4の幅Wより小さく形成する。すなわち L < W。これ以外の構成は実施の形態1と同様であり、説明を省略する。
【0022】
本発明の実施の形態2に係る印刷抵抗付きマイクロ波回路は上記のように構成されている。つまり、ランド6の外形より印刷抵抗部4の幅が大きく形成されている。そのため、実施の形態1に係る印刷抵抗付きマイクロ波回路の効果に加えて、異なる層に形成されたストリップ線路3と印刷抵抗部4の相互の位置が、スクリーン印刷あるいはエッチングのプロセスの時に多少ずれても、ランド6は印刷抵抗部4の幅をはみ出して形成される可能性は少ない。従って、高周波線路と印刷抵抗部が物理的にずれることによる、所望の抵抗値からの変化は生じることはなく、抵抗素子として安定した特性を得ることができる。
【0023】
実施の形態3.
図4は、この発明の実施の形態3に係る印刷抵抗付きマイクロ波回路の構成及び原理を示す図である。
【0024】
まず、印刷抵抗付きマイクロ波回路の基本的な動作について説明する。高周波回路の伝送性能としては、特に反射特性を良好にする必要がある。反射特性の劣化原因としては、線路の物理的不連続などによる線路の特性インピーダンスの違いにより起こるもの、高周波特有の浮遊リアクタンス成分(容量性或いは誘導性)の発生により起こるものが考えられる。
【0025】
例えば、上述の従来技術で示した図7では、高周波ストリップ線路と印刷抵抗部のずれの問題を緩和するために、ランド6aは高周波ストリップ線路3の線幅より広く作られている。高周波ストリップ線路の特性インピーダンスと印刷抵抗の値は設計により決まるが、使用する基板の誘電特性、寸法、または印刷抵抗の比抵抗(シート抵抗値)により、ストリップ線路及び印刷抵抗の幅は一般に一致しない場合がある。従って、図7のように幅が異なる線路(図7の場合、ストリップ線路3とランド6a)を接続することとなり、特性インピーダンスの差または接続する幅広ストリップ線路で発生する容量性分の影響で反射特性が劣化する問題がある。
【0026】
ところが、本発明の実施の形態3に係る印刷抵抗付きマイクロ波回路では、図4(a)に示すように、印刷抵抗部を高周波ストリップ線路と異なる層に形成し、印刷抵抗部と高周波ストリップ線路間の層間を電気的に導通させるスルーホール及び導体からなるランドを介して接続する構成としている。この構成は高周波回路的には、図4(b)に等価回路でモデル化して表すことができる。L1、L2は誘導性インダクタンス成分であり、スルーホールa、bによりそれぞれ生じる。C1、C2は容量性キャパシタンス成分であり、ランドa、bによりそれぞれ生じる。Rは抵抗であり、印刷抵抗部に対応する。
【0027】
この時例えば印刷抵抗部側に形成した円形のランドによる容量性キャパシタンス成分Cと、細線形状の層間を電気的に導通させるスルーホールにより生じる誘導性インダクタンス成分Lを所望の周波数f0において互いに打ち消すように、例えば、f0=1/(2*π*√LC) となるように設計することにより、接続部でのリアクタンスを打消し、良好な反射特性を得ることが可能となる。周波数f0としては、例えばこの素子がある周波数帯域内で使用される場合には、その周波数帯域内の周波数を、特に望ましい周波数としては帯域の中心周波数などである。上記の関係を満たすようにL、Cを決めると、対応するスルーホール、ランドの物理寸法を決めることができる。この場合、スルーホール、ランドの物理寸法は、上記関係式の制約を受けるため自由に設定することができず、例えば図5に示すように、高周波ストリップ線路の幅よりも円形スルーホールの外径の方が大きくなるということもありうる。
【0028】
本発明の実施の形態3に係る印刷抵抗付きマイクロ波回路は上記のように構成されるため、実施の形態1、2に係る印刷抵抗付きマイクロ波回路の効果に加えて、接続部でのリアクタンスを打消し、良好な反射特性を有する印刷抵抗付きマイクロ波回路を得ることができる。
【0029】
【発明の効果】
本発明の印刷抵抗付きマイクロ波回路は、上記のように構成されているので、耐環境性に優れ、伝送性能を最適化できるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施の形態1による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図2】多層ビルドアップ基板にこの発明の実施の形態1を応用したときの構成を示す図である。
【図3】この発明の実施の形態2による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図4】この発明の実施の形態3による印刷抵抗付きマイクロ波回路の構成及び原理を説明する図である。
【図5】この発明の実施の形態3による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図6】従来の印刷抵抗付きマイクロ波回路のパターン例を示す図である。
【図7】従来の印刷抵抗付きマイクロ波回路の構成を示す図である。
【符号の説明】
1 地導体、 2 誘電体基板、 3 高周波ストリップ線路、 4 印刷抵抗部、 5 スルーホール、 6、6a ランド、 11 コア部、 12 ビルドアップ部。
【発明の属する技術分野】
本発明は通信装置等で用いられる高周波回路、特に回路内に抵抗部を有する印刷抵抗付きマイクロ波回路に関するものである。
【0002】
【従来の技術】
従来、この種の印刷抵抗付きマイクロ波回路として、図6に示すようなものがあった。図6は、特開平5−199022号公報に示されている従来の印刷抵抗付きマイクロ波回路の一例であり、電力分配・合成回路の機能を有するものである。
【0003】
この図において、2は誘電体基板、3はマイクロストリップ線路、4は印刷抵抗部である。この電力分配・合成回路は、通常多段に接続することにより高周波電力の分配・合成を行うウィルキンソン分配器といわれるものである。
【0004】
図7は図6で示したウィルキンソン分配器のアイソレーション抵抗部のストリップ線路と印刷抵抗部を拡大したものある。図7において、3は高周波ストリップ線路、4は印刷抵抗部、6aはランドであり、同一層に形成されている。なお、ランド6aは高周波ストリップ線路3の線幅より広く作られている。
【0005】
次に、この従来の印刷抵抗付きマイクロ波回路の動作について説明する。誘電体基板2の側面に高周波信号の入出力を行う第一、第二及び第三の端子P1、P2、P3が形成されている。またこれら端子間にマイクロストリップ線路3からなる伝送線路を形成し、第一の端子P1と第二、第三端子P2、P3間で入力信号が分配又は合成されて出力される。分配される端子P2、P3間のアイソレーションを確保するため、第二、第三端子間には抵抗成分を有する印刷抵抗部4が設けられている。この印刷抵抗は、例えば、誘電体基板上に形成された抵抗膜をエッチングすることにより所望の寸法に加工したり、シルクスクリーン印刷等により所望の寸法の抵抗膜を形成することができる。
【0006】
この図に示すように従来の印刷抵抗付きマイクロ波回路では、マイクロストリップ線路3と印刷抵抗部4は誘電体基板2の同一面上に形成されている。また、この印刷抵抗は抵抗特性を示す素材をマイクロストリップ線路の導体部とは別に誘電体基板に印刷することにより形成するのが一般的な製造方法である。このため、高周波特性に優れ、かつ薄く、小型のマイクロ波回路が得られる。
【0007】
【発明が解決しようとする課題】
ところが上記のような電力分配・合成回路を移動体衛星通信用アンテナなどに使用する場合、同一面に形成されるマイクロストリップ線路と印刷抵抗部がずれて印刷される可能性がある。ウィルキンソン分配器は印刷抵抗部の抵抗値が所望の値からずれることにより、アイソレーション特性が劣化する。最悪の場合、ストリップ線路の導体と印刷抵抗部が接触せずに形成される可能性もあり、この場合、例えばアンテナ装置としての放射特性としても大きく劣化するという問題がある。
【0008】
このマイクロストリップ線路と印刷抵抗部のずれの問題を解決するために、図7に示すようにマイクロストリップ線路と印刷抵抗部との接続部に幅広のランドを設けることも可能であるが、これは後述するような伝送性能の劣化を招くという問題がある。
【0009】
また、上記のような電力分配・合成回路を航空機などの耐環境性が要求される条件で使用する場合、マイクロストリップ線路と同一面に形成されているため、湿気に弱く、抵抗値が変化するという問題がある。なお、印刷抵抗部に樹脂をコーティングし保護することも可能であるが、後述するサスペンデッド線路のような場合には、地導体との隙間が僅かであり、手作業によるコーティングが困難であるという問題がある。また、このような印刷抵抗部は高周波回路内に複数箇所あるのが一般であるため、作業が煩雑となるという問題がある。
【0010】
本発明は上記のような問題点を解決するためになされたもので、移動体衛星通信用アンテナなどの耐環境性が要求されるアンテナに使用する場合、耐環境性に優れかつストリップ線路とのずれによる抵抗変化が少い印刷抵抗回路を得ることを目的とする。
【0011】
【課題を解決するための手段】
請求項1に係る発明である印刷抵抗付きマイクロ波回路は、基板と、この基板の表面及び内部に設けられた複数の回路面と、上記基板表面の回路面に設けられた高周波信号を伝送する高周波線路部と、上記基板内部の回路面に設けられた印刷抵抗部と、上記高周波線路部と上記印刷抵抗部とを導通するスルーホールとを備えたものである。
【0012】
また、請求項2に係る発明である印刷抵抗付きマイクロ波回路は、上記印刷抵抗部とスルーホールが、上記基板内部の回路面に設けられたランドを介して接続されているものである。
【0013】
また、請求項3に係る発明である印刷抵抗付きマイクロ波回路は、上記ランドの外形寸法が、上記印刷抵抗部の幅より小さく形成されているものである。
【0014】
また、請求項4に係る発明である印刷抵抗付きマイクロ波回路は、上記高周波線路を伝送する高周波信号の特定周波数f0と、スルーホールの物理寸法により決まる誘導性成分Lと、ランドの物理寸法により決まる容量性成分Cとが、f0=1/(2π(LC)1/2)なる関係を満たす物理寸法を有するスルーホールとランドを備えたものである。
【0015】
【発明の実施の形態】
実施の形態1.
この発明の実施の形態1に係る印刷抵抗付きマイクロ波回路について、以下、図面を参照しながら説明する。図1はこの発明の実施の形態1に係る印刷抵抗付きマイクロ波回路の断面構成を示す図である。図中、同一符号は同一または相当部分を示す。この図において、1は地導体、2は誘電体基板であって内層を備えた多層構造となっている(本図の場合は第1誘電体板と第2誘電体板の間に内層を有する)。3は高周波ストリップ線路、4は内層に設けた印刷抵抗部、5はスルーホール、6は内層に設けられたランド(スルーホールと印刷抵抗部の接続部分)であり、高周波ストリップ線路と同種の金属導体を材料とする。
【0016】
次に、この発明の実施の形態1に係る印刷抵抗付きマイクロ波回路の動作について説明する。ここでは高周波ストリップ線路をサスペンデッド線路(図に示すように、誘電体基板2が地導体1により囲まれた構造の高周波伝送線路)として説明するが、トリプレート線路などの他の高周波ストリップ線路でも動作及び効果は同様である。このような高周波ストリップ線路は、従来例で示したウィルキンソン分配器の他、様々な機能素子への適用が可能である。サスペンデッド線路は、誘電体基板2を地導体1で挟み込み、誘電体基板2上に高周波ストリップ線路を形成して構成されている。
【0017】
図1は、例えばウィルキンソン分配器のアイソレーション抵抗部の断面を表したものである。ウィルキンソン分配器のアイソレーション抵抗を印刷抵抗にて形成した場合、この発明の実施の形態1では、印刷抵抗部を基板表面に形成された高周波ストリップ線路とは異なる層(誘電体基板2の内層)に形成する。この異なる層に形成された印刷抵抗部と高周波ストリップ線路を、層間を電気的に導通させるスルーホール5及び導体からなるランド6を介して電気的に接続する。
【0018】
本発明の実施の形態1に係る印刷抵抗付きマイクロ波回路は上記のように構成され、印刷抵抗部が誘電体基板の内層に設けられる。そのため、印刷抵抗部は外部環境の影響を直接に受けることが少なくなり、温度・湿度の影響を受けることがなく、安定した抵抗値を確保し安定した高周波特性を得ることができる。
【0019】
また、従来の印刷抵抗付きマイクロ波回路の基本構成と変わらず、ビルドアップ基板などでも容易に実現できるため、低価格化が図れる利点がある。図2に本発明の実施の形態1を多層ビルドアップ基板に応用した場合の構成を示す。図において、11はビルドアップ基板のコア部、12はコア部を鋏むように両面に積み上げられた(ビルドアップされた)ビルドアップ部である。コア部及びビルドアップ部は、単一の誘電体板による構成または誘電体板を複数枚重ねた多層の構成となっている。図2では、コア部は3枚の誘電体板で構成され、コア部上下のビルドアップ部は各2枚の誘電体板で構成されている。ビルドアップ基板全体では、6層の内層を有する構成となっている。
【0020】
コア部には全ての層を貫通するスルーホールが設けられている。これは、複数の誘電体板を張り合わせた後にスルーホールを形成するためである。ビルドアップ部の個々の単一誘電体板には、上記コア部のスルーホールとは異なる位置にスルーホールが設けられている。従って、コア部にビルドアップ部を積み重ねた場合に、スルーホールの位置が重ならないことも起こりうる。つまり、ビルドアップ基板では、通常の多層基板では貫通スルーホールのみしか設けることができなかったのに対し、スルーホールの位置を自由に設定でき、基板の回路設計に自由度をもたらせることが可能となる。図2では、ビルドアップ部の内層(内層1の面)に印刷抵抗部4が設けられている。ビルドアップ基板表面のストリップ線路からスルーホールcを介し印刷抵抗部4に接続され、さらにスルーホールdを介してコア部のストリップ線路に接続されている。このように、ビルドアップ基板においても印刷抵抗部の内層化は可能である。
【0021】
実施の形態2.
図3はこの発明の実施の形態2に係る印刷抵抗付きマイクロ波回路の構成を示す図である。図において、4は印刷抵抗部、5はスルーホール、6はランドであり上記実施の形態1と同様の構成であるが、印刷抵抗部4の幅Wとランド6の外形寸法Lを次の関係があるように構成したものである。印刷抵抗部4側のランド6の外形寸法Lが印刷抵抗部4の幅Wより小さく形成する。すなわち L < W。これ以外の構成は実施の形態1と同様であり、説明を省略する。
【0022】
本発明の実施の形態2に係る印刷抵抗付きマイクロ波回路は上記のように構成されている。つまり、ランド6の外形より印刷抵抗部4の幅が大きく形成されている。そのため、実施の形態1に係る印刷抵抗付きマイクロ波回路の効果に加えて、異なる層に形成されたストリップ線路3と印刷抵抗部4の相互の位置が、スクリーン印刷あるいはエッチングのプロセスの時に多少ずれても、ランド6は印刷抵抗部4の幅をはみ出して形成される可能性は少ない。従って、高周波線路と印刷抵抗部が物理的にずれることによる、所望の抵抗値からの変化は生じることはなく、抵抗素子として安定した特性を得ることができる。
【0023】
実施の形態3.
図4は、この発明の実施の形態3に係る印刷抵抗付きマイクロ波回路の構成及び原理を示す図である。
【0024】
まず、印刷抵抗付きマイクロ波回路の基本的な動作について説明する。高周波回路の伝送性能としては、特に反射特性を良好にする必要がある。反射特性の劣化原因としては、線路の物理的不連続などによる線路の特性インピーダンスの違いにより起こるもの、高周波特有の浮遊リアクタンス成分(容量性或いは誘導性)の発生により起こるものが考えられる。
【0025】
例えば、上述の従来技術で示した図7では、高周波ストリップ線路と印刷抵抗部のずれの問題を緩和するために、ランド6aは高周波ストリップ線路3の線幅より広く作られている。高周波ストリップ線路の特性インピーダンスと印刷抵抗の値は設計により決まるが、使用する基板の誘電特性、寸法、または印刷抵抗の比抵抗(シート抵抗値)により、ストリップ線路及び印刷抵抗の幅は一般に一致しない場合がある。従って、図7のように幅が異なる線路(図7の場合、ストリップ線路3とランド6a)を接続することとなり、特性インピーダンスの差または接続する幅広ストリップ線路で発生する容量性分の影響で反射特性が劣化する問題がある。
【0026】
ところが、本発明の実施の形態3に係る印刷抵抗付きマイクロ波回路では、図4(a)に示すように、印刷抵抗部を高周波ストリップ線路と異なる層に形成し、印刷抵抗部と高周波ストリップ線路間の層間を電気的に導通させるスルーホール及び導体からなるランドを介して接続する構成としている。この構成は高周波回路的には、図4(b)に等価回路でモデル化して表すことができる。L1、L2は誘導性インダクタンス成分であり、スルーホールa、bによりそれぞれ生じる。C1、C2は容量性キャパシタンス成分であり、ランドa、bによりそれぞれ生じる。Rは抵抗であり、印刷抵抗部に対応する。
【0027】
この時例えば印刷抵抗部側に形成した円形のランドによる容量性キャパシタンス成分Cと、細線形状の層間を電気的に導通させるスルーホールにより生じる誘導性インダクタンス成分Lを所望の周波数f0において互いに打ち消すように、例えば、f0=1/(2*π*√LC) となるように設計することにより、接続部でのリアクタンスを打消し、良好な反射特性を得ることが可能となる。周波数f0としては、例えばこの素子がある周波数帯域内で使用される場合には、その周波数帯域内の周波数を、特に望ましい周波数としては帯域の中心周波数などである。上記の関係を満たすようにL、Cを決めると、対応するスルーホール、ランドの物理寸法を決めることができる。この場合、スルーホール、ランドの物理寸法は、上記関係式の制約を受けるため自由に設定することができず、例えば図5に示すように、高周波ストリップ線路の幅よりも円形スルーホールの外径の方が大きくなるということもありうる。
【0028】
本発明の実施の形態3に係る印刷抵抗付きマイクロ波回路は上記のように構成されるため、実施の形態1、2に係る印刷抵抗付きマイクロ波回路の効果に加えて、接続部でのリアクタンスを打消し、良好な反射特性を有する印刷抵抗付きマイクロ波回路を得ることができる。
【0029】
【発明の効果】
本発明の印刷抵抗付きマイクロ波回路は、上記のように構成されているので、耐環境性に優れ、伝送性能を最適化できるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施の形態1による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図2】多層ビルドアップ基板にこの発明の実施の形態1を応用したときの構成を示す図である。
【図3】この発明の実施の形態2による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図4】この発明の実施の形態3による印刷抵抗付きマイクロ波回路の構成及び原理を説明する図である。
【図5】この発明の実施の形態3による印刷抵抗付きマイクロ波回路の構成を示す図である。
【図6】従来の印刷抵抗付きマイクロ波回路のパターン例を示す図である。
【図7】従来の印刷抵抗付きマイクロ波回路の構成を示す図である。
【符号の説明】
1 地導体、 2 誘電体基板、 3 高周波ストリップ線路、 4 印刷抵抗部、 5 スルーホール、 6、6a ランド、 11 コア部、 12 ビルドアップ部。
Claims (4)
- 基板と、この基板の表面及び内部に設けられた複数の回路面と、上記基板表面の回路面に設けられた高周波信号を伝送する高周波線路部と、上記基板内部の回路面に設けられた印刷抵抗部と、上記高周波線路部と上記印刷抵抗部とを導通するスルーホールとを備えたことを特徴とする印刷抵抗付きマイクロ波回路。
- 上記印刷抵抗部とスルーホールとは、上記基板内部の回路面に設けられたランドを介して接続されていることを特徴とする請求項1に記載の印刷抵抗付きマイクロ波回路。
- 上記ランドの外形寸法は、上記印刷抵抗部の幅より小さく形成することを特徴とする請求項2に記載の印刷抵抗付きマイクロ波回路。
- 上記高周波線路を伝送する高周波信号の特定周波数f0と、スルーホールの物理寸法により決まる誘導性成分Lと、ランドの物理寸法により決まる容量性成分Cとが、f0=1/(2π(LC)1/2)なる関係を満たす物理寸法を有するスルーホールとランドを備えたことを特徴とする請求項2に記載の印刷抵抗付きマイクロ波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166766A JP2004014834A (ja) | 2002-06-07 | 2002-06-07 | 印刷抵抗付きマイクロ波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166766A JP2004014834A (ja) | 2002-06-07 | 2002-06-07 | 印刷抵抗付きマイクロ波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014834A true JP2004014834A (ja) | 2004-01-15 |
Family
ID=30434219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166766A Pending JP2004014834A (ja) | 2002-06-07 | 2002-06-07 | 印刷抵抗付きマイクロ波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014834A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010011043A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路 |
JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
KR20200093637A (ko) * | 2018-02-28 | 2020-08-05 | 레이던 컴퍼니 | 적층 제조 기술 낮은 프로파일 신호 분배기 |
-
2002
- 2002-06-07 JP JP2002166766A patent/JP2004014834A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010011043A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路 |
JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
CN104145367A (zh) * | 2012-02-27 | 2014-11-12 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
US9263786B2 (en) | 2012-02-27 | 2016-02-16 | Tdk Corporation | Coupler, electronic component, and manufacturing method for electronic component |
CN104145367B (zh) * | 2012-02-27 | 2016-08-24 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
KR20200093637A (ko) * | 2018-02-28 | 2020-08-05 | 레이던 컴퍼니 | 적층 제조 기술 낮은 프로파일 신호 분배기 |
JP2021514540A (ja) * | 2018-02-28 | 2021-06-10 | レイセオン カンパニー | アディティブ製造技術(amt)低プロファイル信号分割器 |
KR102406488B1 (ko) * | 2018-02-28 | 2022-06-08 | 레이던 컴퍼니 | 적층 제조 기술 낮은 프로파일 신호 분배기 |
TWI805700B (zh) * | 2018-02-28 | 2023-06-21 | 美商雷神公司 | 製造功率分配器電路之方法及訊號分配器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515556B1 (en) | Coupling line with an uncoupled middle portion | |
US5929729A (en) | Printed lumped element stripline circuit ground-signal-ground structure | |
US7741929B2 (en) | Miniature quadrature hybrid | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
WO2002091515A1 (en) | Transmission line type components | |
KR20140051785A (ko) | 콤팩트한 슬롯 안테나 | |
US20200396826A1 (en) | Transmission line and mounting structure thereof | |
JP5153771B2 (ja) | 終端器 | |
US20040136169A1 (en) | Printed circuit board, a buildup substrate, a method of manufacturing printed circuit board, and an electronic device | |
JP7001154B2 (ja) | 伝送線路及びその実装構造 | |
US5949304A (en) | Multilayer ceramic package with floating element to couple transmission lines | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
EP2862228A1 (en) | Balun | |
JP4783996B2 (ja) | 積層型複合バラントランス | |
JP4198912B2 (ja) | 対称ストリップラインと非対称ストリップラインの間の遷移構造 | |
JP2004014834A (ja) | 印刷抵抗付きマイクロ波回路 | |
JP6187011B2 (ja) | プリント回路基板 | |
EP2941939B1 (en) | Printed circuit board | |
JP2010258659A (ja) | 方向性結合器 | |
US7142836B2 (en) | Microwave filter distributed on circuit board of wireless communication product | |
US20030080826A1 (en) | Method of shortening a microwave circuit and the printed circuit board made by using said method | |
JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
JPH0951208A (ja) | 多層基板 | |
JP3661326B2 (ja) | 印刷配線基板装置 | |
KR100852003B1 (ko) | 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |