JP2010258659A - 方向性結合器 - Google Patents

方向性結合器 Download PDF

Info

Publication number
JP2010258659A
JP2010258659A JP2009105042A JP2009105042A JP2010258659A JP 2010258659 A JP2010258659 A JP 2010258659A JP 2009105042 A JP2009105042 A JP 2009105042A JP 2009105042 A JP2009105042 A JP 2009105042A JP 2010258659 A JP2010258659 A JP 2010258659A
Authority
JP
Japan
Prior art keywords
conductor pattern
ground conductor
inner layer
directional coupler
line patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009105042A
Other languages
English (en)
Other versions
JP5225188B2 (ja
Inventor
Hidemasa Ohashi
英征 大橋
Yukihiro Tawara
志浩 田原
Takeshi Yuasa
健 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009105042A priority Critical patent/JP5225188B2/ja
Publication of JP2010258659A publication Critical patent/JP2010258659A/ja
Application granted granted Critical
Publication of JP5225188B2 publication Critical patent/JP5225188B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Connection Structure (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造ばらつきなどによる特性ばらつきの問題が起こりにくく、高い耐電力性を確保できるとともに、製造コストを低減できる方向性結合器を得る。
【解決手段】多層誘電体基板4の表面の中央に近接して並べられて配置された2本の結合部線路パターン2a、2bと、多層誘電体基板4の表面の端部に配置され、2本の結合部線路パターン2a、2bの長手方向の端にそれぞれ接続された4本の入出力線路パターン1a〜1dと、多層誘電体基板4の内層に設けられた内層地導体パターン6と、多層誘電体基板4の裏面に設けられた裏面地導体パターン7と、内層地導体パターン6と裏面地導体パターン7とを接続する複数のグラウンドスルーホール8とを備え、内層地導体パターン6は、2本の結合部線路パターン2a、2bが存在する領域よりも広い穴3を有する。
【選択図】図1

Description

この発明は、主としてマイクロ波帯及びミリ波帯で用いる結合線路形の方向性結合器に関するものである。
2本の線路を接近し平行に配置して結合させた結合線路形の方向性結合器は、マイクロ波、ミリ波帯などの高周波において、電力の分配や合成のための素子として用いられている(例えば、特許文献1、特許文献2参照)。このような構成では、結合度は2本の線路導体の距離によって決まり、寸法精度などの問題から高い結合度を実現することが難しい。特に、プリント基板上に形成したマイクロストリップ線路では、ストリップ導体パターンのエッジ間の結合では十分な結合度が得られないため、高い結合度を実現するためにストリップ導体の上部に別の浮遊導体を配置する構成が用いられる。
特許第2651336号公報 特開平9−116312号公報
大橋他、「誘電体装荷スリット結合形方向性結合器」、電子情報通信学会論文誌C、vol.J80−C、No.12、pp.558−567
しかしながら、従来技術には、以下のような課題がある。従来の構成では、ストリップ導体上部に別のどこにも接続されていない別の導体を配置する必要があったため、基板上に別の誘電体基板を貼り付けることが必要となり、導体間の位置精度の確保が難しく、結合度にばらつきが発生する問題があるとともに、構造や製造工程が複雑になってコストが高くなったり、信頼性が低下したりするという問題があった。また、従来の構成では、結合線路部分の特性インピーダンスを外部の入出力線路と一致させるためには、ストリップ導体の幅を入出力線路の幅より狭くすることが必要となるため、パターンの寸法精度による性能ばらつきが発生し、高い耐電力性を実現できなくなるという問題もあった。
本発明は、前記のような課題を解決するためになされたものであり、製造ばらつきなどによる特性ばらつきの問題が起こりにくく、高い耐電力性を確保できるとともに、製造コストを低減できる方向性結合器を得ることを目的とする。
本発明に係る方向性結合器は、複数の誘電体基板を積層して構成された多層誘電体基板と、前記多層誘電体基板の表面の中央に近接して並べられて配置された2本の結合部線路パターンと、前記多層誘電体基板の表面の端部に配置され、前記2本の結合部線路パターンの長手方向の端にそれぞれ接続された4本の入出力線路パターンと、前記多層誘電体基板の内層に設けられた第1の内層地導体パターンと、前記多層誘電体基板の裏面に設けられた裏面地導体パターンと、前記第1の内層地導体パターンと前記裏面地導体パターンとを接続する複数の導体柱とを備え、前記第1の内層地導体パターンは、前記2本の結合部線路パターンが存在する領域に積層方向で対応する位置に設けられた、前記領域よりも広い穴を有し、前記複数の導体柱は、前記第1の内層地導体パターンの穴の周囲に設けられているものである。
本発明に係る方向性結合器によれば、多層誘電体基板の内層の構造の工夫により、基板上に別の誘電体などを配置する必要がなく、また、ストリップ導体パターン(2本の結合部線路パターン)を太く設計することが可能であるため、製造ばらつきなどによる特性ばらつきの問題が起こりにくく、高い耐電力性を確保できるとともに、製造コストを低減できるという効果がある。また、多層誘電体基板の内層の補償パターンによって方向性を改善することが可能であり、性能の高い方向性結合器を実現することができる。
この発明の実施の形態1に係る方向性結合器の構成を示す平面図である。 図1のA−A'線断面図である。 図1のB−B'線断面図である。 この発明の実施の形態1に係る方向性結合器の内層地導体パターンを示す平面図である。 この発明の実施の形態2に係る方向性結合器の構成を示す平面図である。 図5のC−C'線断面図である。 この発明の実施の形態2に係る方向性結合器の内層地導体パターンを示す平面図である。 この発明の実施の形態3に係る方向性結合器の構成を示す平面図である。 図8のD−D'線断面図である。 この発明の実施の形態3に係る方向性結合器の内層地導体パターンを示す平面図である。 この発明の実施の形態3に係る方向性結合器の動作を説明する等価回路図である。 この発明の実施の形態4に係る方向性結合器の構成を示す平面図である。 図12のE−E'線断面図である。 この発明の実施の形態4に係る方向性結合器の内層地導体パターンを示す平面図である。 この発明の実施の形態3に係る方向性結合器において多層誘電体基板内の層間パターンずれが発生した場合の様子を示す平面図である。 図15のF−F'線断面図である。 この発明の実施の形態4に係る方向性結合器において多層誘電体基板内の層間パターンずれが発生した場合の様子を示す平面図である。 図17のG−G'線断面図である。
以下、本発明の方向性結合器の好適な実施の形態につき図面を用いて説明する。
実施の形態1.
この発明の実施の形態1に係る方向性結合器について図1から図4までを参照しながら説明する。図1は、この発明の実施の形態1に係る方向性結合器の構成を示す平面図である。図2は、図1のA−A'線断面図である。図3は、図1のB−B'線断面図である。図4は、この発明の実施の形態1に係る方向性結合器の内層地導体パターンを示す平面図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
図1−図4において、この発明の実施の形態1に係る方向性結合器は、後述する多層誘電体基板の表面の端部に配置され、後述する2本の結合部線路パターンの手方向の端にそれぞれ接続された4本の入出力線路パターン1a、1b、1c、1dと、後述する多層誘電体基板の表面の中央に近接して並べられて配置された2本の結合部線路パターン2a、2bと、複数の誘電体基板を積層して構成された多層誘電体基板4と、多層誘電体基板4の内層に設けられた内層地導体パターン(第1の内層地導体パターン)6と、多層誘電体基板4の裏面全面に設けられた裏面地導体パターン7と、内層地導体パターン6と裏面地導体パターン7とを接続する12個のグラウンドスルーホール(導体柱)8とが設けられている。
内層地導体パターン6には、略中央に、2本の結合部線路パターン2a、2bが存在する領域よりも広い四角形の穴3が設けられている。また、グラウンドスルーホール8の上端には、略ドーナツ状のランド5が設けられている。
内層地導体パターン6と入出力線路パターン1a〜1dによってマイクロストリップ線路が形成されている。結合部線路パターン2a、2bは、それぞれ両端を入出力線路パターン1a、1b及び1c、1dに接続されている。結合部線路パターン2a、2bは、入出力線路パターン1a〜1dよりもパターン幅が広くなっており、かつ、2本が接近して配置されている。
内層地導体パターン6には、図4に示すように、結合部線路パターン2a、2bの長さとほぼ同じ長さで、幅が2本の結合部線路パターン2a、2bの存在する領域より広い四角形の穴3が設けられている。この内層地導体パターン6の穴3の周囲において、内層地導体パターン6と裏面地導体パターン7は、四角形の穴3の一辺当たり3個で、合計12個のグラウンドスルーホール8によって接続されている。グラウンドスルーホールのランド5は、グラウンドスルーホール8と接続され、通常の多層基板の製造プロセスの過程でグラウンドスルーホール8の形成のために必要なものであるが、内層地導体パターン6と裏面地導体パターン7の間を接続するグラウンドスルーホール8が形成できれば無くてもかまわない。
つぎに、この実施の形態1に係る方向性結合器の動作について図面を参照しながら説明する。
この実施の形態1では、多層誘電体基板4の多層構造の上部に高周波回路を形成し、下層には別の回路を形成するような構成を想定しており、方向性結合器以外の領域では、図2に示すように、内層地導体パターン6と表面層に設けた入出力線路パターン1a〜1dで構成したマイクロストリップ線路によって高周波回路が形成される。
入出力線路パターン1a〜1dは、隣接するパターン間の間隔が十分に離れて配置されており、相互の電磁結合は無視できる。結合部線路パターン2a、2bは、接近して配置されているため電磁結合が起こり、この部分で結合線路を構成する。結合部線路パターン2a、2bの下部には、内層地導体パターン6に穴3が開けられて、グラウンドスルーホール8で内層地導体パターン6と接続された裏面地導体パターン7に接続されているため、結合部線路パターン2a、2bに対するマイクロストリップ線路構造の地導体は、裏面地導体パターン7になる。すなわち、結合線路部分においては、図3に示すように、多層誘電体基板4の厚さ全体をマイクロストリップ線路構造として用いている。
結合線路の結合度は、2本の結合部線路パターン2a、2bの間隔と、結合部線路パターン2a、2bと裏面地導体パターン7との距離の比率でほぼ決まり、地導体との距離に比べてパターン間の間隔が狭いほど結合が強くなる。通常、多層基板を用いた構成では、マイクロストリップ線路として使える層の基板の厚さを十分に厚くすることができないため、高い結合度を実現するためには、2本の導体パターンを非常に接近させる必要があり、さらに、2本の導体パターンを接近させることによって線路の特性インピーダンスが低下するため、パターン幅も細くしてインピーダンスの整合条件を満足する必要がある。
本実施の形態1では、結合線路部分が多層基板の厚さ全体を用いたマイクロストリップ線路構造となっており、結合部線路パターン2a、2b同士の間隔にくらべて結合部線路パターン2a、2bと裏面地導体パターン7の距離が大きくなるため、線路パターン間の距離をあまり狭くしなくても高い結合度が得られる。また、結合線路部分においては、ストリップ導体と地導体の距離が大きくなることから、そのままでは線路の特性インピーダンスが高くなってしまうため、所定の特性インピーダンスを確保するためにストリップ導体パターンの幅を広げる必要があり、結合部線路パターン2a、2bは入出力線路パターン1a〜1dよりもパターン幅が広くなっている。
このように、本実施の形態1では、高い結合度の方向性結合器を実現するために、結合部線路パターン2a、2bを極端に近接させて配置したり、パターン幅も細くしたりする必要がない。このため、特殊な微細パターン形成を行う必要がなく、パターンの製造誤差などによる特性変動も起こりにくいという効果がある。また、パターン間の狭い間隔による放電や細いパターン幅による焼損などの問題も起こらないため、高い耐電力性を実現できるという効果もある。
なお、結合線路部分の結合部線路パターン2a、2bの幅は、地導体とストリップ導体の距離の関係で決まるため、必ずしも結合部線路パターン2a、2bの幅を入出力線路パターン1a〜1dよりも広くする必要があるわけではない。
また、この実施の形態1では、結合線路部分の地導体として多層誘電体基板4の裏面地導体パターン7を用いたが、この裏面地導体パターン7と同じ大きさ、同じ形状で内層地導体パターン6より下側にある別の内層地導体パターン(第2の内層地導体パターン)(図示せず)を結合線路部分の地導体として用いても同様の効果が得られる。
実施の形態2.
この発明の実施の形態2に係る方向性結合器について図5から図7までを参照しながら説明する。図5は、この発明の実施の形態2に係る方向性結合器の構成を示す平面図である。図6は、図5のC−C'線断面図である。図7は、この発明の実施の形態2に係る方向性結合器の内層地導体パターンを示す平面図である。
図5〜図7において、この発明の実施の形態2に係る方向性結合器は、上記の実施の形態1に係る方向性結合器において、多層誘電体基板4の内層に帯状(長方形)の浮遊導体パターン9が設けられている。
浮遊導体パターン9は、図7に示すように、内層地導体パターン6に設けられた四角形の穴3の内部に配置されている。また、浮遊導体パターン9は、図5及び図6に示すように、結合部線路パターン2a、2bと上下に重なるように配置されている。
つぎに、この実施の形態2に係る方向性結合器の動作について図面を参照しながら説明する。
2本の結合部線路パターン2a、2bそれぞれと浮遊導体パターン9は、互いに電磁結合を起こす。この結合によって、浮遊導体パターン9を介して2本の結合部線路パターン2a、2b間の結合が増加する。このため、上記の実施の形態1に比べてより高い結合度の方向性結合器を実現することができる。
このように、本実施の形態2では、多層誘電体基板4の内層の既存のエリアに浮遊導体パターン9を形成するだけで結合部線路パターン2a、2b間の結合を強めることができるため、より結合度の高い方向性結合器を容易に実現できるという効果がある。なお、この実施の形態2では、浮遊導体パターン9を内層地導体パターン6と同じ層に設けたが、多層誘電体基板4の内層のほかの層に設けても同様の効果が得られる。
実施の形態3.
この発明の実施の形態3に係る方向性結合器について図8から図11までを参照しながら説明する。図8は、この発明の実施の形態3に係る方向性結合器の構成を示す平面図である。図9は、図8のD−D'線断面図である。図10は、この発明の実施の形態3に係る方向性結合器の内層地導体パターンを示す平面図である。図11は、この発明の実施の形態3に係る方向性結合器の動作を説明する等価回路図である。
図8〜図10において、この発明の実施の形態3に係る方向性結合器は、上記の実施の形態1に係る方向性結合器において、多層誘電体基板4の内層に帯状(長方形)の2本の浮遊導体パターン10が設けられている。
2つの浮遊導体パターン10は、図10に示すように、内層地導体パターン6に設けられた四角形の穴3の内部に配置されている。また、浮遊導体パターン10は、図8及び図9に示すように、結合部線路パターン2a、2bの両端付近の2箇所において、結合部線路パターン2a、2bと上下に重なるように配置されている。
図11において、入出力端子12a、12b、12c、12dと、入出力線路パターン1a、1b、1c、1dと、結合部線路パターン2a、2bと、キャパシタ11とが描かれている。なお、2個のキャパシタ11は、2本の浮遊導体パターン10の効果をそれぞれ等価的に示すものである。
つぎに、この実施の形態3に係る方向性結合器の動作について図面を参照しながら説明する。
上記の実施の形態1のように、内層地導体パターン6に穴3を開けて、結合部分のみ地導体の層を裏面地導体パターン7に変えた構造にすると、地導体に流れる電流はグラウンドスルーホール8を介して2つの地導体間を行き来する。非特許文献1に説明されているように、このような地導体の不連続が存在すると、不連続箇所に寄生のサセプタンス成分が発生し、結合線路の偶モードと奇モードにアンバランスを引き起こして方向性劣化などの問題を起こすことが知られている。この場合のアンバランスは、非特許文献1に記載されているのと同様に、偶モードの位相速度を低減させる効果があると考えられる。本実施の形態3は,このような問題を改善するためのものである。
2本の結合部線路パターン2a、2bそれぞれと浮遊導体パターン10は、互いに電磁結合するが、2本の浮遊導体パターン10それぞれの長さが結合部線路パターン2a、2bの長さに比べて十分に短い場合、この結合は容量性の結合が支配的になるため、図11に示すように、2本の結合部線路パターン2a、2b間にキャパシタ11が挿入されたのと等価になる。このキャパシタ11は、2本の結合部線路パターン2a、2bに同相の信号が加わる偶モードに対しては影響を与えず、逆相の信号が加わる奇モードに対しては、線路に並列に装荷されたキャパシタ11として動作する。この並列キャパシタ11は、奇モードに対して線路を伝搬する信号の速度を等価的に低減する効果があり、先に述べた地導体の不連続による寄生サセプタンスが引き起こす偶モードの位相速度低下と対となって両者のアンバランスを改善する効果がある。これによって、地導体不連続によって生じた方向性結合器の方向性劣化を改善することができる。
このように、本実施の形態3では、多層誘電体基板4の内層の既存のエリアに設けた浮遊導体パターン10の寸法を調整することにより、地導体の不連続に起因する方向性劣化を改善できるという効果がある。なお、この実施の形態3では、浮遊導体パターン10を内層地導体パターン6と同じ層に設けたが、多層誘電体基板4の内層のほかの層に設けても同様の効果が得られる。
実施の形態4.
この発明の実施の形態4に係る方向性結合器について図12から図18までを参照しながら説明する。図12は、この発明の実施の形態4に係る方向性結合器の構成を示す平面図である。図13は、図12のE−E'線断面図である。図14は、この発明の実施の形態4に係る方向性結合器の内層地導体パターンを示す平面図である。
図12〜図14において、この発明の実施の形態4に係る方向性結合器は、上記の実施の形態3に係る方向性結合器において、内層地導体パターン6に四角形の4個の突起状地導体パターン13が設けられている。なお、この突起状地導体パターン13は、上記の実施の形態1や実施の形態2にも適用することができる。
突起状地導体パターン13は、内層地導体パターン6に設けられた四角形の穴3のふちに、入出力線路パターン1a〜1dと重なるように設けられている。突起状地導体パターン13の幅は、入出力線路パターン1a〜1dのパターン幅より若干広めの幅になっている。
つぎに、この実施の形態4に係る方向性結合器の動作について図面を参照しながら説明する。
図15は、この発明の実施の形態3に係る方向性結合器において多層誘電体基板内の層間パターンずれが発生した場合の様子を示す平面図である。図16は、図15のF−F'線断面図である。
図17は、この発明の実施の形態4に係る方向性結合器において多層誘電体基板内の層間パターンずれが発生した場合の様子を示す平面図である。図18は、図17のG−G'線断面図である。
多層誘電体基板4においては、製造プロセスによって異なる層のパターン間の相対的な位置にずれを生じることがある。図15は上記の実施の形態3の構成において、多層誘電体基板4の表層の導体パターンと内層地導体パターン6及び浮遊導体パターン10の存在する層の導体パターンの間で位置ずれが発生した状態を示している。このように、表層パターンの線路の長さ方向にずれが生じた場合、図16のように、結合部線路パターン2a、2bと内層地導体パターン6が上下に重なる領域が発生する。この部分では、結合部線路パターン2a、2bの幅が広いため、内層地導体パターン6との間に大きな並列キャパシタが付加された状態になり、このキャパシタが引き起こす反射などによって方向性結合器の特性が劣化するという問題が起こる。
本実施の形態4において、図15と同様の層間の位置ずれが生じた場合は、図17、図18に示すように、幅の広い結合部線路パターン2a、2bが重なるのは、幅が狭い突起状地導体パターン13であるため、上記の実施の形態3の場合ほど大きな並列キャパシタが付加されることはなく、方向性結合器の大きな特性劣化は発生しない。また、位置ずれがない場合は、突起状地導体パターン13と入出力線路パターン1a〜1dによってマイクロストリップ線路構造が形成されるため、上記の実施の形態3の場合とほぼ同等の特性が得られる。この突起状地導体パターン13の長さを、製造プロセス上発生しうる最大の層間ずれ量と同等に選ぶことにより位置ずれの有無によらず、ほぼ良好な特性が得られる。
このように、本実施の形態4では、製造誤差などによる多層基板内の層間位置ずれによる特性劣化を抑えることができるという効果がある。
1a、1b、1c、1d 入出力線路パターン、2a、2b 結合部線路パターン、3 穴、4 多層誘電体基板、5 ランド、6 内層地導体パターン、7 裏面地導体パターン、8 グラウンドスルーホール、9 浮遊導体パターン、10 浮遊導体パターン、13 突起状地導体パターン。

Claims (6)

  1. 複数の誘電体基板を積層して構成された多層誘電体基板と、
    前記多層誘電体基板の表面の中央に近接して並べられて配置された2本の結合部線路パターンと、
    前記多層誘電体基板の表面の端部に配置され、前記2本の結合部線路パターンの長手方向の端にそれぞれ接続された4本の入出力線路パターンと、
    前記多層誘電体基板の内層に設けられた第1の内層地導体パターンと、
    前記多層誘電体基板の裏面に設けられた裏面地導体パターンと、
    前記第1の内層地導体パターンと前記裏面地導体パターンとを接続する複数の導体柱とを備え、
    前記第1の内層地導体パターンは、前記2本の結合部線路パターンが存在する領域に積層方向で対応する位置に設けられた、前記領域よりも広い穴を有し、
    前記複数の導体柱は、前記第1の内層地導体パターンの穴の周囲に設けられている
    ことを特徴とする方向性結合器。
  2. 前記多層誘電体基板の内層に設けられ、前記第1の内層地導体パターンと前記裏面地導体パターンとの間に設けられた第2の内層地導体パターンをさらに備えた
    ことを特徴とする請求項1記載の方向性結合器。
  3. 前記結合部線路パターンは、前記入出力線路パターンよりもパターン幅が広い
    ことを特徴とする請求項1又は2記載の方向性結合器。
  4. 前記多層誘電体基板の内層に設けられ、前記2本の結合部線路パターンが存在する領域に積層方向で対応する位置に設けられ、前記2本の結合部線路パターンと積層方向でかつ平行して重なる帯状の浮遊導体パターンをさらに備えた
    ことを特徴とする請求項1から請求項3までのいずれかに記載の方向性結合器。
  5. 前記多層誘電体基板の内層に設けられ、前記2本の結合部線路パターンが存在する領域に積層方向で対応する位置に設けられ、前記2本の結合部線路パターンの端部と積層方向でかつ交差して重なる帯状の2本の浮遊導体パターンをさらに備えた
    ことを特徴とする請求項1から請求項3までのいずれかに記載の方向性結合器。
  6. 前記第1の内層地導体パターンは、前記2本の結合部線路パターンが存在する領域に積層方向で対応する位置に設けられ、かつ前記穴のふちに設けられ、前記4本の入出力線路パターンの端部と積層方向で重なる4個の突起状地導体パターンを有する
    ことを特徴とする請求項1から請求項5までのいずれかに記載の方向性結合器。
JP2009105042A 2009-04-23 2009-04-23 方向性結合器 Expired - Fee Related JP5225188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009105042A JP5225188B2 (ja) 2009-04-23 2009-04-23 方向性結合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009105042A JP5225188B2 (ja) 2009-04-23 2009-04-23 方向性結合器

Publications (2)

Publication Number Publication Date
JP2010258659A true JP2010258659A (ja) 2010-11-11
JP5225188B2 JP5225188B2 (ja) 2013-07-03

Family

ID=43319099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105042A Expired - Fee Related JP5225188B2 (ja) 2009-04-23 2009-04-23 方向性結合器

Country Status (1)

Country Link
JP (1) JP5225188B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790254A (zh) * 2012-08-10 2012-11-21 成都赛纳赛德科技有限公司 耦合孔交错分布的多孔微带定向耦合器
WO2013107432A1 (en) * 2012-01-19 2013-07-25 Huawei Technologies Co., Ltd. Surface mount microwave system
JP2016134779A (ja) * 2015-01-20 2016-07-25 日立金属株式会社 方向性結合器およびそれを用いたモジュール
JP2017520923A (ja) * 2014-06-23 2017-07-27 ブルー ダニューブ システムズ, インク.Blue Danube Systems, Inc. 多層基板における信号結合

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134702A (en) * 1974-09-18 1976-03-24 Sanyo Electric Co Suraidowakuniokeru uzumakijorokuonkiseki no keiseihoho
JPH03295302A (ja) * 1990-04-12 1991-12-26 Tokimec Inc マイクロストリップ回路の製造方法
JPH11177311A (ja) * 1997-12-16 1999-07-02 Mitsubishi Electric Corp 方向性結合器
JP2001044712A (ja) * 1999-07-28 2001-02-16 Ricoh Co Ltd ストリップ線路
JP2002057513A (ja) * 2000-08-11 2002-02-22 Denso Corp ミリ波モジュール
WO2008129961A1 (ja) * 2007-04-16 2008-10-30 Mitsubishi Electric Corporation 方向性結合器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134702A (en) * 1974-09-18 1976-03-24 Sanyo Electric Co Suraidowakuniokeru uzumakijorokuonkiseki no keiseihoho
JPH03295302A (ja) * 1990-04-12 1991-12-26 Tokimec Inc マイクロストリップ回路の製造方法
JPH11177311A (ja) * 1997-12-16 1999-07-02 Mitsubishi Electric Corp 方向性結合器
JP2001044712A (ja) * 1999-07-28 2001-02-16 Ricoh Co Ltd ストリップ線路
JP2002057513A (ja) * 2000-08-11 2002-02-22 Denso Corp ミリ波モジュール
WO2008129961A1 (ja) * 2007-04-16 2008-10-30 Mitsubishi Electric Corporation 方向性結合器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013107432A1 (en) * 2012-01-19 2013-07-25 Huawei Technologies Co., Ltd. Surface mount microwave system
CN102790254A (zh) * 2012-08-10 2012-11-21 成都赛纳赛德科技有限公司 耦合孔交错分布的多孔微带定向耦合器
JP2017520923A (ja) * 2014-06-23 2017-07-27 ブルー ダニューブ システムズ, インク.Blue Danube Systems, Inc. 多層基板における信号結合
JP2019165213A (ja) * 2014-06-23 2019-09-26 ブルー ダニューブ システムズ, インク.Blue Danube Systems, Inc. 多層基板における信号結合
JP2016134779A (ja) * 2015-01-20 2016-07-25 日立金属株式会社 方向性結合器およびそれを用いたモジュール

Also Published As

Publication number Publication date
JP5225188B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
KR101405068B1 (ko) 고주파 신호 선로
JP6526069B2 (ja) 多層基板における信号結合
TWI415560B (zh) 降低電磁輻射的結構與方法,以及電性物件與其製造方法
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
US10056669B2 (en) Transmission line
US9214715B2 (en) Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
JP2004320109A (ja) 高周波伝送線路及び高周波基板
US9564868B2 (en) Balun
US9716305B2 (en) Balun
JP5225188B2 (ja) 方向性結合器
JP6211835B2 (ja) 高周波伝送線路
WO2011008142A1 (en) Microwave filter
JP3958351B2 (ja) 伝送線路装置
US20180205130A1 (en) 90-degree hybrid circuit
JP2011015044A (ja) 導波管のチョークフランジ、及びその製造方法
JP2015035468A (ja) プリント回路基板
JP5811788B2 (ja) 方向性結合器
JP6237136B2 (ja) 方向性結合器
WO2013018257A1 (ja) 配線基板
JP5762095B2 (ja) 高周波回路基板
JP2006229872A (ja) 高周波回路
JP2008085750A (ja) 高周波伝送変換回路
JP2004194176A (ja) マイクロ波集積回路
JP2009182398A (ja) 高周波基板線路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees