JP2003532275A - プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復 - Google Patents

プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復

Info

Publication number
JP2003532275A
JP2003532275A JP2000568106A JP2000568106A JP2003532275A JP 2003532275 A JP2003532275 A JP 2003532275A JP 2000568106 A JP2000568106 A JP 2000568106A JP 2000568106 A JP2000568106 A JP 2000568106A JP 2003532275 A JP2003532275 A JP 2003532275A
Authority
JP
Japan
Prior art keywords
voltage
ferroelectric
cycles
further characterized
volts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000568106A
Other languages
English (en)
Inventor
ビクラム ジョシ，
ナラヤン ソラヤッパン，
ワルター ハルトナー，
ギュンター シンドラー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Symetrix Corp
Original Assignee
Infineon Technologies AG
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Symetrix Corp filed Critical Infineon Technologies AG
Publication of JP2003532275A publication Critical patent/JP2003532275A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 金属酸化物強誘電体薄膜（１２２）を含む集積回路が形成される。電圧サイクリング回復プロセスが、水素により生じる強誘電特性の劣化をなくすために行われる。電圧サイクリング回復プロセスは、１〜１５ボルトの振幅で１０4〜１０1 1の電圧サイクルを印加することによって行われる。３０℃〜２００℃の範囲内のより高温で電圧サイクリングを行うことにより回復が促進する。金属酸化物薄膜（１２２）は、鉛ジルコニウムチタネート（ＰＺＴ）のようなペロブスカイト材料、または好適にはストロンチウムビスマスタンタレート（ＳＢＴ）あるいはストロンチウムビスマスタンタルニオベート（ＳＢＴＮ）のような層状超格子材料を含む。集積回路製造が形成ガスアニーリングを含む場合、電圧サイクリング回復プロセスが形成ガスアニーリング後に行われる。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） １．発明の分野 本発明は、水素に曝すこと、および製造プロセスによる他のダメージから電気
的特性の劣化を低減またはなくす強誘電体集積回路を製造する方法に関する。
【０００２】 ２．問題提起 強誘電体化合物は、不揮発性集積回路メモリにおいて使用するに好都合な特性
を有している。Ｍｉｌｌｅｒの米国特許第５，０４６，０４３号を参照されたい
。キャパシタのような強誘電体デバイスが、高い残留分極、良好な抗電界、高い
疲労耐性、および低いリーク電流のような所望の電気的特性を有している場合、
不揮発性メモリとして有効である。ＰＺＴ（鉛ジルコニウムチタネート）および
ＰＬＺＴ（鉛ランタンジルコネートチタネート）のような鉛含有ＡＢＯ3タイプ
強誘電体酸化物が、集積回路での実用に向けて研究されている。層状超格子材料
酸化物もまた、集積回路での使用に向けて研究されている。Ｗａｔａｎａｂｅの
米国特許第５，４３４，１０２号を参照されたい。層状超格子材料は、ＰＺＴお
よびＰＬＺＴ化合物の強誘電体メモリにおける特性をはるかに凌駕する特性を示
す。強誘電体素子を含む集積回路デバイスが、現在製造されている。にもかかわ
らず、製造プロセス中の水素劣化による根強く残った問題は、所望の電気的特性
を有するＡＢＯ3タイプの酸化物または層状超格子材料化合物のいずれかを用い
た強誘電体メモリおよび他のＩＣデバイスの市販量の経済生産の妨げとなる。
【０００３】 集積回路における典型的な強誘電体メモリは、半導体基板、および強誘電体デ
バイス（通常強誘電体キャパシタ）と電気的接触をする金属−酸化物半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）を含む。強誘電体キャパシタは、典型的には
、第１すなわち下部電極と第２すなわち上部電極（これらの電極は典型的にはプ
ラチナを含む）との間に配置される強誘電体薄膜を含む。回路の製造中、ＭＯＳ
ＦＥＴは、シリコン基板内に欠陥を生じる状況にさらされる。例えば、ＣＭＯＳ
／ＭＯＳＦＥＴ製造プロセスは通常、イオンミリングエッチングおよびプラズマ
エッチングのような高いエネルギー工程を含む。欠陥はまた、（多くの場合５０
０℃〜９００℃の範囲の）比較的高温での強誘電体薄膜の結晶化のため熱処理中
に生じる。その結果、多くの欠陥が半導体シリコン基板の単結晶構造内に発生し
、それによりＭＯＳＦＥＴの電気的特性が劣化する。
【０００４】 ＭＯＳＦＥＴ／ＣＭＯＳのシリコン特性を回復するために、製造プロセスは典
型的には、形成ガス（すなわち水素）アニーリング（「ＦＧＡ」）工程を含み、
この工程において、ダングリングボンドのような欠陥が、水素の還元性を利用す
ることによりなくなる。周辺条件下でＨ2ガス熱処理のような水素アニーリング
を行うための様々な技術が開発されている。従来、水素処理は、３５０℃〜５５
０℃（典型的には約４００℃〜４５０℃）で約３０分間行われている。さらに、
ＣＭＯＳ／ＭＯＳＦＥＴ製造プロセスでは、（多くの場合高温下で）集積回路を
水素に曝すという他の製造工程を必要とする。このプロセスは、例えば、金属お
よび（シランまたはＴＥＯＳソース由来の二酸化シリコンの成長した）誘電体を
堆積し、水素および水素プラズマを用いたエッチングプロセスのための水素リッ
チプラズマＣＶＤプロセスである。水素を含むプロセスの間、水素は、上部電極
およびキャパシタの側面を通って強誘電体薄膜へと拡散し、強誘電体材料に含ま
れる酸素を還元する。吸収された水素はまた、金属酸化物を還元することにより
、強誘電体薄膜の表面を金属化する。これらの影響の結果、キャパシタの電気的
特性は劣化する。このことは、層状超格子材料化合物を含む強誘電体メモリでは
早急な問題である。なぜなら、これらの酸化物化合物は、特に複雑であり、水素
還元によって劣化しやすいためである。形成ガスアニーリング（ＦＧＡ）の後、
強誘電体の残留分極は、極めて低く、情報を格納するにはもはや適していない。
また、リーク電流は増大する。
【０００５】 強誘電体酸化物における所望の電気特性の水素劣化を抑制するまたはなくすた
めのいくつかの方法が、従来から報告されている。約１時間の高温（８００℃）
酸素アニーリングは、水素処理によって劣化した強誘電特性を実質的に完全に回
復させる。しかし、高温の酸素アニーリングそのものが、シリコン結晶構造に欠
陥を発生させる可能性があり、ＣＭＯＳ特性に関しては、先の任意の形成ガスア
ニーリングによるプラス効果を幾分相殺する可能性がある。また、高いエネルギ
ープロセスの工程および形成ガスアニーリング工程の間、水素による影響を最小
にするために、特別な金属層および拡散バリア層が研究されてきた。金属化方式
は典型的には、４００℃より高温の酸素含有環境下で酸化しやすい材料の使用を
伴う。（主な金属化材料である）アルミニウムは、低融点を有しており、４５０
℃より高温には耐えられ得ない。強誘電体材料を水素拡散バリア層を用いてカプ
セル化することは、事実上完全には効果的ではなく、バリア材料の堆積および除
去を含む複雑なプロセス方式を必要とする。
【０００６】 従って、水素含有および他のプロセスの工程により生じる電気的特性の劣化を
なくす強誘電体集積回路を製造する方法を見出すことが望ましい。この方法は、
実質的な変化を従来のＣＭＯＳプロセスに追加せず、強誘電体材料の水素拡散バ
リアを用いたカプセル化のような複雑化したプロセスの方式を導入しないことが
望ましい。
【０００７】 （解決手段） 本発明は、強誘電体材料酸化物における水素劣化および他の製造に関連したダ
メージによる有害な結果をなくし、さらなる複雑かつ高価なプロセスの方式を避
け、逆効果を生じる酸素アニーリングを除く集積回路における強誘電体素子を製
造する方法を提供する。高温Ｏ2回復アニーリングおよび他の複雑なプロセスの
工程（例えば、水素劣化を最小にするために上述した基本的な強誘電体の拡散バ
リアによるカプセル化）をなくすことによって、本発明による方法によれば、Ｆ
ｅＲＡＭの製造が、強誘電体素子へ残るダメージの恐れを有することなく、従来
の水素リッチプラズマプロセスおよび（表面状態を回復するための）形成ガスア
ニーリングを用いて続けることが可能となる。
【０００８】 本発明の主な特徴は、水素劣化による影響をなくすために、電圧サイクリング
回復プロセスを行うことであり、それにより強誘電体素子の所望の電気的特性お
よび強誘電特性を回復する。可能な場合、電圧サイクリング回復プロセスは、水
素プラズマプロセス、形成ガスアニーリング工程、および酸化物にダメージを与
える条件となる集積回路製造の他の高エネルギー工程の後行われる。
【０００９】 本発明の局面は、電圧サイクリング回復プロセスの結果は、電圧レベルおよび
サイクル数（すなわち周波数）に依存しているということである。電圧サイクリ
ング回復プロセスは、典型的には室温で行われる。室温において、印加される電
圧サイクル数は、約１０4サイクル〜１０11サイクルの範囲であり、印加される
電気的パルスは、１ボルト〜１５ボルトの範囲の電圧振幅を有する。サイクル数
および電圧振幅は、より高温（例えば、３０℃〜２００℃の範囲）で電圧サイク
リング回復プロセスを行うことによって下げることができる。好適には、電圧サ
イクリング回復プロセスは、約１２５℃〜１５０℃の温度で行われる。
【００１０】 集積回路製造プロセスが、形成ガスアニーリングを含む場合、その形成ガスア
ニーリングは典型的には、３００℃〜１０００℃の温度範囲で１分〜２時間の間
行われる。実験結果は、形成ガスアニーリングを約４００℃〜４５０℃の温度範
囲で約３０分間行うと、電圧サイクリング回復プロセスを１０ボルトにて１０5
〜１０6の電圧サイクルで、または５ボルトにて１０9サイクル行う場合には強誘
電体素子の強誘電特性および電気的特性が、実質的に完全に回復することを示し
た。
【００１１】 本発明の他の特徴は、強誘電体素子が金属酸化物を含むということである。金
属酸化物材料が、ＰＺＴ（鉛ジルコニウムチタネート）およびＰＬＺＴ（鉛ラン
タンジルコネートチタネート）のようなＡＢＯ3タイプペロブスカイト化合物で
あり得る。好適には、金属酸化物は、ストロンチウムビスマスタンタレート（Ｓ
ＢＴ）またはストロンチウムビスマスタンタルニオベート（ＳＢＴＮ）のような
強誘電体層状超格子材料である。
【００１２】 本発明の多くの他の特徴、目的、および利点は、添付の図面とともに以下の説
明を読むことにより明らかとなる。
【００１３】 （好適な実施形態の詳細な説明） １．概要 強誘電体集積回路デバイスを示す図１〜３、５、および６は、実際の集積回路
デバイスの任意の特定の部分についての実際の平面図または断面図を意図しない
ということを理解すべきである。実際のデバイスでは、層は規則正しくなく、そ
れらの層の厚さは異なる比率を有し得る。実際のデバイスの各種の層は、湾曲し
ている場合が多く、重なり合ったエッジを有する。実際のデバイスの代わりに図
面では、そうしない場合よりも本発明の方法をより明瞭にかつ完全に示すために
用いられる理想的に描いたものを示す。また、図面は、本発明の方法を用いて製
造され得る強誘電体デバイスの数えきれない改変例のうち１つのみを表す。図１
は、強誘電体キャパシタと電気的に接続した電界効果トランジスタの形態におい
てスイッチを含む強誘電体メモリを示す。図２は、下にあるスイッチ素子に対し
てプラグを介して接続されたスタック型強誘電体キャパシタを含む強誘電体メモ
リを示す。しかし、図３に示すような強誘電体素子をスイッチ素子に組み込んだ
強誘電体ＦＥＴメモリを製造するために、本発明の方法を用いることも企図して
いる。このような強誘電体ＦＥＴについては、ＭｃＭｉｌａｎの米国特許第５，
５２３，９６４号に記載されている。同様に、本発明の方法を用いて製造された
ほかの集積回路も他の素子および他の材料の組成を含み得る。
【００１４】 図１では、本発明の方法により製造され得る例示的な不揮発性強誘電体メモリ
セルの断面図を示す。ＭＯＳＦＥＴおよび強誘電体キャパシタ素子を含む集積回
路を製造する一般的な製造工程については、Ｙｏｓｈｉｍｏｒｉの米国特許第５
，５６１，３０７号に記載される。一般的な製造方法は、他の参考文献にも記載
される。従って、図１の回路の素子は、本明細書中では示されるのみである。
【００１５】 図１において、フィールド酸化物領域１０４は、シリコン基板１０２の表面に
形成される。ソース領域１０６およびドレイン領域１０８は、シリコン基板１０
２内に互いに離れて形成される。ゲート絶縁層１１２は、ソース領域１０６とド
レイン領域１０８との間のシリコン基板１０２上に形成される。さらに、ゲート
電極１１０は、ゲート絶縁層１１２上に形成される。これらのソース領域１０６
、ドレイン領域１０８、ゲート絶縁層１１２、およびゲート電極１１０が合わさ
ってＭＯＳＦＥＴ１１３を形成する。
【００１６】 ＢＰＳＧ（ボロンドープドホスホシリケートリンガラス）から作られる中間誘
電体層（ＩＬＤ）１１４は、基板１０２およびフィールド酸化物領域１０４上に
形成される。接着層１１６はＩＬＤ１１４の一部に形成され、その後強誘電体薄
膜キャパシタ１１８が接着層１１６上に形成される。接着層１１６は、例えば、
チタンから作られ、典型的には２０ｎｍ（ナノメートル）の厚さを有する。
【００１７】 強誘電体キャパシタ１１８は、好適にはシリコン半導体、ガリウムヒ素半導体
または他の半導体、あるいは二酸化シリコン、ガラスまたは酸化マグネシウム（
ＭｇＯ）のような絶縁体を含み得る従来のウェハ１４０上に形成される。強誘電
体キャパシタの上部電極および下部電極には、従来よりプラチナを含む。下部電
極が、プラチナ、パラジウム、銀、および金のような非酸化貴金属を含むことが
好ましい。貴金属に加えて、アルミニウム、アルミニウム合金、アルミニウムシ
リコン、アルミニウムニッケル、ニッケル合金、銅合金、およびアルミニウム銅
のような金属が、強誘電体メモリの電極用に用いられ得る。チタンのような接着
層は、電極と隣接するその下にある回路の層または上にある回路の層との接着を
促進する。
【００１８】 図１では、強誘電体キャパシタ１１８は、プラチナから作られた２００ｎｍの
厚さを有する下部電極１２０、下部電極１２０上に形成された強誘電体薄膜１２
２、および強誘電体薄膜１２２上に形成されたプラチナから作られ２００ｎｍの
厚さを有する上部電極１２４を含む。強誘電体薄膜１２２の組成および構造につ
いては以下でより詳細に述べる。
【００１９】 ＮＳＧ（ノンドープシリケートガラス）から作られた第２の中間誘電体層（Ｉ
ＬＤ）１２８が、ＩＬＤ１１４上に形成される。ＰＳＧ（ホスホシリケートガラ
ス）膜またはＢＰＳＧ膜もまたＩＬＤ１２８に用いられ得る。開口部１１４Ａは
、ＩＬＤ１１４およびＩＬＤ１２８を通って選択的に開けられて、ソース領域１
０６およびゲート領域１０８を露出させる。ソース電極配線１３０およびドレイ
ン電極配線１３２は、開口部１１４Ａを埋めるように形成される。他の開口部１
２８Ａが、ＩＬＤ１２８を通って選択的に開けられ、上部電極１２４および下部
電極１２０を露出させる。上部電極配線１３４および下部電極配線１３６は、こ
れらの開口部１２８Ａを埋めるように形成される。ドレイン電極配線１３２は、
上部電極配線１３４と電気的に接続される。これらの配線１３０、１３２、１３
４および１３６の各々は、Ａｌ−Ｓｉから作られ、約３００ｎｍの厚さを有して
いる。
【００２０】 本発明の電圧サイクリング回復処理は、典型的には、配線の堆積および集積回
路における還元条件を生じる他の処理工程（特にＦＧＡ）の後に行われる。
【００２１】 図２では、本発明の方法により製造され得る例示的な不揮発性強誘電体メモリ
セルの別の実施形態の断面図を示す。図２のメモリは、スイッチ上にキャパシタ
が配置されたスタック型不揮発性強誘電体メモリセルである。図２は、フィール
ド酸化物領域２０４、ソース領域２０６、ドレイン領域２０８およびゲート領域
２１０を示す。ソース領域２０６は、バイア２３０を金属化した回路接続層２３
１に配線することにより接続される。ドレイン領域２０８は、バイア２３６をＩ
ＬＤ２１４を介して下部電極２２０に配線することにより接続される。強誘電体
薄膜２２４は下部電極２２０上に配置され、上部電極２２４が薄膜２２２上にあ
る。パターニング後、層２２０、２２２、および２２４がキャパシタ２１８を形
成し、ＩＬＤ２２８で覆われる。
【００２２】 図３では、本発明の方法により製造され得る例示的な不揮発性強誘電体トラン
ジスタの断面図を示す。ソース領域３０６およびドレイン領域３０８がシリコン
半導体基板３０２に配置される。強誘電体薄膜３２２は、基板３０２上に配置さ
れ、薄膜３２２の一部３２１がソース領域３０６と接触し、薄膜３２２の一部３
２３がドレイン領域３０８と接触する。上部電極層３２４は、基礎にある集積回
路と電気的に接触する。
【００２３】 強誘電体薄膜１２２、２２２、３２２の組成は適切な強誘電体材料の群から選
択され得る。これらの材料には、チタネート（例えば、ＢａＴｉＯ3、ＳｒＴｉ
Ｏ3、ＰｂＴｉＯ3（ＰＴ）、（ＰｂＬａ）（ＺｒＴｉ）Ｏ3（ＰＬＺＴ）、Ｐｂ
（ＺｒＴｉ）Ｏ3（ＰＺＴ））またはニオベート（例えば、ＫＮｂＯ3）のような
ＡＢＯ3タイプペロブスカイト、および好適には層状超格子材料が挙げられるが
、これらに限定されない。
【００２４】 １９９６年５月２１日に発行された米国特許第５，５１９，２３４号は、スト
ロンチウムビスマスタンタレート（ＳＢＴ）のような層状超格子化合物が、強誘
電体用途において、従来の最良とされた材料と比較して優れた特性を有し、高誘
電率および低いリーク電流を有することを開示している。１９９５年７月１８日
に発行された米国特許第５，４３４，１０２号および１９９５年１１月２１日に
発行された米国特許第５，４６８，６８４号では、これらの材料を実際の集積回
路に組み込むプロセスを開示している。金属酸化物のＳｒＢｉ2Ｔａ2Ｏ9（ＳＢ
Ｔ）およびＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）（ここで０≦ｘ≦１）
のような強誘電体層状超格子材料は、不揮発性メモリ用途（ＦｅＲＡＭ）におい
てキャパシタ誘電体として使用するために現在開発中である。
【００２５】 用いられる用語「化合物」は、正確には均一な物質を指し、理想的な分子全て
が同じ化学元素および構造を含む。用語「材料」は、異なる成分の分子を含み得
る。例えば、層状超格子材料のストロンチウムビスマスタンタルニオベートは、
相互に結合した結晶格子を含んでおり、これは２つ異なる原子種（タンタルおよ
びニオブ）が、そうでなければ一様な結晶構造であるＢサイト位置を多様に占め
る。にもかかわらず、用語「層状超格子材料」、「層状超格子化合物」および「
層状超格子材料化合物」は、本明細書中では実質的に互換性をもって用いられ、
それらの意味することは前後関係から明らかである。
【００２６】 用語「基板」は、集積回路が形成されるその下にあるウェハ１０２、およびＢ
ＰＳＧ層１１４のような薄膜層が堆積される任意の物体を意味し得る。この開示
内容において、「基板」は、目的の層が適用される物体を意味すべきである。例
えば、本出願人らが１２０のような下部電極について論じる場合、基板は電極１
２０が形成される層１１６および１１４を含む。
【００２７】 用語「薄膜」は、集積回路の分野で用いられるように本明細書中で用いられる
。一般に、「薄膜」は、厚さが１ミクロン未満の膜を意味する。本明細書中で開
示される薄膜は、全ての例において、その厚さが０．５ミクロン未満である。好
適には、強誘電体薄膜１２２、２２２、３２２は、２０ｎｍ〜３００ｎｍの厚さ
であり、最も好適には１２０ｎｍ〜２５０ｎｍの厚さである。これらの集積回路
分野の薄膜を集積回路分野と適合しない全体的に異なるプロセスによって形成さ
れる巨視的なキャパシタ分野の層状キャパシタと混同すべきではない。
【００２８】 本明細書中の用語「化学量論」は、層状超格子材料のような材料からなる固体
膜、または材料を形成する前駆体の両方に提供され得る。「化学量論」が固体薄
膜に適用される場合、最終的な固体薄膜中の各元素の実際の相対量を示す式を指
す。前駆体に適用する場合には、前駆体中の金属のモル比を示す。「平衡な」化
学量論式は、各原子が結晶格子の全てのサイトが占められた状態にある、材料の
完全な結晶構造を形成するのに足りる程度あるという式であるが、実際には室温
において結晶には必ずいくつかの欠陥がある。例えば、ＳｒＢｉ2（ＴａＮｂ）
Ｏ9およびＳｒＢｉ2（Ｔａ1.44Ｎｂ0.56）Ｏ9の両方は、平衡な化学量論式であ
る。それとは逆に、ストロンチウムビスマスタンタルニオベートの前駆体（前駆
体中のストロンチウム、ビスマス、タンタル、ニオブのモル比はそれぞれ１、２
．１８、１．４４、および０．５６である）は、本明細書中では非平衡「化学量
論」式ＳｒＢｉ2.18（Ｔａ1.44Ｎｂ0.56）Ｏ9で表される。なぜなら、この式に
は完全な結晶構造を形成するために必要とされるより多くの過剰ビスマスを含む
ためである。この開示内容において、金属元素の「過剰」量とは、全ての原子サ
イトが占められ、残っている任意の量の金属が全くない状態で、所望の材料を作
るために存在する他の金属と結合するのに必要とされるよりも多い量を意味する
。しかし、当該分野において公知であるように、ビスマス酸化物は極めて揮発性
であり、本発明による電子デバイスを製造する際に高温を用いるので、本発明の
プロセスによって作られた固体強誘電体層１２２、２２２、３２２、４２２中の
ビスマスのモル比は、一般的に前駆体の化学量論式中のモル比よりも少なくなる
。しかし、本発明のプロセスによって作られた強誘電体層１２２、２２２、３２
２、４２２中のストロンチウム、タンタル、およびニオブのモル比は、前駆体の
化学量論式に与えられたモル比に極めて近いか、または同一である。Ｗａｔａｎ
ａｂｅらに発行された米国特許第５，４３４，１０２号を参照されたい。
【００２９】 化学量論的に平衡よりも多い量の超格子ジェネレータ元素またはＢサイト元素
の量を含む前駆体から作られた層状超格子材料は、平衡な化学量論式に対応する
金属量を含む前駆体から作られた材料に比べて、水素による劣化に対してより耐
性があるということもまた、当該分野において公知である。例えば、平衡式に存
在するよりも多くまたはそれに加えて少なくとも１つの金属（例えばビスマスお
よびニオブ）の前駆体中の量により水素劣化が抑制される。
【００３０】 ２．好適な方法の説明 図４の図は、図１に示される強誘電体メモリを作るために本発明の方法を含む
プロセス４１０の製造工程のフローチャートである。工程４１２において、半導
体基板が提供されて、その基板上にスイッチが工程４１４で形成される。スイッ
チは典型的にはＭＯＳＦＥＴである。工程４１６において、絶縁層がスイッチン
グ素子を形成されるべき強誘電体素子から絶縁するために形成される。工程４１
８において、下部電極が形成される。好適には、電極はプラチナから作られ、約
２００ｎｍの厚さの層を形成するようにスパッタリング堆積される。好適な方法
において、チタンまたは窒化チタンから作られる約２０ｎｍの接着層が、電極を
堆積する前にこの工程で形成される。工程４２２において、強誘電体薄膜が下部
電極に適用される。好適な方法において、強誘電体薄膜は、層状超格子材料を含
む。ＭＯＣＶＤ法が、薄膜を形成するために最も好適な方法である。強誘電体薄
膜はまた、スピンコーディングまたは米国特許第５，４５６，９４５号に記載さ
れるようなミスト堆積法等の液体堆積技術を用いて適用され得る。工程４２０に
おいて、所望の強誘電体薄膜を形成する層状超格子材料の化学的前駆体を調製す
る。通常、前駆体溶液は化学的前駆体化合物を含む市販の溶液から調製される。
好適な実施形態では、式ＳｒＢｉ2Ｔａ2Ｏ9にほぼ相当するストロンチウム、ビ
スマス、およびタンタルの元素の相対モル比を含む前駆体溶液を利用する。別の
好適な実施形態では、式ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ここでｘは約０．５
である）にほぼ相当するストロンチウム、ビスマス、タンタル、およびニオブの
元素の相対モル比を含む前駆体溶液を利用する。好適には、市販の溶液において
供給される各種の前駆体の濃度は、工程４２０において特定の製造条件または操
作条件に適応するように調製される。例えば、層状超格子薄膜用の市販の溶液に
おける各種の元素の化学量論量は、ＳｒＢｉ2.18（Ｔａ1.44Ｎｂ0.56）Ｏ9であ
り得る。しかし、この溶液に過剰ニオブまたはビスマスを添加して、水素アニー
リングによる劣化から強誘電体化合物を保護する過剰酸化物を生成することが望
ましくあり得る。好適には、適用工程４２２の後に処理工程４２４が続く。処理
工程４２４は、好適には液体堆積の場合には乾燥工程（急速熱処理（ＲＴＰ）の
ような高温での結晶化のサブ工程）を含み、適用工程４２２中または後、紫外線
照射による処理を含み得る。例えば、典型的なスピンオン製法では、前駆体のコ
ートを適用して乾燥し得る。次いで他の前駆体のコートを適用して乾燥し得る。
適用工程４２２および処理工程４２４が数回繰り返され得る。次いで工程４２６
において、処理した膜を酸素中でアニーリングし、得られた強誘電体薄膜を形成
する。工程４２２〜４２６に続いて、工程４２８で上部電極が形成される。工程
４２８および他の工程は典型的には、ターゲットのスパッタリング、イオンミリ
ングまたはＲＩＥエッチング、およびアッシングのような高エネルギーによる材
料の堆積およびパターニングのサブ工程を含む。工程４３０で回路が一般的に完
成し、多くのサブ工程、例えばＩＬＤの堆積、パターニングおよびミリング、な
らびに配線層の堆積を含み得る。
【００３１】 工程４３２において、ワークピースの水素アニーリングが、酸素熱処理および
他の高エネルギープロセス工程によってシリコン基板中に生じた欠陥を十分にな
くすように選択された温度およびアニーリング時間で行われる。水素アニーリン
グ工程は、好適には、大気条件下でＨ2ガス混合物（例えば、Ｎ2中に１〜５％Ｈ2 を含む）を用いて形成ガスアニーリング（ＦＧＡ）により行われる。なぜなら
この工程は他の代替工程よりも複雑でないためである。好適には、形成ガスアニ
ーリングは、４００〜４５０℃の範囲の温度で約３０分行われる。
【００３２】 工程４３４において、本発明の電圧サイクリング回復プロセスは、水素化条件
または還元条件をもたらす水素アニーリングおよび他のプロセスの工程の結果劣
化した強誘電体素子の電気的特性を回復するために行われる。電圧サイクリング
回復プロセスは、強誘電体素子において水素還元による電気的特性の劣化を効果
的になくす。電圧サイクリング回復プロセスの有利な効果は、一般に電圧が増大
するにつれて、ならびに電圧サイクル数が増加するにつれて増大する。一般的な
見地からすると、本発明の電圧サイクリングプロセスは、、プロセス条件の範囲
内で行われ得る。例えば、電圧サイクリング回復は、より低い電圧（一般的に１
〜５ボルトの範囲の集積回路デバイスの通常の動作電圧の範囲）で行われ得る。
１〜５ボルトの範囲のより低い電圧で、好適には約１０9電圧サイクルが行われ
る。電圧サイクリング回復プロセスはまた、より高い電圧、例えば１０〜１５ボ
ルトの範囲で行うこともできる。１０ボルトの高電圧で、より少ないサイクル数
（すなわち約１０4サイクル）により回復をもたらす。ちょうど上述した２つの
例と異なる印加電圧レベルおよび電圧サイクル数の組み合わせを用いても、同様
の回復レベルをもたらし得る。一方、より高い電圧でより少ないサイクル数によ
り回復プロセスのサイクリング時間を減少し、かつ強誘電体材料の疲労を最小に
する。一方、１０〜１５ボルトと同じ高さの電圧サイクリングは、３〜５ボルト
の最大電圧で動作するように設計された集積回路デバイスにダメージを与え得る
。より高温（例えば３０°〜２００℃の範囲、好適には約１２５℃）で電圧サイ
クリング回復プロセスを行うことにより、印加電圧およびサイクル数を減らすこ
とができる。より高温の場合、強誘電体材料の抗電界Ｅｃは低下する。従って、
抗電界Ｅｃに対する印加電圧の比が増大する。これは、より高電圧でサイクリン
グを行った場合と同じ効果である。好適には、印加電圧、電圧サイクル数、およ
びプロセス温度は、回復レベル、回復プロセス期間、材料のサイクリングによる
疲労、ならびに電圧および温度の両方に対する回路の感度を含む様々な基準を最
大にするように選択される。実験結果は、ＳＢＴキャパシタにおける電圧サイク
リング回復が、約１２５℃で最大レベルに達し、２００℃より高温で減少し始め
たということを示す。
【００３３】 本発明の電圧サイクリング回復プロセスは、ＡＢＯ3タイプペロブスカイトお
よび層状超格子材料を含む金属酸化物強誘電体材料の電気的特性を回復する際に
効果的である。特に、実験では、電圧サイクリング回復プロセス処理が、一般的
な化学量論式ＳｒＢｉ2Ｔａ2Ｏ9にほぼ相当する組成を有する前駆体液体から作
られた層状超格子化合物の所望の強誘電特性を回復する際に効果的であるという
ことを示した。
【００３４】 図５は、大きく拡大して示される基板５００上に本発明により製造された薄膜
キャパシタ５９６、５９８、および６００の例示的なウェハの上面図である。図
６は、線６−６に沿った図５の断面の一部であり、本発明により製造された薄膜
キャパシタデバイスを示す。二酸化シリコン層６０４は、シリコン結晶基板６０
２上に形成される。チタン接着層６１６が、二酸化シリコン層６０４上に形成さ
れる。次いで、プラチナから作られる下部電極６２０が、接着層６１６上にスパ
ッタリング堆積される。層６２２は強誘電体薄膜であり、層６２４はプラチナか
ら作られた上部電極を示す。
【００３５】 （実施例１） 形成ガスアニーリング（ＦＧＡ）前のストロンチウムビスマスタンタレートキ
ャパシタの強誘電特性を調べた。ＦＧＡ後、１ボルト間隔ずつで１〜１０ボルト
の間において、約１０5バイポーラ電気的サイクルを印加した影響を測定した。
【００３６】 Ｋｏｊｕｎｄｏ Ｃｈｅｍｉｃａｌ Ｃｏｒｐｏｒａｔｉｏｎから市販されて
いるストロンチウムビスマスタンタレート（ＳＢＴ）前駆体溶液からキャパシタ
を製造した。溶液は、化学量論式ＳｒＢｉ2Ｔａ2Ｏ9に相当する化学的前駆体の
量を含んだ。０．２ｍｏｌ／ｌ前駆体市販溶液は、ビスマス２−エチルヘキサノ
エート、ストロンチウム２−エチルヘキサノエート、およびタンタル２−エチル
ヘキサノエートを含んだ。層状超格子化合物を含む強誘電体キャパシタをＷａｔ
ａｎａｂｅの米国特許第５，４３４，１０２号に記載の方法により一般的に前駆
体溶液から形成した。
【００３７】 一連のｐ型１００Ｓｉウェハ基板６０２を酸化して、二酸化シリコン層６０４
を形成した。１０〜２０ｎｍの範囲の厚さを有するチタン接着層６１６を基板上
に堆積し、次いで１００〜３００ｎｍの範囲の厚さを有する下部プラチナ電極６
２０を接着層６１６上にスパッタリング堆積した。これらを６５０℃酸素中で３
０分アニーリングをし、低真空中１８０°で３０分脱水した。堆積前に、０．２
モル／ｌのＳＢＴ前駆体溶液をｎ−ブチルアセテートを用いて０．１２モル／ｌ
濃度まで希釈した。ＳＢＴ前駆体の０．１２モル／ｌ溶液のスピンコートを１８
００ｒｐｍで３０秒間下部電極６２０上に堆積した。これを１６０℃で１分間脱
水した（ただし、２６０℃までの４分間を含む）。堆積スピンコートおよび脱水
工程の順で繰り返した。コーティングを急速熱アニーリング（ＲＴＡ７２５℃３
０秒、１００℃／秒）を用いて結晶化した。これらの工程により１７０ｎｍの厚
さを有する強誘電体薄膜６２２を形成した。ウェハおよび堆積した層をＯ2ガス
またはＮ2ガス中８００℃で６０分間第１のアニーリングを行った。１００〜２
００ｎｍの範囲の厚さを有する上部電極層６２４を形成するために、プラチナを
スパッタリング堆積した。プラチナおよびストロンチウムビスマスタンタレート
層をミリングして、キャパシタを形成し、次いでアッシングを行い、その後Ｏ2
ガスまたはＮ2ガス中８００℃で３０分間第２のアニーリングを行った。キャパ
シタは、７８５４μｍ2の表面積を有した。
【００３８】 第１のキャパシタには形成ガスアニーリング（ＦＧＡ）を行わなかった。第２
のキャパシタには、大気条件下でＨ2−Ｎ2（Ｈ2 ５％）ガス混合物中４３０℃で
３０分間ＦＧＡを行った。次いで、２つのキャパシタの電気的特性を同時に測定
しながら一連の電圧サイクリング工程を行った。
【００３９】 電圧サイクリングおよび同時測定の２つの「掃引（ｓｗｅｅｐ）」の各々につ
いて、１０ｋＨｚで約１０5バイポーラ電気的パルスを第１のキャパシタ（「Ｆ
ＧＡなし」）および第２のキャパシタ（「ＦＧＡ後」）に１ボルト間隔ずつで１
〜１０ボルトまで印加した。印加したバイポーラ電圧は、三角電圧曲線に従った
。最大電圧振幅を１ボルト間隔で１〜１０ボルトまで増加させた。例示的な結果
を図７および８に示す。
【００４０】 図７は、例示的なストロンチウムビスマスタンタレートテストキャパシタ（一
方は「ＦＧＡなし」であり、他方は「ＦＧＡ後」である）において、印加電圧の
関数としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ2）のグラフである。
ここで、２Ｐｒは、「第１の掃引」（約１０5サイクルを１ボルト間隔ずつ１〜
１０ボルトまで印加した）で測定し、その後「第２の掃引」（約１０5サイクル
を１ボルト間隔ずつ１〜１０ボルトまで印加した）で測定した。さらなるサイク
リングおよび測定は、第２の掃引曲線と異なる値とはならなかった。第１の掃引
時の２Ｐｒ値測定のプロセスは、１０5を各電圧間隔で印加することを含んだ。
従って、電圧サイクリングプロセスを２Ｐｒ値測定のそのプロセス中の各電圧値
で効果的に行った。同様に、第２の掃引時の２Ｐｒ値測定のプロセスは、１０5
を各電圧間隔で印加することを含んだ。従って、電圧サイクリングプロセスを第
２の掃引２Ｐｒ測定のプロセス中の各電圧値で効果的に行った。図７中の「ＦＧ
Ａなし」曲線上にある黒四角でプロットした２Ｐｒ値測定値は、第１の掃引の測
定および第２の掃引の測定と同じであった。図７中の「ＦＧＡ後、第１の掃引」
曲線にある低電圧側の黒三角でプロットした２Ｐｒ測定値は、ＦＧＡの結果、分
極率が実質的に低下したことを示すが、第１の掃引曲線の値もまた、電圧が増大
するに従い、ますます回復することを示した。「ＦＧＡ後、第２の掃引」曲線上
にある白抜き三角でプロットした２Ｐｒ値は、より低電圧でさえ、「ＦＧＡなし
」曲線上の値に従う。従って、第１の掃引曲線および第２の掃引曲線上のプロッ
トしたデータはともに、より高電圧（１０ボルト付近）で１０ｋＨｚのサイクリ
ングが、１０5〜１０6サイクル後のたいていの強誘電体の分極率を回復するとい
う結果になることを示す。
【００４１】 図８は、３ボルトで測定したヒステリシス曲線のグラフであり、図７の例示的
なキャパシタにおいて、電界（ｋＶ／ｃｍ）の関数として分極（μＣ／ｃｍ2）
をプロットしたものである。それぞれ、実線の曲線は「（１）ＦＧＡなし」であ
り、点線の曲線は、４３０℃３０分のＦＧＡ後にの第１の掃引中に測定した「（
２）ＦＧＡ後」であり、破線の曲線は、第１の掃引後に１ボルト間隔ずつ１〜１
０ボルトまで１０5サイクル印加して測定した「（３）１〜１０Ｖ後」である。
つまり、図８のヒステリシス曲線は、３ボルトでプロットした図７のグラフにお
いて３つの測定したものに対応する。最初のヒステリシス曲線（実線の曲線「（
１）ＦＧＡなし」）は、良好な強誘電特性に関連する箱型および約１４μＣ／ｃ
ｍ2の２Ｐｒ値を有する。点線の曲線「（２）」は、実質的に水平方向にフラッ
トであり、乏しい強誘電特性およびほんの約３μＣ／ｃｍ2の２Ｐｒ値を示す。
それとは逆に、第１の掃引の電圧サイクリング後、１〜１０ボルトまで測定した
破線の曲線「（３）」は、曲線（１）に対して垂直方向に箱型であり、良好な強
誘電特性を示す。従って、図８は層状超格子材料の強誘電特性が、１０ボルトで
１０5〜１０6電圧サイクルの電圧サイクリング回復プロセスによりほぼ完全に回
復したということを示す。
【００４２】 （実施例２） テストキャパシタに５ボルトで低電圧サイクリングを行った。実施例１と同じ
方法でストロンチウムビスマスタンタレートキャパシタを製造した。電圧サイク
リング前のＦＧＡなしの第１のＳＢＴキャパシタにおいて２Ｐｒ値を測定した。
次いで、バイポーラ三角波電気的パルスを１ＭＨｚおよび５ボルトの振幅で印加
して行った。約１０6〜１０11サイクル間でサイクル数を増加させた後２Ｐｒを
測定した。第２のＳＢＴキャパシタに対してＦＧＡを行った。第１のキャパシタ
の時のように、２Ｐｒ値を電圧サイクリング前に測定した。次いで、電圧サイク
リングを、バイポーラ三角波電気的パルスを１ＭＨｚおよび５ボルトの振幅で印
加して行った。約１０6〜１０11サイクル間でサイクル数を増加させた後、２Ｐ
ｒを測定した。実験結果を図９および図１０のグラフにプロットした。
【００４３】 図９は、形成ガスアニーリングなしの第１のＳＢＴキャパシタ、および４３０
℃で３０分間形成ガスアニーリング後の第２のＳＢＴキャパシタにおいて、５ボ
ルト、１ＭＨｚの電圧サイクル数の関数として５ボルトで測定した、残留分極２
Ｐｒ（単位μＣ／ｃｍ2）をプロットしたグラフである。ＦＧＡなしのキャパシ
タの２Ｐｒ値は、サイクリング前で約１８．５μＣ／ｃｍ2であり、約１０8〜１
０9電圧サイクル後ゆっくりと減少した。ＦＧＡ後の他方のキャパシタにおいて
測定した２Ｐｒ値は、サイクリング前で約１０μＣ／ｃｍ2のみであり、１０6サ
イクル後に１３μＣ／ｃｍ2まで増加し、約１０9電圧サイクル後に約１５．７μ
Ｃ／ｃｍ2の最大値に達した。１０9サイクル後、ＦＧＡ処理したキャパシタの２
Ｐｒ値は、減少し始めた。強誘電体メモリ材料において１２μＣ／ｃｍ2の２Ｐ
ｒ値は、当該分野において許容可能であるとみなされる。図９の２つの曲線の比
較は、強誘電体ＳＢＴ材料の分極率（２Ｐｒとして測定された値）は、実質的に
１０6サイクル後許容可能なレベルまで回復し、約１０9サイクルで最大に回復し
た状態に達するまでさらなる電圧サイクリングにより増加し続け、その後分極率
が減少し始めるということを示す。
【００４４】 図１０は、形成ガスアニーリングなしのＳＢＴ薄膜キャパシタ、および４３０
℃で３０分間形成ガスアニーリング直後のＳＢＴ薄膜キャパシタ、次いで５ボル
トで１０9サイクルの本発明による電圧サイクリング回復プロセス後のＳＢＴ薄
膜キャパシタについて、電界（ｋＶ／ｃｍ）の関数として５ボルトで測定した、
分極（μＣ／ｃｍ2）をプロットしたヒステリシス曲線のグラフである。ＦＧＡ
後の（但し電圧サイクリング前であるが）点線の曲線（２）は、ＦＧＡなしの実
線の曲線（１）に比べてはるかに狭く且つフラットであり、このことはＦＧＡが
強誘電特性の顕著な低下を引き起こし、低下した強誘電特性は一般的に許容不可
能な約１０μＣ／ｃｍ2の２Ｐｒ値に相当する。電圧サイクリング後の破線のヒ
ステリシス曲線（３）は、曲線（１）の垂直方向の箱型により近く、約１６μＣ
／ｃｍ2の２Ｐｒ値を示す。図９および図１０に示すデータは、低い最大電圧振
幅での電圧サイクリング回復プロセスにより強誘電体金属酸化物材料の強誘電特
性がうまく回復するということを示す。
【００４５】 （実施例３） ＳＢＴテストキャパシタで電圧サイクリングの温度依存性を調べた。実施例１
と同じ方法でストロンチウムビスマスタンタレートキャパシタを製造した。ＦＧ
Ａなしの第１のキャパシタのセットは、電圧サイクリングを２５℃〜３００℃の
範囲の一連の温度で行った。ＦＧＡなしの１つの新しいキャパシタを各温度で試
験した。ＦＧＡ後の第２のキャパシタのセットにおいて、電圧サイクリングを同
じ温度範囲で行った。ＦＧＡ後、電圧サイクリングおよび測定の３つの掃引を各
温度で新しい個々のキャパシタについて行った。電圧サイクリングを１ボルト間
隔ずつ１〜１０ボルトの最大振幅、１０ｋＨｚで約１０5バイポーラ三角電圧を
印加することにより、全てのキャパシタに関して行った。３つの掃引各々に対し
て、５ボルトでの電圧サイクリング後、２Ｐｒ値および２Ｅｃ値を各テストキャ
パシタについて測定した。実験結果を図１１および１２のグラフにプロットした
。
【００４６】 図１１は、サイクリング温度の関数として５ボルトで測定した残留分極２Ｐｒ
（単位μＣ／ｃｍ2）をプロットしたグラフである。グラフ上にプロットされた
黒丸（ＦＧＡなしのテストキャパシタを表す）は、サイクリング温度が２５℃よ
りも上昇するにつれて電圧サイクリングの結果として、２Ｐｒが減少したことを
示す。図１１の各温度の黒四角は、ＦＧＡ後に３つの連続する掃引について電圧
サイクリングを行ったテストキャパシタの２Ｐｒ値を表す。四角のパターンは、
電圧サイクリングプロセスの温度が室温より高温になるに従って、分極率の回復
の程度が増加し、実験の条件下では約１２５℃〜１５０℃で最大回復温度に達す
るということを示す。しかし、回復の程度は、１７５℃より高温で減少し始める
。図１２は、温度の関数として５Ｖで測定したテストキャパシタの抗電界２Ｅｃ
（単位ｋＶ／ｃｍ）をプロットしたグラフである。通常、強誘電体キャパシタの
２Ｅｃ値は、約６０ｋＶ／ｃｍより小さくあってはいけない。図１２の黒四角の
パターンは、テストキャパシタにおいて２Ｅｃの最小レベルが約１２５℃〜１５
０℃の温度まで維持されるということを示し、その温度はまた、２Ｐｒ値が最大
に達する範囲の温度である。
【００４７】 （実施例４） ＦＧＡ有りおよびＦＧＡなしのＳＢＴキャパシタの疲労特性をバイポーラパル
スの印加した後、サイクル数を増加させながら測定した。実施例１と同じ方法で
ストロンチウムビスマスタンタレートキャパシタを製造した。ＦＧＡなしの第１
のキャパシタの分極率（図１３では黒丸で表す）をサイクル数を増加させながら
５ボルトの最大振幅でバイポーラ三角電圧パルスの印加後に５ボルトで連続的に
測定した。同様に、連続するバイポーラ三角電圧全パルス数をそれぞれ２ボルト
（図１３の黒三角）、５ボルト（図１３の白抜き三角）、および８ボルト（図１
３の斜線付き三角）の最大電圧振幅で行った後、５ボルトの２Ｐｒ値をＦＧＡあ
りの３つの他のテストキャパシタにおいて測定した。最後に、連続するバイポー
ラ方形電圧総パルス数を５ボルト（図１３の黒四角）の最大電圧振幅で行った後
、５ボルトで２Ｐｒ値をＦＧＡありのテストキャパシタにおいて測定した。ＦＧ
Ａなしのキャパシタの２Ｐｒ値は、サイクリング前で約１８．５μＣ／ｃｍ2で
あり、約１０8〜１０9の三角電圧サイクルの後、ゆっくりと減少し始めた。２ボ
ルト最大振幅で電圧サイクリングを行ったキャパシタの２Ｐｒ値は、１０5サイ
クルの印加中、第１の測定で２μＣ／ｃｍ2より小さく、１０9サイクル後でさえ
も決して３μＣ／ｃｍ2を越えなかった。８ボルトの三角パルスの印加により、
ただ約１０5サイクルだけ印加後、約１６μＣ／ｃｍ2まで２Ｐｒ値が回復した。
５ボルトの三角パルスを用いた電圧サイクリングにより、８ボルトでサイクリン
グを行った場合に比べて最大回復（約１５μＣ／ｃｍ2まで）が減少したが、１
０9サイクル後の２Ｐｒ値は緩やかに低下した。電圧サイクリングを方形波パル
スを用いて５ボルト最大振幅で行った場合、回復率は、三角パルスを用いた場合
より早かったが、１０8サイクル後回復はより急速に減少した。サイクリング電
圧の異なる最大振幅値での疲労の結果を図１４のグラフに示した。図１４では、
最大２Ｐｒ値でのサイクル数をＦＧＡありのＳＢＴキャパシタにおける最大電圧
振幅の関数としてプロットした。１ＭＨｚおよび８ボルトで三角サイクルの印加
後、最大２Ｐｒ値は、約１０8サイクルまでのみ維持された。最大電圧振幅が５
ボルトの場合は、最大２Ｐｒは１０8サイクルまで維持された。２ボルトの最大
電圧振幅を用いた場合、極めて低い２Ｐｒ値であるものの、最大２Ｐｒは１０10 サイクルまで維持された。
【００４８】 実施例１〜４の結果は、電圧サイクリング回復プロセスが、シリコン基板の表
面状態およびＣＭＯＳ／ＭＯＳＦＥＴ素子へのダメージを最小化しつつ、強誘電
体金属酸化物薄膜の強誘電特性を効率的に回復するということを示す。本発明の
電圧サイクリング回復プロセスの最大電圧振幅は、低電圧（１〜５ボルト）〜高
電圧（１０〜１５ボルト）の間で変化され得る。周波数および電圧サイクルの総
数は、電圧振幅、温度、および必要とされる回復の程度に応じて変更され得る。
電圧または温度が高くなればなるほど、所与の回復を達成するために必要とされ
るサイクル数は少なくなる。１０3よりも多いいずれのサイクル数も効果的であ
り得る。好適には１０4〜１０9の電圧サイクルが印加される。一般的な見地から
すると、本発明の電圧サイクリング回復プロセスは、プロセス条件の範囲内で行
われ得る。従って、所与のプロセス温度に対して、電圧振幅、サイクル数、パル
ス形状、および周波数の組み合わせを選択して、集積回路製造要件を調整するこ
とができる。
【００４９】 本発明の方法は、単独で用いてもよいし、または水素劣化の有害な影響を防ぐ
またはなくすように意図された他の方法、デバイス、および組成と組み合わせて
用いてもよい。本発明は、このような他の手段の必要性をなくすように意図され
ているが、それでもやはりそれらの手段（例えば、水素バリア層）とともに用い
ることもできる。本発明の方法は、水素劣化がどのように生じるにしても水素劣
化をなくす際に有効である。多くの環境下で、還元条件および他のダメージを与
える条件が、集積回路製造中に起こり得る、すなわち、ウェハの通常の処理をお
こなっても電気的特性の劣化が生じ得る。従って、電圧サイクリング回復プロセ
スは、集積回路に形成ガスアニーリングを行わなかったとしても有効である。
【００５０】 水素に曝すことを可能にし、その上良好な電気的特性を有する強誘電体デバイ
スとなる強誘電体集積回路を製造する方法を記載してきた。図面に示されかつ本
明細書内で記載される特定の実施形態は、例示目的であることが理解されるべき
であり、上述の特許請求の範囲に記載される本発明を制限するように解釈される
べきでない。さらに、当業者であれば、本発明の概念から逸脱することなく記載
される特定の実施形態の多くの使用法および改変例を想起し得ることが明らかで
ある。例えば、集積回路の電圧サイクリング回復プロセスを強誘電体メモリデバ
イスを製造するプロセスの重要な一部として認めたので、本方法は、他のプロセ
スと組み合わせて、記載される方法についての改変例を提供し得る。いくつかの
例において、記載される工程が異なる順番で行われ得るか、または等価な構造お
よびプロセスが記載される様々な構造およびプロセスと置きかえられ得ることも
また明らかである。従って、本発明は、記載される製造プロセス、電子デバイス
、および電子デバイス製造方法内のおよび／またはそれらによって得られるすべ
ての新規な機能および機能の新規な組み合わせを採用するものとして解釈される
べきである。
【図面の簡単な説明】
【図１】 図１は、本発明の方法により製造され得る集積回路の一部の断面図であり、キ
ャパシタがスイッチから側方にオフセットした不揮発性強誘電体メモリセルを示
す。
【図２】 図２は、本発明の方法により製造され得る集積回路の一部の模式的断面図であ
り、キャパシタがスイッチ上に配置されるスタック型不揮発性強誘電体メモリセ
ルを示す。
【図３】 図３は、本発明の方法により製造され得る集積回路の一部の模式的断面図であ
り、強誘電体トランジスタを示す。
【図４】 図４は、本発明による不揮発性強誘電体メモリデバイスを製造するプロセスの
好適な実施形態を示すフローチャートである。
【図５】 図５は、大きく拡大して示された例示的なウェハの上面図であり、本発明によ
り製造された薄膜キャパシタがこの上にのる。
【図６】 図６は、線６−６に沿った図５の断面の一部であり、本発明により製造された
薄膜キャパシタデバイスを示す。
【図７】 図７は、形成ガスアニーリングを行わないストロンチウムビスマスタンタレー
トキャパシタ、４３０℃で３０分の形成ガスアニーリング後のストロンチウムビ
スマスタンタレートキャパシタ、および１０ｋＨｚにて１ボルト間隔ずつで１〜
１０ボルトまで１０5電圧サイクルを印加する電圧サイクリング後のストロンチ
ウムビスマスタンタレートキャパシタにおける、１〜１０ボルトの印加電圧の範
囲を関数とした残留分極２Ｐｒ（単位μＣ／ｃｍ2）のグラフである。
【図８】 図８は、３ボルトで測定したヒステリシス曲線のグラフであり、形成ガスアニ
ーリングを行わないストロンチウムビスマスタンタレート薄膜キャパシタ、４３
０℃で３０分の形成ガスアニーリング後のストロンチウムビスマスタンタレート
薄膜キャパシタ、および１０ｋＨｚにて１ボルト間隔ずつで１〜１０ボルトまで
１０5電圧サイクルを印加する電圧サイクリング後のストロンチウムビスマスタ
ンタレート薄膜キャパシタについて、分極（μＣ／ｃｍ2）を電界（単位ｋＶ／
ｃｍ）の関数としてプロットしたものである。
【図９】 図９は、形成ガスアニーリングを行わないストロンチウムビスマスタンタレー
トキャパシタおよび４３０℃で３０分形成ガスアニーリング後のストロンチウム
ビスマスタンタレートキャパシタにおける、５ボルトおよび１ＭＨｚの電圧サイ
クル数の関数とした残留分極２Ｐｒ（単位μＣ／ｃｍ2）のグラフである。
【図１０】 図１０は、５ボルトで測定したヒステリシス曲線のグラフであり、形成ガスア
ニーリングを行わないストロンチウムビスマスタンタレート薄膜キャパシタ、４
３０℃で３０分形成ガスアニーリング後のストロンチウムビスマスタンタレート
薄膜キャパシタ、および本発明による５ボルトで１０9サイクルの電圧サイクリ
ング回復プロセス後のストロンチウムビスマスタンタレート薄膜キャパシタにつ
いて、分極（μＣ／ｃｍ2）を電界（ｋＶ／ｃｍ）の関数としてプロットした。
【図１１】 図１１は、ＦＧＡなしのＳＢＴキャパシタ、およびＦＧＡ後のＳＢＴキャパシ
タについて５ボルトで測定した残留分極２Ｐｒ（単位μＣ／ｃｍ2）をサイクリ
ング温度を関数としてプロットしたグラフである。
【図１２】 図１２は、５ボルトで測定したテストキャパシタの抗電界２Ｅｃ（単位ｋＶ／
ｃｍ）を温度の関数としてプロットしたグラフである。
【図１３】 図１３は、ＦＧＡなしのＳＢＴキャパシタ、および最大電圧振幅およびパルス
形状の異なる条件下でのＦＧＡ後のＳＢＴキャパシタについて、２Ｐｒ値（単位
μＣ／ｃｍ2）を電圧サイクル数の関数としてプロットしたグラフである。
【図１４】 図１４は、ＦＧＡを用いたＳＢＴキャパシタの最大２Ｐｒ値においてサイクル
数を最大電圧サイクリング電圧振幅の関数としてプロットしたグラフである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月１８日（２０００．７．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】 強誘電体薄膜１２２、２２２、３２２の組成は適切な強誘電体材料の群から選
択され得る。これらの材料には、チタネート（例えば、ＢａＴｉＯ3、ＳｒＴｉ
Ｏ3、ＰｂＴｉＯ3（ＰＴ）、（ＰｂＬａ）（ＺｒＴｉ）Ｏ3（ＰＬＺＴ）、Ｐｂ
（ＺｒＴｉ）Ｏ3（ＰＺＴ））またはニオベート（例えば、ＫＮｂＯ3）のような
ＡＢＯ3タイプペロブスカイト、または好適には層状超格子材料が挙げられるが
、これらに限定されない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】 本明細書中の用語「化学量論」は、層状超格子材料のような材料からなる固体
膜、または材料を形成する前駆体の両方に提供され得る。「化学量論」が固体薄
膜に適用される場合、最終的な固体薄膜中の各元素の実際の相対量を示す式を指
す。前駆体に適用する場合には、前駆体中の金属のモル比を示す。「平衡な」化
学量論式は、各原子が結晶格子の全てのサイトが占められた状態にある、材料の
完全な結晶構造を形成するのに足りる程度あるという式であるが、実際には室温
において結晶には必ずいくつかの欠陥がある。例えば、ＳｒＢｉ2（ＴａＮｂ）
Ｏ9およびＳｒＢｉ2（Ｔａ1.44Ｎｂ0.56）Ｏ9の両方は、平衡な化学量論式であ
る。それとは逆に、ストロンチウムビスマスタンタルニオベートの前駆体（前駆
体中のストロンチウム、ビスマス、タンタル、ニオブのモル比はそれぞれ１、２
．１８、１．４４、および０．５６である）は、本明細書中では非平衡「化学量
論」式ＳｒＢｉ2.18（Ｔａ1.44Ｎｂ0.56）Ｏ9で表される。なぜなら、この式に
は完全な結晶構造を形成するために必要とされるより多くの過剰ビスマスを含む
ためである。この開示内容において、金属元素の「過剰」量とは、全ての原子サ
イトが占められ、残っている任意の量の金属が全くない状態で、所望の材料を作
るために存在する他の金属と結合するのに必要とされるよりも多い量を意味する
。しかし、当該分野において公知であるように、ビスマス酸化物は極めて揮発性
であり、本発明による電子デバイスを製造する際に高温を用いるので、本発明の
プロセスによって作られた固体強誘電体層１２２、２２２、３２２中のビスマス
のモル比は、一般的に前駆体の化学量論式中のモル比よりも少なくなる。しかし
、本発明のプロセスによって作られた強誘電体層１２２、２２２、３２２中のス
トロンチウム、タンタル、およびニオブのモル比は、前駆体の化学量論式に与え
られたモル比に極めて近いか、または同一である。Ｗａｔａｎａｂｅらに発行さ
れた米国特許第５，４３４，１０２号を参照されたい。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョシ， ビクラム アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， オーバーランド ドライブ 6719 (72)発明者 ソラヤッパン， ナラヤン アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， メレディス ハ イツ ナンバー206 1410 (72)発明者 ハルトナー， ワルター ドイツ国 デー−81829 ミュンヘン， ザルツメセルシュトラーセ ６ (72)発明者 シンドラー， ギュンター ドイツ国 デー−80802 ミュンヘン， ウンゲレルシュトラーセ 19 Ｆターム(参考） 5F083 FR02 FR06 GA21 HA06 JA14 JA15 JA17 JA36 JA37 JA38 JA39 JA40 PR18 PR33 PR34 5F101 BA62

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を製造する方法であって、強誘電体金属酸化物材料
    の薄膜（１２２、２２２、３２２、６２２）を含む集積回路部を形成する工程と
    、該強誘電体金属酸化物材料に多くの電圧サイクルを印加することにより、電圧
    サイクリング回復プロセスを行う工程であって、該電圧サイクル数は１０4サイ
    クル以上である、工程とを包含し、該電圧サイクルを印加する前に、水素化条件
    または還元条件を引き起こすプロセスサブ工程を行うことを特徴とする、方法。
  2. 【請求項２】 前記電圧サイクル数が１０4サイクル〜１０11サイクルの範
    囲にあり、該電圧サイクルが１ボルト〜１５ボルトの範囲の電圧振幅を有するこ
    とをさらに特徴とする、請求項１に記載の方法。
  3. 【請求項３】 前記電圧サイクル数が１０5であり、前記電圧振幅が５ボル
    トより大きく且つ１５ボルト以下である電圧の範囲から選択されることをさらに
    特徴とする、請求項１に記載の方法。
  4. 【請求項４】 前記電圧サイクル数が１０5であり、前記電圧振幅が約１０
    ボルトであることをさらに特徴とする、請求項１に記載の方法。
  5. 【請求項５】 前記電圧サイクル数が１０9であり、前記電圧振幅が約５ボ
    ルトであることをさらに特徴とする、請求項１に記載の方法。
  6. 【請求項６】 前記電圧サイクリング回復プロセスを行う工程は、３０℃〜
    ２００℃の温度で行われることをさらに特徴とする、請求項１に記載の方法。
  7. 【請求項７】 前記電圧サイクリング回復プロセスを行う工程は、１２５℃
    〜１７５℃の温度で行われることをさらに特徴とする、請求項６に記載の方法。
  8. 【請求項８】 前記強誘電体金属酸化物材料が、ＡＢＯ3タイプの強誘電体
    ペロブスカイト材料を含むことをさらに特徴とする、請求項１に記載の方法。
  9. 【請求項９】 前記強誘電体ペロブスカイト材料が、鉛ジルコニウムチタネ
    ート（「ＰＺＴ」）を含むことをさらに特徴とする、請求項８に記載の方法。
  10. 【請求項１０】 前記強誘電体ペロブスカイト材料が、鉛ランタンジルコネ
    ートチタネート（「ＰＬＺＴ」）を含むことをさらに特徴とする、請求項８に記
    載の方法。
  11. 【請求項１１】 前記強誘電体金属酸化物材料が、強誘電体層状超格子材料
    を含むことをさらに特徴とする、請求項１に記載の方法。
  12. 【請求項１２】 前記強誘電体層状超格子材料が、ストロンチウムビスマス
    タンタレートを含むことをさらに特徴とする、請求項１１に記載の方法。
  13. 【請求項１３】 前記強誘電体層状超格子材料が、ストロンチウムビスマス
    タンタルニオベートを含むことをさらに特徴とする、請求項１１に記載の方法。
  14. 【請求項１４】 前記水素化条件または還元条件を引き起こすサブ工程が、
    前記電圧サイクリング回復プロセスを行う工程の前に、形成ガスアニーリングを
    する工程を包含することをさらに特徴とする、請求項１に記載の方法。
  15. 【請求項１５】 前記形成ガスアニーリングは、３００℃〜１０００℃の温
    度範囲で、１分〜２時間の間行われることをさらに特徴とする、請求項１４に記
    載の方法。
JP2000568106A 1998-08-31 1999-08-18 プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復 Pending JP2003532275A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/144,297 1998-08-31
US09/144,297 US6171934B1 (en) 1998-08-31 1998-08-31 Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
PCT/US1999/019059 WO2000013212A1 (en) 1998-08-31 1999-08-18 Voltage-cycling recovery of process-damaged ferroelectric films

Publications (1)

Publication Number Publication Date
JP2003532275A true JP2003532275A (ja) 2003-10-28

Family

ID=22507967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000568106A Pending JP2003532275A (ja) 1998-08-31 1999-08-18 プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復

Country Status (7)

Country Link
US (1) US6171934B1 (ja)
EP (1) EP1114443A1 (ja)
JP (1) JP2003532275A (ja)
KR (1) KR100570860B1 (ja)
CN (1) CN1169193C (ja)
TW (1) TW441129B (ja)
WO (1) WO2000013212A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537830B1 (en) * 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US6281534B1 (en) * 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP3439370B2 (ja) * 1999-04-21 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6858862B2 (en) 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
KR102054260B1 (ko) 2013-05-23 2020-01-23 삼성전자주식회사 자가 치유가 가능한 반도체 소자
CN104529532B (zh) * 2014-12-05 2017-12-22 中国科学技术大学 挠曲电压电材料
US11894240B2 (en) 2020-04-06 2024-02-06 Tokyo Electron Limited Semiconductor processing systems with in-situ electrical bias
US11335792B2 (en) 2020-04-06 2022-05-17 Tokyo Electron Limited Semiconductor processing system with in-situ electrical bias and methods thereof
DE102021200001A1 (de) 2021-01-04 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zur Herstellung eines Halbleiterbauelements
TWI821915B (zh) * 2021-02-25 2023-11-11 日商東京威力科創股份有限公司 具有原位電偏壓的半導體處理系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088409A (ja) * 1994-02-23 1996-01-12 Ramtron Internatl Corp 強誘電体コンデンサの再生方法
JPH1012831A (ja) * 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体メモリ装置及びその動作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5372859A (en) * 1992-10-20 1994-12-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5487032A (en) 1994-11-10 1996-01-23 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory elements
US5977577A (en) 1994-11-15 1999-11-02 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation
US5508954A (en) 1995-02-27 1996-04-16 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088409A (ja) * 1994-02-23 1996-01-12 Ramtron Internatl Corp 強誘電体コンデンサの再生方法
JPH1012831A (ja) * 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体メモリ装置及びその動作方法

Also Published As

Publication number Publication date
US6171934B1 (en) 2001-01-09
EP1114443A1 (en) 2001-07-11
WO2000013212A1 (en) 2000-03-09
KR20010085626A (ko) 2001-09-07
CN1320274A (zh) 2001-10-31
TW441129B (en) 2001-06-16
CN1169193C (zh) 2004-09-29
KR100570860B1 (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
JP3484324B2 (ja) 半導体メモリ素子
JP3319994B2 (ja) 半導体記憶素子
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JP3636900B2 (ja) 強誘電体集積回路の製造方法
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
KR100553230B1 (ko) 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링
JP2000174215A (ja) 強誘電体集積回路及びその製造方法
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
JPWO2007116442A1 (ja) 半導体装置及びその製造方法
KR100334354B1 (ko) 강유전체집적회로의 제조방법
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3468706B2 (ja) 半導体装置およびその製造方法
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
JP2001072417A (ja) 誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JPH10199999A (ja) 強誘電体記憶素子
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100906