JP2003347503A - Semiconductor device and method of manufacturing the same, and semiconductor mounting structure - Google Patents
Semiconductor device and method of manufacturing the same, and semiconductor mounting structureInfo
- Publication number
- JP2003347503A JP2003347503A JP2002156537A JP2002156537A JP2003347503A JP 2003347503 A JP2003347503 A JP 2003347503A JP 2002156537 A JP2002156537 A JP 2002156537A JP 2002156537 A JP2002156537 A JP 2002156537A JP 2003347503 A JP2003347503 A JP 2003347503A
- Authority
- JP
- Japan
- Prior art keywords
- flexible wiring
- wiring board
- semiconductor chip
- main surface
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、面実装型半導体装
置もしくは半導体モジュール及びその製造方法に関し、
特に、可撓性配線基板（フレキシブル配線基板）または
リードフレーム上に複数の半導体チップを搭載し、隣り
合わせた半導体チップもしくは前記搭載された半導体チ
ップを背中合わせにして重ね合せ、積層する技術に適用
して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-mount type semiconductor device or semiconductor module and a method of manufacturing the same.
In particular, the present invention is applied to a technique in which a plurality of semiconductor chips are mounted on a flexible wiring board (flexible wiring board) or a lead frame, and the adjacent semiconductor chips or the mounted semiconductor chips are stacked back to back and stacked. It is about effective technology.
【０００２】[0002]
【従来の技術】従来の小型化・高集積化を図る構造の半
導体装置として、例えば、特開平９ー１８１２１５号公
報に記載されるように、可撓性配線基板（フレキシブル
配線基板）の重畳部に半導体チップを組み込んだ封止体
を有するとともに、可撓性配線基板の半導体チップ実装
用外部端子（半導体チップ実装用ランド）が設けられた
面の反対側面にも半導体チップを組み込んだパッケージ
（封止体）を配置したものが提案されている（図２２〜
２４参照）。2. Description of the Related Art As a conventional semiconductor device having a structure for miniaturization and high integration, for example, as described in JP-A-9-181215, an overlapping portion of a flexible wiring board (flexible wiring board) is used. A package (sealing) having a semiconductor chip mounted on the flexible wiring board, and a semiconductor chip also mounted on the side opposite to the surface on which the semiconductor chip mounting external terminals (semiconductor chip mounting lands) are provided. (A stop body) is arranged (FIGS. 22 to 22).
24).
【０００３】[0003]
【発明が解決しようとする課題】本発明者は、前記の従
来技術を検討した結果、以下の問題点を見いだした。前
記従来技術では、構造的には立体構造（三次元）で実装
面積の小型化や高集積化が可能であるが、基板的には平
面状（二次元）の基板を折り畳んだだけなので配線長
は、通常の平面基板と変わりないため、配線長による信
号遅延の問題があった。また、狹い空間に多数の半導体
チップ（ＩＣチップ）等を積層したパッケージのため内
部の熱が逃げにくく、動作不良等の問題があった。ま
た、ＢＧＡ（Ｂall Ｇrid Ａrray）の半田ボール端子は
リード端子と違い変形できないため、実装基板の変形や
膨張によってクラック破断を起すという問題があった。The present inventor has found the following problems as a result of studying the above prior art. According to the above-described conventional technology, the mounting area can be reduced and the integration degree can be increased with a three-dimensional structure (three-dimensional), but the wiring length can be reduced because only a planar (two-dimensional) substrate is folded. Is not different from a normal flat substrate, and has a problem of signal delay due to the wiring length. Further, since a package in which a large number of semiconductor chips (IC chips) and the like are stacked in a narrow space, internal heat hardly escapes, and there is a problem such as a malfunction. In addition, since solder ball terminals of BGA (Ball Grid Array) cannot be deformed unlike lead terminals, there is a problem in that cracks are caused by deformation or expansion of the mounting board.
【０００４】本発明の目的は、基板を折り畳んで立体構
造（三次元）にした半導体装置もしくは半導体モジュー
ルにおいて、配線長による信号遅延を防止することが可
能な技術を提供することにある。本発明の他の目的は、
基板を折り畳んで立体構造（三次元）にした半導体装置
もしくは半導体モジュールにおいて、放熱効率を向上す
ることが可能な技術を提供することにある。本発明の前
記ならびにその他の目的と新規な特徴は、本明細書の記
述及び添付図面によって明らかになるであろう。An object of the present invention is to provide a technique capable of preventing a signal delay due to a wiring length in a semiconductor device or a semiconductor module having a three-dimensional structure (three-dimensional structure) obtained by folding a substrate. Another object of the present invention is to
It is an object of the present invention to provide a technique capable of improving heat radiation efficiency in a semiconductor device or a semiconductor module in which a substrate is folded into a three-dimensional structure (three-dimensional). The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００５】[0005]
【課題を解決するための手段】本願において開示される
発明の概要を簡単に説明すれば、以下のとおりである。
第１の発明は、折り曲げ部を有し、複数の半導体チップ
が第１主面（表主面）に所定の間隔で搭載可能な可撓性
配線基板と、該可撓性配線基板の前記折り曲げ部で折り
曲げられて前記可撓性配線基板の第１主面（表主面）に
搭載された隣合せの半導体チップが重ね合わされた少な
くとも１組の積層体と、該積層体の同一機能の配線を電
気的に接続するショートカット配線基板とを備えた半導
体装置である。The following is a brief description of the outline of the invention disclosed in the present application.
According to a first aspect of the present invention, there is provided a flexible wiring substrate having a bent portion, on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals, and the bending of the flexible wiring substrate. At least one set of laminated semiconductor chips that are bent at the portion and are stacked with adjacent semiconductor chips mounted on the first main surface (front main surface) of the flexible wiring board; And a shortcut wiring board for electrically connecting the same.
【０００６】第２の発明は、折り曲げ部を有し、複数の
半導体チップが第１主面（表主面）に所定の間隔で搭載
可能な可撓性配線基板と、該可撓性配線基板の前記折り
曲げ部で折り曲げられて前記可撓性配線基板の第１主面
（表主面）に搭載された隣合せの半導体チップが重ね合
わされた少なくとも１組の積層体と、該積層体の同一機
能の配線を電気的に接続するショートカット配線基板
と、前記可撓性配線基板の第２主面（裏主面）に設けら
れた前記積層体の同一機能の配線の共通端子と、該共通
端子と実装基板の配線ランドとを電気的に接続する手段
とを備えた半導体装置である。According to a second aspect of the present invention, there is provided a flexible wiring board having a bent portion, on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals, and the flexible wiring board. And at least one set of stacked bodies in which adjacent semiconductor chips that are bent at the bent portions and mounted on the first main surface (front main surface) of the flexible wiring board are overlapped with each other, A shortcut wiring board for electrically connecting the function wiring, a common terminal of the same function wiring of the laminate provided on the second main surface (back main surface) of the flexible wiring substrate, and the common terminal And a means for electrically connecting the wiring land of the mounting board.
【０００７】第３の発明は、折り曲げ部を有し、該折り
曲げ部で折り曲げられると、その第１主面（表主面）に
搭載される隣合せの半導体チップが重ね合わされる位置
に少なくとも１組の半導体チップ積層体に対応する半導
体チップ搭載用ランドを有する可撓性配線基板を用意す
る工程と、前記複数組の半導体チップ搭載用ランドと半
導体チップの外部電極（パッド）とを電気的に接続し、
該電気的接続部を封止材で封止して可撓性配線基板上に
半導体チップを搭載する工程と、前記可撓性配線基板の
前記折り曲げ部で折り曲げて前記可撓性配線基板の第１
主面（表主面）に搭載された隣合せの半導体チップを重
ね合わされて積層する工程と、前記積層体の同一機能の
配線をショートカット配線基板で電気的に接続する工程
とを備えた半導体装置の製造方法である。A third aspect of the present invention has a bent portion, and when bent at the bent portion, at least one of the adjacent semiconductor chips mounted on the first main surface (front main surface) is overlapped with each other. Providing a flexible wiring board having a semiconductor chip mounting land corresponding to the set of semiconductor chip laminates, and electrically connecting the plurality of sets of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip. connection,
Mounting the semiconductor chip on the flexible wiring substrate by sealing the electrical connection portion with a sealing material; and bending the flexible wiring substrate at the bending portion of the flexible wiring substrate. 1
A semiconductor device comprising: a step of superposing and stacking adjacent semiconductor chips mounted on a main surface (front main surface); and a step of electrically connecting wirings having the same function of the stacked body by a shortcut wiring board. It is a manufacturing method of.
【０００８】第４の発明は、折り曲げ部を有し、該折り
曲げ部で折り曲げられると、その第１主面（表主面）に
搭載される隣合せの半導体チップが重ね合わされる位置
に少なくとも１組の半導体チップ積層体に対応する半導
体チップ搭載用ランドを有し、前記可撓性配線基板の第
２主面（裏主面）に設けられた前記積層体の同一機能の
配線の共通端子とを有する可撓性配線基板を用意する工
程と、前記複数組の半導体チップ搭載用ランドと半導体
チップの外部電極（パッド）とを電気的に接続する工程
と、該電気的接続部を封止材で封止して可撓性配線基板
上に半導体チップを搭載する工程と、前記可撓性配線基
板の前記折り曲げ部で折り曲げて前記可撓性配線基板の
第１主面（表主面）に搭載された隣合せの半導体チップ
を重ね合わされて積層する工程と、前記積層体の同一機
能の配線をショートカット配線基板で電気的に接続する
工程と、前記共通端子と実装基板の配線ランドとを電気
的に接続する工程とを備えた半導体装置の製造方法であ
る。A fourth aspect of the present invention has a bent portion, and when bent at the bent portion, at least one of the adjacent semiconductor chips mounted on the first main surface (front main surface) is overlapped with each other. A semiconductor chip mounting land corresponding to the set of semiconductor chip laminates; a common terminal for wiring having the same function of the laminate provided on a second main surface (back main surface) of the flexible wiring board; Preparing a flexible wiring substrate having: a step of electrically connecting the plurality of sets of semiconductor chip mounting lands to external electrodes (pads) of the semiconductor chip; Mounting the semiconductor chip on the flexible wiring board by sealing with a first main surface (front main surface) of the flexible wiring board by bending at the bending portion of the flexible wiring board. The mounted adjacent semiconductor chips are stacked A semiconductor device comprising: a step of forming layers; a step of electrically connecting wirings having the same function of the stacked body with a shortcut wiring board; and a step of electrically connecting the common terminals and wiring lands of a mounting board. It is a manufacturing method.
【０００９】第５の発明は、折り曲げ部を有し、複数の
半導体チップが第１主面（表主面）に所定の間隔で搭載
可能な可撓性配線基板と、該可撓性配線基板の前記折り
曲げ部で折り曲げられて前記可撓性配線基板の第１主面
（表主面）に搭載された隣合せの半導体チップが重ね合
わされた少なくとも１組の積層体と、該積層体の同一機
能の配線のショートカット用配線同志を電気的に接続し
た接続部とを備えた半導体装置である。According to a fifth aspect of the present invention, there is provided a flexible wiring board having a bent portion and capable of mounting a plurality of semiconductor chips on a first main surface (front main surface) at predetermined intervals, and the flexible wiring substrate. And at least one set of stacked bodies in which adjacent semiconductor chips that are bent at the bent portions and mounted on the first main surface (front main surface) of the flexible wiring board are overlapped with each other, And a connection portion that electrically connects short-circuit wirings of the function wiring.
【００１０】第６の発明は、折り曲げ部を有し、複数の
半導体チップが第１主面（表主面）に所定の間隔で搭載
可能な可撓性配線基板と、該可撓性配線基板の前記折り
曲げ部で折り曲げられて前記可撓性配線基板の第１主面
（表主面）に搭載された隣合せの半導体チップが重ね合
わされた少なくとも１組の積層体と、該積層体の同一機
能の配線のショートカット用配線同志を電気的に接続し
た接続部と、前記可撓性配線基板の第２主面（裏主面）
に設けられた前記積層体の同一機能の配線の共通端子
と、該共通端子と実装基板の配線ランドとを電気的に接
続する手段とを備えた半導体装置である。According to a sixth aspect of the present invention, there is provided a flexible wiring board having a bent portion and capable of mounting a plurality of semiconductor chips on a first main surface (front main surface) at predetermined intervals, and the flexible wiring board. And at least one set of stacked bodies in which adjacent semiconductor chips that are bent at the bent portions and mounted on the first main surface (front main surface) of the flexible wiring board are overlapped with each other, A connection portion electrically connecting the short-circuit wirings of the function wiring, and a second main surface (back main surface) of the flexible wiring board
And a means for electrically connecting the common terminal and the wiring land of the mounting board provided on the stacked body.
【００１１】第７の発明は、折り曲げ部を有し、該折り
曲げ部で折り曲げられると、その第１主面（表主面）に
搭載される隣合せの半導体チップが重ね合わされる位置
に少なくとも１組の半導体チップ積層体に対応する半導
体チップ搭載用ランドと、前記積層体の同一機能の配線
をショートカットするショートカット用配線接続部を有
する可撓性配線基板を用意する工程と、前記複数組の半
導体チップ搭載用ランドと半導体チップの外部電極（パ
ッド）とを電気的に接続し、該電気的接続部を封止材で
封止して可撓性配線基板上に半導体チップを搭載する工
程と、前記可撓性配線基板の前記折り曲げ部で折り曲げ
て前記可撓性配線基板の第１主面（表主面）に搭載され
た隣合せの半導体チップを重ね合わされて積層する工程
と、前記積層体の同一機能の配線のショートカット用配
線同志を電気的に接続する工程とを備えた半導体装置の
製造方法である。A seventh aspect of the present invention has a bent portion, and when bent at the bent portion, at least one of the adjacent semiconductor chips mounted on the first main surface (front main surface) is overlapped with each other. Preparing a flexible wiring board having a semiconductor chip mounting land corresponding to a set of semiconductor chip laminates, and a shortcut wiring connection portion for short-circuiting wiring of the same function of the laminate; Electrically connecting the chip mounting land and an external electrode (pad) of the semiconductor chip, sealing the electrical connection with a sealing material, and mounting the semiconductor chip on a flexible wiring board; Bending the adjacent semiconductor chips mounted on the first main surface (front main surface) of the flexible wiring board by bending at the bending portion of the flexible wiring board, and stacking the stacked semiconductor chips; of A method for manufacturing a semiconductor device comprising the step of electrically connecting a shortcut wiring comrades wiring one function.
【００１２】第８の発明は、折り曲げ部を有し、該折り
曲げ部で折り曲げられると、その第１主面（表主面）に
搭載される隣合せの半導体チップが重ね合わされる位置
に少なくとも１組の半導体チップ積層体に対応する半導
体チップ搭載用ランドを有し、前記可撓性配線基板の第
２主面（裏主面）に設けられた前記積層体の同一機能の
配線の共通端子とを有する可撓性配線基板を用意する工
程と、前記複数組の半導体チップ搭載用ランドと半導体
チップの外部電極（パッド）とを電気的に接続し、該電
気的接続部を封止材で封止して可撓性配線基板上に半導
体チップを搭載する工程と、前記可撓性配線基板の前記
折り曲げ部で折り曲げて前記可撓性配線基板の第１主面
（表主面）に搭載された隣合せの半導体チップを重ね合
わされて積層する工程と、前記積層体の同一機能の配線
をショートカットするショートカット用配線を電気的に
接続する工程と、前記積層体の同一機能の配線の共通端
子と実装基板の配線ランドとを電気的に接続する工程と
を備えた半導体装置の製造方法である。An eighth invention has a bent portion, and when bent at the bent portion, at least one of the adjacent semiconductor chips mounted on the first main surface (front main surface) is overlapped with each other. A semiconductor chip mounting land corresponding to the set of semiconductor chip laminates; a common terminal for wiring having the same function of the laminate provided on a second main surface (back main surface) of the flexible wiring board; Preparing a flexible wiring board having: a) electrically connecting the plurality of sets of semiconductor chip mounting lands to external electrodes (pads) of the semiconductor chip; and sealing the electrical connection with a sealing material. Stopping and mounting the semiconductor chip on the flexible wiring substrate, and mounting the semiconductor chip on the first main surface (front main surface) of the flexible wiring substrate by bending at the bending portion of the flexible wiring substrate. Semiconductor chips adjacent to each other Electrically connecting a wiring for shortcut for short-circuiting wiring of the same function of the laminated body, and electrically connecting a common terminal of the wiring of the same function of the laminated body to a wiring land of the mounting board. And a method for manufacturing a semiconductor device comprising the steps of:
【００１３】第９の発明は、四つ折り曲げ部を有し、複
数の半導体チップが第１主面（表主面）に所定の間隔で
搭載可能な可撓性配線基板と、該可撓性配線基板の前記
四つ折り曲げ部で折り曲げられて前記可撓性配線基板の
第１主面（表主面）に搭載された半導体チップが重ね合
わされた少なくとも１組の積層体と、該積層体の同一機
能の配線のショートカット用配線同志を電気的に接続し
た接続部とを備えた半導体装置である。A ninth aspect of the present invention is a flexible wiring board having a four-folded portion, on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals, and At least one set of laminates in which the semiconductor chips mounted on the first main surface (front main surface) of the flexible wiring substrate, which are bent at the four-folded portion of the wiring substrate, are stacked; And a connection portion in which wirings for shortcuts of the same function are electrically connected to each other.
【００１４】第１０の発明は、四つ折り曲げ部を有し、
複数の半導体チップが第１主面（表主面）に所定の間隔
で搭載可能な可撓性配線基板と、該可撓性配線基板の前
記四つ折り曲げ部で折り曲げられて前記可撓性配線基板
の第１主面（表主面）に搭載された半導体チップが重ね
合わされた少なくとも１組の積層体と、該積層体の同一
機能の配線のショートカット用配線同志を電気的に接続
した接続部と、前記可撓性配線基板の第２主面（裏主
面）に設けられた前記積層体の同一機能の配線の共通端
子と、該共通端子と実装基板のランドとを電気的に接続
する手段とを備えた半導体装置である。A tenth invention has a four-folded part,
A flexible wiring board on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals; and the flexible wiring board which is bent at the four-folded portion of the flexible wiring board. At least one set of stacked bodies in which semiconductor chips mounted on a first main surface (front main surface) of a substrate are superimposed, and a connection unit electrically connecting short-cut wirings of the same function wiring of the stacked body. And electrically connecting the common terminal of the wiring having the same function of the laminate provided on the second main surface (back main surface) of the flexible wiring substrate to the common terminal and the land of the mounting substrate. And a semiconductor device comprising:
【００１５】第１１の発明は、四つ折り曲げ部を有し、
該四つ折り曲げ部で折り曲げられると、その第１主面
（表主面）に搭載される半導体チップが重ね合わされる
位置に少なくとも１組の半導体チップ積層体に対応する
半導体チップ搭載用ランドと、前記積層体の同一機能の
配線をショートカットするショートカット用配線接続部
を有する可撓性配線基板を用意する工程と、前記複数組
の半導体チップ搭載用ランドと半導体チップの外部電極
（パッド）とを電気的に接続し、該電気的接続部を封止
材で封止して可撓性配線基板上に半導体チップを搭載す
る工程と、前記可撓性配線基板の前記四つ折り曲げ部で
折り曲げて前記可撓性配線基板の第１主面（表主面）に
搭載された半導体チップを重ね合わされて積層する工程
と、前記積層体の同一機能の配線のショートカット用配
線同志を電気的に接続する工程とを備えた半導体装置の
製造方法である。An eleventh invention has a four-folded part,
A semiconductor chip mounting land corresponding to at least one set of semiconductor chip laminates at a position where the semiconductor chip mounted on the first main surface (front main surface) is folded when folded at the four-folded portion; A step of preparing a flexible wiring board having a short-circuit wiring connection portion for short-circuiting wiring of the same function of the laminate, and electrically connecting the plurality of sets of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip; Connecting the semiconductor chip on a flexible wiring board by sealing the electrical connection portion with a sealing material, and bending the semiconductor chip on the four-folded portion of the flexible wiring board. A step of superposing and stacking the semiconductor chips mounted on the first main surface (front main surface) of the flexible wiring substrate, and electrically connecting short-circuit wirings of wirings having the same function of the laminate. A method for manufacturing a semiconductor device comprising the step of.
【００１６】第１２の発明は、四つ折り曲げ部を有し、
四つ折り曲げ部で折り曲げられると、その第１主面（表
主面）に搭載される隣合せの半導体チップが重ね合わさ
れる位置に少なくとも１組の半導体チップ積層体に対応
する半導体チップ搭載用ランドを有し、前記可撓性配線
基板の第２主面（裏主面）に形成された前記積層体の同
一機能の配線の共通端子を有する可撓性配線基板を用意
する工程と、前記複数組の半導体チップ搭載用ランドと
半導体チップの外部電極（パッド）とを電気的に接続す
る工程と、前記電気的接続部を封止材で封止して可撓性
配線基板上に半導体チップを搭載する工程と、前記可撓
性配線基板の前記折り曲げ部で折り曲げて前記可撓性配
線基板の第１主面（表主面）に搭載された隣合せの半導
体チップを重ね合わされて積層する工程と、前記積層体
の同一機能の配線をショートカットするショートカット
用配線を電気的に接続する工程と、前記積層体の同一機
能の配線の共通端子と実装基板のランドとを電気的に接
続する工程とを備えた半導体装置の製造方法である。A twelfth invention has a four-folded part,
When bent at the four-folded portion, a semiconductor chip mounting land corresponding to at least one set of semiconductor chip laminates is provided at a position where adjacent semiconductor chips mounted on the first main surface (front main surface) are overlapped. Preparing a flexible wiring board having common terminals for wiring of the same function of the laminate formed on a second main surface (back main surface) of the flexible wiring board; Electrically connecting the set of semiconductor chip mounting lands and the external electrodes (pads) of the semiconductor chip; and sealing the electrical connection portion with a sealing material to form the semiconductor chip on a flexible wiring board. Mounting, and laminating adjacent semiconductor chips that are bent at the bent portions of the flexible wiring board and mounted on the first main surface (front main surface) of the flexible wiring board. And wiring of the same function of the laminate A step of electrically connecting a shortcut for wiring shortcut, a method of manufacturing a semiconductor device including the step of electrically connecting the common terminal a of the mounting substrate lands of the wiring of the same features of the laminate.
【００１７】第１３の発明は、四つ折り曲げ部または折
り曲げ部を有し、複数の半導体チップが第１主面（表主
面）に所定の間隔で搭載可能な可撓性配線基板と、該可
撓性配線基板の前記四つ折り曲げ部または折り曲げ部で
折り曲げられて前記可撓性配線基板の第１主面（表主
面）に搭載された半導体チップが重ね合わされた少なく
とも１組の積層体と、該積層体の同一機能の配線のショ
ートカット用配線同志を電気的に接続した半導体装置で
あって、前記半導体チップが重ね合わされた積層体間に
冷却路を設けた半導体装置である。According to a thirteenth aspect, the present invention provides a flexible wiring board having a four-folded portion or a bent portion, on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals. At least one set of laminates in which the semiconductor chip mounted on the first main surface (front main surface) of the flexible wiring board, which is bent at the four-folded portion or the bent portion of the flexible wiring substrate, is overlapped And a semiconductor device in which wirings for shortcuts of wirings having the same function of the stacked body are electrically connected to each other, wherein a cooling path is provided between the stacked bodies on which the semiconductor chips are stacked.
【００１８】第１４の発明は、四つ折り曲げ部または折
り曲げ部を有し、複数の半導体チップが第１主面（表主
面）に所定の間隔で搭載可能な可撓性配線基板と、該可
撓性配線基板の前記四つ折り曲げ部または折り曲げ部で
折り曲げられて前記可撓性配線基板の第１主面（表主
面）に搭載された半導体チップが重ね合わされた少なく
とも１組の積層体と、該積層体の同一機能の配線のショ
ートカット用配線ランド同志を電気的に接続し、前記積
層体の同一機能の配線の共通端子と実装基板のランドと
を電気的に接続した半導体装置であって、前記半導体チ
ップが重ね合わされた積層体間に冷却路を設け、前記可
撓性配線基板の第２主面（裏主面）に前記積層体の同一
機能の配線の共通端子を設け、該共通端子と実装基板の
配線ランドとを電気的に接続した半導体装置である。According to a fourteenth aspect, the present invention provides a flexible wiring substrate having a four-folded portion or a bent portion, on which a plurality of semiconductor chips can be mounted on a first main surface (front main surface) at predetermined intervals. At least one set of laminates in which the semiconductor chip mounted on the first main surface (front main surface) of the flexible wiring board, which is bent at the four-folded portion or the bent portion of the flexible wiring substrate, is overlapped And a short circuit wiring land of the same function of the laminate is electrically connected to each other, and a common terminal of the same function wiring of the laminate is electrically connected to the land of the mounting board. A cooling path is provided between the stacked bodies on which the semiconductor chips are superimposed, and a common terminal for wiring having the same function of the stacked body is provided on a second main surface (back main surface) of the flexible wiring board; Electrical connection between the common terminal and the wiring land on the mounting board A semiconductor device connected to.
【００１９】第１５の発明は、四つ折り曲げ部または折
り曲げ部を有し、該四つ折り曲げ部または折り曲げ部で
折り曲げられると、その第１主面（表主面）に搭載され
る半導体チップが重ね合わされる位置に少なくとも１組
の半導体チップ積層体に対応する半導体チップ搭載用ラ
ンドと、前記積層体の同一機能の配線をショートカット
するショートカット用配線接続部を有する可撓性配線基
板を用意する工程と、前記複数組の半導体チップ搭載用
ランドと半導体チップの外部電極（パッド）とを電気的
に接続し、該電気的接続部を封止材で封止して可撓性配
線基板上に半導体チップを搭載する工程と、前記可撓性
配線基板の前記四つ折り曲げ部または折り曲げ部で折り
曲げて前記可撓性配線基板の第１主面（表主面）に搭載
された半導体チップを重ね合わされて積層する工程と、
前記半導体チップが重ね合わされた積層体間に熱伝導性
接着テープと熱吸収パッドで冷却路を形成する工程と、
前記積層体の同一機能の配線のショートカット用配線同
志を電気的に接続する工程とを備えた半導体装置の製造
方法である。According to a fifteenth aspect, the semiconductor device has a four-folded portion or a bent portion, and when the semiconductor chip is bent at the four-folded portion or the bent portion, a semiconductor chip mounted on the first main surface (front main surface) is formed. A step of preparing a flexible wiring board having at least one semiconductor chip mounting land corresponding to at least one set of semiconductor chip laminates at a position to be overlapped, and a shortcut wiring connection portion for short-circuiting wiring of the same function of the laminate; And electrically connecting the plurality of pairs of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip, and sealing the electrical connection portion with a sealing material to form a semiconductor on the flexible wiring board. A step of mounting a chip, and a semiconductor chip mounted on a first main surface (front main surface) of the flexible wiring board by being bent at the four-folded portion or the bent portion of the flexible wiring board. Laminating the superimposed by,
A step of forming a cooling path with a heat conductive adhesive tape and a heat absorbing pad between the stacked semiconductor chips,
Electrically connecting the short-circuit wirings of the wirings having the same function of the stacked body to each other.
【００２０】第１６の発明は、四つ折り曲げ部または折
り曲げ部を有し、四つ折り曲げ部で折り曲げられると、
その第１主面（表主面）に搭載される隣合せの半導体チ
ップが重ね合わされる位置に少なくとも１組の半導体チ
ップ積層体に対応する半導体チップ搭載用ランドを有
し、前記可撓性配線基板の第２主面（裏主面）に設けら
れた前記積層体の同一機能の配線の共通端子を有する可
撓性配線基板を用意する工程と、前記複数組の半導体チ
ップ搭載用ランドと半導体チップの外部電極（パッド）
とを電気的に接続し、該電気的接続部を封止材で封止し
て可撓性配線基板上に半導体チップを搭載する工程と、
前記可撓性配線基板の前記折り曲げ部で折り曲げて前記
可撓性配線基板の第１主面（表主面）に搭載された隣合
せの半導体チップを重ね合わされて積層する工程と、前
記半導体チップが重ね合わされた積層体間に熱伝導性接
着テープと熱吸収パッドで冷却路を形成する工程と、前
記積層体の同一機能の配線をショートカットするショー
トカット用配線を電気的に接続する工程と、前記積層体
の同一機能の配線の共通端子と実装基板のランドとを電
気的に接続する工程とを備えた半導体装置の製造方法で
ある。The sixteenth invention has a four-fold part or a bent part, and when the four-fold part is bent,
A semiconductor chip mounting land corresponding to at least one set of semiconductor chip laminates at a position where adjacent semiconductor chips mounted on the first main surface (front main surface) are overlapped with each other; A step of preparing a flexible wiring board provided on a second main surface (back main surface) of the substrate, having a common terminal for wiring of the same function of the laminated body; and providing the plurality of sets of semiconductor chip mounting lands and semiconductors. Chip external electrode (pad)
And electrically mounting the semiconductor chip on a flexible wiring board by sealing the electrical connection portion with a sealing material,
A step of folding adjacent semiconductor chips mounted on the first main surface (front main surface) of the flexible wiring board by bending at the bent portion of the flexible wiring board, and stacking the semiconductor chips; A step of forming a cooling path with a heat conductive adhesive tape and a heat absorbing pad between the stacked laminates, and a step of electrically connecting a wiring for a shortcut to shortcut a wiring of the same function of the laminate, Electrically connecting the common terminal of the wiring having the same function of the laminated body and the land of the mounting board.
【００２１】[0021]
【発明の実施の形態】以下、本発明について、図面を参
照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail together with embodiments (examples) with reference to the drawings.
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and their repeated description will be omitted.
【００２２】（実施例１）図１は本発明の実施例１の半
導体装置の概要構成を示す正面図であり、図２は本実施
例１の半導体装置を実装基板に実装した正面図である。
本実施例１の半導体装置は、図１に示すように、折り曲
げ部を有する可撓性配線基板２の表主面（第１主面）に
所定の間隔で複数の半導体チップ（ＩＣチップ）１が搭
載され、前記可撓性配線基板２の前記折り曲げ部で折り
曲げられて、前記可撓性配線基板２の表主面に搭載され
た隣合せの半導体チップ１が背中合わせに重ね合わさ
れ、接着材（又は接着テープ）２Ｂで固定される。さら
に、前記可撓性配線基板２の前記折り曲げ部２Ａで折り
曲げられて、次の１組の積層体が積層される。このよう
にして複数組の積層体が構成される。該複数組の積層体
の前記各積層体の同一機能の配線をショートカット配線
基板８で電気的に接続して前記可撓性配線基板２の配線
長をショートカットする。前記可撓性配線基板２の厚さ
は、例えば、７５μｍ、Ｃｕ配線の厚さは３５μｍであ
る。(Embodiment 1) FIG. 1 is a front view showing a schematic configuration of a semiconductor device of Embodiment 1 of the present invention, and FIG. 2 is a front view of mounting the semiconductor device of Embodiment 1 on a mounting board. .
As shown in FIG. 1, the semiconductor device of the first embodiment includes a plurality of semiconductor chips (IC chips) 1 at predetermined intervals on a front main surface (first main surface) of a flexible wiring substrate 2 having a bent portion. Are mounted at the bending portion of the flexible wiring board 2, and the adjacent semiconductor chips 1 mounted on the front main surface of the flexible wiring board 2 are overlapped back to back, and an adhesive ( (Or adhesive tape) 2B. Further, it is bent at the bent portion 2A of the flexible wiring board 2, and the next set of laminates is laminated. In this way, a plurality of sets of laminates are configured. Wiring of the same function of each of the plurality of stacked bodies is electrically connected by a shortcut wiring board 8 to shorten the wiring length of the flexible wiring board 2. The thickness of the flexible wiring board 2 is, for example, 75 μm, and the thickness of the Cu wiring is 35 μm.
【００２３】図２に示すように、本実施例１の半導体装
置１００は、前記可撓性配線基板２の裏主面（第２主
面）に設けられている実装用半田ボール端子（配線の共
通端子）７と実装基板９の半導体装置実装用ランド９Ａ
とを電気的に接続して前記実装基板９に実装される。As shown in FIG. 2, the semiconductor device 100 according to the first embodiment has a mounting solder ball terminal (wiring terminal) provided on the back main surface (second main surface) of the flexible wiring board 2. (Common terminal) 7 and semiconductor device mounting land 9A on mounting substrate 9
Are electrically connected to each other and mounted on the mounting board 9.
【００２４】次に、本実施例１の半導体装置の製造方法
について説明する。図３は前記可撓性配線基板２の配線
構成を示す表平面図、図４は前記可撓性配線基板２の配
線構成を示す裏平面図、図５は前記可撓性配線基板２上
に半導体チップ１を搭載した状態を示す全体平面図、図
６は図５の側面図、図７は１個の半導体チップ１を前記
可撓性配線基板２上に搭載した状態を示す断面図、図８
は前記ショートカット配線基板８Ａ，８Ｂの一方の配線
基板８Ａと他方の配線基板８Ｂの配線構成を示す平面
図、図９は前記ショートカット配線基板８Ａ，８Ｂの一
方の配線基板８Ａを前記可撓性配線基板２の配線に接続
した状態を示す図である。Next, a method of manufacturing the semiconductor device according to the first embodiment will be described. 3 is a front plan view showing the wiring configuration of the flexible wiring board 2, FIG. 4 is a rear plan view showing the wiring configuration of the flexible wiring board 2, and FIG. FIG. 6 is a side view of FIG. 5, showing a state in which the semiconductor chip 1 is mounted, FIG. 7 is a cross-sectional view showing a state in which one semiconductor chip 1 is mounted on the flexible wiring board 2, and FIG. 8
FIG. 9 is a plan view showing a wiring configuration of one of the shortcut wiring boards 8A and 8B and the other wiring board 8B. FIG. 9 is a plan view of one of the shortcut wiring boards 8A and 8B. FIG. 3 is a diagram showing a state where the wiring board is connected to wiring on a substrate 2.
【００２５】図３〜図９において、１は半導体チップ
（ＩＣチップ）、１Ａは半導体チップの外部電極（パッ
ド上のＡｕバンプ）、２は可撓性配線基板（フレキシブ
ル配線基板）、２Ａは折り曲げ部、３は配線、４はショ
ートカット配線接続用Ａｕバンプ、５はビア、６は半導
体チップ搭載用ランド、７は実装用半田ボール端子（共
通配線外部端子）、８Ａ，８Ｂはショートカット配線基
板、８Ａ１，８Ｂ１はショートカット配線ランド、９は
実装基板、９Ａは実装基板上の半導体装置実装用ラン
ド、１０は封止材、１１はフレキシブル基板テープ、１
２は絶縁膜（保護膜）である。3 to 9, 1 is a semiconductor chip (IC chip), 1A is an external electrode of the semiconductor chip (Au bump on a pad), 2 is a flexible wiring board (flexible wiring board), and 2A is a bent. Reference numeral 3 denotes a wiring, 4 denotes an Au bump for shortcut wiring connection, 5 denotes a via, 6 denotes a land for mounting a semiconductor chip, 7 denotes a solder ball terminal for mounting (common wiring external terminal), 8A and 8B denote a shortcut wiring board, and 8A1. , 8B1 is a shortcut wiring land, 9 is a mounting substrate, 9A is a land for mounting a semiconductor device on the mounting substrate, 10 is a sealing material, 11 is a flexible substrate tape, 1
Reference numeral 2 denotes an insulating film (protective film).
【００２６】まず、図３に示すような可撓性配線基板
（フレキシブル配線基板）２を製造する。前記可撓性配
線基板（フレキシブル配線基板）２の製造は、図３に示
すように、フレキシブル基板テープ１１に配線を形成
し、その上に絶縁膜（保護膜）１２を被覆する。この配
線が形成されたフレキシブル基板テープ１１の表主面
に、半導体チップ１の同一機能の半導体チップ搭載用ラ
ンド６を接続する配線３、半導体チップ１の同一機能の
半導体チップ搭載用ランド６を接続するショートカット
配線接続用Ａｕバンプ４、前記配線３を通すビア５、及
び半導体チップ搭載用ランド６をそれぞれ所定位置に形
成する。前記フレキシブル基板テープ１１の裏主面に
は、図４に示すように、半導体チップ１の同一機能の半
導体チップ搭載用ランド６を接続する配線３及びショー
トカット配線接続用Ａｕバンプ４並びに実装用半田ボー
ル端子（共通配線外部端子）７を形成する。First, a flexible wiring board (flexible wiring board) 2 as shown in FIG. 3 is manufactured. In manufacturing the flexible wiring board (flexible wiring board) 2, as shown in FIG. 3, a wiring is formed on a flexible board tape 11 and an insulating film (protective film) 12 is coated thereon. The wiring 3 for connecting the semiconductor chip mounting land 6 of the same function of the semiconductor chip 1 and the semiconductor chip mounting land 6 of the same function of the semiconductor chip 1 are connected to the front principal surface of the flexible substrate tape 11 on which the wiring is formed. Au bumps 4 for short-circuit wiring connection, vias 5 through which the wirings 3 pass, and lands 6 for mounting semiconductor chips are respectively formed at predetermined positions. As shown in FIG. 4, the wiring 3 for connecting the semiconductor chip mounting lands 6 of the same function of the semiconductor chip 1, the Au bumps 4 for connecting the shortcut wiring, and the solder balls for mounting A terminal (common wiring external terminal) 7 is formed.
【００２７】本実施例１の半導体装置の製造方法は、前
記図３に示すような可撓性配線基板（フレキシブル配線
基板）２を用意する。次に、図５及び図６に示すよう
に、前記可撓性配線基板２の表主面に所定の間隔で形成
された半導体チップ搭載用ランド６上に、半導体チップ
の外部電極（パッド上のＡｕバンプ）１Ａを電気的に接
続して複数の半導体チップ（ＩＣチップ）１を搭載す
る。すなわち、半導体チップ（ＩＣチップ）１は、図７
に示すように、半導体チップ搭載用ランド６と外部電極
（パッド上のＡｕバンプ）１Ａとを電気的に接続し、そ
の接続部を封止材（封止樹脂）１０で封止する。In the method of manufacturing a semiconductor device according to the first embodiment, a flexible wiring board (flexible wiring board) 2 as shown in FIG. 3 is prepared. Next, as shown in FIGS. 5 and 6, external electrodes (on the pads) of the semiconductor chip are placed on the semiconductor chip mounting lands 6 formed at predetermined intervals on the front main surface of the flexible wiring board 2. The plurality of semiconductor chips (IC chips) 1 are mounted by electrically connecting the Au bumps 1A. That is, the semiconductor chip (IC chip) 1
As shown in (1), the semiconductor chip mounting land 6 and the external electrode (Au bump on the pad) 1A are electrically connected, and the connection portion is sealed with a sealing material (sealing resin) 10.
【００２８】前記複数の半導体チップ１が搭載された前
記可撓性配線基板２の前記折り曲げ部２Ａで、図６に示
す矢印方向に折り曲げられて、前記可撓性配線基板２の
表主面に搭載された隣合せの半導体チップ１が背中合わ
せに重ね合せ、接着材（又は接着テープ）２Ｂで固定す
る。さらに、前記可撓性配線基板２の前記折り曲げ部２
Ａで折り曲げて、ショートカット配線接続用Ａｕバンプ
４とショートカット配線接続用ランド４Ａとを接続し、
次の１組の積層体を積層する。このようにして複数組の
積層体を構成する。At the bent portion 2A of the flexible wiring board 2 on which the plurality of semiconductor chips 1 are mounted, the flexible wiring board 2 is bent in the direction of the arrow shown in FIG. The mounted adjacent semiconductor chips 1 are stacked back to back and fixed with an adhesive (or adhesive tape) 2B. Further, the bent portion 2 of the flexible wiring board 2
A, and connects the shortcut wiring connection Au bump 4 and the shortcut wiring connection land 4A,
The next set of laminates is laminated. Thus, a plurality of sets of laminated bodies are formed.
【００２９】前記複数組の積層体の前記各積層体の同一
機能の配線を、図９に示すように、まず、図８（ａ）に
示すショートカット配線基板８Ａで左側の積層体の同一
機能の配線のショートカット配線接続用Ａｕバンプ４を
電気的に接続し、次に、図８（ｂ）に示すショートカッ
ト配線基板８Ｂのショートカット配線ランド８Ｂ１と右
側の積層体の同一機能の配線のショートカット配線接続
用Ａｕバンプ４を電気的に接続する。これにより前記可
撓性配線基板２の配線長をショートカットすることがで
きる。このようにして、図１に示すような半導体装置１
００を完成する。前記半導体装置１００は、図２に示す
ように、前記積層体の同一機能の配線の共通端子である
実装用半田ボール端子（配線の共通端子）７と実装基板
９上の半導体装置実装用ランド９Ａとを電気的に接続す
る。As shown in FIG. 9, first, wiring of the same function of each of the plurality of stacked bodies is performed on the shortcut wiring board 8 A shown in FIG. The Au bumps 4 for short-circuit wiring connection of the wiring are electrically connected, and then the short-circuit wiring lands 8B1 of the short-circuit wiring board 8B shown in FIG. The Au bumps 4 are electrically connected. Thereby, the wiring length of the flexible wiring board 2 can be shortened. Thus, the semiconductor device 1 as shown in FIG.
Complete 00. As shown in FIG. 2, the semiconductor device 100 includes a mounting solder ball terminal (common terminal of wiring) 7 which is a common terminal of wiring of the same function of the laminate and a semiconductor device mounting land 9A on the mounting substrate 9. And are electrically connected.
【００３０】以上説明したように本実施例１によれば、
折り曲げ可能な可撓性配線基板２を用い、前記各積層体
の同一機能の配線をショートカット配線基板８Ａ，８Ｂ
で電気的に接続して、前記可撓性配線基板２の配線長を
ショートカットするので、配線長による信号遅延を防止
することができる。また、配線基板を折り畳んで立体構
造（三次元）にした半導体装置において、前記各積層体
の同一機能の配線をショートカット配線基板８Ａ，８Ｂ
により積層体内部の熱の放熱効率を向上させることがで
きる。また、実装用半田ボール端子部以外の基板の両面
にＩＣチップを両面実装することも可能である。As described above, according to the first embodiment,
Using the flexible wiring board 2 that can be bent, wiring of the same function of each of the laminates is connected to the shortcut wiring boards 8A and 8B.
And the wiring length of the flexible wiring board 2 is short-circuited, so that a signal delay due to the wiring length can be prevented. Further, in the semiconductor device in which the wiring board is folded into a three-dimensional structure (three-dimensional), the wiring of the same function of each of the stacked bodies is replaced with the shortcut wiring boards 8A and 8B.
Thereby, the heat radiation efficiency of the heat inside the laminate can be improved. Further, it is also possible to mount both sides of the IC chip on both sides of the substrate other than the solder ball terminal portion for mounting.
【００３１】（実施例２）図１０は本発明の実施例２の
半導体装置の概要構成を示す正面図であり、図１１は本
実施例２の半導体装置を実装基板に実装した正面図であ
る。本実施例２の半導体装置は、前記実施例１のショー
トカット配線基板８Ａ，８Ｂを省略した実施例である。
すなわち、図１０に示すように、折り曲げ部２Ａを有す
る可撓性配線基板２の表主面に所定の間隔で複数の半導
体チップ（ＩＣチップ）１が搭載され、前記可撓性配線
基板２の前記折り曲げ部２Ａで折り曲げられて、前記可
撓性配線基板２の表主面（第１主面）に搭載された隣合
せの半導体チップ２が背中合わせに重ね合わされ、接着
材（又は接着テープ）２Ｂで固定される。さらに、前記
可撓性配線基板２の前記折り曲げ部２Ａで折り曲げられ
て、ショートカット配線接続用Ａｕバンプ４とショート
カット配線接続用ランド４Ａとを接続し、次の１組の積
層体が積層される。このようにして複数組の積層体が構
成される。該複数組の積層体の前記各積層体の同一機能
の配線のショートカット配線接続用ランド４Ａとショー
トカット配線接続用Ａｕバンプ４とを電気的に接続して
前記可撓性配線基板２の配線長をショートカットする。(Embodiment 2) FIG. 10 is a front view showing a schematic structure of a semiconductor device according to Embodiment 2 of the present invention, and FIG. 11 is a front view in which the semiconductor device of Embodiment 2 is mounted on a mounting board. . The semiconductor device of the second embodiment is an embodiment in which the shortcut wiring boards 8A and 8B of the first embodiment are omitted.
That is, as shown in FIG. 10, a plurality of semiconductor chips (IC chips) 1 are mounted at predetermined intervals on the front main surface of a flexible wiring board 2 having a bent portion 2A. Adjacent semiconductor chips 2 that are bent at the bending portion 2A and mounted on the front main surface (first main surface) of the flexible wiring board 2 are overlapped back to back, and an adhesive (or adhesive tape) 2B Fixed at. Further, it is bent at the bent portion 2A of the flexible wiring board 2 to connect the shortcut wiring connection Au bump 4 and the shortcut wiring connection land 4A, and the following one set of laminates is laminated. In this way, a plurality of sets of laminates are configured. The wiring length of the flexible wiring board 2 is reduced by electrically connecting the short-circuit wiring connection lands 4A and the short-circuit wiring connection Au bumps 4 of the wiring of the same function of each of the plurality of stacked bodies. Make a shortcut.
【００３２】図１１に示すように、本実施例２の半導体
装置２００は、前記可撓性配線基板２の裏主面（第２主
面）に設けられている実装用半田ボール端子（配線の共
通端子）７と実装基板９の半導体装置実装用ランド９Ａ
とを電気的に接続して前記実装基板９に実装される。As shown in FIG. 11, the semiconductor device 200 according to the second embodiment has a mounting solder ball terminal (wiring terminal) provided on the back main surface (second main surface) of the flexible wiring board 2. (Common terminal) 7 and semiconductor device mounting land 9A on mounting substrate 9
Are electrically connected to each other and mounted on the mounting board 9.
【００３３】次に、本実施例２の半導体装置の製造方法
について説明する。図１２は前記可撓性配線基板２の配
線構成を示す表平面図、図１３は前記可撓性配線基板２
の配線構成を示す裏平面図、図１４は前記可撓性配線基
板２上に半導体チップ１を搭載した状態を示す全体平面
図、図１５は図１４の側面図、図１６は１個の半導体チ
ップ１を前記可撓性配線基板２の表主面に搭載した状態
を示す断面図、図１７は前記半導体チップ１を搭載され
た可撓性配線基板２を折り曲げて前記半導体チップ１を
積層する状態を示す図、図１８は前記可撓性配線基板２
の折り曲げ部で折り曲げてショートカット用配線を接続
した状態の拡大断面図である。Next, a method of manufacturing the semiconductor device according to the second embodiment will be described. FIG. 12 is a front plan view showing a wiring configuration of the flexible wiring board 2, and FIG.
14 is an overall plan view showing a state where the semiconductor chip 1 is mounted on the flexible wiring board 2, FIG. 15 is a side view of FIG. 14, and FIG. FIG. 17 is a cross-sectional view showing a state in which the chip 1 is mounted on the front main surface of the flexible wiring board 2. FIG. 17 shows a state where the flexible wiring board 2 on which the semiconductor chip 1 is mounted is bent and the semiconductor chips 1 are stacked. FIG. 18 shows the state of the flexible wiring board 2.
FIG. 5 is an enlarged cross-sectional view of a state in which the short-circuit wiring is connected by bending at a bent portion of FIG.
【００３４】図１０〜図１８において、１は半導体チッ
プ（ＩＣチップ）、１Ａは半導体チップの外部電極（パ
ッド上のＡｕバンプ）、２は可撓性配線基板（フレキシ
ブル配線基板）、２Ａは折り曲げ部、３は配線、４はシ
ョートカット配線接続用Ａｕバンプ、４Ａはショートカ
ット配線接続用ランド、５はビア、６は半導体チップ搭
載用ランド、７は実装用半田ボール端子（共通配線外部
端子）、９は実装基板、９Ａは実装基板上の半導体装置
実装用ランド、１０は封止材、１１はフレキシブル基板
テープ、１２は絶縁膜（保護膜）である。In FIGS. 10 to 18, 1 is a semiconductor chip (IC chip), 1A is an external electrode of the semiconductor chip (Au bump on a pad), 2 is a flexible wiring board (flexible wiring board), and 2A is bent. Reference numeral 3 denotes a wiring, 4 denotes an Au bump for shortcut wiring connection, 4A denotes a land for shortcut wiring connection, 5 denotes a via, 6 denotes a land for mounting a semiconductor chip, 7 denotes a solder ball terminal for mounting (common wiring external terminal), 9 Denotes a mounting substrate, 9A denotes a land for mounting a semiconductor device on the mounting substrate, 10 denotes a sealing material, 11 denotes a flexible substrate tape, and 12 denotes an insulating film (protective film).
【００３５】まず、図１２に示すような可撓性配線基板
（フレキシブル配線基板）２を製造する。前記可撓性配
線基板（フレキシブル配線基板）２の製造は、図１２に
示すように、フレキシブル基板テープ１１の表主面（第
１主面）に配線を形成し、その上に絶縁膜（保護膜）１
２を被覆する。この配線が形成されたフレキシブル基板
テープ１１の表主面に、半導体チップ１の同一機能の半
導体チップ搭載用ランド６を接続する配線３、半導体チ
ップ１の同一機能の半導体チップ搭載用ランド６を接続
するショートカット配線接続用ランド４Ａとショートカ
ット配線接続用Ａｕバンプ４、前記配線３を通すビア
５、及び半導体チップ搭載用ランド６をそれぞれ所定位
置に形成する。前記フレキシブル基板テープ１１の裏主
面（第２主面）には、図１３に示すように、半導体チッ
プ１の同一機能の半導体チップ搭載用ランド６を接続す
る配線３ショートカット配線接続用ランド４Ａ、及びシ
ョートカット配線接続用Ａｕバンプ４並びに実装用半田
ボール端子７を形成する。First, a flexible wiring board (flexible wiring board) 2 as shown in FIG. 12 is manufactured. In manufacturing the flexible wiring board (flexible wiring board) 2, as shown in FIG. 12, wiring is formed on the front main surface (first main surface) of the flexible substrate tape 11, and an insulating film (protection film) is formed thereon. Membrane) 1
2 is coated. The wiring 3 for connecting the semiconductor chip mounting land 6 of the same function of the semiconductor chip 1 and the semiconductor chip mounting land 6 of the same function of the semiconductor chip 1 are connected to the front principal surface of the flexible substrate tape 11 on which the wiring is formed. A short-circuit wiring connection land 4A and a short-circuit wiring connection Au bump 4, a via 5 passing through the wiring 3, and a semiconductor chip mounting land 6 are formed at predetermined positions. As shown in FIG. 13, on the back main surface (second main surface) of the flexible substrate tape 11, the wiring 3 for connecting the semiconductor chip mounting lands 6 of the same function of the semiconductor chip 1 and the short-circuit wiring connection lands 4A, Then, Au bumps 4 for shortcut wiring connection and solder ball terminals 7 for mounting are formed.
【００３６】本実施例２の半導体装置の製造方法は、前
記図１２に示すような可撓性配線基板（フレキシブル配
線基板）２を用意する。次に、図１４及び図１５に示す
ように、前記可撓性配線基板２の表主面に所定の間隔で
形成された半導体チップ搭載用ランド６上に複数の半導
体チップ（ＩＣチップ）１を搭載する。半導体チップ
（ＩＣチップ）１は、図１６に示すように、半導体チッ
プ搭載用ランド６と外部電極（パッド上のＡｕバンプ）
１Ａとを電気的に接続し、その接続部を封止材（封止樹
脂）１０で封止する。In the method of manufacturing a semiconductor device according to the second embodiment, a flexible wiring board (flexible wiring board) 2 as shown in FIG. Next, as shown in FIGS. 14 and 15, a plurality of semiconductor chips (IC chips) 1 are placed on semiconductor chip mounting lands 6 formed at predetermined intervals on the front main surface of the flexible wiring board 2. Mount. As shown in FIG. 16, the semiconductor chip (IC chip) 1 includes a semiconductor chip mounting land 6 and external electrodes (Au bumps on pads).
1A is electrically connected, and the connection portion is sealed with a sealing material (sealing resin) 10.
【００３７】前記複数の半導体チップ１が搭載された前
記可撓性配線基板２の前記折り曲げ部２Ａで折り曲げら
れて、図１７に示すように、前記可撓性配線基板２の表
主面に搭載された隣合せの半導体チップ２が背中合わせ
に重ね合せ、接着材（又は接着テープ）２Ｂで固定す
る。さらに、図１７に示すように、前記可撓性配線基板
２の前記折り曲げ部２Ａで折り曲げて、ショートカット
配線接続用Ａｕバンプ４とショートカット配線接続用ラ
ンド４Ａとを接続し、次の１組の積層体を積層する。こ
のようにして複数組の積層体を構成する。The flexible wiring board 2 on which the plurality of semiconductor chips 1 are mounted is bent at the bending portion 2A and mounted on the front main surface of the flexible wiring board 2 as shown in FIG. The adjacent semiconductor chips 2 are stacked back to back and fixed with an adhesive (or an adhesive tape) 2B. Further, as shown in FIG. 17, the flexible wiring board 2 is bent at the bent portion 2A to connect the shortcut wiring connection Au bumps 4 and the shortcut wiring connection lands 4A. Laminate the body. Thus, a plurality of sets of laminated bodies are formed.
【００３８】前記折り曲げ部の構成を図１８（ａ）、
（ｂ）に示す。前記複数組の積層体の前記各積層体の同
一機能の配線をショートカット配線部２Ｃで電気的に接
続して前記可撓性配線基板２の配線長をショートカット
して、図１０に示すような半導体装置２００を完成す
る。この半導体装置２００は、図１１に示すように、前
記積層体の同一機能の配線の共通配線外部端子である実
装用半田ボール端子７と実装基板９上の半導体装置実装
用ランド９Ａとを電気的に接続する。FIG. 18A shows the structure of the bent portion.
It is shown in (b). A wiring as shown in FIG. 10 is obtained by electrically connecting wirings having the same function of the respective laminates of the plurality of laminates by a shortcut wiring portion 2C to shorten the wiring length of the flexible wiring board 2. The device 200 is completed. As shown in FIG. 11, the semiconductor device 200 electrically connects the solder ball terminal 7 for mounting, which is a common wiring external terminal of the wiring of the same function of the laminate, to the land 9A for mounting the semiconductor device on the mounting substrate 9. Connect to
【００３９】以上説明したように、本実施例２によれ
ば、折り曲げ可能な可撓性配線基板２を用い、前記各積
層体の同一機能の配線をショートカット配線部で電気的
に接続して、前記可撓性配線基板２の配線長をショート
カットするので、配線長による信号遅延を防止すること
ができる。また、配線基板を折り畳んで立体構造（三次
元）にした半導体装置において、前記各積層体の同一機
能の配線をショートカット配線部により積層体内部の熱
の放熱効率を向上させることができる。また、実装用半
田ボール端子部以外の基板の両面にＩＣチップを両面実
装することも可能である。As described above, according to the second embodiment, by using the flexible wiring board 2 that can be bent, the wirings having the same function of each of the laminates are electrically connected by the shortcut wiring section. Since the wiring length of the flexible wiring board 2 is short-cut, signal delay due to the wiring length can be prevented. Further, in the semiconductor device in which the wiring board is folded to have a three-dimensional structure (three-dimensional), the wiring of the same function of each of the stacked bodies can improve the heat radiation efficiency of the heat inside the stacked body by the shortcut wiring part. Further, it is also possible to mount both sides of the IC chip on both sides of the substrate other than the solder ball terminal portion for mounting.
【００４０】（実施例３）本発明の実施例３の半導体装
置（３００ｏｒ４００）は、前記実施例２と同様に前記
実施例１のショートカット配線基板８を省略した別の実
施例である。前記実施例１、２と同様にして、図１９又
は図２０に示すような折り畳み構造にしたもの（３００
ｏｒ４００）である。この製造方法は、前記実施例１、
２と同様にして製造することができる。(Embodiment 3) A semiconductor device (300 or 400) according to Embodiment 3 of the present invention is another embodiment in which the shortcut wiring board 8 of Embodiment 1 is omitted as in Embodiment 2. In the same manner as in the first and second embodiments, a folded structure as shown in FIG. 19 or FIG.
or 400). This manufacturing method is described in the first embodiment,
2 can be manufactured.
【００４１】（実施例４）図２１は本発明の実施例４の
半導体装置の概要構成を示す平面図、横断面図及び縦断
面図であり、図２２は本実施例４の半導体装置を実装基
板に実装した横断面図である。本実施例４の半導体装置
は、図２１に示すように、四つ折り曲げ部２Ａを有する
フレキシブル配線基板６３の表主面（第１主面）に所定
の間隔で複数の半導体チップ（ＩＣメモリチップ）１が
搭載され、前記フレキシブル配線基板６３の前記折り曲
げ部で二つ折りに曲げられて、前記フレキシブル配線基
板６３の表主面に搭載された隣合せの半導体チップ１が
背中合わせに重ね合わされ、接着材（又は接着テープ）
で固定される。さらに、前記フレキシブル配線基板６３
の前記四つ折り曲げ部で四つ折りに曲げられて、次の１
組の積層体が積層される。このようにして複数組の積層
体が構成される。該複数組の積層体の前記各積層体の同
一機能の配線のショートカット配線接続用ランド６１と
ショートカット配線接続用半田ボール端子６２とを電気
的に接続して前記フレキシブル配線基板６３の配線長を
ショートカットされる。前記フレキシブル配線基板６３
の中央部には折り曲げストレス緩和用抜き穴２６が設け
られている。(Embodiment 4) FIG. 21 is a plan view, a horizontal sectional view and a vertical sectional view showing a schematic structure of a semiconductor device according to a fourth embodiment of the present invention. FIG. FIG. 4 is a cross-sectional view mounted on a substrate. As shown in FIG. 21, the semiconductor device according to the fourth embodiment includes a plurality of semiconductor chips (IC memory chips) at predetermined intervals on the front main surface (first main surface) of a flexible wiring board 63 having a four-folded portion 2A. 1) is mounted, and is folded in two at the bent portion of the flexible wiring board 63, and the adjacent semiconductor chips 1 mounted on the front main surface of the flexible wiring board 63 are overlapped back to back, and an adhesive (Or adhesive tape)
Fixed at. Further, the flexible wiring board 63
Is folded in four at the four-folded portion of
The sets of laminates are stacked. In this way, a plurality of sets of laminates are configured. Short-circuiting the wiring length of the flexible wiring board 63 by electrically connecting the short-circuit wiring connection lands 61 and the short-circuit wiring connection solder ball terminals 62 of the wiring of the same function of each of the plurality of stacked bodies of the plurality of stacked bodies. Is done. The flexible wiring board 63
Is provided with a hole 26 for bending stress relaxation.
【００４２】本実施例４の半導体装置５００は、図２２
に示すように、前記フレキシブル配線基板６３の裏主面
（第２主面）に設けられている実装用半田ボール端子
（配線の共通端子）７と実装基板９の半導体装置実装用
ランド９Ａとを電気的に接続されて前記実装基板９に実
装される。The semiconductor device 500 according to the fourth embodiment is similar to that of FIG.
As shown in FIG. 6, the mounting solder ball terminals (wiring common terminals) 7 provided on the back main surface (second main surface) of the flexible wiring board 63 and the semiconductor device mounting lands 9A of the mounting substrate 9 are formed. It is electrically connected and mounted on the mounting board 9.
【００４３】次に、本実施例４の半導体装置の製造方法
について説明する。図２３は前記フレキシブル配線基板
６３の配線構成を示す表平面図、図２４は前記フレキシ
ブル配線基板６３の配線構成を示す裏平面図、図２５は
前記フレキシブル配線基板６３上に半導体チップ１を搭
載した状態を示す全体平面図、図２６は図２５の側面
図、図２７は１個の半導体チップ１を前記フレキシブル
配線基板６３上に搭載した状態を示す断面図、図２８は
前記半導体チップ１を搭載されたフレキシブル配線基板
６３を二つ折りに曲げた平面図、横断面図、及び縦断面
図、図２９は前記半導体チップ１を搭載されたフレキシ
ブル配線基板６３を四つ折りに曲げた平面図である。Next, a method of manufacturing the semiconductor device according to the fourth embodiment will be described. 23 is a front plan view showing the wiring configuration of the flexible wiring board 63, FIG. 24 is a rear plan view showing the wiring configuration of the flexible wiring board 63, and FIG. 25 has the semiconductor chip 1 mounted on the flexible wiring board 63. 26 is a side view of FIG. 25, FIG. 27 is a cross-sectional view showing a state in which one semiconductor chip 1 is mounted on the flexible wiring board 63, and FIG. 28 is a state in which the semiconductor chip 1 is mounted. FIG. 29 is a plan view, a horizontal cross-sectional view, and a vertical cross-sectional view of the obtained flexible wiring board 63 folded in two. FIG. 29 is a plan view of the flexible wiring board 63 on which the semiconductor chip 1 is mounted.
【００４４】図２１〜図２９において、１は半導体チッ
プ（ＩＣチップ）、１Ａは半導体チップの外部電極（パ
ッド上のＡｕバンプ）、３は配線、６は半導体チップ搭
載用ランド、７は実装用半田ボール端子（共通配線外部
端子）、９は実装基板、９Ａは実装基板上の半導体装置
実装用ランド、１０は封止材、１２は絶縁膜（保護
膜）、５はビア、１７は微小（ビルドアップ）ビア、２
６は折曲げストレス緩和用抜き穴、６１はショートカッ
ト接続配線用ランド、６２はショートカット配線用半田
ボール端子、６３はポリイミドテープに配線を形成した
フレキシブル配線基板（可撓性配線基板）である。21 to 29, 1 is a semiconductor chip (IC chip), 1A is an external electrode (Au bump on a pad) of the semiconductor chip, 3 is a wiring, 6 is a land for mounting a semiconductor chip, and 7 is a mounting land. Solder ball terminals (common wiring external terminals), 9 is a mounting board, 9A is a land for mounting a semiconductor device on the mounting board, 10 is a sealing material, 12 is an insulating film (protective film), 5 is a via, and 17 is a minute ( Build up) via, 2
Reference numeral 6 denotes a hole for bending stress relief, 61 denotes a land for shortcut connection wiring, 62 denotes a solder ball terminal for shortcut wiring, and 63 denotes a flexible wiring board (flexible wiring board) having wiring formed on a polyimide tape.
【００４５】まず、図２１に示すようなフレキシブル配
線基板６３を製造する。前記フレキシブル配線基板６３
の製造は、図２３及図２４に示すように、フレキシブル
配線基板６３の配線を形成し、その上に絶縁膜（保護
膜）を被覆する。このフレキシブル配線基板６３の表主
面（第１主面）に、半導体チップ１の同一機能の半導体
チップ搭載用ランドを接続する配線３、半導体チップ１
の同一機能の半導体チップ搭載用ランドを接続するショ
ートカット配線接続用ランド６１、ショートカット配線
用半田ボール端子６２バンプ、及び半導体チップ搭載用
ランド６をそれぞれ所定位置に形成する。前記フレキシ
ブル配線基板６３の裏主面（第２主面）には、図２４に
示すように、半導体チップ１の同一機能の半導体チップ
搭載用ランドを接続する配線３、ショートカット配線接
続用ランド６１、及びショートカット配線接続用Ａｕバ
ンプ６２、並びに実装用半田ボール端子７を形成する。First, a flexible wiring board 63 as shown in FIG. 21 is manufactured. The flexible wiring board 63
As shown in FIGS. 23 and 24, the wiring of the flexible wiring board 63 is formed, and an insulating film (protective film) is coated thereon. Wiring 3 for connecting semiconductor chip mounting lands of the same function of semiconductor chip 1 to front main surface (first main surface) of flexible wiring board 63, semiconductor chip 1
The land 61 for connecting the short-circuit wiring, the solder ball terminal 62 for the short-circuit wiring, and the land 6 for mounting the semiconductor chip for connecting the semiconductor chip mounting lands having the same function are formed at predetermined positions. As shown in FIG. 24, on the back main surface (second main surface) of the flexible wiring board 63, wirings 3 for connecting semiconductor chip mounting lands of the same function of the semiconductor chip 1, lands 61 for shortcut wiring connection, Then, the Au bumps 62 for connecting the shortcut wiring and the solder ball terminals 7 for mounting are formed.
【００４６】本実施例４の半導体装置の製造方法は、前
記図２３及び図２４に示すようなフレキシブル配線基板
６３を用意する。次に、図２５及び図２６に示すよう
に、前記フレキシブル配線基板６３の表主面に所定の間
隔で形成された半導体チップ搭載用ランド上に複数の半
導体チップ（ＩＣチップ）１を搭載する。半導体チップ
（ＩＣチップ）１は、図２７に示すように、半導体チッ
プ搭載用ランドと外部電極（パッド上のＡｕバンプ）１
Ａとを電気的に接続し、その接続部を封止材（封止樹
脂）で封止する。In the method of manufacturing a semiconductor device according to the fourth embodiment, a flexible wiring board 63 as shown in FIGS. 23 and 24 is prepared. Next, as shown in FIGS. 25 and 26, a plurality of semiconductor chips (IC chips) 1 are mounted on semiconductor chip mounting lands formed at predetermined intervals on the front main surface of the flexible wiring board 63. As shown in FIG. 27, a semiconductor chip (IC chip) 1 includes a semiconductor chip mounting land and external electrodes (Au bumps on pads) 1.
A is electrically connected, and the connection is sealed with a sealing material (sealing resin).
【００４７】また、多層配線を必要とされる場合は、前
記図２７に示すように、フレキシブル配線基板６３にビ
ルドアップ方式等を部分的に使用することで、高度な配
線の可能な多層配線部（図左端より中央部右の最も薄い
部分手前まで及び右端の厚くなっている部分）と片面あ
るいは両面の単層配線で折り曲げ可能な部位（前記多層
配線部に挟まれた最も薄い部分）の共存するフレキシブ
ル配線基板６３が作成可能となる。When a multilayer wiring is required, as shown in FIG. 27, a flexible wiring board 63 is partially used by a build-up method or the like, so that a multilayer wiring portion capable of advanced wiring can be obtained. Coexistence of (the thinnest part on the right and the right end of the center from the left end to the thinnest part) and a part that can be folded with single-layer wiring on one or both sides (the thinnest part sandwiched between the multilayer wiring parts) The flexible wiring board 63 can be created.
【００４８】前記複数の半導体チップ１が搭載された前
記フレキシブル配線基板６３の前記折り曲げ部２Ａで二
つ折りに曲げられて、図２８に示すように、前記フレキ
シブル配線基板６３の表主面に搭載された隣合せの半導
体チップ１が背中合わせに重ね合せ、接着材（又は接着
テープ）で固定する。さらに、図２９に示すように、前
記フレキシブル配線基板６３の前記折り曲げ部２Ａで四
つ折りに曲げて、次の１組の積層体を積層する。このよ
うにして前記図２１に示すような半導体チップ１が背中
合わせに重ね合せた複数組の積層体を構成する。前記複
数組の積層体の前記各積層体の同一機能の配線をショー
トカットさせる短絡電極で電気的に接続して前記フレキ
シブル配線基板６３の配線長をショートカットする。The flexible wiring board 63 on which the plurality of semiconductor chips 1 are mounted is folded in two at the bending portion 2A, and is mounted on the front main surface of the flexible wiring board 63 as shown in FIG. The adjacent semiconductor chips 1 are stacked back to back and fixed with an adhesive (or adhesive tape). Further, as shown in FIG. 29, the flexible wiring board 63 is bent in four at the bending portion 2A, and the next set of laminates is laminated. In this way, a plurality of sets of stacked bodies in which the semiconductor chips 1 as shown in FIG. The wiring length of the flexible wiring board 63 is short-circuited by electrically connecting the short-circuiting electrodes for short-circuiting the wiring of the same function of each of the stacked bodies of the plurality of sets.
【００４９】本実施例４の半導体装置５００は、図２２
に示すように、前記フレキシブル配線基板６３の裏主面
（第２主面）に設けられている共通端子である実装用外
部電極７と実装基板９の半導体装置実装用ランド９Ａと
を電気的に接続して前記実装基板９に実装される。な
お、折曲げストレスが大きくない場合は折り曲げストレ
ス緩和用抜き穴２６を設けなくてもよい。また、実装用
半田ボール端子部以外の基板の両面にＩＣチップを両面
実装することも可能である。The semiconductor device 500 of the fourth embodiment is similar to that of FIG.
As shown in (2), the mounting external electrode 7 which is a common terminal provided on the back main surface (second main surface) of the flexible wiring board 63 and the semiconductor device mounting land 9A of the mounting substrate 9 are electrically connected. It is connected and mounted on the mounting board 9. When the bending stress is not large, the bending stress relief hole 26 need not be provided. Further, it is also possible to mount both sides of the IC chip on both sides of the substrate other than the solder ball terminal portion for mounting.
【００５０】（実施例５）図３０は本発明の実施例５の
半導体装置の吸熱パッドをパッケージ内に収納した状態
の概要構成を示す断面図、図３１は図３０の吸熱パッド
をパッケージ内に収納した状態の概要構成を示す平面
図、図３２は図３０の吸熱パッドによる冷却機構の概要
構成を示す模式図である。(Embodiment 5) FIG. 30 is a sectional view showing a schematic configuration of a semiconductor device according to a fifth embodiment of the present invention in which a heat absorbing pad is housed in a package. FIG. 31 shows the heat absorbing pad of FIG. FIG. 32 is a plan view showing a schematic configuration of the stored state, and FIG. 32 is a schematic diagram showing a schematic configuration of a cooling mechanism using the heat absorbing pad of FIG.
【００５１】図３０〜図３２において、１は半導体チッ
プ（ＩＣチップ）、１Ａは半導体チップの外部電極（パ
ッド上のＡｕバンプ）、７は実装用半田ボール端子（共
通配線外部端子）、２６は折曲げストレス緩和用抜き
穴、６１はショートカット配線接続用ランド、６２はシ
ョートカット配線接続用半田ボール端子、６３はポリイ
ミドテープ（フレキシブル基板）、６４は吸熱パット、
６５はパイプ、６６は水路、６７はファン、６８は放熱
部（ラジエター）、６９は放熱フイン、７０は冷却液循
環ポンプ、７１は折り畳み積層パッケージ、７２は熱伝
導接着テープである。30 to 32, 1 is a semiconductor chip (IC chip), 1A is an external electrode (Au bump on a pad) of the semiconductor chip, 7 is a solder ball terminal for mounting (common wiring external terminal), 26 is A hole for bending stress relief, 61 is a land for shortcut wiring connection, 62 is a solder ball terminal for shortcut wiring connection, 63 is a polyimide tape (flexible substrate), 64 is a heat absorbing pad,
65 is a pipe, 66 is a water channel, 67 is a fan, 68 is a radiator (radiator), 69 is a radiator fin, 70 is a cooling liquid circulation pump, 71 is a foldable laminated package, and 72 is a heat conductive adhesive tape.
【００５２】本発明の実施例５の半導体装置は、前記実
施例のような蛇腹折りや二つ折り、三つ折りの以外に十
字折りのある折曲げ積層化ができる例であり、図３０及
び図３１に示すように、フレキシブル配線基板６３（可
撓性配線基板）を四つ折りにして半導体チップ１を積層
するものである。そして、十字に折られてストレスの集
中するフレキシブル配線基板６３の中央部に折り曲げス
トレス緩和用抜き穴２６が設けられたものである。The semiconductor device according to the fifth embodiment of the present invention is an example in which besides bellows folding, two-folding, and three-folding as in the above-described embodiment, cross-folding can be performed, and FIG. 30 and FIG. As shown in (1), the semiconductor chip 1 is stacked by folding the flexible wiring board 63 (flexible wiring board) into four parts. The flexible wiring board 63, which is folded in a cross shape and on which stress is concentrated, is provided with a hole 26 for bending stress relief.
【００５３】すなわち、四つ折り曲げ部と中央部に折り
曲げストレス緩和用抜き穴２６を有し、複数の半導体チ
ップ１が表面に所定の間隔で搭載可能なフレキシブル配
線基板６３と、該フレキシブル配線基板６３の前記二つ
折り曲部で折り曲げられて前記フレキシブル配線基板６
３の表面に搭載された半導体チップ１が背中合わせで重
ね合わされた複数組の積層体とを備えた半導体装置であ
って、前記フレキシブル配線基板６３の表主面に所定位
置に複数の半導体チップ（ＩＣメモリチップ）１が搭載
され、前記可撓性配線基板２の前記折り曲部２Ａで四つ
折りに曲げられて、前記フレキシブル配線基板６３の表
主面に搭載された半導体チップ１が背中合わせに重ね合
わされ、接着材（又は接着テープ）２Ｂで固定される。
さらに、前記フレキシブル配線基板６３の前記折り曲部
２Ａで四つ折り曲げられて、次の１組の積層体が積層さ
れている。このようにして複数組の積層体が構成されて
いる。That is, a flexible wiring board 63 having a four-folded portion and a bending stress relief punched hole 26 at the center, and on which a plurality of semiconductor chips 1 can be mounted at predetermined intervals on the surface. Of the flexible wiring substrate 6
3. A semiconductor device comprising a plurality of stacked bodies in which the semiconductor chips 1 mounted on the surface of the flexible wiring board 3 are superimposed back to back, wherein a plurality of semiconductor chips (IC The semiconductor chip 1 mounted on the front main surface of the flexible wiring board 63 is folded back and forth at the bent portion 2A of the flexible wiring board 2 so that the semiconductor chips 1 are stacked back to back. , And is fixed with an adhesive (or an adhesive tape) 2B.
Furthermore, the flexible wiring board 63 is bent four times at the bending portion 2A, and the following one set of laminated bodies is laminated. In this way, a plurality of sets of laminated bodies are configured.
【００５４】前記フレキシブル配線基板６３に用いられ
る可撓性テープ基材の厚さは、例えば、７５μｍ、Ｃｕ
配線の厚さは３５μｍである。該複数組の積層体の前記
各積層体の同一機能の配線をショートカットさせる短絡
電極で電気的に接続して前記フレキシブル配線基板６３
の配線長をショートカットする。The thickness of the flexible tape substrate used for the flexible wiring board 63 is, for example, 75 μm, Cu
The thickness of the wiring is 35 μm. The flexible wiring board 63 is electrically connected to a short-circuit electrode for short-circuiting wiring of the same function of each of the plurality of laminates.
Shortcut the wiring length of
【００５５】また、図３０及び図３１に示すように、前
記半導体チップが重ね合わされた積層体間に吸熱パット
（冷却路）６４が設けられている。前記吸熱パット（冷
却路）６４は、図３０及び図３１に示すように、水路６
６が形成されたものである。この吸熱パット（冷却路）
６４は、折り畳み積層パッケージ７１の前記半導体チッ
プが重ね合わされた積層体間に、熱伝導接着テープ７２
により固定されている。As shown in FIGS. 30 and 31, a heat absorbing pad (cooling path) 64 is provided between the stacked layers of the semiconductor chips. As shown in FIGS. 30 and 31, the heat absorbing pad (cooling path) 64
6 is formed. This heat absorbing pad (cooling path)
64 is a heat conductive adhesive tape 72 between the stacked layers of the folded stacked package 71 on which the semiconductor chips are stacked.
It is fixed by.
【００５６】また、前記吸熱パッド６４は、ＩＣパッケ
ージ等に使用される絶縁セラミックス等の内部に水路６
６を持つものである。前記水路６６はパイプ６５を通じ
て放熱部６８につながっており、内部は水等の液体を充
填してある。吸熱パッド６４の取り付けには熱伝導接着
テープ７２を使用するが、より高性能を狙ってシリコン
グリス＋接合材を使用してもよい。冷却液循環ポンプ７
０で強制的に内部の液体を循環させ、吸熱パッド６４で
吸収した熱を循環する液体を媒介してパイプ６５を通し
て放熱部６８に送りファン６７で強制冷却する。放熱部
６８で冷された液体はパイプ６５を通して再び吸熱パッ
ド６４に送られる。他にもヒートパイプや放熱板等を挟
み込んだり、ヒートシンクを取り付けることもよい。The heat absorbing pad 64 is provided with a water passage 6 inside insulating ceramics or the like used for an IC package or the like.
It has six. The water channel 66 is connected to a heat radiating section 68 through a pipe 65, and the inside is filled with a liquid such as water. The heat absorbing pad 64 is attached using the heat conductive adhesive tape 72. However, silicon grease + bonding material may be used for higher performance. Coolant circulation pump 7
At 0, the liquid inside is forcibly circulated, and the heat absorbed by the heat absorbing pad 64 is circulated through the liquid circulating through the pipe 65 to the heat radiating section 68 for forced cooling by the fan 67. The liquid cooled by the heat radiating section 68 is sent to the heat absorbing pad 64 again through the pipe 65. Alternatively, a heat pipe, a heat radiating plate, or the like may be interposed, or a heat sink may be attached.
【００５７】また、多層配線を必要とされる場合は、前
述した図２７に示すようにして、フレキシブル配線基板
６３にビルドアップ方式等を部分的に使用することで、
高度な配線の可能な多層配線部（図左端より中央部右の
最も薄い部分手前まで及び右端の厚くなっている部分）
と片面あるいは両面の単層配線で折り曲げ可能な部位
（前記多層配線部に挟まれた最も薄い部分）の共存する
フレキシブル配線基板６３を作成する。When a multilayer wiring is required, a build-up method or the like is partially used for the flexible wiring substrate 63 as shown in FIG.
Multi-layer wiring part capable of advanced wiring (from the left end of the figure to the thinnest part right of the center right side and the thick part at the right end)
Then, a flexible wiring board 63 in which a portion that can be bent by single-layer wiring on one or both sides (the thinnest portion sandwiched between the multilayer wiring portions) coexists.
【００５８】前記ビルドアップ多層配線部は、ポリイミ
ドテープ（フレキシブル基板）６３の上に銅等の導電性
物質で配線３を作り、絶縁感光性樹脂１８を積み、露光
により微小（ビルドアップ）ビア１７を開けながら他の
部分を硬化させ絶縁層として上に銅等の導電性物質で配
線３を作りこんでいくため、単層配線で折り曲げ可能な
部位も微小（ビルドアップ）ビア１７と同様の方法で製
造可能となる。In the build-up multilayer wiring section, the wiring 3 is made of a conductive material such as copper on a polyimide tape (flexible substrate) 63, the insulating photosensitive resin 18 is stacked, and the minute (build-up) via 17 is exposed. The other portions are cured while opening the wiring, and the wiring 3 is formed on the upper surface as an insulating layer using a conductive material such as copper. It becomes possible to manufacture.
【００５９】実施例１〜５では、Ａｕバンプによるベア
チップ実装による製造方法で説明しているが、他にワイ
ヤーボンデイングやビームリード等他の製造方法も可能
なのは言うまでもない。また、前記実施例では半導体装
置及びその製造方法について説明したが、本発明は、半
導体モジュール及びその製造方法にも適用できることは
前記説明から明らかである。In the first to fifth embodiments, the manufacturing method by bare chip mounting using Au bumps has been described, but it goes without saying that other manufacturing methods such as wire bonding and beam leads are also possible. In the above embodiments, the semiconductor device and the method for manufacturing the same have been described. However, it is clear from the above description that the present invention can be applied to the semiconductor module and the method for manufacturing the same.
【００６０】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。As described above, the present invention has been specifically described based on the above-described embodiment. However, the present invention is not limited to the above-described embodiment, and may be variously modified without departing from the gist thereof. Of course.
【００６１】[0061]
【発明の効果】本願において開示される発明によって得
られる効果を簡単に説明すれば、以下のとおりである。
本願発明によれば、可撓性配線基板を折り畳んで立体構
造（三次元）にした半導体装置もしくは半導体モジュー
ルにおいて、配線をショートカットさせる短絡電極で電
気的に接続して配線長をショートカットするので、配線
長による信号遅延を防止することができる。また、前記
半導体チップが重ね合わされた積層体間に吸熱パット
（冷却路）が設けられているので、放熱効率を向上する
ことができる。The effects obtained by the invention disclosed in the present application will be briefly described as follows.
According to the present invention, in a semiconductor device or a semiconductor module in which a flexible wiring board is folded into a three-dimensional structure (three-dimensional), a wiring length is short-cut by electrically connecting with a short-circuit electrode for short-circuiting the wiring. Signal delay due to length can be prevented. Further, since a heat absorbing pad (cooling path) is provided between the stacked bodies on which the semiconductor chips are superimposed, the heat radiation efficiency can be improved.
【図１】本発明の実施例１の半導体装置の概要構成を示
す正面図である。FIG. 1 is a front view illustrating a schematic configuration of a semiconductor device according to a first embodiment of the present invention.
【図２】本実施例１の半導体装置を実装基板に実装した
正面図である。FIG. 2 is a front view in which the semiconductor device of the first embodiment is mounted on a mounting board.
【図３】本実施例１の可撓性配線基板の配線構成を示す
表平面図である。FIG. 3 is a front plan view illustrating a wiring configuration of the flexible wiring board according to the first embodiment.
【図４】本実施例１の可撓性配線基板の配線構成を示す
裏平面図である。FIG. 4 is a rear plan view illustrating a wiring configuration of the flexible wiring board according to the first embodiment.
【図５】本実施例１の可撓性配線基板上に半導体チップ
を搭載した状態を示す全体平面図である。FIG. 5 is an overall plan view showing a state where a semiconductor chip is mounted on the flexible wiring board according to the first embodiment.
【図６】図５の側面図である。FIG. 6 is a side view of FIG. 5;
【図７】本実施例１の１個の半導体チップを可撓性配線
基板上に搭載した状態を示す断面図である。FIG. 7 is a cross-sectional view showing a state where one semiconductor chip of the first embodiment is mounted on a flexible wiring board.
【図８】本実施例１のショートカット配線基板の一方の
配線基板と他方の配線基板の配線構成を示す平面図であ
る。FIG. 8 is a plan view illustrating a wiring configuration of one wiring board and the other wiring board of the shortcut wiring board according to the first embodiment.
【図９】本実施例１のショートカット配線基板の一方の
配線基板を可撓性配線基板の配線に接続した状態を示す
図である。FIG. 9 is a diagram illustrating a state in which one wiring board of the shortcut wiring board according to the first embodiment is connected to the wiring of the flexible wiring board.
【図１０】本発明の実施例２の半導体装置の概要構成を
示す正面図である。FIG. 10 is a front view illustrating a schematic configuration of a semiconductor device according to a second embodiment of the present invention;
【図１１】本実施例２の半導体装置を実装基板に実装し
た正面図である。FIG. 11 is a front view in which the semiconductor device of the second embodiment is mounted on a mounting board.
【図１２】本実施例２の可撓性配線基板２の配線構成を
示す表平面図である。FIG. 12 is a front plan view illustrating a wiring configuration of a flexible wiring board 2 according to the second embodiment.
【図１３】本実施例２の可撓性配線基板の配線構成を示
す裏平面図である。FIG. 13 is a rear plan view illustrating a wiring configuration of the flexible wiring board according to the second embodiment.
【図１４】本実施例２の可撓性配線基板上に半導体チッ
プを搭載した状態を示す全体平面図である。FIG. 14 is an overall plan view showing a state where a semiconductor chip is mounted on a flexible wiring board according to the second embodiment.
【図１５】図１４の側面図である。FIG. 15 is a side view of FIG. 14;
【図１６】本実施例２の１個の半導体チップ可撓性配線
基板上に搭載した状態を示す断面図である。FIG. 16 is a cross-sectional view showing a state in which the semiconductor chip is mounted on one flexible wiring board of the semiconductor chip according to the second embodiment.
【図１７】本実施例２の半導体チップを搭載された可撓
性配線基板を折り曲げて半導体チップを積層する状態を
示す図である。FIG. 17 is a diagram illustrating a state in which a flexible wiring board on which the semiconductor chip of the second embodiment is mounted is folded to stack the semiconductor chips;
【図１８】本実施例２の可撓性配線基板の折り曲げ部で
折り曲げてショートカット用配線を接続した状態の拡大
断面図である。FIG. 18 is an enlarged cross-sectional view illustrating a state where the flexible wiring board according to the second embodiment is bent at a bent portion and connected to a shortcut wiring.
【図１９】本発明の実施例３の半導体装置の概要構成を
示す正面図、平面図及び側面図である。FIG. 19 is a front view, a plan view, and a side view illustrating a schematic configuration of a semiconductor device according to a third embodiment of the present invention.
【図２０】本発明の実施例３の半導体装置の概要構成を
示す正面図である。FIG. 20 is a front view illustrating a schematic configuration of a semiconductor device according to a third embodiment of the present invention;
【図２１】本発明の実施例４の半導体装置の概要構成を
示す平面図、横断面図及び縦断面図である。FIG. 21 is a plan view, a cross-sectional view, and a vertical cross-sectional view illustrating a schematic configuration of a semiconductor device according to a fourth embodiment of the present invention.
【図２２】本実施例４の半導体装置を実装基板に実装し
た横断面図である。FIG. 22 is a cross-sectional view of the semiconductor device of Example 4 mounted on a mounting board.
【図２３】本実施例４の可撓性配線基板の配線構成を示
す表平面図である。FIG. 23 is a front plan view illustrating a wiring configuration of the flexible wiring board according to the fourth embodiment.
【図２４】本実施例４の可撓性配線基板の配線構成を示
す裏平面図である。FIG. 24 is a rear plan view showing the wiring configuration of the flexible wiring board according to the fourth embodiment.
【図２５】本実施例４の可撓性配線基板上に半導体チッ
プを搭載した状態を示す全体平面図である。FIG. 25 is an overall plan view showing a state where a semiconductor chip is mounted on a flexible wiring board according to the fourth embodiment.
【図２６】図２５の側面図である。FIG. 26 is a side view of FIG. 25.
【図２７】本実施例４の１個の半導体チップを前記可撓
性配線基板上に搭載した状態を示す断面図（多層配線使
用時のもの）である。FIG. 27 is a cross-sectional view showing a state in which one semiconductor chip of the fourth embodiment is mounted on the flexible wiring board (when a multi-layer wiring is used).
【図２８】本実施例４の半導体チップを搭載された可撓
性配線基板を二つ折りに曲げた平面図、横断面図、及び
縦断面図である。FIG. 28 is a plan view, a cross-sectional view, and a vertical cross-sectional view of a flexible wiring board on which the semiconductor chip of the fourth embodiment is mounted, which is folded in two.
【図２９】本実施例４の半導体チップを搭載された可撓
性配線基板を四つ折りに曲げた平面図である。FIG. 29 is a plan view of a flexible wiring board on which the semiconductor chip of the fourth embodiment is mounted, which is bent in four.
【図３０】本発明の実施例５の半導体装置の吸熱パッド
をパッケージ内に収納した状態の概要構成を示す断面図
である。FIG. 30 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to a fifth embodiment of the present invention in which a heat absorbing pad is housed in a package.
【図３１】本実施例５の吸熱パッドをパッケージ内に収
納した状態の概要構成を示す平面図である。FIG. 31 is a plan view showing a schematic configuration of a state in which the heat absorbing pad of the fifth embodiment is housed in a package.
【図３２】本実施例５の吸熱パッドによる冷却機構の概
要構成を示す模式図である。FIG. 32 is a schematic diagram illustrating a schematic configuration of a cooling mechanism using a heat absorbing pad according to a fifth embodiment.
１…半導体チップ（ＩＣチップ） １Ａ…半導体チッ
プの外部電極
２…可撓性配線基板 ２Ａ…折り曲部
２Ｂ…半導体チップ接着剤 ２Ｃ…ショートカ
ット配線接続部
３…配線 ４…ショートカッ
ト配線接続用Ａｕバンプ
４Ａ…ショートカット配線接続用ランド
５…ビア ６…半導体チップ
搭載用ランド
７…実装用半田ボール端子 ８Ａ，８Ｂ…ショ
ートカット配線基板
９…実装基板 ９Ａ…半導体装置
実装用ランド
１０…封止材 １１…フレキシブ
ル基板テープ
１２…絶縁膜（保護膜） １７…微小（ビル
ドアップ）ビア
１８…絶縁感光性樹脂 ２２…接着テープ
２３…半田 ２６…折曲げスト
レス緩和抜き穴
６１…ショートカット配線接続用ランド
６２…ショートカット配線用半田ボール端子
６３…フレキシブル配線基板
６４…吸熱パット ６５…パイプ
６６…水路 ６７…ファン
６８…放熱部（ラジエター） ６９…放熱フイン
７０…冷却液循環ポンプ ７１…折り畳み積
層パッケージ
７２…熱伝導接着テープDESCRIPTION OF SYMBOLS 1 ... Semiconductor chip (IC chip) 1A ... External electrode of a semiconductor chip 2 ... Flexible wiring board 2A ... Bend part 2B ... Semiconductor chip adhesive 2C ... Shortcut wiring connection part 3 ... Wiring 4 ... Au bump for shortcut wiring connection 4A: Shortcut wiring connection land 5: Via 6: Semiconductor chip mounting land 7: Mounting solder ball terminals 8A, 8B: Shortcut wiring board 9: Mounting board 9A: Semiconductor device mounting land 10: Sealing material 11: Flexible Substrate tape 12 ... Insulating film (protective film) 17 ... Small (build-up) via 18 ... Insulating photosensitive resin 22 ... Adhesive tape 23 ... Solder 26 ... Bending stress relief hole 61 ... Shortcut wiring connection land 62 ... Shortcut wiring Solder ball terminals 63 ... Flexible wiring board 64 ... Heat absorbing pad 65 ... Pipe 6 ... waterway 67 ... fan 68 ... heat radiating portion (radiator) 69 ... radiator fin 70 ... coolant circulation pump 71 ... folding stack package 72 ... heat conduction adhesive tape
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/07 Ｈ０１Ｌ 25/08 Ｚ 25/18 23/46 Ｚ Ｈ０５Ｋ 1/02 Ｃ 1/14 1/18 Ｆターム(参考） 5E336 AA04 AA16 BB02 BB05 BB12 BC21 CC31 CC55 DD16 DD18 EE07 GG03 GG11 5E338 AA02 AA12 BB13 BB25 BB51 BB54 CC01 EE02 EE13 EE14 EE23 5E344 BB02 BB03 BB04 CC25 DD16 EE02 EE06 EE30 5F036 AA01 BB21 BB35 BB43 BC05 5F044 MM16 MM50 NN02 RR03 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01L 25/07 H01L 25/08 Z 25/18 23/46 Z H05K 1/02 C 1/14 1/18 F term ( Reference) 5E336 AA04 AA16 BB02 BB05 BB12 BC21 CC31 CC55 DD16 DD18 EE07 GG03 GG11 5E338 AA02 AA12 BB13 BB25 BB51 BB54 CC01 EE02 EE13 EE14 EE23 5E344 BB02 BB03 BB04 CC25 DD16 EE30 BB04 BB02 EE30
Claims (16)
が第１主面に所定の間隔で搭載可能な可撓性配線基板
と、該可撓性配線基板の前記折り曲げ部で折り曲げられ
て前記可撓性配線基板の第１主面に搭載された隣合せの
半導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線を電気的に接続するショ
ートカット配線基板とを備えたことを特徴する半導体装
置。A flexible wiring board having a bent portion on which a plurality of semiconductor chips can be mounted at predetermined intervals on a first main surface; and a flexible wiring board bent at the bent portion of the flexible wiring board. At least one set of laminated bodies in which adjacent semiconductor chips mounted on a first main surface of a flexible wiring board are superimposed, and a shortcut wiring board for electrically connecting wirings having the same function of the laminated body. A semiconductor device, comprising:
が第１主面に所定の間隔で搭載可能な可撓性配線基板
と、該可撓性配線基板の前記折り曲げ部で折り曲げられ
て前記可撓性配線基板の第１主面に搭載された隣合せの
半導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線を電気的に接続するショ
ートカット配線基板と、前記可撓性配線基板の第２主面
に設けられた前記積層体の同一機能の配線の共通端子
と、該共通端子と実装基板の配線ランドとを電気的に接
続する手段とを備えたことを特徴する半導体装置。2. A flexible wiring board having a bent portion, on which a plurality of semiconductor chips can be mounted on a first main surface at predetermined intervals, and wherein the flexible wiring board is bent by the bent portion of the flexible wiring board. At least one set of stacked bodies in which adjacent semiconductor chips mounted on a first main surface of a flexible wiring board are stacked, and a shortcut wiring board for electrically connecting wirings having the same function of the stacked bodies; A common terminal for wiring having the same function of the laminate provided on the second main surface of the flexible wiring board; and means for electrically connecting the common terminal to a wiring land of the mounting board. A semiconductor device characterized by the above-mentioned.
曲げられると、その第１主面に搭載される隣合せの半導
体チップが重ね合わされる位置に少なくとも１組の半導
体チップ積層体に対応する半導体チップ搭載用ランドを
有する可撓性配線基板を用意する工程と、前記複数組の
半導体チップ搭載用ランドと半導体チップの外部電極
（パッド）とを電気的に接続し、該電気的接続部を封止
材で封止して可撓性配線基板上に半導体チップを搭載す
る工程と、前記可撓性配線基板の前記折り曲げ部で折り
曲げて前記可撓性配線基板の第１主面に搭載された隣合
せの半導体チップを重ね合わされて積層する工程と、前
記積層体の同一機能の配線をショートカット配線基板で
電気的に接続する工程とを備えたことを特徴する半導体
装置の製造方法。3. A semiconductor device having a bent portion, wherein when bent at the bent portion, at least one set of semiconductor chip laminates corresponds to a position where adjacent semiconductor chips mounted on the first main surface are overlapped. A step of preparing a flexible wiring board having a semiconductor chip mounting land; and electrically connecting the plurality of sets of semiconductor chip mounting lands to external electrodes (pads) of the semiconductor chip. Mounting the semiconductor chip on the flexible wiring board by sealing with a sealing material, and mounting the semiconductor chip on the first main surface of the flexible wiring board by bending at the bending portion of the flexible wiring board; And a step of electrically connecting wiring having the same function of the stacked body with a shortcut wiring board.
曲げられると、その第１主面に搭載される隣合せの半導
体チップが重ね合わされる位置に少なくとも１組の半導
体チップ積層体に対応する半導体チップ搭載用ランドを
有し、前記可撓性配線基板の第２主面に設けられた前記
積層体の同一機能の配線の共通端子とを有する可撓性配
線基板を用意する工程と、前記複数組の半導体チップ搭
載用ランドと半導体チップの外部電極（パッド）とを電
気的に接続する工程と、該電気的接続部を封止材で封止
して可撓性配線基板上に半導体チップを搭載する工程
と、前記可撓性配線基板の前記折り曲げ部で折り曲げて
前記可撓性配線基板の第１主面に搭載された隣合せの半
導体チップを重ね合わされて積層する工程と、前記積層
体の同一機能の配線をショートカット配線基板で電気的
に接続する工程と、前記共通端子と実装基板の配線ラン
ドとを電気的に接続する工程とを備えたことを特徴する
半導体装置の製造方法。4. A semiconductor device having a bent portion, wherein when bent at the bent portion, at least one set of semiconductor chip laminates corresponds to a position where adjacent semiconductor chips mounted on the first main surface are overlapped. A step of preparing a flexible wiring board having a semiconductor chip mounting land and having a common terminal for wiring of the same function of the laminate provided on the second main surface of the flexible wiring board; A step of electrically connecting a plurality of sets of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip; and sealing the electrical connection portion with a sealing material to form a semiconductor chip on a flexible wiring board. Mounting; and bending and laminating adjacent semiconductor chips mounted on the first main surface of the flexible wiring board by bending at the bending portion of the flexible wiring board; and Wiring of the same function of the body A method of manufacturing a semiconductor device, comprising: a step of electrically connecting with a shortcut wiring board; and a step of electrically connecting the common terminal and a wiring land of a mounting board.
が第１主面に所定の間隔で搭載可能な可撓性配線基板
と、該可撓性配線基板の前記折り曲げ部で折り曲げられ
て前記可撓性配線基板の第１主面に搭載された隣合せの
半導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線のショートカット用配線
同志を電気的に接続した接続部とを備えたことを特徴す
る半導体装置。5. A flexible wiring substrate having a bent portion, on which a plurality of semiconductor chips can be mounted on the first main surface at predetermined intervals, and wherein the flexible wiring substrate is bent by the bent portion of the flexible wiring substrate. At least one set of laminated bodies in which adjacent semiconductor chips mounted on the first main surface of the flexible wiring board are superimposed, and short-circuit wirings of the same function of the laminated bodies are electrically connected to each other. A semiconductor device comprising: a connection portion.
が第１主面に所定の間隔で搭載可能な可撓性配線基板
と、該可撓性配線基板の前記折り曲げ部で折り曲げられ
て前記可撓性配線基板の第１主面に搭載された隣合せの
半導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線のショートカット用配線
同志を電気的に接続した接続部と、前記可撓性配線基板
の第２主面に設けられた前記積層体の同一機能の配線の
共通端子と、該共通端子と実装基板の配線ランドとを電
気的に接続する手段とを備えたことを特徴する半導体装
置。6. A flexible wiring substrate having a bent portion, on which a plurality of semiconductor chips can be mounted on the first main surface at predetermined intervals, and wherein the flexible wiring substrate is bent at the bent portion of the flexible wiring substrate. At least one set of laminated bodies in which adjacent semiconductor chips mounted on the first main surface of the flexible wiring board are superimposed, and short-circuit wirings of the same function of the laminated bodies are electrically connected to each other. A connection portion, a common terminal of the wiring having the same function of the laminate provided on the second main surface of the flexible wiring substrate, and means for electrically connecting the common terminal to a wiring land of the mounting substrate. A semiconductor device comprising:
曲げられると、その第１主面に搭載される隣合せの半導
体チップが重ね合わされる位置に少なくとも１組の半導
体チップ積層体に対応する半導体チップ搭載用ランド
と、前記積層体の同一機能の配線をショートカットする
ショートカット用配線接続部を有する可撓性配線基板を
用意する工程と、前記複数組の半導体チップ搭載用ラン
ドと半導体チップの外部電極（パッド）とを電気的に接
続し、該電気的接続部を封止材で封止して可撓性配線基
板上に半導体チップを搭載する工程と、前記可撓性配線
基板の前記折り曲げ部で折り曲げて前記可撓性配線基板
の第１主面に搭載された隣合せの半導体チップを重ね合
わされて積層する工程と、前記積層体の同一機能の配線
のショートカット用配線同志を電気的に接続する工程と
を備えたことを特徴する半導体装置の製造方法。7. A semiconductor device having a bent portion, wherein when bent at the bent portion, at least one set of semiconductor chip laminates corresponds to a position where adjacent semiconductor chips mounted on the first main surface are overlapped. A step of preparing a flexible wiring board having a semiconductor chip mounting land and a short-circuit wiring connection portion for short-circuiting wiring of the same function of the stacked body; and providing the plurality of sets of semiconductor chip mounting lands and external parts of the semiconductor chip. Electrically connecting an electrode (pad), sealing the electrical connection portion with a sealing material, and mounting a semiconductor chip on a flexible wiring board; and bending the flexible wiring board. Folding the adjacent semiconductor chips mounted on the first main surface of the flexible wiring board by laminating the semiconductor chips, and distributing the same-function wiring of the laminated body for shortcuts. Electrically connecting the lines to each other.
曲げられると、その第１主面に搭載される隣合せの半導
体チップが重ね合わされる位置に少なくとも１組の半導
体チップ積層体に対応する半導体チップ搭載用ランドを
有し、前記可撓性配線基板の第２主面に設けられた前記
積層体の同一機能の配線の共通端子とを有する可撓性配
線基板を用意する工程と、前記複数組の半導体チップ搭
載用ランドと半導体チップの外部電極（パッド）とを電
気的に接続し、該電気的接続部を封止材で封止して可撓
性配線基板上に半導体チップを搭載する工程と、前記可
撓性配線基板の前記折り曲げ部で折り曲げて前記可撓性
配線基板の第１主面に搭載された隣合せの半導体チップ
を重ね合わされて積層する工程と、前記積層体の同一機
能の配線をショートカットするショートカット用配線を
電気的に接続する工程と、前記積層体の同一機能の配線
の共通端子と実装基板の配線ランドとを電気的に接続す
る工程とを備えたことを特徴する半導体装置の製造方
法。8. A semiconductor device having a bent portion, wherein when bent at the bent portion, at least one set of semiconductor chip laminates corresponds to a position where adjacent semiconductor chips mounted on the first main surface are overlapped. A step of preparing a flexible wiring board having a semiconductor chip mounting land and having a common terminal for wiring of the same function of the laminate provided on the second main surface of the flexible wiring board; A plurality of pairs of lands for mounting a semiconductor chip and external electrodes (pads) of the semiconductor chip are electrically connected, and the electric connection portion is sealed with a sealing material to mount the semiconductor chip on a flexible wiring board. And bending the semiconductor chip mounted on the first main surface of the flexible wiring board by bending at the bending portion of the flexible wiring board, and stacking the stacked semiconductor chips. Short wiring of same function A semiconductor device comprising: a step of electrically connecting a shortcut wiring to be cut; and a step of electrically connecting a common terminal of a wiring having the same function of the laminate and a wiring land of a mounting board. Production method.
ップが第１主面に所定の間隔で搭載可能な可撓性配線基
板と、該可撓性配線基板の前記四つ折り曲げ部で折り曲
げられて前記可撓性配線基板の第１主面に搭載された半
導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線のショートカット用配線
同志を電気的に接続した接続部とを備えたことを特徴す
る半導体装置。9. A flexible wiring board having a four-folded portion, on which a plurality of semiconductor chips can be mounted on the first main surface at predetermined intervals, and a four-folded portion of the flexible wiring board. At least one set of laminated bodies in which the semiconductor chips mounted on the first main surface of the flexible wiring substrate are bent and overlapped with each other, and short-circuit wirings of wirings having the same function of the laminated body are electrically connected. A semiconductor device comprising: a connecting portion;
チップが第１主面に所定の間隔で搭載可能な可撓性配線
基板と、該可撓性配線基板の前記四つ折り曲げ部で折り
曲げられて前記可撓性配線基板の第１主面に搭載された
半導体チップが重ね合わされた少なくとも１組の積層体
と、該積層体の同一機能の配線のショートカット用配線
同志を電気的に接続した接続部と、前記可撓性配線基板
の第２主面に設けられた前記積層体の同一機能の配線の
共通端子と、該共通端子と実装基板のランドとを電気的
に接続する手段とを備えたことを特徴する半導体装置。10. A flexible wiring board having a four-folded portion on which a plurality of semiconductor chips can be mounted on the first main surface at predetermined intervals, and a four-folded portion of the flexible wiring board. At least one set of laminated bodies in which the semiconductor chips mounted on the first main surface of the flexible wiring substrate are bent and overlapped with each other, and short-circuit wirings of wirings having the same function of the laminated body are electrically connected. Means for electrically connecting the common terminal to the common terminal of the wiring of the same function provided on the second main surface of the flexible wiring substrate and the land of the mounting substrate; A semiconductor device comprising:
げ部で折り曲げられると、その第１主面に搭載される半
導体チップが重ね合わされる位置に少なくとも１組の半
導体チップ積層体に対応する半導体チップ搭載用ランド
と、前記積層体の同一機能の配線をショートカットする
ショートカット用配線接続部を有する可撓性配線基板を
用意する工程と、前記複数組の半導体チップ搭載用ラン
ドと半導体チップの外部電極（パッド）とを電気的に接
続し、該電気的接続部を封止材で封止して可撓性配線基
板上に半導体チップを搭載する工程と、前記可撓性配線
基板の前記四つ折り曲げ部で折り曲げて前記可撓性配線
基板の第１主面に搭載された半導体チップを重ね合わさ
れて積層する工程と、前記積層体の同一機能の配線のシ
ョートカット用配線同志を電気的に接続する工程とを備
えたことを特徴する半導体装置の製造方法。11. A semiconductor device having a four-folded portion, which when bent at the four-folded portion corresponds to at least one set of semiconductor chip laminates at a position where the semiconductor chip mounted on the first main surface is overlapped. Providing a flexible wiring board having a semiconductor chip mounting land and a short-circuit wiring connection portion for short-circuiting wiring of the same function of the laminated body; and forming the plurality of sets of the semiconductor chip mounting land and the semiconductor chip. Electrically connecting an external electrode (pad), sealing the electrical connection portion with a sealing material, and mounting a semiconductor chip on a flexible wiring board; Bending the semiconductor chip mounted on the first main surface of the flexible wiring board by bending at a four-folded portion, and stacking the stacked semiconductor chips; Electrically connecting the members to each other.
部で折り曲げられると、その第１主面に搭載される隣合
せの半導体チップが重ね合わされる位置に少なくとも１
組の半導体チップ積層体に対応する半導体チップ搭載用
ランドを有し、前記可撓性配線基板の第２主面に形成さ
れた前記積層体の同一機能の配線の共通端子を有する可
撓性配線基板を用意する工程と、前記複数組の半導体チ
ップ搭載用ランドと半導体チップの外部電極（パッド）
とを電気的に接続する工程と、前記電気的接続部を封止
材で封止して可撓性配線基板上に半導体チップを搭載す
る工程と、前記可撓性配線基板の前記折り曲げ部で折り
曲げて前記可撓性配線基板の第１主面に搭載された隣合
せの半導体チップを重ね合わされて積層する工程と、前
記積層体の同一機能の配線をショートカットするショー
トカット用配線を電気的に接続する工程と、前記積層体
の同一機能の配線の共通端子と実装基板のランドとを電
気的に接続する工程とを備えたことを特徴する半導体装
置の製造方法。12. A semiconductor device having a four-folded portion, wherein when bent at the four-folded portion, at least one semiconductor chip mounted on the first main surface is located at a position where the adjacent semiconductor chips are overlapped.
Flexible wiring having semiconductor chip mounting lands corresponding to a set of semiconductor chip laminates, and having common terminals for wiring of the same function of the laminate formed on the second main surface of the flexible wiring board A step of preparing a substrate, and the plurality of sets of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip;
Electrically connecting the semiconductor device to a semiconductor device, mounting the semiconductor chip on a flexible wiring board by sealing the electrical connection portion with a sealing material, and using the bent portion of the flexible wiring board. Bending and laminating adjacent semiconductor chips mounted on the first main surface of the flexible wiring substrate and electrically connecting a shortcut wiring for shortcutting wiring of the same function of the laminate; And a step of electrically connecting a common terminal of a wiring having the same function of the laminated body and a land of a mounting board.
し、複数の半導体チップが第１主面に所定の間隔で搭載
可能な可撓性配線基板と、該可撓性配線基板の前記四つ
折り曲げ部または折り曲げ部で折り曲げられて前記可撓
性配線基板の第１主面に搭載された半導体チップが重ね
合わされた少なくとも１組の積層体と、該積層体の同一
機能の配線のショートカット用配線同志を電気的に接続
した半導体装置であって、前記半導体チップが重ね合わ
された積層体間に冷却路を設けたことを特徴とする半導
体装置。13. A flexible wiring board having a four-folded part or a bent part, on which a plurality of semiconductor chips can be mounted on the first main surface at predetermined intervals, and the four of the flexible wiring boards. At least one set of a stacked body in which a semiconductor chip mounted on the first main surface of the flexible wiring board, which is bent at the bent portion or the bent portion, is overlapped; and a wiring for shortcut of wiring having the same function of the stacked body A semiconductor device electrically connected to each other, wherein a cooling path is provided between a stacked body in which the semiconductor chips are stacked.
し、複数の半導体チップが第１主面に所定の間隔で搭載
可能な可撓性配線基板と、該可撓性配線基板の前記四つ
折り曲げ部または折り曲げ部で折り曲げられて前記可撓
性配線基板の第１主面に搭載された半導体チップが重ね
合わされた少なくとも１組の積層体と、該積層体の同一
機能の配線のショートカット用配線ランド同志を電気的
に接続し、前記積層体の同一機能の配線の共通端子と実
装基板のランドとを電気的に接続した半導体装置であっ
て、前記半導体チップが重ね合わされた積層体間に冷却
路を設け、前記可撓性配線基板の第２主面に前記積層体
の同一機能の配線の共通端子を設け、該共通端子と実装
基板の配線ランドとを電気的に接続したことを特徴とす
る半導体装置。14. A flexible wiring board having a four-folded part or a bent part, on which a plurality of semiconductor chips can be mounted on a first main surface at predetermined intervals, and the four of the flexible wiring boards. At least one set of a stacked body in which a semiconductor chip mounted on the first main surface of the flexible wiring board, which is bent at the bent portion or the bent portion, is overlapped; and a wiring for shortcut of wiring having the same function of the stacked body A semiconductor device in which lands are electrically connected to each other and a common terminal of a wiring having the same function of the laminated body is electrically connected to a land of a mounting board, wherein the semiconductor chip is cooled between the laminated bodies. A path, a common terminal of a wiring of the same function of the laminate is provided on a second main surface of the flexible wiring board, and the common terminal is electrically connected to a wiring land of the mounting board. Semiconductor device.
し、該四つ折り曲げ部または折り曲げ部で折り曲げられ
ると、その第１主面に搭載される半導体チップが重ね合
わされる位置に少なくとも１組の半導体チップ積層体に
対応する半導体チップ搭載用ランドと、前記積層体の同
一機能の配線をショートカットするショートカット用配
線接続部を有する可撓性配線基板を用意する工程と、前
記複数組の半導体チップ搭載用ランドと半導体チップの
外部電極（パッド）とを電気的に接続し、該電気的接続
部を封止材で封止して可撓性配線基板上に半導体チップ
を搭載する工程と、前記可撓性配線基板の前記四つ折り
曲げ部または折り曲げ部で折り曲げて前記可撓性配線基
板の第１主面に搭載された半導体チップを重ね合わされ
て積層する工程と、前記半導体チップが重ね合わされた
積層体間に熱伝導性接着テープと熱吸収パッドで冷却路
を形成する工程と、前記積層体の同一機能の配線のショ
ートカット用配線同志を電気的に接続する工程とを備え
たことを特徴する半導体装置の製造方法。15. A semiconductor device having a four-folded part or a bent part, and when bent at the four-folded part or the bent part, at least one set of the semiconductor chips mounted on the first main surface is overlapped. A step of preparing a flexible wiring board having a semiconductor chip mounting land corresponding to the semiconductor chip stacked body and a shortcut wiring connection portion for short-circuiting wiring of the same function of the stacked body; Electrically connecting the land for use with an external electrode (pad) of the semiconductor chip, sealing the electrical connection with a sealing material, and mounting the semiconductor chip on a flexible wiring board; Bending the semiconductor chip mounted on the first main surface of the flexible wiring board by bending at the four-folded portion or the bent portion of the flexible wiring board; A step of forming a cooling path with a heat conductive adhesive tape and a heat absorbing pad between the laminated bodies on which the semiconductor chips are superimposed; and a step of electrically connecting wirings for shortcuts of the same function of the laminated body. A method for manufacturing a semiconductor device, comprising:
し、四つ折り曲げ部で折り曲げられると、その第１主面
に搭載される隣合せの半導体チップが重ね合わされる位
置に少なくとも１組の半導体チップ積層体に対応する半
導体チップ搭載用ランドを有し、前記可撓性配線基板の
第２主面に設けられた前記積層体の同一機能の配線の共
通端子を有する可撓性配線基板を用意する工程と、前記
複数組の半導体チップ搭載用ランドと半導体チップの外
部電極（パッド）とを電気的に接続し、該電気的接続部
を封止材で封止して可撓性配線基板上に半導体チップを
搭載する工程と、前記可撓性配線基板の前記折り曲げ部
で折り曲げて前記可撓性配線基板の第１主面に搭載され
た隣合せの半導体チップを重ね合わされて積層する工程
と、前記半導体チップが重ね合わされた積層体間に熱伝
導性接着テープと熱吸収パッドで冷却路を形成する工程
と、前記積層体の同一機能の配線をショートカットする
ショートカット用配線を電気的に接続する工程と、前記
積層体の同一機能の配線の共通端子と実装基板のランド
とを電気的に接続する工程とを備えたことを特徴する半
導体装置の製造方法。16. A semiconductor device having a four-folded portion or a bent portion, and when bent at the four-folded portion, at least one set of semiconductors is provided at a position where adjacent semiconductor chips mounted on the first main surface are overlapped. A flexible wiring board having a semiconductor chip mounting land corresponding to the chip stack and having a common terminal for wiring of the same function of the stack provided on the second main surface of the flexible wiring board is prepared. And electrically connecting the plurality of pairs of semiconductor chip mounting lands and external electrodes (pads) of the semiconductor chip, and sealing the electrical connection portion with a sealing material to form a flexible wiring substrate. Mounting a semiconductor chip on the flexible wiring board, and laminating adjacent semiconductor chips mounted on the first main surface of the flexible wiring board by bending at the bending portion of the flexible wiring board. , The semiconductor chip A step of forming a cooling path with a heat conductive adhesive tape and a heat absorbing pad between the stacked laminates, and a step of electrically connecting a shortcut wiring for shortcut of the wiring of the same function of the laminate, Electrically connecting the common terminal of the wiring having the same function of the laminated body to the land of the mounting board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156537A JP2003347503A (en) | 2002-05-30 | 2002-05-30 | Semiconductor device and method of manufacturing the same, and semiconductor mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156537A JP2003347503A (en) | 2002-05-30 | 2002-05-30 | Semiconductor device and method of manufacturing the same, and semiconductor mounting structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347503A true JP2003347503A (en) | 2003-12-05 |
Family
ID=29772710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156537A Pending JP2003347503A (en) | 2002-05-30 | 2002-05-30 | Semiconductor device and method of manufacturing the same, and semiconductor mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347503A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033218A1 (en) * | 2005-07-15 | 2007-01-18 | Printed Systems Gmbh | Three-dimensional circuit |
| JP2009246081A (en) * | 2008-03-31 | 2009-10-22 | Sumitomo Bakelite Co Ltd | Terminal structure using flexible circuit board |
| JP2010016339A (en) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | Module using multilayer flexible printed circuit board and method of manufacturing the same |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US7804985B2 (en) | 2006-11-02 | 2010-09-28 | Entorian Technologies Lp | Circuit module having force resistant construction |
| JP2011035401A (en) * | 2009-07-31 | 2011-02-17 | Raytheon Co | Multilayer microwave corrugated printed circuit board and method |
| US8362856B2 (en) | 2009-11-17 | 2013-01-29 | Raytheon Company | RF transition with 3-dimensional molded RF structure |
| US8453314B2 (en) | 2009-11-17 | 2013-06-04 | Raytheon Company | Process for forming channels in a flexible circuit substrate using an elongated wedge and a channel shaped receptacle |
| US9072164B2 (en) | 2009-11-17 | 2015-06-30 | Raytheon Company | Process for fabricating a three dimensional molded feed structure |
-
2002
- 2002-05-30 JP JP2002156537A patent/JP2003347503A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| DE102005033218A1 (en) * | 2005-07-15 | 2007-01-18 | Printed Systems Gmbh | Three-dimensional circuit |
| US7804985B2 (en) | 2006-11-02 | 2010-09-28 | Entorian Technologies Lp | Circuit module having force resistant construction |
| JP2009246081A (en) * | 2008-03-31 | 2009-10-22 | Sumitomo Bakelite Co Ltd | Terminal structure using flexible circuit board |
| JP2010016339A (en) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | Module using multilayer flexible printed circuit board and method of manufacturing the same |
| JP2011035401A (en) * | 2009-07-31 | 2011-02-17 | Raytheon Co | Multilayer microwave corrugated printed circuit board and method |
| US9491854B2 (en) | 2009-07-31 | 2016-11-08 | Raytheon Company | Multi-layer microwave corrugated printed circuit board and method |
| US8362856B2 (en) | 2009-11-17 | 2013-01-29 | Raytheon Company | RF transition with 3-dimensional molded RF structure |
| US8453314B2 (en) | 2009-11-17 | 2013-06-04 | Raytheon Company | Process for forming channels in a flexible circuit substrate using an elongated wedge and a channel shaped receptacle |
| US9072164B2 (en) | 2009-11-17 | 2015-06-30 | Raytheon Company | Process for fabricating a three dimensional molded feed structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
| JP2816028B2 (en) | Method for manufacturing semiconductor device | |
| JP3186700B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI423418B (en) | Semiconductor apparatus and manufacturing method thereof, printed circuit board and electronic apparatus | |
| US6462412B2 (en) | Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates | |
| TWI614865B (en) | Lower ic package structure for coupling with an upper ic package to form a package-on-package (pop) assembly and pop assembly including such a lower ic package structure | |
| JP2541487B2 (en) | Semiconductor device package | |
| JPH07169872A (en) | Semiconductor device and manufacture thereof | |
| JP2004179232A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| JPWO2009011419A1 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
| JP2005093551A (en) | Package structure of semiconductor device, and packaging method | |
| JP2003347503A (en) | Semiconductor device and method of manufacturing the same, and semiconductor mounting structure | |
| JP2002009228A (en) | Semiconductor device | |
| TWI459512B (en) | Vertically packaged mosfet and ic power devices as integrated module using 3d interconnected laminates | |
| JP2002009229A (en) | Semiconductor device | |
| JP4919689B2 (en) | Module board | |
| JP3549316B2 (en) | Wiring board | |
| JPH08330355A (en) | Semiconductor device | |
| JP4128440B2 (en) | Built-in module | |
| JP3938017B2 (en) | Electronic equipment | |
| JP2721223B2 (en) | Electronic component device and method of manufacturing the same | |
| JP2005167159A (en) | Laminated semiconductor device | |
| JP3834052B2 (en) | Implementation body | |
| JP2001077236A (en) | Semiconductor device and joint structure therefor | |
| JP2004214285A (en) | Module that incorporates components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070905 |