JP2003347459A - 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ - Google Patents

半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Info

Publication number
JP2003347459A
JP2003347459A JP2002151864A JP2002151864A JP2003347459A JP 2003347459 A JP2003347459 A JP 2003347459A JP 2002151864 A JP2002151864 A JP 2002151864A JP 2002151864 A JP2002151864 A JP 2002151864A JP 2003347459 A JP2003347459 A JP 2003347459A
Authority
JP
Japan
Prior art keywords
forming
electrode pattern
semiconductor device
metal support
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002151864A
Other languages
English (en)
Other versions
JP3591524B2 (ja
Inventor
Katsu Kikuchi
克 菊池
Naonori Orito
直典 下戸
Kazuhiro Baba
和宏 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002151864A priority Critical patent/JP3591524B2/ja
Priority to PCT/JP2003/006526 priority patent/WO2003100851A1/ja
Priority to CNB038121115A priority patent/CN100437987C/zh
Priority to CNB2007101971652A priority patent/CN100561727C/zh
Publication of JP2003347459A publication Critical patent/JP2003347459A/ja
Priority to US10/975,061 priority patent/US7474538B2/en
Application granted granted Critical
Publication of JP3591524B2 publication Critical patent/JP3591524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 従来の配線基板を改良し、狭ピッチ化に対応
した高密度化、微細化を実現することができ、しかも実
装信頼性に優れた半導体装置搭載基板とその製造方法お
よびその基板検査法、並びに半導体パッケージを提供す
る。 【解決手段】 絶縁層と配線層からなる配線構造膜と、
前記配線構造膜の片面に設けられた第１電極パターンで
あって少なくとも前記第１電極パターン側面周囲が前記
絶縁層に接しかつ少なくとも前記第１電極パターン下面
が前記絶縁層に接しなく前記第１電極パターンが設けら
れている前記絶縁層面と前記第１電極パターン下面が同
一平面上にある前記第１電極パターンと、前記第１電極
パターンの反対側の面に第２電極パターンと、前記第１
電極パターン内に収まる開口パターンを設けた絶縁体膜
と、前記絶縁体膜表面に設けられた金属支持体とを有す
ることを特徴とする半導体装置搭載基板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス等
の各種デバイスを高密度で搭載し、高密度かつ高速およ
び高周波のモジュールやシステムを実現するために用い
る半導体装置搭載基板とその製造方法およびその基板検
査法、並びに半導体パッケージに関する。
【０００２】
【従来の技術】近年、半導体デバイスの高速、高集積化
による端子の増加や狭ピッチ化に伴い、これら半導体デ
バイスを搭載する実装用配線基板においても、さらなる
高密度化、微細化が求められている。現在、よく用いら
れている実装用基板の例として、セラミック基板、ビル
ドアップ基板、テープ基板がある。
【０００３】セラミック基板は、特開平８−３３０４７
４号公報に開示されているような、アルミナ等からなる
絶縁基板と、その表面に形成されたＷやＭｏなどの高融
点からなる配線導体とから構成されている。
【０００４】また、ビルドアップ基板は、特開平１１−
１７０５８号公報及び特許第２６７９６８１号公報に開
示されているように、プリント基板上に有機樹脂を絶縁
材料に使用しエッチング法及びめっき法により銅配線に
よる微細な回路を形成して多層化している。
【０００５】更に、テープ基板は、特開２０００−５８
７０１号公報に示されているポリイミド系等のフィルム
に銅配線を形成したものである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
技術には下記に示すような問題がある。
【０００７】セラミック基板は、絶縁基板を構成するセ
ラミックが硬くて脆い性質を有することから、製造工程
及び搬送工程において欠け及び割れ等の損傷が発生しや
すく、歩留まり低下を起こす問題点がある。
【０００８】また、セラミック基板は、焼成前のグリー
ンシート上に配線を印刷し、各シートを積層して焼成さ
せて製造される。この製造工程において、高温での焼成
により収縮が生じるために、焼成後の基板には反り、変
形及び寸法ばらつき等の形状不良が発生しやすい問題点
がある。この様な形状不良の発生により、高密度化され
た回路基板及びフリップチップ等の基板に要求される厳
しい平坦度にたいして、十分対応できないという問題が
ある。即ち、この様な形状不良により、回路の多ピン
化、高密度化及び微細化が阻害されると共に、半導体デ
バイスの搭載部の平坦性が失われるため、半導体デバイ
スと基板との間の接続された部分にクラック及び剥がれ
等が発生しやすく、半導体デバイスの信頼性を低下させ
るという問題がある。
【０００９】更に、ビルドアップ基板においては、コア
材に使用しているプリント基板と表層に形成される絶縁
樹脂膜との熱膨張差から基板の反りが発生する。この反
りも多ピン化している半導体デバイスを接続する際の障
害となり、前述の如く、回路の高密度化、微細化を阻害
すると共に、ビルドアップ基板の歩留まりを低下させて
いる。
【００１０】更にまた、ポリイミド系等のテープを使用
する基板においては、半導体デバイスを搭載する際のテ
ープ基材の伸縮による位置ずれが大きく、回路の高密度
化対応が十分にできないという問題点がある。
【００１１】そこで、これらの問題点を解決するため、
特開２０００−３９８０号公報に開示されている様な、
金属板からなるベース基材にビルドアップ構造を形成し
た実装用配線基板が提案されている。しかしながら、外
部端子をエッチングにより形成しているため、エッチン
グ時のサイドエッチング量制御の限界から狭ピッチな外
部端子とすることが困難である問題点がある。また、こ
の実装用配線基板を外部の基板や装置に実装したとき
に、構造上、外部端子と絶縁体膜の界面に応力が集中
し、オープン不良となるため、十分な実装信頼性が得ら
れないこととなる。
【００１２】本発明は係る問題点に鑑みてなされたもの
であって、従来の配線基板を改良し、狭ピッチ化に対応
した高密度化、微細化を実現することができ、しかも実
装信頼性に優れた半導体装置搭載基板とその製造方法お
よびその基板検査法、並びに半導体パッケージを提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のような半導体装置搭載基板とその製造
方法およびその基板検査法、並びに半導体パッケージを
採用した。
【００１４】即ち、請求項１に記載の半導体装置搭載基
板は、交互に積層された絶縁層（１４）と配線層（１
５）からなる配線構造膜（１６）と、電極のパターンが
前記配線構造膜の片面に設けられ、該電極パターン側面
周囲が前記絶縁層に接し、かつ、少なくとも前記電極パ
ターン下面が前記絶縁層に接することなく設けられ、前
記絶縁層面と電極パターン下面が同一平面上にある第１
電極パターン（１３）と、前記第１電極パターンの反対
側の面に形成された第２電極パターン（１７）と、前記
第１電極パターンの下部に位置する開口パターンを設け
た絶縁体膜（１２）と、前記絶縁体膜下表面に設けられ
た金属支持体（１１）とを有することを特徴とする。
【００１５】さらに、請求項２に記載の半導体装置搭載
基板は、前記配線層（１５）の各層は、前記絶縁層（１
４）内に設けられたビアを介して互いに接続され、前記
第２電極パターン（１７）は、前記配線層（１５）及び
前記ビアを介して前記第１電極パターン（１３）に接続
されていることを特徴とする。
【００１６】さらに、請求項３に記載の半導体装置搭載
基板は、前記第１電極パターン（１３）の間及び周囲に
導体パターン（１８）が設けられ、該導体パターン（１
８）は前記配線層（１５）と前記ビアにより接続されて
いることを特徴とする。
【００１７】さらに、請求項４に記載の半導体装置搭載
基板は、前記金属支持体（１１）と前記導体パターン
（１８）が前記絶縁体膜（１２）に形成されたビア（１
９）により接続されていることを特徴とする。
【００１８】さらに、請求項５に記載の半導体装置搭載
基板は、前記絶縁層（１４）は、膜強度（弾性率）が７
０ＭＰａ以上、破断伸び率が５％以上、ガラス転移温度
が１５０℃以上、熱膨張係数が６０ｐｐｍ／℃以下の絶
縁材料からなることを特徴とする。
【００１９】さらに、請求項６に記載の半導体装置搭載
基板は、前記絶縁層（１４）は、膜強度（弾性率）が１
０ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以下、ガラ
ス転移温度が１５０℃以上の絶縁材料からなることを特
徴とする。
【００２０】さらに、請求項７に記載の半導体装置搭載
基板は、前記絶縁体膜（１２）は、ソルダーレジストと
しての機能を有することを特徴とする。
【００２１】さらに、請求項８に記載の半導体装置搭載
基板は、前記絶縁体膜（１２）が、前記絶縁層（１４）
と同一の材料からなることを特徴とする。
【００２２】さらに、請求項９に記載の半導体装置搭載
基板は、前記第１電極パターン（１３）の上面に形成さ
れた誘電体層（２０）と、該誘電体層（２０）の上面に
前記配線構造膜（１６）と導通している導電体層（２
１）とからなるコンデンサ（２２）が設けられているこ
とを特徴とする。
【００２３】さらに、請求項１０に記載の半導体装置搭
載基板は、前記金属支持体（１１）は、ステンレス、
鉄、ニッケル、銅およびアルミニウムからなる群から選
択された少なくとも１種の金属又はその合金からなるこ
とを特徴とする。
【００２４】さらに、請求項１１に記載の半導体装置搭
載基板は、前記金属支持体（１１）は、前記絶縁体膜
（１２）表面が露出するように前記絶縁体膜（１２）の
下面に設けられていることを特徴とする。
【００２５】さらに、請求項１２に記載の半導体装置搭
載基板は、前記金属支持体（１１）は、前記絶縁体膜
（１２）の下面全体に設けられ、かつ前記第１電極パタ
ーン（１３）と接している突起（２４）を有しているこ
とを特徴とする。
【００２６】さらに、請求項１３に記載の半導体装置搭
載基板は、前記導体パターン（１８）と前記金属支持体
（１１）が、前記突起（２４）により接続されているこ
とを特徴とする。
【００２７】さらに、請求項１４に記載の半導体装置搭
載基板は、前記突起（２４）は、めっき法、エッチン
グ、導電性ペースト、機械加工のいずれかの１つもしく
は複合した方法により形成されることを特徴とする。
【００２８】又、請求項１５に記載の半導体パッケージ
は、請求項１〜１４のいずれか一つに記載の半導体装置
搭載基板に少なくとも１つ以上の半導体装置が搭載され
てなることを特徴とする。
【００２９】さらに、請求項１６に記載の半導体パッケ
ージは、少なくとも一面に半導体装置が搭載されたこと
を特徴とする。
【００３０】さらに、請求項１７に記載の半導体パッケ
ージは、前記半導体装置が、低融点金属又は導電性樹脂
のいずれかの材料によりフリップチップ接続されている
ことを特徴とする。
【００３１】さらに、請求項１８に記載の半導体パッケ
ージは、前記半導体装置が、低融点金属、有機樹脂又は
金属混入樹脂からなる群から選択された少なくとも１種
の材料により連結されていることを特徴とする。
【００３２】又、請求項１９に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の表面の所望の位
置に複数個の突起（２４）を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
（１２）を形成する工程と、前記絶縁体膜上に第１電極
パターン（１３）を形成する工程と、該第１電極パター
ン（１３）の側面周囲に接し、かつ下面が前記第１電極
パターン（１３）下面と同一平面上になるように絶縁層
（１４）を形成する工程と、第１電極パターン（１３）
の片面に配線層（１５）を形成する工程と、前記第１電
極パターンの反対側の面に第２電極パターン（１７）を
形成する工程と、前記金属支持体に前記絶縁体膜と前記
突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第１電極パターンが露出する
ように第２の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする。
【００３３】又、請求項２０に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の表面の所望の位
置に複数個の突起（２４）を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
（１２）を形成する工程と、前記絶縁体膜上に第１電極
パターン（１３）を形成する工程と、前記第１電極パタ
ーンの間及び周囲に導体パターン（１８）を形成する工
程と、該第１電極パターン（１３）の側面周囲に接し、
かつ下面が前記第１電極パターン（１３）下面と同一平
面上になるように絶縁層（１４）を形成する工程と、前
記第１電極パターン（１３）の片面に配線層（１５）を
形成する工程と、前記第１電極パターンの反対側の面に
第２電極パターン（１７）を形成する工程と、前記金属
支持体に前記絶縁体膜と前記突起が露出するように第1
の開口部を形成する工程と、前記突起を除去して、前記
第１電極パターンが露出するように第２の開口部を前記
絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状
を整える工程を含むことを特徴とする。
【００３４】又、請求項２１に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の表面の所望の位
置に複数個の突起（２４）を形成する工程と、前記金属
支持体表面の前記突起形成領域を除く領域に絶縁体膜
（１２）を形成する工程と、前記絶縁体膜上に第１電極
パターン（１３）を形成する工程と、前記金属支持体の
一部が露出するようにビア（１９）を形成する工程と、
前記第１電極パターンの間及び周囲に、かつ導体パター
ン（１８）が前記ビアにより前記金属支持体と接続でき
るように前記導体パターン（１８）を形成する工程と、
該第１電極パターン（１３）の側面周囲に接し、かつ下
面が前記第１電極パターン（１３）下面と同一平面上に
なるように絶縁層（１４）を形成する工程と、前記第１
電極パターン（１３）の片面に配線層（１５）を形成す
る工程と、前記第１電極パターンの反対側の面に第２電
極パターン（１７）を形成する工程と、前記金属支持体
に前記絶縁体膜と前記突起が露出するように第1の開口
部を形成する工程と、前記突起を除去して、前記第１電
極パターンが露出するように第２の開口部を前記絶縁体
膜に形成する工程と、前記絶縁体膜の開口部形状を整え
る工程を含むことを特徴とする。
【００３５】さらに、請求項２２に記載の半導体装置搭
載基板の製造方法は、前記第１電極パターンと前記導体
パターンが同一の工程で形成されることを特徴とする。
【００３６】さらに、請求項２３に記載の半導体装置搭
載基板の製造方法は、前記第１電極パターンを形成する
工程と、前記第１電極パターン上に配線層（１５）を形
成する工程との間に、少なくとも１個の前記第１電極パ
ターン上に薄膜コンデンサを形成する工程を有すること
を特徴とする。
【００３７】さらに、請求項２４に記載の半導体装置搭
載基板の製造方法は、前記第１電極パターンを形成する
工程の前に、前記第1の開口部を形成する予定の領域に
凹部（２９）を形成する工程を有することを特徴とす
る。
【００３８】又、請求項２５に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の両表面の所望の
位置に複数個の突起（２４）を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜（１２）を形成する工程と、前記絶縁体膜上に第１電
極パターン（１３）を形成する工程と、該第１電極パタ
ーン（１３）の側面周囲に接し、かつ下面が前記第１電
極パターン（１３）下面と同一平面上になるように絶縁
層（１４）を形成する工程と、第１電極パターン（１
３）の片面に配線層（１５）を形成する工程と、前記第
１電極パターンの反対側の面に第２電極パターン（１
７）を形成する工程と、前記金属支持体を水平方向で半
分に分割して第１及び第２の金属支持体（１１ａ，１１
ｂ）を形成する工程と、前記第１及び前記第２の金属支
持体に前記各絶縁体膜と前記各突起が露出するように第
1の開口部を形成する工程と、前記突起を除去して、前
記第１電極パターンが露出するように第２の開口部を前
記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形
状を整える工程を含むことを特徴とする。
【００３９】又、請求項２６に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の両表面の所望の
位置に複数個の突起（２４）を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜（１２）を形成する工程と、前記絶縁体膜上に第１電
極パターン（１３）を形成する工程と、前記第１電極パ
ターンの間及び周囲に導体パターン（１８）を形成する
工程と、該第１電極パターン（１３）の側面周囲に接
し、かつ下面が前記第１電極パターン（１３）下面と同
一平面上になるように絶縁層（１４）を形成する工程
と、前記第１電極パターンの片面に配線層（１５）を形
成する工程と、前記第１電極パターンの反対側の面に第
２電極パターン（１７）を形成する工程と、前記金属支
持体を水平方向で半分に分割して第１及び第２の金属支
持体（１１ａ，１１ｂ）を形成する工程と、前記第１及
び前記第２の金属支持体に前記各絶縁体膜と前記各突起
が露出するように第1の開口部を形成する工程と、前記
突起を除去して、前記第１電極パターンが露出するよう
に第２の開口部を前記絶縁体膜に形成する工程と、前記
絶縁体膜の開口部形状を整える工程を含むことを特徴と
する。
【００４０】又、請求項２７に記載の半導体装置搭載基
板の製造方法は、金属支持体（１１）の両表面の所望の
位置に複数個の突起（２４）を形成する工程と、前記金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜（１２）を形成する工程と、前記絶縁体膜上に第１電
極パターン（１３）を形成する工程と、前記金属支持体
の一部が露出するようにビア（１９）を形成する工程
と、前記第１電極パターンの間及び周囲に、かつ導体パ
ターン（１８）が前記ビアにより前記金属支持体と接続
できるように前記導体パターン（１８）を形成する工程
と、該第１電極パターン（１３）の側面周囲に接し、か
つ下面が前記第１電極パターン（１３）下面と同一平面
上になるように絶縁層（１４）を形成する工程と、第１
電極パターン（１３）の片面に配線層（１５）を形成す
る工程と、前記第１電極パターンの反対側の面に第２電
極パターン（１７）を形成する工程と、前記金属支持体
を水平方向で半分に分割して第１及び第２の金属支持体
（１１ａ，１１ｂ）を形成する工程と、前記第１及び前
記第２の金属支持体に前記各絶縁体膜と前記各突起が露
出するように第1の開口部を形成する工程と、前記突起
を除去して、前記第１電極パターンが露出するように第
２の開口部を前記絶縁体膜に形成する工程と、前記絶縁
体膜の開口部形状を整える工程を含むことを特徴とす
る。
【００４１】又、請求項２８に記載の半導体装置搭載基
板の製造方法は、第１及び第２の金属支持体を２枚張り
合わせる工程と、前記第１及び前記第２の金属支持体
（１１ａ，１１ｂ）の表面の所望の位置に複数個の突起
（２４）を形成する工程と、前記第１及び前記第２の金
属支持体表面の前記突起形成領域を除く領域に絶縁体膜
（１２）を形成する工程と、前記第１及び前記第２の金
属支持体における前記各絶縁体膜上に第１電極パターン
（１３）を形成する工程と、前記第１及び前記第２の金
属支持体における前記各第１電極パターン（１３）の側
面周囲に接し、かつ下面が前記第１電極パターン（１
３）下面と同一平面上になるように絶縁層（１４）を形
成する工程と、前記第１及び前記第２の金属支持体にお
ける前記各第１電極パターン（１３）の片面に配線層
（１５）を形成する工程と、前記第１電極パターンの反
対側の面に第２電極パターン（１７）を形成する工程
と、前記第１及び前記第２の金属支持体を水平方向で半
分に分割する工程と、前記第１及び前記第２の金属支持
体に前記各絶縁体膜と前記各突起が露出するように第1
の開口部を形成する工程と、前記突起を除去して、前記
第１電極パターンが露出するように第２の開口部を前記
絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状
を整える工程を含むことを特徴とする。
【００４２】又、請求項２９に記載の半導体装置搭載基
板の製造方法は、第１及び第２の金属支持体を２枚張り
合わせる工程と、前記第１及び前記第２の金属支持体
（１１ａ，１１ｂ）の表面の所望の位置に複数個の突起
（２４）を形成する工程と、前記第１及び前記第２の金
属支持体表面の前記突起形成領域を除く領域に絶縁体膜
（１２）を形成する工程と、前記第１及び前記第２の金
属支持体における前記各絶縁体膜上に第１電極パターン
（１３）を形成する工程と、前記第１及び前記第２の金
属支持体における前記各第１電極パターンの間及び周囲
に導体パターン（１８）を形成する工程と、前記第１及
び前記第２の金属支持体における前記各第１電極パター
ン（１３）の側面周囲に接し、かつ下面が前記第１電極
パターン（１３）下面と同一平面上になるように絶縁層
（１４）を形成する工程と、前記第１及び前記第２の金
属支持体における前記各第１電極パターン（１３）の片
面に配線層（１５）を形成する工程と、前記第１電極パ
ターンの反対側の面に第２電極パターン（１７）を形成
する工程と、前記第１及び前記第２の金属支持体を水平
方向で半分に分割する工程と、前記第１及び前記第２の
金属支持体に前記各絶縁体膜と前記各突起が露出するよ
うに第1の開口部を形成する工程と、前記突起を除去し
て、前記第１電極パターンが露出するように第２の開口
部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開
口部形状を整える工程を含むことを特徴とする。
【００４３】又、請求項３０に記載の半導体装置搭載基
板の製造方法は、第１及び第２の金属支持体を２枚張り
合わせる工程と、前記第１及び前記第２の金属支持体
（１１ａ，１１ｂ）の表面の所望の位置に複数個の突起
（２４）を形成する工程と、前記第１及び前記第２の金
属支持体両表面の前記突起形成領域を除く領域に絶縁体
膜（１２）を形成する工程と、前記第１及び前記第２の
金属支持体における前記各絶縁体膜上に第１電極パター
ン（１３）を形成する工程と、前記第１及び前記第２の
金属支持体の一部が露出するようにビア（１９）を形成
する工程と、前記第１及び前記第２の金属支持体におけ
る前記各第１電極パターンの間及び周囲に、かつ導体パ
ターン（１８）が前記ビアにより前記金属支持体と接続
できるように前記導体パターン（１８）を形成する工程
と、前記第１及び前記第２の金属支持体における前記各
第１電極パターン（１３）の側面周囲に接し、かつ下面
が前記各第１電極パターン（１３）下面と同一平面上に
なるように絶縁層（１４）を形成する工程と、前記第１
及び前記第２の金属支持体における前記各第１電極パタ
ーン（１３）の片面に配線層（１５）を形成する工程
と、前記各第１電極パターンの反対側の面に第２電極パ
ターン（１７）を形成する工程と、前記第１及び前記第
２の金属支持体を水平方向で半分に分割する工程と、前
記第１及び前記第２の金属支持体に前記絶縁体膜と前記
突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第１電極パターンが露出する
ように第２の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程を含むことを特
徴とする。
【００４４】さらに、請求項３１に記載の半導体装置搭
載基板の製造方法は、前記第１及び前記第２の金属支持
体（１１ａ，１１ｂ）が張り合わせる工程の前に、前記
第１の開口部を形成する予定の領域に凹部（２９）を形
成する工程を有することを特徴とする。
【００４５】さらに、請求項３２に記載の半導体装置搭
載基板の製造方法は、前記第１電極パターン（１３）を
形成する工程と、前記第１電極パターン上に配線構造を
形成する工程との間に、少なくとも１個の前記第１電極
パターン上に薄膜コンデンサを形成する工程を有するこ
とを特徴とする。
【００４６】さらに、請求項３３に記載の半導体装置搭
載基板の製造方法は、前記第１電極パターンが前記第２
電極パターンの所望の位置で接続するように半田ボール
又は接続ピンを形成する工程を有することを特徴とす
る。
【００４７】さらに、請求項３４に記載の半導体装置搭
載基板の製造方法は、前記金属支持体は、ステンレス、
鉄、ニッケル、銅およびアルミニウムからなる群から選
択された少なくとも１種の金属又はその合金からなるこ
とを特徴とする。
【００４８】さらに、請求項３５に記載の半導体装置搭
載基板の製造方法は、前記突起が、めっき法、エッチン
グ、導電性ペースト、機械加工のいずれかの１つもしく
は複合した方法により形成されることを特徴とする。
【００４９】又、請求項３６に記載の半導体パッケージ
の製造方法は、請求項１９〜３５のいずれか１項に記載
の方法により製造された半導体装置搭載基板の少なくと
も１面に、半導体装置を接続することを特徴とする。
【００５０】さらに，請求項３７に記載の半導体パッケ
ージの製造方法は、前記半導体装置が、低融点金属又は
導電性樹脂のいずれかの材料にフリップチップ接続され
ていることを特徴とする。
【００５１】又、請求項３８に記載の半導体装置搭載基
板の検査方法は、請求項１９〜３５のいずれか一つに記
載の方法により製造された半導体搭載基板の前記金属支
持体上に第２電極パターンを形成し、前記金属支持体を
選択除去した後、突起を除去せずに接触端子として用い
て導通検査を行うことを特徴とする。
【００５２】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について詳細に説明する。まず、本発明に係る
半導体装置搭載基板及び半導体パッケージの実施の形態
について説明する。半導体装置搭載基板は、以下、適宜
「搭載基板」という。
【００５３】本発明搭載基板及び半導体パッケージの第
１の実施の形態について説明する。図１は本実施の形態
に係る半導体装置搭載基板の構成を示す図であり、図１
（ａ）は概略断面図であり、図１（ｂ）は金属支持体１
１側からの下面概略図である。
【００５４】図１（ａ）、（ｂ）に示す搭載基板は、絶
縁層１４と配線層１５からなる配線構造膜１６の片面に
第１電極パターン１３と、反対面に第２電極パターン１
７と、第１電極パターンの配線構造膜１６に接していな
い面に絶縁体膜１２と、絶縁体膜１２の下面に金属支持
体１１を有する。
【００５５】本実施の形態の第１電極パターン１３は、
側面周囲が絶縁層１４に接し、第１電極パターン１３の
下面が絶縁層１４の下面と同一平面内にある。即ち、第
１電極パターン１３はその下面が絶縁層１４と接するこ
となく絶縁層１４に埋め込まれている。
【００５６】配線構造膜１６は、所定のパターンを有す
る配線及びこの配線間に充填された絶縁材料とから構成
される配線層１５と、絶縁材料からなる絶縁層１４とが
交互に積層されている。この配線構造膜１６は、ビルド
アップ工法で使用されているサブトラクティブ法、セミ
アディティブ法又はフルアディティブ法等により積層さ
れる。
【００５７】サブトラクティブ法は、例えば特開平１０
−５１１０５号公報に開示されているように、基板又は
樹脂上の銅箔をエッチングして回路パターンとする方法
である。
【００５８】セミアディティブ法は、例えば特開平９−
６４４９３号公報に開示されているように、給電層を形
成した後にレジスト内に電解めっきを析出させ、レジス
トを除去後に給電層をエッチングして回路パターンとす
る方法である。
【００５９】フルアディティブ法は、例えば特開平６−
３３４３３４号公報に開示されているように、基板又は
樹脂の表面を活性化させた後にレジストでパターンを形
成し、このレジストを絶縁層として無電解めっき法によ
り回路パターンを形成する方法である。
【００６０】絶縁層１４は、エポキシ樹脂、エポキシア
クリレート樹脂、ウレタンアクリレート樹脂、ポリエス
テル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ
（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐ
ｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択さ
れた１種又は２種以上の有機樹脂により形成されてい
る。特に、膜強度（弾性率）が７０ＭＰａ以上、破断伸
び率が５％以上、ガラス転移温度が１５０℃以上、熱膨
張係数が６０ｐｐｍ／℃以下の絶縁材料（以下、適宜
「絶縁材料Ａ」と略する。）、あるいは膜強度（弾性
率）が１０ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以
下、ガラス転移温度が１５０℃以上の絶縁材料（以下、
適宜「絶縁材料Ｂ」と略する。）を有することが好まし
い。絶縁層１４の一層あたりの厚みとしては、８μｍ以
上にすることが好ましい。
【００６１】ここで、膜強度（弾性率）及び破談伸び率
は、ＪＩＳ Ｋ ７１６１（引張特性試験）に準拠した
絶縁材料の引っ張り試験による測定値であり、膜強度
（弾性率）は、この引っ張り試験結果に基づいた歪み
０．１％における強度からの算出値である。熱膨張率は
ＪＩＳ Ｃ ６４８１に準拠したＴＭＡ法による測定値
であり、ガラス転移温度はＪＩＳ Ｃ ６４８１に準拠
したＤＭＡ法による測定値である。
【００６２】絶縁材料Ａとしては、例えば、エポキシ系
樹脂（日立化成製；ＭＣＦ−７０００ＬＸ）、ポリイミ
ド系樹脂（日東電工製；ＡＰ−６８３２Ｃ）、ベンゾシ
クロブテン樹脂（ダウ・ケミカル製；Ｃｙｃｌｏｔｅｎ
ｅ４０００シリーズ）、ポリフェニレンエーテル樹脂
（旭化成製；ザイロン）、液晶ポリマーフィルム（クラ
レ製；ＬＣＰ−Ａ）、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ６
００）などが好適である。
【００６３】絶縁材料Ｂとしては、例えば、ガラスクロ
ス含浸エポキシ樹脂（日立化成製；ＭＣＬ−Ｅ−６７
９）、アラミド不織布含浸エポキシ樹脂（新神戸電機
製；ＥＡ−５４１）、延伸多孔質フッ素樹脂含浸熱硬化
性樹脂（ジャパンゴアテックス製；ＭＩＣＲＯＬＡＭ４
００）などが好適である。
【００６４】絶縁層１４は、これらの有機樹脂のうちの
１種を配線層１５間の全ての絶縁層１４に使用してもよ
いし、前記有機樹脂の２種以上の層を混在させて配線層
１５間に配置してもよい。本実施の形態においては、絶
縁層１４は例えばポリイミド樹脂により形成するが、例
えば、最下層の絶縁層１４をポリイミド樹脂により形成
し、２層目以降をエポキシ樹脂により形成してもよい。
【００６５】配線層１５における配線を構成する金属
は、コストの観点から銅が最適であるが、金、銀、アル
ミニウム及びニッケルからなる群から選択された少なく
とも１種の金属又はその合金も使用可能である。本実施
の形態においては、配線層１５における配線は銅から構
成されている。
【００６６】絶縁体膜１２は、第１電極パターン１３の
下面と接しかつ第１電極パターン内に収まるように絶縁
体膜１２に開口部があり、さらに絶縁体膜１２の下面に
金属支持体１１が設けられ、ソルダーレジストとしての
機能を有している。絶縁体膜１２の材料としては、ソル
ダーレジストとしての機能を有する絶縁材料であれば問
題はない。また、絶縁層１４に用いる材料と同じ材料を
適応することも可能である。
【００６７】また、第２電極パターン１７は配線層１５
の最上層に接続されており、配線層１５の各層は絶縁層
１４内のビアを介して互いに接続されており、配線層１
５の最下層は絶縁層１４内のビアを介して第１電極パタ
ーン１３に接続されている。図１（ａ）では、第２電極
パターン１７が絶縁層１４内に形成された形で記載して
いるが、図２（ａ）に示すとおり絶縁層１４上に形成さ
れていても問題はない。さらに、図２（ｂ）に示すとお
り、絶縁層１４上に形成された第２電極パターン１７の
上にソルダーレジスト２３を設けても良い。
【００６８】金属支持体１１は、搭載基板を補強するた
めに設けられる。搭載基板に金属支持体１１を設けるこ
とにより、搭載基板の反りやうねりなどの変形を抑える
ことができ、搭載基板へ半導体装置（デバイス）の搭載
信頼性や、外部ボードなどへの搭載基板あるいは半導体
パッケージの実装信頼性を確保できる。金属支持体１１
は、図１（ｂ）に示すようなフレーム状の他、第１電極
パターン１３が露出する形であれば、格子状やメッシュ
状として設けても良い。
【００６９】金属支持体１１としては、搭載基板に十分
な強度を付与でき、搭載基板あるいは半導体パッケージ
の実装時における熱処理に耐えられる耐熱性を有する金
属であることが望ましい。
【００７０】この材料として、ステンレス、鉄、ニッケ
ル、銅及びアルミニウムからなる群から選択された少な
くとも１種の金属又はその合金から構成されることがで
きるが、ステンレス及び銅合金が取り扱いの面で最適で
ある。また、金属支持体１１の厚さは０．１乃至１．５
ｍｍが適している。金属支持体１１は、金属であるため
導電性を有しているため通電が可能である。
【００７１】本発明によれば、第１電極パターン１３が
絶縁層１４に埋め込まれているので、第１電極パターン
１３への応力やひずみが緩和され応力の集中を低減する
ことができ、絶縁体膜１２がソルダーレジストとして機
能するため、半田ボール設置の際にボールの位置ずれを
防止でき作業性を高めることができる。これらの効果に
より、設置後においては接合部での応力集中を低減で
き、設置安定性と外部ボードとの実装信頼性が優れた搭
載基板を得ることができる。
【００７２】次に、本発明に係る搭載基板及び半導体パ
ッケージの第２の実施の形態について説明する。図３は
本実施の形態に係る半導体装置搭載基板の構成を示す概
略断面図である。第１電極パターン１３の間及び周囲に
導体パターン１８が設けられ、導体パターン１８は配線
構造膜１６内の配線層１５とビアにより接続されている
こと以外の構成は、第１の実施の形態の搭載基板と同一
である。
【００７３】導体パターン１８を構成する金属は、コス
トの観点から銅が最適であるが、金、銀、アルミニウム
及びニッケルからなる群から選択された少なくとも１種
の金属又はその合金も使用可能である。本実施の形態に
おいては、導体パターン１８における配線は銅から構成
されている。
【００７４】また、図４に示すとおり、金属支持体１１
は金属であり電気的に利用できるため、ビア１９を介し
て導体パターン１８と金属支持体１１が接続されている
構造もとれる。
【００７５】本発明によれば、絶縁体膜１２を有するた
め、第１電極パターン１３が形成されている平面上に安
定して導体パターン１８による電気的回路（特に電源や
グランド）を設けることができ、電気回路の設計自由度
が増え、電気特性を向上することができ、搭載基板が多
層積層の場合において積層数を低減できる効果がある。
【００７６】次に、本発明に係る搭載基板の第３の実施
の形態について説明する。図５は本実施の形態に係る半
導体装置搭載基板の構成を示す概略断面図である。第１
電極パターン１３の上面に設けられた誘電体層２０と、
誘電体層２０の上面に配線構造膜１６と導通した導電体
層２１とからなるコンデンサ２２を有すること以外の構
成は、第１の実施の形態または第２の実施の形態の搭載
基板と同一である。
【００７７】コンデンサ２２の誘電体層２０はスパッタ
法、蒸着法、ＣＶＤ又は陽極酸化法等により形成する。
このコンデンサ２２を構成する材料は、酸化チタン、酸
化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、Ｎｂ２Ｏ５、ＢＳ
Ｔ（ＢａｘＳｒ１−ｘＴｉＯ ３）、ＰＺＴ（ＰｂＺｒｘ
Ｔｉ１−ｘＯ３）、ＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒ ｘ
Ｔｉ１−ｘＯ３）又はＳｒＢｉ２Ｔａ２Ｏ９等のペロブ
スカイト系材料であることが好ましい。但し、前記化合
物のいずれについても、０≦ｘ≦１、０＜ｙ＜１であ
る。また、コンデンサ２２は、所望の誘電率を実現する
ことができる有機樹脂等により構成されてもよい。
【００７８】本発明によれば、この様なコンデンサを形
成することにより、伝送ノイズを低減することができ、
高速化に最適な搭載基板を得ることができる。
【００７９】次に、本発明に係る搭載基板及び半導体パ
ッケージの第４の実施の形態について説明する。図６は
本実施の形態に係る半導体装置搭載基板の構成を示す概
略断面図である。金属支持体１１が突起２４を有し、絶
縁体膜１２の下面全体に設けられかつ突起２４の上部が
第１電極パターン１３と接していること以外は第１の実
施の形態、第２の実施の形態または第３の実施の形態の
搭載基板と同一である。
【００８０】突起２４は、めっき法、エッチング、導電
性ペースト、機械加工のいずれかの１つもしくは複合し
た方法により形成される。また、図７（ａ）、（ｂ）に
示すとおり、導体パターン１８を有する搭載基板におい
て、金属支持体１１と導体パターン１８との導通を突起
２４により得る構成も可能である。
【００８１】この構成の際は、突起２４と導体パターン
１８は電気的に安定した接続が必要となる。さらに、図
７（ｂ）に示す金属支持体１１を選択除去し絶縁体膜１
２を開口させた構成でも、金属支持体１１と導体パター
ン１８との導通を突起２４で取る構成も取れる。
【００８２】本発明によれば、金属支持体１１と第１電
極パターン１３および導体パターン１８の電気的導通が
確保され、搭載基板の回路オープン検査が可能となる。
また、搭載基板の下面全体が金属支持体１１とすること
で、搭載基板の第２電極パターン１７と導通が取れるよ
う半田ボール、低融点金属、ワイヤーボンディングなど
による半導体装置の搭載時において搭載基板の平坦性が
より十分に確保され半導体装置の搭載信頼性が向上でき
る。さらに、下面全体が金属支持体１１となっていると
半導体装置搭載前に搭載基板の良否選別を行うことがで
きないため、必要な突起２４のみを金属支持体１１と接
触しないように金属支持体１１を選択除去することで露
出させて検査に用いることができる。
【００８３】この方法を用いれば、金属支持体１１によ
る平坦性を確保した上、搭載基板は良否選別を行うこと
ができ、さらに突起２４を使用するため第１電極パター
ン１３へは金属支持体１１除去時のダメージを与えずに
すむ。また、良否選別を行う方法の使用、未使用に関わ
らず、半導体パッケージを形成した後、フレーム状など
に金属支持体１１と突起２４を選択除去することで第１
電極パターン１３を露出させることができる。金属支持
体１１の除去に際して、形成される半導体パッケージが
金属支持体１１が無くても外部ボードへの十分な実装信
頼性を確保できる強度を保有していれば、金属支持体１
１を完全除去してもかまわない。
【００８４】次に、本発明に係る搭載基板及び半導体パ
ッケージの第５の実施の形態について説明する。図８は
本実施の形態に係るフリップチップによる半導体パッケ
ージの構成を示す概略断面図である。
【００８５】本発明の半導体パッケージは、本発明の第
１の実施の形態、第２の実施の形態、第３の実施の形態
または第４の実施の形態に記載の搭載基板に半導体装置
２５を搭載して形成することができる。半導体装置２５
のパッドなど電気的接続部と搭載基板の配線とは、種々
の方式で電気的に導通することが可能であり、たとえ
ば、フリップチップ、ワイヤーボンディング、テープボ
ンディングがあげられる。
【００８６】本発明の半導体パッケージは、図８（ａ）
に示すように、搭載基板の下面全体に金属支持体１１を
備えた形態とすることができる。この形態で他のボード
などに実装する際、第１電極パターン１３が露出するよ
うに金属支持体１１と突起２４を除去する。第１電極パ
ターン１３が露出した形態としては、図８（ｂ）に示す
ように絶縁体膜１２を下面に、フレーム状あるいは格子
状やメッシュ状に金属支持体１１を加工して残し、半導
体パッケージ補強に用いることができる。このような補
強を形成しなくても十分な強度を有する場合は、金属支
持体１１をすべて除去して、図８（ｃ）に示す形態とし
てもよい。
【００８７】また、図８（ｄ）に示した様に、金属支持
体１１を選択除去して第１電極パターン１３を露出させ
た後、第１電極パターン１３に半導体装置２５を搭載し
た形態も取れる。この際、金属支持体１１は半導体パッ
ケージの補強と、絶縁体膜１２と配線構造膜１６にテン
ションをかけた状態として搭載基板の反り、うねりを抑
える働きを持っている。さらに、必要であれば図８
（ｅ）にある様に半導体装置２５を搭載基板両側に搭載
してもよい。
【００８８】また、本発明の半導体パッケージは、図８
に示す形態の様に、半導体装置２５に設けられたパッド
２６と、本発明の搭載基板の第１電極パターン１３もし
くは第２電極パターン１７とは、例えば金属バンプ２７
を介して電気的に接続することができる。その際、半導
体装置２５と搭載基板との間には必要によりアンダーフ
ィル樹脂２８を充填することができる。
【００８９】また、半導体装置２５はモールド樹脂３０
による封止を行うことや、放熱性を高めるためのヒート
スプレッダ３２およびヒートシンクを取り付けた形態を
取ってもかまわない。さらに、第１電極パターン１３に
半導体装置２５を搭載した際は、金属支持体１１をヒー
トシンクとのスペーサ３１として使用してもよい。
【００９０】以下、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の実施の形態について説
明する。図９（ａ）から（ｆ）は、本発明の第１の実施
の形態に係る搭載基板の製造方法を工程順に示す部分断
面図である。本実施の形態は、本発明の第１の実施の形
態（図１）に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。
【００９１】先ず、図９（ａ）に示すように、厚さ０．
１乃至１．５ｍｍの金属支持体１１の表面にめっき法、
エッチング、導電性ペースト、機械加工のいずれかの１
つもしくは複合した方法により突起２４を形成する。突
起２４をエッチング除去する際に、第１電極パターン１
３へのエッチングバリアのため、突起２４の最上層に
金、銀、白金、パラジウムのいずれか一つの金属を構成
させておくことも可能である。
【００９２】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【００９３】次に、図９（ｂ）に示すように、絶縁体膜
１２と第１電極パターン１３を形成する。絶縁体膜１２
の形成は、絶縁体膜１２用の樹脂が液状ならばスピンコ
ート法、ダイコート法、カーテンコート法又は印刷法等
で積層する。また、ドライフィルム、樹脂付き銅箔であ
ればラミネート法等で積層した後、乾燥等の処理を施し
て固める。この際、突起２４の頂点が絶縁体膜１２の表
面上に現れている必要があるため、液状樹脂の場合は、
感光性であればフォトリソグラフィーによりパターニン
グを行い、非感光性もしくは感光性でも解像度が不足し
ている場合は、研磨により整える。
【００９４】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【００９５】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
【００９６】また、銅箔の厚みが２μm以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚
み、１８μm）を使用して絶縁体膜１２と、サブトラク
ティブ法により銅箔をパターニングして第１電極パター
ン１３を形成した。
【００９７】次に、図９（ｃ）に示すように、絶縁層１
４と配線層１５を形成する。絶縁層１４を形成する方法
は、絶縁層１４を構成する絶縁樹脂が液状ならば、スピ
ンコート法、ダイコート法、カーテンコート法又は印刷
法等により絶縁樹脂を積層し、また、絶縁樹脂がドライ
フィルムであればラミネート法等により絶縁樹脂を積層
した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【００９８】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。次に、配線
パターンをサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成し、配線層１５を形
成する。
【００９９】次に、図９（ｄ）に示すように、サブトラ
クティブ法、セミアディティブ法又はフルアディティブ
法等による絶縁層１３の形成工程及び配線層１４の形成
工程を繰り返して、配線構造膜１６と表層に第２電極パ
ターン１７を形成する。本実施の形態では、絶縁層１３
にアラミド不織布含浸エポキシ樹脂（新神戸電機製；Ｅ
Ａ−５４１）を使用し、配線層１４は２μｍ厚みの無電
解銅めっきを給電層としたセミアディティブ法を用い
た。
【０１００】次に、図９（ｅ）に示すように、金属支持
体１１をエッチングにより選択除去する。除去法として
は、エッチングするところが開口しているエッチングレ
ジストを形成する。形成方法は、エッチングレジストが
液状ならばスピンコート法、ダイコート法、カーテンコ
ート法又は印刷法等によりエッチングレジストを積層
し、エッチングレジストがドライフィルムであればラミ
ネート法等でエッチングレジストを積層した後、乾燥等
の処理を施してエッチングレジストを固め、エッチング
レジストが感光性であればフォトリソプロセス等によ
り、エッチングレジストが非感光性であればレーザ加工
法等によりエッチングレジストをパターニングする。
【０１０１】その後、このエッチングレジストをマスク
として、金属支持体１１を絶縁体膜１１と突起２４が露
出するまでエッチングする。本実施の形態では、アンモ
ニアを主成分とするアルカリ銅エッチング液（メルテッ
クス；エープロセス）を用いて銅合金板を選択除去し
た。
【０１０２】次に、図９（ｆ）に示すように、突起２４
をエッチング、もしくはレーザにより選択除去する。エ
ッチングを行った後に開口部の形状を整えるため、レー
ザを使用してもかまわない。突起２４除去後に第１電極
パターン１３の露出表面を正常化して搭載基板を得る。
本実施の形態では、突起２４としたニッケルを硫酸：過
酸化水素水：純水＝１：１：１０の比率で混合したエッ
チング液を用いて除去した。
【０１０３】この搭載基板は、本発明の第１の実施の形
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、本実施の形態に係る製造方法によれば、平坦
な金属支持体１１を基板として配線構造膜１６を積層す
るため、配線構造膜１６の平坦性を向上させることがで
きるため、安定した積層が可能となる。
【０１０４】また、突起２４を形成しなくとも搭載基板
を形成することは可能であるが、本発明の第４の実施の
形態に示した搭載基板の効果にあるように、金属支持体
１１の平坦性を利用して第２電極パターン１７上に半導
体装置を搭載する前に、搭載基板の良否選別が不可能と
なる。搭載基板としては、良否選別が不可欠であるた
め、突起２４を無くした方法では、金属支持体１１の平
坦性を利用した半導体装置搭載はできない。
【０１０５】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第２の実施の形態を説
明する。図１０（ａ）から（ｄ）は、本発明の第２の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。
【０１０６】本実施の形態は、本発明の第２の実施の形
態（図３）に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。第１電極パターン１３の間及び周囲に導体パターン
１８が設けられ、導体パターン１８は配線構造膜１６内
の配線層１５とビアにより接続されていること以外の構
成は、本発明の第１の実施の形態の搭載基板の製造方法
と同一である。
【０１０７】先ず、図１０（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１０８】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１０９】次に、図１０（ｂ）に示すように、絶縁体
膜１２と第１電極パターン１３を形成する。絶縁体膜１
２の形成は、絶縁体膜１２用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起２４の頂点が絶縁体膜１２の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
【０１１０】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１１１】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
【０１１２】また、銅箔の厚みが２μm以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚
み、１８μm）を使用して絶縁体膜１２と、サブトラク
ティブ法により銅箔をパターニングして第１電極パター
ン１３を形成した。
【０１１３】次に、図１０（ｃ）に示すように、第１電
極パターン１３の間と周囲に導体パターン１８を形成す
る。導体パターン１８は、サブトラクティブ法、セミア
ディティブ法又はフルアディティブ法等により形成す
る。本実施の形態では、第１電極パターン１３形成後に
無電解銅めっきを２μm析出させ、これを給電層とした
セミアディティブ法を用いて形成した。
【０１１４】次に、図１０（ｄ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０１１５】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。
【０１１６】次に、配線パターンをサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層１５を形成する。本実施の形態では、
絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸
電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。これ以降の工程は、本発明の第１の実施の
形態の図９（ｄ）以降の工程と同一となる。
【０１１７】一方、図１１（ａ）、（ｂ）に示す通り、
第１電極パターン１３と導体パターン１８を同時に形成
してもかまわない。図１１では図１０と異なる工程のみ
示している。この方法では、第１電極パターン１３と導
体パターン１８間の目合わせ精度がよくなる効果と工程
数を減らしてコストを低減する効果を有している。
【０１１８】先ず、図１１（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１１９】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μｍ厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μｍ析出させた。
【０１２０】次に、図１１（ｂ）に示すように、絶縁体
膜１２、第１電極パターン１３、導体パターン１８を形
成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等で積層する。また、ドライフィル
ム、樹脂付き銅箔であればラミネート法等で積層した
後、乾燥等の処理を施して固める。この際、突起２４の
頂点が絶縁体膜１２の表面上に現れている必要があるた
め、液状樹脂の場合は、感光性であればフォトリソグラ
フィーによりパターニングを行い、非感光性もしくは感
光性でも解像度が不足している場合は、研磨により整え
る。
【０１２１】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１２２】絶縁体膜１２を形成した後、第１電極パタ
ーン１３、導体パターン１８をサブトラクティブ法、セ
ミアディティブ法又はフルアディティブ法等により形成
する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした
場合は、キャリアとして用いている銅箔をサブトラクテ
ィブ法でパターニングすることも可能である。また、銅
箔の厚みが２μｍ以下と薄い場合は、この銅箔を給電層
としたセミアディティブ法でのパターニングも可能であ
る。
【０１２３】本実施の形態では、樹脂付き銅箔（住友ベ
ークライト；ＡＰＬ−４５０１；銅箔厚み、１８μｍ）
を使用して絶縁体膜１２と、サブトラクティブ法により
銅箔をパターニングして第１電極パターン１３、導体パ
ターン１８を形成した。
【０１２４】この工程で形成されている状態は、図１０
（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以
降の工程となる。
【０１２５】この搭載基板は、本発明の第２の実施の形
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第１の実施の形態に
おける効果をそのまま引き継いだ上、導体パターン１８
が形成されていることにより、さらなる配線密度向上と
積層数低減の効果を有している。
【０１２６】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第３の実施の形態を説
明する。図１２（ａ）から（ｃ）は、本発明の第３の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第２の実施の
形態（図４）に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。導体パターン１８が金属支持体１１とビア１９によ
り接続されていること以外の構成は、本発明の第２の実
施の形態の搭載基板の製造方法と同一である。
【０１２７】先ず、図１２（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１２８】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１２９】次に、図１２（ｂ）に示すように、絶縁体
膜１２、第１電極パターン１３、ビア１９を形成する。
絶縁体膜１２の形成は、絶縁体膜１２用の樹脂が液状な
らばスピンコート法、ダイコート法、カーテンコート法
又は印刷法等で積層する。また、ドライフィルム、樹脂
付き銅箔であればラミネート法等で積層した後、乾燥等
の処理を施して固める。この際、突起２４の頂点が絶縁
体膜１２の表面上に現れている必要があるため、液状樹
脂の場合は、感光性であればフォトリソグラフィーによ
りパターニングを行い、非感光性もしくは感光性でも解
像度が不足している場合は、研磨により整える。
【０１３０】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１３１】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。また、銅箔の厚みが２μm以
下と薄い場合は、この銅箔を給電層としたセミアディテ
ィブ法でのパターニングも可能である。
【０１３２】さらに、ビア１９をフォトリソグラフィ
ー、レーザ、ドライエッチングなどの方法を用いて金属
支持体１１が露出するよう形成する。絶縁体膜１２のパ
ターニング時に、感光性であればフォトリソグラフィー
により、非感光性であればレーザ、ドライエッチングに
より、ビア１９も同時にパターニングしてもよい。
【０１３３】本実施の形態では、樹脂付き銅箔（住友ベ
ークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）
を使用して絶縁体膜１２と、サブトラクティブ法により
銅箔をパターニングして第１電極パターン１３を、炭酸
ガスレーザを用いてビア径８０μｍのビア１９を形成し
た。
【０１３４】次に、図１２（ｃ）に示すように、第１電
極パターン１３の間と周囲に導体パターン１８をビア１
９により金属支持体１１と接続できるように形成する。
導体パターン１８は、サブトラクティブ法、セミアディ
ティブ法又はフルアディティブ法等により形成する。本
実施の形態では、第１電極パターン１３形成後に無電解
銅めっきを２μm析出させ、これを給電層としたセミア
ディティブ法を用いて形成した。
【０１３５】この工程で形成されている状態は、図１０
（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以
降の工程となる。
【０１３６】また、図１３に示すように、第１電極パタ
ーン１３と導体パターン１８を同時に形成してもよい。
この方法では、第１電極パターン１３と導体パターン１
８間の目合わせ精度がよくなる効果と工程数を減らして
コストを低減する効果を有している。
【０１３７】先ず、図１３（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１３８】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μｍ厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μｍ析出させた。
【０１３９】次に、図１３（ｂ）に示すように、絶縁体
膜１２ビア１９を形成する。絶縁体膜１２の形成は、絶
縁体膜１２用の樹脂が液状ならばスピンコート法、ダイ
コート法、カーテンコート法又は印刷法等で積層する。
また、ドライフィルム、樹脂付き銅箔であればラミネー
ト法等で積層した後、乾燥等の処理を施して固める。こ
の際、突起２４の頂点が絶縁体膜１２の表面上に現れて
いる必要があるため、液状樹脂の場合は、感光性であれ
ばフォトリソグラフィーによりパターニングを行い、非
感光性もしくは感光性でも解像度が不足している場合
は、研磨により整える。
【０１４０】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１４１】さらに、ビア１９をフォトリソグラフィ
ー、レーザ、ドライエッチングなどの方法を用いて金属
支持体１１が露出するよう形成する。絶縁体膜１２パタ
ーニング時に、感光性であればフォトリソグラフィーに
より、非感光性であればレーザ、ドライエッチングによ
り、ビア１９も同時にパターニングしてもよい。樹脂付
き銅箔の場合は、銅箔をエッチングしてからレーザによ
りビア１９を形成する。
【０１４２】本実施の形態では、樹脂付き銅箔（住友ベ
ークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）
を使用して絶縁体膜１２と、銅箔をエッチングしてから
炭酸ガスレーザを用いてビア径８０μｍのビア１９を形
成した。
【０１４３】次に、図１３（ｃ）に示すように、第１電
極パターン１３と導体パターン１８をサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成する。本実施の形態では、無電解銅めっきを２μ
m厚みで析出させ、これを給電層としたセミアディティ
ブ法を用いて形成した。この工程で形成されている状態
は、図１０（ｃ）と同一となり、これ以降の工程は図１
０（ｄ）以降の工程となる。
【０１４４】この搭載基板は、本発明の第２の実施の形
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第１の実施の形態、
第２の実施の形態の効果をそのまま引き継いだ上、導体
パターン１８が金属支持体１１と接続されていることに
より、金属支持体１１も電気回路として利用するため、
本発明の第２の実施の形態よりさらに配線密度向上と積
層数低減の効果を有している。
【０１４５】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第４の実施の形態を説
明する。図１４（ａ）から（ｃ）は、本発明の第４の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第４の実施の
形態（図７）に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。導体パターン１８が金属支持体１１とをつなぐビア
１９が突起２４を用いていること以外の構成は、本発明
の第２の実施の形態の搭載基板の製造方法と同一であ
る。
【０１４６】先ず、図１４（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１４７】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１４８】次に、図１４（ｂ）に示すように、絶縁体
膜１２、第１電極パターン１３、導体パターン１８を形
成する。絶縁体膜１２の形成は、絶縁体膜１２用の樹脂
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等で積層する。また、ドライフィル
ム、樹脂付き銅箔であればラミネート法等で積層した
後、乾燥等の処理を施して固める。この際、突起２４の
頂点が絶縁体膜１２の表面上に現れている必要があるた
め、液状樹脂の場合は、感光性であればフォトリソグラ
フィーによりパターニングを行い、非感光性もしくは感
光性でも解像度が不足している場合は、研磨により整え
る。
【０１４９】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１５０】絶縁体膜１２を形成した後、第１電極パタ
ーン１３、導体パターン１８をサブトラクティブ法、セ
ミアディティブ法又はフルアディティブ法等により形成
する。特に、樹脂付き銅箔の樹脂を絶縁体膜１２とした
場合は、キャリアとして用いている銅箔をサブトラクテ
ィブ法でパターニングすることも可能である。
【０１５１】また、銅箔の厚みが２μｍ以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。また、第１電極パターン１３
と導体パターン１８を別々の工程での形成、もしくは同
じ工程での形成のどちらを行ってもよい。別々に形成す
る場合は、形成するパターンに合わせたプロセスの適応
により歩留まりの向上が、同時に形成する場合は、第１
電極パターン１３と導体パターン１８との目合わせ精度
向上と工程数低減の効果がある。
【０１５２】本実施の形態では、樹脂付き銅箔（住友ベ
ークライト；ＡＰＬ−４５０１；銅箔厚み、１８μｍ）
を使用して絶縁体膜１２と、サブトラクティブ法により
銅箔をパターニングして第１電極パターン１３、導体パ
ターン１８を形成した。
【０１５３】次に、図１４（ｃ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０１５４】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。
【０１５５】次に、配線パターンをサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層１５を形成する。本実施の形態では、
絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸
電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。この工程で形成されている状態は、図１０
（ｃ）と同一となり、これ以降の工程は図１０（ｄ）以
降の工程となる。
【０１５６】この搭載基板は、本発明の第４の実施の形
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。また、この搭載基板は本発明の第１の実施の形態、
第２の実施の形態、第３の実施の形態の効果をそのまま
引き継いだ上、導体パターン１８と金属支持体１１が突
起２４により接続されているため、本発明の第３の実施
の形態に比べ、工数を低減することができ、コスト、歩
留まりの面で効果がある。
【０１５７】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第５の実施の形態を説
明する。図１５（ａ）から（ｄ）は、本発明の第５の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。本実施の形態は、本発明の第３の実施の
形態（図５）に係る搭載基板を製造するためのものであ
る。なお、各工程間において適宜洗浄及び熱処理を行
う。少なくとも一つ以上の第１電極パターン１３に誘電
体層２０と導電体層２１を設けてコンデンサ２２を形成
していること以外の構成は、本発明の第１の実施の形態
の搭載基板の製造方法と同一である。
【０１５８】また、図１５では本発明の第１の実施の形
態の形態を用いているが、本発明の第２の実施の形態に
おける図１０（ｂ）や（ｃ）、図１１（ｂ）、第３の実
施の形態の図１２（ｂ）や（ｃ）、図１３（ｃ）、第４
の実施の形態の図１４（ｂ）を図１５（ｂ）の代わりと
してもよい。
【０１５９】先ず、図１５（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１６０】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１６１】次に、図１５（ｂ）に示すように、絶縁体
膜１２と第１電極パターン１３を形成する。絶縁体膜１
２の形成は、絶縁体膜１２用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起２４の頂点が絶縁体膜１２の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
【０１６２】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１６３】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
【０１６４】また、銅箔の厚みが２μm以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、ポリイミ
ド系樹脂（日東電工製；ＡＰ−６８３２Ｃ）を使用して
絶縁体膜１２と、スパッタ法により給電層を設けたセミ
アディティブ法を用いて第１電極パターン１３を形成し
た。
【０１６５】次に、図１５（ｃ）に示すように、少なく
とも一つ以上の第１電極パターン１３上に誘電体層２０
と導電体層２１を形成する。特に図示してはいないが、
デカップリングコンデンサとして用いるため、コンデン
サを形成する第１電極パターン１３はパッドとして電気
的接続されている部位も有している。
【０１６６】誘電体層２０はスパッタ法、蒸着法、ＣＶ
Ｄ又は陽極酸化法等により第１電極パターン１３上に形
成する。このコンデンサ２２を構成する材料は、酸化チ
タン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、Ｎｂ２Ｏ
５、ＢＳＴ（ＢａｘＳｒ１− ｘＴｉＯ３）、ＰＺＴ（Ｐ
ｂＺｒｘＴｉ１−ｘＯ３）、ＰＬＺＴ（Ｐｂ１−ｙＬａ
ｙＺｒｘＴｉ１−ｘＯ３）又はＳｒＢｉ２Ｔａ２Ｏ９等
のペロブスカイト系材料であることが好ましい。但し、
前記化合物のいずれについても、０≦ｘ≦１、０＜ｙ＜
１である。
【０１６７】また、誘電体層２０は、所望の誘電率を実
現することができる有機樹脂等により構成されてもよ
い。また、誘電体層２０上に導電体層２１をスパッタ
法、ＣＶＤ法、サブトラクティブ法、セミアディティブ
法又はフルアディティブ法等により形成する。本実施の
形態では、メタルマスクを用いて必要な電極パターン１
３上にスパッタ法によりＢＳＴを２０ｎｍ、さらにその
上に導電体層２１としてスパッタ法で白金を８０ｎｍを
積層した。
【０１６８】次に、図１５（ｄ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０１６９】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。
【０１７０】次に、配線パターンをサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層１５を形成する。本実施の形態では、
絶縁層１３にアラミド不織布含浸エポキシ樹脂（新神戸
電機製；ＥＡ−５４１）を使用し、配線層１４は２μｍ
厚みの無電解銅めっきを給電層としたセミアディティブ
法を用いた。この工程で形成されている状態は、図９
（ｃ）と同一となり、これ以降の工程は図９（ｄ）以降
の工程となる。
【０１７１】この搭載基板は、本発明の第３の実施の形
態に係る搭載基板と同じものであり、上述の製造方法に
よれば、この搭載基板を効率よく製造することができ
る。この様なコンデンサを形成することにより、伝送ノ
イズを低減することができ、高速化に最適な搭載基板を
得ることができる。
【０１７２】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第６の実施の形態を説
明する。図１６（ａ）から（ｆ）は、本発明の第６の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体１１に除去する予定部分をあら
かじめ凹部２９としている以外の構成は、本発明の第１
の実施の形態の搭載基板の製造方法と同一である。図１
６の搭載基板の製造方法は、本発明の第１の実施の形態
と同一で示したが、第２の実施の形態、第３の実施の形
態、第４の実施の形態、第５の実施の形態により搭載基
板を形成してもよい。
【０１７３】先ず、図１６（ａ）に示すように、厚さ
０．１乃至１．５ｍｍの金属支持体１１の裏面に、エッ
チング除去される予定地を凹部２９として形成する。形
成方法としては、エッチング、機械加工のいずれかもし
くは複合した方法により行われる。また、フレーム状と
した金属板を平坦な金属板と張り合わせることで金属支
持体１１を形成してもよい。
【０１７４】その後、金属支持体１１の表面にめっき
法、エッチング、導電性ペースト、機械加工のいずれか
の１つもしくは複合した方法により突起２４を形成す
る。突起２４をエッチング除去する際に、第１電極パタ
ーン１３へのエッチングバリアのため、突起２４の最上
層に金、銀、白金、パラジウムのいずれか一つの金属を
構成させておくことも可能である。
【０１７５】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１７６】次に、図１６（ｂ）に示すように、絶縁体
膜１２と第１電極パターン１３を形成する。絶縁体膜１
２の形成は、絶縁体膜１２用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起２４の頂点が絶縁体膜１２の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
【０１７７】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１７８】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
【０１７９】また、銅箔の厚みが２μm以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚
み、１８μm）を使用して絶縁体膜１２と、サブトラク
ティブ法により銅箔をパターニングして第１電極パター
ン１３を形成した。
【０１８０】次に、図１６（ｃ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０１８１】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。次に、配線
パターンをサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成し、配線層１５を形
成する。
【０１８２】次に、図１６（ｄ）に示すように、サブト
ラクティブ法、セミアディティブ法又はフルアディティ
ブ法等による絶縁層１３の形成工程及び配線層１４の形
成工程を繰り返して、配線構造膜１６と表層に第２電極
パターン１７を形成する。本実施の形態では、絶縁層１
３にアラミド不織布含浸エポキシ樹脂（新神戸電機製；
ＥＡ−５４１）を使用し、配線層１４は２μｍ厚みの無
電解銅めっきを給電層としたセミアディティブ法を用い
た。
【０１８３】次に、図１６（ｅ）に示すように、金属支
持体１１をエッチングにより選択除去する。除去法とし
ては、エッチングするところが開口しているエッチング
レジストを形成する。形成方法は、エッチングレジスト
が液状ならばスピンコート法、ダイコート法、カーテン
コート法又は印刷法等によりエッチングレジストを積層
し、エッチングレジストがドライフィルムであればラミ
ネート法等でエッチングレジストを積層した後、乾燥等
の処理を施してエッチングレジストを固め、エッチング
レジストが感光性であればフォトリソプロセス等によ
り、エッチングレジストが非感光性であればレーザ加工
法等によりエッチングレジストをパターニングする。
【０１８４】その後、このエッチングレジストをマスク
として、金属支持体１１を絶縁体膜１１と突起２４が露
出するまでエッチングする。また、凹部２９を形成して
いるため、エッチングレジストを用いず、エッチングす
ることも可能である。本実施の形態では、アンモニアを
主成分とするアルカリ銅エッチング液（メルテックス；
エープロセス）を用いてエッチングレジストを用いずに
銅合金板を選択除去した。
【０１８５】次に、図１６（ｆ）に示すように、突起２
４をエッチング、もしくはレーザにより選択除去する。
エッチングを行った後に開口部の形状を整えるため、レ
ーザを使用してもかまわない。突起２４除去後に第１電
極パターン１３の露出表面を正常化して搭載基板を得
る。本実施の形態では、突起２４としたニッケルを硫
酸：過酸化水素水：純水＝１：１：１０の比率で混合し
たエッチング液を用いて除去した。
【０１８６】上述の製造方法によれば、搭載基板を効率
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第１の実施の形態、第２の
実施の形態、第３の実施の形態、第４の実施の形態、第
５の実施の形態のそれぞれに対応できるため、それぞれ
の利点を利用できる。さらに、金属支持体１１をエッチ
ングする予定地を凹部２９としているため、エッチング
を行う量を少なくできると共に、エッチング精度や歩留
まりの向上の効果を持っている。
【０１８７】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第７の実施の形態を説
明する。図１７（ａ）から（ｅ）は、本発明の第７の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体１１の両表面に搭載基板を形成
してから金属支持体１１を水平方向で２分割している以
外の構成は、本発明の第１の実施の形態の搭載基板の製
造方法と同一である。図１７の搭載基板の製造方法は、
本発明の第１の実施の形態と同一で示したが、第２の実
施の形態、第３の実施の形態、第４の実施の形態、第５
の実施の形態により搭載基板を形成してもよい。
【０１８８】先ず、図１７（ａ）に示すように、厚さ
０．２乃至３．０ｍｍに切りしろ分の厚みを追加した金
属支持体１１を用意する。この場合は、水平方向に分割
した後の金属支持体１１の厚みが０．１乃至１．５mmと
なる厚みであることが望ましい。
【０１８９】次に、図１７（ｂ）に示すように、金属支
持体１１の両表面にめっき法、エッチング、導電性ペー
スト、機械加工のいずれかの１つもしくは複合した方法
により突起２４を形成する。突起２４をエッチング除去
する際に、第１電極パターン１３へのエッチングバリア
のため、突起２４の最上層に金、銀、白金、パラジウム
のいずれか一つの金属を構成させておくことも可能であ
る。
【０１９０】本実施の形態では、金属支持体１１は銅合
金板（神戸製鋼：ＫＦＣシリーズ）を用い、突起２４は
めっき法によりニッケルで形成している。突起２４を形
成する方法は、めっきレジストを金属支持体１１上に３
０μm厚みで積層し、フォトリソグラフィー技術である
露光、現像、もしくは、レーザにより突起２４の予定地
にめっきレジストの開口パターンを形成し、電解ニッケ
ルめっきを２５μm析出させた。
【０１９１】次に、図１７（ｃ）に示すように、絶縁体
膜１２と第１電極パターン１３を形成する。絶縁体膜１
２の形成は、絶縁体膜１２用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起２４の頂点が絶縁体膜１２の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
【０１９２】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０１９３】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。また、銅箔の厚みが２μm以
下と薄い場合は、この銅箔を給電層としたセミアディテ
ィブ法でのパターニングも可能である。
【０１９４】本実施の形態では、樹脂付き銅箔（住友ベ
ークライト；ＡＰＬ−４５０１；銅箔厚み、１８μm）
を使用して絶縁体膜１２と、サブトラクティブ法により
銅箔をパターニングして第１電極パターン１３を形成し
た。
【０１９５】次に、図１７（ｄ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０１９６】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。
【０１９７】次に、配線パターンをサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層１５を形成する。さらに、サブトラク
ティブ法、セミアディティブ法又はフルアディティブ法
等による絶縁層１３の形成工程及び配線層１４の形成工
程を繰り返して、配線構造膜１６と表層に第２電極パタ
ーン１７を形成する。本実施の形態では、絶縁層１３に
アラミド不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ
−５４１）を使用し、配線層１４は２μｍ厚みの無電解
銅めっきを給電層としたセミアディティブ法を用いた。
【０１９８】次に、図１７（ｅ）に示すように、金属支
持体１１を水平方向の中心位置で２分割して、第２表面
を形成する。分割する方法としては、スライサー、ウォ
ーターカッター等による切断をおこなう。この工程で形
成されている状態は、図９（ｄ）と同一となり、これ以
降の工程は図９（ｅ）以降の工程となる。
【０１９９】上述の製造方法によれば、搭載基板を効率
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第１の実施の形態、第２の
実施の形態、第３の実施の形態、第４の実施の形態、第
５の実施の形態のそれぞれに対応できるため、それぞれ
の利点を利用できる。さらに、金属支持体１１の両面を
利用するために、製造数が二倍となり生産性を向上させ
る効果がある。
【０２００】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第８の実施の形態を説
明する。図１８（ａ）から（ｅ）は、本発明の第８の実
施の形態に係る搭載基板の製造方法を工程順に示す部分
断面図である。なお、各工程間において適宜洗浄及び熱
処理を行う。金属支持体１１を二枚張り合わせて両表面
に搭載基板を形成してから金属支持体１１を分割してい
る以外の構成は、本発明の第１の実施の形態の搭載基板
の製造方法と同一である。図１８の搭載基板の製造方法
は、本発明の第１の実施の形態と同一で示したが、第２
の実施の形態、第３の実施の形態、第４の実施の形態、
第５の実施の形態、第６の実施の形態により搭載基板を
形成してもよい。特に金属支持体１１に凹部２９を設け
た形状の場合は、本発明の張り合わせによってのみ両面
形成を行うことができる。
【０２０１】先ず、図１８（ａ）に示すように、厚さ
０．１乃至１．５ｍｍに金属支持体１１ａと金属支持体
１１ｂを張り合わせる。また、凹部２９が形成されてい
る金属支持体１１を用いて張り合わせることも可能であ
る。張り合わせは、金属支持体１１ａと金属支持体１１
ｂの張り合わせる面を細かな凹凸を形成してかみこませ
るか、接着剤、溶接等により全面もしくは端部で行う。
図１８（ｅ）で分割することを考慮すると、張り合わせ
は端部で行う方が適している。
【０２０２】次に、図１８（ｂ）に示すように、金属支
持体１１の両表面にめっき法、エッチング、導電性ペー
スト、機械加工のいずれかの１つもしくは複合した方法
により突起２４を形成する。突起２４をエッチング除去
する際に、第１電極パターン１３へのエッチングバリア
のため、突起２４の最上層に金、銀、白金、パラジウム
のいずれか一つの金属を構成させておくことも可能であ
る。本実施の形態では、金属支持体１１は銅合金板（神
戸製鋼：ＫＦＣシリーズ）を用い、突起２４はめっき法
によりニッケルで形成している。突起２４を形成する方
法は、めっきレジストを金属支持体１１上に３０μm厚
みで積層し、フォトリソグラフィー技術である露光、現
像、もしくは、レーザにより突起２４の予定地にめっき
レジストの開口パターンを形成し、電解ニッケルめっき
を２５μm析出させた。
【０２０３】次に、図１８（ｃ）に示すように、絶縁体
膜１２と第１電極パターン１３を形成する。絶縁体膜１
２の形成は、絶縁体膜１２用の樹脂が液状ならばスピン
コート法、ダイコート法、カーテンコート法又は印刷法
等で積層する。また、ドライフィルム、樹脂付き銅箔で
あればラミネート法等で積層した後、乾燥等の処理を施
して固める。この際、突起２４の頂点が絶縁体膜１２の
表面上に現れている必要があるため、液状樹脂の場合
は、感光性であればフォトリソグラフィーによりパター
ニングを行い、非感光性もしくは感光性でも解像度が不
足している場合は、研磨により整える。
【０２０４】また、ドライフィルム、樹脂付き銅箔の場
合は、ラミネート時に突起２４の頂点が飛び出す様にフ
ィルムのキャリア側にクッションを入れておくとよい。
ドライフィルムの場合は、ラミネート後に研磨で整えて
もかまわない。
【０２０５】絶縁体膜１２を形成した後、第１電極パタ
ーン１３をサブトラクティブ法、セミアディティブ法又
はフルアディティブ法等により形成する。特に、樹脂付
き銅箔の樹脂を絶縁体膜１２とした場合は、キャリアと
して用いている銅箔をサブトラクティブ法でパターニン
グすることも可能である。
【０２０６】また、銅箔の厚みが２μm以下と薄い場合
は、この銅箔を給電層としたセミアディティブ法でのパ
ターニングも可能である。本実施の形態では、樹脂付き
銅箔（住友ベークライト；ＡＰＬ−４５０１；銅箔厚
み、１８μm）を使用して絶縁体膜１２と、サブトラク
ティブ法により銅箔をパターニングして第１電極パター
ン１３を形成した。
【０２０７】次に、図１８（ｄ）に示すように、絶縁層
１４と配線層１５を形成する。絶縁層１４を形成する方
法は、絶縁層１４を構成する絶縁樹脂が液状ならば、ス
ピンコート法、ダイコート法、カーテンコート法又は印
刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドラ
イフィルムであればラミネート法等により絶縁樹脂を積
層した後、乾燥等の処理を施して前記絶縁樹脂を固め
る。
【０２０８】そして、前記絶縁樹脂が感光性であればフ
ォトリソプロセス等により、また、前記絶縁樹脂が非感
光性であればレーザ加工法等により、前記絶縁樹脂をパ
ターニングしてビアホールを形成し、キュアを行って絶
縁樹脂を硬化させて絶縁層１４を形成する。
【０２０９】次に、配線パターンをサブトラクティブ
法、セミアディティブ法又はフルアディティブ法等によ
り形成し、配線層１５を形成する。さらに、サブトラク
ティブ法、セミアディティブ法又はフルアディティブ法
等による絶縁層１３の形成工程及び配線層１４の形成工
程を繰り返して、配線構造膜１６と表層に第２電極パタ
ーン１７を形成する。
【０２１０】本実施の形態では、絶縁層１３にアラミド
不織布含浸エポキシ樹脂（新神戸電機製；ＥＡ−５４
１）を使用し、配線層１４は２μｍ厚みの無電解銅めっ
きを給電層としたセミアディティブ法を用いた。
【０２１１】次に、図１８（ｅ）に示すように、金属支
持体１１を全面張り合わせた金属支持体１１は、その中
心をスライサー、ウォーターカッター等により切断し金
属支持体１１ａと金属支持体１１ｂに分割する。端部張
り合わせた金属支持体１１は、張り合わせてある端部を
切断することで金属支持体１１ａと金属支持体１１ｂに
分割する。
【０２１２】この工程で形成されている状態は、図９
（ｄ）と同一となり、これ以降の工程は図９（ｅ）以降
の工程となる。
【０２１３】上述の製造方法によれば、搭載基板を効率
よく製造することができる。また、本実施の形態に係る
製造方法によれば、本発明の第１の実施の形態、第２の
実施の形態、第３の実施の形態、第４の実施の形態、第
５の実施の形態、第６の実施の形態のそれぞれに対応で
きるため、それぞれの利点を利用できる。さらに、金属
支持体１１の加工を行った後に張り合わせることができ
るため、金属支持体１１の加工自由度が高く、また、張
り合わせ両表面を使用するために製造数が二倍となり生
産性を向上させる効果がある。
【０２１４】次に、本発明に係る半導体搭載基板及び半
導体パッケージの製造方法の第９の実施の形態を説明す
る。図１９（ａ）から（ｄ）は、本発明の第９の実施の
形態に係る半導体パッケージの製造方法を工程順に示す
部分断面図である。本実施の形態は、本発明の第５の実
施の形態（図８（ａ）、（ｂ）、（ｃ））に係る搭載基
板を製造するためのものである。なお、各工程間におい
て適宜洗浄及び熱処理を行う。
【０２１５】図１９では金属バンプ２７として半田ボー
ルを用いたフリップチップによる接続を行っている。金
属バンプ２７としては金、銅、錫、半田などからなる金
属が好適に使用される。また、パッド２６と第２電極パ
ターン１７間の接続としては、ワイヤーボンディング、
テープボンディングを使用できる。
【０２１６】先ず、図１９（ａ）に示すように、本発明
の第１の実施の形態、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
配線構造膜１６、第２電極パターン１７まで形成されて
いる形態（例として、図９（ｄ）の形態）の搭載基板を
用意する。
【０２１７】次に、図１９（ｂ）に示すように、第２電
極パターン１７と半導体装置２５のパッド２６を金属バ
ンプ２７により接続を行う。また、必要であればアンダ
ーフィル樹脂２８を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂２８を充填した。
【０２１８】次に、図１９（ｃ）に示すように、金属支
持体１１と突起２４を選択除去することで、第１電極パ
ターン１３を露出させる。金属支持体１１の除去はエッ
チングを用い、突起２４の除去はエッチングかレーザの
いずれかもしくは複合した方法により行われる。この際
に、搭載した半導体装置２５にダメージがいかないよう
にレジスト材で保護することが望ましい。また、半導体
装置２５を搭載した半導体パッケージの強度が十分であ
れば、図１９（ｄ）に示すように、金属支持体１１をす
べて除去しても構わない。
【０２１９】また、半導体装置２５を搭載した図１９
（ｂ）の状態から、図２０に示すとおり、モールド樹脂
３０により封止する半導体パッケージとする工程をとっ
てもよい。
【０２２０】先ず、図２０（ａ）に示すように、本発明
の第１の実施の形態、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
配線構造膜１６、第２電極パターン１７まで形成されて
いる形態（例として、図９（ｄ）の形態）の搭載基板を
用意し、半導体装置２５をフリップチップ接続させて、
アンダーフィル樹脂２８を充填する。
【０２２１】次に、図２０（ｂ）に示すように、モール
ド樹脂３０により封止を行う。その後、図２０（ｃ）に
示すように、金属支持体１１と突起２４を選択除去する
ことで、第１電極パターン１３を露出させる。金属支持
体１１の除去はエッチングを用い、突起２４の除去はエ
ッチングかレーザのいずれかもしくは複合した方法によ
り行われる。
【０２２２】この際に、搭載した半導体装置２５にダメ
ージがいかないようにレジスト材で保護することが望ま
しい。また、半導体装置２５を搭載した半導体パッケー
ジの強度が十分であれば、図２０（ｄ）に示すように、
金属支持体１１をすべて除去しても構わない。
【０２２３】さらに、半導体装置２５を搭載した図１９
（ｂ）の状態から、図２１に示すとおり、スペーサ３１
を用いてヒートスプレッダ３２を取り付けた半導体パッ
ケージとする工程をとってもよい。
【０２２４】先ず、図２１（ａ）に示すように、本発明
の第１の実施の形態、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
配線構造膜１６、第２電極パターン１７まで形成されて
いる形態（例として、図９（ｄ）の形態）の搭載基板を
用意し、半導体装置２５をフリップチップ接続させて、
アンダーフィル樹脂２８を充填する。
【０２２５】次に、図２１（ｂ）に示すように、スペー
サ３１を取り付ける。通常、スペーサ３１は半導体装置
２５上にヒートスプレッダ３２とヒートシンクを取り付
ける際の補強枠である。材質としては、ステンレスや銅
が用いられるが、補強に必要な強度を有している場合
は、樹脂により形成されても構わない。
【０２２６】次に、図２１（ｃ）に示すように、ヒート
シンクを取り付けるためのヒートスプレッダ３２を取り
付ける。この取り付けは、半導体装置２５とヒートスプ
レッダ３２の間は伝熱性の金属ペーストによる接着剤
で、スペーサ３１とヒートスプレッダ３２の間は絶縁性
の接着剤で行う。
【０２２７】取り付けた後、金属支持体１１と突起２４
を選択除去することで、第１電極パターン１３を露出さ
せる。金属支持体１１の除去はエッチングを用い、突起
２４の除去はエッチングかレーザのいずれかもしくは複
合した方法により行われる。この際に、搭載したヒート
スプレッダ３２、スペーサ３１、半導体装置２５にダメ
ージがいかないようにレジスト材で保護することが望ま
しい。また、半導体装置２５を搭載した半導体パッケー
ジの強度が十分であれば、図２１（ｄ）に示すように、
金属支持体１１をすべて除去しても構わない。
【０２２８】この搭載基板は、本発明の第５の実施の形
態に係る半導体パッケージと同じものであり、上述の製
造方法によれば、この搭載基板を効率よく製造すること
ができる。本発明を用いることで、半導体装置２５搭
載、アンダーフィル２８充填、モールド樹脂３０充填、
スペーサ３１、ヒートスプレッダ３２それぞれの工程で
の搭載基板の反りやうねりなどの変形が金属支持体１１
により抑えられるため搭載信頼性および組み立て歩留ま
りが向上する。
【０２２９】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの製造方法の第１０の実施の形態を
説明する。図２２（ａ）から（ｄ）は、本発明の第１０
の実施の形態に係る半導体パッケージの製造方法を工程
順に示す部分断面図である。本実施の形態は、本発明の
第５の実施の形態（図８（ｂ）、（ｃ）、（ｄ））に係
る搭載基板を製造するためのものである。なお、各工程
間において適宜洗浄及び熱処理を行う。
【０２３０】図２２では金属バンプ２７として半田ボー
ルを用いたフリップチップによる接続を行っている。金
属バンプ２７としては金、銅、錫、半田などからなる金
属が好適に使用される。また、パッド２６と第２電極パ
ターン１７間の接続としては、ワイヤーボンディング、
テープボンディングを使用できる。
【０２３１】先ず、図２２（ａ）に示すように、本発明
の第１の実施の形態、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
形成された搭載基板を用意する。
【０２３２】次に、図２２（ｂ）に示すように、第２電
極パターン１７と半導体装置２５のパッド２６を金属バ
ンプ２７により接続を行う。また、必要であればアンダ
ーフィル樹脂２８を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂２８を充填した。
【０２３３】ここで、図２２（ａ）での搭載基板を金属
支持体１１を除去した形状のものとした場合は、図２２
（ｃ）に示す半導体パッケージとなる。また、図２２
（ｂ）で得られた半導体パッケージの強度が十分である
場合は、補強としてつけている金属支持体１１をすべて
除去して、図２２（ｃ）の形態としても構わない。
【０２３４】さらに、図２２（ｄ）に示すように、モー
ルド樹脂３０により半導体装置２５搭載側を封止した形
態や、図２２（ｅ）に示すように、スペーサ３１を使用
してヒートスプレッダ３２を取り付けた半導体パッケー
ジとしてもよい。図２２（ｄ）、（ｅ）共に金属支持体
１１を残している形状であるが、半導体パッケージとし
て強度が十分であれば金属支持体１１を除去しても構わ
ない。
【０２３５】また、図２３に示すとおり、金属支持体１
１を補強枠としてのスペーサ３１として利用した半導体
パッケージとしての工程を取ることができる。
【０２３６】先ず、図２３（ａ）に示すように、本発明
の第１の実施の形態、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
形成された搭載基板を用意する。
【０２３７】次に、図２３（ｂ）に示すように、第１電
極パターン１３と半導体装置２５のパッド２６を金属バ
ンプ２７により接続を行う。また、必要であればアンダ
ーフィル樹脂２８を充填してもよい。本実施の形態で
は、半田ボールを用いて接続を行い、アンダーフィル樹
脂２８を充填した。
【０２３８】次に、図２３（ｃ）に示すように、ヒート
スプレッダ３２を取り付ける。この形態とするために
は、金属支持体１１の厚みが搭載した半導体装置２５の
搭載基板上からの厚みとほぼ一致させる必要がある。ま
た、ヒートスプレッダ３２を取り付けないでモールド樹
脂３０により封止する（図２３（ｄ））形態もとれる。
モールと樹脂３０による封止では、金属支持体１１の厚
みと半導体装置２５の搭載厚みが必ずしも一致する必要
はない。
【０２３９】この搭載基板は、本発明の第５の実施の形
態に係る半導体パッケージと同じものであり、上述の製
造方法によれば、この搭載基板を効率よく製造すること
ができる。本発明を用いることで、搭載基板の良否選別
を行った上で半導体装置２５の搭載ができる。また、金
属支持体１１をスペーサ３１とすることで、半導体パッ
ケージ組み立て工数を低減することができる。
【０２４０】次に、本発明に係る半導体装置搭載基板及
び半導体パッケージの搭載基板の検査法について説明す
る。図２４（ａ）から（ｃ）は、本発明の第１０の実施
の形態に係る搭載基板の検査法の例を示す部分断面図で
ある。
【０２４１】図２４（ａ）は、金属支持体１１と突起２
４を除去する前の搭載基板の形態で行われる。図２４
（ａ）では本発明の第１の実施の形態（図９（ｄ）の形
態）を用いているが、第２の実施の形態、第３の実施の
形態、第４の実施の形態、第５の実施の形態、第６の実
施の形態、第７の実施の形態、第８の実施の形態により
形成された搭載基板を用いてもよい。
【０２４２】この検査により、搭載基板の回路のオープ
ン検査（導通不良）ができる。回路のショート検査は、
画像認識測定装置などによりパターン検索を行って各層
ごとに調べておく。もしくは、金属支持体１１と突起２
４を除去した後に搭載基板の回路のショート検査を行っ
てもよい。本方法を用いることで、本発明の第９の実施
の形態で用いる搭載基板の良否選別を行った上で半導体
装置２５を搭載できる。
【０２４３】図２４（ｂ）は、金属支持体１１を選択除
去し、突起２４は除去していない状態で、第２電極パタ
ーン１７と突起２４を用いて搭載基板の回路のオープ
ン、ショート両検査を行う。図２４（ｂ）では本発明の
第１の実施の形態（図９（ｅ）の形態）を用いている
が、第２の実施の形態、第３の実施の形態、第４の実施
の形態、第５の実施の形態、第６の実施の形態、第７の
実施の形態、第８の実施の形態により形成された搭載基
板を用いてもよい。本発明を用いることで、第１電極パ
ターン１３に検査による傷を付けることなく良否選別を
行うことができ、本発明の第１０の実施の形態の図２３
の搭載方法での接続安定性を実現できる。
【０２４４】図２４（ｃ）は、金属支持体１１を検査す
る突起２４と触れない様に開口部を形成し、その開口部
内の突起２４と第２電極パターン１７により搭載基板の
回路のオープン、ショート両検査を行う。図２４（ｂ）
では本発明の第１の実施の形態（図９（ｄ）の形態から
の開口部を形成）を用いているが、第２の実施の形態、
第３の実施の形態、第４の実施の形態、第５の実施の形
態、第６の実施の形態、第７の実施の形態、第８の実施
の形態により形成された搭載基板を用いてもよい。本方
法を用いることで、本発明の第９の実施の形態で用いる
搭載基板の良否選別が電気的に完全に行うことができ、
金属支持体１１のほとんどが残っているため第９の実施
の形態で示した搭載信頼性は維持された状態で行える。
【０２４５】
【発明の効果】以上説明したように本発明によれば、半
導体デバイスの端子の増加や狭ピッチ化に対応した搭載
基板の高密度化、微細配線化を実現でき、かつ、システ
ムの小型化、高密度化に対応し外部電極も狭ピッチ化し
た搭載基板の実現することができる。
【０２４６】さらに、本発明により実装信頼性に優れた
搭載基板を提供することができ、高性能かつ信頼性に優
れた半導体パッケージを実現できる。
【図面の簡単な説明】
【図１】本発明の半導体装置搭載基板及び半導体パッケ
ージの第１の実施の形態を示す図であって、（ａ）は概
略断面図、（ｂ）は金属支持体１１側からの下面概略図
である。
【図２】本発明の半導体装置搭載基板及び半導体パッケ
ージの第１の実施の形態の変更例を示す概略断面図であ
る。
【図３】本発明の半導体装置搭載基板及び半導体パッケ
ージの第２の実施の形態を示す概略断面図である。
【図４】本発明の半導体装置搭載基板及び半導体パッケ
ージの第２の実施の形態の変更例を示す概略断面図であ
る。
【図５】本発明の半導体装置搭載基板及び半導体パッケ
ージの第３の実施の形態を示す概略断面図である。
【図６】本発明の半導体装置搭載基板及び半導体パッケ
ージの第４の実施の形態を示す概略断面図である。
【図７】本発明の半導体装置搭載基板及び半導体パッケ
ージの第４の実施の形態の変更例を示す概略断面図であ
る。
【図８】本発明の半導体装置搭載基板及び半導体パッケ
ージの第５の実施の形態を示す概略断面図である。
【図９】本発明の半導体装置搭載基板及び半導体パッケ
ージの製造方法の第１の実施の形態を示す部分断面図で
ある。
【図１０】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第２の実施の形態を示す部分断面図
である。
【図１１】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第２の実施の形態の変更例を示す部
分断面図である。
【図１２】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第３の実施の形態を示す部分断面図
である。
【図１３】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第３の実施の形態の変更例を示す部
分断面図である。
【図１４】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第４の実施の形態を示す部分断面図
である。
【図１５】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第５の実施の形態を示す部分断面図
である。
【図１６】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第６の実施の形態を示す部分断面図
である。
【図１７】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第７の実施の形態を示す部分断面図
である。
【図１８】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第８の実施の形態を示す部分断面図
である。
【図１９】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第９の実施の形態を示す部分断面図
である。
【図２０】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第９の実施の形態の変更例を示す部
分断面図である。
【図２１】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第９の実施の形態の変更例を示す部
分断面図である。
【図２２】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第１０の実施の形態を示す部分断面
図である。
【図２３】本発明の半導体装置搭載基板及び半導体パッ
ケージの製造方法の第１０の実施の形態の変更例を示す
部分断面図である。
【図２４】本発明による半導体搭載基板の検査法を説明
するための部分断面図である。
【符号の説明】
１１ 金属支持体 １１ａ 金属支持体 １１ｂ 金属支持体 １２ 絶縁体膜 １３ 第１電極パターン １４ 絶縁層 １５ 配線層 １６ 配線構造膜 １７ 第２電極パターン １８ 導体パターン １９ ビア ２０ 誘電体層 ２１ 導電体層 ２２ コンデンサ ２３ ソルダーレジスト ２４ 突起 ２５ 半導体装置 ２６ パッド ２７ 金属バンプ ２８ アンダーフィル樹脂 ２９ 凹部 ３０ モールド樹脂 ３１ スペーサ ３２ ヒートスプレッダ ３３ 検査針
───────────────────────────────────────────────────── フロントページの続き (72)発明者 馬場 和宏 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 交互に積層された絶縁層と配線層からな
    る配線構造膜と、 電極のパターンが前記配線構造膜の片面に設けられ、該
    電極パターン側面周囲が前記絶縁層に接し、かつ、少な
    くとも前記電極パターン下面が前記絶縁層に接すること
    なく設けられ、前記絶縁層面と電極パターン下面が同一
    平面上にある第１電極パターンと、 前記第１電極パターンの反対側の面に形成された第２電
    極パターンと、 前記第１電極パターンの下部に位置する開口パターンを
    設けた絶縁体膜と、 前記絶縁体膜下表面に設けられた金属支持体とを有する
    ことを特徴とする半導体装置搭載基板。
  2. 【請求項２】 前記配線層の各層は、前記絶縁層内に設
    けられた第１のビアを介して互いに接続され、 前記第２電極パターンは、前記配線層及び前記第１のビ
    アを介して前記第１電極パターンに接続されていること
    を特徴とする請求項１に記載の半導体装置搭載基板。
  3. 【請求項３】 前記第１電極パターンの間及び周囲に導
    体パターンが設けられ、 該導体パターンは前記配線層と前記第１のビアにより接
    続されていることを特徴とする請求項１または２に記載
    の半導体装置搭載基板。
  4. 【請求項４】 前記金属支持体と前記導体パターンが前
    記絶縁体膜に形成された第２のビアにより接続されてい
    ることを特徴とする請求項１から３のいずれか一つに記
    載の半導体装置搭載基板。
  5. 【請求項５】 前記絶縁層は、膜強度（弾性率）が７０
    ＭＰａ以上、破断伸び率が５％以上、ガラス転移温度が
    １５０℃以上、熱膨張係数が６０ｐｐｍ／℃以下の絶縁
    材料からなることを特徴とする請求項１〜４のいずれか
    一つに記載の半導体装置搭載基板。
  6. 【請求項６】 前記絶縁層は、膜強度（弾性率）が１０
    ＧＰａ以上、熱膨張係数が３０ｐｐｍ／℃以下、ガラス
    転移温度が１５０℃以上の絶縁材料からなることを特徴
    とする請求項１〜４のいずれか一つに記載の半導体装置
    搭載基板。
  7. 【請求項７】 前記絶縁体膜は、ソルダーレジストとし
    ての機能を有することを特徴とする請求項１〜６のいず
    れか一つに記載の半導体装置搭載基板。
  8. 【請求項８】 前記絶縁体膜が、前記絶縁層と同一の材
    料からなることを特徴とする請求項１〜７のいずれか一
    つに記載の半導体装置搭載基板。
  9. 【請求項９】 前記第１電極パターンの上面に形成され
    た誘電体層と、該誘電体層の上面に前記配線構造膜と導
    通している導電体層とからなるコンデンサが設けられて
    いることを特徴とする請求項１〜８のいずれか一つに記
    載の半導体装置搭載基板。
  10. 【請求項１０】 前記金属支持体は、ステンレス、鉄、
    ニッケル、銅およびアルミニウムからなる群から選択さ
    れた少なくとも１種の金属又はその合金からなることを
    特徴とする請求項１〜９のいずれか一つに記載の半導体
    装置搭載基板。
  11. 【請求項１１】 前記金属支持体は、前記絶縁体膜表面
    が露出するように前記絶縁体膜の下面に設けられている
    ことを特徴とする請求項１〜１０のいずれか一つに記載
    の半導体装置搭載基板。
  12. 【請求項１２】 前記金属支持体は、前記絶縁体膜の下
    面全体に設けられ、かつ前記第１電極パターンと接して
    いる突起を有していることを特徴とする請求項１〜１０
    のいずれか一つに記載の半導体装置搭載基板。
  13. 【請求項１３】 前記導体パターンと前記金属支持体
    が、前記突起により接続されていることを特徴とする請
    求項１〜１２のいずれか一つに記載の半導体装置搭載基
    板。
  14. 【請求項１４】 前記突起は、めっき法、エッチング、
    導電性ペースト、機械加工のいずれかの１つもしくは複
    合した方法により形成されることを特徴とする請求項１
    ２または１３に記載の半導体装置搭載基板。
  15. 【請求項１５】 請求項１〜１４のいずれか一つに記載
    の半導体装置搭載基板に少なくとも１つ以上の半導体装
    置が搭載されたことを特徴とする半導体パッケージ。
  16. 【請求項１６】 少なくとも一面に半導体装置が搭載さ
    れたことを特徴とする請求項１５に記載の半導体パッケ
    ージ。
  17. 【請求項１７】 前記半導体装置が、低融点金属又は導
    電性樹脂のいずれかの材料によりフリップチップ接続さ
    れていることを特徴とする請求項１５または１６に記載
    の半導体パッケージ。
  18. 【請求項１８】 前記半導体装置が、低融点金属、有機
    樹脂又は金属混入樹脂からなる群から選択された少なく
    とも１種の材料により連結されていることを特徴とする
    請求項１５または１６に記載の半導体パッケージ。
  19. 【請求項１９】 金属支持体の表面の所望の位置に複数
    個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
    縁体膜を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 第１電極パターンの片面に配線層を形成する工程と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
    うに第1の開口部を形成する工程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  20. 【請求項２０】 金属支持体の表面の所望の位置に複数
    個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
    縁体膜を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 前記第１電極パターンの間及び周囲に導体パターンを形
    成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 前記第１電極パターンの片面に配線層を形成する工程
    と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
    うに第1の開口部を形成する工程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  21. 【請求項２１】 金属支持体の表面の所望の位置に複数
    個の突起を形成する工程と、 前記金属支持体表面の前記突起形成領域を除く領域に絶
    縁体膜を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 前記金属支持体の一部が露出するようにビアを形成する
    工程と、 前記第１電極パターンの間及び周囲に、かつ導体パター
    ンが前記ビアにより前記金属支持体と接続できるように
    前記導体パターンを形成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 前記第１電極パターンの片面に配線層を形成する工程
    と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するよ
    うに第1の開口部を形成する工程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  22. 【請求項２２】 前記第１電極パターンと前記導体パタ
    ーンが同一の工程で形成されることを特徴とする請求項
    ２０または２１に記載の半導体装置搭載基板の製造方
    法。
  23. 【請求項２３】 前記第１電極パターンを形成する工程
    と、前記第１電極パターン上に配線層（１５）を形成す
    る工程との間に、少なくとも１個の前記第１電極パター
    ン上に薄膜コンデンサを形成する工程を有することを特
    徴とする請求項１９〜２２のいずれか一つに記載の半導
    体装置搭載基板の製造方法。
  24. 【請求項２４】 前記第１電極パターンを形成する工程
    の前に、前記第1の開口部を形成する予定の領域に凹部
    を形成する工程を有することを特徴とする請求項１９〜
    ２３のいずれか一つに記載の半導体装置搭載基板の製造
    方法。
  25. 【請求項２５】 金属支持体の両表面の所望の位置に複
    数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
    絶縁体膜を形成する工程と、 第１電極パターンの片面に配線層を形成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体を水平方向で半分に分割して第１及び第
    ２の金属支持体を形成する工程と、 前記第１及び前記第２の金属支持体に前記各絶縁体膜と
    前記各突起が露出するように第1の開口部を形成する工
    程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  26. 【請求項２６】 金属支持体の両表面の所望の位置に複
    数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
    絶縁体膜を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 前記第１電極パターンの間及び周囲に導体パターンを形
    成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 前記第１電極パターンの片面に配線層を形成する工程
    と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体を水平方向で半分に分割して第１及び第
    ２の金属支持体を形成する工程と、 前記第１及び前記第２の金属支持体に前記各絶縁体膜と
    前記各突起が露出するように第1の開口部を形成する工
    程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  27. 【請求項２７】 金属支持体の両表面の所望の位置に複
    数個の突起を形成する工程と、 前記金属支持体両表面の前記突起形成領域を除く領域に
    絶縁体膜を形成する工程と、 前記絶縁体膜上に第１電極パターンを形成する工程と、 前記金属支持体の一部が露出するようにビアを形成する
    工程と、 前記第１電極パターンの間及び周囲に、かつ導体パター
    ンが前記ビアにより前記金属支持体と接続できるように
    前記導体パターンを形成する工程と、 該第１電極パターンの側面周囲に接し、かつ下面が前記
    第１電極パターン下面と同一平面上になるように絶縁層
    を形成する工程と、 第１電極パターンの片面に配線層を形成する工程と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記金属支持体を水平方向で半分に分割して第１及び第
    ２の金属支持体を形成する工程と、 前記第１及び前記第２の金属支持体に前記各絶縁体膜と
    前記各突起が露出するように第1の開口部を形成する工
    程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  28. 【請求項２８】 第１及び第２の金属支持体を２枚張り
    合わせる工程と、 前記第１及び前記第２の金属支持体の表面の所望の位置
    に複数個の突起を形成する工程と、 前記第１及び前記第２の金属支持体表面の前記突起形成
    領域を除く領域に絶縁体膜を形成する工程と、 前記第１及び前記第２の金属支持体における前記各絶縁
    体膜上に第１電極パターンを形成する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの側面周囲に接し、かつ下面が前記第１電
    極パターン下面と同一平面上になるように絶縁層を形成
    する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの片面に配線層を形成する工程と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記第１及び前記第２の金属支持体を水平方向で半分に
    分割する工程と、 前記第１及び前記第２の金属支持体に前記各絶縁体膜と
    前記各突起が露出するように第1の開口部を形成する工
    程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  29. 【請求項２９】 第１及び第２の金属支持体を２枚張り
    合わせる工程と、 前記第１及び前記第２の金属支持体の表面の所望の位置
    に複数個の突起を形成する工程と、 前記第１及び前記第２の金属支持体表面の前記突起形成
    領域を除く領域に絶縁体膜を形成する工程と、 前記第１及び前記第２の金属支持体における前記各絶縁
    体膜上に第１電極パターンを形成する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの間及び周囲に導体パターンを形成する工
    程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの側面周囲に接し、かつ下面が前記第１電
    極パターン下面と同一平面上になるように絶縁層を形成
    する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの片面に配線層を形成する工程と、 前記第１電極パターンの反対側の面に第２電極パターン
    を形成する工程と、 前記第１及び前記第２の金属支持体を水平方向で半分に
    分割する工程と、 前記第１及び前記第２の金属支持体に前記各絶縁体膜と
    前記各突起が露出するように第1の開口部を形成する工
    程と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  30. 【請求項３０】 第１及び第２の金属支持体を２枚張り
    合わせる工程と、 前記第１及び前記第２の金属支持体の表面の所望の位置
    に複数個の突起を形成する工程と、 前記第１及び前記第２の金属支持体両表面の前記突起形
    成領域を除く領域に絶縁体膜を形成する工程と、 前記第１及び前記第２の金属支持体における前記各絶縁
    体膜上に第１電極パターンを形成する工程と、 前記第１及び前記第２の金属支持体の一部が露出するよ
    うにビアを形成する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの間及び周囲に、かつ導体パターンが前記
    ビアにより前記金属支持体と接続できるように前記導体
    パターンを形成する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの側面周囲に接し、かつ下面が前記各第１
    電極パターン下面と同一平面上になるように絶縁層を形
    成する工程と、 前記第１及び前記第２の金属支持体における前記各第１
    電極パターンの片面に配線層を形成する工程と、 前記各第１電極パターンの反対側の面に第２電極パター
    ンを形成する工程と、 前記第１及び前記第２の金属支持体を水平方向で半分に
    分割する工程と、 前記第１及び前記第２の金属支持体に前記絶縁体膜と前
    記突起が露出するように第1の開口部を形成する工程
    と、 前記突起を除去して、前記第１電極パターンが露出する
    ように第２の開口部を前記絶縁体膜に形成する工程と、 前記絶縁体膜の開口部形状を整える工程を含むことを特
    徴とする半導体装置搭載基板の製造方法。
  31. 【請求項３１】 前記第１及び前記第２の金属支持体を
    張り合わせる工程の前に、前記第１の開口部を形成する
    予定の領域に凹部を形成する工程を有することを特徴と
    する請求項２８〜３０のいずれか一つに記載の半導体装
    置搭載基板の製造方法。
  32. 【請求項３２】 前記第１電極パターンを形成する工程
    と、前記第１電極パターン上に配線層を形成する工程と
    の間に、少なくとも１個の前記第１電極パターン上に薄
    膜コンデンサを形成する工程を有することを特徴とする
    請求項２５〜３１のいずれか一つに記載の半導体装置搭
    載基板の製造方法。
  33. 【請求項３３】 前記第１電極パターンが前記第２電極
    パターンの所望の位置で接続するように半田ボール又は
    接続ピンを形成する工程を有することを特徴とする請求
    項１９〜３２のいずれか一つに記載の半導体装置搭載基
    板の製造方法。
  34. 【請求項３４】 前記金属支持体は、ステンレス、鉄、
    ニッケル、銅およびアルミニウムからなる群から選択さ
    れた少なくとも１種の金属又はその合金からなることを
    特徴とする請求項１９〜３３のいずれか一つに記載の半
    導体装置搭載基板の製造方法。
  35. 【請求項３５】 前記突起が、めっき法、エッチング、
    導電性ペースト、機械加工のいずれかの１つもしくは複
    合した方法により形成されることを特徴とする請求項１
    ９から３４のいずれかに記載の半導体装置搭載基板の製
    造方法。
  36. 【請求項３６】 請求項１９〜３５のいずれか１項に記
    載の方法により製造された半導体装置搭載基板の少なく
    とも１面に、半導体装置を接続することを特徴とする半
    導体パッケージの製造方法。
  37. 【請求項３７】 前記半導体装置が、低融点金属又は導
    電性樹脂のいずれかの材料にフリップチップ接続されて
    いることを特徴とする請求項３６に記載の半導体パッケ
    ージの製造方法。
  38. 【請求項３８】 請求項１９〜３５のいずれか一つに記
    載の方法により製造された半導体搭載基板の前記金属支
    持体上に第２電極パターンを形成し、前記金属支持体を
    選択除去した後、突起を除去せずに接触端子として用い
    て導通検査を行うことを特徴とする半導体装置搭載基板
    の検査方法。
JP2002151864A 2002-05-27 2002-05-27 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ Expired - Lifetime JP3591524B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002151864A JP3591524B2 (ja) 2002-05-27 2002-05-27 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
PCT/JP2003/006526 WO2003100851A1 (fr) 2002-05-27 2003-05-26 Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs
CNB038121115A CN100437987C (zh) 2002-05-27 2003-05-26 半导体器件安装板制造、检查方法及半导体封装制造方法
CNB2007101971652A CN100561727C (zh) 2002-05-27 2003-05-26 半导体器件安装板及半导体封装
US10/975,061 US7474538B2 (en) 2002-05-27 2004-10-26 Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002151864A JP3591524B2 (ja) 2002-05-27 2002-05-27 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004125011A Division JP4063240B2 (ja) 2004-04-21 2004-04-21 半導体装置搭載基板とその製造方法、並びに半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2003347459A true JP2003347459A (ja) 2003-12-05
JP3591524B2 JP3591524B2 (ja) 2004-11-24

Family

ID=29561264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002151864A Expired - Lifetime JP3591524B2 (ja) 2002-05-27 2002-05-27 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Country Status (3)

Country Link
JP (1) JP3591524B2 (ja)
CN (2) CN100437987C (ja)
WO (1) WO2003100851A1 (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244233A (ja) * 2004-02-25 2005-09-08 Infineon Technologies Ag チップを収容するための配線キャリア
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005302924A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2005353953A (ja) * 2004-06-14 2005-12-22 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007163327A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の検査方法
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
WO2009119680A1 (ja) * 2008-03-25 2009-10-01 イビデン株式会社 プリント配線板及びその製造方法
JP2011003705A (ja) * 2009-06-18 2011-01-06 Sony Corp 半導体パッケージの製造方法及びその基板の製造方法
JP2012124363A (ja) * 2010-12-09 2012-06-28 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2012195614A (ja) * 2007-09-20 2012-10-11 Ibiden Co Ltd 積層体の製造方法
JP2013140971A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140972A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140973A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2014082441A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層型コアレス基板及びその製造方法
KR101568875B1 (ko) * 2007-12-18 2015-11-12 스태츠 칩팩, 엘티디. 반도체 소자와 집적 패시브 소자 모듈의 형성 방법
KR20160020762A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2018018968A (ja) * 2016-07-28 2018-02-01 凸版印刷株式会社 配線基板積層体
US9905504B1 (en) 2016-09-30 2018-02-27 Shinko Electric Industries Co., Ltd. Carrier base material-added wiring substrate
WO2018116477A1 (ja) * 2016-12-22 2018-06-28 三井金属鉱業株式会社 多層配線板の製造方法
US10398027B2 (en) 2017-12-08 2019-08-27 Shinko Electric Industries Co., Ltd. Wiring board

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
US20080246152A1 (en) 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
TWI462201B (zh) * 2011-03-04 2014-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
JP2013033914A (ja) * 2011-06-27 2013-02-14 Toshiba Corp 半導体装置
CN102891131B (zh) 2011-07-22 2017-07-14 先进封装技术私人有限公司 用于制造半导体封装元件的半导体结构及其制造方法
CN202948918U (zh) 2011-10-20 2013-05-22 先进封装技术私人有限公司 封装基板及半导体元件的封装结构
TWI500124B (zh) * 2011-11-29 2015-09-11 Advanpack Solutions Pte Ltd 基板結構、半導體封裝元件及基板結構之製造方法
JP2013168400A (ja) * 2012-02-14 2013-08-29 Tokyo Electron Ltd 半導体デバイス検査装置用配線基板及びその製造方法
CN109637995B (zh) * 2013-09-03 2022-11-22 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
TWI549234B (zh) * 2014-01-17 2016-09-11 矽品精密工業股份有限公司 用於接置半導體裝置之層結構及其製法
US20150206812A1 (en) * 2014-01-23 2015-07-23 Qualcomm Incorporated Substrate and method of forming the same
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
US9905519B1 (en) * 2016-08-29 2018-02-27 Via Alliance Semiconductor Co., Ltd. Electronic structure process
JP6735505B2 (ja) * 2016-09-06 2020-08-05 パナソニックＩｐマネジメント株式会社 プリント配線板、プリント回路板、プリプレグ
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
CN111250184B (zh) * 2020-02-20 2022-04-15 北京京东方传感技术有限公司 微流控芯片及其工作方法、金属离子检测装置
CN115151018A (zh) * 2021-03-31 2022-10-04 华为技术有限公司 一种电路板及其制备方法、通信设备
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672169B2 (ja) * 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4060491B2 (ja) * 1999-07-08 2008-03-12 イビデン株式会社 パッケージ基板
CN1348605A (zh) * 1999-12-27 2002-05-08 三菱电机株式会社 集成电路装置
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244233A (ja) * 2004-02-25 2005-09-08 Infineon Technologies Ag チップを収容するための配線キャリア
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2005243986A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005243990A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4549693B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2005302924A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4597561B2 (ja) * 2004-04-09 2010-12-15 日本特殊陶業株式会社 配線基板およびその製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
US7397000B2 (en) 2004-05-12 2008-07-08 Nec Corporation Wiring board and semiconductor package using the same
US7566834B2 (en) 2004-05-12 2009-07-28 Nec Corporation Wiring board and semiconductor package using the same
JP4561193B2 (ja) * 2004-06-14 2010-10-13 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及び半導体装置
JP2005353953A (ja) * 2004-06-14 2005-12-22 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
JP2006019591A (ja) * 2004-07-02 2006-01-19 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板
US8198140B2 (en) 2004-07-07 2012-06-12 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
TWI394503B (zh) * 2005-03-15 2013-04-21 Shinko Electric Ind Co 佈線板及其製造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2006339421A (ja) * 2005-06-02 2006-12-14 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7594317B2 (en) 2005-12-07 2009-09-29 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007163327A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の検査方法
JP2008091719A (ja) * 2006-10-03 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007300147A (ja) * 2007-08-21 2007-11-15 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2012195614A (ja) * 2007-09-20 2012-10-11 Ibiden Co Ltd 積層体の製造方法
KR101568875B1 (ko) * 2007-12-18 2015-11-12 스태츠 칩팩, 엘티디. 반도체 소자와 집적 패시브 소자 모듈의 형성 방법
KR101160498B1 (ko) * 2008-03-25 2012-06-28 이비덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
US8263878B2 (en) 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5238801B2 (ja) * 2008-03-25 2013-07-17 イビデン株式会社 プリント配線板及びその製造方法
WO2009119680A1 (ja) * 2008-03-25 2009-10-01 イビデン株式会社 プリント配線板及びその製造方法
JP2011003705A (ja) * 2009-06-18 2011-01-06 Sony Corp 半導体パッケージの製造方法及びその基板の製造方法
JP2012124363A (ja) * 2010-12-09 2012-06-28 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013140971A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140972A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2013140973A (ja) * 2011-12-28 2013-07-18 Princo Corp 薄型基板による電子素子のパッケージ方法
JP2014082441A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層型コアレス基板及びその製造方法
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20160020762A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2018018968A (ja) * 2016-07-28 2018-02-01 凸版印刷株式会社 配線基板積層体
US9905504B1 (en) 2016-09-30 2018-02-27 Shinko Electric Industries Co., Ltd. Carrier base material-added wiring substrate
JP2018056445A (ja) * 2016-09-30 2018-04-05 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
KR20180036569A (ko) * 2016-09-30 2018-04-09 신꼬오덴기 고교 가부시키가이샤 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법
TWI741035B (zh) * 2016-09-30 2021-10-01 日商新光電氣工業股份有限公司 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法
KR102326846B1 (ko) 2016-09-30 2021-11-17 신꼬오덴기 고교 가부시키가이샤 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법
WO2018116477A1 (ja) * 2016-12-22 2018-06-28 三井金属鉱業株式会社 多層配線板の製造方法
KR20190098952A (ko) * 2016-12-22 2019-08-23 미쓰이금속광업주식회사 다층 배선판의 제조 방법
US11071214B2 (en) 2016-12-22 2021-07-20 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer wiring board
KR102657408B1 (ko) * 2016-12-22 2024-04-16 미쓰이금속광업주식회사 다층 배선판의 제조 방법
US10398027B2 (en) 2017-12-08 2019-08-27 Shinko Electric Industries Co., Ltd. Wiring board

Also Published As

Publication number Publication date
CN100437987C (zh) 2008-11-26
JP3591524B2 (ja) 2004-11-24
WO2003100851A1 (fr) 2003-12-04
CN1656611A (zh) 2005-08-17
CN100561727C (zh) 2009-11-18
CN101179062A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3546961B2 (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US7696007B2 (en) Semiconductor package board using a metal base
JP5378380B2 (ja) 半導体装置及びその製造方法
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
US8710669B2 (en) Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
WO2010041630A1 (ja) 半導体装置及びその製造方法
US20050130413A1 (en) Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP3498732B2 (ja) 半導体パッケージ基板及び半導体装置
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
JP5029581B2 (ja) 半導体パッケージの製造方法
JP4345679B2 (ja) 半導体装置搭載用配線基板の製造方法
JP4819304B2 (ja) 半導体パッケージ
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2023160444A (ja) 配線基板及び配線基板の製造方法
JP2008047936A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3591524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

EXPY Cancellation because of completion of term