JP2003347390A - マーク認識方法及び半導体装置の製造方法及び実装方法 - Google Patents

マーク認識方法及び半導体装置の製造方法及び実装方法

Info

Publication number
JP2003347390A
JP2003347390A JP2002153519A JP2002153519A JP2003347390A JP 2003347390 A JP2003347390 A JP 2003347390A JP 2002153519 A JP2002153519 A JP 2002153519A JP 2002153519 A JP2002153519 A JP 2002153519A JP 2003347390 A JP2003347390 A JP 2003347390A
Authority
JP
Japan
Prior art keywords
silicon substrate
recognition
semiconductor device
mark
visible light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002153519A
Other languages
English (en)
Other versions
JP4256115B2 (ja
Inventor
Mitsuhisa Watabe
光久 渡部
Kinichi Kumagai
欣一 熊谷
Akira Takashima
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002153519A priority Critical patent/JP4256115B2/ja
Priority to TW091135990A priority patent/TW580741B/zh
Priority to US10/321,629 priority patent/US6869819B2/en
Priority to KR1020020082263A priority patent/KR100864227B1/ko
Priority to CNB021604118A priority patent/CN1228829C/zh
Publication of JP2003347390A publication Critical patent/JP2003347390A/ja
Application granted granted Critical
Publication of JP4256115B2 publication Critical patent/JP4256115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 シリコンウェハの回路パターン形成面に形成
された認識マークを裏面側から画像認識することを課題
とする。 【解決手段】 シリコンウェハ１の厚みを５μｍ〜５０
μｍとなるまで背面研削する。白色光又は波長８００ｎ
ｍ以下の可視光をシリコン基板１の回路パターン２の形
成面に照射し、シリコン基板１を透過した可視光をシリ
コン基板１の背面側から可視光カメラ３により受光し、
シリコン基板１の回路パターン形成面上に形成された認
識マークを画像認識する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体ウェハもしくはチップ上に設けら
れたマークの認識方法、及びそのようなマーク認識方法
を用いた半導体装置の製造方法及び実装方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、一般的
に半導体ウェハあるいは半導体チップの位置認識を行う
必要がある。一般的に、位置認識には、半導体ウェハや
半導体装置の回路パターン面上に設けられた認識マーク
を画像認識する方法が用いられる。すなわち、図１に示
すように、半導体ウェハ１の回路パターン２と同時に形
成した認識マーク（図示せず）に白色光等を照射し、そ
の反射光を回路パターン面側から可視光カメラ３でモニ
タし、認識マークの位置を認識する。
【０００３】図２は通常の半導体装置の製造工程を示す
図である。図２に示す製造工程において、まず、ウェハ
１の回路パターン２の表面に保護テープ４を貼り付け、
ウェハ１の背面１ａを研削してウェハ１を薄くする。例
えば、研削前のウェハの厚みは７００μｍ程度であり、
これを１５μｍ程度となるまで研削する。薄くしたウェ
ハ１の背面１ａにダイシングテープ５を貼り付け、次い
で保護テープ４を除去する。これにより、回路パターン
２及び認識マークが表面に露出し、回路パターン面側か
ら可視光カメラ３による画像認識が可能となる。
【０００４】また、特開平６−２４４２４５号公報、特
開平３−２３６４６号公報は、シリコン単結晶を透過す
る赤外光を用いた画像認識方法を開示している。この方
法では、シリコン単結晶の透過を赤外光のみに限定し、
回路パターン面上に存在する認識マークをチップ裏面か
ら赤外線カメラを用いて認識する。そして、これをフリ
ップチップ実装などのフェースダウン実装に利用するこ
とが提案されている。
【０００５】
【発明が解決しようとする課題】回路パターン面側から
の画像認識を考慮した場合、ウェハ１の背面を研削して
薄くした後に、ダイシングテープ５を貼り付けて保護テ
ープ４を除去するというテープ貼り替え工程は必す必要
となる。このテープ張り替え工程は、大きな生産タクト
を必要とし且つコスト増加の要因となっている。
【０００６】また、薄化されたウェハの機械的強度は著
しく低下するため、テープ貼り替え工程において、ウェ
ハの割れやクラックが発生するおそれがある。更に、反
射光をモニタする回路パターン面側からの認識の場合、
ハレーションや外からのノイズ等の影響により、誤認識
を引き起こす可能性も高い。
【０００７】一方、赤外光の透過を用いてウェハ裏面側
から認識する場合、認識マーク及びその周囲に存在する
部材（回路パターン等）の膜厚が非常に薄い為、それぞ
れに赤外光の透過特性が異なるものを用いたとしても、
赤外光はほとんど透過してしまい、特性の差異を可視化
して表わすことは非常に難しい。従って、認識マークと
その周囲の部材とのコントラストが弱くなり、誤認識を
起こす可能性が非常に高く、実用的ではない。また、画
像認識ユニットとして、汎用の可視光光源やカメラなど
を使用することができず、高価な赤外線光源や赤外線カ
メラが必要となる。
【０００８】本発明は上記の点に鑑みてなされたもので
あり、半導体ウェハの回路パターン面側から可視光を照
射して、ウェハ裏面側から透過光を可視光カメラにて認
識マークを画像認識し、コントラストの強い画像認識を
行うことのできるマーク認識方法及びそのようなマーク
認識方法を用いた半導体装置の製造方法及び実装方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１０】請求項１記載の発明は、シリコン基板の回
路パターン形成面上に形成された認識マークを画像認識
するマーク認識方法であって、該シリコン基板の厚みを
５μｍ〜５０μｍとし、白色光又は波長８００ｎｍ以下
の可視光を前記シリコン基板の回路パターン形成面に照
射し、前記シリコン基板を透過した可視光を前記シリコ
ン基板の背面側から可視光カメラにより受光し、前記シ
リコン基板の回路パターン形成面上に形成された認識マ
ークを画像認識することを特徴とするものである。
【００１１】請求項１記載の発明によれば、シリコン基
板が可視光を透過するような厚みとされるので、シリコ
ン基板を透過した可視光により、シリコン基板の回路パ
ターン形成面に形成された認識マークを背面側から画像
認識することができる。したがって、シリコン基板の背
面研削後にそのまま認識マークの画像認識を行うことが
でき、回路パターン形成面に貼り付けた保護テープを剥
離して回路パターン面を露出させる工程を省略すること
ができる。また、シリコン基板を透過する光として可視
光用いるので、高価な赤外線発光源や赤外線カメラを用
いる必要がなく、安価な画像認識装置を用いることがで
きる。
【００１２】請求項２記載の発明は、請求項１記載のマ
ーク認識方法であって、前記シリコン基板の回路パター
ンを保護する保護膜を部分的に除去した部分を前記認識
マークとして用いることを特徴とするものである。
【００１３】請求項２記載の発明によれば、保護膜を利
用して認識マークを形成することができ、認識マークを
別個に形成する必要がなくなる。
【００１４】請求項３記載の発明は、請求項２記載のマ
ーク認識方法であって、前記可視光は赤色光であり、前
記保護膜をポリイミド樹脂により形成することを特徴と
するものである。
【００１５】請求項３記載の発明によれば、保護膜とし
て用いられているポリイミド樹脂は一般的に赤色光を吸
収するので、赤色光を用いて容易に画像認識を行うこと
ができる。
【００１６】請求項４記載の発明は、請求項２又は３記
載のマーク認識方法であって、前記シリコン基板の厚み
に対する前記保護膜の厚みの比を大きくすることによ
り、認識画像における認識マークのコントラストを強め
ることを特徴とするものである。
【００１７】請求項４記載の発明によれば、コントラス
トを強めて誤認識の可能性を低減することができる。
【００１８】請求項５記載の発明は、複数の半導体装置
を一括して形成するシリコン基板を用いた半導体装置の
製造方法であって、該シリコン基板の背面を研削して、
厚みを５μｍ〜５０μｍとし、白色光又は波長８００ｎ
ｍ以下の可視光を前記シリコン基板の回路パターン形成
面に照射し、前記シリコン基板を透過した可視光を前記
シリコン基板の背面側から可視光カメラにより受光し、
前記シリコン基板の回路パターン形成面上に形成された
ダイシングラインに沿って形成された認識マークを画像
認識し、画像認識結果に基づいて前記シリコン基板の背
面側からダイシングして半導体装置を個片化することを
特徴とするものである。
【００１９】請求項５記載の発明によれば、シリコン基
板を背面研削した後に背面側からダイシングラインに相
当する認識マークを画像認識することができる。したが
って、回路パターン形成面を露出させてから画像認識す
る工程が簡略化され、生産タクトの短縮及び製造コスト
の低減を達成することができる。
【００２０】請求項６記載の発明は、請求項５記載の半
導体装置の製造方法であって、前記シリコン基板の回路
パターンを保護する保護膜をダイシングラインに沿って
除去した部分を前記認識マークとして用いることを特徴
とするものである。
【００２１】請求項６記載の発明によれば、保護膜を利
用してダイシングラインを示す認識マークを形成するこ
とができ、ダイシングライン用の認識マークを別個に形
成する必要がなくなる。
【００２２】請求項７記載の発明は、請求項５又は６記
載の半導体装置の製造方法であって、前記シリコン基板
を研削する前に、前記シリコン基板の回路パターン形成
面に保護テープを貼り付け、前記シリコン基板を研削し
た後に、該保護テープを貼り付けたまま保護テープを介
して前記シリコン基板の回路形成面に可視光を照射し、
前記シリコン基板の背面側からダイシングラインに沿っ
た認識マークを画像認識し、前記シリコン基板に貼り付
けた前記保護テープをダイシグテープとして用いてダイ
シングを行うことを特徴とするものである。
【００２３】請求項７記載の発明によれば、シリコン基
板を背面研削した後で保護テープを剥離することなく、
そのままダイシングラインを画像認識してダイシングを
行うことができるため、テープの貼り替え工程が不要と
なり、生産タクトの短縮及び製造コストの低減を達成す
ることができる。
【００２４】請求項８記載の発明は、請求項５乃至７の
うちいずれか一項記載の半導体装置の製造方法であっ
て、前記シリコン基板に形成されたロット番号及び識別
番号を、背面からの可視光の透過光を用いて画像認識す
ることを特徴とするものである。
【００２５】請求項８記載の発明によれば、シリコン基
板の認識マークを画像認識する画像認識装置を用いて、
シリコン基板のロット番号及び識別番号を認識すること
ができる。
【００２６】請求項９記載の発明は、請求項５乃至８の
うちいずれか一項記載の半導体装置の製造方法により製
造した半導体装置の実装方法であって、白色光又は波長
８００ｎｍ以下の可視光を前記半導体装置の回路パター
ン形成面に照射し、前記半導体装置を透過した可視光を
前記半導体装置の背面側から可視光カメラにより受光
し、前記半導体装置の回路パターン形成面上に形成され
た認識マークを画像認識して前記半導体装置の位置を認
識し、位置認識結果に基づいて、前記半導体装置の各々
を背面側から吸着保持し、実装用基板上に移動して回路
パターン形成面を前記実装用基板に向けた状態で実装す
ることを特徴とするものである。
【００２７】請求項９記載の発明によれば、ダイシング
による半導体装置の個片化から実装基板への搭載工程
を、テープ貼り替え及び半導体装置の反転無しに行うこ
とができるため、実装工程が簡略化され、実装に用いる
設備も簡略化することができる。
【００２８】請求項１０記載の発明は、請求項９記載の
半導体装置の実装方法であって、前記半導体装置の回路
パターンを保護する保護膜を部分的に除去した部分を位
置認識マークとして用いることを特徴とするものであ
る。
【００２９】請求項１０記載の発明によれば、保護膜を
利用して位置認識マークを形成することができ、位置認
識マークを別個に形成する必要がなくなる。
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００３０】本発明によるマーク認識方法は、シリコン
ウェハの光透過特性を利用して、シリコンウェハを透過
した可視光を用いてウェハ裏面側から回路形成面側の認
識マークを画像認識するものである。
【００３１】図３は実験により求めたシリコンウェハの
光透過特性を示すグラフである。１００μｍ厚のウェハ
は波長８５０ｎｍ以上の赤外光のみを透過し、それ以下
の可視光を含む波長の光は透過しない。したがって、１
００μｍ厚のウェハの透過限界波長は８５０μｍであ
る。一般に、波長８００ｎｍの光が赤色光であり、それ
以上の波長を赤外光と称する。１００μｍ厚のウェハ
は、赤外光を透過するが可視光は透過しないということ
ができる。
【００３２】ところが、ウェハを研削して薄くすると、
その透過限界波長は短くなり、図３に示すように、５０
μｍ厚で波長８００ｎｍ付近の可視光帯域の光を透過す
るようになる。更に１５μｍ厚まで薄くした場合には、
約６００ｎｍの波長の光をも透過することが可能とな
る。従って、非常に薄いウェハに対しては、可視光の透
過を利用したウェハ裏面からの画像認識が可能である。
【００３３】図４は上述の知見に基づいた本発明の基本
的な実施形態を示す図である。ウェハ１の回路パターン
２が形成された面側より、認識マーク上に白色光もしく
はウェハを透過可能な可視光（波長８００ｎｍ以下）を
含む光を光源６から照射する。光源６としては、蛍光
灯、電球、ＬＥＤ、レーザ等を用いることができる。照
射された光は、その一部はウェハに吸収されるが、ウェ
ハを透過し、透過した光はウェハ裏面側に配置された可
視光カメラ３にて受光される。
【００３４】認識マーク及びその周囲を構成する物質と
その構造により、特定の波長に対するその光吸収率は各
々異なる。この相違により透過光の強度が変化し、可視
光カメラ３には認識マークとしての像が形成される。本
発明では、ウェハ１を透過可能な波長は８００ｎｍ以下
としており、従ってこの波長帯に対して透過・吸収が明
確になるように、認識マーク及びその周りの物質を構成
することにより、コントラストの明確な認識マークの像
が得られる。
【００３５】認識マークを形成する方法の一例として、
ポリイミドコートを用いる方法がある。図５はポリイミ
ドコートを用いて認識マークを形成した例を示す図であ
る。図５において、回路パターン２はポリイミドコート
７により被覆されて保護されているが、ポリイミドコー
ト７の一部は除去されており、この除去した部分が認識
マークとして機能する。すなわち、一般にポリイミドコ
ート７は赤褐色であり、赤色光を吸収する光学的特性を
有している。そこで、ポリイミドコート７の一部を除去
することにより、除去部とその周辺部との可視光（赤色
光）吸収率に格差を持たせることができる。
【００３６】ポリイミドコート７の厚みを２〜２０μm
の範囲とし、シリコンウェハ１の厚みを考慮した厚みに
設定することにより、任意のコントラストの像を得るこ
とができる。図６はポリイミドコート７の厚みとシリコ
ンウェハ１の厚みを変えた場合の、ポリイミドコート７
の除去部の画像におけるコントラストの変化を示すグラ
フである。
【００３７】シリコンウェハ１の厚みを５０μｍとし、
ポリイミドコート７の厚みを２μｍとした場合、認識マ
ークのコントラストは弱い。ここで、シリコンウェハ１
の厚みを２０μｍとし、ポリイミドコート７の厚みを２
０μｍとした場合、コントラストは強くなる。さらに、
シリコンウェハ１の厚みを５μｍとし、ポリイミドコー
ト７の厚みを２０μｍとした場合、コントラストは非常
に強くなる。
【００３８】以上のように、シリコンウェハ１の厚みを
薄くし、ポリイミドコート７の厚みを厚くするほど、認
識マーク（ポリイミドコート７の除去部）の画像におけ
るコントラストは強くなる。すなわち、シリコンウェハ
を透過した可視光（赤色光）は、ポリイミドコート７が
除去された部分では可視光カメラ３にそのまま入射する
が、ポリイミドコート７に覆われた部分ではポリイミド
コート７により吸収され、その強度が小さくなって可視
光カメラ３に入射する。
【００３９】したがって、ポリイミドコート７が厚いほ
どウェハ１の透過光を吸収する量が増え、可視光カメラ
３に届く光の強度は小さくなる。すなわち、可視光カメ
ラ３による画像は、ポリイミドコート７が厚いほど、コ
ントラストの強い画像となる。また、シリコンウェハ１
が薄いほど、透過光の強度が大きくなり、コントラスト
は強くなる。
【００４０】上述の例では、ポリイミドコート７の除去
部を認識マークとして機能させ、透過光の強度の小さい
部分が認識マークに相当するが、認識マーク自体をポリ
イミド樹脂により形成することとしてもよい。この場
合、可視光カメラ３による認識画像において、透過光の
強度が小さい部分が認識マークに相当することとなる。
また、透過させる可視光の波長を適当に選定すれば、ポ
リイミド樹脂に限らず、銅（Ｃｕ）やアルミ（Ａｌ）等
で形成した認識マークを認識することもできる。この場
合、回路パターン２を形成する際に同時に認識マークを
形成することができる。また、回路パターン２あるいは
その一部を認識マークとして用いることもできる。
【００４１】次に、上述のマーク認識方法を用いた半導
体装置の製造工程について、図７乃至図９を参照しなが
ら説明する。図７は上述のマーク認識方法を用いた半導
体装置の製造工程の一部を説明するための図である。
【００４２】図７に示す製造工程では、まず保護テープ
４をウェハ１の回路パターン２の表面（ポリイミドコー
ト等で認識マークが形成されている面）に貼り付け、ウ
ェハ１の背面１ａを研削してウェハを薄くする。研削前
のウェハ１の厚みは例えば７００μｍであるが、研削後
のウェハ１の厚みは５〜５０μｍとすることが好まし
い。ウェハ１の厚みが５μｍより小さいと、ウェハ１に
形成された回路に影響を及ぼし、且つウェハ１の強度が
小さくなってウェハ割れを起こす可能性が高まる。一
方、ウェハ１の厚みが５０μｍを超えると、可視光の透
過量が極端に減少し、画像認識ができなくなってしま
う。
【００４３】ウェハの背面研削が終了したら、保護テー
プ４側から光源６により可視光を照射し、ウェハ１の背
面側において可視光カメラ３により透過光を受光する。
保護テープ４は透明な粘着テープであり、可視光を透過
する。可視光カメラ３は、受光した透過光に基づいて画
像認識を行い、認識マークの位置を特定する。
【００４４】図８は図７に示す工程で特定した認識マー
クの位置に基づいてウェハ１をダイシングして半導体装
置を個片化する工程を説明するための図である。
【００４５】図８において、認識マークはダイシングラ
インに沿ってポリイミドコート７を除去した部分として
形成されている。すなわち、図８に示すダイシング工程
では、回路パターン上に形成されたポリイミドコート７
をダイシングラインに沿って除去しておくことにより、
ウェハ１の背面研削の後にそのままダイシングラインを
透過光を用いて画像認識し、ウェハ１の背面側からブレ
ード８を用いてダイシングする。したがって、ウェハ１
の背面研削の後に、ウェハ１を保護テープ４に貼り付け
たままで、ダイシングラインの位置認識及び認識したダ
イシングラインに沿ったダイシングを行うことができ
る。
【００４６】従来工程では、ウェハ背面研削後に回路パ
ターン面側からの認識を行うために、テープの貼り替え
が行われていた。しかし、本発明では、背面研削後その
ままダイシングラインの画像認識を行うことができるた
め、テープ貼り替え工程は必要ない。すなわち、保護テ
ープ４はそのままダイシングテープとして利用される。
これにより、大幅な生産タクトの短縮、及びコストの減
少を達成することができる。また、テープ貼り替え工程
における、ウェハ割れ・クラック、パターン断線等の不
具合が発生することも無くなる。
【００４７】上述のように、ウェハ１の回路パターン２
の形成面にはポリイミドコート７が施されているが、一
般的にダイシングライン上はコーティングを行わない。
従って、従来のポリイミドコートのままで、ウェハ裏面
から明確にダイシングラインを画像認識することができ
る。この認識結果に基づいて、ダイシングすることによ
り、回路パターン面側からの画像認識と同様な精度でウ
ェハ１をダイシング（切断）することができる。また、
ウェハ１の背面からダイシングすることにより、回路パ
ターン面が露出しない為、切削屑付着による回路パター
ン２の断線を防止することができる。
【００４８】本発明によるマーク認識方法は、上述のダ
イシング工程に利用可能なだけでなく、ウェハ薄化後の
ウェハへの機械加工（穴、溝、薄膜除去等）や部品搭載
（ウェハ補強フレーム、キャパシタ等）、装置ステージ
へのウェハの搭載、及びウェハとウェハとの貼り合わせ
等に利用可能である。また、上述のマーク認識方法を用
いて、ウェハの回路パターン形成面に刻印されたウェハ
の製造ロット番号、及び１枚１枚のウェハ識別番号等を
裏面側から認識することも可能である。
【００４９】また、本発明によるマーク認識方法は、個
片化された半導体チップを基板へダイスボンディングす
る場合、及びチップとチップとのスタック搭載を高精度
に行う場合にも利用可能である。更に、本発明によるマ
ーク認識方法は、特にフリップチップ実装に非常に有効
である。
【００５０】従来のダイシング工程を経て個片化された
半導体チップは、その背面がダイシングテープに貼り付
けられており、回路パターン面が表向きになっている。
このため、半導体チップをピックアップして基板に搭載
する際には、まず回路パターン面をコレットで吸着して
ピックアップし、続いてチップ背面を別のコレットで吸
着して保持する。更にそのコレットを反転させて半導体
チップの回路パターン形成面を下向きにし（フェースダ
ウン）、基板に実装する。
【００５１】一方、本発明によるマーク認識方法を用い
た場合では、ウェハ背面研削を行った時点からウェハ背
面が表向きになったままであり、その状態で裏面ダイシ
ングを経て個片化される。図９は本発明によるマーク認
識方法を用いたフリップチップ実装工程を説明するため
の図である。
【００５２】図９に示すフリップチップ実装工程では、
本発明によるマーク認識方法により裏面側から認識マー
クの画像認識が行われる。図９に示す例の場合、認識マ
ークとしてポリイミドコート７を除去した部分が用いら
れる。例えば、半導体チップ９の中央部分のポリイミド
コート７を正方形に除去することで、正方形の認識マー
クを形成することができる。ただし、回路パターン上に
形成されたバンプ９ａをチップ背面側から認識すること
もできるため、必ずしも認識マークを別個に形成する必
要はなく、バンプ９ａの画像認識結果に基づいて半導体
チップ９の位置を認識してもよい。
【００５３】そして、画像認識に基づいて半導体チップ
９の背面をコレット１０により吸着し、保護テープ４
（ダイシングテープとして機能する）から剥離してピッ
クアップする。ここで、半導体チップ９には予め外部接
続端子としてバンプ９ａが形成されている。なお、図９
において、ポリイミドコート７上にバンプ９ａが形成さ
れているように示されているが、実際はバンプ９ａは回
路パターン２上に形成されている。
【００５４】コレット１０によりピックアップした半導
体チップ９は既にフェースダウン状態であるため、その
まま実装用基板１１へフリップチップ実装することがで
きる。従って、本発明によるマーク認識方法を利用した
フリップチップ実装では、煩わしいチップの持ち替え、
及び反転の動作を省略することができ、実装に関る設備
を簡易化することができる。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００５５】請求項１記載の発明によれば、シリコン基
板が可視光を透過するような厚みとされるので、シリコ
ン基板お透過した可視光により、シリコン基板の回路パ
ターン形成面に形成された認識マークを背面側から画像
認識することができる。したがって、シリコン基板の背
面研削後にそのまま認識マークの画像認識を行うことが
でき、回路パターン形成面に貼り付けた保護テープを剥
離して回路パターン面を露出させる工程を省略すること
ができる。また、シリコン基板を透過する光として可視
光用いるので、高価な赤外線発光源や赤外線カメラを用
いる必要がなく、安価な画像認識装置を用いることがで
きる。
【００５６】請求項２記載の発明によれば、保護膜を利
用して認識マークを形成することができ、認識マークを
別個に形成する必要がなくなる。
【００５７】請求項３記載の発明によれば、保護膜とし
て用いられているポリイミド樹脂は一般的に赤色光を吸
収するので、赤色光を用いて容易に画像認識を行うこと
ができる。
【００５８】請求項４記載の発明によれば、コントラス
トを強めて誤認識の可能性を低減することができる。
【００５９】請求項５記載の発明によれば、シリコン基
板を背面研削した後に背面側からダイシングラインに相
当する認識マークを画像認識することができる。したが
って、回路パターン形成面を露出させる工程が簡略化さ
れ、生産タクトの短縮及び製造コストの低減を達成する
ことができる。
【００６０】請求項６記載の発明によれば、保護膜を利
用してダイシングラインを示す認識マークを形成するこ
とができ、ダイシングライン用の認識マークを別個に形
成する必要がなくなる。
【００６１】請求項７記載の発明によれば、シリコン基
板を背面研削した後で保護テープを剥離することなく、
そのままダイシングラインを画像認識してダイシングを
行うことができるため、テープの貼り替え工程が不要と
なり、生産タクトの短縮及び製造コストの低減を達成す
ることができる。
【００６２】請求項８記載の発明によれば、シリコン基
板の認識マークを画像認識する画像認識装置を用いて、
シリコン基板のロット番号及び識別番号を認識すること
ができる。
【００６３】請求項９記載の発明によれば、ダイシング
による半導体装置の個片化から実装基板への搭載工程
を、テープ貼り替え及び半導体装置の反転無しに行うこ
とができるため、実装工程が簡略化され、実装に用いる
設備も簡略化することができる。
【００６４】請求項１０記載の発明によれば、保護膜を
利用して位置認識マークを形成することができ、位置認
識マークを別個に形成する必要がなくなる。
【図面の簡単な説明】
【図１】従来のマーク認識方法を説明するための図であ
る。
【図２】従来の半導体装置の製造工程を示す図である。
【図３】シリコンウェハの光透過特性を示すグラフであ
る。
【図４】本発明の基本的な実施形態を示す図である。
【図５】ポリイミドコートを用いて認識マークを形成し
た例を示す図である。
【図６】ポリイミドコートの厚みとシリコンウェハの厚
みを変えた場合の、ポリイミドコートの除去部の画像に
おけるコントラストの変化を示すグラフである。
【図７】本発明によるマーク認識方法を用いた半導体装
置の製造工程の一部を説明するための図である。
【図８】図７に示す工程で特定した認識マークの位置に
基づいてウェハをダイシングして半導体装置を個片化す
る工程を説明するための図である。
【図９】本発明によるマーク認識方法を用いたフリップ
チップ実装工程を説明するための図である。
【符号の説明】
１ ウェハ ２ 回路パターン ３ 可視光カメラ ４ 保護テープ ５ ダイシングテープ ６ 光源 ７ ポリイミドコート ８ ブレード ９ 半導体チップ ９ａ バンプ １０ コレット １１ 実装用基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高島 晃 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F031 CA02 CA13 DA15 FA05 FA07 FA11 GA23 HA78 JA05 JA39 JA50 MA22 MA34 MA35

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板の回路パターン形成面上に
    形成された認識マークを画像認識するマーク認識方法で
    あって、 該シリコン基板の厚みを５μｍ〜５０μｍとし、 白色光又は波長８００ｎｍ以下の可視光を前記シリコン
    基板の回路パターン形成面に照射し、 前記シリコン基板を透過した可視光を前記シリコン基板
    の背面側から可視光カメラにより受光し、 前記シリコン基板の回路パターン形成面上に形成された
    認識マークを画像認識することを特徴とするマーク認識
    方法。
  2. 【請求項２】 請求項１記載のマーク認識方法であっ
    て、 前記シリコン基板の回路パターンを保護する保護膜を部
    分的に除去した部分を前記認識マークとして用いること
    を特徴とするマーク認識方法。
  3. 【請求項３】 請求項２記載のマーク認識方法であっ
    て、 前記可視光は赤色光であり、前記保護膜をポリイミド樹
    脂により形成することを特徴とするマーク認識方法。
  4. 【請求項４】 請求項２又は３記載のマーク認識方法で
    あって、 前記シリコン基板の厚みに対する前記保護膜の厚みの比
    を大きくすることにより、認識画像における認識マーク
    のコントラストを高めることを特徴とするマーク認識方
    法。
  5. 【請求項５】 複数の半導体装置を一括して形成するシ
    リコン基板を用いた半導体装置の製造方法であって、 該シリコン基板の背面を研削して、厚みを５μｍ〜５０
    μｍとし、 白色光又は波長８００ｎｍ以下の可視光を前記シリコン
    基板の回路パターン形成面に照射し、 前記シリコン基板を透過した可視光を前記シリコン基板
    の背面側から可視光カメラにより受光し、 前記シリコン基板の回路パターン形成面上に形成された
    ダイシングラインに沿って形成された認識マークを画像
    認識し、 画像認識結果に基づいて前記シリコン基板の背面側から
    ダイシングして半導体装置を個片化することを特徴とす
    る半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法で
    あって、 前記シリコン基板の回路パターンを保護する保護膜をダ
    イシングラインに沿って除去した部分を前記認識マーク
    として用いることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項５又は６記載の半導体装置の製造
    方法であって、 前記シリコン基板を研削する前に、前記シリコン基板の
    回路パターン形成面に保護テープを貼り付け、 前記シリコン基板を研削した後に、該保護テープを貼り
    付けたまま保護テープを介して前記シリコン基板の回路
    形成面に可視光を照射し、 前記シリコン基板の背面側からダイシングラインに沿っ
    た認識マークを画像認識し、 前記シリコン基板に貼り付けた前記保護テープをダイシ
    グテープとして用いてダイシングを行うことを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】 請求項５乃至７のうちいずれか一項記載
    の半導体装置の製造方法であって、 前記シリコン基板に形成されたロット番号及び識別番号
    を、背面からの可視光の透過光を用いて画像認識するこ
    とを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項５乃至８のうちいずれか一項記載
    の半導体装置の製造方法により製造した半導体装置の実
    装方法であって、 白色光又は波長８００ｎｍ以下の可視光を前記半導体装
    置の回路パターン形成面に照射し、 前記半導体装置を透過した可視光を前記半導体装置の背
    面側から可視光カメラにより受光し、 前記半導体装置の回路パターン形成面上に形成された認
    識マークを画像認識して前記半導体装置の位置を認識
    し、 位置認識結果に基づいて、前記半導体装置の各々を背面
    側から吸着保持し、実装用基板上に移動して回路パター
    ン形成面を前記実装用基板に向けた状態で実装すること
    を特徴とする半導体装置の実装方法。
  10. 【請求項１０】 請求項９記載の半導体装置の実装方法
    であって、 前記半導体装置の回路パターンを保護する保護膜を部分
    的に除去した部分を前記認識マークとして用いることを
    特徴とする半導体装置の実装方法。
JP2002153519A 2002-05-28 2002-05-28 マーク認識方法及び半導体装置の製造方法 Expired - Fee Related JP4256115B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002153519A JP4256115B2 (ja) 2002-05-28 2002-05-28 マーク認識方法及び半導体装置の製造方法
TW091135990A TW580741B (en) 2002-05-28 2002-12-12 Recognition method of a mark provided on a semiconductor device
US10/321,629 US6869819B2 (en) 2002-05-28 2002-12-18 Recognition method of a mark provided on a semiconductor device
KR1020020082263A KR100864227B1 (ko) 2002-05-28 2002-12-23 마크 인식 방법 및 반도체 장치의 제조 방법 및 실장 방법
CNB021604118A CN1228829C (zh) 2002-05-28 2002-12-30 半导体器件上的标志的识别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002153519A JP4256115B2 (ja) 2002-05-28 2002-05-28 マーク認識方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003347390A true JP2003347390A (ja) 2003-12-05
JP4256115B2 JP4256115B2 (ja) 2009-04-22

Family

ID=29561304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002153519A Expired - Fee Related JP4256115B2 (ja) 2002-05-28 2002-05-28 マーク認識方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6869819B2 (ja)
JP (1) JP4256115B2 (ja)
KR (1) KR100864227B1 (ja)
CN (1) CN1228829C (ja)
TW (1) TW580741B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201433A (ja) * 2005-12-27 2007-08-09 Nidec-Read Corp 基板保持台
WO2008069212A1 (ja) * 2006-12-04 2008-06-12 Panasonic Corporation 半導体ウェハおよびこれを用いた半導体装置の製造方法
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
JP2004319915A (ja) * 2003-04-18 2004-11-11 Sharp Corp 半導体レーザー装置の製造方法および半導体レーザー装置
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007511105A (ja) * 2003-11-12 2007-04-26 クリー　インコーポレイテッド 発光デバイス（ｌｅｄ）をその上に有する半導体ウエハ裏面を加工する方法およびその方法により形成されたｌｅｄ
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005315767A (ja) * 2004-04-30 2005-11-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ用絶縁フィルムの検査方法、検査装置、該フィルムの打ち抜き加工装置及び該加工装置の制御方法
US6984876B2 (en) * 2004-05-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
JP4479402B2 (ja) * 2004-07-29 2010-06-09 株式会社デンソー ダイシングラインの位置決め方法
KR20070085369A (ko) 2004-10-15 2007-08-27 어플라이드 머티어리얼스, 인코포레이티드 반도체 조립 및 테스트 시설용 다이-레벨 추적 메커니즘
US7624318B2 (en) * 2005-09-27 2009-11-24 International Business Machines Corporation Method and apparatus for automatically identifying multiple combinations of operational and non-operational components on integrated circuit chips with a single part number
US8592286B2 (en) * 2005-10-05 2013-11-26 Stats Chippac Ltd. Ultra-thin wafer system and method of manufacture thereof
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2008003577A (ja) * 2006-05-25 2008-01-10 Canon Inc 画像表示装置の製造方法および分断方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
KR100867521B1 (ko) * 2007-06-07 2008-11-07 삼성전기주식회사 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
KR101116301B1 (ko) * 2009-07-22 2012-03-20 (주) 엔지온 반도체 양면 소잉 방법 및 이에 따른 반도체 양면 소잉 장치
US8844123B2 (en) * 2009-12-03 2014-09-30 Chin-Chi Yang Method of manufacturing a hollow surface mount type electronic component
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US9136222B2 (en) 2012-05-11 2015-09-15 GlobalFoundries, Inc. Chip identification pattern and method of forming
KR102070087B1 (ko) * 2013-04-29 2020-01-30 삼성전자주식회사 반도체 소자 제조방법
JP2015118976A (ja) * 2013-12-17 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN106503151B (zh) * 2016-10-21 2019-12-13 北京源著智能科技有限公司 板材的处理方法和***
CN112020769A (zh) * 2018-04-24 2020-12-01 迪思科高科技(欧洲)有限公司 对准装置和对准方法
CN111524873B (zh) 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法
US10684118B1 (en) * 2019-04-09 2020-06-16 Asm Technology Singapore Pte Ltd Apparatus for determining an orientation of a die
KR102545300B1 (ko) 2019-06-24 2023-06-16 삼성전자주식회사 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538058B2 (ja) 1989-06-21 1996-09-25 松下電子工業株式会社 半導体チップのパタ―ン認識方法
US5430325A (en) * 1992-06-30 1995-07-04 Rohm Co. Ltd. Semiconductor chip having dummy pattern
JP2849519B2 (ja) 1993-02-17 1999-01-20 シャープ株式会社 半導体素子接合装置
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201433A (ja) * 2005-12-27 2007-08-09 Nidec-Read Corp 基板保持台
WO2008069212A1 (ja) * 2006-12-04 2008-06-12 Panasonic Corporation 半導体ウェハおよびこれを用いた半導体装置の製造方法
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1463032A (zh) 2003-12-24
TW200307333A (en) 2003-12-01
US6869819B2 (en) 2005-03-22
US20030224540A1 (en) 2003-12-04
KR100864227B1 (ko) 2008-10-20
TW580741B (en) 2004-03-21
JP4256115B2 (ja) 2009-04-22
CN1228829C (zh) 2005-11-23
KR20030091648A (ko) 2003-12-03

Similar Documents

Publication Publication Date Title
JP2003347390A (ja) マーク認識方法及び半導体装置の製造方法及び実装方法
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
US7285434B2 (en) Semiconductor package and method for manufacturing the same
US6432796B1 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
US7135385B1 (en) Semiconductor devices having a back surface protective coating
US7211370B2 (en) Method for dicing wafer
US20060220183A1 (en) Semiconductor wafer having multiple semiconductor elements and method for dicing the same
JP2005150523A (ja) ウエーハの加工方法
WO2007140144A2 (en) Back side wafer dicing
JP2006332078A (ja) 半導体チップの製造方法
US6744144B2 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
JP2005032903A (ja) 半導体装置及びその製造方法
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2003249465A (ja) 半導体装置及びその製造方法
KR102631710B1 (ko) 웨이퍼의 가공 방법
KR20050088784A (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2011211128A (ja) 半導体装置の製造方法
CN111009541A (zh) 改善影像效果的封装方法及半导体器件
US6972244B1 (en) Marking semiconductor devices through a mount tape
US7015064B1 (en) Marking wafers using pigmentation in a mounting tape
US20090188359A1 (en) Block-Molded Semiconductor Device Singulation Methods and Systems
JP2000277550A (ja) 半導体装置およびその製造方法
JP7118521B2 (ja) ウェーハの加工方法
KR102569620B1 (ko) 웨이퍼의 가공 방법
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees