JP2003344502A - 半導体集積回路及び、その故障解析方法 - Google Patents

半導体集積回路及び、その故障解析方法

Info

Publication number
JP2003344502A
JP2003344502A JP2002155917A JP2002155917A JP2003344502A JP 2003344502 A JP2003344502 A JP 2003344502A JP 2002155917 A JP2002155917 A JP 2002155917A JP 2002155917 A JP2002155917 A JP 2002155917A JP 2003344502 A JP2003344502 A JP 2003344502A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
flip
scan
flops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002155917A
Other languages
English (en)
Other versions
JP4234357B2 (ja
Inventor
Hiroyuki Nakamura
博幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2002155917A priority Critical patent/JP4234357B2/ja
Publication of JP2003344502A publication Critical patent/JP2003344502A/ja
Application granted granted Critical
Publication of JP4234357B2 publication Critical patent/JP4234357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 内部状態を観察したい時点で動作を停止さ
せ、半導体集積回路の外部から該半導体集積回路の内部
状態を観察した後に、該動作停止を続行再開させること
ができるようにして、半導体集積回路の故障解析のテス
トパターン削減、及び故障解析能率向上を図ることがで
きる。 【解決手段】 スキャン・チェーンの信号入力に2つの
信号の内から1つを選択するシフト・フィードバック用
セレクタ25を設け、該シフト・フィードバック用セレ
クタによって、当該半導体集積回路外部から入力する信
号、又は該スキャン・チェーンの出力信号を選択させ
る。又、フリップフロップが少ないスキャン・チェーン
にフリップフロップを追加して、スキャン・チェーン間
でフリップフロップ数が同一になるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
故障解析のテストパターン削減、及び故障解析能率向上
を図ることができる半導体集積回路及び、その故障解析
方法に関する。
【0002】
【従来の技術】半導体集積回路において所望の論理回路
が作り込まれているロジック部のテスト手法には、スキ
ャン方式が多く採用されている。
【0003】図3は、従来からの一般的な、スキャン回
路を搭載した半導体集積回路内部の回路図である。図
中、符号SEN、符号CLKなどが付された「□」記号
は、半導体集積回路の外部に対して信号を入力、あるい
は出力する端子である。
【0004】このスキャン方式においては、半導体集積
回路のロジック部は機能毎にブロック化して回路を作り
込んでおき、ブロック間の信号毎にスキャン・フリップ
フロップを設ける。又、該スキャン・フリップフロップ
により構成されるスキャン・チェーンに取り込んだデー
タをシフトさせることで、半導体集積回路の内部信号を
外部からモニタする(シフトモード)。
【0005】例えば図3では、論理回路部分10〜12
という3つのブロックがある。又、これらブロック間に
は、スキャン回路として、セレクタ21と共にフリップ
フロップ22が信号毎に設けられている。セレクタ21
には、切替選択を制御するスキャン・イネーブル信号S
ENが入力されている。
【0006】半導体集積回路を通常動作させる場合は、
スキャン・イネーブル信号SENを「0(L状態)」
(通常動作モード)にして、クロック信号CLKを叩
く。
【0007】これに対して、スキャン方式により、半導
体集積回路の内部状態をモニタする場合は、スキャン・
イネーブル信号SENを「1(H状態)」にして、クロ
ック信号CLKを叩く毎に、スキャン・フリップフロッ
プに保持されている、内部回路から取り込んだデータを
シフトさせることができ、該データは、シフト毎に、出
力端子SOUT1やSOUT2から半導体集積回路の外
部で観測できる。又、該シフトの過程において、入力端
子SIN1やSIN2により半導体集積回路の外部から
入力されたデータをスキャン・フリップフロップ間でシ
フトさせ、このようにしてスキャン・フリップフロップ
に保持するデータを外部から設定できるようになってい
る。
【0008】なお、スキャン方式により、半導体集積回
路内部の個々のブロックの動作をテストする際に、半導
体集積回路の外部から入力するパターンを、スキャン・
パターンと呼ぶこととする。又、スキャン・パターン以
外のテストパターンを、ファンクション・パターンと呼
ぶこととする。
【0009】テストによる期待値不一致などで故障あり
とされた後の、その故障箇所を見出す故障解析に際し
て、半導体集積回路の動作状態を通常の出力信号のみに
よって観測している場合、該出力信号に異常があって
も、該異常が内部のどの部分の動作不良によるものか、
推定することは困難である。例えば図3において出力信
号OUT1に異常があっても、論理回路部分10〜12
のどの部分に動作不良があるのか、推定することは大抵
不可能である。
【0010】これに対して、故障解析にスキャンパス方
式を採用すると、論理回路部分10〜12のそれぞれの
信号入出力状態を半導体集積回路の外部から観測するこ
とができるので、これら論理回路部分10〜12のどの
部分に動作不良があるのか、推定することが可能であ
る。
【0011】例えば、あるファンクション・パターンを
図3の半導体集積回路に外部から入力する過程で、該半
導体集積回路に動作不良(故障)が見出され、該動作不
良の内部箇所を見出すために、故障解析を行うものとす
る。図2の(a)から(e)は従来の故障解析の動作を
示すタイムチャートである。該ファンクション・パター
ンは、図2においては最上段に示す「ファンクション・
パターンa」であり、これは例えば7000nSの時間
長であるものとする。該「ファンクション・パターン
a」は、スキャンパス方式に専用のパターンではなく、
他の目的にも用いられるものである。又、該「ファンク
ション・パターンa」を入力していく過程で、0nS
(スタート時)から2000nS経過時点、2010n
S経過時点、2020nS経過時点において、故障によ
って動作不良が発生していると推定されるものとする。
【0012】このような故障解析では、半導体集積回路
の内部状態を、これら2000nS経過時点、2010
nS経過時点、2020nS経過時点のそれぞれにおい
て、半導体集積回路の内部状態を外部から観測する。
又、これらそれぞれの時点で観測するために、図2に示
すような「ファンクション・パターンb」〜「ファンク
ション・パターンd」を用いる。
【0013】まず、「ファンクション・パターンb」の
斜線部分は、「ファンクション・パターンa」における
0nS(スタート時)から2000nS経過後までのパ
ターンと同じである。次に、「ファンクション・パター
ンc」の斜線部分は、「ファンクション・パターンa」
における0nS(スタート時)から2010nS経過後
までのパターンと同じである。又、「ファンクション・
パターンd」の斜線部分は、「ファンクション・パター
ンa」における0nS(スタート時)から2020nS
経過後までのパターンと同じである。つまり、いずれの
斜線部分においても、その冒頭部には、「ファンクショ
ン・パターンa」における0nS(スタート時)から2
000nS経過後までのパターンと同じパターンが存在
する。又、符号P1が付された部分は、互いに同じもの
であり、スキャン・チェーンに保持されている半導体集
積回路の内部状態を、シフトさせながら外部に読み出し
観測したり、スキャン・チェーンに保持されるデータを
外部から設定したりするための動作である。
【0014】例えば、図3においての故障解析にスキャ
ンパス方式を採用し、論理回路部分10が出力し、符号
F04のフリップフロップ22に保持された信号に異常
があった場合は、図中において論理回路部分10の一点
鎖線で示される範囲に異常があったものと推定される。
又、論理回路部分10が出力し、符号F05のフリップ
フロップ22に保持された信号に異常があった場合は、
図中において論理回路部分10の二点鎖線で示される範
囲に異常があったものと推定される。更に、論理回路部
分10が出力する、符号F04のフリップフロップ22
に保持された信号と、符号F05のフリップフロップ2
2に保持された信号とに異常があった場合は、図中右上
がり斜線領域の回路に異常があったものと推定される。
【0015】
【発明が解決しようとする課題】しかしながら、故障解
析にスキャンパス方式を用いる場合にも問題がある。即
ち、故障解析では、故障によって動作不良が発生してい
ると推定される複数の時点において、スキャン・イネー
ブル信号SENを「1」にして半導体集積回路の外部か
らクロック信号CLKを順次入力し、論理回路部分10
〜12のそれぞれの動作状態を半導体集積回路の外部か
ら観測する。これらそれぞれの時点を観測する際には、
個々の時点の観測毎に、半導体集積回路の初期状態から
毎回再現する必要があり、再現した動作状態をスキャン
・チェーンにおいてシフトさせ出力信号SOUT1やS
OUT2として外部から観測する。例えば、図2におい
て、0nS(スタート時)から2000nS経過後の時
点、2010nS経過後の時点、2020nS経過後の
時点それぞれを観測するために、毎回半導体集積回路の
内部状態を初期化してから、「ファンクション・パター
ンb」〜「ファンクション・パターンd」のそれぞれを
行う必要があった。
【0016】なぜなら、図2において、符号P1の部分
で、半導体集積回路の内部状態をシフトさせ観測する
と、観測後のスキャン・チェーンに保持されている論理
状態は、観測直前のものとは異なる。このため、観測後
は観測直前の動作が継続できず、希望する時点の観測毎
に、半導体集積回路の動作状態を初期状態から毎回再現
する必要があるからである。
【0017】なお、スキャンパス方式において、スキャ
ン・チェーンをシフトさせて内部状態を観測する際に
は、該シフト直前のスキャン・チェーンの内容を予めシ
ミュレーションなどで把握し、テスタメモリなどに保存
しておく。そうして、内部状態観測後には、該保存に基
づいて、例えば図1の半導体集積回路外部からの入力信
号SIN1や入力信号SIN2などを入力して、スキャ
ン・チェーンを上記シフト直前の内容に再現することも
考えられる。しかしながら、このようにすると、シミュ
レーションをする必要があったり、テスタメモリが必要
になったりするなどの問題がある。従って、半導体集積
回路の不良箇所はチップ毎に異なるなど、内部状態を観
測したいタイミングは多様になるので、このようなシミ
ュレーションを毎回行ったり、テスタメモリの容量が増
大したりするなどの問題がある。
【0018】更に、以上の説明のように、「ファンクシ
ョン・パターンb」〜「ファンクション・パターンd」
のそれぞれを順次行うと、図2において符号eで示され
る「パターンの総合時間」に示されるようになる。この
ように、従来は故障解析に長時間要するという問題もあ
る。
【0019】本発明は、前記従来の問題点を解決するべ
くなされたもので、内部状態を観察したい時点で、半導
体集積回路を通常動作モードからシフトモードに切り替
え、該半導体集積回路の外部から該半導体集積回路の内
部状態を観察した後に、シフトモードから通常動作モー
ドに切り替え、該動作停止させていた内部動作を続行再
開させることができるようにして、半導体集積回路の故
障解析のパターン削減、及び故障解析能率向上を図るこ
とができる半導体集積回路及び、その故障解析方法を提
供することを目的とする。
【0020】なお、ここで半導体集積回路の内部状態は
スキャン・フリップフロップの保持するデータがシフト
により変わることにより変動するため一定しないが、内
部状態を観測終了後に元の状態に戻ることを動作停止と
いう。
【0021】
【課題を解決するための手段】まず、本願の第1発明の
半導体集積回路は、複数のスキャン・フリップフロップ
を接続して構成されたスキャン・チェーンを備える半導
体集積回路において、該スキャン・チェーンの信号入力
に、シフト・フィードバック用セレクタを設け、当該半
導体集積回路外部から入力する信号、又は、該スキャン
・チェーンの出力信号を、選択させるように構成したこ
とにより、前記課題を解決したものである。
【0022】又、前記半導体集積回路において、複数の
前記スキャン・チェーンを有すると共に、該スキャン・
チェーン間でフリップフロップの数が異なる場合は、フ
リップフロップが少ないスキャン・チェーンにフリップ
フロップを追加して、スキャン・チェーン間でフリップ
フロップ数が同一になるようにしたことにより、すべて
のスキャン・チェーンにおいて保持している論理状態を
読み出した後には、保持している論理状態を初期状態
に、同時に復元することができる。
【0023】次に、本願の第2発明の半導体集積回路の
故障解析方法は、上述の半導体集積回路を故障解析対象
とし、当該半導体集積回路を通常動作モードからシフト
モードに切り替え、前記シフト・フィードバック用セレ
クタに前記スキャン・チェーンの出力信号を選択させ
て、クロック信号を順次入力しながら当該半導体集積回
路の外部に前記スキャン・フリップフロップのデータを
読み出し、該スキャン・チェーンのフリップフロップの
数だけ、前記クロック信号を入力した後、シフトモード
から通常動作モードに切り替え、動作を続行するように
したことにより、前記課題を解決したものである。
【0024】以下、本発明の作用について、簡単に説明
する。
【0025】本発明は、シフト・フィードバック用セレ
クタによって、前記スキャン・チェーンの出力信号を選
択すると、該スキャン・チェーンは、リング・カウンタ
のように構成される。即ち、該選択とした状態でクロッ
ク信号を順次入力すると、該スキャン・チェーンの出力
信号は、該スキャン・チェーンの入力信号として入力さ
れ、フィードバックされる。従って、スキャン・チェー
ンにおいてデータが順次シフトしながら一巡し、個々の
スキャン・フリップフロップに保持されているデータ
は、該一巡後には該一巡前の初期状態に復帰する。
【0026】従って、本発明によれば、当該半導体集積
回路の内部動作を停止させてから、上述のようにスキャ
ン・チェーンにおいてデータを順次シフトしながら一巡
させると、これらのすべてのデータは当該半導体集積回
路の外部から観測できる。又、該一巡後には保持されて
いるデータは初期状態に復帰するので、この後は、上記
の停止の内部動作を続行することができる。
【0027】このように本発明によれば、内部状態を観
察したい時点で、半導体集積回路の故障解析観測対象の
内部動作を停止させておいて、該半導体集積回路の外部
から該半導体集積回路の内部状態を観察した後に、該動
作停止させていた内部動作を続行再開させることができ
るようにして、半導体集積回路の故障解析のパターン削
減、及び故障解析能率向上を図ることができる。
【0028】なお、本発明において、スキャン・チェー
ンにおいてデータを順次シフトしながら観測する半導体
集積回路の内部状態は、スキャン・パターンによって動
作させた後の状態であってもよく、ファンクション・パ
ターンによって動作させた後の状態であってもよく、該
内部状態がどのようにして得られたものであるか本発明
は具体的に限定するものではない。
【0029】
【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。
【0030】図1は、本発明が適用された実施形態の半
導体集積回路に作り込まれているロジック部の回路図で
ある。
【0031】本実施形態の構成は、本発明を適用して、
スキャンパス方式の故障解析に用いるスキャン・チェー
ンの信号入力に、本発明のシフト・フィードバック用セ
レクタを設けている。該シフト・フィードバック用セレ
クタは、2つの信号の内から1つを選択するセレクタで
あり、当該半導体集積回路外部から入力する信号、又は
スキャン・チェーンの出力信号を選択する。
【0032】ここで、スキャン・チェーンをシフトさせ
て内部状態を観測する場合、半導体集積回路から入力す
る外部選択信号SELを“1”(H状態)にする。この
場合、スキャン・チェーンはあたかもリング・カウンタ
のように構成され、クロック信号CLKを順次入力する
と、スキャン・チェーンの出力信号は、該スキャン・チ
ェーンの入力信号として入力され、フィードバックされ
る。
【0033】本実施形態では、フリップフロップ22に
よって構成される複数のスキャン・チェーンは、本来ス
キャン・チェーン間でフリップフロップの数が異なって
いる。このため、フリップフロップ22の数が少ないス
キャン・チェーンにフリップフロップ27を追加して、
これによって、スキャン・チェーン間でフリップフロッ
プ数が同一になるようにしている。
【0034】図1においては、フリップフロップ数が同
一になるように、前述の図3に対して、符号F11及び
符号F12で示される2つのフリップフロップ27を設
けている。これらフリップフロップ27を設けることに
よって、論理回路部分10及び11の間において受け渡
している信号を保持するフリップフロップ22の個数6
個と、論理回路部分11及び12の間において受け渡し
ている信号を保持するフリップフロップ22及び27の
個数(4+2=6)個とが等しくなっている。
【0035】以上のように、スキャン・チェーンをシフ
トさせて内部状態を観測する場合には、外部選択信号S
ELを“1”(H状態)にすることで、いずれのスキャ
ン・チェーンにおいても、その出力信号はその入力信号
としてフィードバックされ、かつ、これらスキャン・チ
ェーンが有するフリップフロップの数が相互に同一で、
いずれもシフト段数は等しい(6段)。このため、外部
選択信号SELを“1”(H状態)にして、クロック信
号CLKを順次入力しながらスキャン・チェーンを6回
シフトさせると、いずれのスキャン・チェーンにおいて
も、すべてのフリップフロップ22や27に保持される
状態を出力端子SOUT1やSOUT2から観察するこ
とができる。
【0036】又、シフトの際にスキャン・チェーンの出
力信号はその入力信号としてフィードバックされるの
で、シフト段数に等しい回数のシフトによる内部状態観
測の後には、スキャン・チェーンに保持されている状態
は、これらシフト前の状態に再び復帰し、本実施形態で
は、6回シフトの後には、スキャン・チェーンに保持さ
れている状態は、該6回シフト前の状態に再び復帰す
る。このため該6回シフトの後に、論理回路部分10〜
12のそれぞれの動作状態を含め、該6回シフトの際に
中断していた本実施形態の半導体集積回路の動作を再開
させることも可能である。
【0037】例えば、図2の「ファンクション・パター
ンa」における、0nS(スタート時)から2000n
S経過後の時点、2010nS経過後の時点、2020
nS経過後の時点のそれぞれで、スキャン・チェーンに
保持されている、半導体集積回路の内部状態を表すデー
タをシフトさせながら外部に読み出し観測する場合を考
える。この場合は、本実施形態は、図2(f)に示す
「実施形態のパターン(以下、ファンクション・パター
ンfと呼ぶ)」として示されるパターンでテストを行
う。
【0038】まず、2000nSの時点における内部状
態観察では、「ファンクション・パターンf」において
時刻taからtbまでの、「ファンクション・パターン
a」の0nSから2000nSまでと同じファンクショ
ン・パターンを入力する。そうしてから、時刻tbから
tcまでは、符号P1で示されるように、スキャン・チ
ェーンに保持されている半導体集積回路の内部状態をシ
フトさせ、外部に読み出して観測する。該シフト後には
スキャン・チェーンに保持されている状態は、該シフト
前に復帰している。
【0039】このように復帰しているため、半導体集積
回路やスキャン・チェーンを初期化する必要なく上記の
観測に続いて、2010nSの時点における内部状態観
察を続行することができ、該内部状態観測では、「ファ
ンクション・パターンf」において時刻tcから10n
Sまでの、「ファンクション・パターンa」の2000
nSから2010nSまでのパターンと同じファンクシ
ョン・パターンを入力する。そうしてから、符号P1で
示されるように、スキャン・チェーンに保持されている
半導体集積回路の内部状態をシフトさせ、外部に読み出
して観測する。該シフト観測後にはスキャン・チェーン
に保持されている状態は、該シフト前に復帰している。
【0040】該観測に続いて、「ファンクション・パタ
ーンf」の時刻tdから10nSのパターンは、「ファ
ンクション・パターンa」の2010nSから2020
nSまでのパターンと同じファンクション・パターンを
入力する。そうしてから、符号P1で示されるように、
スキャン・チェーンに保持されている半導体集積回路の
内部状態をシフトさせ、外部に読み出して観測する。
【0041】本実施形態では前述のように、内部状態を
観察したい時点での、故障解析観測対象の動作の停止、
該半導体集積回路外部からの内部状態観察、該観察後の
動作停止させていた動作の続行再開が可能である。これ
により、2000nSの時点、2010nSの時点、及
び2020nSの時点という、3つの時点における内部
状態観察が、時刻taで開始する上述のような1つの
「ファンクション・パターンf」のそれぞれ時刻tb、
tc、tdにおいて可能であり、半導体集積回路の故障
解析のテストパターン削減、及び故障解析能率向上を図
ることができる。
【0042】又、「ファンクション・パターンf」と、
前述した従来の符号eで示される「パターンの総合時
間」とを比較して明らかのように、本実施形態によれ
ば、故障解析時間を短縮することが可能になる。
【0043】以上のように、本実施形態では本発明を効
果的に適用することが可能になる。
【0044】
【発明の効果】本発明によれば、半導体集積回路の故障
解析のテストパターン削減、及び故障解析能率向上を図
ることができる。
【図面の簡単な説明】
【図1】本発明が適用された実施形態の半導体集積回路
に作り込まれているロジック部の回路図
【図2】上記実施形態の故障解析及びこれに比較する従
来例の動作を示すタイムチャート
【図3】従来からの一般的な、スキャンパス方式で故障
解析する半導体集積回路内部のロジック部の回路図
【符号の説明】
10〜12…論理回路部分 21…セレクタ 22…フリップフロップ 25…シフト・フィードバック用セレクタ SEN…スキャン・イネーブル信号 CLK…クロック信号 SIN1、SIN2…半導体集積回路外部からの入力信
号 SOUT1、SOUT2…半導体集積回路外部への出力
信号 SEL…外部選択信号(本発明動作実施用)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G132 AA01 AB01 AC03 AC14 AD06 AG00 AG08 AH07 AK07 AK09 AK11 AK14 AK15 AK23 AK24 AL09 4M106 AA01 AA02 AA04 AC01 BA01 5F038 DF16 DT06 DT15 DT17 DT18 EZ20

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数のスキャン・フリップフロップを接続
    して構成されたスキャン・チェーンを備える半導体集積
    回路において、 該スキャン・チェーンの信号入力に、シフト・フィード
    バック用セレクタを設け、 当該半導体集積回路外部から入力する信号、又は、該ス
    キャン・チェーンの出力信号を、選択させるように構成
    したことを特徴とする半導体集積回路。
  2. 【請求項2】請求項1に記載の半導体集積回路におい
    て、 複数の前記スキャン・チェーンを有すると共に、 該スキャン・チェーン間でフリップフロップの数が異な
    る場合は、フリップフロップが少ないスキャン・チェー
    ンにフリップフロップを追加して、スキャン・チェーン
    間でフリップフロップ数が同一になるようにしたことを
    特徴とする半導体集積回路。
  3. 【請求項3】請求項2に記載の半導体集積回路を故障解
    析対象とし、 当該半導体集積回路を通常動作モードからシフトモード
    に切り替え、前記シフト・フィードバック用セレクタに
    前記スキャン・チェーンの出力信号を選択させて、クロ
    ック信号を順次入力しながら当該半導体集積回路の外部
    に前記スキャン・フリップフロップのデータを読み出
    し、 該スキャン・チェーンのフリップフロップの数だけ、前
    記クロック信号を入力した後、シフトモードから通常動
    作モードに切り替え、動作を続行するようにしたことを
    特徴とする半導体集積回路の故障解析方法。
JP2002155917A 2002-05-29 2002-05-29 半導体集積回路の故障解析方法 Expired - Fee Related JP4234357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002155917A JP4234357B2 (ja) 2002-05-29 2002-05-29 半導体集積回路の故障解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155917A JP4234357B2 (ja) 2002-05-29 2002-05-29 半導体集積回路の故障解析方法

Publications (2)

Publication Number Publication Date
JP2003344502A true JP2003344502A (ja) 2003-12-03
JP4234357B2 JP4234357B2 (ja) 2009-03-04

Family

ID=29772322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155917A Expired - Fee Related JP4234357B2 (ja) 2002-05-29 2002-05-29 半導体集積回路の故障解析方法

Country Status (1)

Country Link
JP (1) JP4234357B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006170929A (ja) * 2004-12-20 2006-06-29 Oki Electric Ind Co Ltd 半導体集積回路
JP2009085632A (ja) * 2007-09-27 2009-04-23 Nec Electronics Corp 半導体集積回路
US7774666B2 (en) 2006-10-05 2010-08-10 Panasonic Corporation Analyzer
JP2011133356A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 集積回路及び故障診断回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006170929A (ja) * 2004-12-20 2006-06-29 Oki Electric Ind Co Ltd 半導体集積回路
JP4563791B2 (ja) * 2004-12-20 2010-10-13 Okiセミコンダクタ株式会社 半導体集積回路
US7774666B2 (en) 2006-10-05 2010-08-10 Panasonic Corporation Analyzer
JP2009085632A (ja) * 2007-09-27 2009-04-23 Nec Electronics Corp 半導体集積回路
JP2011133356A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 集積回路及び故障診断回路

Also Published As

Publication number Publication date
JP4234357B2 (ja) 2009-03-04

Similar Documents

Publication Publication Date Title
US7941720B2 (en) Scan test circuit and scan test control method
JP2002032998A5 (ja)
JP2002289776A (ja) 半導体装置
JP2010223672A (ja) スキャンテスト回路
US7380183B2 (en) Semiconductor circuit apparatus and scan test method for semiconductor circuit
JP3785388B2 (ja) 故障検出方法
JP2006234512A (ja) 半導体集積回路および半導体集積回路のテスト方法
JP2003344502A (ja) 半導体集積回路及び、その故障解析方法
US8055961B2 (en) Semiconductor device testing
JP2006145307A (ja) スキャンテスト回路
US7345496B2 (en) Semiconductor apparatus and test execution method for semiconductor apparatus
JP2007212339A (ja) 半導体装置及びそのテスト回路の追加方法
JP2012185127A (ja) 半導体装置およびそのテスト方法
US20040181723A1 (en) Scan test control method and scan test circuit
JP2011089833A (ja) 半導体装置ならびに半導体装置のテストパターン生成方法
JP4416469B2 (ja) 半導体集積回路およびその設計方法
JP4610919B2 (ja) 半導体集積回路装置
JP2009175154A (ja) 半導体集積回路およびその設計方法
JPH07174821A (ja) バウンダリスキャンセルおよびテスト回路の検証方法
TW202329626A (zh) 高通量掃描架構
WO1997012255A1 (fr) Generateur de periodes
JPH11219385A (ja) 集積回路の遅延故障検出方法
JPH10339762A (ja) ディジタル論理回路のテスト回路
JP2002189060A (ja) 半導体集積回路装置およびその検査方法
JPH11344534A (ja) フルスキャンテストが可能な半導体集積回路及びテストデータ生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4234357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees