JP2003331241A - メモリデバイス及びその制御方法 - Google Patents
メモリデバイス及びその制御方法Info
- Publication number
- JP2003331241A JP2003331241A JP2002134111A JP2002134111A JP2003331241A JP 2003331241 A JP2003331241 A JP 2003331241A JP 2002134111 A JP2002134111 A JP 2002134111A JP 2002134111 A JP2002134111 A JP 2002134111A JP 2003331241 A JP2003331241 A JP 2003331241A
- Authority
- JP
- Japan
- Prior art keywords
- password
- memory
- address
- memory device
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 電源の供給が遮断された後はアクセスが許可
されず、高度のセキュリティ管理を行うことができるメ
モリデバイスを提供することを課題とする。 【解決手段】 指定されたアドレスにデータ及びパスワ
ードを記憶するための不揮発性メモリ（２０２）と、外
部から入力される第１のパスワードと不揮発性メモリに
記憶されている第２のパスワードとを比較するパスワー
ド比較回路（２１１）と、比較により両者が一致してい
るときには、アクセス権の確立が認証されたことを示す
認証情報を記憶するための揮発性メモリ（２２５）と、
揮発性メモリに認証情報が記憶されているときのみ不揮
発性メモリへの外部からのアクセスを許可するアクセス
制御回路（２２１）とを有するメモリデバイスが提供さ
れる。
されず、高度のセキュリティ管理を行うことができるメ
モリデバイスを提供することを課題とする。 【解決手段】 指定されたアドレスにデータ及びパスワ
ードを記憶するための不揮発性メモリ（２０２）と、外
部から入力される第１のパスワードと不揮発性メモリに
記憶されている第２のパスワードとを比較するパスワー
ド比較回路（２１１）と、比較により両者が一致してい
るときには、アクセス権の確立が認証されたことを示す
認証情報を記憶するための揮発性メモリ（２２５）と、
揮発性メモリに認証情報が記憶されているときのみ不揮
発性メモリへの外部からのアクセスを許可するアクセス
制御回路（２２１）とを有するメモリデバイスが提供さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリデバイス及
びその制御方法に関し、特にパスワードを用いて不揮発
性メモリへのアクセス権を確立するメモリデバイス及び
その制御方法に関する。
びその制御方法に関し、特にパスワードを用いて不揮発
性メモリへのアクセス権を確立するメモリデバイス及び
その制御方法に関する。
【０００２】
【従来の技術】近年、情報化社会が急速に進み、各種ア
プリケーションを組み込んだ多目的ＩＣカードのように
大容量のメモリカードが使用されるようになり、保存さ
れている情報の安全性確保が急務となりつつある。
プリケーションを組み込んだ多目的ＩＣカードのように
大容量のメモリカードが使用されるようになり、保存さ
れている情報の安全性確保が急務となりつつある。
【０００３】メモリカードなどにセキュリティ認証機構
が含まれているのはないと思われるが、強誘電体メモリ
のような不揮発性メモリでは、中に保存されているデー
タが不揮発であり、再利用できる状態になっている。従
って、メモリが内部に組み込まれて用いられる機器なら
危険度は少ないが、単体のメモリカードとして使われた
場合、単純なメモリ仕様では保存されているデータが読
み出し可能である。更に、メモリ組込型機器の場合、機
器としてはパスワードで外部からのアクセス制御が可能
であるが、もし、メモリ部分に直接アクセスされるとデ
ータの読み出しが可能な場合は、データがリークする危
険性が懸念される。
が含まれているのはないと思われるが、強誘電体メモリ
のような不揮発性メモリでは、中に保存されているデー
タが不揮発であり、再利用できる状態になっている。従
って、メモリが内部に組み込まれて用いられる機器なら
危険度は少ないが、単体のメモリカードとして使われた
場合、単純なメモリ仕様では保存されているデータが読
み出し可能である。更に、メモリ組込型機器の場合、機
器としてはパスワードで外部からのアクセス制御が可能
であるが、もし、メモリ部分に直接アクセスされるとデ
ータの読み出しが可能な場合は、データがリークする危
険性が懸念される。
【０００４】パスワードが保存されている領域にはアク
セス制限をするなどして、パスワードが漏れることを避
けることができるが、物理的にパスワードが保存されて
いる位置が判明してしまうと解析される危険性がある。
また、単一のパスワードの場合、不慮の事故や経時変化
等でパスワードが破壊される可能性があり、メモリへの
アクセスが不可能となる危険性を持っている。
セス制限をするなどして、パスワードが漏れることを避
けることができるが、物理的にパスワードが保存されて
いる位置が判明してしまうと解析される危険性がある。
また、単一のパスワードの場合、不慮の事故や経時変化
等でパスワードが破壊される可能性があり、メモリへの
アクセスが不可能となる危険性を持っている。
【０００５】パスワードの破壊によるメモリチップへの
アクセスができないことが考えられ、バックアップのパ
スワードファイルを確保しておくことも考えられる。セ
キュリティ対策としてこれらのパスワードを更新するケ
ースが考えられるが、全てのパスワードを書換えてしま
った場合、不慮の事故等により意図しないパスワードに
書き換えられる可能性があり、この状態に陥るとメモリ
チップへのアクセスが不能になり、ブラックアウト状態
になる危険性がある。
アクセスができないことが考えられ、バックアップのパ
スワードファイルを確保しておくことも考えられる。セ
キュリティ対策としてこれらのパスワードを更新するケ
ースが考えられるが、全てのパスワードを書換えてしま
った場合、不慮の事故等により意図しないパスワードに
書き換えられる可能性があり、この状態に陥るとメモリ
チップへのアクセスが不能になり、ブラックアウト状態
になる危険性がある。
【０００６】メモリチップメーカは、工場出荷時にパス
ワードを書き込むことが考えられる。しかし、工場出荷
後に、メモリチップメーカがパスワードを変更すること
は困難であり、すばやい対応が難しい。また、パスワー
ドがリークしないとは保証しきれない。
ワードを書き込むことが考えられる。しかし、工場出荷
後に、メモリチップメーカがパスワードを変更すること
は困難であり、すばやい対応が難しい。また、パスワー
ドがリークしないとは保証しきれない。
【０００７】
【発明が解決しようとする課題】本発明の目的は、不揮
発メモリへのアクセス認証に関し、電力の供給が遮断さ
れると、アクセス認証の撤回が確実に行えることであ
る。本発明の他の目的は、パスワードブロックの解析に
よる不正アクセスを阻止すると共に、メモリデバイスの
経時変化による動作安定性の確認を行えるようにするこ
とである。本発明のさらに他の目的は、パスワードの人
為的な誤書き換えやシステム的な書き込み失敗により、
不揮発性メモリへのアクセス権が消失してしまう危険性
を防ぐことである。本発明のさらに他の目的は、パスワ
ードの更新、新規パスワードの登録、及び不要なパスワ
ードの削除により、常にパスワードを変化させることに
より、パスワードの解析を行い難くすることである。本
発明のさらに他の目的は、期限付きでセキュリティのレ
ベルを下げることで、回数の多い認証手続きの簡素化を
図ることである。
発メモリへのアクセス認証に関し、電力の供給が遮断さ
れると、アクセス認証の撤回が確実に行えることであ
る。本発明の他の目的は、パスワードブロックの解析に
よる不正アクセスを阻止すると共に、メモリデバイスの
経時変化による動作安定性の確認を行えるようにするこ
とである。本発明のさらに他の目的は、パスワードの人
為的な誤書き換えやシステム的な書き込み失敗により、
不揮発性メモリへのアクセス権が消失してしまう危険性
を防ぐことである。本発明のさらに他の目的は、パスワ
ードの更新、新規パスワードの登録、及び不要なパスワ
ードの削除により、常にパスワードを変化させることに
より、パスワードの解析を行い難くすることである。本
発明のさらに他の目的は、期限付きでセキュリティのレ
ベルを下げることで、回数の多い認証手続きの簡素化を
図ることである。
【０００８】
【課題を解決するための手段】本発明の一観点によれ
ば、指定されたアドレスにデータ及びパスワードを記憶
するための不揮発性メモリと、外部から入力される第１
のパスワードと不揮発性メモリに記憶されている第２の
パスワードとを比較するパスワード比較回路と、比較に
より両者が一致しているときには、アクセス権の確立が
認証されたことを示す認証情報を記憶するための揮発性
メモリと、揮発性メモリに認証情報が記憶されていると
きのみ不揮発性メモリへの外部からのアクセスを許可す
るアクセス制御回路とを有するメモリデバイスが提供さ
れる。
ば、指定されたアドレスにデータ及びパスワードを記憶
するための不揮発性メモリと、外部から入力される第１
のパスワードと不揮発性メモリに記憶されている第２の
パスワードとを比較するパスワード比較回路と、比較に
より両者が一致しているときには、アクセス権の確立が
認証されたことを示す認証情報を記憶するための揮発性
メモリと、揮発性メモリに認証情報が記憶されていると
きのみ不揮発性メモリへの外部からのアクセスを許可す
るアクセス制御回路とを有するメモリデバイスが提供さ
れる。
【０００９】メモリデバイス自身がパスワードによるア
クセス権の認証処理を行う。パスワードが一致したとき
に、アクセス権の確立を示す認証情報が揮発性メモリに
記憶され、外部からのアクセスが許可される。揮発性メ
モリは、電源の供給を受けているときは認証情報の記憶
を保持し、電源の供給が遮断されると認証情報を消失す
るので、電源の供給が遮断された後はアクセスが許可さ
れず、高度のセキュリティ管理を行うことができる。
クセス権の認証処理を行う。パスワードが一致したとき
に、アクセス権の確立を示す認証情報が揮発性メモリに
記憶され、外部からのアクセスが許可される。揮発性メ
モリは、電源の供給を受けているときは認証情報の記憶
を保持し、電源の供給が遮断されると認証情報を消失す
るので、電源の供給が遮断された後はアクセスが許可さ
れず、高度のセキュリティ管理を行うことができる。
【００１０】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態によるメモリデバイス１１１及び端
末１０１を示す。メモリデバイス１１１は、メモリカー
ド又はＩＣカードであり、例えばテレホンカード又は電
車の乗車券（定期券）等として使用される。端末１０１
は、電源回路１０２及びメモリ制御回路１０３を有し、
メモリデバイス１１１を制御することができる。端末１
０１は、例えば電話又は自動改札機等である。電源回路
１０２は、電源ＰＷＲをメモリデバイス１１１に供給す
る。メモリデバイス１１１は、電源ＰＷＲを受けて、動
作可能になる。メモリ制御回路１０３は、メモリデバイ
ス１１１に対して、アドレスＡＤＤ及び制御信号ＣＴＬ
を出力し、データＤＴを入出力する。制御信号ＣＴＬ
は、チップイネーブル信号、ライトイネーブル信号、ア
ウトプットイネーブル信号等を含む。端末１０１は、制
御信号ＣＴＬにより、メモリデバイス１１１に対して、
書き込み又は読み出しのアクセスを制御することができ
る。例えば、メモリデバイス１１１を端末１０１に挿入
すると両者は接続され、メモリデバイス１１１が端末１
０１から排出されると両者は切断される。
明の第１の実施形態によるメモリデバイス１１１及び端
末１０１を示す。メモリデバイス１１１は、メモリカー
ド又はＩＣカードであり、例えばテレホンカード又は電
車の乗車券（定期券）等として使用される。端末１０１
は、電源回路１０２及びメモリ制御回路１０３を有し、
メモリデバイス１１１を制御することができる。端末１
０１は、例えば電話又は自動改札機等である。電源回路
１０２は、電源ＰＷＲをメモリデバイス１１１に供給す
る。メモリデバイス１１１は、電源ＰＷＲを受けて、動
作可能になる。メモリ制御回路１０３は、メモリデバイ
ス１１１に対して、アドレスＡＤＤ及び制御信号ＣＴＬ
を出力し、データＤＴを入出力する。制御信号ＣＴＬ
は、チップイネーブル信号、ライトイネーブル信号、ア
ウトプットイネーブル信号等を含む。端末１０１は、制
御信号ＣＴＬにより、メモリデバイス１１１に対して、
書き込み又は読み出しのアクセスを制御することができ
る。例えば、メモリデバイス１１１を端末１０１に挿入
すると両者は接続され、メモリデバイス１１１が端末１
０１から排出されると両者は切断される。
【００１１】図２は、メモリデバイス１１１の構成を示
すブロック図である。不揮発性メモリブロック２０２
は、例えば強誘電体メモリであり、指定されたアドレス
ＡＤＤにデータ及びパスワードを記憶することができ
る。不揮発性メモリブロック２０２には、例えば工場出
荷時に予めパスワードが所定のアドレスに記憶されてい
る。メモリブロック周辺回路２０１は、アドレスＡＤＤ
を入力し、不揮発性メモリブロック２０２のアドレスを
特定する。パスワード比較回路２１１は、入力パスワー
ドレジスタ２１２、記録パスワードレジスタ２１３及び
失敗フラグ２１４を有し、端末１０１から入力されるパ
スワードと不揮発性メモリブロック２０２に記憶されて
いるパスワードとを比較する。アクセス制御回路２２１
は、認証フラグ２２５及びアドレス比較回路２２２を有
する。認証フラグ２２５は、揮発性メモリであり、パス
ワード比較回路２１１の比較により両者のパスワードが
一致しているときには、アクセス権の確立が認証された
ことを示す認証情報を記憶する。アクセス制御回路２２
１は、認証フラグ２２５に認証情報が記憶されていると
きのみ端末１０１から不揮発性メモリブロック２０２へ
のアクセスを許可するための許可信号を入出力（Ｉ／
Ｏ）インタフェース２３１に出力する。Ｉ／Ｏインタフ
ェース２３１は、許可信号の入力がなければ端末１０１
に対して入出力されるデータＤＴを遮断し、許可信号の
入力があれば端末１０１に対して入出力されるデータＤ
Ｔを通過させる。具体的には、Ｉ／Ｏインタフェース２
３１は、端末１０１と不揮発性メモリブロック２０２と
の間のパスを遮断又は接続する。
すブロック図である。不揮発性メモリブロック２０２
は、例えば強誘電体メモリであり、指定されたアドレス
ＡＤＤにデータ及びパスワードを記憶することができ
る。不揮発性メモリブロック２０２には、例えば工場出
荷時に予めパスワードが所定のアドレスに記憶されてい
る。メモリブロック周辺回路２０１は、アドレスＡＤＤ
を入力し、不揮発性メモリブロック２０２のアドレスを
特定する。パスワード比較回路２１１は、入力パスワー
ドレジスタ２１２、記録パスワードレジスタ２１３及び
失敗フラグ２１４を有し、端末１０１から入力されるパ
スワードと不揮発性メモリブロック２０２に記憶されて
いるパスワードとを比較する。アクセス制御回路２２１
は、認証フラグ２２５及びアドレス比較回路２２２を有
する。認証フラグ２２５は、揮発性メモリであり、パス
ワード比較回路２１１の比較により両者のパスワードが
一致しているときには、アクセス権の確立が認証された
ことを示す認証情報を記憶する。アクセス制御回路２２
１は、認証フラグ２２５に認証情報が記憶されていると
きのみ端末１０１から不揮発性メモリブロック２０２へ
のアクセスを許可するための許可信号を入出力（Ｉ／
Ｏ）インタフェース２３１に出力する。Ｉ／Ｏインタフ
ェース２３１は、許可信号の入力がなければ端末１０１
に対して入出力されるデータＤＴを遮断し、許可信号の
入力があれば端末１０１に対して入出力されるデータＤ
Ｔを通過させる。具体的には、Ｉ／Ｏインタフェース２
３１は、端末１０１と不揮発性メモリブロック２０２と
の間のパスを遮断又は接続する。
【００１２】また、アクセス制御回路２２１は、パスワ
ード認証されたパスワードの書き換えを禁止する。アド
レス比較回路２２２は、パスワードアドレスレジスタ２
２３及び入力アドレスレジスタ２２４を有し、認証フラ
グ２２５に認証情報が記憶された後、端末１０１からア
ドレスＡＤＤへの書き込み命令を受けると、パスワード
認証されたパスワードのアドレスと入力アドレスＡＤＤ
との比較を行う。アクセス制御回路２２１は、両者のア
ドレスが不一致のときのみ上記の書き込み命令に応じた
不揮発性メモリ２０２への書き込みを許可するための信
号をＩ／Ｏインタフェース２３１に出力する。これによ
り、パスワード認証されたパスワードの書き換えを防止
することができる。
ード認証されたパスワードの書き換えを禁止する。アド
レス比較回路２２２は、パスワードアドレスレジスタ２
２３及び入力アドレスレジスタ２２４を有し、認証フラ
グ２２５に認証情報が記憶された後、端末１０１からア
ドレスＡＤＤへの書き込み命令を受けると、パスワード
認証されたパスワードのアドレスと入力アドレスＡＤＤ
との比較を行う。アクセス制御回路２２１は、両者のア
ドレスが不一致のときのみ上記の書き込み命令に応じた
不揮発性メモリ２０２への書き込みを許可するための信
号をＩ／Ｏインタフェース２３１に出力する。これによ
り、パスワード認証されたパスワードの書き換えを防止
することができる。
【００１３】図３は、パスワードの認証方法の手順を示
すフローチャートである。左の処理ブロックＳ３００
は、ステップＳ３０１及びＳ３０２を含む端末１０１の
処理である。右の処理ブロックＳ３１０は、ステップＳ
３１１〜Ｓ３１５を含むメモリデバイス１１１の処理で
ある。時間軸ｔは、手続きが進む方向を表している。例
えば、メモリデバイス１１１を端末１０１に挿入する
と、以下の処理を行う。
すフローチャートである。左の処理ブロックＳ３００
は、ステップＳ３０１及びＳ３０２を含む端末１０１の
処理である。右の処理ブロックＳ３１０は、ステップＳ
３１１〜Ｓ３１５を含むメモリデバイス１１１の処理で
ある。時間軸ｔは、手続きが進む方向を表している。例
えば、メモリデバイス１１１を端末１０１に挿入する
と、以下の処理を行う。
【００１４】まず、ステップＳ３０１では、端末１０１
がメモリデバイス１１１に対して、パスワードの書き込
み命令を出力する。この書き込み命令は、パスワードを
データＤＴとする通常の書き込み命令である。
がメモリデバイス１１１に対して、パスワードの書き込
み命令を出力する。この書き込み命令は、パスワードを
データＤＴとする通常の書き込み命令である。
【００１５】次に、ステップＳ３１１では、パスワード
比較回路２１１は、認証フラグ２２５が認証情報を記憶
していないので、データＤＴとしてのパスワードを入力
パスワードレジスタ２１２にラッチする。なお、認証フ
ラグ２２５は、初期時には認証情報が記憶されていな
い。ここで、仮に認証フラグ２２５に認証情報が記憶さ
れていれば、不揮発性メモリブロック２０２の指定アド
レスＡＤＤにデータＤＴが書き込まれてしまう。一方、
認証フラグ２２５に認証情報が記憶されていない場合に
は、アクセス制御回路２２１は、端末１０１からメモリ
デバイス１１１へのアクセスを禁止するための不許可信
号をＩ／Ｏインタフェース２３１に出力する。Ｉ／Ｏイ
ンタフェース２３１は、端末１０１から不揮発性メモリ
ブロック２０２へのデータＤＴの流れを遮断する。その
結果、不揮発性メモリブロック２０２にデータＤＴとし
てのパスワードは書き込まれない。
比較回路２１１は、認証フラグ２２５が認証情報を記憶
していないので、データＤＴとしてのパスワードを入力
パスワードレジスタ２１２にラッチする。なお、認証フ
ラグ２２５は、初期時には認証情報が記憶されていな
い。ここで、仮に認証フラグ２２５に認証情報が記憶さ
れていれば、不揮発性メモリブロック２０２の指定アド
レスＡＤＤにデータＤＴが書き込まれてしまう。一方、
認証フラグ２２５に認証情報が記憶されていない場合に
は、アクセス制御回路２２１は、端末１０１からメモリ
デバイス１１１へのアクセスを禁止するための不許可信
号をＩ／Ｏインタフェース２３１に出力する。Ｉ／Ｏイ
ンタフェース２３１は、端末１０１から不揮発性メモリ
ブロック２０２へのデータＤＴの流れを遮断する。その
結果、不揮発性メモリブロック２０２にデータＤＴとし
てのパスワードは書き込まれない。
【００１６】次に、ステップＳ３０２では、端末１０１
がメモリデバイス１１１に対して、アドレスＡＤＤのパ
スワードの読み出し命令を出力する。この読み出し命令
は、アドレスＡＤＤを指定する通常の読み出し命令であ
る。
がメモリデバイス１１１に対して、アドレスＡＤＤのパ
スワードの読み出し命令を出力する。この読み出し命令
は、アドレスＡＤＤを指定する通常の読み出し命令であ
る。
【００１７】次に、ステップＳ３１２では、指定された
アドレスＡＤＤに保存されているパスワードがデータと
して不揮発性メモリブロック２０２から読み出され、記
録パスワードレジスタ２１３に保存される。この際、認
証フラグ２２５に認証情報が記憶されていないので、ア
クセス制御回路２２１は、端末１０１からメモリデバイ
ス１１１へのアクセスを禁止するための不許可信号をＩ
／Ｏインタフェース２３１に出力する。Ｉ／Ｏインタフ
ェース２３１は、不揮発性メモリブロック２０２から端
末１０１へのデータＤＴの出力を遮断する。その結果、
メモリデバイス１１１は、読み出しデータＤＴであるパ
スワードを端末１０１に出力しない。
アドレスＡＤＤに保存されているパスワードがデータと
して不揮発性メモリブロック２０２から読み出され、記
録パスワードレジスタ２１３に保存される。この際、認
証フラグ２２５に認証情報が記憶されていないので、ア
クセス制御回路２２１は、端末１０１からメモリデバイ
ス１１１へのアクセスを禁止するための不許可信号をＩ
／Ｏインタフェース２３１に出力する。Ｉ／Ｏインタフ
ェース２３１は、不揮発性メモリブロック２０２から端
末１０１へのデータＤＴの出力を遮断する。その結果、
メモリデバイス１１１は、読み出しデータＤＴであるパ
スワードを端末１０１に出力しない。
【００１８】次に、ステップＳ３１３では、パスワード
比較回路２１１は、入力パスワードレジスタ２１２のパ
スワードと記録パスワードレジスタ２１３のパスワード
との比較を行う。すなわち、書き込み命令により入力さ
れたパスワードと読み出し命令により読み出されたパス
ワードとの比較を行う。両パスワードが一致していると
きにはステップＳ３１４へ進み、両パスワードが一致し
ていないときにはステップＳ３１５へ進む。
比較回路２１１は、入力パスワードレジスタ２１２のパ
スワードと記録パスワードレジスタ２１３のパスワード
との比較を行う。すなわち、書き込み命令により入力さ
れたパスワードと読み出し命令により読み出されたパス
ワードとの比較を行う。両パスワードが一致していると
きにはステップＳ３１４へ進み、両パスワードが一致し
ていないときにはステップＳ３１５へ進む。
【００１９】ステップＳ３１４では、パスワード比較回
路２１１は一致信号をアクセス制御回路２２１に出力す
る。アクセス制御回路２２１は、一致信号に応答して揮
発性認証フラグ２２５に認証情報を記録し、許可信号を
Ｉ／Ｏインタフェース２３１に出力する。これにより、
端末１０１のアクセス権が確立する。以後、Ｉ／Ｏイン
タフェース２３１は、端末１０１の書き込み及び読み出
しのアクセスを許可する。具体的には、Ｉ／Ｏインタフ
ェース２３１は、端末１０１と不揮発性メモリブロック
２０２との間のデータＤＴの流れを通過させる。
路２１１は一致信号をアクセス制御回路２２１に出力す
る。アクセス制御回路２２１は、一致信号に応答して揮
発性認証フラグ２２５に認証情報を記録し、許可信号を
Ｉ／Ｏインタフェース２３１に出力する。これにより、
端末１０１のアクセス権が確立する。以後、Ｉ／Ｏイン
タフェース２３１は、端末１０１の書き込み及び読み出
しのアクセスを許可する。具体的には、Ｉ／Ｏインタフ
ェース２３１は、端末１０１と不揮発性メモリブロック
２０２との間のデータＤＴの流れを通過させる。
【００２０】ステップＳ３１５では、パスワード比較回
路２１１は一致信号をアクセス制御回路２２１に出力し
ない。これにより、認証フラグ２２５には、依然として
認証情報が記憶されず、アクセス制御回路２２１は不許
可信号をＩ／Ｏインタフェース２３１に出力する。Ｉ／
Ｏインタフェース２３１は、端末１０１と不揮発性メモ
リブロック２０２との間のデータＤＴの流れを遮断す
る。端末１０１のアクセス権は確立せず、端末１０１は
メモリデバイス１１１に対して書き込み及び読み出しの
アクセスを行うことができない。ここで、パスワードが
一致しない場合の処理として２つの方法がある。第１の
方法は、端末１０１からメモリデバイス１１１への電源
供給を一度オフし、再び電源供給して上記の処理をやり
直す。第２の方法は、電源オンのまま上記の処理を繰り
返し、再トライを認める。
路２１１は一致信号をアクセス制御回路２２１に出力し
ない。これにより、認証フラグ２２５には、依然として
認証情報が記憶されず、アクセス制御回路２２１は不許
可信号をＩ／Ｏインタフェース２３１に出力する。Ｉ／
Ｏインタフェース２３１は、端末１０１と不揮発性メモ
リブロック２０２との間のデータＤＴの流れを遮断す
る。端末１０１のアクセス権は確立せず、端末１０１は
メモリデバイス１１１に対して書き込み及び読み出しの
アクセスを行うことができない。ここで、パスワードが
一致しない場合の処理として２つの方法がある。第１の
方法は、端末１０１からメモリデバイス１１１への電源
供給を一度オフし、再び電源供給して上記の処理をやり
直す。第２の方法は、電源オンのまま上記の処理を繰り
返し、再トライを認める。
【００２１】以上のように、メモリデバイス１１１への
アクセス認証が得られると、認証フラグ２２５に認証情
報を記憶させる。この認証フラグ２２５は、揮発性であ
り、電源の供給が途切れてしまった場合には、内部に保
存されていた情報は消失してしまう。その結果、電源オ
フ後に、メモリデバイス１１１にアクセスして解析しよ
うとしても、メモリデバイス１１１へのアクセス権が確
立されていないので、不揮発性メモリブロック２０２の
内部情報を手に入れることはできない。メモリデバイス
１１１の内部動作は、この認証フラグ２２５でモードが
決まり、正式に認証されていれば、一般的なメモリデバ
イス１１１のアクセス動作が可能になり、認証されてい
なかった場合には、内部情報をメモリデバイス１１１の
外部に流出しないようにする。なお、図１では、Ｉ／Ｏ
インタフェース２３１が外部への流出を阻止する場合を
示したが、他の方法で流出を阻止してもよい。
アクセス認証が得られると、認証フラグ２２５に認証情
報を記憶させる。この認証フラグ２２５は、揮発性であ
り、電源の供給が途切れてしまった場合には、内部に保
存されていた情報は消失してしまう。その結果、電源オ
フ後に、メモリデバイス１１１にアクセスして解析しよ
うとしても、メモリデバイス１１１へのアクセス権が確
立されていないので、不揮発性メモリブロック２０２の
内部情報を手に入れることはできない。メモリデバイス
１１１の内部動作は、この認証フラグ２２５でモードが
決まり、正式に認証されていれば、一般的なメモリデバ
イス１１１のアクセス動作が可能になり、認証されてい
なかった場合には、内部情報をメモリデバイス１１１の
外部に流出しないようにする。なお、図１では、Ｉ／Ｏ
インタフェース２３１が外部への流出を阻止する場合を
示したが、他の方法で流出を阻止してもよい。
【００２２】メモリデバイス１１１へのアクセス認証が
取得できるまでは、内部の不揮発性メモリブロック２０
２へのアクセスはできないため、メモリデバイス１１１
への書き込み動作を行ってもメモリ内部情報が破壊され
ることはない。これを利用して、上記のように、メモリ
デバイスに対するアクセス認証手続きを行う。つまり、
最初に端末１０１からメモリデバイス１１１へ書き込み
モードで、データ(パスワード)の書き込みを行う。この
データは、入力パスワードレジスタ２１２に保存され
る。次に、読み出しモードで、パスワードが保存されて
いるアドレスを指定してデータ（パスワード）の読み出
しを行う。このときも書き込みと同様に、まだメモリデ
バイス１１１のアクセス認証を取得できていないので、
読み出されたデータは、メモリデバイス１１１の外部に
出力されることはない。これら書き込みモードで書き込
まれたパスワードと、読み出しモードでメモリブロック
２０２より読み出されたパスワードを用いて、パスワー
ドの正誤の比較を行って、一致している場合はアクセス
認証情報を認証フラグ２２５に書き込む。これ以後は、
メモリブロック２０２への書き込み及び読み出しの命令
が有効となり、一般のメモリデバイスと同じ使い方がで
きるようになる。
取得できるまでは、内部の不揮発性メモリブロック２０
２へのアクセスはできないため、メモリデバイス１１１
への書き込み動作を行ってもメモリ内部情報が破壊され
ることはない。これを利用して、上記のように、メモリ
デバイスに対するアクセス認証手続きを行う。つまり、
最初に端末１０１からメモリデバイス１１１へ書き込み
モードで、データ(パスワード)の書き込みを行う。この
データは、入力パスワードレジスタ２１２に保存され
る。次に、読み出しモードで、パスワードが保存されて
いるアドレスを指定してデータ（パスワード）の読み出
しを行う。このときも書き込みと同様に、まだメモリデ
バイス１１１のアクセス認証を取得できていないので、
読み出されたデータは、メモリデバイス１１１の外部に
出力されることはない。これら書き込みモードで書き込
まれたパスワードと、読み出しモードでメモリブロック
２０２より読み出されたパスワードを用いて、パスワー
ドの正誤の比較を行って、一致している場合はアクセス
認証情報を認証フラグ２２５に書き込む。これ以後は、
メモリブロック２０２への書き込み及び読み出しの命令
が有効となり、一般のメモリデバイスと同じ使い方がで
きるようになる。
【００２３】メモリデバイス１１１を端末１０１に挿入
すると、端末１０１からメモリデバイス１１１に電源が
供給され、パスワード認証処理が行われる。その後、メ
モリブロック２０２へのアクセスが行われ、必要な処理
が終了すると、メモリデバイス１１１が端末１０１から
排出される。メモリデバイス１１１が排出されると、メ
モリデバイス１１１は端末１０１から電源の供給を受け
ることができなくなり、認証フラグ２２５の内容は消失
する。そのため、メモリデバイス１１１への電力の供給
が遮断されると、アクセス権確立の撤回が確実に行え
る。これにより、メモリデバイス１１１内のパスワード
及びデータを不正に解析することを防止できる。なお、
不揮発性メモリブロック２０２は、電源の供給がなくて
も、内部のパスワード及びデータの記憶を保持する。
すると、端末１０１からメモリデバイス１１１に電源が
供給され、パスワード認証処理が行われる。その後、メ
モリブロック２０２へのアクセスが行われ、必要な処理
が終了すると、メモリデバイス１１１が端末１０１から
排出される。メモリデバイス１１１が排出されると、メ
モリデバイス１１１は端末１０１から電源の供給を受け
ることができなくなり、認証フラグ２２５の内容は消失
する。そのため、メモリデバイス１１１への電力の供給
が遮断されると、アクセス権確立の撤回が確実に行え
る。これにより、メモリデバイス１１１内のパスワード
及びデータを不正に解析することを防止できる。なお、
不揮発性メモリブロック２０２は、電源の供給がなくて
も、内部のパスワード及びデータの記憶を保持する。
【００２４】図４は、認証されたパスワードの書き換え
を防止するための処理を示すフローチャートである。こ
こでは、図３の処理の続きから説明する。ステップＳ４
１１では、上記のステップＳ３１２でパスワードを読み
出したアドレスをパスワードアドレスレジスタ２２３に
ラッチする。ステップＳ４１２では、上記のステップＳ
３１４でアクセス権が確立した後、パスワードアドレス
レジスタ２２３のロックを行い、パスワードアドレスレ
ジスタ２２３に記憶されているアドレスを変更できない
ようにする。
を防止するための処理を示すフローチャートである。こ
こでは、図３の処理の続きから説明する。ステップＳ４
１１では、上記のステップＳ３１２でパスワードを読み
出したアドレスをパスワードアドレスレジスタ２２３に
ラッチする。ステップＳ４１２では、上記のステップＳ
３１４でアクセス権が確立した後、パスワードアドレス
レジスタ２２３のロックを行い、パスワードアドレスレ
ジスタ２２３に記憶されているアドレスを変更できない
ようにする。
【００２５】次に、ステップＳ４０１で、端末１０１が
アドレスＡＤＤを指定してデータＤＴの書き込み命令を
メモリデバイス１１１に出力する。ステップＳ４１３で
は、上記の書き込み命令のアドレスＡＤＤを入力アドレ
スレジスタ２２４に書き込む。アドレス比較回路２２２
は、入力アドレスレジスタ２２４のアドレスとパスワー
ドアドレスレジスタ２２３のアドレスとを比較する。両
アドレスが一致していればステップＳ４１５へ進み、一
致していなければステップＳ４１４へ進む。
アドレスＡＤＤを指定してデータＤＴの書き込み命令を
メモリデバイス１１１に出力する。ステップＳ４１３で
は、上記の書き込み命令のアドレスＡＤＤを入力アドレ
スレジスタ２２４に書き込む。アドレス比較回路２２２
は、入力アドレスレジスタ２２４のアドレスとパスワー
ドアドレスレジスタ２２３のアドレスとを比較する。両
アドレスが一致していればステップＳ４１５へ進み、一
致していなければステップＳ４１４へ進む。
【００２６】ステップＳ４１５では、アクセス制御回路
２２１が書き込み命令の不許可信号をＩ／Ｏインタフェ
ース２３１に出力する。Ｉ／Ｏインタフェース２３１
は、データＤＴを遮断する。メモリブロック２０２に
は、データＤＴの書き込みが行なわれない。すなわち、
認証されたパスワードの書き換えを防止することができ
る。
２２１が書き込み命令の不許可信号をＩ／Ｏインタフェ
ース２３１に出力する。Ｉ／Ｏインタフェース２３１
は、データＤＴを遮断する。メモリブロック２０２に
は、データＤＴの書き込みが行なわれない。すなわち、
認証されたパスワードの書き換えを防止することができ
る。
【００２７】ステップＳ４１４では、アクセス制御回路
２２１が書き込み命令の許可信号をＩ／Ｏインタフェー
ス２３１に出力する。Ｉ／Ｏインタフェース２３１は、
データＤＴを通過させる。メモリブロック２０２には、
データＤＴの書き込みが行われる。すなわち、認証され
たパスワードのアドレス以外のアドレスでは、書き込み
を行うことができる。
２２１が書き込み命令の許可信号をＩ／Ｏインタフェー
ス２３１に出力する。Ｉ／Ｏインタフェース２３１は、
データＤＴを通過させる。メモリブロック２０２には、
データＤＴの書き込みが行われる。すなわち、認証され
たパスワードのアドレス以外のアドレスでは、書き込み
を行うことができる。
【００２８】なお、上記では書き込み命令を不許可にす
る方法を示しているが、端末１０１からの書き込み命令
の他、読み出し命令に対しても不許可にするようにして
もよい。
る方法を示しているが、端末１０１からの書き込み命令
の他、読み出し命令に対しても不許可にするようにして
もよい。
【００２９】また、メモリブロック２０２の異なるアド
レスに複数のパスワードを設定しておいてもよい。複数
のパスワードのうちの任意の１つを用いてアクセス権を
確立することができる。メモリデバイス１１１に書き込
まれた複数のパスワードの中で、アクセス権の認証に用
いられるパスワードをアクティブなパスワードとして扱
う。そのパスワードでアクセス認証が有効の間は、その
パスワードに対して上書きできないようにすることで、
パスワードの破壊によるメモリデバイスへのアクセス権
の消失を防止できる。これを実現するには、アクティブ
となっているパスワードのアドレスをアクセス認証時に
パスワードアドレスレジスタ２２３に保存しておき、そ
れ以後の書き込み命令がメモリデバイス１１１に対して
実行された場合、パスワードアドレスレジスタ２２３に
保存されていたアドレスとメモリデバイス１１１に端末
１０１から与えられたアドレスとを比較し、同じならば
書き込みしないようにして、パスワードとしてのデータ
を保護する。
レスに複数のパスワードを設定しておいてもよい。複数
のパスワードのうちの任意の１つを用いてアクセス権を
確立することができる。メモリデバイス１１１に書き込
まれた複数のパスワードの中で、アクセス権の認証に用
いられるパスワードをアクティブなパスワードとして扱
う。そのパスワードでアクセス認証が有効の間は、その
パスワードに対して上書きできないようにすることで、
パスワードの破壊によるメモリデバイスへのアクセス権
の消失を防止できる。これを実現するには、アクティブ
となっているパスワードのアドレスをアクセス認証時に
パスワードアドレスレジスタ２２３に保存しておき、そ
れ以後の書き込み命令がメモリデバイス１１１に対して
実行された場合、パスワードアドレスレジスタ２２３に
保存されていたアドレスとメモリデバイス１１１に端末
１０１から与えられたアドレスとを比較し、同じならば
書き込みしないようにして、パスワードとしてのデータ
を保護する。
【００３０】図５は、新しいパスワードの設定手続きを
示すフローチャートである。ここでは、図３の処理が終
了した時点から説明する。アクセス権確立後、ステップ
Ｓ５０１では、端末１０１が新しいパスワードをデータ
ＤＴとして所定のアドレスＡＤＤへ書き込む命令をメモ
リデバイス１１１に出力する。この書き込み命令は、通
常の書き込み命令である。このアドレスＡＤＤは、認証
されたアクティブのパスワードのアドレスとは異なるア
ドレスである必要がある。図４で説明したように、アク
ティブのパスワードのアドレスへの書き込みは禁止され
ている。
示すフローチャートである。ここでは、図３の処理が終
了した時点から説明する。アクセス権確立後、ステップ
Ｓ５０１では、端末１０１が新しいパスワードをデータ
ＤＴとして所定のアドレスＡＤＤへ書き込む命令をメモ
リデバイス１１１に出力する。この書き込み命令は、通
常の書き込み命令である。このアドレスＡＤＤは、認証
されたアクティブのパスワードのアドレスとは異なるア
ドレスである必要がある。図４で説明したように、アク
ティブのパスワードのアドレスへの書き込みは禁止され
ている。
【００３１】次に、ステップＳ５１１では、メモリデバ
イス１１１が書き込み命令のアドレスＡＤＤを入力アド
レスレジスタ２２４に書き込む。認証フラグ２２５には
認証情報が記憶されている。アクセス制御回路２２１
は、入力アドレスレジスタ２２４のアドレスとパスワー
ドアドレスレジスタ２２３のアドレスとは不一致である
ときには、許可信号をＩ／Ｏインタフェース２３１に出
力する。Ｉ／Ｏインタフェース２３１は、データＤＴを
通過させる。メモリブロック２０２には、パスワードと
してのデータＤＴがアドレスＡＤＤに書き込まれる。
イス１１１が書き込み命令のアドレスＡＤＤを入力アド
レスレジスタ２２４に書き込む。認証フラグ２２５には
認証情報が記憶されている。アクセス制御回路２２１
は、入力アドレスレジスタ２２４のアドレスとパスワー
ドアドレスレジスタ２２３のアドレスとは不一致である
ときには、許可信号をＩ／Ｏインタフェース２３１に出
力する。Ｉ／Ｏインタフェース２３１は、データＤＴを
通過させる。メモリブロック２０２には、パスワードと
してのデータＤＴがアドレスＡＤＤに書き込まれる。
【００３２】この段階では、書き込まれたパスワードは
単なるデータであり、上書きが可能である。このデータ
がパスワードとして機能するのは、このパスワードが認
証に用いられた場合だけである。新しいパスワードは、
次回のパスワード認証のときから使用することができ
る。したがって、アクセス権が確立しているメモリデバ
イス１１１に対して、新規にパスワードを書き込み、そ
のパスワードを用いて再度、メモリデバイス１１１にア
クセス権を確立すれば、そのパスワードがアクティブに
なる。その際、初めのパスワードは認証に用いられてい
ないため、単なるデータとして扱うことができ、変更や
消去をすることができるようになる。
単なるデータであり、上書きが可能である。このデータ
がパスワードとして機能するのは、このパスワードが認
証に用いられた場合だけである。新しいパスワードは、
次回のパスワード認証のときから使用することができ
る。したがって、アクセス権が確立しているメモリデバ
イス１１１に対して、新規にパスワードを書き込み、そ
のパスワードを用いて再度、メモリデバイス１１１にア
クセス権を確立すれば、そのパスワードがアクティブに
なる。その際、初めのパスワードは認証に用いられてい
ないため、単なるデータとして扱うことができ、変更や
消去をすることができるようになる。
【００３３】メモリブロック２０２には、工場出荷時に
予めパスワードを設定することができる。そのパスワー
ドは、機密性が低いので変更することが好ましい。パス
ワードを変更するには、まず上記の図５の処理を行い、
新しいパスワードをメモリブロック２０２に書き込む。
次に、旧パスワードを消去するための図６の処理を行
う。
予めパスワードを設定することができる。そのパスワー
ドは、機密性が低いので変更することが好ましい。パス
ワードを変更するには、まず上記の図５の処理を行い、
新しいパスワードをメモリブロック２０２に書き込む。
次に、旧パスワードを消去するための図６の処理を行
う。
【００３４】図６は、旧パスワードの消去手続きを示す
フローチャートである。ここでは、図３の処理が終了し
た時点から説明する。ただし、新しいパスワードを用い
てアクセス権を確立するものとする。すなわち、ステッ
プＳ３０１では端末１０１が新パスワードの書き込み命
令を出力し、ステップＳ３０２では端末１０１が新パス
ワードの読み出し命令を出力する。これにより、ステッ
プＳ３１４でアクセス権が確立し、新パスワードがアク
ティブになる。
フローチャートである。ここでは、図３の処理が終了し
た時点から説明する。ただし、新しいパスワードを用い
てアクセス権を確立するものとする。すなわち、ステッ
プＳ３０１では端末１０１が新パスワードの書き込み命
令を出力し、ステップＳ３０２では端末１０１が新パス
ワードの読み出し命令を出力する。これにより、ステッ
プＳ３１４でアクセス権が確立し、新パスワードがアク
ティブになる。
【００３５】次に、ステップＳ６０１では、端末１０１
が旧パスワードの保存アドレスＡＤＤにダミーデータＤ
Ｔを書き込む命令をメモリデバイス１１１に出力する。
この書き込み命令は、通常の書き込み命令である。
が旧パスワードの保存アドレスＡＤＤにダミーデータＤ
Ｔを書き込む命令をメモリデバイス１１１に出力する。
この書き込み命令は、通常の書き込み命令である。
【００３６】次に、ステップＳ６１１では、書き込み命
令のアドレスＡＤＤを入力アドレスレジスタ２２４に書
き込む。認証フラグ２２５には認証情報が記憶されてい
る。アクセス制御回路２２１は、入力アドレスレジスタ
２２４のアドレスとパスワードアドレスレジスタ２２３
のアドレスとは不一致であるときには、許可信号をＩ／
Ｏインタフェース２３１に出力する。Ｉ／Ｏインタフェ
ース２３１は、データＤＴを通過させる。メモリブロッ
ク２０２の旧パスワードのアドレスには、ダミーデータ
ＤＴが書き込まれ、実質的に旧パスワードを消去するこ
とができる。
令のアドレスＡＤＤを入力アドレスレジスタ２２４に書
き込む。認証フラグ２２５には認証情報が記憶されてい
る。アクセス制御回路２２１は、入力アドレスレジスタ
２２４のアドレスとパスワードアドレスレジスタ２２３
のアドレスとは不一致であるときには、許可信号をＩ／
Ｏインタフェース２３１に出力する。Ｉ／Ｏインタフェ
ース２３１は、データＤＴを通過させる。メモリブロッ
ク２０２の旧パスワードのアドレスには、ダミーデータ
ＤＴが書き込まれ、実質的に旧パスワードを消去するこ
とができる。
【００３７】旧パスワードは、今回のアクセス認証では
使用されないので、書き込み命令に対してアクセス制限
がかけられていない。したがって、任意のデータを旧パ
スワードのデータに上書きでき、旧パスワードを消去で
きる。また、同様の方法により、旧パスワードを変更す
ることができる。パスワードの更新、新規パスワードの
登録、及び不要なパスワードの削除により、常にパスワ
ードを変化させることにより、パスワードの解析を行い
難くすることができる。
使用されないので、書き込み命令に対してアクセス制限
がかけられていない。したがって、任意のデータを旧パ
スワードのデータに上書きでき、旧パスワードを消去で
きる。また、同様の方法により、旧パスワードを変更す
ることができる。パスワードの更新、新規パスワードの
登録、及び不要なパスワードの削除により、常にパスワ
ードを変化させることにより、パスワードの解析を行い
難くすることができる。
【００３８】工場出荷時に書き込まれたパスワードでメ
モリデバイス１１１がアクセス権を制御している状態を
考える。このメモリデバイス１１１に対して、工場出荷
時のパスワードを用いてアクセス権を確立させる。アク
セス権が確立した後は、認証に用いたパスワードブロッ
クを除けば、自由にメモリデバイス１１１にアクセス可
能なので、図５に示すように新たなパスワードの設定を
行う。
モリデバイス１１１がアクセス権を制御している状態を
考える。このメモリデバイス１１１に対して、工場出荷
時のパスワードを用いてアクセス権を確立させる。アク
セス権が確立した後は、認証に用いたパスワードブロッ
クを除けば、自由にメモリデバイス１１１にアクセス可
能なので、図５に示すように新たなパスワードの設定を
行う。
【００３９】次に、一度アクセス権を解除する。アクセ
ス権を解除するには、例えば端末１０１からメモリデバ
イス１１１への電源供給をオフする方法がある。その
後、新たに設定したパスワードで再度、メモリデバイス
１１１に対して、アクセス権の確立を行う。この段階で
は、工場出荷時の旧パスワードは、アクティブなパスワ
ードでないので、上書きに対して制限がなく、図６に示
すように自由に書き換えることができる。このようにし
て、次々とパスワードを新規に発行できると共に旧パス
ワードは消去可能なため、メモリデバイス１１１が多く
のベンダーを経てもパスワードの強度が低下することが
ない。
ス権を解除するには、例えば端末１０１からメモリデバ
イス１１１への電源供給をオフする方法がある。その
後、新たに設定したパスワードで再度、メモリデバイス
１１１に対して、アクセス権の確立を行う。この段階で
は、工場出荷時の旧パスワードは、アクティブなパスワ
ードでないので、上書きに対して制限がなく、図６に示
すように自由に書き換えることができる。このようにし
て、次々とパスワードを新規に発行できると共に旧パス
ワードは消去可能なため、メモリデバイス１１１が多く
のベンダーを経てもパスワードの強度が低下することが
ない。
【００４０】また、不揮発性メモリブロック２０２は、
例えば強誘電体メモリ又はフラッシュメモリ等であり、
経時変化等による寿命がある。単一のパスワードの場
合、不慮の事故や経時変化等でパスワードが破壊される
可能性があり、メモリデバイス１１１へのアクセスが不
可能になる危険性を持っている。複数のパスワードを設
定すれば、仮に１個のパスワードが破壊されたとしても
他のパスワードを用いてアクセス権を確立することがで
きる。パスワードが破壊された場合には、パスワードの
認証に失敗する。そこで、パスワードの認証に失敗した
ときには、メモリデバイス１１１が寿命である可能性が
あることを示す警告信号を端末１０１に出力する。
例えば強誘電体メモリ又はフラッシュメモリ等であり、
経時変化等による寿命がある。単一のパスワードの場
合、不慮の事故や経時変化等でパスワードが破壊される
可能性があり、メモリデバイス１１１へのアクセスが不
可能になる危険性を持っている。複数のパスワードを設
定すれば、仮に１個のパスワードが破壊されたとしても
他のパスワードを用いてアクセス権を確立することがで
きる。パスワードが破壊された場合には、パスワードの
認証に失敗する。そこで、パスワードの認証に失敗した
ときには、メモリデバイス１１１が寿命である可能性が
あることを示す警告信号を端末１０１に出力する。
【００４１】具体的には、図２において、上記のよう
に、パスワード比較回路２１１は、入力パスワードレジ
スタ２１２のパスワードと記録パスワードレジスタ２１
３のパスワードとの比較を行い、不一致のときには、ス
テップＳ３１５で不揮発性失敗フラグ２１４に失敗情報
を記録する。
に、パスワード比較回路２１１は、入力パスワードレジ
スタ２１２のパスワードと記録パスワードレジスタ２１
３のパスワードとの比較を行い、不一致のときには、ス
テップＳ３１５で不揮発性失敗フラグ２１４に失敗情報
を記録する。
【００４２】アクセス権の確立に失敗した場合には、端
末１０１は、別のパスワードを用いて再度パスワードの
認証手続きを行う。その手続きにより、ステップＳ３１
４でアクセス権が確立されると、パスワード比較回路２
１１は、失敗フラグ２１４に失敗情報が記録されている
ときには、端末１０１に警告信号（不一致信号）ＷＲＮ
を出力し、失敗フラグ２１４をクリアする。端末１０１
は、警告信号ＷＲＮを受け取ると、メモリデバイス１１
１が寿命であるため、新規のメモリデバイス１１１を発
行する等の処理を行うことができる。
末１０１は、別のパスワードを用いて再度パスワードの
認証手続きを行う。その手続きにより、ステップＳ３１
４でアクセス権が確立されると、パスワード比較回路２
１１は、失敗フラグ２１４に失敗情報が記録されている
ときには、端末１０１に警告信号（不一致信号）ＷＲＮ
を出力し、失敗フラグ２１４をクリアする。端末１０１
は、警告信号ＷＲＮを受け取ると、メモリデバイス１１
１が寿命であるため、新規のメモリデバイス１１１を発
行する等の処理を行うことができる。
【００４３】以上のように、メモリデバイス１１１に複
数のパスワードを書き込んだ場合、パスワード認証が失
敗したら失敗フラグ２１４に失敗情報の書き込みを行
う。これにより、アクセス権の認証を複数のパスワード
で行う場合でも、いずれかのパスワードで認証作業が正
常に行われなかったという記録を残すことができる。こ
の失敗フラグ２１４の値を端末１０１に出力すること
で、メモリデバイス１１１の状態のモニタとして活用で
き、致命的なハード的な障害が起る前の早期の段階で、
メモリデバイス１１１の動作不安定性を確認することが
できる。
数のパスワードを書き込んだ場合、パスワード認証が失
敗したら失敗フラグ２１４に失敗情報の書き込みを行
う。これにより、アクセス権の認証を複数のパスワード
で行う場合でも、いずれかのパスワードで認証作業が正
常に行われなかったという記録を残すことができる。こ
の失敗フラグ２１４の値を端末１０１に出力すること
で、メモリデバイス１１１の状態のモニタとして活用で
き、致命的なハード的な障害が起る前の早期の段階で、
メモリデバイス１１１の動作不安定性を確認することが
できる。
【００４４】（第２の実施形態）図７は、本発明の第２
の実施形態によるメモリデバイス１１１の構成を示すブ
ロック図である。図７のメモリデバイス１１１は、図２
のメモリデバイス１１１に電池７０１を追加したもので
ある。電池７０１は、端末１０１から電源の供給が遮断
されても、揮発性認証フラグ２２５の記憶内容を保持す
るための電源を供給する。認証フラグ２２５に独立の電
源である電池７０１を設けることにより、認証手続きの
簡素化を図ることができる。端末１０１からメモリデバ
イス１１１へ電源の供給が途絶えた場合でも、認証フラ
グ２２２の認証情報が消失することがない。セキュリテ
ィのレベルが低くてよい場合は、繁雑となるパスワード
認証手続きを簡略化できるため、メモリデバイス１１１
の使い勝手が向上する。
の実施形態によるメモリデバイス１１１の構成を示すブ
ロック図である。図７のメモリデバイス１１１は、図２
のメモリデバイス１１１に電池７０１を追加したもので
ある。電池７０１は、端末１０１から電源の供給が遮断
されても、揮発性認証フラグ２２５の記憶内容を保持す
るための電源を供給する。認証フラグ２２５に独立の電
源である電池７０１を設けることにより、認証手続きの
簡素化を図ることができる。端末１０１からメモリデバ
イス１１１へ電源の供給が途絶えた場合でも、認証フラ
グ２２２の認証情報が消失することがない。セキュリテ
ィのレベルが低くてよい場合は、繁雑となるパスワード
認証手続きを簡略化できるため、メモリデバイス１１１
の使い勝手が向上する。
【００４５】具体的には、遊園地、レジャーランド又は
コンサート等のチケットとしてメモリデバイス１１１を
使用する場合である。この場合、例えば遊園地に入場す
る際に、一度だけパスワード認証手続きを行えばよい。
その後、チケットとしてのメモリデバイス１１１を、遊
園地内の乗り物に乗る度に、メモリデバイス１１１を端
末１０１に挿入して、乗車手続きを行う。この乗車処理
は、多数回行うことが多く、かつセキュリティのレベル
は比較的低くてよいので、乗車手続きの際にはパスワー
ド認証処理を省略し、乗車処理のみを行うことができ
る。
コンサート等のチケットとしてメモリデバイス１１１を
使用する場合である。この場合、例えば遊園地に入場す
る際に、一度だけパスワード認証手続きを行えばよい。
その後、チケットとしてのメモリデバイス１１１を、遊
園地内の乗り物に乗る度に、メモリデバイス１１１を端
末１０１に挿入して、乗車手続きを行う。この乗車処理
は、多数回行うことが多く、かつセキュリティのレベル
は比較的低くてよいので、乗車手続きの際にはパスワー
ド認証処理を省略し、乗車処理のみを行うことができ
る。
【００４６】図１のメモリデバイス１１１では、遊園地
に入場する際に端末１０１にメモリデバイス１１１を挿
入すると、パスワード認証が行われ、アクセス権が確立
される。しかし、入場処理が終了し、メモリデバイス１
１１が端末１０１から排出されると、電源の供給がなく
なり、認証フラグ２２５の内容は消失してしまう。その
ため、その後の乗車手続きの際には、まずアクセス権を
確立するための認証処理を行った後に、乗車処理をしな
ければならない。
に入場する際に端末１０１にメモリデバイス１１１を挿
入すると、パスワード認証が行われ、アクセス権が確立
される。しかし、入場処理が終了し、メモリデバイス１
１１が端末１０１から排出されると、電源の供給がなく
なり、認証フラグ２２５の内容は消失してしまう。その
ため、その後の乗車手続きの際には、まずアクセス権を
確立するための認証処理を行った後に、乗車処理をしな
ければならない。
【００４７】図７のメモリデバイス１１１では、入場処
理が終了し、メモリデバイス１１１が端末１０１から排
出されても、電池７０１の電源供給により、認証フラグ
２２５の内容は維持される。そのため、その後の乗車手
続きの際には、パスワード認証処理を省略し、乗車処理
のみを行うことができる。
理が終了し、メモリデバイス１１１が端末１０１から排
出されても、電池７０１の電源供給により、認証フラグ
２２５の内容は維持される。そのため、その後の乗車手
続きの際には、パスワード認証処理を省略し、乗車処理
のみを行うことができる。
【００４８】また、認証手続きを一度行えば、電池７０
１の電源供給が切れるまでメモリデバイス１１１を利用
することができる。電池７０１の寿命は、メモリデバイ
ス１１１の有効期限を意味する。電池７０１による電源
供給が途切れてしまった場合には、認証フラグ２２５の
認証情報が消失してしまうので、故意に電池を交換して
アクセス有効期限を延長させることはできない。
１の電源供給が切れるまでメモリデバイス１１１を利用
することができる。電池７０１の寿命は、メモリデバイ
ス１１１の有効期限を意味する。電池７０１による電源
供給が途切れてしまった場合には、認証フラグ２２５の
認証情報が消失してしまうので、故意に電池を交換して
アクセス有効期限を延長させることはできない。
【００４９】以上のように、第１及び第２の実施形態に
よれば、メモリデバイス１１１自身がパスワードによる
アクセス権の認証処理を行う。揮発性認証フラグ２２５
を設けることにより、メモリブロック２０２に保存され
ているデータの安全性を確保できる。また、パスワード
認証に失敗した場合には警告信号ＷＲＮを出力すること
により、メモリデバイス１１１が動作しなくなる前に、
動作不安定性を確認できるので、メモリデバイス１１１
の故障による時間的ロス等の不具合を最小限に抑えるこ
とができる。
よれば、メモリデバイス１１１自身がパスワードによる
アクセス権の認証処理を行う。揮発性認証フラグ２２５
を設けることにより、メモリブロック２０２に保存され
ているデータの安全性を確保できる。また、パスワード
認証に失敗した場合には警告信号ＷＲＮを出力すること
により、メモリデバイス１１１が動作しなくなる前に、
動作不安定性を確認できるので、メモリデバイス１１１
の故障による時間的ロス等の不具合を最小限に抑えるこ
とができる。
【００５０】また、認証に用いたパスワードの書き換え
を禁止することにより、メモリデバイス１１１へのアク
セス権を得る手段が消失しないため、不慮の事故等によ
るパスワード破壊が起ってメモリデバイス１１１が使用
不能になることを防止することができ、さらにパスワー
ド認証に失敗した場合に警告信号ＷＲＮを出力すること
ができるので、顧客は不安定な状態のメモリデバイス１
１１を使い続けることがない。
を禁止することにより、メモリデバイス１１１へのアク
セス権を得る手段が消失しないため、不慮の事故等によ
るパスワード破壊が起ってメモリデバイス１１１が使用
不能になることを防止することができ、さらにパスワー
ド認証に失敗した場合に警告信号ＷＲＮを出力すること
ができるので、顧客は不安定な状態のメモリデバイス１
１１を使い続けることがない。
【００５１】また、パスワードの保存場所は任意でよ
く、不要な(期限切れの)パスワードを消去できるので、
工場出荷時に書き込んだパスワードが漏れたとしても、
顧客側で新規にパスワードを書込み、さらに、工場出荷
時のパスワードを消去しておくことで、セキュリティを
維持でき、耐タンパー性を高度に保つことができる。
く、不要な(期限切れの)パスワードを消去できるので、
工場出荷時に書き込んだパスワードが漏れたとしても、
顧客側で新規にパスワードを書込み、さらに、工場出荷
時のパスワードを消去しておくことで、セキュリティを
維持でき、耐タンパー性を高度に保つことができる。
【００５２】なお、不揮発性メモリブロック２０２は、
例えば、強誘電体メモリ、フラッシュメモリ、相転移メ
モリ又はＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）
等であり、強誘電体メモリ又はフラッシュメモリが好ま
しく、強誘電体メモリがより好ましい。
例えば、強誘電体メモリ、フラッシュメモリ、相転移メ
モリ又はＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）
等であり、強誘電体メモリ又はフラッシュメモリが好ま
しく、強誘電体メモリがより好ましい。
【００５３】上記実施形態は、何れも本発明を実施する
にあたっての具体化の例を示したものに過ぎず、これら
によって本発明の技術的範囲が限定的に解釈されてはな
らないものである。すなわち、本発明はその技術思想、
またはその主要な特徴から逸脱することなく、様々な形
で実施することができる。
にあたっての具体化の例を示したものに過ぎず、これら
によって本発明の技術的範囲が限定的に解釈されてはな
らないものである。すなわち、本発明はその技術思想、
またはその主要な特徴から逸脱することなく、様々な形
で実施することができる。
【００５４】本発明の実施形態は、例えば以下のように
種々の適用が可能である。 （付記１）指定されたアドレスにデータ及びパスワード
を記憶するための不揮発性メモリと、外部から入力され
る第１のパスワードと前記不揮発性メモリに記憶されて
いる第２のパスワードとを比較するパスワード比較回路
と、前記比較により両者が一致しているときには、アク
セス権の確立が認証されたことを示す認証情報を記憶す
るための揮発性メモリと、前記揮発性メモリに認証情報
が記憶されているときのみ前記不揮発性メモリへの外部
からのアクセスを許可するアクセス制御回路とを有する
メモリデバイス。 （付記２）前記揮発性メモリは、外部から電源の供給を
受けているときは前記認証情報の記憶を保持し、外部か
らの電源の供給が遮断されると前記認証情報を消失する
付記１記載のメモリデバイス。 （付記３）前記パスワード比較回路は、前記揮発性メモ
リが認証情報を記憶していないときには、外部から第１
のパスワードの書き込み命令を受けると前記不揮発性メ
モリには書き込みを行わずに前記第１のパスワードを保
持し、続いて外部から前記不揮発性メモリの第１のアド
レスの読み出し命令を受けると前記不揮発性メモリの前
記第１のアドレスから第２のパスワードを読み出し、前
記第２のパスワードを外部に出力することなく前記第２
のパスワードを保持し、前記第１のパスワード及び前記
第２のパスワードを比較する付記１記載のメモリデバイ
ス。 （付記４）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から第２のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの前記第１のアドレスと前
記第２のアドレスとの比較を行い、両者が不一致のとき
のみ前記書き込み命令に応じた前記不揮発性メモリへの
書き込みを許可する付記３記載のメモリデバイス。 （付記５）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から前記不揮発性メモ
リの前記第１のアドレスとは異なる第３のアドレスへの
第３のパスワードの書き込み命令を受けると、前記不揮
発性メモリの前記第３のアドレスに前記第３のパスワー
ドを次回のパスワード認証から有効な新たなパスワード
として書き込むことを許可する付記４記載のメモリデバ
イス。 （付記６）前記不揮発性メモリは異なるアドレスに複数
のパスワードを記憶し、前記パスワード比較回路は前記
不揮発性メモリに記憶される複数のパスワードのうちの
いずれをもパスワードとして比較することが可能である
付記１記載のメモリデバイス。 （付記７）前記アクセス制御回路は、前記不揮発性メモ
リに記憶される複数のパスワードのうち、前記パスワー
ドの認証が行われたパスワードのアドレスとは異なるア
ドレスのパスワードの書き換え命令を外部から受ける
と、パスワードの書き換えを許可する付記６記載のメモ
リデバイス。 （付記８）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から第１のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの第２のアドレスと前記第
１のアドレスとの比較を行い、両者が不一致のときのみ
前記書き込み命令に応じた前記不揮発性メモリへの書き
込みを許可する付記１記載のメモリデバイス。 （付記９）前記パスワード比較回路は、両者のパスワー
ドが不一致のときには不一致信号を外部に出力する付記
１記載のメモリデバイス。 （付記１０）さらに、前記揮発性メモリの記憶内容を保
持するための電池を有する付記１記載のメモリデバイ
ス。 （付記１１）（ａ）外部から不揮発性メモリへの第１の
パスワードの書き込み命令を受けると不揮発性メモリに
は書き込みを行わずに前記第１のパスワードを保持する
ステップと、（ｂ）外部から不揮発性メモリの第１のア
ドレスの読み出し命令を受けると不揮発性メモリの前記
第１のアドレスから第２のパスワードを読み出し、前記
第２のパスワードを外部に出力することなく保持するス
テップと、（ｃ）前記第１のパスワード及び前記第２の
パスワードを比較するステップと、（ｄ）前記比較によ
り両者が一致しているときには、アクセス権の確立が認
証されたことを示す認証情報を揮発性メモリに記憶する
ステップと、（ｅ）前記揮発性メモリに認証情報が記憶
されているときのみ不揮発性メモリへの外部からのアク
セスを許可するステップとを有するメモリデバイスの制
御方法。 （付記１２）前記揮発性メモリは、外部から電源の供給
を受けているときは前記認証情報の記憶を保持し、外部
からの電源の供給が遮断されると前記認証情報を消失す
る付記１１記載のメモリデバイスの制御方法。 （付記１３）前記ステップ（ｅ）は、前記揮発性メモリ
に認証情報が記憶された後、外部から第２のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの第１のアドレスと前記第
２のアドレスとの比較を行い、両者が不一致のときのみ
前記書き込み命令に応じた前記不揮発性メモリへの書き
込みを許可する付記１１記載のメモリデバイスの制御方
法。 （付記１４）前記ステップ（ｅ）は、前記揮発性メモリ
に認証情報が記憶された後、外部から前記不揮発性メモ
リの前記第１のアドレスとは異なる第３のアドレスへの
第３のパスワードの書き込み命令を受けると、前記不揮
発性メモリの前記第３のアドレスに前記第３のパスワー
ドを次回のパスワード認証から有効な新たなパスワード
として書き込むことを許可する付記１３記載のメモリデ
バイスの制御方法。 （付記１５）前記不揮発性メモリは異なるアドレスに複
数のパスワードを記憶し、前記ステップ（ｃ）は前記不
揮発性メモリに記憶される複数のパスワードのうちのい
ずれをもパスワードとして比較することが可能である付
記１１記載のメモリデバイスの制御方法。 （付記１６）前記ステップ（ｅ）は、前記不揮発性メモ
リに記憶される複数のパスワードのうち、前記パスワー
ドの認証が行われたパスワードのアドレスとは異なるア
ドレスのパスワードの書き換え命令を外部から受ける
と、パスワードの書き換えを許可する付記１５記載のメ
モリデバイスの制御方法。 （付記１７）さらに、（ｆ）前記ステップ（ｃ）で両者
のパスワードが不一致のときには不一致信号を外部に出
力するステップを有する付記１１記載のメモリデバイス
の制御方法。
種々の適用が可能である。 （付記１）指定されたアドレスにデータ及びパスワード
を記憶するための不揮発性メモリと、外部から入力され
る第１のパスワードと前記不揮発性メモリに記憶されて
いる第２のパスワードとを比較するパスワード比較回路
と、前記比較により両者が一致しているときには、アク
セス権の確立が認証されたことを示す認証情報を記憶す
るための揮発性メモリと、前記揮発性メモリに認証情報
が記憶されているときのみ前記不揮発性メモリへの外部
からのアクセスを許可するアクセス制御回路とを有する
メモリデバイス。 （付記２）前記揮発性メモリは、外部から電源の供給を
受けているときは前記認証情報の記憶を保持し、外部か
らの電源の供給が遮断されると前記認証情報を消失する
付記１記載のメモリデバイス。 （付記３）前記パスワード比較回路は、前記揮発性メモ
リが認証情報を記憶していないときには、外部から第１
のパスワードの書き込み命令を受けると前記不揮発性メ
モリには書き込みを行わずに前記第１のパスワードを保
持し、続いて外部から前記不揮発性メモリの第１のアド
レスの読み出し命令を受けると前記不揮発性メモリの前
記第１のアドレスから第２のパスワードを読み出し、前
記第２のパスワードを外部に出力することなく前記第２
のパスワードを保持し、前記第１のパスワード及び前記
第２のパスワードを比較する付記１記載のメモリデバイ
ス。 （付記４）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から第２のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの前記第１のアドレスと前
記第２のアドレスとの比較を行い、両者が不一致のとき
のみ前記書き込み命令に応じた前記不揮発性メモリへの
書き込みを許可する付記３記載のメモリデバイス。 （付記５）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から前記不揮発性メモ
リの前記第１のアドレスとは異なる第３のアドレスへの
第３のパスワードの書き込み命令を受けると、前記不揮
発性メモリの前記第３のアドレスに前記第３のパスワー
ドを次回のパスワード認証から有効な新たなパスワード
として書き込むことを許可する付記４記載のメモリデバ
イス。 （付記６）前記不揮発性メモリは異なるアドレスに複数
のパスワードを記憶し、前記パスワード比較回路は前記
不揮発性メモリに記憶される複数のパスワードのうちの
いずれをもパスワードとして比較することが可能である
付記１記載のメモリデバイス。 （付記７）前記アクセス制御回路は、前記不揮発性メモ
リに記憶される複数のパスワードのうち、前記パスワー
ドの認証が行われたパスワードのアドレスとは異なるア
ドレスのパスワードの書き換え命令を外部から受ける
と、パスワードの書き換えを許可する付記６記載のメモ
リデバイス。 （付記８）前記アクセス制御回路は、前記揮発性メモリ
に認証情報が記憶された後、外部から第１のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの第２のアドレスと前記第
１のアドレスとの比較を行い、両者が不一致のときのみ
前記書き込み命令に応じた前記不揮発性メモリへの書き
込みを許可する付記１記載のメモリデバイス。 （付記９）前記パスワード比較回路は、両者のパスワー
ドが不一致のときには不一致信号を外部に出力する付記
１記載のメモリデバイス。 （付記１０）さらに、前記揮発性メモリの記憶内容を保
持するための電池を有する付記１記載のメモリデバイ
ス。 （付記１１）（ａ）外部から不揮発性メモリへの第１の
パスワードの書き込み命令を受けると不揮発性メモリに
は書き込みを行わずに前記第１のパスワードを保持する
ステップと、（ｂ）外部から不揮発性メモリの第１のア
ドレスの読み出し命令を受けると不揮発性メモリの前記
第１のアドレスから第２のパスワードを読み出し、前記
第２のパスワードを外部に出力することなく保持するス
テップと、（ｃ）前記第１のパスワード及び前記第２の
パスワードを比較するステップと、（ｄ）前記比較によ
り両者が一致しているときには、アクセス権の確立が認
証されたことを示す認証情報を揮発性メモリに記憶する
ステップと、（ｅ）前記揮発性メモリに認証情報が記憶
されているときのみ不揮発性メモリへの外部からのアク
セスを許可するステップとを有するメモリデバイスの制
御方法。 （付記１２）前記揮発性メモリは、外部から電源の供給
を受けているときは前記認証情報の記憶を保持し、外部
からの電源の供給が遮断されると前記認証情報を消失す
る付記１１記載のメモリデバイスの制御方法。 （付記１３）前記ステップ（ｅ）は、前記揮発性メモリ
に認証情報が記憶された後、外部から第２のアドレスへ
の書き込み命令を受けると、前記第２のパスワードが記
憶されている不揮発性メモリの第１のアドレスと前記第
２のアドレスとの比較を行い、両者が不一致のときのみ
前記書き込み命令に応じた前記不揮発性メモリへの書き
込みを許可する付記１１記載のメモリデバイスの制御方
法。 （付記１４）前記ステップ（ｅ）は、前記揮発性メモリ
に認証情報が記憶された後、外部から前記不揮発性メモ
リの前記第１のアドレスとは異なる第３のアドレスへの
第３のパスワードの書き込み命令を受けると、前記不揮
発性メモリの前記第３のアドレスに前記第３のパスワー
ドを次回のパスワード認証から有効な新たなパスワード
として書き込むことを許可する付記１３記載のメモリデ
バイスの制御方法。 （付記１５）前記不揮発性メモリは異なるアドレスに複
数のパスワードを記憶し、前記ステップ（ｃ）は前記不
揮発性メモリに記憶される複数のパスワードのうちのい
ずれをもパスワードとして比較することが可能である付
記１１記載のメモリデバイスの制御方法。 （付記１６）前記ステップ（ｅ）は、前記不揮発性メモ
リに記憶される複数のパスワードのうち、前記パスワー
ドの認証が行われたパスワードのアドレスとは異なるア
ドレスのパスワードの書き換え命令を外部から受ける
と、パスワードの書き換えを許可する付記１５記載のメ
モリデバイスの制御方法。 （付記１７）さらに、（ｆ）前記ステップ（ｃ）で両者
のパスワードが不一致のときには不一致信号を外部に出
力するステップを有する付記１１記載のメモリデバイス
の制御方法。
【００５５】
【発明の効果】以上説明したように、メモリデバイス自
身がパスワードによるアクセス権の認証処理を行う。パ
スワードが一致したときに、アクセス権の確立を示す認
証情報が揮発性メモリに記憶され、外部からのアクセス
が許可される。揮発性メモリは、電源の供給を受けてい
るときは認証情報の記憶を保持し、電源の供給が遮断さ
れると認証情報を消失するので、電源の供給が遮断され
た後はアクセスが許可されず、高度のセキュリティ管理
を行うことができる。
身がパスワードによるアクセス権の認証処理を行う。パ
スワードが一致したときに、アクセス権の確立を示す認
証情報が揮発性メモリに記憶され、外部からのアクセス
が許可される。揮発性メモリは、電源の供給を受けてい
るときは認証情報の記憶を保持し、電源の供給が遮断さ
れると認証情報を消失するので、電源の供給が遮断され
た後はアクセスが許可されず、高度のセキュリティ管理
を行うことができる。
【図１】本発明の第１の実施形態によるメモリデバイス
及び端末の構成を示すブロック図である。
及び端末の構成を示すブロック図である。
【図２】第１の実施形態によるメモリデバイスの構成を
示すブロック図である。
示すブロック図である。
【図３】パスワードの認証方法の手順を示すフローチャ
ートである。
ートである。
【図４】認証されたパスワードの書き換えを防止するた
めの処理を示すフローチャートである。
めの処理を示すフローチャートである。
【図５】新しいパスワードの設定手続きを示すフローチ
ャートである。
ャートである。
【図６】旧パスワードの消去手続きを示すフローチャー
トである。
トである。
【図７】本発明の第２の実施形態によるメモリデバイス
の構成を示すブロック図である。
の構成を示すブロック図である。
１０１ 端末
１０２ 電源回路
１０３ メモリ制御回路
１１１ メモリデバイス
２０１ メモリブロック周辺回路
２０２ 不揮発性メモリブロック
２１１ パスワード比較回路
２１２ 入力パスワードレジスタ
２１３ 記録パスワードレジスタ
２１４ 失敗レジスタ
２２１ アクセス制御回路
２２２ アドレス比較回路
２２３ パスワードアドレスレジスタ
２２４ 入力アドレスレジスタ
２２５ 揮発性認証フラグ
２３１ Ｉ／Ｏインタフェース
７０１ 電池
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B017 AA03 BA05 BA06 CA05
5B035 BB09 BB11 CA11 CA12 CA29
CA38
5J104 AA07 KA01 NA05 NA27 NA38
Claims (10)
- 【請求項１】 指定されたアドレスにデータ及びパスワ
ードを記憶するための不揮発性メモリと、 外部から入力される第１のパスワードと前記不揮発性メ
モリに記憶されている第２のパスワードとを比較するパ
スワード比較回路と、 前記比較により両者が一致しているときには、アクセス
権の確立が認証されたことを示す認証情報を記憶するた
めの揮発性メモリと、 前記揮発性メモリに認証情報が記憶されているときのみ
前記不揮発性メモリへの外部からのアクセスを許可する
アクセス制御回路とを有するメモリデバイス。 - 【請求項２】 前記揮発性メモリは、外部から電源の供
給を受けているときは前記認証情報の記憶を保持し、外
部からの電源の供給が遮断されると前記認証情報を消失
する請求項１記載のメモリデバイス。 - 【請求項３】 前記パスワード比較回路は、前記揮発性
メモリが認証情報を記憶していないときには、外部から
第１のパスワードの書き込み命令を受けると前記不揮発
性メモリには書き込みを行わずに前記第１のパスワード
を保持し、外部から前記不揮発性メモリの第１のアドレ
スの読み出し命令を受けると前記不揮発性メモリの前記
第１のアドレスから第２のパスワードを読み出し、前記
第２のパスワードを外部に出力することなく前記第２の
パスワードを保持し、前記第１のパスワード及び前記第
２のパスワードを比較する請求項１記載のメモリデバイ
ス。 - 【請求項４】 前記アクセス制御回路は、前記揮発性メ
モリに認証情報が記憶された後、外部から第２のアドレ
スへの書き込み命令を受けると、前記第２のパスワード
が記憶されている不揮発性メモリの前記第１のアドレス
と前記第２のアドレスとの比較を行い、両者が不一致の
ときのみ前記書き込み命令に応じた前記不揮発性メモリ
への書き込みを許可する請求項３記載のメモリデバイ
ス。 - 【請求項５】 前記アクセス制御回路は、前記揮発性メ
モリに認証情報が記憶された後、外部から前記不揮発性
メモリの前記第１のアドレスとは異なる第３のアドレス
への第３のパスワードの書き込み命令を受けると、前記
不揮発性メモリの前記第３のアドレスに前記第３のパス
ワードを次回のパスワード認証から有効な新たなパスワ
ードとして書き込むことを許可する請求項４記載のメモ
リデバイス。 - 【請求項６】 前記不揮発性メモリは異なるアドレスに
複数のパスワードを記憶し、前記パスワード比較回路は
前記不揮発性メモリに記憶される複数のパスワードのう
ちのいずれをもパスワードとして比較することが可能で
ある請求項１記載のメモリデバイス。 - 【請求項７】 前記アクセス制御回路は、前記不揮発性
メモリに記憶される複数のパスワードのうち、前記パス
ワードの認証が行われたパスワードのアドレスとは異な
るアドレスのパスワードの書き換え命令を外部から受け
ると、パスワードの書き換えを許可する請求項６記載の
メモリデバイス。 - 【請求項８】 前記パスワード比較回路は、両者のパス
ワードが不一致のときには不一致信号を外部に出力する
請求項１記載のメモリデバイス。 - 【請求項９】 さらに、外部から電源の供給が遮断され
ても前記揮発性メモリの記憶内容を保持するための電池
を有する請求項１記載のメモリデバイス。 - 【請求項１０】 （ａ）外部から不揮発性メモリへの第
１のパスワードの書き込み命令を受けると不揮発性メモ
リには書き込みを行わずに前記第１のパスワードを保持
するステップと、 （ｂ）外部から不揮発性メモリの第１のアドレスの読み
出し命令を受けると不揮発性メモリの前記第１のアドレ
スから第２のパスワードを読み出し、前記第２のパスワ
ードを外部に出力することなく保持するステップと、 （ｃ）前記第１のパスワード及び前記第２のパスワード
を比較するステップと、 （ｄ）前記比較により両者が一致しているときには、ア
クセス権の確立が認証されたことを示す認証情報を揮発
性メモリに記憶するステップと、 （ｅ）前記揮発性メモリに認証情報が記憶されていると
きのみ不揮発性メモリへの外部からのアクセスを許可す
るステップとを有するメモリデバイスの制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134111A JP2003331241A (ja) | 2002-05-09 | 2002-05-09 | メモリデバイス及びその制御方法 |
| US10/393,974 US20030212871A1 (en) | 2002-05-09 | 2003-03-24 | Memory device and method of controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134111A JP2003331241A (ja) | 2002-05-09 | 2002-05-09 | メモリデバイス及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003331241A true JP2003331241A (ja) | 2003-11-21 |
Family
ID=29397446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002134111A Pending JP2003331241A (ja) | 2002-05-09 | 2002-05-09 | メモリデバイス及びその制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030212871A1 (ja) |
| JP (1) | JP2003331241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348012C (zh) * | 2003-12-05 | 2007-11-07 | 夏普株式会社 | 数据处理设备 |
| JP2013178641A (ja) * | 2012-02-28 | 2013-09-09 | Fujitsu Frontech Ltd | ラベル発行装置、ラベル発行プログラム、およびラベル発行方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065621B2 (en) * | 2003-02-18 | 2006-06-20 | Takashi Hidai | System and method for implementing a hidden address in a communication module |
| US20070130425A1 (en) * | 2004-05-25 | 2007-06-07 | Eiji Ueda | Semiconductor memory card |
| JP2006079520A (ja) * | 2004-09-13 | 2006-03-23 | Aruze Corp | 情報処理装置 |
| WO2006067729A1 (en) | 2004-12-21 | 2006-06-29 | Philips Intellectual Property & Standards Gmbh | Integrated circuit with improved device security |
| JP2006189999A (ja) * | 2005-01-04 | 2006-07-20 | Fujitsu Ltd | セキュリティ管理方法、プログラム及び情報機器 |
| WO2006090322A1 (en) * | 2005-02-22 | 2006-08-31 | Koninklijke Philips Electronics, N.V. | System and method for transferring media rights under predetermined conditions |
| EP2016593B1 (en) * | 2006-04-20 | 2014-11-05 | NVE Corporation | Enclosure tamper detection and protection |
| US8782367B2 (en) * | 2006-12-20 | 2014-07-15 | Stmicroelectronics S.A. | Memory area protection circuit |
| JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ｒａｍ |
| US8294577B2 (en) | 2007-03-09 | 2012-10-23 | Nve Corporation | Stressed magnetoresistive tamper detection devices |
| US7831936B2 (en) * | 2007-12-19 | 2010-11-09 | International Business Machines Corporation | Structure for a system for controlling access to addressable integrated circuits |
| US20090164744A1 (en) * | 2007-12-24 | 2009-06-25 | Unity Semiconductor Corporation | Memory access protection |
| US8695085B2 (en) * | 2009-01-09 | 2014-04-08 | Ricoh Company, Ltd. | Self-protecting storage |
| US9053317B2 (en) * | 2013-02-28 | 2015-06-09 | Winbond Electronics Corporation | Nonvolatile memory device having authentication, and methods of operation and manufacture thereof |
| US10452567B2 (en) | 2013-04-29 | 2019-10-22 | Hewlett Packard Enterprise Development Lp | Non-volatile memory to store resettable data |
| TWI640895B (zh) * | 2013-07-12 | 2018-11-11 | 華邦電子股份有限公司 | 可認證的非揮發性記憶體元件及其操作及製造方法 |
| EP3291184B1 (en) * | 2016-09-02 | 2023-06-07 | Assa Abloy AB | Resetting access to an access object |
| US10691447B2 (en) * | 2016-10-07 | 2020-06-23 | Blackberry Limited | Writing system software on an electronic device |
| US10387333B2 (en) * | 2017-01-05 | 2019-08-20 | Qualcomm Incorporated | Non-volatile random access memory with gated security access |
| US10591975B2 (en) * | 2017-10-30 | 2020-03-17 | Qualcomm Incorporated | Memory access management for low-power use cases of a system on chip via secure non-volatile random access memory |
| US10812267B2 (en) * | 2018-11-05 | 2020-10-20 | International Business Machines Corporation | Secure password lock and recovery |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974513A (en) * | 1993-11-04 | 1999-10-26 | Hitachi Maxell, Ltd. | IC memory card having read/write inhibit capabilities |
| GB9323453D0 (en) * | 1993-11-13 | 1994-01-05 | Calluna Tech Ltd | Security system for portable hard disk drive |
| AU1265195A (en) * | 1993-12-06 | 1995-06-27 | Telequip Corporation | Secure computer memory card |
| JP3120749B2 (ja) * | 1997-03-04 | 2000-12-25 | 日本電気株式会社 | 携帯端末装置の脱着式記憶装置 |
| JP3793629B2 (ja) * | 1997-10-30 | 2006-07-05 | 沖電気工業株式会社 | メモリカードとメモリカード装置 |
| DE69837113T2 (de) * | 1998-01-20 | 2007-06-06 | Fujitsu Ltd., Kawasaki | Datenspeicheranordnung und Steuerverfahren dafür |
| US6681304B1 (en) * | 2000-06-30 | 2004-01-20 | Intel Corporation | Method and device for providing hidden storage in non-volatile memory |
| US20020124175A1 (en) * | 2001-03-02 | 2002-09-05 | Seiko Epson Corporation | Data processing system utilizing discrete operating device |
| JP4064703B2 (ja) * | 2001-05-31 | 2008-03-19 | セイコーインスツル株式会社 | 半導体記憶装置 |
| US6845908B2 (en) * | 2002-03-18 | 2005-01-25 | Hitachi Semiconductor (America) Inc. | Storage card with integral file system, access control and cryptographic support |
-
2002
- 2002-05-09 JP JP2002134111A patent/JP2003331241A/ja active Pending
-
2003
- 2003-03-24 US US10/393,974 patent/US20030212871A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348012C (zh) * | 2003-12-05 | 2007-11-07 | 夏普株式会社 | 数据处理设备 |
| JP2013178641A (ja) * | 2012-02-28 | 2013-09-09 | Fujitsu Frontech Ltd | ラベル発行装置、ラベル発行プログラム、およびラベル発行方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030212871A1 (en) | 2003-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003331241A (ja) | メモリデバイス及びその制御方法 | |
| KR100456734B1 (ko) | 반도체장치및전자기기 | |
| US8255655B2 (en) | Authentication and securing of write-once, read-many (WORM) memory devices | |
| KR100413028B1 (ko) | 반도체 장치 및 이에 사용되는 제어장치 | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| KR100813629B1 (ko) | 향상된 섹터 보호 스킴 | |
| JPH09212427A (ja) | 取り外し可能なハード・ドライブに対するパスワード保護 | |
| US20060064762A1 (en) | System and method for managing expiration date for use of contents in removable media | |
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| US6498748B2 (en) | Nonvolatile memory with illegitimate read preventing capability | |
| KR100830910B1 (ko) | 반도체 기억장치 | |
| US20060221718A1 (en) | Memory module and memory system having data protection function, and method for controlling the memory module | |
| JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
| US7167943B2 (en) | Memory apparatus | |
| US8424081B2 (en) | Disk unit, magnetic disk unit and information storage unit | |
| US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| JP2007035136A (ja) | 外付けハードディスク記憶装置、外付けハードディスク記憶装置の制御方法および外付けハードディスク記憶装置の制御プログラム | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| JPH07175725A (ja) | 半導体記憶装置 | |
| US10719615B2 (en) | Information processing apparatus, reading control method, and computer readable storage medium | |
| JPH1185620A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JP2002007372A (ja) | 半導体装置 | |
| JP2000347944A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |