JP2003319133A - Image forming apparatus and method for controlling clock thereof - Google Patents
Image forming apparatus and method for controlling clock thereofInfo
- Publication number
- JP2003319133A JP2003319133A JP2002116196A JP2002116196A JP2003319133A JP 2003319133 A JP2003319133 A JP 2003319133A JP 2002116196 A JP2002116196 A JP 2002116196A JP 2002116196 A JP2002116196 A JP 2002116196A JP 2003319133 A JP2003319133 A JP 2003319133A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- signal
- forming apparatus
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimiles In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は周波数が段階的に変
更するクロック信号を用いてアナログ信号を処理する画
像形成装置及びそのクロック制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus for processing an analog signal by using a clock signal whose frequency changes stepwise and a clock control method therefor.
【０００２】[0002]
【従来の技術】従来、画像形成装置は高い発振精度を有
するクロックにより生成された制御・駆動クロック信号
を用いて、各部の動作制御が行われるように構成されて
いるものが主流であった。2. Description of the Related Art Conventionally, an image forming apparatus has been mainly configured to control the operation of each part by using a control / drive clock signal generated by a clock having high oscillation accuracy.
【０００３】しかし、近年、画像形成装置をはじめとす
るディジタル電子機器の動作時に発生する放射ノイズの
抑制に対する規制が厳しくなっており、一方で、機器の
高速化、複雑化に伴い放射ノイズ対策に要する負荷はま
すます重くなっている。その放射ノイズの対策手段とし
て、周波数拡散技術が用いられている。周波数拡散技術
はクロック発振周波数に周期的に変調をかけ、特定周波
数の幅射強度のピーク値を低下させる効果を有してい
る。However, in recent years, regulations on the suppression of radiation noise generated during the operation of digital electronic equipment such as image forming apparatuses have become strict, and on the other hand, as the equipment becomes faster and more complicated, radiation noise countermeasures are taken. The required load is getting heavier. As a measure against the radiated noise, frequency spread technology is used. The frequency spreading technique has the effect of periodically modulating the clock oscillation frequency and reducing the peak value of the radiant intensity of the specific frequency.
【０００４】図１は従来一般的に使用されている周波数
拡散技術を使用したクロック信号発生部の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing a configuration of a clock signal generating section using a frequency spreading technique which is generally used conventionally.
【０００５】同図において、クロック信号発生部１００
は、発振器１０１と周波数拡散回路１０２と駆動・制御
クロック発生部１０３で構成される。発振器１０１は水
晶発振器や水晶発振子を有する発振手段である。In the figure, a clock signal generator 100
Is composed of an oscillator 101, a frequency spreading circuit 102, and a driving / control clock generating unit 103. The oscillator 101 is an oscillating means having a crystal oscillator or a crystal oscillator.
【０００６】図２は、発振器１０１及び周波数拡散回路
１０２により出力されるクロック信号の出力タイミング
を示すタイミングチャートであり、図２（ａ）は発振器
１０１から出力されるクロック信号、図２（ｂ）は周波
数拡散回路１０２から出力されるクロック信号を示して
いる。FIG. 2 is a timing chart showing the output timing of the clock signal output by the oscillator 101 and the frequency spreading circuit 102. FIG. 2A is a clock signal output by the oscillator 101, and FIG. Indicates a clock signal output from the frequency spreading circuit 102.
【０００７】発振器１０１は、一般に発振精度の高いも
のが用いられる。周波数拡散回路１０２は、図２（ａ）
及び（ｂ）に示すように、発振器１０１から出力された
クロック信号の周波数を少しずつ変化させながら発振し
ている。周波数拡散回路１０２の出力信号の周波数は、
発振器１０１の出力信号の周波数（基準周波数）を中心
として、所定の幅で連続的に変化するように制御されて
いる。図２（ｃ）はこのような周波数変化を表したもの
である。周波数拡散回路１０２から出力されるクロック
信号は、図２（ｃ）に示すように、クロック信号の周期
が短くなる方向（高周波側へ変調）への所定の変調幅分
だけ変化した後、同じ特性カーブに沿って、クロック信
号の周期が長くなる方向（低周波側へ変調）へ所定の変
調幅分だけ変化して基準周波数の発振に戻るという変調
サイクルを繰り返す。As the oscillator 101, one having a high oscillation accuracy is generally used. The frequency spreading circuit 102 is shown in FIG.
As shown in (b) and (b), the oscillator 101 oscillates while gradually changing the frequency of the clock signal output from the oscillator 101. The frequency of the output signal of the frequency spreading circuit 102 is
The frequency of the output signal of the oscillator 101 (reference frequency) is controlled as a center so as to continuously change within a predetermined width. FIG. 2C shows such a frequency change. As shown in FIG. 2C, the clock signal output from the frequency spread circuit 102 has the same characteristics after being changed by a predetermined modulation width in the direction in which the cycle of the clock signal becomes shorter (modulation to the high frequency side). Along the curve, the modulation cycle in which the period of the clock signal becomes longer (modulation to the low frequency side) is changed by a predetermined modulation width and the oscillation returns to the reference frequency is repeated.
【０００８】発振器１０１に基準周波数のクロック信号
と周波数拡散回路１０２により周波数拡散されたクロッ
ク信号とで放射ノイズを比較すると、図３に示すような
結果が得られる。同図において１０４は発振器１０１か
ら出力される基準周波数のクロック信号のスペクトル波
形であり、１０５は周波数拡散回路１０２から出力され
るクロック信号のスペクトル波形である。同図に示すよ
うに、発振器１０１から出力される基準周波数のクロッ
ク信号の波形１０４は固有周波数でピークが立ってい
る。それに対し、周波数拡散回路１０２から出力される
クロック信号の波形１０５では、帯域幅が広がり、ピー
クレベルが減少している。When radiation noise is compared between the clock signal of the reference frequency in the oscillator 101 and the clock signal frequency-spread by the frequency spreading circuit 102, the result shown in FIG. 3 is obtained. In the figure, 104 is a spectrum waveform of the clock signal of the reference frequency output from the oscillator 101, and 105 is a spectrum waveform of the clock signal output from the frequency spreading circuit 102. As shown in the figure, the waveform 104 of the reference frequency clock signal output from the oscillator 101 has a peak at the natural frequency. On the other hand, in the waveform 105 of the clock signal output from the frequency spreading circuit 102, the bandwidth is widened and the peak level is reduced.
【０００９】図１において、周波数拡散回路１０２にお
いて周波数拡散されたクロック信号は、駆動・制御クロ
ック信号発生器１０３に入力される。駆動・制御クロッ
ク信号発生器１０３から出力される各種駆動・制御クロ
ック信号は、すべて周波数拡散されたクロック信号とし
て出力される。したがって、本クロック信号発生部１０
０を採用する画像形成装置全体のノイズ低減効果が得ら
れる。In FIG. 1, the clock signal that has been frequency-spread by the frequency spread circuit 102 is input to the drive / control clock signal generator 103. All the various drive / control clock signals output from the drive / control clock signal generator 103 are output as frequency-spread clock signals. Therefore, the clock signal generator 10
The noise reduction effect of the entire image forming apparatus adopting 0 can be obtained.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、周波数
拡散をアナログ信号処理に使用した場合、ＣＣＤライン
センサのようなディジタル回路によって駆動し、かつク
ロック信号の位相関係とパルス幅とに関連したアナログ
信号が出力されるデバイスの出力信号を処理する場合に
は、ＣＣＤラインセンサの駆動クロック信号の周波数拡
散の影響によって微妙に変化するＣＣＤラインセンサの
出力信号波形と、サンプリング位置のデータ変動の影響
から、周波数拡散の周期に応答したビートノイズが発生
し、画像形成時にビートノイズが含まれた画像を形成し
てしまう場合があるという問題があった。However, when frequency spreading is used for analog signal processing, an analog signal driven by a digital circuit such as a CCD line sensor and related to the phase relationship and the pulse width of the clock signal is generated. When processing the output signal of the output device, the frequency of the output signal waveform of the CCD line sensor that slightly changes due to the influence of the frequency spread of the drive clock signal of the CCD line sensor and the influence of the data fluctuation of the sampling position. There is a problem that beat noise is generated in response to the diffusion period, and an image including the beat noise may be formed during image formation.
【００１１】図４は周波数拡散を用いた画像形成装置に
おいて行われるアナログ信号処理系の信号出力タイミン
グを示す図である。図４（ａ）はＣＣＤラインセンサの
出力信号の出力タイミング（ＣＣＤラインセンサにより
読み取られた一画素分の画像データ信号）を示し、図４
（ｂ）はＣＣＤラインセンサの出力信号のうちフィード
スルー部分（基準レベル）をサンプリングするＳ／Ｈ−
Ｆパルスの出力タイミングを示し、図４（ｃ）はＣＣＤ
ラインセンサの出力信号のうちデータをサンプリングす
るＳ／Ｈ−Ｄパルスの出力タイミングを示し、図４
（ｄ）はサンプルホールドした結果得られる画像データ
信号を示し、図４（ｅ）は各々の制御信号の動作周波数
が刻々と変化している状態を示している。FIG. 4 is a diagram showing the signal output timing of the analog signal processing system performed in the image forming apparatus using frequency spreading. FIG. 4A shows the output timing of the output signal of the CCD line sensor (the image data signal of one pixel read by the CCD line sensor).
(B) S / H- for sampling the feedthrough portion (reference level) of the output signal of the CCD line sensor
The output timing of the F pulse is shown, and FIG. 4C shows the CCD.
FIG. 4 shows the output timing of the S / H-D pulse for sampling data in the output signal of the line sensor.
FIG. 4D shows an image data signal obtained as a result of sample hold, and FIG. 4E shows a state in which the operating frequency of each control signal changes moment by moment.
【００１２】周波数変調技術を用いることにより、ＣＣ
Ｄラインセンサの駆動クロック信号は周波数拡散周期に
沿って周波数変調され、一画素毎に微妙ながら出力信号
幅が変化する。また、ＣＣＤラインセンサの出力信号波
形は、図示しない出力段転送クロック、出力段の残留電
荷をリセットするリセットパルスのパルス幅、または位
相関係によって変化する。したがって、図４（ａ）に示
すように、ＣＣＤラインセンサの出力信号の基準レベル
及びデータレベルはいずれもその波形が変化する。ま
た、図４（ｂ）及び（ｃ）に示すように、ＣＣＤの出力
信号のフィードスルー部分（基準レベル）をサンプリン
グするＳ／Ｈ−Ｆパルス及びデータをサンプリングする
Ｓ／Ｈ−Ｄパルスは、そのパルス幅及びサンプリング位
置に微妙な変化が生じる。結果として、図４（ｄ）に示
すように、サンプルホールドした結果得られる出力信号
は、周波数拡散に応答したビートノイズが載った信号と
なる。このようなビートノイズを含む出力信号に基づい
て画像形成処理を行った場合には、ビートノイズを含ん
だ画像が形成されることになる。By using frequency modulation techniques, CC
The drive clock signal of the D line sensor is frequency-modulated along the frequency spreading period, and the output signal width changes subtly for each pixel. The output signal waveform of the CCD line sensor changes depending on the output stage transfer clock (not shown), the pulse width of the reset pulse for resetting the residual charge in the output stage, or the phase relationship. Therefore, as shown in FIG. 4A, the waveforms of both the reference level and the data level of the output signal of the CCD line sensor change. Further, as shown in FIGS. 4B and 4C, the S / H-F pulse for sampling the feedthrough portion (reference level) of the output signal of the CCD and the S / H-D pulse for sampling the data are Subtle changes occur in the pulse width and sampling position. As a result, as shown in FIG. 4D, the output signal obtained as a result of sample-holding becomes a signal on which beat noise responsive to frequency spreading is placed. When the image forming process is performed based on the output signal including the beat noise, an image including the beat noise is formed.
【００１３】本発明は、上記問題点を解決するためにな
されたもので、周波数拡散技術を用いて画像データを処
理する画像形成装置において、ビートノイズを抑制し、
良好な画像形成を行うことができる画像形成装置及びそ
のクロック制御方法を提供することを目的とする。The present invention has been made to solve the above problems, and suppresses beat noise in an image forming apparatus that processes image data using a frequency spreading technique.
An object of the present invention is to provide an image forming apparatus capable of forming an excellent image and a clock control method thereof.
【００１４】[0014]
【課題を解決するための手段】本発明は上記課題を解決
するために以下（１）〜（６）の構成を備えるものであ
る。In order to solve the above problems, the present invention has the following constitutions (1) to (6).
【００１５】（１）所定周期で基準クロックを発振させ
る手段と、前記発振手段により発振された基準クロック
の周波数を所定の周期で段階的に変更する周波数拡散手
段と、前記周波数拡散手段により周波数が段階的に変更
されるクロック信号を用いて、制御クロックを生成する
制御クロック生成手段と、前記周波数拡散手段による前
記クロック信号の周波数の段階的な変更を所定のタイミ
ングで行う手段と、を備えたことを特徴とする画像形成
装置。(1) Means for oscillating a reference clock at a predetermined cycle, frequency spreading means for stepwise changing the frequency of the reference clock oscillated by the oscillating means, and frequency spreading by the frequency spreading means A control clock generating means for generating a control clock using the clock signal which is changed stepwise, and a means for stepwise changing the frequency of the clock signal by the frequency spreading means at a predetermined timing are provided. An image forming apparatus characterized by the above.
【００１６】（２）基準クロックを用いて作成された基
準信号を発生させる基準信号発生手段を備え、前記クロ
ック信号の周波数の段階的な変更を所定のタイミングで
行う手段は、前記基準信号発生手段により発生された基
準信号を用いて行うように構成されることを特徴とする
請求項１記載の画像形成装置。(2) A reference signal generating means for generating a reference signal generated by using a reference clock is provided, and the means for stepwise changing the frequency of the clock signal at a predetermined timing is the reference signal generating means. The image forming apparatus according to claim 1, wherein the image forming apparatus is configured to perform by using a reference signal generated by.
【００１７】（３）前記所定のタイミングは、１ライン
分の画像データの読み取りが終了したタイミングである
ことを特徴とする上記（１）又は（２）記載の画像形成
装置。(3) The image forming apparatus according to (1) or (2), wherein the predetermined timing is a timing at which the reading of the image data for one line is completed.
【００１８】（４）所定周期で基準クロックを発振し、
前記発振された基準クロックの周波数を所定のタイミン
グで段階的に変更し、前記周波数が段階的に変更される
クロック信号を用いて制御クロックを生成するように構
成される画像形成装置のクロック制御方法において、前
記クロック信号の周波数の段階的な変更を所定のタイミ
ングで行うことを特徴とするクロック制御方法。(4) The reference clock is oscillated at a predetermined cycle,
A clock control method for an image forming apparatus configured to change the frequency of the oscillated reference clock stepwise at a predetermined timing and generate a control clock using a clock signal whose frequency is changed stepwise. In the clock control method, the frequency of the clock signal is changed stepwise at a predetermined timing.
【００１９】（５）前記基準クロックを用いて生成され
た基準信号を発生し、前記発生された基準信号を用い
て、前記クロック信号の周波数を段階的に変更すること
を特徴とする上記（４）記載のクロック制御方法。(5) A reference signal generated by using the reference clock is generated, and the frequency of the clock signal is changed stepwise by using the generated reference signal. ) The described clock control method.
【００２０】（６）前記所定のタイミングは、１ライン
分の画像データの読み取りが終了したタイミングである
ことを特徴とする上記（５）記載のクロック制御方法。(6) The clock control method according to (5), wherein the predetermined timing is a timing at which the reading of the image data for one line is completed.
【００２１】[0021]
【発明の実施形態】以下、図を参照して、本発明の実施
形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２２】本実施形態では、ＣＣＤラインセンサの出
力信号に載る周波数拡散に応答したノイズを排除するた
めに、段階的に周波数変調するクロック信号を用い、Ｃ
ＣＤラインセンサの蓄積時間に同期した駆動・制御クロ
ックの発生を制御するように構成された回路を採用す
る。In the present embodiment, in order to eliminate the noise in the output signal of the CCD line sensor in response to the frequency spread, a clock signal which is frequency-modulated stepwise is used, and C
A circuit configured to control the generation of a drive / control clock synchronized with the accumulation time of the CD line sensor is adopted.
【００２３】図５は、そのようなクロック生成部を採用
する画像形成装置の構成の一部を示すブロック図であ
る。FIG. 5 is a block diagram showing a part of the configuration of an image forming apparatus which employs such a clock generating section.
【００２４】同図において、４０１は一定周期でクロッ
ク信号を発振する発振器であり、図１に示した発振器１
０１と同様のものである。In the figure, reference numeral 401 denotes an oscillator that oscillates a clock signal at a constant cycle. The oscillator 1 shown in FIG.
The same as 01.
【００２５】４０２は周波数拡散回路の他、ＰＬＬ回
路、逓倍駆動回路、カヴンタ回路、比較回路を内蔵し
た、複数種類の制御、駆動クロック信号を発生させる制
御・駆動クロック発生部である。ここで、上記周波数拡
散回路は段階的に周波数を変更可能な周波数拡散回路で
ある。制御・駆動クロック発生部４０２はＣＣＤライン
センサ４０５、アナプロＩＣ４０６及びＡ／Ｄコンバー
タ４０７に接続されており、上記発生された制御・駆動
クロック信号はＣＣＤラインセンサ４０５、アナプロＩ
Ｃ４０６及びＡ／Ｄコンバータ４０７に供給される。Reference numeral 402 denotes a control / drive clock generating section for generating a plurality of types of control and drive clock signals, which has a built-in PLL circuit, a multiplication drive circuit, a counter circuit, and a comparison circuit in addition to the frequency spread circuit. Here, the frequency spreading circuit is a frequency spreading circuit that can change the frequency stepwise. The control / drive clock generation unit 402 is connected to the CCD line sensor 405, the analog processor IC 406 and the A / D converter 407, and the generated control / drive clock signal is the CCD line sensor 405 and the analog processor I.
It is supplied to the C406 and the A / D converter 407.
【００２６】４０３は安定したクロック信号を制御・駆
動クロック発生部４０２に供給するための基準クロック
発生部であり、ＰＬＬ回路、逓倍駆動回路、カウンタ回
路、比較回路を内蔵する。また、基準クロック発生部４
０３は周波数を切り替えを制御する信号ＨＳＹＮＣを発
生する。Reference numeral 403 is a reference clock generator for supplying a stable clock signal to the control / drive clock generator 402, and has a built-in PLL circuit, multiplication driver circuit, counter circuit, and comparison circuit. In addition, the reference clock generator 4
03 generates a signal HSYNC which controls switching of frequencies.
【００２７】発振器４０１で発生するクロック信号は、
制御・駆動クロック発生部４０２及び基準クロック発生
部４０３に送られる。基準クロック発生部４０３では、
発振器４０１から送られてきたクロック信号に基づいて
ＨＳＹＮＣ信号が生成され、制御・駆動クロック発生部
４０２に送られる。ＨＳＹＮＣの入力により、制御・駆
動クロック発生部４０２の内部の周波数拡散回路は所定
の制御に従って周波数拡散を行う。The clock signal generated by the oscillator 401 is
It is sent to the control / drive clock generation unit 402 and the reference clock generation unit 403. In the reference clock generator 403,
An HSYNC signal is generated based on the clock signal sent from the oscillator 401 and sent to the control / drive clock generation unit 402. By the input of HSYNC, the frequency spreading circuit inside the control / driving clock generating unit 402 spreads the frequency according to a predetermined control.
【００２８】図６は周波数変調を段階的に行うタイミン
グを示すタイミングチャートである。図６（ａ）は基準
クロック発生部４０３から出力され、周波数の段階的な
変調を制御するＨＳＹＮＣ信号を示す。ＨＳＹＮＣ信号
は１ライン分の画像データの読み取りが終了したタイミ
ングで出力されるように制御されている。制御・駆動ク
ロック発生部４０２の周波数拡散回路の出力クロック信
号の周波数は、基準周波数を中心として、所定の幅でＨ
ＳＹＮＣ信号に同期して段階的に変化するように制御さ
れる。図６（ｂ）はこのような周波数変化を表したもの
である。制御・駆動クロック発生部４０２の周波数拡散
回路部で周波数変調されたクロック信号は、図６（ｂ）
に示すように、ＨＳＹＮＣ信号に同期して、クロック信
号の周期が短くなる方向（高周波側へ変調）への所定の
変調幅分だけ段階的に変化した後、クロック信号の周期
が長くなる方向（低周波側へ変調）へ所定の変調幅分だ
け変化して基準周波数の発振に戻るという変調サイクル
を繰り返す。FIG. 6 is a timing chart showing the timing of stepwise frequency modulation. FIG. 6A shows the HSYNC signal output from the reference clock generator 403 and controlling the stepwise modulation of the frequency. The HSYNC signal is controlled to be output at the timing when the reading of the image data for one line is completed. The frequency of the output clock signal of the frequency spreading circuit of the control / drive clock generation unit 402 is H with a predetermined width centered on the reference frequency.
It is controlled so as to change stepwise in synchronization with the SYNC signal. FIG. 6B shows such a frequency change. The clock signal frequency-modulated by the frequency spreading circuit unit of the control / driving clock generation unit 402 is shown in FIG.
As shown in, in synchronization with the HSYNC signal, after gradually changing by a predetermined modulation width in the direction in which the period of the clock signal becomes shorter (modulation to the high frequency side), the period of the clock signal becomes longer ( The modulation cycle of changing to the low frequency side) by a predetermined modulation width and returning to the oscillation of the reference frequency is repeated.
【００２９】４０４は制御・駆動クロック発生部４０２
及び基準クロック発生部４０３内のＰＬＬ回路の発振逓
倍数を設定する逓倍数設定部であり、画像形成装置の電
源を投入したときに所定の逓倍数が設定され、クロック
信号生成に必要な速度で発振を始める。Reference numeral 404 is a control / drive clock generation unit 402.
And a multiplication factor setting unit for setting the oscillation multiplication factor of the PLL circuit in the reference clock generation unit 403. The predetermined multiplication factor is set when the image forming apparatus is powered on, and at a speed necessary for clock signal generation. Start oscillation.
【００３０】４０５は複写機やイメージスキャナ等で用
いられるＣＣＤラインセンサである。ＣＣＤラインセン
サ４０５は制御・駆動クロック発生部４０２において生
成されたクロック信号が入力されており、このクロック
信号により制御・駆動されている。Reference numeral 405 is a CCD line sensor used in a copying machine or an image scanner. The CCD line sensor 405 receives the clock signal generated by the control / drive clock generation unit 402, and is controlled / driven by this clock signal.
【００３１】４０６はアナプロＩＣであり、制御・駆動
クロック発生部４０２において生成されたクロック信号
により制御・駆動されている。アナプロＩＣ４０６はＣ
ＣＤラインセンサ４０５の出力信号をサンプリングし、
そのサンプリング信号を後段のＡ／Ｄコンバータ４０７
の入力レンジに合わせ込むためのオフセット制御、ゲイ
ン制御を行う。アナプロＩＣ４０６の出力信号はＡ／Ｄ
コンバータ４０７において、ディジタルデータであるビ
デオデータに変換される。その後、ピデオデータは公知
の手法により画像形成される。An analog processor IC 406 is controlled and driven by the clock signal generated by the control / drive clock generator 402. Anapro IC406 is C
The output signal of the CD line sensor 405 is sampled,
The sampling signal is supplied to the A / D converter 407 in the subsequent stage.
Offset control and gain control are performed to match the input range of. The output signal of Anapro IC406 is A / D
The converter 407 converts the video data into digital data. After that, the video data is image-formed by a known method.
【００３２】以上説明したように、本実施形態によれ
ば、周波数変調がＣＣＤラインセンサの１ライン分の画
像データの読み取りが終了したタイミングで行われ、１
ライン分の画像データ読み取り時には周波数変調が行わ
れないので、周波数を連続的に変調させたときに生ずる
ビートノイズを排除することが可能である。As described above, according to this embodiment, the frequency modulation is performed at the timing when the reading of the image data for one line of the CCD line sensor is completed.
Since frequency modulation is not performed when reading image data for a line, it is possible to eliminate beat noise that occurs when frequencies are continuously modulated.
【００３３】[0033]
【発明の効果】以上説明したように、請求項１もしくは
請求項２の画像形成装置、または請求項４もしくは請求
項５のクロック制御方法によれば、前記クロック信号の
周波数変調を所定のタイミングで段階的に変更できるよ
うにしたので、連続的に周波数変調を行った際に生ずる
ビートノイズを排除可能である。したがって、放射ノイ
ズの低減効果を有しながら、良好な画像形成を図ること
ができるという効果が得られる。As described above, according to the image forming apparatus of claim 1 or 2, or the clock control method of claim 4 or 5, the frequency modulation of the clock signal is performed at a predetermined timing. Since the frequency can be changed stepwise, it is possible to eliminate beat noise that occurs when frequency modulation is continuously performed. Therefore, it is possible to obtain the effect that good image formation can be achieved while having the effect of reducing the radiation noise.
【図１】 従来、一般的に使用されている周波数拡散回
路を実現可能なクロック信号発生部の構成を示すブロッ
ク図FIG. 1 is a block diagram showing a configuration of a clock signal generation unit capable of realizing a frequency spreading circuit which is generally used conventionally.
【図２】 発振器１０１及び周波数拡散回路１０２から
出力されるクロック信号の出力タイミングを示すタイミ
ングチャートFIG. 2 is a timing chart showing the output timing of a clock signal output from the oscillator 101 and the frequency spreading circuit 102.
【図３】 発振器１０１及び周波数拡散回路１０２から
出力されるクロック信号のスペクトル波形を示す図FIG. 3 is a diagram showing a spectrum waveform of a clock signal output from the oscillator 101 and the frequency spreading circuit 102.
【図４】 周波数拡散を用いた画像形成装置において行
われるアナログ信号処理系の信号出力タイミングを示す
図FIG. 4 is a diagram showing a signal output timing of an analog signal processing system performed in an image forming apparatus using frequency spreading.
【図５】 本発明の実施形態に係るクロック生成部を採
用する画像形成装置の全体構成を示すブロック図FIG. 5 is a block diagram showing the overall configuration of an image forming apparatus that employs a clock generation unit according to an embodiment of the present invention.
【図６】 基準クロック発生部４０３から出力されるＨ
ＳＹＮＣ信号及び制御・駆動クロック発生部４０２内の
周波数拡散回路部の出力クロック信号の周波数変化を示
すタイミングチャート6 is an H output from a reference clock generation unit 403
Timing chart showing frequency change of SYNC signal and output clock signal of frequency spreading circuit section in control / drive clock generating section 402
１００ クロック信号発生部
１０１ 発信器
１０２ 周波数拡散回路
１０３ 駆動・制御クロック発生器
４０１ 発振器（発振手段）
４０２ 駆動・制御クロック発生部，クロック発生器
（周波数拡散手段、制御・駆動クロック生成手段）
４０３ 基準クロック発生部（基準信号発生手段、周波
数変更タイミング発生手段）
４０４ 逓倍数設定部
４０５ ＣＣＤラインセンサ
４０６ アナプロＩＣ
４０７ Ａ／Ｄコンバータ100 Clock Signal Generating Unit 101 Oscillator 102 Frequency Spreading Circuit 103 Drive / Control Clock Generator 401 Oscillator (Oscillating Means) 402 Drive / Control Clock Generating Unit, Clock Generator (Frequency Spreading Means, Control / Drive Clock Generating Means) 403 Reference Clock generation unit (reference signal generation unit, frequency change timing generation unit) 404 multiplication number setting unit 405 CCD line sensor 406 Anapro IC 407 A / D converter
Claims (6)
段と、 前記発振手段により発振された基準クロックの周波数を
所定の周期で段階的に変更する周波数拡散手段と、 前記周波数拡散手段により周波数が段階的に変更される
クロック信号を用いて、制御クロックを生成する制御ク
ロック生成手段と、 前記周波数拡散手段による前記クロック信号の周波数の
段階的な変更を所定のタイミングで行う手段と、を備え
たことを特徴とする画像形成装置。1. A means for oscillating a reference clock at a predetermined cycle, a frequency spreading means for stepwise changing the frequency of the reference clock oscillated by the oscillating means at a predetermined cycle, and a frequency spreading by the frequency spreading means. Control clock generation means for generating a control clock using a clock signal that is changed dynamically, and means for performing a stepwise change of the frequency of the clock signal by the frequency spreading means at a predetermined timing. An image forming apparatus characterized by.
号を発生させる基準信号発生手段を備え、 前記クロック信号の周波数の段階的な変更を所定のタイ
ミングで行う手段は、前記基準信号発生手段により発生
された基準信号を用いて行うように構成されることを特
徴とする請求項１記載の画像形成装置。2. A reference signal generating means for generating a reference signal generated using a reference clock, wherein the means for stepwise changing the frequency of the clock signal at a predetermined timing is the reference signal generating means. The image forming apparatus according to claim 1, wherein the image forming apparatus is configured to perform using the generated reference signal.
画像データの読み取りが終了したタイミングであること
を特徴とする請求項１又は２記載の画像形成装置。3. The image forming apparatus according to claim 1, wherein the predetermined timing is a timing at which reading of image data for one line is completed.
発振された基準クロックの周波数を所定のタイミングで
段階的に変更し、前記周波数が段階的に変更されるクロ
ック信号を用いて制御クロックを生成するように構成さ
れる画像形成装置のクロック制御方法において、 前記クロック信号の周波数の段階的な変更を所定のタイ
ミングで行うことを特徴とするクロック制御方法。4. A reference clock is oscillated at a predetermined cycle, the frequency of the oscillated reference clock is changed stepwise at a predetermined timing, and a control clock is generated using a clock signal whose frequency is changed stepwise. A clock control method for an image forming apparatus configured to generate the clock, wherein the stepwise change of the frequency of the clock signal is performed at a predetermined timing.
準信号を発生し、前記発生された基準信号を用いて、前
記クロック信号の周波数を段階的に変更することを特徴
とする請求項４記載のクロック制御方法。5. The reference signal generated by using the reference clock is generated, and the frequency of the clock signal is stepwise changed by using the generated reference signal. Clock control method.
画像データの読み取りが終了したタイミングであること
を特徴とする請求項５記載のクロック制御方法。6. The clock control method according to claim 5, wherein the predetermined timing is a timing at which reading of image data for one line is completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116196A JP2003319133A (en) | 2002-04-18 | 2002-04-18 | Image forming apparatus and method for controlling clock thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116196A JP2003319133A (en) | 2002-04-18 | 2002-04-18 | Image forming apparatus and method for controlling clock thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003319133A true JP2003319133A (en) | 2003-11-07 |
Family
ID=29533925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116196A Withdrawn JP2003319133A (en) | 2002-04-18 | 2002-04-18 | Image forming apparatus and method for controlling clock thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003319133A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211700A (en) * | 2007-02-28 | 2008-09-11 | Canon Inc | Image reader |
| US7920197B2 (en) | 2007-05-07 | 2011-04-05 | Canon Kabushiki Kaisha | Image pickup apparatus |
-
2002
- 2002-04-18 JP JP2002116196A patent/JP2003319133A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211700A (en) * | 2007-02-28 | 2008-09-11 | Canon Inc | Image reader |
| US7920197B2 (en) | 2007-05-07 | 2011-04-05 | Canon Kabushiki Kaisha | Image pickup apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1798962A3 (en) | Endoscope signal processor, endoscope apparatus and endoscope signal processing method | |
| JP2002281252A (en) | Image processing system and image forming system | |
| WO2000065457A3 (en) | A method and apparatus for source synchronous transfers at frequencies including an odd fraction of a core frequency | |
| EP0360691A3 (en) | Apparatus for receiving digital signal | |
| EP0969660A2 (en) | Clock control device used in image formation | |
| JP2003319133A (en) | Image forming apparatus and method for controlling clock thereof | |
| JP3599567B2 (en) | Image reading apparatus and control method thereof | |
| JP2002010144A (en) | Device for driving image pickup element and method therefor and picture processor | |
| JP2003008845A (en) | Image processor | |
| JPH1115550A (en) | Electronic unit | |
| JP3688609B2 (en) | Document reader | |
| JP2628992B2 (en) | Endoscope imaging device | |
| JP2001285726A (en) | Driving device for image pickup element, image pickup device and driving method for image pickup element | |
| JP3507348B2 (en) | Analog signal processing device, image forming device, analog signal processing method, image forming method, and storage medium | |
| JP2001077989A (en) | Image-forming device, and method therefor, and computer- readable storage medium | |
| JPH1031529A (en) | Spectrum spreading method of clock generating circuit, and spectrum spread clock generating device | |
| JP2672089B2 (en) | Endoscope imaging device | |
| JP3037298B1 (en) | Horizontal drive signal output device | |
| JP2000299797A (en) | Method for adjusting sampling frequency/phase, unit for adjusting sampling frequency/phase and lcd unit | |
| JP3346497B2 (en) | Power synchronized pulse generation circuit | |
| JP3030837B2 (en) | AFC circuit for horizontal synchronization signal and video signal processing device | |
| JP2003143380A (en) | Image forming device, image forming method, computer- readable storage medium, and computer program | |
| JPS63286072A (en) | Image pickup device | |
| JP2891347B2 (en) | CCD camera | |
| JP2005300446A (en) | Chirp signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |