JPH1031529A - Spectrum spreading method of clock generating circuit, and spectrum spread clock generating device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a flexible clock generating device which can easily adjust the width and radiation level of a spread of the spectrum of an unnecessary signal according to in-use environment. SOLUTION: A spread frequency control part 6a which sets a phase increment to a phase accumulator 2 constituting what is called a DDS(direct digital synthesizer) circuit is stored with phase increments selected under specific conditions, and the phase increments are set sequentially in the phase accumulator 2 at specific time intervals; and an output frequency is momentarily varied and then while a desired frequency is maintained as a mean output frequency, the output spectrum is spread.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、種々の電子装置等
において、基準信号源や、疑似信号源等として使用され
るクロックを発生する装置に係り、特に、そのスペクト
ラムの拡散を図ったスペクトラム拡散クロック発生装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for generating a clock used as a reference signal source, a pseudo signal source or the like in various electronic devices and the like, and more particularly to a spread spectrum device for spreading the spectrum. The present invention relates to a clock generator.

【０００２】[0002]

【従来の技術】近年、集積回路部品等の発達により、電
子機器はこれまで以上に小型化、動作周波数の拡大等が
容易に実現され得るようになってきている。このような
電子機器の発達に伴い、電子機器からは、本来出力され
る信号とは別に、例えば種々の高周波信号等がこれまで
以上に発生、輻射される傾向にあり、その周辺の電子機
器に与える種々の影響が無視されなくなっている。一
方、上述のように動作周波数の高い集積回路部品等が高
密度に配された電子機器は、これまで以上に周辺の電子
機器から輻射されるいわゆる電磁妨害波に敏感となる傾
向にある。このため、近年、電子機器においては、電磁
妨害波の輻射レベルを極力抑圧すること、また、外部か
らの電磁妨害波により影響を受けに難くすることのよう
ないわゆるＥＭＣ（Electro Magnetic Compatibility）
対策を施すことがこれまで以上に重要視されてきてい
る。2. Description of the Related Art In recent years, with the development of integrated circuit components and the like, electronic devices can be more easily reduced in size and the operating frequency can be easily realized. With the development of such electronic devices, electronic devices tend to generate and radiate, for example, various high-frequency signals and the like more than before, in addition to signals originally output, and to electronic devices in the vicinity thereof. The various influences are no longer ignored. On the other hand, electronic devices in which integrated circuit components having a high operating frequency are densely arranged as described above tend to be more sensitive to so-called electromagnetic interference waves radiated from peripheral electronic devices than ever before. For this reason, in recent years, in electronic devices, so-called EMC (Electro Magnetic Compatibility) such as suppressing the radiation level of electromagnetic interference waves as much as possible and making it hard to be affected by external electromagnetic interference waves.
Taking measures is more important than ever.

【０００３】ところで、電子装置においては、例えば、
基準信号源として一定周期を有する安定した信号を発生
する回路を装置内部に必要とする場合や、また、装置の
動作試験等において疑似信号源として所定の周波数範囲
で任意の周波数のいわゆる周期信号を発生するものが外
部に別個に必要とする場合があるが、このような信号源
として各種のクロック発生装置が従来から提案され、実
用化されている。大方のクロック発生装置は、その装置
の性格上、所望される出力周波数信号の他に、その高調
波信号が発生するのはある程度止む得ないことであり、
そのため、不要な高周波信号の輻射を防止または抑圧す
るためのフィルタを出力段に設ける等の種々のＥＭＣ対
策が従来からも施されていた。By the way, in an electronic device, for example,
When a circuit that generates a stable signal having a constant period as a reference signal source is required inside the device, or a so-called periodic signal having an arbitrary frequency within a predetermined frequency range as a pseudo signal source in an operation test of the device or the like. In some cases, what is generated is required separately outside, but various clock generators have been proposed and put into practical use as such signal sources. Most clock generators, due to the nature of the device, in addition to the desired output frequency signal, it is unavoidable that its harmonic signals are generated to some extent,
For this reason, various EMC countermeasures such as providing a filter for preventing or suppressing unnecessary radiation of a high-frequency signal in an output stage have been conventionally taken.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、先に述
べたように、ＥＭＣに対する認識が高まる昨今の現状に
おいて、より簡易な構成で不要な信号の輻射を抑圧し、
しかも、不要信号の輻射レベルを極力低減することが望
まれつつあり、従来のような対策技術の範囲では十分な
成果を得ることができないのが現状である。本発明は、
上記実状に鑑みてなされたもので、本来の回路構成を複
雑化することなく、不要な信号の輻射を確実、かつ、十
分なレベルに抑圧することのできるクロック発生装置を
提供するものである。本発明の他の目的は、使用環境に
合わせて不要信号のスペクトラムの拡散の幅やその輻射
レベルを簡易に調整することができ、汎用性の高いクロ
ック発生装置を提供することにある。However, as described above, under the current situation in which recognition of EMC is increasing, it is possible to suppress unnecessary signal radiation with a simpler configuration.
Moreover, it is desired to reduce the radiation level of unnecessary signals as much as possible, and at present, sufficient results cannot be obtained within the range of conventional countermeasure techniques. The present invention
The present invention has been made in view of the above circumstances, and provides a clock generation device capable of reliably suppressing unnecessary signal radiation to a sufficient level without complicating an original circuit configuration. Another object of the present invention is to provide a highly versatile clock generator which can easily adjust the spread width of the spectrum of an unnecessary signal and the radiation level thereof in accordance with the use environment.

【０００５】[0005]

【課題を解決するための手段】請求項１記載の発明に係
るクロック発生装置のスペクトラム拡散方法は、所定の
制御データを変えることにより所望の出力周波数を得る
ことのできる周波数シンセサイザを用いてなるクロック
発生装置におけるスペクトラム拡散方法であって、予め
選択された複数の周波数に対応して定められた複数の制
御データを、所定の時間間隔で、順次変えることによ
り、出力周波数のスペクトラムの拡散を行うようにして
なるものである。According to a first aspect of the present invention, there is provided a method for spreading a spectrum of a clock generating apparatus, comprising the steps of: using a frequency synthesizer capable of obtaining a desired output frequency by changing predetermined control data. A method of spreading a spectrum in a generator, wherein a plurality of control data defined corresponding to a plurality of preselected frequencies are sequentially changed at predetermined time intervals to spread a spectrum of an output frequency. It becomes something.

【０００６】かかる方法は、特に、いわゆる周波数合成
により所望の出力周波数を得ることのできるよう構成さ
れたクロック発生装置において、出力周波数を設定する
ための制御データを順次変えることにより、出力周波数
を瞬時に変えることができることに着目してなされたも
ので、複数の出力周波数に対応する制御データを適宜選
択し、所定の時間間隔で変えてゆくことにより、出力周
波数の平均値を本来の所望のクロック信号の周波数と
し、しかも、スペクトラムを分散させることができ、そ
のため、不要な信号の輻射を確実、かつ、十分なレベル
に抑圧することができることとなるものである。In such a method, in particular, in a clock generator configured so that a desired output frequency can be obtained by so-called frequency synthesis, the output frequency is instantaneously changed by sequentially changing control data for setting the output frequency. The control data corresponding to a plurality of output frequencies is appropriately selected and changed at predetermined time intervals, so that the average value of the output frequencies can be changed to the original desired clock. The frequency of the signal can be used, and the spectrum can be dispersed. Therefore, the radiation of the unnecessary signal can be surely and suppressed to a sufficient level.

【０００７】請求項３記載の発明に係るスペクトラム拡
散クロック発生装置は、所定の制御データの設定に応じ
た出力周波数の信号を生成する周波数シンセサイザ手段
と、予め選択された複数の周波数に対応して定められた
複数の制御データを、所定の時間間隔で順次、前記周波
数シンセザイザ手段へ設定する拡散周波数制御手段と、
を具備してなるものである。According to a third aspect of the present invention, there is provided a spread spectrum clock generator, comprising: a frequency synthesizer for generating a signal having an output frequency corresponding to a predetermined control data setting; A predetermined plurality of control data, sequentially at a predetermined time interval, spread frequency control means to set the frequency synthesizer means,
It is provided with.

【０００８】ここで、周波数シンセサイザ手段及び拡散
周波数制御手段のより具体的な構成としては、種々のも
のが考えられるが、例えば、請求項４記載の発明のよう
に、特に、周波数シンセサイザ手段は、外部から設定さ
れた制御データとしての位相増加分を外部入力される基
準クロックに同期して累積し、累積の度毎に当該累積結
果を出力する位相アキュムレータと、前記位相アキュム
レータの出力データをアドレスとして、当該アドレスに
記憶されたディジタル波形データを出力する波形メモリ
と、前記波形メモリのディジタル出力信号をアナログ信
号に変換するディジタル・アナログ変換器と、前記アナ
ログ変換器の出力信号から不要な信号成分を除去し、所
定の周波数以下の信号のみを通過可能とするローパスフ
ィルタと、を具備してなる一方、拡散周波数制御手段
は、スペクトラム拡散後の出力周波数の平均値が所望の
クロック周波数となり、かつ、拡散の幅が所望の大きさ
となるように選択された複数の周波数に対応する位相増
加分を制御データとして記憶してなるものが好適であ
る。Here, various concrete configurations of the frequency synthesizer means and the spread frequency control means are conceivable. For example, as in the invention of claim 4, especially the frequency synthesizer means A phase accumulator that accumulates a phase increase as control data set from the outside in synchronization with a reference clock externally input, and outputs a result of the accumulation for each accumulation, and an output data of the phase accumulator as an address. A waveform memory for outputting digital waveform data stored at the address, a digital / analog converter for converting a digital output signal of the waveform memory into an analog signal, and an unnecessary signal component from the output signal of the analog converter. A low-pass filter that removes and allows only signals below a predetermined frequency to pass. On the other hand, the spread frequency control means controls the phase increase corresponding to a plurality of frequencies selected such that the average value of the output frequency after the spread spectrum becomes a desired clock frequency and the spread width becomes a desired magnitude. It is preferable to store the minutes as control data.

【０００９】かかる構成において、位相アキュムレー
タ、波形メモリ、ディジタル・アナログ変換器及びロー
パスフィルタから構成される部分は、いわゆるＤＤＳ
（DirectDigital Synthesizer）方式の発振回路として
知られるものであり、このいわばＤＤＳ回路の位相アキ
ュムレータを拡散周波数制御手段により制御すること
で、出力信号のスペクトラムの拡散を可能としたもので
ある。拡散周波数制御手段は、例えば、いわゆるＣＰＵ
により所定のプログラムを実行させることで、または、
ＡＳＩＣ（Application Specified IC）のようないわゆ
る専用ＩＣ等を用いることにより実現できるものであ
る。そして、このような構成において、拡散周波数制御
手段により、位相アキュムレータへ対して、予め拡散周
波数制御手段に記憶された複数の位相増加分が所定時間
間隔で順次設定され、ＤＤＳにより得られる周波数が所
定時間間隔で変化されることとなる。ここで、複数の位
相増加分は、ＤＤＳにより得られる周波数が所定間隔で
変化された場合の平均の周波数が本来所望のクロック信
号の周波数となるよう、かつ、周波数が短時間で変化さ
れることによるいわゆるスペクトラムの拡散が所定の幅
となるようにして選択されたものであるため、スペクト
ラムの拡散により、不要な信号の輻射を確実、かつ、十
分なレベルに抑圧しつつ、所望の周波数のクロック信号
を得ることができることとなるものである。In such a configuration, a portion composed of a phase accumulator, a waveform memory, a digital-to-analog converter, and a low-pass filter is a so-called DDS.
(Direct Digital Synthesizer) is known as an oscillation circuit. In other words, the spectrum of an output signal can be spread by controlling a phase accumulator of a DDS circuit by spread frequency control means. The spread frequency control means is, for example, a so-called CPU
By executing a predetermined program, or
This can be realized by using a so-called dedicated IC such as an ASIC (Application Specified IC). In such a configuration, a plurality of phase increments stored in advance in the spread frequency control means are sequentially set to the phase accumulator by the spread frequency control means at predetermined time intervals, and the frequency obtained by the DDS is determined by the DDS. It will be changed at time intervals. Here, the plurality of phase increments are such that the average frequency when the frequency obtained by the DDS is changed at predetermined intervals becomes the frequency of the originally desired clock signal, and the frequency is changed in a short time. Is selected so that the so-called spectrum spread becomes a predetermined width, the spread of the spectrum ensures that unnecessary signal radiation is suppressed, and while suppressing the signal to a sufficient level, a clock of a desired frequency A signal can be obtained.

【００１０】また、請求項３記載の発明における周波数
シンセサイザ手段及び拡散周波数制御手段として、特
に、請求項５記載の発明のように、周波数シンセサイザ
手段は、外部入力される制御用の電圧に応じた周波数を
発振する電圧制御発振器と、外部から設定される制御デ
ータとしての分周比で前記電圧制御発振器の出力信号の
周波数を分周するプログラマブルデバイダと、前記プロ
グラマブルデバイダにより分周された信号と、外部入力
される基準クロック信号との位相及び周波数比較を行
い、当該比較結果に応じた信号を出力する位相比較器
と、前記位相比較器の出力信号から所定周波数成分を除
去するローパスフィルタと、を具備してなる一方、拡散
周波数制御手段は、スペクトラム拡散後の出力周波数の
平均値が所望のクロック周波数となり、かつ、拡散の幅
が所望の大きさとなるように選択された複数の周波数に
対応する分周比を制御データとして記憶してなるものも
好適である。Further, as the frequency synthesizer means and the spread frequency control means in the invention according to the third aspect, the frequency synthesizer means according to the invention according to the fifth aspect is adapted to correspond to an externally input control voltage. A voltage-controlled oscillator that oscillates a frequency, a programmable divider that divides the frequency of the output signal of the voltage-controlled oscillator with a division ratio as control data set from outside, and a signal that is divided by the programmable divider, A phase comparator that performs phase and frequency comparison with an externally input reference clock signal and outputs a signal corresponding to the comparison result, and a low-pass filter that removes a predetermined frequency component from an output signal of the phase comparator. On the other hand, the spread frequency control means controls the average value of the output frequency after the spread spectrum to a desired clock. It becomes wavenumber, and is also suitable that the width of the diffusion is stored as control data the division ratio corresponding to a plurality of frequencies selected such that the desired size.

【００１１】かかる構成において、電圧制御発振器、プ
ログラマブルデバイダ、位相比較器及びローパスフィル
タから構成される部分は、いわゆるＰＬＬ（Phase-Lock
ed Loop）周波数シンセサイザ回路として知られるもの
であり、このＰＬＬ周波数シンセサイザ回路のプログラ
マブルデバイダの分周比を拡散周波数制御手段により制
御することで、出力信号のスペクトラムの拡散を可能と
したものである。拡散周波数制御手段は、例えば、いわ
ゆるＣＰＵにより所定のプログラムを実行させること
で、または、ＡＳＩＣ（Application Specified IC）の
ようないわゆる専用ＩＣ等を用いることにより実現でき
るものである。そして、このような構成において、拡散
周波数制御手段により、プログラマブルデバイダへ対し
て、予め拡散周波数制御手段に記憶された複数の分周比
のデータが所定時間間隔で順次設定され、上述のいわば
ＰＬＬ周波数シンセサイザ回路部分により得られる周波
数が所定時間間隔で変化されることとなる。ここで、複
数の分周比は、ＰＬＬ周波数シンセサイザ回路により得
られる周波数が所定間隔で変化された場合の平均の周波
数が本来所望のクロック信号の周波数となるよう、か
つ、周波数が短時間で変化されることによるいわゆるス
ペクトラムの拡散が所定の幅となるようにして選択され
たものであるため、スペクトラムの拡散により、不要な
信号の輻射を確実、かつ、十分なレベルに抑圧しつつ、
所望の周波数のクロック信号を得ることができることと
なるものである。In such a configuration, a portion composed of a voltage controlled oscillator, a programmable divider, a phase comparator, and a low-pass filter is called a PLL (Phase-Lock).
This is known as an ed Loop) frequency synthesizer circuit, and the spectrum of an output signal can be spread by controlling the frequency division ratio of a programmable divider of the PLL frequency synthesizer circuit by a spread frequency control means. The spread frequency control means can be realized, for example, by causing a so-called CPU to execute a predetermined program, or by using a so-called dedicated IC such as an ASIC (Application Specified IC). In such a configuration, a plurality of frequency division ratio data stored in advance in the spread frequency control means are sequentially set at predetermined time intervals by the spread frequency control means to the programmable divider. The frequency obtained by the synthesizer circuit is changed at predetermined time intervals. Here, the plurality of division ratios are set so that the average frequency when the frequency obtained by the PLL frequency synthesizer circuit is changed at predetermined intervals becomes the frequency of the originally desired clock signal, and the frequency changes in a short time. Since the so-called spectrum spread by being performed is selected so as to have a predetermined width, the spread of the spectrum ensures that unnecessary signal radiation is suppressed, and while suppressing it to a sufficient level,
A clock signal having a desired frequency can be obtained.

【００１２】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図５を参照しつつ説明することとする。な
お、以下に説明する部材、配置等は本発明を限定するも
のではなく、本発明の趣旨の範囲内で種々改変すること
ができるものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. The members, arrangements, and the like described below do not limit the present invention, and can be variously modified within the scope of the present invention.

【００１３】始めに第１の例について、図１及び図２並
びに図５を参照しつつ説明する。この第１の例における
スペクトラム拡散クロック発生装置は、いわゆるＤＤＳ
（Direct Digital Synthesizer）方式を用いたクロック
発生回路を基本として、その出力信号のスペクトラム拡
散が施されるように構成されてなるもので、具体的に
は、基準クロック発生器１ａと、位相アキュムレータ
（図１においては「ＰＨ ＡＣＣ」と表記）２と、波形
メモリ３と、ディジタル・アナログ変換器（図１におい
ては「Ｄ／Ａ」と表記）４と、ローパスフィルタ（図１
においては「ＬＰＦ」と表記）５と、拡散周波数制御部
６ａとを具備してなるものである。First, a first example will be described with reference to FIGS. 1, 2, and 5. FIG. The spread spectrum clock generator in the first example is a so-called DDS
(Direct Digital Synthesizer) based on a clock generation circuit, which is configured to spread the spectrum of its output signal. Specifically, a reference clock generator 1a and a phase accumulator ( In FIG. 1, "PH ACC" 2, a waveform memory 3, a digital / analog converter ("D / A" in FIG. 1) 4, and a low-pass filter (FIG. 1)
In this case, it is denoted as “LPF”) 5 and a spread frequency control unit 6a.

【００１４】位相アキュムレータ２、波形メモリ３及び
ディジタル・アナログ変換器（以下「Ｄ／Ａ変換器」と
言う）４とから構成される部分は、一般にＤＤＳと称さ
れ公知・周知の周波数シンセサイザ回路をなす部分であ
るが、基準クロック発生器１ａは、このＤＤＳの回路動
作のいわば基本のクロックとなるクロック信号を発生、
出力するもので、その出力信号は位相アキュムレータ２
及びＤ／Ａ変換器４に入力されるようになっており、こ
れら位相アキュムレータ２及びＤ／Ａ変換器４は、この
基準クロック発生器１ａからのクロック信号に同期して
動作するようになっている。A portion composed of a phase accumulator 2, a waveform memory 3, and a digital-to-analog converter (hereinafter referred to as a "D / A converter") 4 is generally referred to as a DDS and includes a well-known and well-known frequency synthesizer circuit. The reference clock generator 1a generates a clock signal that is a basic clock for the operation of the DDS circuit.
The output signal is a phase accumulator 2
And the D / A converter 4. The phase accumulator 2 and the D / A converter 4 operate in synchronization with the clock signal from the reference clock generator 1a. I have.

【００１５】位相アキュムレータ２は、波形メモリ３及
びＤ／Ａ変換器４と共に、ＤＤＳによる周波数シンセサ
イザ回路をなすものであり、ＤＤＳ方式において必要と
される位相増加分のデータが設定され、その累算が行わ
れるようになっているものである。ＤＤＳ方式による周
波数シンセサイザ回路自体は、既に公知・周知のもので
あるので、詳細な説明は省略するが、動作原理を概括的
にここで説明することとする。The phase accumulator 2, together with the waveform memory 3 and the D / A converter 4, constitutes a frequency synthesizer circuit based on DDS, in which data required for a phase increase required in the DDS system is set, and the accumulated data is stored. Is to be performed. Since the frequency synthesizer circuit itself using the DDS method is already known and well-known, detailed description will be omitted, but the principle of operation will be generally described here.

【００１６】ＤＤＳ方式による信号発生においては、ま
ず、位相アキュムレータ２により、波形メモリ３のアド
レスが発生され、波形メモリ３に記憶されている１周期
分の例えばサイン波形のデータが、位相アキュムレータ
２により指定されたアドレス値から読み出されるように
なっている。そして、波形メモリ３から読み出されたサ
イン波のディジタルデータが、Ｄ／Ａ変換器４によりア
ナログ信号に変換され、ローパスフィルタ５により不要
な信号成分の除去が施されて、アナログサイン波として
得られるようになっているものである。In the signal generation by the DDS method, first, an address of the waveform memory 3 is generated by the phase accumulator 2, and one cycle of data of, for example, a sine waveform stored in the waveform memory 3 is converted by the phase accumulator 2. The data is read from the specified address value. Then, the digital data of the sine wave read from the waveform memory 3 is converted into an analog signal by the D / A converter 4 and unnecessary signal components are removed by the low-pass filter 5 to obtain an analog sine wave. It is something that can be done.

【００１７】ここで、位相アキュムレータ２から波形メ
モリ３に入力されるデータは、波形メモリ３に記憶され
ているものが１周期分の波形データであることから、当
該波形の位相角であると捉えることができるもので、通
常この位相アキュムレータ２に外部から設定されるデー
タは、位相増加分と称される。すなわち、位相アキュム
レータ２は、外部から設定された位相増加分を、基準ク
ロックのタイミングで累算してゆくようになっており、
累算の度毎にその累算結果が波形メモリ３へ出力され、
波形メモリ３からは、その累算結果をアドレスとする波
形データが読み出されることで、所望の周波数の信号が
得られることとなるものである。したがって、位相アキ
ュムレータ２に外部から設定される位相増加分を変える
ことで、出力信号の周波数が変わることとなり、このよ
うな意味から位相増加分は、周波数データとも称され
る。Here, the data input from the phase accumulator 2 to the waveform memory 3 is considered to be the phase angle of the waveform since the data stored in the waveform memory 3 is one cycle of waveform data. Normally, data externally set in the phase accumulator 2 is referred to as a phase increment. That is, the phase accumulator 2 accumulates the phase increment set from the outside at the timing of the reference clock.
Each time the accumulation is performed, the result of the accumulation is output to the waveform memory 3.
By reading out the waveform data having the accumulation result as an address from the waveform memory 3, a signal of a desired frequency can be obtained. Therefore, by changing the phase increment set in the phase accumulator 2 from the outside, the frequency of the output signal changes. In this sense, the phase increment is also referred to as frequency data.

【００１８】波形メモリ３は、上述のように所定の波形
の１周期分のデータがディジタル値で記憶されたもの
で、例えば、ＲＯＭ等のＩＣメモリから構成されるもの
である。なお、この第１の例においては、所定の波形を
サイン波としたが、必ずしもこれに限定される必要はな
く、例えば、方形波信号であってもよいものである。Ｄ
／Ａ変換器４は、既に述べたように、波形メモリ３から
読み出されたディジタル信号をアナログ信号に変換する
ためのもので、公知・周知の構成を有するものでよく、
特別の構成を有するものである必要はないものである。
ローパスフィルタ５は、Ｄ／Ａ変換器４において生ずる
不要な信号成分等を除去し、所望する本来のアナログ信
号波形を得るためのものである。The waveform memory 3 stores one cycle of data of a predetermined waveform as a digital value as described above, and is composed of, for example, an IC memory such as a ROM. Although the predetermined waveform is a sine wave in the first example, the waveform is not necessarily limited to the sine wave, and may be, for example, a square wave signal. D
As described above, the / A converter 4 converts a digital signal read from the waveform memory 3 into an analog signal, and may have a known or well-known configuration.
It does not need to have a special configuration.
The low-pass filter 5 removes unnecessary signal components and the like generated in the D / A converter 4 and obtains a desired original analog signal waveform.

【００１９】拡散周波数制御部６ａは、後述するよう
に、先の位相アキュムレータ２に対して出力信号のスペ
クトラム拡散を行うために必要な複数の位相増加分（周
波数データ）を出力するものである。この拡散周波数制
御部６ａは、具体的には、例えば、いわゆるＣＰＵを用
いて、後述するような内容を有するプログラムを実行さ
せることにより実現され得るものである。また、汎用の
ＣＰＵに代えて、例えば、ＡＳＩＣ(Application Speci
fied IC）のような専用ＩＣを用いて構成してもよいも
のである。The spread frequency control unit 6a outputs a plurality of phase increments (frequency data) necessary for performing spread spectrum of an output signal to the phase accumulator 2 as described later. The spread frequency control unit 6a can be specifically realized by, for example, using a so-called CPU to execute a program having the contents described below. In place of a general-purpose CPU, for example, an ASIC (Application Speci
It may be configured using a dedicated IC such as fied IC).

【００２０】次に、クロック信号のスペクトラム拡散の
ための上記拡散周波数制御部６ａによる位相アキュムレ
ータ２に対する制御動作について、図２を参照しつつ説
明する。拡散周波数制御部６ａによる制御動作が開始さ
れると、この拡散周波数制御部６ａの図示されないメモ
リ（例えばＣＰＵに内蔵されているメモリ等）から、予
め記憶されている複数の位相増加分（周波数データ）の
内から最初のデータが読み出されて、位相アキュムレー
タ２に設定されることとなる（図２のステップ１００参
照）。Next, the control operation of the phase accumulator 2 by the spread frequency control section 6a for spread spectrum of the clock signal will be described with reference to FIG. When the control operation by the spread frequency control unit 6a is started, a plurality of phase increments (frequency data) stored in advance from a memory (not shown) of the spread frequency control unit 6a (for example, a memory built in the CPU). ) Is read out and set in the phase accumulator 2 (see step 100 in FIG. 2).

【００２１】すなわち、所望の出力周波数のクロック信
号を得ようとする通常時において、位相アキュムレータ
２に設定されるのは、当該所望周波数に対応して定まる
所定の位相増加分のデータだけであるところ、この第１
の例においては、本来のクロック信号を得るための位相
増加分のデータと共に、予め所定条件の下、出力周波数
として選択された複数の周波数に対応する複数の位相増
加分のデータが、拡散周波数制御部６ａの図示されない
メモリに予め記憶されており、そのデータの内、最初の
データとして記憶されているものが読み出されて位相ア
キュムレータ２に設定される。That is, in a normal state in which a clock signal having a desired output frequency is to be obtained, what is set in the phase accumulator 2 is only data corresponding to a predetermined phase increase determined in accordance with the desired frequency. This first
In the example, the data of the phase increase for obtaining the original clock signal and the data of the phase increase corresponding to the plurality of frequencies selected as the output frequencies under predetermined conditions are spread frequency control. The data stored in advance in a memory (not shown) of the unit 6 a is read out of the data and stored in the phase accumulator 2 as the first data.

【００２２】ここで、上述の予め所定条件の下、出力周
波数として選択された複数の周波数とは、次のような観
点から選択されるものである。まず、この第１の例にお
けるスペクトラム拡散クロック発生装置は、所望するク
ロック信号のスペクトラムを分散させることにより、本
来のクロック信号と共に外部へ輻射される高調波信号の
レベル低減を図るものである。このため、本来得ようと
するクロック信号の周波数を中心にして、出力周波数を
短時間間隔で複数変えることによって、スペクトラムの
分散を図るようにしているものである。そして、変化さ
せる出力周波数として幾つの周波数を選択するかは、ス
ペクトラムの分散の幅が所望する幅を満足し、かつ、拡
散された平均の中心周波数が所望する本来のクロック信
号の周波数に等しくなるようにする観点から行われ、所
望する本来のクロック信号の周波数を含めて例えばＮ個
の周波数が選択される。Here, the plurality of frequencies selected as output frequencies under the predetermined conditions described above are selected from the following viewpoints. First, the spread spectrum clock generator in the first example is intended to reduce the level of a harmonic signal radiated outside together with the original clock signal by dispersing the spectrum of the desired clock signal. For this reason, the spectrum is dispersed by changing a plurality of output frequencies at short intervals around the frequency of the clock signal originally intended to be obtained. The number of frequencies to be selected as the output frequency to be changed depends on the width of the spectrum dispersion satisfying the desired width and the spread average center frequency becomes equal to the desired original clock signal frequency. In this case, N frequencies including the desired frequency of the original clock signal are selected, for example.

【００２３】拡散周波数制御部６ａの図示されないメモ
リには、このＮ個の各々の周波数を得るために必要とさ
れる位相増加分（周波数データ）が記憶されており、先
に述べたように、制御の開始に当たっては、このＮ個の
中から予め定められた最初のデータが読み出されて位相
アキュムレータ２に設定されるようになっている。な
お、Ｎ個のデータを如何なる順で読み出すかは、拡散さ
れた平均の中心周波数が所望する本来のクロック信号の
周波数に一致すればよいという観点からすれば、特定の
順に限定されるものではなく、例えば、周波数の低い方
から高い方へ読み出す、逆に、周波数の高い方から低い
方へ読み出す等種々の形態を採り得るものである。A memory (not shown) of the spread frequency control section 6a stores a phase increment (frequency data) required to obtain each of the N frequencies. As described above, At the start of the control, predetermined first data is read out of the N data and set in the phase accumulator 2. The order in which the N pieces of data are read out is not limited to a particular order from the viewpoint that the average center frequency of the spread signal should match the desired frequency of the original clock signal. For example, various forms such as reading from a lower frequency to a higher frequency and reading from a higher frequency to a lower frequency may be employed.

【００２４】上述のようにして、最初の位相増加分が設
定された直後、タイマーが始動されることとなる（図２
のステップ１０２参照）。このタイマーは、後述するよ
うに時間経過を判定するために用いられるもので、公知
・周知の方法に基づいた経過時間算出のためのプログラ
ムの実行により実現されるものである。As described above, immediately after the first phase increment is set, the timer is started (FIG. 2).
Step 102). This timer is used to determine the passage of time, as will be described later, and is realized by executing a program for calculating the elapsed time based on a known or well-known method.

【００２５】そして、タイマー始動時から所定の時間が
経過したか否かが、所定時間が経過したと判定されるま
で行われることとなり（図２のステップ１０４参照）、
所定時間が経過したと判定されると、位相増加分のデー
タが所定数読み出されたか否かが判定されることとなる
（図２のステップ１０６参照）。この判定において、位
相増加分のデータが未だ所定数読み出されていないと判
定された場合（ＮＯの場合）には、先のステップ１００
へ戻り次の位相増加分のデータが上述したように読み出
されることとなる。したがって、所定数の位相増加分の
データは、上述したステップ１０４の判定で定められる
所定時間の間隔で位相アキュムレータ２に順次設定され
てゆくようになっている。換言すれば、この第１の例に
おけるスペクトラム拡散クロック発生装置から出力され
るクロック信号の周波数は、所定間隔で変化される結
果、スペクトラムの拡散がなされることとなるものであ
る。ここで、所定時間は、例えば、数１０ｍｓ程度に設
定されるもので、出力周波数の繰り返し周期に比して大
なることが必要である。Then, whether or not a predetermined time has elapsed since the start of the timer is performed until it is determined that the predetermined time has elapsed (see step 104 in FIG. 2).
If it is determined that the predetermined time has elapsed, it is determined whether a predetermined number of data corresponding to the phase increase has been read (see step 106 in FIG. 2). In this determination, when it is determined that a predetermined number of data for the phase increase has not been read out yet (in the case of NO), the previous step 100
Then, the next phase increase data is read out as described above. Therefore, data of the predetermined number of phase increments is sequentially set in the phase accumulator 2 at predetermined time intervals determined by the above-described determination in step 104. In other words, the frequency of the clock signal output from the spread spectrum clock generator in the first example is changed at a predetermined interval, so that the spectrum is spread. Here, the predetermined time is set to, for example, about several tens of ms, and needs to be longer than the repetition period of the output frequency.

【００２６】一方、ステップ１０６の判定において、所
定数の位相増加分のデータが読み出されたと判定された
場合（ＹＥＳ）には、一連のサブルーチン処理が終了さ
れ、図示されないメインルーチンへ一旦戻り、他の処理
がなされた後、上述した一例の処理が再度繰り返される
ようになっている。On the other hand, if it is determined in step 106 that a predetermined number of phase-increased data has been read (YES), a series of subroutine processing ends, and the process returns to the main routine (not shown). After the other processing is performed, the above-described example processing is repeated again.

【００２７】このように、この第１の例においては、拡
散周波数制御部６ａにより、ＤＤＳのための位相アキュ
ムレータ２に、予め所定条件の下で選定された複数の位
相増加分のデータを所定時間間隔で設定することによ
り、出力周波数が極短い時間間隔で変化されて、スペク
トラム拡散が行われる結果、従来のこの種のクロック発
生装置の出力スペクトラムが、例えば、図５（ｂ）に示
されたように、いわゆる線スペクトラムになっていたの
に対し、この第１の例におけるスペクトラム拡散クロッ
ク発生装置の出力スペクトラムは、同図（ａ）に示され
たように、個々の周波数を中心にして、拡がり（拡散
幅）を有するものとなり、このスペクトラムの拡散によ
り、そのレベルが従来に比して低減されることともなる
ものである。なお、スペクトラムの拡散幅やレベルは、
先に述べたように、位相アキュムレータ２に設定される
複数の位相増加分のデータの選定の仕方によって、任意
に変更し得るものである。As described above, in the first example, the spread frequency control unit 6a transmits the data of a plurality of phase increments selected under predetermined conditions to the phase accumulator 2 for DDS for a predetermined time. By setting the interval, the output frequency is changed at an extremely short time interval, and the spectrum is spread. As a result, the output spectrum of this type of conventional clock generator is shown in, for example, FIG. As described above, the output spectrum of the spread spectrum clock generator in the first example is different from the so-called line spectrum, as shown in FIG. The spectrum has a spread (diffusion width), and the level is reduced as compared with the related art by the spread of the spectrum. The spread width and level of the spectrum are
As described above, it can be arbitrarily changed depending on the method of selecting data for a plurality of phase increments set in the phase accumulator 2.

【００２８】次に、第２の実施例について、図３乃至図
５を参照しつつ説明する。まず、図３を参照しつつこの
第２の例におけるスペクトラム拡散クロック発生装置の
構成について説明する。この第２の例におけるスペクト
ラム拡散クロック発生装置は、いわゆるＰＬＬ（Phase-
Locked Loop）周波数シンセサイザを基本として構成さ
れたもので、基準クロック発生器１ｂと、位相比較器
（図３においては「ＰＣ」と表記）７と、いわゆるルー
プフィルタとしてのローパスフィルタ（図３においては
「ＬＰＦ」と表記）８と、電圧制御発振器（図３におい
ては「ＶＣＯ」と表記）９と、プログラマブルデバイダ
（図３においては「ＰＧ ＤＩＶ」と表記）１０と、拡
散周波数制御部６ｂとを具備してなるものである。Next, a second embodiment will be described with reference to FIGS. First, the configuration of the spread spectrum clock generator in the second example will be described with reference to FIG. The spread spectrum clock generator in the second example is a so-called PLL (Phase-
Locked Loop) is configured based on a frequency synthesizer, and includes a reference clock generator 1b, a phase comparator (denoted as “PC” in FIG. 3) 7, and a low-pass filter as a so-called loop filter (in FIG. 3, An “LPF” 8, a voltage controlled oscillator (denoted as “VCO” in FIG. 3) 9, a programmable divider (denoted as “PG DIV” in FIG. 3) 10, and a spread frequency control unit 6 b It is provided.

【００２９】基準クロック発生器１ｂは、いわゆるＰＬ
Ｌ周波数シンセサイザ回路において必要とされ基準周波
数源となるもので、所定周波数のクロック信号を位相比
較器７へ出力するようになっているものである。この基
準クロック発生器１ｂの回路構成は、公知・周知の発振
回路でよく、特定のものに限定される必要はないが、特
には、水晶発振子を用いて発振する構成のものが好適で
ある。The reference clock generator 1b has a so-called PL
This is a reference frequency source required in the L frequency synthesizer circuit, and outputs a clock signal of a predetermined frequency to the phase comparator 7. The circuit configuration of the reference clock generator 1b may be a known or well-known oscillation circuit, and need not be limited to a specific one. In particular, a configuration that oscillates using a crystal oscillator is preferable. .

【００３０】位相比較器７は、基準クロック発生器１ｂ
から入力されたクロック信号と、プログラマブルデバイ
ダ１０から入力された信号との位相及び周波数比較を行
い、その比較結果に応じた電圧信号を出力するようにな
っているもので、この種のＰＬＬ回路において公知・周
知の回路構成を有してなるものである。ローパスフィル
タ８は、電圧制御発振器９に入力されるべき電圧信号の
みを通過させ、位相比較器７の出力信号に含まれる不要
な信号を除去するためのもので、位相比較器７同様に、
この種のＰＬＬ回路において公知・周知の回路構成を有
してなるものである。The phase comparator 7 includes a reference clock generator 1b
And a frequency signal between the clock signal input from the programmable divider 10 and the signal input from the programmable divider 10, and outputs a voltage signal according to the comparison result. It has a well-known and well-known circuit configuration. The low-pass filter 8 allows only the voltage signal to be input to the voltage-controlled oscillator 9 to pass therethrough and removes unnecessary signals included in the output signal of the phase comparator 7.
This type of PLL circuit has a known / known circuit configuration.

【００３１】電圧制御発振器９は、ローパスフィルタ８
を介して入力される位相比較器７の比較結果に応じた直
流電圧に応じた発振を行うようになっているもので、位
相比較器７同様に、この種のＰＬＬ回路において公知・
周知の回路構成を有してなるものである。プログラマブ
ルデバイダ１０は、電圧制御発振器９から入力された信
号の周波数を所定の分周比に分周して出力するもので、
所定の分周比は、外部からの制御によって可変できるよ
うになっているものである。このプログラマブルデバイ
ダ１０も、位相比較器７同様にこの種のＰＬＬ回路にお
いて公知・周知の回路構成を有してなるものとなってい
る。The voltage controlled oscillator 9 includes a low-pass filter 8
The phase comparator 7 oscillates according to the DC voltage corresponding to the comparison result inputted through the phase comparator 7.
It has a well-known circuit configuration. The programmable divider 10 divides the frequency of the signal input from the voltage-controlled oscillator 9 by a predetermined dividing ratio and outputs the divided signal.
The predetermined dividing ratio can be varied by external control. Like the phase comparator 7, the programmable divider 10 has a well-known and well-known circuit configuration in this type of PLL circuit.

【００３２】拡散周波数制御部６ｂは、電圧制御発振器
９の出力周波数について所望のスペクトラムの拡散がな
されるように、プログラマブルデバイダ１０の分周比
を、所定の制御手順にしたがって変えるようになってい
るものである（詳細は後述）。この拡散周波数制御部６
ｂは、具体的には、例えば、いわゆるＣＰＵを用いて、
後述するような内容を有するプログラムを実行させるこ
とにより実現され得るものである。また、汎用のＣＰＵ
に代えて、例えば、ＡＳＩＣ(Application Specified I
C）のような専用ＩＣを用いて構成してもよいものであ
る。The spread frequency control section 6b changes the frequency division ratio of the programmable divider 10 according to a predetermined control procedure so that a desired spectrum is spread with respect to the output frequency of the voltage controlled oscillator 9. (Details will be described later). This spread frequency control unit 6
b is, specifically, for example, using a so-called CPU,
This can be realized by executing a program having the contents described below. Also, general-purpose CPU
Instead of, for example, ASIC (Application Specified I
It may be configured using a dedicated IC as in C).

【００３３】上記構成において、電圧制御発振器９から
ある周波数のクロック信号を得る動作は、後述する拡散
周波数制御部６ｂによる分周比の設定を除けば、この種
のＰＬＬ回路において公知・周知となっているものと基
本的に同一であるので概略的に説明すれば、まず、基準
クロック発生器１ｂの出力周波数がＦs、プログラマブ
ルデバイダ１０に設定された分周比がＭ、電圧制御発振
器９の出力周波数がＦoであると仮定する。In the above configuration, the operation of obtaining a clock signal of a certain frequency from the voltage controlled oscillator 9 is known and well-known in this type of PLL circuit, except for the setting of the frequency division ratio by the spread frequency control unit 6b described later. Since the output frequency of the reference clock generator 1b is Fs, the frequency division ratio set in the programmable divider 10 is M, the output of the voltage controlled oscillator 9 is Assume that the frequency is Fo.

【００３４】電圧制御発振器９の出力の一部は、プログ
ラマブルデバイダ１０に入力され、その周波数はＦo／
Ｍとなり、位相比較器７に入力されるようになってい
る。そして、位相比較器７においては、ＦsとＦo／Ｍと
の位相比較が行われ、いわゆるＰＬＬループがロックさ
れた状態において、Ｆs＝Ｆo／Ｍが成立する。したがっ
て、電圧制御発振器９の出力周波数Ｆoは、Ｆo＝Ｍ×Ｆ
sと得られるようになっている。A part of the output of the voltage controlled oscillator 9 is input to the programmable divider 10, and its frequency is Fo /
M, which is input to the phase comparator 7. Then, in the phase comparator 7, the phase comparison between Fs and Fo / M is performed, and Fs = Fo / M is established in a state where the so-called PLL loop is locked. Therefore, the output frequency Fo of the voltage controlled oscillator 9 is Fo = M × F
You can get s.

【００３５】次に、クロック信号のスペクトラム拡散の
ための上記拡散周波数制御部６ｂによるプログラマブル
デバイダ１０に対する制御動作について、図４を参照し
つつ説明する。拡散周波数制御部６ｂによる制御動作が
開始されると、この拡散周波数制御部６ｂの図示されな
いメモリ（例えばＣＰＵに内蔵されているメモリ等）か
ら、予め記憶されている複数の分周比のデータの内から
最初のデータが読み出されて、プログラマブルデバイダ
１０に設定されることとなる（図４のステップ２００参
照）。Next, the control operation of the programmable divider 10 by the spread frequency control section 6b for spread spectrum of the clock signal will be described with reference to FIG. When the control operation by the spread frequency control unit 6b is started, data of a plurality of division ratios stored in advance from a memory (not shown) of the spread frequency control unit 6b (for example, a memory incorporated in the CPU) is read. The first data is read from the inside and set in the programmable divider 10 (see step 200 in FIG. 4).

【００３６】すなわち、所望の出力周波数のクロック信
号を得ようとする通常時において、プログラマブルデバ
イダ１０に設定されるのは、当該所望周波数に対応して
定まる所定の分周比のデータだけであるところ、この第
２の例においては、本来のクロック信号を得るための分
周比のデータと共に、予め所定条件の下、出力周波数と
して選択された複数の周波数に対応する分周比のデータ
が、拡散周波数制御部６ｂの図示されないメモリに予め
記憶されており、そのデータの内、最初のデータとして
記憶されているものが読み出されてプログラマブルデバ
イダ１０に設定される。That is, in a normal state in which a clock signal having a desired output frequency is to be obtained, what is set in the programmable divider 10 is only data having a predetermined division ratio determined in accordance with the desired frequency. In this second example, the data of the frequency division ratio corresponding to a plurality of frequencies selected as output frequencies under predetermined conditions are spread together with the data of the frequency division ratio for obtaining the original clock signal. The data stored in the memory (not shown) of the frequency control unit 6b in advance, and the data stored as the first data is read out and set in the programmable divider 10.

【００３７】ここで、上述の予め所定条件の下、出力周
波数として選択された複数の周波数とは、次のような観
点から選択されるものである。まず、この第２の例にお
けるスペクトラム拡散クロック発生装置は、所望するク
ロック信号のスペクトラムを分散させることにより、本
来のクロック信号と共に外部へ輻射される高調波信号の
レベル低減を図るものである。このため、本来得ようと
するクロック信号の周波数を中心にして、出力周波数を
短時間間隔で複数変えることによって、スペクトラムの
分散を図るようにしているものである。そして、変化さ
せる出力周波数として幾つの周波数を選択するかは、ス
ペクトラムの分散の幅が所望する幅を満足し、かつ、拡
散された平均の中心周波数が所望する本来のクロック信
号の周波数に等しくなるようにする観点から行われ、所
望する本来のクロック信号の周波数を含めて例えばＮ個
の周波数が選択される。Here, the plurality of frequencies selected as output frequencies under the above-mentioned predetermined conditions are selected from the following viewpoints. First, the spread spectrum clock generator in the second example is intended to reduce the level of a harmonic signal radiated outside together with the original clock signal by dispersing the spectrum of the desired clock signal. For this reason, the spectrum is dispersed by changing a plurality of output frequencies at short intervals around the frequency of the clock signal originally intended to be obtained. The number of frequencies to be selected as the output frequency to be changed depends on the width of the spectrum dispersion satisfying the desired width and the spread average center frequency becomes equal to the desired original clock signal frequency. In this case, N frequencies including the desired frequency of the original clock signal are selected, for example.

【００３８】拡散周波数制御部６ｂの図示されないメモ
リには、このＮ個の各々の周波数を得るために必要とさ
れる分周比が記憶されており、先に述べたように、制御
の開始に当たっては、このＮ個の中から予め定められた
最初のデータが読み出されてプログラマブルデバイダ１
０に設定されるようになっている。なお、Ｎ個のデータ
を如何なる順で読み出すかは、拡散された平均の中心周
波数が所望する本来のクロック信号の周波数に一致すれ
ばよいという観点からすれば、特定の順に限定されるも
のではなく、例えば、周波数の低い方から高い方へ読み
出す、逆に、周波数の高い方から低い方へ読み出す等種
々の形態を採り得るものである。The memory (not shown) of the spread frequency control section 6b stores the frequency division ratio required to obtain each of the N frequencies. As described above, when starting the control, Reads out the predetermined first data from among the N data and outputs the data to the programmable divider 1
It is set to 0. The order in which the N pieces of data are read out is not limited to a particular order from the viewpoint that the average center frequency of the spread signal should match the desired frequency of the original clock signal. For example, various forms such as reading from a lower frequency to a higher frequency and reading from a higher frequency to a lower frequency may be employed.

【００３９】上述のようにして、最初の分周比が設定さ
れた直後、タイマーが始動されることとなる（図４のス
テップ２０２参照）。このタイマーは、後述するように
時間経過を判定するために用いられるもので、公知・周
知の方法に基づいた経過時間算出のためのプログラムの
実行により実現されるものである。As described above, immediately after the first division ratio is set, the timer is started (see step 202 in FIG. 4). This timer is used to determine the passage of time, as will be described later, and is realized by executing a program for calculating the elapsed time based on a known or well-known method.

【００４０】そして、タイマー始動時から所定の時間が
経過したか否かが、所定時間が経過したと判定されるま
で行われることとなり（図４のステップ２０４参照）、
所定時間が経過したと判定されると、分周比のデータが
所定数読み出されたか否かが判定されることとなる（図
４のステップ２０６参照）。この判定において、分周比
のデータが未だ所定数読み出されていないと判定された
場合（ＮＯの場合）には、先のステップ２００へ戻り次
の分周比のデータが上述したように読み出されることと
なる。したがって、所定数の分周比のデータは、上述し
たステップ２０４の判定で定められる所定時間の間隔で
プログラマブルデバイダ１０に順次設定されてゆくよう
になっている。換言すれば、この第２の例におけるスペ
クトラム拡散クロック発生装置から出力されるクロック
信号の周波数は、所定間隔で変化される結果、スペクト
ラムの拡散がなされることとなるものである。ここで、
所定時間は、例えば、数１０ｍｓ程度に設定されるもの
で、出力周波数の繰り返し周期に比して大なることが必
要である。Then, whether or not a predetermined time has elapsed since the start of the timer is performed until it is determined that the predetermined time has elapsed (see step 204 in FIG. 4).
When it is determined that the predetermined time has elapsed, it is determined whether or not a predetermined number of division ratio data has been read (see step 206 in FIG. 4). In this determination, when it is determined that the predetermined number of division ratio data has not been read out yet (in the case of NO), the process returns to step 200 and the next division ratio data is read out as described above. It will be. Therefore, the data of the predetermined number of frequency division ratios are sequentially set in the programmable divider 10 at the predetermined time intervals determined by the above-described determination in step 204. In other words, the frequency of the clock signal output from the spread-spectrum clock generator in the second example is changed at predetermined intervals, so that the spectrum is spread. here,
The predetermined time is set to, for example, about several tens of ms, and needs to be longer than the repetition period of the output frequency.

【００４１】一方、ステップ２０６の判定において、所
定数の分周比のデータが読み出されたと判定された場合
（ＹＥＳ）には、一連のサブルーチン処理が終了され、
図示されないメインルーチンへ一旦戻り、他の処理がな
された後、上述した一例の処理が再度繰り返されるよう
になっている。On the other hand, if it is determined in step 206 that data of a predetermined number of frequency division ratios has been read (YES), a series of subroutine processing ends, and
After returning to a main routine (not shown) once and performing other processing, the above-described example processing is repeated again.

【００４２】このように、この第２の例においては、拡
散周波数制御部６ｂにより、ＰＬＬ方式の周波数シンセ
サイザ回路を構成するプログラマブルデバイダ１０に、
予め所定条件の下で選定された複数の分周比のデータを
所定時間間隔で設定することにより、出力周波数が極短
い時間間隔で変化されて、スペクトラム拡散が行われる
結果、従来のこの種のクロック発生装置の出力スペクト
ラムが、例えば、図５（ｂ）に示されたように、いわゆ
る線スペクトラムになっていたのに対し、この第２の例
におけるスペクトラム拡散クロック発生装置の出力スペ
クトラムは、同図（ａ）に示されたように、個々の周波
数を中心にして、拡がり（拡散幅）を有するものとな
り、このスペクトラムの拡散により、そのレベルが従来
に比して低減されることともなるものである。なお、ス
ペクトラムの拡散幅やレベルは、先に述べたように、プ
ルグラマブルデバイダ に設定される複数の分周比のデ
ータの選定の仕方によって、任意に変更し得るものであ
る。As described above, in the second example, the programmable frequency divider 10 constituting the frequency synthesizer circuit of the PLL system uses the spread frequency controller 6b to provide
By setting data of a plurality of frequency division ratios selected in advance under predetermined conditions at predetermined time intervals, the output frequency is changed at extremely short time intervals, and as a result, spectrum spreading is performed. The output spectrum of the clock generator is, for example, a so-called line spectrum as shown in FIG. 5B, whereas the output spectrum of the spread spectrum clock generator in the second example is the same. As shown in FIG. 7A, the spectrum has a spread (spread width) around each frequency, and the level of the spread is reduced by the spread of the spectrum. It is. As described above, the spread width and level of the spectrum can be arbitrarily changed depending on the method of selecting data of a plurality of frequency division ratios set in the programmable divider.

【００４３】[0043]

【発明の効果】以上、述べたように、本発明において
は、特定の制御データを変えることで所望の出力周波数
を得ることのできるクロック発生装置において、その制
御データを所定の条件の下で所定時間間隔で順次変化さ
せることができるように構成することにより、予め所定
条件の下で複数の制御データを選択し、これを順次設定
してゆくことで、出力スペクトラムの拡散を図ることが
でき、このため、不要信号の輻射エネルギーの分散がな
されるので、いわゆるＥＭＣ妨害の低減を簡易に行うこ
とができる。特に、請求項４乃び５記載の発明において
は、拡散周波数制御手段をプログラムの実行により目的
の機能を果たすような構成とすることができるので、ス
ペクトラムの拡散の幅や、そのレベル等を要求に合わせ
て容易に変えることができ、汎用性が高く、しかも、不
要な信号の輻射を確実、かつ、十分なレベルに抑圧する
ことのできるクロック発生装置を提供することができる
ものである。As described above, according to the present invention, in a clock generator capable of obtaining a desired output frequency by changing specific control data, the control data is transmitted under a predetermined condition under a predetermined condition. By configuring so as to be able to change sequentially at time intervals, a plurality of control data are selected under predetermined conditions in advance, and by sequentially setting the control data, the output spectrum can be spread, For this reason, the radiation energy of the unnecessary signal is dispersed, so that the so-called EMC interference can be easily reduced. In particular, in the invention according to claims 4 and 5, since the spread frequency control means can be configured to perform the desired function by executing the program, the spread width of the spectrum and the level thereof are required. It is possible to provide a clock generation device which can be easily changed in accordance with the requirements, has high versatility, and can surely suppress unnecessary signal radiation to a sufficient level.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態におけるスペクトラム拡散
クロック発生装置の第１の例における構成例を示す構成
図である。FIG. 1 is a configuration diagram illustrating a configuration example of a first example of a spread spectrum clock generation device according to an embodiment of the present invention.

【図２】図１に示されたスペクトラム拡散クロック発生
装置の拡散周波数制御部による位相アキュムレータに対
するスペクトラム拡散のための制御動作の手順を示すサ
ブルーチンフローチャートである。FIG. 2 is a subroutine flowchart showing a procedure of a control operation for spread spectrum for a phase accumulator by a spread frequency control unit of the spread spectrum clock generator shown in FIG. 1;

【図３】本発明の実施の形態におけるスペクトラム拡散
クロック発生装置の第２の例における構成例を示す構成
図である。FIG. 3 is a configuration diagram illustrating a configuration example of a second example of the spread spectrum clock generation device according to the embodiment of the present invention;

【図４】図３に示されたスペクトラム拡散クロック発生
装置の拡散周波数制御部によるプログラマブルデバイダ
へ対するスペクトラム拡散のための制御動作の手順を示
すサブルーチンフローチャートである。4 is a subroutine flowchart showing a procedure of a control operation for spread spectrum to a programmable divider by a spread frequency control unit of the spread spectrum clock generator shown in FIG. 3;

【図５】本発明に係るスペクトラム拡散クロック発生装
置の出力信号のスペクトラムの様子を従来装置のものと
共に模式的に示す模式図である。FIG. 5 is a schematic diagram schematically showing a spectrum of an output signal of a spread spectrum clock generator according to the present invention, together with that of a conventional device.

【符号の説明】[Explanation of symbols]

２…位相アキュムレータ ３…波形メモリ ４…Ｄ／Ａ変換器 ６ａ…拡散周波数制御部 ６ｂ…拡散周波数制御部 ７…位相比較器 ９…電圧制御発振器 １０…プログラマブルデバイダ 2 ... Phase accumulator 3 ... Waveform memory 4 ... D / A converter 6a ... Spread frequency control unit 6b ... Spread frequency control unit 7 ... Phase comparator 9 ... Voltage controlled oscillator 10 ... Programmable divider

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 所定の制御データを変えることにより所
望の出力周波数を得ることのできる周波数シンセサイザ
を用いてなるクロック発生装置におけるスペクトラム拡
散方法であって、 予め選択された複数の周波数に対応して定められた複数
の制御データを、所定の時間間隔で、順次変えることに
より、出力周波数のスペクトラムの拡散を行うことを特
徴とするクロック発生装置のスペクトラム拡散方法。1. A spread spectrum method in a clock generator using a frequency synthesizer capable of obtaining a desired output frequency by changing predetermined control data, the method being adapted to correspond to a plurality of preselected frequencies. A spread spectrum method for a clock generator, wherein a spread of an output frequency spectrum is performed by sequentially changing a plurality of predetermined control data at predetermined time intervals. 【請求項２】 複数の周波数は、スペクトラム拡散後の
出力周波数の平均値が所望のクロック周波数となり、か
つ、拡散の幅が所望の大きさとなるように選択されたも
のであることを特徴とするクロック発生装置のスペクト
ラム拡散方法。2. The method according to claim 1, wherein the plurality of frequencies are selected such that an average value of the output frequencies after the spread spectrum becomes a desired clock frequency and a spread width becomes a desired magnitude. A spread spectrum method for a clock generator. 【請求項３】 所定の制御データの設定に応じた出力周
波数の信号を生成する周波数シンセサイザ手段と、 予め選択された複数の周波数に対応して定められた複数
の制御データを、所定の時間間隔で順次、前記周波数シ
ンセザイザ手段へ設定する拡散周波数制御手段と、 を具備してなることを特徴とするスペクトラム拡散クロ
ック発生装置。3. A frequency synthesizer means for generating a signal of an output frequency corresponding to a setting of predetermined control data, and a plurality of control data defined corresponding to a plurality of frequencies selected in advance at a predetermined time interval. And a spread frequency control means for sequentially setting the frequency synthesizer means to the frequency synthesizer means. 【請求項４】 周波数シンセサイザ手段は、外部から設
定された制御データとしての位相増加分を外部入力され
る基準クロックに同期して累積し、累積の度毎に当該累
積結果を出力する位相アキュムレータと、 前記位相アキュムレータの出力データをアドレスとし
て、当該アドレスに記憶されたディジタル波形データを
出力する波形メモリと、 前記波形メモリのディジタル出力信号をアナログ信号に
変換するディジタル・アナログ変換器と、 前記アナログ変換器の出力信号から不要な信号成分を除
去し、所定の周波数以下の信号のみを通過可能とするロ
ーパスフィルタと、を具備してなる一方、 拡散周波数制御手段は、スペクトラム拡散後の出力周波
数の平均値が所望のクロック周波数となり、かつ、拡散
の幅が所望の大きさとなるように選択された複数の周波
数に対応する位相増加分を制御データとして記憶してな
るものであることを特徴とする請求項３記載のスペクト
ラム拡散クロック発生装置。4. A frequency synthesizer means for accumulating a phase increase as control data set from outside in synchronization with a reference clock input from outside, and a phase accumulator for outputting the accumulation result every time accumulation is performed. A waveform memory that outputs digital waveform data stored at the address using output data of the phase accumulator as an address; a digital-analog converter that converts a digital output signal of the waveform memory into an analog signal; A low-pass filter that removes unnecessary signal components from the output signal of the filter and allows only signals having a frequency equal to or lower than a predetermined frequency to pass therethrough. Value to the desired clock frequency and the width of the spread to the desired magnitude. Spread-spectrum clock generator of claim 3, wherein a is made to store the phase increment as control data corresponding to the-option plurality of frequencies have been. 【請求項５】 周波数シンセサイザ手段は、外部入力さ
れる制御用の電圧に応じた周波数を発振する電圧制御発
振器と、 外部から設定される制御データとしての分周比で前記電
圧制御発振器の出力信号の周波数を分周するプログラマ
ブルデバイダと、 前記プログラマブルデバイダにより分周された信号と、
外部入力される基準クロック信号との位相及び周波数比
較を行い、当該比較結果に応じた信号を出力する位相比
較器と、 前記位相比較器の出力信号から所定周波数成分を除去す
るローパスフィルタと、を具備してなる一方、 拡散周波数制御手段は、スペクトラム拡散後の出力周波
数の平均値が所望のクロック周波数となり、かつ、拡散
の幅が所望の大きさとなるように選択された複数の周波
数に対応する分周比を制御データとして記憶してなるも
のであることを特徴とする請求項４記載のスペクトラム
拡散クロック発生装置。5. A frequency synthesizer means for oscillating a frequency corresponding to a control voltage inputted from outside, and an output signal of said voltage controlled oscillator based on a dividing ratio as control data set from outside. A programmable divider that divides the frequency of the signal; a signal divided by the programmable divider;
A phase comparator that performs phase and frequency comparison with an externally input reference clock signal and outputs a signal corresponding to the comparison result, and a low-pass filter that removes a predetermined frequency component from an output signal of the phase comparator. On the other hand, the spread frequency control means corresponds to a plurality of frequencies selected so that the average value of the output frequencies after the spread spectrum becomes a desired clock frequency and the spread width becomes a desired magnitude. 5. The spread spectrum clock generator according to claim 4, wherein the frequency division ratio is stored as control data.