JP2003318218A - 曲面チップ基板、その製造方法、および、バンプ形成装置 - Google Patents
曲面チップ基板、その製造方法、および、バンプ形成装置Info
- Publication number
- JP2003318218A JP2003318218A JP2002122532A JP2002122532A JP2003318218A JP 2003318218 A JP2003318218 A JP 2003318218A JP 2002122532 A JP2002122532 A JP 2002122532A JP 2002122532 A JP2002122532 A JP 2002122532A JP 2003318218 A JP2003318218 A JP 2003318218A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- curved
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75304—Shape of the pressing surface being curved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップを曲面基板に確実に実装する。
【解決手段】 基板電極を有する、曲面形状の曲面基板
と、曲面基板の曲面形状に倣わせた、チップ電極を有す
るチップと、対応する基板電極とチップ電極とを電気的
に接続する第１のバンプと、曲面基板とチップとを、非
導通の状態で物理的に接合する第２のバンプとを備えた
曲面チップ基板を提供する。曲面チップ基板は、基板電
極上の第１の位置および電極上の位置とは異なる第２の
位置にそれぞれバンプを有する曲面基板と、チップ電極
上の第３の位置および電極上とは異なる第４の位置にそ
れぞれバンプを有するチップを用いる。まずチップを、
曲面基板の曲面形状に倣わせて変形し、第１の位置のバ
ンプと第３の位置のバンプとを電気的に接続し、第２の
位置のバンプと第４の位置のバンプとを非導通の状態で
物理的に接合する。このとき、チップを曲面基板の曲面
形状に倣わせたまま接合する。
と、曲面基板の曲面形状に倣わせた、チップ電極を有す
るチップと、対応する基板電極とチップ電極とを電気的
に接続する第１のバンプと、曲面基板とチップとを、非
導通の状態で物理的に接合する第２のバンプとを備えた
曲面チップ基板を提供する。曲面チップ基板は、基板電
極上の第１の位置および電極上の位置とは異なる第２の
位置にそれぞれバンプを有する曲面基板と、チップ電極
上の第３の位置および電極上とは異なる第４の位置にそ
れぞれバンプを有するチップを用いる。まずチップを、
曲面基板の曲面形状に倣わせて変形し、第１の位置のバ
ンプと第３の位置のバンプとを電気的に接続し、第２の
位置のバンプと第４の位置のバンプとを非導通の状態で
物理的に接合する。このとき、チップを曲面基板の曲面
形状に倣わせたまま接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、曲面基板へチップ
を実装する技術に関する。
を実装する技術に関する。
【０００２】
【従来の技術】図６は、２つのチップ２を平面基板２５
上に実装したチップ基板の断面図である。チップ２は、
例えば、裏返しに配置されて平面基板２５に実装され
た、いわゆるフリップチップ配置の半導体チップであ
る。半田バンプ３は、チップ２と平面基板２５とを電気
的かつ物理的に接続する。実装前のチップ２および平面
基板２５は、ともに、電極上（パッド上）に半田バンプ
を有する。実装の際に、各電極上の半田バンプを加熱し
溶融することで、一体化した半田バンプ３として形成さ
れる。アンダーフィル樹脂４は、チップと基板とのすき
間を封止している。
上に実装したチップ基板の断面図である。チップ２は、
例えば、裏返しに配置されて平面基板２５に実装され
た、いわゆるフリップチップ配置の半導体チップであ
る。半田バンプ３は、チップ２と平面基板２５とを電気
的かつ物理的に接続する。実装前のチップ２および平面
基板２５は、ともに、電極上（パッド上）に半田バンプ
を有する。実装の際に、各電極上の半田バンプを加熱し
溶融することで、一体化した半田バンプ３として形成さ
れる。アンダーフィル樹脂４は、チップと基板とのすき
間を封止している。
【０００３】チップ２を平面基板２５に実装する手順を
具体的に説明すると、まず、チップ２側の半田バンプ
と、平面基板２５側の半田バンプ同士を押圧し加熱す
る。これにより、双方の半田バンプは溶融して、チップ
２および平面基板２５が電気的に、かつ、物理的に接続
される。このとき、チップ２および平面基板２５の間
の、半田バンプ３以外の部分は、空洞領域すなわち隙間
として残っている。そこで、その隙間にアンダーフィル
樹脂４を注入して硬化させ、隙間を封止する。以上の工
程により、図６に示すチップ基板が完成する。
具体的に説明すると、まず、チップ２側の半田バンプ
と、平面基板２５側の半田バンプ同士を押圧し加熱す
る。これにより、双方の半田バンプは溶融して、チップ
２および平面基板２５が電気的に、かつ、物理的に接続
される。このとき、チップ２および平面基板２５の間
の、半田バンプ３以外の部分は、空洞領域すなわち隙間
として残っている。そこで、その隙間にアンダーフィル
樹脂４を注入して硬化させ、隙間を封止する。以上の工
程により、図６に示すチップ基板が完成する。
【０００４】図６では、平面形状のチップ２と平面基板
２５とを接合したチップ基板の例を説明した。近年、種
々の装置は、小型化、薄型化される傾向にある。そのた
め、今後は、曲面形状等の、平面以外の形状（非平面形
状）の基板に、チップを実装できれば非常に有用であ
る。例えば、特開平９−１４８３７４号公報では、曲面
形状の半導体膜と、曲面形状の半導体チップとを、異方
導電性接着剤で接合する技術を開示している。
２５とを接合したチップ基板の例を説明した。近年、種
々の装置は、小型化、薄型化される傾向にある。そのた
め、今後は、曲面形状等の、平面以外の形状（非平面形
状）の基板に、チップを実装できれば非常に有用であ
る。例えば、特開平９−１４８３７４号公報では、曲面
形状の半導体膜と、曲面形状の半導体チップとを、異方
導電性接着剤で接合する技術を開示している。
【０００５】続いて図７の（ａ）は、従来の半田バンプ
形成装置の構造を示す概略図である。半田バンプ形成装
置は、チップ２の電極８上、または、基板の電極上に半
田を吐出して、半田バンプを形成する。チップ２の電極
８上に、半田バンプを形成する手順は以下のとおりであ
る。半田バンプ形成装置は、半田タンク１１内の半田１
４を、ヒータ１０により加熱し溶融させる。溶融した半
田１４は、半田タンク１１から圧力室９まで充填されて
いる。そして半田バンプ形成装置は、半田１４を、ノズ
ル２２からチップ２上の電極８に向かって吐出する。具
体的には、圧電素子１３に所定の電圧を印加して変位さ
せ、ダイアフラム１９を変形させる。これにより圧力室
９内の圧力が上がり、半田１４がノズル２２から吐出さ
れる。吐出された半田１６は、吐出されると冷却され、
硬化する。吐出量が適切になるまで、複数個の半田１６
が吐出される。また、複数の電極８上に半田１４を吐出
したい場合には、ノズル２２の下に各電極８を順に配置
させ、吐出すればよい。なお、Ｎ２パイプ１５は、窒素
Ｎ２を出してＮ２雰囲気を形成し、半田１４および吐出
された半田１６の酸化を防ぐ。
形成装置の構造を示す概略図である。半田バンプ形成装
置は、チップ２の電極８上、または、基板の電極上に半
田を吐出して、半田バンプを形成する。チップ２の電極
８上に、半田バンプを形成する手順は以下のとおりであ
る。半田バンプ形成装置は、半田タンク１１内の半田１
４を、ヒータ１０により加熱し溶融させる。溶融した半
田１４は、半田タンク１１から圧力室９まで充填されて
いる。そして半田バンプ形成装置は、半田１４を、ノズ
ル２２からチップ２上の電極８に向かって吐出する。具
体的には、圧電素子１３に所定の電圧を印加して変位さ
せ、ダイアフラム１９を変形させる。これにより圧力室
９内の圧力が上がり、半田１４がノズル２２から吐出さ
れる。吐出された半田１６は、吐出されると冷却され、
硬化する。吐出量が適切になるまで、複数個の半田１６
が吐出される。また、複数の電極８上に半田１４を吐出
したい場合には、ノズル２２の下に各電極８を順に配置
させ、吐出すればよい。なお、Ｎ２パイプ１５は、窒素
Ｎ２を出してＮ２雰囲気を形成し、半田１４および吐出
された半田１６の酸化を防ぐ。
【０００６】チップ２の電極８上に半田バンプ１６を形
成すると、ヒータ１８がチップ２を加熱する。加熱開始
から所定の時間が経過すると、複数の半田バンプ１６が
溶融して一体となり、所望の体積の半田バンプ１７が形
成される。図７の（ｂ）は、ヒータの熱により溶融した
半田バンプ１７を有するチップ２を示す。
成すると、ヒータ１８がチップ２を加熱する。加熱開始
から所定の時間が経過すると、複数の半田バンプ１６が
溶融して一体となり、所望の体積の半田バンプ１７が形
成される。図７の（ｂ）は、ヒータの熱により溶融した
半田バンプ１７を有するチップ２を示す。
【０００７】
【発明が解決しようとする課題】第１の課題は、チップ
を曲面基板に実装する際に、上述した特開平９−１４８
３７４号公報の技術を用いる場合には、新たに異方導電
性接着剤（樹脂材）が必要になることである。さらに、
その樹脂材を利用するための新たな設備も必要になる。
すなわち、設備、材料に対する新たな投資が必要になっ
てしまう。よって、曲面に限らず、チップを種々の形状
の基板に実装するのは困難である。
を曲面基板に実装する際に、上述した特開平９−１４８
３７４号公報の技術を用いる場合には、新たに異方導電
性接着剤（樹脂材）が必要になることである。さらに、
その樹脂材を利用するための新たな設備も必要になる。
すなわち、設備、材料に対する新たな投資が必要になっ
てしまう。よって、曲面に限らず、チップを種々の形状
の基板に実装するのは困難である。
【０００８】第２の課題は、半田バンプ形成装置におい
て、半田１４の吐出量を多くするためにノズル２２の径
を大きくすると、ノズル２２に加わる半田の静圧（ρ・
ｇ・Ｈ）によって、半田がノズル２２からたれ出してし
まうことである。このため一回の吐出によっては必要な
量の半田が電極８上に確保できず、その結果、吐出回数
を増やす等の処理が必要となる。これでは、所望量の半
田を確保できるまでの処理時間が長くなる。具体的に
は、表面張力をσ、半田の密度をρ、重力加速度をｇ、
ノズルから半田１４液面までの高さをＨとすると、最大
ノズル径Ｄは、Ｄ＝４σ／（ρ・ｇ・Ｈ）と表すことが
できる。いま、σ＝４７０×１０−３（Ｎ／m）、ρ＝
９．７×１０３（kg／m3）、ｇ＝９．８ｍ／ｓ２、H＝
０．１ｍとすると、Ｄ＝１９８μｍとなる。実験によ
り、約２００μｍのノズル径に対し、一回に吐出する半
田径は、球径で約２００μｍまでである。
て、半田１４の吐出量を多くするためにノズル２２の径
を大きくすると、ノズル２２に加わる半田の静圧（ρ・
ｇ・Ｈ）によって、半田がノズル２２からたれ出してし
まうことである。このため一回の吐出によっては必要な
量の半田が電極８上に確保できず、その結果、吐出回数
を増やす等の処理が必要となる。これでは、所望量の半
田を確保できるまでの処理時間が長くなる。具体的に
は、表面張力をσ、半田の密度をρ、重力加速度をｇ、
ノズルから半田１４液面までの高さをＨとすると、最大
ノズル径Ｄは、Ｄ＝４σ／（ρ・ｇ・Ｈ）と表すことが
できる。いま、σ＝４７０×１０−３（Ｎ／m）、ρ＝
９．７×１０３（kg／m3）、ｇ＝９．８ｍ／ｓ２、H＝
０．１ｍとすると、Ｄ＝１９８μｍとなる。実験によ
り、約２００μｍのノズル径に対し、一回に吐出する半
田径は、球径で約２００μｍまでである。
【０００９】第３の課題は、従来の半田バンプ形成装置
では、ヒータ１８を使用してチップ２または基板に形成
された半田を溶融させるため、耐熱性の低いチップ２、
基板等には適用できないことである。
では、ヒータ１８を使用してチップ２または基板に形成
された半田を溶融させるため、耐熱性の低いチップ２、
基板等には適用できないことである。
【００１０】本発明の第１の目的は、チップを曲面基板
に確実に実装することである。第２の目的は、所望量の
半田を短時間で吐出することである。第３の目的は、半
田の溶融を、耐熱性の低いチップ、基板等でもできるよ
うにすることである。
に確実に実装することである。第２の目的は、所望量の
半田を短時間で吐出することである。第３の目的は、半
田の溶融を、耐熱性の低いチップ、基板等でもできるよ
うにすることである。
【００１１】
【課題を解決するための手段】本発明の曲面チップ基板
は、基板電極を有する、曲面形状の曲面基板と、前記曲
面基板の曲面形状に倣わせた、チップ電極を有するチッ
プと、対応する前記基板電極と前記チップ電極とを電気
的に接続する第１のバンプと、前記曲面基板と前記チッ
プとを、非導通の状態で物理的に接合する第２のバンプ
とを備えている。これにより上記目的が達成される。
は、基板電極を有する、曲面形状の曲面基板と、前記曲
面基板の曲面形状に倣わせた、チップ電極を有するチッ
プと、対応する前記基板電極と前記チップ電極とを電気
的に接続する第１のバンプと、前記曲面基板と前記チッ
プとを、非導通の状態で物理的に接合する第２のバンプ
とを備えている。これにより上記目的が達成される。
【００１２】前記曲面基板と前記チップとの間を封止す
る樹脂をさらに備えていてもよい。
る樹脂をさらに備えていてもよい。
【００１３】本発明による曲面チップ基板の製造方法
は、基板電極を有する、曲面形状の曲面基板であって、
該基板電極上の第１の位置、および該基板電極上の位置
とは異なる第２の位置にそれぞれバンプを有する曲面基
板を提供するステップと、チップ電極を有するチップで
あって、該チップ電極上の第３の位置および該チップ電
極上の位置とは異なる第４の位置にそれぞれバンプを有
するチップを提供するステップと、前記チップを、前記
曲面基板の曲面形状に倣わせて変形するステップと、前
記曲面基板上の第１の位置のバンプと、前記チップ上の
第３の位置のバンプとを電気的に接続するステップと、
前記曲面基板上の第２の位置のバンプと、前記チップ上
の第４の位置のバンプとを非導通の状態で物理的に接合
するステップであって、前記チップを、前記曲面基板の
曲面形状に倣わせたまま接合するステップとを含む。こ
れにより上記目的が達成できる。
は、基板電極を有する、曲面形状の曲面基板であって、
該基板電極上の第１の位置、および該基板電極上の位置
とは異なる第２の位置にそれぞれバンプを有する曲面基
板を提供するステップと、チップ電極を有するチップで
あって、該チップ電極上の第３の位置および該チップ電
極上の位置とは異なる第４の位置にそれぞれバンプを有
するチップを提供するステップと、前記チップを、前記
曲面基板の曲面形状に倣わせて変形するステップと、前
記曲面基板上の第１の位置のバンプと、前記チップ上の
第３の位置のバンプとを電気的に接続するステップと、
前記曲面基板上の第２の位置のバンプと、前記チップ上
の第４の位置のバンプとを非導通の状態で物理的に接合
するステップであって、前記チップを、前記曲面基板の
曲面形状に倣わせたまま接合するステップとを含む。こ
れにより上記目的が達成できる。
【００１４】前記曲面基板と前記チップとの間を樹脂で
封止するステップをさらに備えていてもよい。
封止するステップをさらに備えていてもよい。
【００１５】本発明による曲面チップ基板は、基板電極
を有する、曲面形状の曲面基板と、前記曲面基板の曲面
形状に倣わせた、チップ電極を有するチップと、対応す
る前記基板電極と前記チップ電極とを電気的に接続する
ワイヤと、前記曲面基板と前記チップとの間を封止する
樹脂とを備えている。これにより上記目的が達成され
る。
を有する、曲面形状の曲面基板と、前記曲面基板の曲面
形状に倣わせた、チップ電極を有するチップと、対応す
る前記基板電極と前記チップ電極とを電気的に接続する
ワイヤと、前記曲面基板と前記チップとの間を封止する
樹脂とを備えている。これにより上記目的が達成され
る。
【００１６】本発明による、電極上に導電性材料を吐出
してバンプを形成するバンプ形成装置は、前記導電性材
料を加圧する圧力室と、前記圧力室の壁面に設けられ、
加圧により前記導電性材料を吐出するノズルを複数備え
ている。これにより上記目的が達成される。
してバンプを形成するバンプ形成装置は、前記導電性材
料を加圧する圧力室と、前記圧力室の壁面に設けられ、
加圧により前記導電性材料を吐出するノズルを複数備え
ている。これにより上記目的が達成される。
【００１７】複数の前記ノズルの間隔は、前記電極の幅
よりも小さくてもよい。
よりも小さくてもよい。
【００１８】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。
発明の実施の形態を説明する。
【００１９】（実施の形態１）図１は、実施の形態１に
よる、２つのチップ２を曲面基板１上に実装したチップ
基板の断面図である。チップ２は、例えば、裏返しに配
置されて曲面基板１に実装された、いわゆるフリップチ
ップ配置の薄型の半導体チップである。曲面基板１は、
基板の全部または一部が非平面の形状を呈している基板
である。曲面基板１およびチップ２は、それぞれ基板電
極とチップ電極を備えている。また、実装前のチップ２
および曲面基板１の少なくとも一方は、電極上（パッド
上）に半田バンプを有する。実装の際に、各電極上の半
田バンプを加熱し溶融することで、一体化した半田バン
プ３として形成される。半田バンプ３は、曲面基板１と
チップ２の対応する電極同士を電気的かつ物理的に接続
する。これにより、曲面基板１を介してチップ２に信号
が供給され、チップ２は所定の処理を実行できる。チッ
プ２の処理結果は、半田バンプ３を介して曲面基板１へ
伝送され、図示されない別の構成要素により、更なる処
理が進められる。アンダーフィル樹脂４は、チップ２と
曲面基板との接続保護を目的として、その隙間に注入さ
れる。
よる、２つのチップ２を曲面基板１上に実装したチップ
基板の断面図である。チップ２は、例えば、裏返しに配
置されて曲面基板１に実装された、いわゆるフリップチ
ップ配置の薄型の半導体チップである。曲面基板１は、
基板の全部または一部が非平面の形状を呈している基板
である。曲面基板１およびチップ２は、それぞれ基板電
極とチップ電極を備えている。また、実装前のチップ２
および曲面基板１の少なくとも一方は、電極上（パッド
上）に半田バンプを有する。実装の際に、各電極上の半
田バンプを加熱し溶融することで、一体化した半田バン
プ３として形成される。半田バンプ３は、曲面基板１と
チップ２の対応する電極同士を電気的かつ物理的に接続
する。これにより、曲面基板１を介してチップ２に信号
が供給され、チップ２は所定の処理を実行できる。チッ
プ２の処理結果は、半田バンプ３を介して曲面基板１へ
伝送され、図示されない別の構成要素により、更なる処
理が進められる。アンダーフィル樹脂４は、チップ２と
曲面基板との接続保護を目的として、その隙間に注入さ
れる。
【００２０】実施の形態１による発明の主要な特徴は、
チップ２は、曲面基板１の曲率にしたがって曲げられ、
曲面基板１に接合されており、さらに、電極のない位置
（例えばチップ２の中央部）にも半田バンプ３（ダミー
バンプ）が設けられていることである。より詳しくは、
例えば、チップ２の曲率は、曲面基板１の曲率にほぼ等
しい。この構成を実現するため、十分薄いチップ２が用
いられている。例えば、チップ２の厚さは約５０μｍで
ある。この程度の厚みであれば、チップ２は、板ばねの
ようにしなり変形するからである。ダミーバンプ３は、
参照符号３が現に付されている半田バンプである。ダミ
ーバンプ３は、曲面基板１とチップ２とを非導通の状態
で、物理的に強固に接合するためにのみ機能する。した
がって、ダミーバンプ３は、曲面基板１およびチップ２
の必要な電気的な接続を阻害しない位置で、かつ、不必
要な電気的な接続を生じることのない位置に設けられ
る。
チップ２は、曲面基板１の曲率にしたがって曲げられ、
曲面基板１に接合されており、さらに、電極のない位置
（例えばチップ２の中央部）にも半田バンプ３（ダミー
バンプ）が設けられていることである。より詳しくは、
例えば、チップ２の曲率は、曲面基板１の曲率にほぼ等
しい。この構成を実現するため、十分薄いチップ２が用
いられている。例えば、チップ２の厚さは約５０μｍで
ある。この程度の厚みであれば、チップ２は、板ばねの
ようにしなり変形するからである。ダミーバンプ３は、
参照符号３が現に付されている半田バンプである。ダミ
ーバンプ３は、曲面基板１とチップ２とを非導通の状態
で、物理的に強固に接合するためにのみ機能する。した
がって、ダミーバンプ３は、曲面基板１およびチップ２
の必要な電気的な接続を阻害しない位置で、かつ、不必
要な電気的な接続を生じることのない位置に設けられ
る。
【００２１】以下、図２を参照して、このようなチップ
基板（図１）の製造手順を説明する。図２の（ａ）〜
（ｇ）は、曲面チップ基板の製造工程を説明する図であ
る。この例では、曲面基板１およびチップ２の双方が、
その電極（パッド）上にバンプを有するとする。
基板（図１）の製造手順を説明する。図２の（ａ）〜
（ｇ）は、曲面チップ基板の製造工程を説明する図であ
る。この例では、曲面基板１およびチップ２の双方が、
その電極（パッド）上にバンプを有するとする。
【００２２】まず図２の（ａ）は、平面状態の薄型チッ
プ２を示す図である。チップ２の電極２ａ上に、チップ
バンプ３ａが設けられていることが理解される。記載の
簡略化のため、図では、１つの電極２ａ部分のみを詳細
に示している。図２の（ｂ）は、曲面基板１に対して、
ほぼ同じ曲率で曲げられたチップ２を示す図である。チ
ップ２の変形は、過熱冷却ヘッド５を用いて行う。過熱
冷却ヘッド５は、チップ２を吸着する吸着穴６を有して
おり、適当な位置で、かつ、必要な強さでチップ２を吸
着させることにより、チップ２を所望の形状に変形でき
る。この変形により、チップ２は、基板の曲面とほぼ同
一の曲面の形状に倣う。曲面基板１の電極（図示せず）
上にも基板バンプ３ｂが設けられている。過熱冷却ヘッ
ド５は、基板バンプ３ｂの上方に、チップ２上の対応す
るチップバンプ３ａがくるように、チップ２とともに移
動する。ここで留意すべきは、これらのバンプの中に
は、曲面基板１およびチップ２の間の電気的接続に荷担
せず、物理的接続のみに荷担するバンプ、すなわちダミ
ーバンプが存在することである。曲面基板１およびチッ
プ２の両方にダミーバンプを設けた場合には、これらの
ダミーバンプが対応する位置に、チップ２を移動するこ
とになる。
プ２を示す図である。チップ２の電極２ａ上に、チップ
バンプ３ａが設けられていることが理解される。記載の
簡略化のため、図では、１つの電極２ａ部分のみを詳細
に示している。図２の（ｂ）は、曲面基板１に対して、
ほぼ同じ曲率で曲げられたチップ２を示す図である。チ
ップ２の変形は、過熱冷却ヘッド５を用いて行う。過熱
冷却ヘッド５は、チップ２を吸着する吸着穴６を有して
おり、適当な位置で、かつ、必要な強さでチップ２を吸
着させることにより、チップ２を所望の形状に変形でき
る。この変形により、チップ２は、基板の曲面とほぼ同
一の曲面の形状に倣う。曲面基板１の電極（図示せず）
上にも基板バンプ３ｂが設けられている。過熱冷却ヘッ
ド５は、基板バンプ３ｂの上方に、チップ２上の対応す
るチップバンプ３ａがくるように、チップ２とともに移
動する。ここで留意すべきは、これらのバンプの中に
は、曲面基板１およびチップ２の間の電気的接続に荷担
せず、物理的接続のみに荷担するバンプ、すなわちダミ
ーバンプが存在することである。曲面基板１およびチッ
プ２の両方にダミーバンプを設けた場合には、これらの
ダミーバンプが対応する位置に、チップ２を移動するこ
とになる。
【００２３】過熱冷却ヘッド５は、チップ２を下降さ
せ、対応する曲面基板１のバンプとチップ２のバンプと
を接触させる。その後、加熱冷却ヘッド５が下降し、チ
ップバンプ３ａと基板バンプ３ｂとを互いに接触させ
る。さらにバンプを加熱溶融させ、一体化させる。図２
の（ｃ）は、曲面基板１とチップ２とが接続された曲面
チップ基板を示す図である。一体化したチップバンプ３
ａおよび基板バンプ３ｂを、半田バンプ３として示して
いる。加熱溶融され、一体化された半田バンプ３は、冷
却されて固体化する。
せ、対応する曲面基板１のバンプとチップ２のバンプと
を接触させる。その後、加熱冷却ヘッド５が下降し、チ
ップバンプ３ａと基板バンプ３ｂとを互いに接触させ
る。さらにバンプを加熱溶融させ、一体化させる。図２
の（ｃ）は、曲面基板１とチップ２とが接続された曲面
チップ基板を示す図である。一体化したチップバンプ３
ａおよび基板バンプ３ｂを、半田バンプ３として示して
いる。加熱溶融され、一体化された半田バンプ３は、冷
却されて固体化する。
【００２４】図２の（ｄ）は、過熱冷却ヘッド５が吸着
を開放した後の、曲面チップ基板を示す図である。この
後、加熱冷却ヘッド５を上昇させると、曲面基板１の曲
面に応じて変形されたチップ２と、曲面基板１とが、半
田バンプ３により固定された曲面チップ基板が得られ
る。図２の（ｅ）は、半田バンプ３により固定された曲
面チップ基板を示す図である。最後に、曲面基板１およ
びチップ２の隙間部分に、液状のアンダーフィル樹脂４
を注入する。アンダーフィル樹脂４は、ヒータ等の加熱
手段（図示せず）により加熱され硬化される。図２の
（ｆ）は、曲面基板１およびチップ２の隙間部分が封止
された、曲面チップ基板を示す図である。ここで、実際
に参照符号が付されているチップ２中央付近の半田バン
プ３は、上述したダミーバンプであり、曲面基板１およ
びチップ２の物理的な接合を強固にする。ダミーバンプ
を設けることにより、チップ２をより容易に、かつ確実
に、曲面基板１の曲面に倣わせることができる。さら
に、曲面基板１およびチップ２の間の位置ずれや、熱に
よる膨張等により、曲面基板１およびチップ２の間に応
力が生じた場合に、電極間を電気的に接続する半田バン
プ３への応力の集中を避けることができる。以上の工程
により、曲面チップ基板を得ることができる。
を開放した後の、曲面チップ基板を示す図である。この
後、加熱冷却ヘッド５を上昇させると、曲面基板１の曲
面に応じて変形されたチップ２と、曲面基板１とが、半
田バンプ３により固定された曲面チップ基板が得られ
る。図２の（ｅ）は、半田バンプ３により固定された曲
面チップ基板を示す図である。最後に、曲面基板１およ
びチップ２の隙間部分に、液状のアンダーフィル樹脂４
を注入する。アンダーフィル樹脂４は、ヒータ等の加熱
手段（図示せず）により加熱され硬化される。図２の
（ｆ）は、曲面基板１およびチップ２の隙間部分が封止
された、曲面チップ基板を示す図である。ここで、実際
に参照符号が付されているチップ２中央付近の半田バン
プ３は、上述したダミーバンプであり、曲面基板１およ
びチップ２の物理的な接合を強固にする。ダミーバンプ
を設けることにより、チップ２をより容易に、かつ確実
に、曲面基板１の曲面に倣わせることができる。さら
に、曲面基板１およびチップ２の間の位置ずれや、熱に
よる膨張等により、曲面基板１およびチップ２の間に応
力が生じた場合に、電極間を電気的に接続する半田バン
プ３への応力の集中を避けることができる。以上の工程
により、曲面チップ基板を得ることができる。
【００２５】なお、図２の（ｅ）は、１つの電極に２つ
のチップバンプ３ａを形成したチップ２を示す図であ
る。このようなチップ２を、図２の（ａ）に示すチップ
２に代えて用いることもできる。このようなチップ２の
形成過程は、図５を参照して後述する。また、図２で説
明した曲面チップ基板は、下に凸形状である。しかし、
過熱冷却ヘッド５に応じて、図１の右側のチップ２およ
び曲面基板１で形成された、上に凸形状の曲面チップ基
板を製造することもできる。なお、種々の形状の基板に
チップを実装する場合にも、上述したダミーバンプを設
けることは有効である。
のチップバンプ３ａを形成したチップ２を示す図であ
る。このようなチップ２を、図２の（ａ）に示すチップ
２に代えて用いることもできる。このようなチップ２の
形成過程は、図５を参照して後述する。また、図２で説
明した曲面チップ基板は、下に凸形状である。しかし、
過熱冷却ヘッド５に応じて、図１の右側のチップ２およ
び曲面基板１で形成された、上に凸形状の曲面チップ基
板を製造することもできる。なお、種々の形状の基板に
チップを実装する場合にも、上述したダミーバンプを設
けることは有効である。
【００２６】さらに、曲面基板１およびチップ２の電気
的接続を、半田バンプ３を用いることなく確保すること
もできる。図３は、ワイヤ３０を用いた曲面チップ基板
を示す図である。半田バンプ３が存在しない状態で、図
２の（ｂ）〜（ｅ）の工程を行う。その後、ワイヤ３０
により、対応する曲面基板１の電極とチップ２の電極と
を電気的に接続する。図では２本のワイヤ３０が示され
ているが、この数は必要に応じて増減できる。一方、曲
面基板１とチップ２との物理的な接合は、接着剤３１で
確保されている。ワイヤ３０を保護するため、樹脂３２
がチップ２およびワイヤ３０を覆うようにして、曲面基
板１上に設けられる。樹脂３２はまた、曲面基板１とチ
ップ２とをより強固に接合する。なお、一部の個所では
半田バンプ３を用い、別の個所ではワイヤ３０を用いて
もよい。このように、ワイヤ３０を用いる場合には、従
来の製造設備が利用できるので、設備投資を抑えられ
る。
的接続を、半田バンプ３を用いることなく確保すること
もできる。図３は、ワイヤ３０を用いた曲面チップ基板
を示す図である。半田バンプ３が存在しない状態で、図
２の（ｂ）〜（ｅ）の工程を行う。その後、ワイヤ３０
により、対応する曲面基板１の電極とチップ２の電極と
を電気的に接続する。図では２本のワイヤ３０が示され
ているが、この数は必要に応じて増減できる。一方、曲
面基板１とチップ２との物理的な接合は、接着剤３１で
確保されている。ワイヤ３０を保護するため、樹脂３２
がチップ２およびワイヤ３０を覆うようにして、曲面基
板１上に設けられる。樹脂３２はまた、曲面基板１とチ
ップ２とをより強固に接合する。なお、一部の個所では
半田バンプ３を用い、別の個所ではワイヤ３０を用いて
もよい。このように、ワイヤ３０を用いる場合には、従
来の製造設備が利用できるので、設備投資を抑えられ
る。
【００２７】本実施の形態では、半田バンプを用いてバ
ンプを形成する例を説明した。しかし、バンプの材料は
半田に限られず、金を利用してもよい。この場合にも、
上述の効果と同じ効果が得られる。
ンプを形成する例を説明した。しかし、バンプの材料は
半田に限られず、金を利用してもよい。この場合にも、
上述の効果と同じ効果が得られる。
【００２８】（実施の形態２）実施の形態２では、実施
の形態１で説明した、図１、図２の（ａ）〜（ｆ）にお
けるチップ２および曲面基板１を得るための半田バンプ
形成装置を説明する。この半田バンプ形成装置は、所望
量の半田を短時間で吐出できるよう構成されている。
の形態１で説明した、図１、図２の（ａ）〜（ｆ）にお
けるチップ２および曲面基板１を得るための半田バンプ
形成装置を説明する。この半田バンプ形成装置は、所望
量の半田を短時間で吐出できるよう構成されている。
【００２９】図４の（ａ）は、実施の形態２による半田
バンプ形成装置の構造を示す概略図である。この半田バ
ンプ形成装置の主要な特徴は、半田が吐出されるノズル
を複数有することである。このノズルはマルチノズル１
２と言及される。マルチノズル１２を設けて半田を同時
に吐出することにより、作業が高速化できる。必要な半
田の量は、各ノズルから吐出される半田の量の合計で調
整できる。
バンプ形成装置の構造を示す概略図である。この半田バ
ンプ形成装置の主要な特徴は、半田が吐出されるノズル
を複数有することである。このノズルはマルチノズル１
２と言及される。マルチノズル１２を設けて半田を同時
に吐出することにより、作業が高速化できる。必要な半
田の量は、各ノズルから吐出される半田の量の合計で調
整できる。
【００３０】以下、半田バンプ形成装置の構成を説明す
る。半田バンプ形成装置は、吐出ヘッド７と、圧力室９
と、ヒータ１０と、半田タンク１１と、マルチノズル１
２と、圧電素子１３と、Ｎ２パイプ１５と、ダイアフラ
ム１９と、ヒータ１８とを備えている。吐出ヘッド７
は、半田バンプ形成装置における吐出機構を内包する筐
体である。圧力室９は、半田１４を吐出する際に必要な
圧力を半田１４に加える区画である。半田タンク１１
は、半田１４を入れるタンクである。マルチノズル１２
は、圧力室９の下側壁面に半田１４を吐出するノズルを
複数有する。図ではノズルは２つ記載されており、ま
た、吐出された半田が、半田１６として記載されてい
る。ノズルの間隔は、電極の幅よりも小さくすることが
できる。それにより、単一の電極上に複数の半田バンプ
を形成できる。圧電素子１３は、電圧を印加することに
より、機械的ひずみを生ずる素子である。Ｎ２パイプ１
５は、窒素Ｎ２を出してＮ２雰囲気を形成し、半田１４
および吐出された半田１６の酸化を防ぐ。ダイアフラム
１９は、電圧を印加された圧電素子１３の変位に応じて
変形する板または膜である。ヒータ１８は、チップ２を
加熱するヒートステージである。
る。半田バンプ形成装置は、吐出ヘッド７と、圧力室９
と、ヒータ１０と、半田タンク１１と、マルチノズル１
２と、圧電素子１３と、Ｎ２パイプ１５と、ダイアフラ
ム１９と、ヒータ１８とを備えている。吐出ヘッド７
は、半田バンプ形成装置における吐出機構を内包する筐
体である。圧力室９は、半田１４を吐出する際に必要な
圧力を半田１４に加える区画である。半田タンク１１
は、半田１４を入れるタンクである。マルチノズル１２
は、圧力室９の下側壁面に半田１４を吐出するノズルを
複数有する。図ではノズルは２つ記載されており、ま
た、吐出された半田が、半田１６として記載されてい
る。ノズルの間隔は、電極の幅よりも小さくすることが
できる。それにより、単一の電極上に複数の半田バンプ
を形成できる。圧電素子１３は、電圧を印加することに
より、機械的ひずみを生ずる素子である。Ｎ２パイプ１
５は、窒素Ｎ２を出してＮ２雰囲気を形成し、半田１４
および吐出された半田１６の酸化を防ぐ。ダイアフラム
１９は、電圧を印加された圧電素子１３の変位に応じて
変形する板または膜である。ヒータ１８は、チップ２を
加熱するヒートステージである。
【００３１】次に、半田バンプ形成装置の動作を説明す
る。ここでは、チップ２の電極８上に半田バンプを形成
する場合を例に説明する。なお、曲面基板１（図１、図
２の（ｂ）〜（ｆ））をはじめ、平面基板２５（図６）
に対しても同様に適用できるが、その説明は以下の説明
と同様であるので省略する。
る。ここでは、チップ２の電極８上に半田バンプを形成
する場合を例に説明する。なお、曲面基板１（図１、図
２の（ｂ）〜（ｆ））をはじめ、平面基板２５（図６）
に対しても同様に適用できるが、その説明は以下の説明
と同様であるので省略する。
【００３２】まず、半田バンプ形成装置は、半田タンク
１１内の半田１４を、ヒータ１０により加熱し溶融させ
る。溶融した半田１４は、半田タンク１１から圧力室９
まで充填されている。次に、圧電素子１３に所定の電圧
を印加してひずみ（変位）を生じさせる。この変位によ
り、ダイアフラム１９が変形する。より具体的には、圧
電素子１３は、所定の電圧の印加により圧力室９側に延
びる。その結果、ダイアフラム１９も圧力室９側に変形
する。これにより圧力室９内の圧力が上がり、半田１４
がマルチノズル１２から吐出される。吐出を停止する場
合には、電圧の印加を止めて圧電素子１３の変位、およ
びダイアフラム１９の変形を元に戻せばよい。
１１内の半田１４を、ヒータ１０により加熱し溶融させ
る。溶融した半田１４は、半田タンク１１から圧力室９
まで充填されている。次に、圧電素子１３に所定の電圧
を印加してひずみ（変位）を生じさせる。この変位によ
り、ダイアフラム１９が変形する。より具体的には、圧
電素子１３は、所定の電圧の印加により圧力室９側に延
びる。その結果、ダイアフラム１９も圧力室９側に変形
する。これにより圧力室９内の圧力が上がり、半田１４
がマルチノズル１２から吐出される。吐出を停止する場
合には、電圧の印加を止めて圧電素子１３の変位、およ
びダイアフラム１９の変形を元に戻せばよい。
【００３３】マルチノズル１２は、複数のノズルを有す
るため、半田が同時に吐出される。吐出された半田１６
は、下方のチップ２の電極８上に落下し、冷却され、硬
化する。吐出量は、マルチノズル１２の各穴から吐出さ
れた半田の体積の合計である。ノズルの数、および、１
回あたりの各ノズルからの吐出量を調整することによ
り、必要な量の半田を、電極８上に吐出できる。多くの
量が必要な場合には複数回にわたって吐出を行えばよい
が、好ましくは、１回で、必要な量の半田を吐出するこ
とが好ましい。作業を高速化できるからである。複数の
電極８上に半田を吐出したい場合には、ノズル２２の下
に各電極８を順に配置させ、吐出すればよい。なお、Ｎ
２パイプ１５は、窒素Ｎ２を出してＮ２雰囲気を形成
し、半田１４および吐出された半田１６の酸化を防ぐ。
るため、半田が同時に吐出される。吐出された半田１６
は、下方のチップ２の電極８上に落下し、冷却され、硬
化する。吐出量は、マルチノズル１２の各穴から吐出さ
れた半田の体積の合計である。ノズルの数、および、１
回あたりの各ノズルからの吐出量を調整することによ
り、必要な量の半田を、電極８上に吐出できる。多くの
量が必要な場合には複数回にわたって吐出を行えばよい
が、好ましくは、１回で、必要な量の半田を吐出するこ
とが好ましい。作業を高速化できるからである。複数の
電極８上に半田を吐出したい場合には、ノズル２２の下
に各電極８を順に配置させ、吐出すればよい。なお、Ｎ
２パイプ１５は、窒素Ｎ２を出してＮ２雰囲気を形成
し、半田１４および吐出された半田１６の酸化を防ぐ。
【００３４】チップ２の電極８上に半田バンプ１６を形
成すると、ヒータ１８がチップ２を加熱する。加熱開始
から所定の時間が経過すると、複数の半田バンプ１６が
溶融して一体となり、所望の体積の半田バンプ１７が形
成される。図４の（ｂ）は、ヒータの熱により溶融した
半田バンプ１７を有するチップ２を示す。
成すると、ヒータ１８がチップ２を加熱する。加熱開始
から所定の時間が経過すると、複数の半田バンプ１６が
溶融して一体となり、所望の体積の半田バンプ１７が形
成される。図４の（ｂ）は、ヒータの熱により溶融した
半田バンプ１７を有するチップ２を示す。
【００３５】ここで、図４の（ａ）に示されるように、
１つの電極８上には、吐出半田１６が複数存在する。こ
れは、図２の（ｇ）で示すチップバンプ３ａとして捉え
ることができる。すなわち、実施の形態２の半田バンプ
形成装置によれば、一回の吐出で、複数のチップバンプ
を形成できる。このときは、ヒータ１８により加熱しな
くともよい。
１つの電極８上には、吐出半田１６が複数存在する。こ
れは、図２の（ｇ）で示すチップバンプ３ａとして捉え
ることができる。すなわち、実施の形態２の半田バンプ
形成装置によれば、一回の吐出で、複数のチップバンプ
を形成できる。このときは、ヒータ１８により加熱しな
くともよい。
【００３６】上述のように、半田バンプ形成装置は、２
つまたはそれより多いノズルの穴から半田を吐出して、
単一の電極２ａ上に２つのチップバンプ３ａを同時に形
成する（図２の（ｇ））。さらに、複数のチップバンプ
３ａを溶融して、所望の体積の半田バンプ１７を形成で
きるので、ノズル径を大きくできない、比較的密度の大
きい半田材を利用する場合であっても、作業が高速化で
きる。このような半田バンプ形成装置は、半導体チップ
の種類を選ぶことなく使用できるので、汎用性が高くな
る。
つまたはそれより多いノズルの穴から半田を吐出して、
単一の電極２ａ上に２つのチップバンプ３ａを同時に形
成する（図２の（ｇ））。さらに、複数のチップバンプ
３ａを溶融して、所望の体積の半田バンプ１７を形成で
きるので、ノズル径を大きくできない、比較的密度の大
きい半田材を利用する場合であっても、作業が高速化で
きる。このような半田バンプ形成装置は、半導体チップ
の種類を選ぶことなく使用できるので、汎用性が高くな
る。
【００３７】なお、半田バンプ１７が電極８上に形成さ
れたチップ２は、例えば、実施の形態１における、図
１、図２の（ａ）〜（ｇ）に示すチップ２として利用で
きるが、従来の平面基板１およびチップ２とを接続して
チップ基板（図６）を形成する場合にも利用可能であ
る。
れたチップ２は、例えば、実施の形態１における、図
１、図２の（ａ）〜（ｇ）に示すチップ２として利用で
きるが、従来の平面基板１およびチップ２とを接続して
チップ基板（図６）を形成する場合にも利用可能であ
る。
【００３８】（実施の形態３）実施の形態３では、半田
の溶融を、耐熱性の低い基板およびチップに対してもで
きるようにする。具体的には、半田バンプ形成装置（図
４）から吐出されたバンプにレーザ光を照射すること
で、バンプのみを局所的に加熱するようにした。これに
より、基板およびチップ全体の加熱が不要にできる。
の溶融を、耐熱性の低い基板およびチップに対してもで
きるようにする。具体的には、半田バンプ形成装置（図
４）から吐出されたバンプにレーザ光を照射すること
で、バンプのみを局所的に加熱するようにした。これに
より、基板およびチップ全体の加熱が不要にできる。
【００３９】図５は、ガルバノミラー２０を用いて、複
数のバンプ１７にのみレーザ光２１を照射する様子を示
す図である。レーザ光２１は、レーザ光源（図示せず）
から出射され、チップ２上の半田バンプ１７を溶融させ
る熱源として利用される。ガルバノミラー２０は、レー
ザ光２１を反射し走査する。ガルバノミラー２０は、図
示されるように、直交する２つの軸の周りに回転する。
この回転角をそれぞれ制御することにより、所望の位置
にレーザ光２１を反射させることができる。
数のバンプ１７にのみレーザ光２１を照射する様子を示
す図である。レーザ光２１は、レーザ光源（図示せず）
から出射され、チップ２上の半田バンプ１７を溶融させ
る熱源として利用される。ガルバノミラー２０は、レー
ザ光２１を反射し走査する。ガルバノミラー２０は、図
示されるように、直交する２つの軸の周りに回転する。
この回転角をそれぞれ制御することにより、所望の位置
にレーザ光２１を反射させることができる。
【００４０】図５に示す、ガルバノミラー２０およびレ
ーザ光２１を用いる構成によれば、図４の（ａ）および
（ｂ）において、ヒータ１８を用いてチップ２全体を加
熱する必要がなくなる。すなわち、吐出されたバンプに
のみレーザを照射できるので、吐出半田のみを溶融し
て、半田バンプ１７を形成でき、したがって、耐熱性の
低いチップ２にも適用できる。
ーザ光２１を用いる構成によれば、図４の（ａ）および
（ｂ）において、ヒータ１８を用いてチップ２全体を加
熱する必要がなくなる。すなわち、吐出されたバンプに
のみレーザを照射できるので、吐出半田のみを溶融し
て、半田バンプ１７を形成でき、したがって、耐熱性の
低いチップ２にも適用できる。
【００４１】
【発明の効果】チップを曲面基板に実装したチップ基板
において、曲面基板とチップとを、非導通の状態で物理
的に接合するバンプを設けた。これにより、チップをよ
り容易に、かつ確実に、曲面基板の曲面に倣わせること
ができる。さらに、曲面基板およびチップの間の応力
が、電極間を電気的に接続する半田バンプに集中するの
を避けることができる。
において、曲面基板とチップとを、非導通の状態で物理
的に接合するバンプを設けた。これにより、チップをよ
り容易に、かつ確実に、曲面基板の曲面に倣わせること
ができる。さらに、曲面基板およびチップの間の応力
が、電極間を電気的に接続する半田バンプに集中するの
を避けることができる。
【００４２】曲面基板とチップとの間が、樹脂で封止さ
れる。これにより、曲面基板とチップの物理的な接合を
強化できる。
れる。これにより、曲面基板とチップの物理的な接合を
強化できる。
【００４３】曲面基板をワイヤで接続したので、従来の
製造設備が利用できるので、設備投資を抑えられる。
製造設備が利用できるので、設備投資を抑えられる。
【００４４】バンプ形成装置は、導電性材料を吐出する
ノズルを複数備えている。これにより、同時に複数のバ
ンプを形成できる。
ノズルを複数備えている。これにより、同時に複数のバ
ンプを形成できる。
【００４５】さらに、ノズルの間隔は、電極の幅よりも
小さいので、単一の電極上に複数のバンプを形成でき
る。
小さいので、単一の電極上に複数のバンプを形成でき
る。
【図１】 実施の形態１による、２つのチップ２を曲面
基板上に実装したチップ基板の断面図である。
基板上に実装したチップ基板の断面図である。
【図２】 （ａ）〜（ｇ）は、曲面チップ基板の製造工
程を説明する図である。
程を説明する図である。
【図３】 ワイヤを用いた曲面チップ基板を示す図であ
る。
る。
【図４】 （ａ）は、実施の形態２による半田バンプ形
成装置の構造を示す概略図である。（ｂ）は、ヒータの
熱により溶融した半田バンプを有するチップ２を示す図
である。
成装置の構造を示す概略図である。（ｂ）は、ヒータの
熱により溶融した半田バンプを有するチップ２を示す図
である。
【図５】 ガルバノミラーを用いて、複数のバンプにの
みレーザ光を照射する様子を示す図である。
みレーザ光を照射する様子を示す図である。
【図６】 ２つのチップを平面基板上に実装したチップ
基板の断面図である。
基板の断面図である。
【図７】 （ａ）は、従来の半田バンプ形成装置の構造
を示す概略図である。（ｂ）は、ヒータの熱により溶融
した半田バンプを有するチップを示す図である。
を示す概略図である。（ｂ）は、ヒータの熱により溶融
した半田バンプを有するチップを示す図である。
１ 曲面基板、 ２ チップ、 ３ 半田バンプ／ダミ
ーバンプ、 ４ アンダーフィル樹脂、 ７ 吐出ヘッ
ド、 ８ 電極、 ９ 圧力室、 １０ ヒータ、 １
１ 半田タンク、 １２ マルチノズル、 １３ 圧電
素子、 １４半田、 １５ Ｎ２パイプ、 １６ 吐出
半田、 １７ 半田バンプ、 １９ダイアフラム
ーバンプ、 ４ アンダーフィル樹脂、 ７ 吐出ヘッ
ド、 ８ 電極、 ９ 圧力室、 １０ ヒータ、 １
１ 半田タンク、 １２ マルチノズル、 １３ 圧電
素子、 １４半田、 １５ Ｎ２パイプ、 １６ 吐出
半田、 １７ 半田バンプ、 １９ダイアフラム
フロントページの続き
(72)発明者 森 隆一郎
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F044 KK01 KK17 LL01 PP16 PP19
5F061 AA01 BA03 CA05
Claims (7)
- 【請求項１】 基板電極を有する、曲面形状の曲面基板
と、 前記曲面基板の曲面形状に倣わせた、チップ電極を有す
るチップと、 対応する前記基板電極と前記チップ電極とを電気的に接
続する第１のバンプと、 前記曲面基板と前記チップとを、非導通の状態で物理的
に接合する第２のバンプとを備えた曲面チップ基板。 - 【請求項２】 前記曲面基板と前記チップとの間を封止
する樹脂をさらに備えた、請求項１に記載の曲面チップ
基板。 - 【請求項３】 基板電極を有する、曲面形状の曲面基板
であって、該基板電極上の第１の位置、および該基板電
極上の位置とは異なる第２の位置にそれぞれバンプを有
する曲面基板を提供するステップと、 チップ電極を有するチップであって、該チップ電極上の
第３の位置および該チップ電極上の位置とは異なる第４
の位置にそれぞれバンプを有するチップを提供するステ
ップと、 前記チップを、前記曲面基板の曲面形状に倣わせて変形
するステップと、 前記曲面基板上の第１の位置のバンプと、前記チップ上
の第３の位置のバンプとを電気的に接続するステップ
と、 前記曲面基板上の第２の位置のバンプと、前記チップ上
の第４の位置のバンプとを非導通の状態で物理的に接合
するステップであって、前記チップを、前記曲面基板の
曲面形状に倣わせたまま接合するステップとを含む、曲
面チップ基板の製造方法。 - 【請求項４】 前記曲面基板と前記チップとの間を樹脂
で封止するステップをさらに備えた、請求項２に記載の
曲面チップ基板の製造方法。 - 【請求項５】 基板電極を有する、曲面形状の曲面基板
と、 前記曲面基板の曲面形状に倣わせた、チップ電極を有す
るチップと、 対応する前記基板電極と前記チップ電極とを電気的に接
続するワイヤと、 前記曲面基板と前記チップとの間を封止する樹脂とを備
えた曲面チップ基板。 - 【請求項６】 電極上に導電性材料を吐出してバンプを
形成するバンプ形成装置であって、 前記導電性材料を加圧する圧力室と、 前記圧力室の壁面に設けられ、加圧により前記導電性材
料を吐出するノズルを複数備えた、バンプ形成装置。 - 【請求項７】 複数の前記ノズルの間隔は、前記電極の
幅よりも小さい、請求項６に記載のバンプ形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122532A JP2003318218A (ja) | 2002-04-24 | 2002-04-24 | 曲面チップ基板、その製造方法、および、バンプ形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122532A JP2003318218A (ja) | 2002-04-24 | 2002-04-24 | 曲面チップ基板、その製造方法、および、バンプ形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318218A true JP2003318218A (ja) | 2003-11-07 |
Family
ID=29538118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122532A Pending JP2003318218A (ja) | 2002-04-24 | 2002-04-24 | 曲面チップ基板、その製造方法、および、バンプ形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318218A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047619A1 (fr) * | 2006-10-18 | 2008-04-24 | Nec Corporation | Dispositif à substrats de circuit et dispositif à module de substrats de circuit |
| US7633157B2 (en) * | 2005-12-13 | 2009-12-15 | Micron Technology, Inc. | Microelectronic devices having a curved surface and methods for manufacturing the same |
| US7934801B2 (en) | 2006-12-13 | 2011-05-03 | Brother Kogyo Kabushiki Kaisha | Method of manufacturing recording head and recording head |
| US8625296B2 (en) | 2005-11-18 | 2014-01-07 | Nec Corporation | Mount board and electronic device |
| US20140080257A1 (en) * | 2011-05-06 | 2014-03-20 | Long-Sheng Fan | Method for non-planar chip assembly |
| US9155881B2 (en) | 2011-05-06 | 2015-10-13 | Iridium Medical Technology Co, Ltd. | Non-planar chip assembly |
-
2002
- 2002-04-24 JP JP2002122532A patent/JP2003318218A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8625296B2 (en) | 2005-11-18 | 2014-01-07 | Nec Corporation | Mount board and electronic device |
| US8913398B2 (en) | 2005-11-18 | 2014-12-16 | Nec Corporation | Mount board and electronic device |
| US7633157B2 (en) * | 2005-12-13 | 2009-12-15 | Micron Technology, Inc. | Microelectronic devices having a curved surface and methods for manufacturing the same |
| US7888188B2 (en) | 2005-12-13 | 2011-02-15 | Micron Technology, Inc. | Method of fabicating a microelectronic die having a curved surface |
| WO2008047619A1 (fr) * | 2006-10-18 | 2008-04-24 | Nec Corporation | Dispositif à substrats de circuit et dispositif à module de substrats de circuit |
| US8742260B2 (en) | 2006-10-18 | 2014-06-03 | Nec Corporation | Circuit board device and circuit board module device |
| US7934801B2 (en) | 2006-12-13 | 2011-05-03 | Brother Kogyo Kabushiki Kaisha | Method of manufacturing recording head and recording head |
| US20140080257A1 (en) * | 2011-05-06 | 2014-03-20 | Long-Sheng Fan | Method for non-planar chip assembly |
| US9155881B2 (en) | 2011-05-06 | 2015-10-13 | Iridium Medical Technology Co, Ltd. | Non-planar chip assembly |
| US9224716B2 (en) * | 2011-05-06 | 2015-12-29 | Iridium Medical Technology Co., Ltd. | Method for non-planar chip assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5692503B2 (ja) | インクジェットヘッド、それを備えた画像形成装置およびインクジェットヘッドの製造方法 | |
| JP4104490B2 (ja) | 半導体装置の製造方法 | |
| JP5684012B2 (ja) | プリントデバイスにおける接合された回路及びシール | |
| JP5975030B2 (ja) | インクジェットヘッドの製造方法、及び、インクジェット描画装置の製造方法 | |
| EP2716461B1 (en) | Ink-jet head and ink-jet drawing device including same | |
| JPH11274241A (ja) | 半導体装置の製造方法 | |
| JP2007005707A (ja) | 部品接合方法および部品接合用治具 | |
| JP2008307710A (ja) | インクジェット記録ヘッド、インクジェット記録ヘッドの製造方法およびインクジェット記録ヘッドの実装ツール | |
| JP2003318218A (ja) | 曲面チップ基板、その製造方法、および、バンプ形成装置 | |
| JP2002043367A (ja) | 半導体装置及びその製造方法 | |
| JP2003145758A (ja) | インクジェットヘッド及びその構成部材の接合方法 | |
| JP5018455B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
| JP4369528B2 (ja) | ボンディング装置及び方法 | |
| US20110115099A1 (en) | Flip-chip underfill | |
| JP2009220528A (ja) | インクジェットヘッド | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JP2009004462A (ja) | 半導体装置の実装方法 | |
| JP6956313B2 (ja) | 半導体装置の製造方法 | |
| JP7453035B2 (ja) | 圧着ヘッド、これを用いた実装装置および実装方法 | |
| KR100980455B1 (ko) | 전도성 패턴 필름 및 이것의 접합 방법 | |
| JPH1074767A (ja) | 微細ボールバンプ形成方法及び装置 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP2007062312A (ja) | 可撓性基板の接続構造、液滴吐出ヘッド、及び液滴吐出装置 | |
| JP2010098156A (ja) | 半導体装置、半導体装置の製造方法、電子機器 | |
| JP4830409B2 (ja) | 可撓性基板の接続方法、液滴吐出ヘッド、及び液滴吐出装置 |