JP2003315187A - 力学量検出装置の製造方法 - Google Patents
力学量検出装置の製造方法Info
- Publication number
- JP2003315187A JP2003315187A JP2002122009A JP2002122009A JP2003315187A JP 2003315187 A JP2003315187 A JP 2003315187A JP 2002122009 A JP2002122009 A JP 2002122009A JP 2002122009 A JP2002122009 A JP 2002122009A JP 2003315187 A JP2003315187 A JP 2003315187A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- processing circuit
- bonding layer
- manufacturing
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【課題】 力学量の印加を検出する検出部を有した半導
体チップが接合層を介して台座に接合された力学量検出
装置の製造方法において、検出部が検出した値を処理す
る処理回路部を半導体チップに設けたとしても、処理回
路部に形成された素子の特性が変動してしまうのを抑制
すること。 【解決手段】 ガラス層４０に熱を加えて焼成させるこ
とにより半導体チップ３０を金属ステム２０に接合する
接合工程を実行した後に、水素を含むガスが導入された
チャンバー９０及びヒーターパネル９１を用いて圧力検
出装置１００に熱処理を施すアニール工程を実行してい
る。その結果、接合工程前後において、シリコン酸化膜
８６に含まれる水素量の変動を抑制することができるた
め、処理回路部７０に形成されたトランジスタＴｒ１、
Ｔｒ２の注入効率の変動を抑制することができ、トラン
ジスタＴｒ１、Ｔｒ２のベース電流の変動、電流増幅率
の変動を抑制することができる。
体チップが接合層を介して台座に接合された力学量検出
装置の製造方法において、検出部が検出した値を処理す
る処理回路部を半導体チップに設けたとしても、処理回
路部に形成された素子の特性が変動してしまうのを抑制
すること。 【解決手段】 ガラス層４０に熱を加えて焼成させるこ
とにより半導体チップ３０を金属ステム２０に接合する
接合工程を実行した後に、水素を含むガスが導入された
チャンバー９０及びヒーターパネル９１を用いて圧力検
出装置１００に熱処理を施すアニール工程を実行してい
る。その結果、接合工程前後において、シリコン酸化膜
８６に含まれる水素量の変動を抑制することができるた
め、処理回路部７０に形成されたトランジスタＴｒ１、
Ｔｒ２の注入効率の変動を抑制することができ、トラン
ジスタＴｒ１、Ｔｒ２のベース電流の変動、電流増幅率
の変動を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、力学量の印加を検
出する検出部を有した半導体チップが接合層を介して台
座に接合された力学量検出装置の製造方法に関する。
出する検出部を有した半導体チップが接合層を介して台
座に接合された力学量検出装置の製造方法に関する。
【０００２】
【従来技術】この種の力学量検出装置としては、特開２
０００−２４１２７３号公報に記載の圧力検出装置が開
示されている。図８は、この圧力検出装置を示してい
る。
０００−２４１２７３号公報に記載の圧力検出装置が開
示されている。図８は、この圧力検出装置を示してい
る。
【０００３】図８に示されるように、この圧力検出装置
１００は、円形のダイヤフラム面１０を有する金属ステ
ム２０を有し、他面３２側にゲージ（ピエゾ抵抗素子）
５１〜５４が設けられた半導体チップ３０の一面３１側
を、低融点ガラス等よりなるガラス層４０を介して、ダ
イヤフラム面１０の一面１１側に接合したものである。
１００は、円形のダイヤフラム面１０を有する金属ステ
ム２０を有し、他面３２側にゲージ（ピエゾ抵抗素子）
５１〜５４が設けられた半導体チップ３０の一面３１側
を、低融点ガラス等よりなるガラス層４０を介して、ダ
イヤフラム面１０の一面１１側に接合したものである。
【０００４】そして、ダイヤフラム面１０の他面１２側
に圧力媒体を導入したときに、ダイヤフラム面１０及び
半導体チップ３０の変形に基づき、ゲージ５１〜５４の
抵抗値変化を検出し、この検出した値をトランジスタや
トリミング抵抗などから構成される処理回路部（図示せ
ず）で所要の処理を行うことにより、圧力検出が行われ
る。
に圧力媒体を導入したときに、ダイヤフラム面１０及び
半導体チップ３０の変形に基づき、ゲージ５１〜５４の
抵抗値変化を検出し、この検出した値をトランジスタや
トリミング抵抗などから構成される処理回路部（図示せ
ず）で所要の処理を行うことにより、圧力検出が行われ
る。
【０００５】
【発明が解決しようとする課題】ところが、上記従来技
術では、ゲージ５１〜５４が検出した値を処理する処理
回路部は半導体チップ３０とは別チップに設けられてい
るため、装置が大型化してしまうという課題があった。
術では、ゲージ５１〜５４が検出した値を処理する処理
回路部は半導体チップ３０とは別チップに設けられてい
るため、装置が大型化してしまうという課題があった。
【０００６】そこで、本発明者は、図９に示されるよう
に、ゲージ５１〜５４が設けられた半導体チップ３０に
処理回路部７０を設ければ、圧力検出装置１００を小型
化できると考えた。
に、ゲージ５１〜５４が設けられた半導体チップ３０に
処理回路部７０を設ければ、圧力検出装置１００を小型
化できると考えた。
【０００７】そして、この着眼点に基づき鋭意検討した
結果、ゲージ５１〜５４が設けられた半導体チップ３０
に処理回路部７０を設けたことにより、次のような問題
が生じることがわかった。
結果、ゲージ５１〜５４が設けられた半導体チップ３０
に処理回路部７０を設けたことにより、次のような問題
が生じることがわかった。
【０００８】まず、ガラス層４０に熱を加えて焼成させ
ることにより半導体チップ３０を金属ステム２０に接合
させているが、上述のように、ゲージ５１〜５４が設け
られた半導体チップ３０に処理回路部７０を設けると、
この工程の際に、ガラス層４０に加わる熱が半導体チッ
プ３０に設けられた処理回路部７０に伝達されてしま
い、例えば、処理回路部７０に設けられたトランジスタ
の特性が変動してしまう。
ることにより半導体チップ３０を金属ステム２０に接合
させているが、上述のように、ゲージ５１〜５４が設け
られた半導体チップ３０に処理回路部７０を設けると、
この工程の際に、ガラス層４０に加わる熱が半導体チッ
プ３０に設けられた処理回路部７０に伝達されてしま
い、例えば、処理回路部７０に設けられたトランジスタ
の特性が変動してしまう。
【０００９】ここで、トランジスタの特性が変動してし
まう原因としては、以下のようなことが考えられる。
まう原因としては、以下のようなことが考えられる。
【００１０】まず、図示しないが、半導体ウェハ工程に
おいて、シリコン等から構成される半導体チップ３０の
表面には、半導体チップ３０に形成された素子間を接続
する配線とこの配線の絶縁を確保する酸化膜とこれら配
線及び酸化膜を保護する保護膜が形成されるが、この酸
化膜及び保護膜の形成方法としては、水素が含まれた雰
囲気中にて形成する方法が用いられている。
おいて、シリコン等から構成される半導体チップ３０の
表面には、半導体チップ３０に形成された素子間を接続
する配線とこの配線の絶縁を確保する酸化膜とこれら配
線及び酸化膜を保護する保護膜が形成されるが、この酸
化膜及び保護膜の形成方法としては、水素が含まれた雰
囲気中にて形成する方法が用いられている。
【００１１】それにより、雰囲気中に存在する水素は、
半導体チップ３０の表面に形成された酸化膜や保護膜に
おいては、各膜中に水素イオンとして含まれ、半導体チ
ップ３０と酸化膜との界面においては、半導体チップ３
０のシリコン原子にターミネイト（終端）される。
半導体チップ３０の表面に形成された酸化膜や保護膜に
おいては、各膜中に水素イオンとして含まれ、半導体チ
ップ３０と酸化膜との界面においては、半導体チップ３
０のシリコン原子にターミネイト（終端）される。
【００１２】さらに、この半導体ウェハ工程では、酸化
膜や保護膜を形成した後に、半導体ウェハに水素を含む
高温熱処理を施すが、この工程の際に、酸化膜や保護膜
に水素が取り込まれて各膜中の水素イオンが増加した
り、半導体チップ３０と酸化膜との界面においては、高
温熱処理によりシリコン原子とターミネイトされた水素
の結合が切れる。
膜や保護膜を形成した後に、半導体ウェハに水素を含む
高温熱処理を施すが、この工程の際に、酸化膜や保護膜
に水素が取り込まれて各膜中の水素イオンが増加した
り、半導体チップ３０と酸化膜との界面においては、高
温熱処理によりシリコン原子とターミネイトされた水素
の結合が切れる。
【００１３】その後、半導体ウェハを分割切断して半導
体チップ３０を形成するが、この工程の際には、半導体
チップ３０に熱が加わることはないので、上記半導体ウ
ェハ工程における水素を含む高温熱処理を施した後の水
素イオンの量により、トランジスタの電流増幅率等の特
性が決定される。
体チップ３０を形成するが、この工程の際には、半導体
チップ３０に熱が加わることはないので、上記半導体ウ
ェハ工程における水素を含む高温熱処理を施した後の水
素イオンの量により、トランジスタの電流増幅率等の特
性が決定される。
【００１４】しかしながら、その後、上述のように、半
導体チップ３０を金属ステム２０に接合させるためにガ
ラス層４０に熱を加えるが、この工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０と酸
化膜との界面においてシリコン原子と結合していた水素
がシリコン原子から脱離してしまい、酸化膜に含まれる
水素イオンは保護膜や外気中へ移動してしまう。
導体チップ３０を金属ステム２０に接合させるためにガ
ラス層４０に熱を加えるが、この工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０と酸
化膜との界面においてシリコン原子と結合していた水素
がシリコン原子から脱離してしまい、酸化膜に含まれる
水素イオンは保護膜や外気中へ移動してしまう。
【００１５】それによって、処理回路部７０に設けられ
たトランジスタの表面領域において、酸化膜に含まれる
水素によって拘束されていた電子が開放されるため、ト
ランジスタの注入効率が大きくなる。
たトランジスタの表面領域において、酸化膜に含まれる
水素によって拘束されていた電子が開放されるため、ト
ランジスタの注入効率が大きくなる。
【００１６】その結果、トランジスタのベース・エミッ
タ・コレクタ間を流れる電流におけるベース電流が大き
くなることよりコレクタ電流が大きくなるため、トラン
ジスタの電流増幅率が大きくなり、トランジスタの特性
が変動してしまう。
タ・コレクタ間を流れる電流におけるベース電流が大き
くなることよりコレクタ電流が大きくなるため、トラン
ジスタの電流増幅率が大きくなり、トランジスタの特性
が変動してしまう。
【００１７】そこで、本発明の目的は、上記問題点に鑑
み、力学量の印加を検出する検出部を有した半導体チッ
プが接合層を介して台座に接合された力学量検出装置の
製造方法において、検出部が検出した値を処理する処理
回路部を半導体チップに設けたとしても、処理回路部に
形成された素子の特性が変動してしまうのを抑制するこ
とにある。
み、力学量の印加を検出する検出部を有した半導体チッ
プが接合層を介して台座に接合された力学量検出装置の
製造方法において、検出部が検出した値を処理する処理
回路部を半導体チップに設けたとしても、処理回路部に
形成された素子の特性が変動してしまうのを抑制するこ
とにある。
【００１８】
【課題を解決するための手段】請求項１に記載の力学量
検出装置の製造方法は、力学量の印加を検出する検出部
を有した半導体チップが接合層を介して台座に接合され
た力学量検出装置において、検出部と検出部が検出した
値を処理する処理回路部を有した半導体チップを準備す
る準備工程と、台座上に接合層を配設し接合層上に半導
体チップを配設する配設工程と、接合層に熱処理を施し
半導体チップを台座に接合する接合工程とを備え、接合
工程を実行した後に少なくとも水素を含む雰囲気中にて
半導体チップに熱処理を施すアニール工程とを備えたこ
とを特徴としている。尚、上記処理回路部は、請求項３
に記載のように、トランジスタまたはトリミング抵抗の
少なくともどちらか一方を有している。
検出装置の製造方法は、力学量の印加を検出する検出部
を有した半導体チップが接合層を介して台座に接合され
た力学量検出装置において、検出部と検出部が検出した
値を処理する処理回路部を有した半導体チップを準備す
る準備工程と、台座上に接合層を配設し接合層上に半導
体チップを配設する配設工程と、接合層に熱処理を施し
半導体チップを台座に接合する接合工程とを備え、接合
工程を実行した後に少なくとも水素を含む雰囲気中にて
半導体チップに熱処理を施すアニール工程とを備えたこ
とを特徴としている。尚、上記処理回路部は、請求項３
に記載のように、トランジスタまたはトリミング抵抗の
少なくともどちらか一方を有している。
【００１９】請求項１または３に記載の発明によれば、
接合層に熱処理を施し半導体チップを台座に接合する接
合工程を実行した後に、少なくとも水素を含む雰囲気中
にて半導体チップに熱処理を施すアニール工程を実行し
ているため、接合工程の際に、半導体チップの表面に存
在する水素が外気中等に移動したとしても、その後に実
行するアニール工程により、半導体チップの表面に水素
を補充することができる。
接合層に熱処理を施し半導体チップを台座に接合する接
合工程を実行した後に、少なくとも水素を含む雰囲気中
にて半導体チップに熱処理を施すアニール工程を実行し
ているため、接合工程の際に、半導体チップの表面に存
在する水素が外気中等に移動したとしても、その後に実
行するアニール工程により、半導体チップの表面に水素
を補充することができる。
【００２０】その結果、半導体チップの表面における水
素量の変動を抑制することができるため、処理回路部に
形成されたトランジスタの注入効率の変動を抑制するこ
とができ、トランジスタのベース電流の変動、電流増幅
率の変動を抑制することができる。
素量の変動を抑制することができるため、処理回路部に
形成されたトランジスタの注入効率の変動を抑制するこ
とができ、トランジスタのベース電流の変動、電流増幅
率の変動を抑制することができる。
【００２１】よって、検出部が設けられた半導体チップ
に検出部が検出した値を処理する処理回路部を設けたと
しても、処理回路部に形成された素子の特性が変動して
しまうのを抑制することができる。
に検出部が検出した値を処理する処理回路部を設けたと
しても、処理回路部に形成された素子の特性が変動して
しまうのを抑制することができる。
【００２２】請求項２に記載の力学量検出装置の製造方
法は、力学量の印加を検出する検出部を有した半導体チ
ップが接合層を介して台座に接合された力学量検出装置
において、検出部と検出部が検出した値を処理する処理
回路部を有した半導体チップを準備する準備工程と、台
座上に接合層を配設し接合層上に半導体チップを配設す
る配設工程と、接合層に熱処理を施し半導体チップを台
座に接合する接合工程と、接合工程を実行した後に半導
体チップの特性を調整するトリミング工程とを備えたこ
とを特徴としている。尚、上記処理回路部は、請求項３
に記載のように、トランジスタまたはトリミング抵抗の
少なくともどちらか一方を有しており、上記トリミング
工程は、請求項４に記載のように、処理回路部に設けら
れたトリミング抵抗の抵抗値を可変させることにより半
導体チップの特性を調整している。
法は、力学量の印加を検出する検出部を有した半導体チ
ップが接合層を介して台座に接合された力学量検出装置
において、検出部と検出部が検出した値を処理する処理
回路部を有した半導体チップを準備する準備工程と、台
座上に接合層を配設し接合層上に半導体チップを配設す
る配設工程と、接合層に熱処理を施し半導体チップを台
座に接合する接合工程と、接合工程を実行した後に半導
体チップの特性を調整するトリミング工程とを備えたこ
とを特徴としている。尚、上記処理回路部は、請求項３
に記載のように、トランジスタまたはトリミング抵抗の
少なくともどちらか一方を有しており、上記トリミング
工程は、請求項４に記載のように、処理回路部に設けら
れたトリミング抵抗の抵抗値を可変させることにより半
導体チップの特性を調整している。
【００２３】請求項２または３または４に記載の発明に
よれば、接合層に熱処理を施し半導体チップを台座に接
合する接合工程を実行した後に、処理回路部に設けられ
たトリミング抵抗の抵抗値を可変させることにより半導
体チップの特性を調整するトリミング工程を実行してい
るため、接合工程の際に、半導体チップの表面に存在す
る水素が外気中等に移動してトランジスタの特性が変動
したとしても、その後に実行するトリミング工程によ
り、トランジスタの特性を調整することができる。
よれば、接合層に熱処理を施し半導体チップを台座に接
合する接合工程を実行した後に、処理回路部に設けられ
たトリミング抵抗の抵抗値を可変させることにより半導
体チップの特性を調整するトリミング工程を実行してい
るため、接合工程の際に、半導体チップの表面に存在す
る水素が外気中等に移動してトランジスタの特性が変動
したとしても、その後に実行するトリミング工程によ
り、トランジスタの特性を調整することができる。
【００２４】よって、検出部が設けられた半導体チップ
に検出部が検出した値を処理する処理回路部を設けたと
しても、処理回路部に形成された素子の特性が変動して
しまうのを抑制することができる。
に検出部が検出した値を処理する処理回路部を設けたと
しても、処理回路部に形成された素子の特性が変動して
しまうのを抑制することができる。
【００２５】請求項５に記載の力学量検出装置の製造方
法は、接合層は低融点ガラスよりなるガラス層であるこ
とを特徴としている。それにより、クリープ現象による
装置の特性変動を抑制することができる。
法は、接合層は低融点ガラスよりなるガラス層であるこ
とを特徴としている。それにより、クリープ現象による
装置の特性変動を抑制することができる。
【００２６】
【発明の実施の形態】以下、本発明の力学量検出装置を
圧力検出装置に適用した実施形態を、図面に従って説明
する。
圧力検出装置に適用した実施形態を、図面に従って説明
する。
【００２７】（第１実施形態）尚、本実施形態の圧力検
出装置１００は、例えば車輌におけるエンジンの燃料噴
射圧制御やブレーキ圧制御等に用いられる。
出装置１００は、例えば車輌におけるエンジンの燃料噴
射圧制御やブレーキ圧制御等に用いられる。
【００２８】図１（ａ）には、本実施形態の圧力検出装
置１００における半導体チップ３０の平面方向から見た
図を示し、図１（ｂ）には、図１（ａ）におけるＡ−Ａ
断面図を示す。
置１００における半導体チップ３０の平面方向から見た
図を示し、図１（ｂ）には、図１（ａ）におけるＡ−Ａ
断面図を示す。
【００２９】まず、図１（ｂ）に示されるように、圧力
検出装置１００は、円形のダイヤフラム面１０を有する
金属ステム２０と、一面３１側がダイヤフラム面１０の
一面１１側に接着された半導体チップ３０とを備え、ダ
イヤフラム面１０の他面１２側に、例えばエンジンの燃
料噴射圧力等に応じた圧力媒体（気体、液体等）を導入
し、ダイヤフラム面１０及び半導体チップ３０の変形に
基づき圧力検出を行うようにしたものである。
検出装置１００は、円形のダイヤフラム面１０を有する
金属ステム２０と、一面３１側がダイヤフラム面１０の
一面１１側に接着された半導体チップ３０とを備え、ダ
イヤフラム面１０の他面１２側に、例えばエンジンの燃
料噴射圧力等に応じた圧力媒体（気体、液体等）を導入
し、ダイヤフラム面１０及び半導体チップ３０の変形に
基づき圧力検出を行うようにしたものである。
【００３０】金属ステム２０は切削等により形成された
中空円筒形状を成し、例えば、ガラスと熱膨張率が同程
度であるＦｉ−Ｎｉ−Ｃｏ系合金であるコバール等によ
り構成されている。
中空円筒形状を成し、例えば、ガラスと熱膨張率が同程
度であるＦｉ−Ｎｉ−Ｃｏ系合金であるコバール等によ
り構成されている。
【００３１】この金属ステム２０においては、一端側に
ダイヤフラム面１０が形成され、図示しない他端側か
ら、図１（ｂ）中の白抜き矢印に示す様に、圧力媒体が
導入され、ダイヤフラム面１０の他面１２に圧力が印加
されるようになっている。
ダイヤフラム面１０が形成され、図示しない他端側か
ら、図１（ｂ）中の白抜き矢印に示す様に、圧力媒体が
導入され、ダイヤフラム面１０の他面１２に圧力が印加
されるようになっている。
【００３２】ここで、金属ステム２０の寸法の一例を示
すと、円筒の外径は６．５ｍｍ、円筒の内径は２．５ｍ
ｍ、ダイヤフラム面１０の肉厚は、例えば２０ＭＰａの
測定に際しては０．６５ｍｍ、２００ＭＰａの測定に際
しては１．４０ｍｍである。
すと、円筒の外径は６．５ｍｍ、円筒の内径は２．５ｍ
ｍ、ダイヤフラム面１０の肉厚は、例えば２０ＭＰａの
測定に際しては０．６５ｍｍ、２００ＭＰａの測定に際
しては１．４０ｍｍである。
【００３３】また、ダイヤフラム面１０の一面１１側に
接着された半導体チップ３０は、面方位が（１００）面
であり且つ全体が均一な肉厚の平面形状を成す単結晶シ
リコン基板よりなり、その一面３１が低融点ガラス等よ
りなるガラス層４０により、ダイヤフラム面１０の一面
１１に固定されている。
接着された半導体チップ３０は、面方位が（１００）面
であり且つ全体が均一な肉厚の平面形状を成す単結晶シ
リコン基板よりなり、その一面３１が低融点ガラス等よ
りなるガラス層４０により、ダイヤフラム面１０の一面
１１に固定されている。
【００３４】ここで、半導体チップ３０の寸法の一例を
示すと、４．０ｍｍ×４．０ｍｍの正方形状で、肉厚は
０．２ｍｍである。また、ガラス層４０の厚さは０．０
６ｍｍである。
示すと、４．０ｍｍ×４．０ｍｍの正方形状で、肉厚は
０．２ｍｍである。また、ガラス層４０の厚さは０．０
６ｍｍである。
【００３５】また、半導体チップ３０の他面３２側に
は、図１（ａ）に示されるように、ダイヤフラム面１０
と対応する領域には、４個のピエゾ抵抗素子である長方
形状のゲージ５１〜５４が配設されている。尚、（１０
０）面方位を有する半導体チップ３０には、その構造
上、＜１１０＞結晶軸が相直交して存在する。ここで、
図１（ａ）に示されるように、一方（Ａ―Ａ断面線と一
致する方）の＜１１０＞結晶軸方向をＸ方向、他方の＜
１１０＞結晶軸方向をＹ方向とする。
は、図１（ａ）に示されるように、ダイヤフラム面１０
と対応する領域には、４個のピエゾ抵抗素子である長方
形状のゲージ５１〜５４が配設されている。尚、（１０
０）面方位を有する半導体チップ３０には、その構造
上、＜１１０＞結晶軸が相直交して存在する。ここで、
図１（ａ）に示されるように、一方（Ａ―Ａ断面線と一
致する方）の＜１１０＞結晶軸方向をＸ方向、他方の＜
１１０＞結晶軸方向をＹ方向とする。
【００３６】そして、一対のゲージ５１、５２はその長
辺方向をＸ方向に沿って位置されており、一対のゲージ
５３、５４がその短辺方向をＹ方向に沿って位置されて
いる。さらに、これら４個のゲージ５１〜５４はそれぞ
れ配線（図示せず）で接続されてブリッジ回路を構成し
ている。
辺方向をＸ方向に沿って位置されており、一対のゲージ
５３、５４がその短辺方向をＹ方向に沿って位置されて
いる。さらに、これら４個のゲージ５１〜５４はそれぞ
れ配線（図示せず）で接続されてブリッジ回路を構成し
ている。
【００３７】さらに、本実施形態では、半導体チップ３
０の他面３２側の周縁部には、トランジスタやトリミン
グ抵抗などから構成される処理回路部７０が設けられて
いる。この処理回路部７０は、図示しないが、配線を介
してゲージ５１〜５４と接続されており、ゲージ５１〜
５４が検出した値を処理している。
０の他面３２側の周縁部には、トランジスタやトリミン
グ抵抗などから構成される処理回路部７０が設けられて
いる。この処理回路部７０は、図示しないが、配線を介
してゲージ５１〜５４と接続されており、ゲージ５１〜
５４が検出した値を処理している。
【００３８】ここで、半導体チップ３０におけるゲージ
５１〜５４と処理回路部７０の配置領域の詳細図を示す
図２を参照して、本実施形態の半導体チップ３０の構造
を説明する。
５１〜５４と処理回路部７０の配置領域の詳細図を示す
図２を参照して、本実施形態の半導体チップ３０の構造
を説明する。
【００３９】この図２に示されるように、半導体チップ
３０はＰ型の半導体基板８０を有し、この半導体基板８
０の表面部には、Ｐ+分離領域８１により互いに絶縁分
離された複数のＮ-エピタキシャル層領域８２ａ、８２
ｂ、８２ｃ、８２ｄ、８２ｅが形成されている。
３０はＰ型の半導体基板８０を有し、この半導体基板８
０の表面部には、Ｐ+分離領域８１により互いに絶縁分
離された複数のＮ-エピタキシャル層領域８２ａ、８２
ｂ、８２ｃ、８２ｄ、８２ｅが形成されている。
【００４０】エピタキシャル層領域８２ａの表面部に
は、上記した２対のゲージ５１〜５４が形成されてい
る。
は、上記した２対のゲージ５１〜５４が形成されてい
る。
【００４１】エピタキシャル層領域８２ｂ、８２ｃの表
面部には、トランジスタＴｒ１、Ｔｒ２が形成されてお
り、これらトランジスタＴｒ１、Ｔｒ２によりオペアン
プが構成されている。
面部には、トランジスタＴｒ１、Ｔｒ２が形成されてお
り、これらトランジスタＴｒ１、Ｔｒ２によりオペアン
プが構成されている。
【００４２】エピタキシャル層領域８２ｄの表面部に
は、特性調整用のトリミング抵抗８３が形成されてい
る。尚、このトリミング抵抗８３は、例えばクロムシリ
コン（ＣｒＳｉ）により形成されている。
は、特性調整用のトリミング抵抗８３が形成されてい
る。尚、このトリミング抵抗８３は、例えばクロムシリ
コン（ＣｒＳｉ）により形成されている。
【００４３】エピタキシャル層領域８２ｅの表面部に
は、半導体チップ３０を外部と電気的に接続するための
電極パッド８４が形成されている。尚、この電極パッド
８４は、例えばアルミにより形成されている。
は、半導体チップ３０を外部と電気的に接続するための
電極パッド８４が形成されている。尚、この電極パッド
８４は、例えばアルミにより形成されている。
【００４４】これらエピタキシャル層領域８２ｂ、８２
ｃ、８２ｄ、８２ｅに形成されたトランジスタＴｒ１、
Ｔｒ２、トリミング抵抗８３、電極パッド８４によっ
て、上記処理回路部７０を構成している。
ｃ、８２ｄ、８２ｅに形成されたトランジスタＴｒ１、
Ｔｒ２、トリミング抵抗８３、電極パッド８４によっ
て、上記処理回路部７０を構成している。
【００４５】尚、半導体基板８０の表面部には、Ｐ+分
離領域８１により互いに絶縁分離されたその他のエピタ
キシャル層領域（図示せず）が形成されており、これら
のエピタキシャル層領域に抵抗やその他のトランジスタ
などが形成されている。
離領域８１により互いに絶縁分離されたその他のエピタ
キシャル層領域（図示せず）が形成されており、これら
のエピタキシャル層領域に抵抗やその他のトランジスタ
などが形成されている。
【００４６】また、半導体基板８０の表面には、上記ゲ
ージ５１〜５４、トランジスタＴｒ１、Ｔｒ２、トリミ
ング抵抗８３、電極パッド８４を接続するアルミ配線８
５とこのアルミ配線８５の絶縁を確保するシリコン酸化
膜（ＳｉＯ２）８６が形成されている。
ージ５１〜５４、トランジスタＴｒ１、Ｔｒ２、トリミ
ング抵抗８３、電極パッド８４を接続するアルミ配線８
５とこのアルミ配線８５の絶縁を確保するシリコン酸化
膜（ＳｉＯ２）８６が形成されている。
【００４７】さらに、これらアルミ配線８５及びシリコ
ン酸化膜８６の上には保護膜であるパッシベーション膜
８７が形成されており、このパッシベーション膜８７に
は、ワイヤボンド用の開口部８７ａが設けられている。
尚、このパッシベーション膜８７は、例えばプラズマ窒
化シリコン膜（Ｐ−ＳｉＮ）により構成されている。
ン酸化膜８６の上には保護膜であるパッシベーション膜
８７が形成されており、このパッシベーション膜８７に
は、ワイヤボンド用の開口部８７ａが設けられている。
尚、このパッシベーション膜８７は、例えばプラズマ窒
化シリコン膜（Ｐ−ＳｉＮ）により構成されている。
【００４８】ここで、本実施形態の圧力検出装置１００
の製造方法を、図３を用いて説明する。
の製造方法を、図３を用いて説明する。
【００４９】まず、上述のように、トランジスタＴｒ
１、Ｔｒ２等で構成された処理回路部７０とゲージ５１
〜５４とが設けられた半導体チップ３０と金属ステム２
０を準備する（準備工程）。
１、Ｔｒ２等で構成された処理回路部７０とゲージ５１
〜５４とが設けられた半導体チップ３０と金属ステム２
０を準備する（準備工程）。
【００５０】続いて、金属ステム２０上の所定領域に低
融点ガラス等からなるガラス層４０を配設し、このガラ
ス層４０上に上記半導体チップ３０を配設する（配設工
程）。
融点ガラス等からなるガラス層４０を配設し、このガラ
ス層４０上に上記半導体チップ３０を配設する（配設工
程）。
【００５１】続いて、これら一体物を焼成炉（図示せ
ず）に搬送して、ガラス層４０に約４００℃の熱を加え
て焼成させることにより、半導体チップ３０を金属ステ
ム２０に接合する（接合工程）。
ず）に搬送して、ガラス層４０に約４００℃の熱を加え
て焼成させることにより、半導体チップ３０を金属ステ
ム２０に接合する（接合工程）。
【００５２】その後、図４に示されるように、圧力検出
装置１００をチャンバー９０内に搬送しヒーターパネル
９１上に載置して、このチャンバー９０内に水素を含む
ガスを導入しつつ、ヒーターパネル９１により圧力検出
装置１００に熱処理を施す（アニール工程）。これによ
り、図１に示す圧力検出装置１００が出来上がる。
装置１００をチャンバー９０内に搬送しヒーターパネル
９１上に載置して、このチャンバー９０内に水素を含む
ガスを導入しつつ、ヒーターパネル９１により圧力検出
装置１００に熱処理を施す（アニール工程）。これによ
り、図１に示す圧力検出装置１００が出来上がる。
【００５３】ここで、本実施形態の圧力検出装置１００
の検出原理を説明する。
の検出原理を説明する。
【００５４】まず、図１（ｂ）に示す白抜き矢印方向に
圧力が印加されると、ダイヤフラム面１０及び半導体チ
ップ３０がひずみ変形し、半導体チップ３０に応力が発
生する。それに伴い、各ゲージ５１〜５４には、＜１１
０＞結晶軸に応じて図１（ａ）に示す矢印Ｘ方向と矢印
Ｙ方向とに応力が発生する。ここで、Ｘ方向の発生応力
をσXX、Ｙ方向の発生応力をσYY、とする。
圧力が印加されると、ダイヤフラム面１０及び半導体チ
ップ３０がひずみ変形し、半導体チップ３０に応力が発
生する。それに伴い、各ゲージ５１〜５４には、＜１１
０＞結晶軸に応じて図１（ａ）に示す矢印Ｘ方向と矢印
Ｙ方向とに応力が発生する。ここで、Ｘ方向の発生応力
をσXX、Ｙ方向の発生応力をσYY、とする。
【００５５】半導体チップ３０におけるダイヤフラム面
１０に位置する領域での発生応力の分布を図５に示す。
図５は、発生応力σXX（実線図示）とσYY（破線図示）
の大きさを、半導体チップ３０の前記領域におけるダイ
ヤフラム面１０の中心Ｋからの距離に応じて示したもの
である。
１０に位置する領域での発生応力の分布を図５に示す。
図５は、発生応力σXX（実線図示）とσYY（破線図示）
の大きさを、半導体チップ３０の前記領域におけるダイ
ヤフラム面１０の中心Ｋからの距離に応じて示したもの
である。
【００５６】この図５に示されるように、発生応力σXX
及びσYYは、共に該中心Ｋから離れるに従って小さくな
っているが、発生応力σYYの方が減少度合が大きい。
及びσYYは、共に該中心Ｋから離れるに従って小さくな
っているが、発生応力σYYの方が減少度合が大きい。
【００５７】そのため、各＜１１０＞結晶軸方向Ｘ、Ｙ
に沿って配置された各ゲージ５１〜５４における出力ｅ
は、両発生応力σXXとσYYの差Ｄを検出して出力するこ
とができる。即ち、該出力ｅは、σXXとσYYの差の絶対
値に比例（ｅ｜σXX−σYY｜）し、上記ブリッジ回路に
より圧力検出が成される。
に沿って配置された各ゲージ５１〜５４における出力ｅ
は、両発生応力σXXとσYYの差Ｄを検出して出力するこ
とができる。即ち、該出力ｅは、σXXとσYYの差の絶対
値に比例（ｅ｜σXX−σYY｜）し、上記ブリッジ回路に
より圧力検出が成される。
【００５８】つまり、（１００）面方位を有する半導体
チップ３０においては、その構造上、高い応力感度を有
する結晶軸＜１１０＞が相直交して存在し、ゲージ１個
に対して２種類の応力σXX及びσYYが発生するため、上
記の検出原理によって圧力検出ができる。
チップ３０においては、その構造上、高い応力感度を有
する結晶軸＜１１０＞が相直交して存在し、ゲージ１個
に対して２種類の応力σXX及びσYYが発生するため、上
記の検出原理によって圧力検出ができる。
【００５９】ところで、本実施形態では、図１（ａ）に
示されるように、ゲージ５１〜５４が設けられた半導体
チップ３０に処理回路部７０を設けているが、このよう
な構成にしたことにより、圧力検出装置１００を小型化
することができるが、それに伴い以下のような問題が発
生する。
示されるように、ゲージ５１〜５４が設けられた半導体
チップ３０に処理回路部７０を設けているが、このよう
な構成にしたことにより、圧力検出装置１００を小型化
することができるが、それに伴い以下のような問題が発
生する。
【００６０】まず、ガラス層４０に熱を加えて焼成させ
ることにより半導体チップ３０を金属ステム２０に接合
させているが、本実施形態のように、ゲージ５１〜５４
が設けられた半導体チップ３０に処理回路部７０を設け
ると、この工程の際に、ガラス層４０に加わる熱が半導
体チップ３０に設けられた処理回路部７０に伝達されて
しまい、例えば、処理回路部７０の内部に設けられたト
ランジスタＴｒ１、Ｔｒ２の特性が変動してしまう。
ることにより半導体チップ３０を金属ステム２０に接合
させているが、本実施形態のように、ゲージ５１〜５４
が設けられた半導体チップ３０に処理回路部７０を設け
ると、この工程の際に、ガラス層４０に加わる熱が半導
体チップ３０に設けられた処理回路部７０に伝達されて
しまい、例えば、処理回路部７０の内部に設けられたト
ランジスタＴｒ１、Ｔｒ２の特性が変動してしまう。
【００６１】ここで、トランジスタの特性が変動してし
まう原因としては、以下のようなことが考えられる。
まう原因としては、以下のようなことが考えられる。
【００６２】まず、半導体ウェハ工程において、単結晶
シリコンで構成される半導体チップ３０の表面には、上
述のように、アルミ配線８５及びシリコン酸化膜８６及
びパッシベーション膜８７が形成されるが、このシリコ
ン酸化膜８６及びパッシベーション膜８７の形成方法と
しては、水素が含まれた雰囲気中にて形成する方法が用
いられている。
シリコンで構成される半導体チップ３０の表面には、上
述のように、アルミ配線８５及びシリコン酸化膜８６及
びパッシベーション膜８７が形成されるが、このシリコ
ン酸化膜８６及びパッシベーション膜８７の形成方法と
しては、水素が含まれた雰囲気中にて形成する方法が用
いられている。
【００６３】それにより、雰囲気中に存在する水素は、
半導体チップ３０の表面に形成されたシリコン酸化膜８
６やパッシベーション膜８７においては、各膜中に水素
イオンとして含まれて、半導体チップ３０とシリコン酸
化膜８６との界面においては、半導体チップ３０のシリ
コン原子にターミネイト（終端）される。
半導体チップ３０の表面に形成されたシリコン酸化膜８
６やパッシベーション膜８７においては、各膜中に水素
イオンとして含まれて、半導体チップ３０とシリコン酸
化膜８６との界面においては、半導体チップ３０のシリ
コン原子にターミネイト（終端）される。
【００６４】さらに、この半導体ウェハ工程では、シリ
コン酸化膜８６やパッシベーション膜８７を形成した後
に、半導体ウェハに水素を含む高温熱処理を施すが、こ
の工程の際に、シリコン酸化膜８６やパッシベーション
膜８７に水素が取り込まれて各膜中の水素イオンが増加
したり、半導体チップ３０とシリコン酸化膜８６との界
面においては、高温熱処理によりシリコン原子とターミ
ネイトされた水素の結合が切れる。
コン酸化膜８６やパッシベーション膜８７を形成した後
に、半導体ウェハに水素を含む高温熱処理を施すが、こ
の工程の際に、シリコン酸化膜８６やパッシベーション
膜８７に水素が取り込まれて各膜中の水素イオンが増加
したり、半導体チップ３０とシリコン酸化膜８６との界
面においては、高温熱処理によりシリコン原子とターミ
ネイトされた水素の結合が切れる。
【００６５】しかしながら、その後、上述のように、半
導体チップ３０を金属ステム２０に接合させるためにガ
ラス層４０に熱を加えるが、この工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンはパッシベーシ
ョン膜８７や外気中へ移動してしまう。
導体チップ３０を金属ステム２０に接合させるためにガ
ラス層４０に熱を加えるが、この工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンはパッシベーシ
ョン膜８７や外気中へ移動してしまう。
【００６６】それによって、処理回路部７０に設けられ
たトランジスタＴｒ１、Ｔｒ２の表面領域において、シ
リコン酸化膜８６に含まれる水素イオンによって拘束さ
れていた電子が開放されるため、トランジスタＴｒ１、
Ｔｒ２の注入効率が大きくなる。
たトランジスタＴｒ１、Ｔｒ２の表面領域において、シ
リコン酸化膜８６に含まれる水素イオンによって拘束さ
れていた電子が開放されるため、トランジスタＴｒ１、
Ｔｒ２の注入効率が大きくなる。
【００６７】その結果、トランジスタＴｒ１、Ｔｒ２の
ベース・エミッタ・コレクタ間を流れる電流においてベ
ース電流が大きくなることによりコレクタ電流が大きく
なり、トランジスタＴｒ１、Ｔｒ２の電流増幅率が大き
くなり、トランジスタＴｒ１、Ｔｒ２の特性が変動して
しまう。
ベース・エミッタ・コレクタ間を流れる電流においてベ
ース電流が大きくなることによりコレクタ電流が大きく
なり、トランジスタＴｒ１、Ｔｒ２の電流増幅率が大き
くなり、トランジスタＴｒ１、Ｔｒ２の特性が変動して
しまう。
【００６８】このようにトランジスタＴｒ１、Ｔｒ２の
特性が変動してしまうことにより、例えば、トランジス
タＴｒ１とトランジスタＴｒ２との配置位置が離れてい
た場合等には、トランジスタＴｒ１、Ｔｒ２の特性がそ
れぞれ異なってしまうため、これらトランジスタＴｒ
１、Ｔｒ２により構成されるオペアンプのペア性が崩
れ、オペアンプの特性が悪化してしまう。
特性が変動してしまうことにより、例えば、トランジス
タＴｒ１とトランジスタＴｒ２との配置位置が離れてい
た場合等には、トランジスタＴｒ１、Ｔｒ２の特性がそ
れぞれ異なってしまうため、これらトランジスタＴｒ
１、Ｔｒ２により構成されるオペアンプのペア性が崩
れ、オペアンプの特性が悪化してしまう。
【００６９】そこで、本実施形態では、図３及び図４に
示されるように、ガラス層４０に熱を加えて焼成させる
ことにより半導体チップ３０を金属ステム２０に接合す
る接合工程を実行した後に、水素を含むガスが導入され
たチャンバー９０及びヒーターパネル９１を用いて圧力
検出装置１００に熱処理を施すアニール工程を実行した
ことを特徴としている。
示されるように、ガラス層４０に熱を加えて焼成させる
ことにより半導体チップ３０を金属ステム２０に接合す
る接合工程を実行した後に、水素を含むガスが導入され
たチャンバー９０及びヒーターパネル９１を用いて圧力
検出装置１００に熱処理を施すアニール工程を実行した
ことを特徴としている。
【００７０】それによって、接合工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンがパッシベーシ
ョン膜８７や外気中へ移動してたとしても、その後に実
行するアニール工程により、シリコン酸化膜８６に水素
イオンを補充することができる。
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンがパッシベーシ
ョン膜８７や外気中へ移動してたとしても、その後に実
行するアニール工程により、シリコン酸化膜８６に水素
イオンを補充することができる。
【００７１】その結果、接合工程前後において、シリコ
ン酸化膜８６に含まれる水素量の変動を抑制することが
できるため、処理回路部７０に形成されたトランジスタ
Ｔｒ１、Ｔｒ２の注入効率の変動を抑制することがで
き、トランジスタＴｒ１、Ｔｒ２のベース電流の変動、
電流増幅率の変動を抑制することができる。
ン酸化膜８６に含まれる水素量の変動を抑制することが
できるため、処理回路部７０に形成されたトランジスタ
Ｔｒ１、Ｔｒ２の注入効率の変動を抑制することがで
き、トランジスタＴｒ１、Ｔｒ２のベース電流の変動、
電流増幅率の変動を抑制することができる。
【００７２】よって、ゲージ５１〜５４が設けられた半
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
【００７３】また、本実施形態のように、ゲージ５１〜
５４が設けられた半導体チップ３０に処理回路部７０を
設けると、半導体チップ３０に圧力が印加された際に
は、この印加圧力がゲージ５１〜５４だけでなく処理回
路部７０にも伝達してしまう。
５４が設けられた半導体チップ３０に処理回路部７０を
設けると、半導体チップ３０に圧力が印加された際に
は、この印加圧力がゲージ５１〜５４だけでなく処理回
路部７０にも伝達してしまう。
【００７４】それによって、例えば、処理回路部７０に
形成されたトランジスタＴｒ１、Ｔｒ２の電界が局所的
に大きくなってしまい、この電界によって加速されたキ
ャリアが半導体チップ３０の表面に形成されたシリコン
酸化膜８６に飛び込んでトラップされることにより、ト
ランジスタＴｒ１、Ｔｒ２のしきい値電圧が変動するホ
ットキャリア現象が発生してしまう。
形成されたトランジスタＴｒ１、Ｔｒ２の電界が局所的
に大きくなってしまい、この電界によって加速されたキ
ャリアが半導体チップ３０の表面に形成されたシリコン
酸化膜８６に飛び込んでトラップされることにより、ト
ランジスタＴｒ１、Ｔｒ２のしきい値電圧が変動するホ
ットキャリア現象が発生してしまう。
【００７５】そこで、本実施形態では、図１（ａ）に示
されるように、半導体チップ３０に配設された処理回路
部７０は、半導体チップ３０の周縁部に配置したことを
特徴としている。具体的には、半導体チップ３０におけ
る金属ステム２０に形成されたダイヤフラム面１０に対
応する領域を除く領域に処理回路部７０を配置してい
る。
されるように、半導体チップ３０に配設された処理回路
部７０は、半導体チップ３０の周縁部に配置したことを
特徴としている。具体的には、半導体チップ３０におけ
る金属ステム２０に形成されたダイヤフラム面１０に対
応する領域を除く領域に処理回路部７０を配置してい
る。
【００７６】それによって、半導体チップ３０に圧力が
印加された際には、ダイヤフラム面１０に対応する領域
に配置されたゲージ５１〜５４に印加される圧力より
も、処理回路部７０に印加される圧力を小さくすること
ができるため、処理回路部７０に発生するホットキャリ
ア現象を抑制することができる。
印加された際には、ダイヤフラム面１０に対応する領域
に配置されたゲージ５１〜５４に印加される圧力より
も、処理回路部７０に印加される圧力を小さくすること
ができるため、処理回路部７０に発生するホットキャリ
ア現象を抑制することができる。
【００７７】よって、ゲージ５１〜５４が設けられた半
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
【００７８】また、図５に示されるように、処理回路部
７０の配置位置は、半導体チップ３０に圧力が印加され
た際に伝達される応力が０．０１ｋｇｆ／ｍｍ2以下に
なるように規定すると好ましい。
７０の配置位置は、半導体チップ３０に圧力が印加され
た際に伝達される応力が０．０１ｋｇｆ／ｍｍ2以下に
なるように規定すると好ましい。
【００７９】また、本実施形態では、相直交する＜１１
０＞結晶軸が存在する（１００）面方位を有する半導体
チップ３０を用いているが、＜１１０＞結晶軸方向に発
生する圧力の感度は非常に大きいため、図６に示される
ように、処理回路部７０を＜１１０＞結晶軸から略４５
°傾いた状態で配置するとよい。
０＞結晶軸が存在する（１００）面方位を有する半導体
チップ３０を用いているが、＜１１０＞結晶軸方向に発
生する圧力の感度は非常に大きいため、図６に示される
ように、処理回路部７０を＜１１０＞結晶軸から略４５
°傾いた状態で配置するとよい。
【００８０】その結果、処理回路部７０に印加される圧
力を小さくすることができるため、処理回路部７０に発
生するホットキャリア現象をより抑制することができ
る。
力を小さくすることができるため、処理回路部７０に発
生するホットキャリア現象をより抑制することができ
る。
【００８１】また、本実施形態では、半導体チップ３０
を金属ステム２０に接合させるための接合層としてガラ
ス層４０を用いているため、例えば樹脂からなる接着剤
を用いた場合と比較して、クリープ現象の発生を抑制す
ることができ、装置の特性変動を抑制することができ
る。
を金属ステム２０に接合させるための接合層としてガラ
ス層４０を用いているため、例えば樹脂からなる接着剤
を用いた場合と比較して、クリープ現象の発生を抑制す
ることができ、装置の特性変動を抑制することができ
る。
【００８２】（第２実施形態）第２実施形態の圧力検出
装置の構成は、上記第１実施形態と同様であるため、第
１実施形態と異なる部分である製造方法についてのみ説
明する。尚、図７には第２実施形態の圧力検出装置１０
０の製造方法を示す。以下、この図７を用いて本実施形
態の製造方法を説明する。
装置の構成は、上記第１実施形態と同様であるため、第
１実施形態と異なる部分である製造方法についてのみ説
明する。尚、図７には第２実施形態の圧力検出装置１０
０の製造方法を示す。以下、この図７を用いて本実施形
態の製造方法を説明する。
【００８３】まず、トランジスタＴｒ１、Ｔｒ２等で構
成された処理回路部７０とゲージ５１〜５４とが設けら
れた半導体チップ３０と金属ステム２０を準備する（準
備工程）。
成された処理回路部７０とゲージ５１〜５４とが設けら
れた半導体チップ３０と金属ステム２０を準備する（準
備工程）。
【００８４】続いて、金属ステム２０上の所定領域に低
融点ガラス等からなるガラス層４０を配設し、このガラ
ス層４０上に上記半導体チップ３０を配設する（配設工
程）。
融点ガラス等からなるガラス層４０を配設し、このガラ
ス層４０上に上記半導体チップ３０を配設する（配設工
程）。
【００８５】続いて、これら一体物を焼成炉（図示せ
ず）に搬送して、ガラス層４０に約４００℃の熱を加え
て焼成させることにより、半導体チップ３０を金属ステ
ム２０に接合する（接合工程）。
ず）に搬送して、ガラス層４０に約４００℃の熱を加え
て焼成させることにより、半導体チップ３０を金属ステ
ム２０に接合する（接合工程）。
【００８６】これまでの製造方法は、上記第１実施形態
の製造方法と同様であるが、この接合工程の後、本実施
形態では、例えば、処理回路部７０に形成されたトリミ
ング抵抗８３をパターニングしてトリミング抵抗８３の
抵抗値を可変させることにより、トランジスタＴｒ１、
Ｔｒ２の特性を調整している（トリミング工程）。これ
により、圧力検出装置１００が出来上がる。
の製造方法と同様であるが、この接合工程の後、本実施
形態では、例えば、処理回路部７０に形成されたトリミ
ング抵抗８３をパターニングしてトリミング抵抗８３の
抵抗値を可変させることにより、トランジスタＴｒ１、
Ｔｒ２の特性を調整している（トリミング工程）。これ
により、圧力検出装置１００が出来上がる。
【００８７】このように、本実施形態では、ガラス層４
０に熱を加えて焼成させることにより半導体チップ３０
を金属ステム２０に接合する接合工程を実行した後に、
処理回路部７０に形成されたトリミング抵抗８３をパタ
ーニングしてトリミング抵抗８３の抵抗値を可変させる
ことにより、トランジスタＴｒ１、Ｔｒ２の特性を調整
したことを特徴としている。
０に熱を加えて焼成させることにより半導体チップ３０
を金属ステム２０に接合する接合工程を実行した後に、
処理回路部７０に形成されたトリミング抵抗８３をパタ
ーニングしてトリミング抵抗８３の抵抗値を可変させる
ことにより、トランジスタＴｒ１、Ｔｒ２の特性を調整
したことを特徴としている。
【００８８】それによって、接合工程の際に、処理回路
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンがパッシベーシ
ョン膜８７や外気中へ移動して、トランジスタＴｒ１、
Ｔｒ２の特性が変動したとしても、その後に実行するト
リミング工程により、トランジスタＴｒ１、Ｔｒ２の特
性を調整することができる。
部７０に熱が伝達されることで、半導体チップ３０とシ
リコン酸化膜８６との界面においてシリコン原子と結合
していた水素イオンがシリコン原子から脱離しまい、シ
リコン酸化膜８６に含まれる水素イオンがパッシベーシ
ョン膜８７や外気中へ移動して、トランジスタＴｒ１、
Ｔｒ２の特性が変動したとしても、その後に実行するト
リミング工程により、トランジスタＴｒ１、Ｔｒ２の特
性を調整することができる。
【００８９】よって、ゲージ５１〜５４が設けられた半
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
導体チップ３０にゲージ５１〜５４が検出した値を処理
する処理回路部７０を設けたとしても、処理回路部７０
に形成されたトランジスタＴｒ１、Ｔｒ２等の素子の特
性が変動してしまうのを抑制することができる。
【００９０】尚、本発明は、上記各実施形態に限られる
ものではなく、様々な態様に適用可能である。
ものではなく、様々な態様に適用可能である。
【００９１】例えば、上記各実施形態では、力学量検出
装置として圧力検出装置について説明したが、これに限
られるものではなく、加速度センサなどのような他の力
学量検出装置にも適用可能である。
装置として圧力検出装置について説明したが、これに限
られるものではなく、加速度センサなどのような他の力
学量検出装置にも適用可能である。
【００９２】また、図６に示されるように、半導体チッ
プ３０の＜１１０＞結晶軸から略４５°傾いた状態で処
理回路部７０を形成する方法としては、処理回路部７０
のパターンが記憶されたデータ自体を略４５°回転させ
て形成してもよいが、例えば、半導体チップ３０が複数
形成されたウェハ状態において、ウェハのオリフラ面を
＜１１０＞結晶軸から略４５°傾けて処理回路部７０を
形成してもよい。この場合、処理回路部７０のパターン
が記憶されたデータ自体を回転させる必要がないため、
工程の簡略化を図ることができる。
プ３０の＜１１０＞結晶軸から略４５°傾いた状態で処
理回路部７０を形成する方法としては、処理回路部７０
のパターンが記憶されたデータ自体を略４５°回転させ
て形成してもよいが、例えば、半導体チップ３０が複数
形成されたウェハ状態において、ウェハのオリフラ面を
＜１１０＞結晶軸から略４５°傾けて処理回路部７０を
形成してもよい。この場合、処理回路部７０のパターン
が記憶されたデータ自体を回転させる必要がないため、
工程の簡略化を図ることができる。
【００９３】また、上記各実施形態では、半導体チップ
３０の面方位は、相直交する＜１１０＞結晶軸を有した
（１００）面であり、図６に示されるように、処理回路
部７０は＜１１０＞結晶軸から略４５°傾いた状態で配
置されているが、これに限られるものではなく、例え
ば、半導体チップ３０の面方位は、互いに直交する＜１
１０＞結晶軸と＜１００＞結晶軸とを有した（１００）
面であってもよい。この場合、処理回路部７０は、＜１
１０＞結晶軸と比較して感度の小さい＜１００＞結晶軸
と略平行した状態で配置するとよい。
３０の面方位は、相直交する＜１１０＞結晶軸を有した
（１００）面であり、図６に示されるように、処理回路
部７０は＜１１０＞結晶軸から略４５°傾いた状態で配
置されているが、これに限られるものではなく、例え
ば、半導体チップ３０の面方位は、互いに直交する＜１
１０＞結晶軸と＜１００＞結晶軸とを有した（１００）
面であってもよい。この場合、処理回路部７０は、＜１
１０＞結晶軸と比較して感度の小さい＜１００＞結晶軸
と略平行した状態で配置するとよい。
【００９４】また、上記第１実施形態では、シリコン酸
化膜８６に水素イオンの補充する方法として、チャンバ
ー９０内に水素のみを導入する方法について説明した
が、これに限られるものではなく、例えば、水素を含ん
だガスを熱分解する方法やプラズマ処理、紫外線照射
（ＵＶ）処理等により水素を含んだガスを分解する方法
を用いることにより、シリコン酸化膜８６に水素イオン
の補充してもよい。
化膜８６に水素イオンの補充する方法として、チャンバ
ー９０内に水素のみを導入する方法について説明した
が、これに限られるものではなく、例えば、水素を含ん
だガスを熱分解する方法やプラズマ処理、紫外線照射
（ＵＶ）処理等により水素を含んだガスを分解する方法
を用いることにより、シリコン酸化膜８６に水素イオン
の補充してもよい。
【図１】（ａ）は本発明の一実施形態に係る圧力検出装
置における半導体チップの平面方向から見た図であり、
（ｂ）は（ａ）におけるＡ―Ａ断面図である。
置における半導体チップの平面方向から見た図であり、
（ｂ）は（ａ）におけるＡ―Ａ断面図である。
【図２】図１に示す半導体チップの詳細図である。
【図３】図１に示す圧力検出装置の製造方法を示す図で
ある。
ある。
【図４】アニール工程を示す図である。
【図５】図１に示す圧力検出装置の半導体チップの発生
応力分布を示す図である。
応力分布を示す図である。
【図６】処理回路部を＜１１０＞結晶軸から４５°傾け
て配置した状態を示す図である。
て配置した状態を示す図である。
【図７】第２実施形態の圧力検出装置の製造方法を示す
図である。
図である。
【図８】従来技術の圧力検出装置の断面構造を示す図で
ある。
ある。
【図９】半導体チップに処理回路部を設けた状態の圧力
検出装置の断面構造を示す図である。
検出装置の断面構造を示す図である。
１０…ダイヤフラム面、
１１…ダイヤフラム面の一面、
１２…ダイヤフラム面の他面、
２０…金属ステム、
３０…半導体チップ、
３１…半導体チップの一面、
３２…半導体チップの他面、
４０…ガラス層、
５１〜５４…ゲージ（ピエゾ抵抗素子）、
７０…処理回路部、
８０…Ｐ型半導体基板、
８１…Ｐ+分離領域、
８２ａ〜８２ｅ…Ｎ-エピタキシャル層領域、
８３…トリミング抵抗、
８４…電極パッド、
８５…アルミ配線、
８６…シリコン酸化膜、
８７…パッシベーション膜、
９０…チャンバー、
９１…ヒータパネル、
１００…圧力検出装置、
σXX、σYY…応力、
Ｔｒ１、Ｔｒ２…トランジスタ、
Ｋ…ダイヤフラム面の中心。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2F055 AA21 BB20 CC02 DD01 DD05
EE14 FF49 GG49
4M112 AA01 AA02 BA01 CA01 CA05
CA08 CA12 DA07 DA13 DA14
DA18 EA03 EA06 EA07 EA11
EA13 EA14 FA02 FA09 FA20
Claims (5)
- 【請求項１】 力学量の印加を検出する検出部を有した
半導体チップが接合層を介して台座に接合された力学量
検出装置において、 前記検出部と該検出部が検出した値を処理する処理回路
部を有した前記半導体チップを準備する準備工程と、 前記台座上に前記接合層を配設し、前記接合層上に前記
半導体チップを配設する配設工程と、 前記接合層に熱処理を施し、前記半導体チップを前記台
座に接合する接合工程と、 前記接合工程を実行した後に、少なくとも水素を含む雰
囲気中にて前記半導体チップに熱処理を施すアニール工
程とを備えたことを特徴とする力学量検出装置の製造方
法。 - 【請求項２】 力学量の印加を検出する検出部を有した
半導体チップが接合層を介して台座に接合された力学量
検出装置において、 前記検出部と該検出部が検出した値を処理する処理回路
部を有した前記半導体チップを準備する準備工程と、 前記台座上に前記接合層を配設し、前記接合層上に前記
半導体チップを配設する配設工程と、 前記接合層に熱処理を施し、前記半導体チップを前記台
座に接合する接合工程と、 前記接合工程を実行した後に、前記半導体チップの特性
を調整するトリミング工程とを備えたことを特徴とする
力学量検出装置の製造方法。 - 【請求項３】 前記処理回路部は、トランジスタまたは
トリミング抵抗の少なくともどちらか一方を有している
ことを特徴とする請求項１または２に記載の力学量検出
装置の製造方法。 - 【請求項４】 前記トリミング工程は、前記処理回路部
に設けられた前記トリミング抵抗の抵抗値を可変させる
ことにより前記半導体チップの特性を調整したことを特
徴とする請求項２または３に記載の力学量検出装置の製
造方法。 - 【請求項５】 前記接合層は、低融点ガラスよりなるガ
ラス層であることを特徴とする請求項１乃至４の何れか
１つに記載の力学量検出装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122009A JP3915586B2 (ja) | 2002-04-24 | 2002-04-24 | 力学量検出装置の製造方法 |
| DE10316552A DE10316552B4 (de) | 2002-04-24 | 2003-04-10 | Verfahren zur Herstellung einer Erkennungsvorrichtung für eine dynamische Größe |
| US10/419,230 US6858451B2 (en) | 2002-04-24 | 2003-04-21 | Method for manufacturing a dynamic quantity detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122009A JP3915586B2 (ja) | 2002-04-24 | 2002-04-24 | 力学量検出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315187A true JP2003315187A (ja) | 2003-11-06 |
| JP3915586B2 JP3915586B2 (ja) | 2007-05-16 |
Family
ID=29208085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122009A Expired - Fee Related JP3915586B2 (ja) | 2002-04-24 | 2002-04-24 | 力学量検出装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6858451B2 (ja) |
| JP (1) | JP3915586B2 (ja) |
| DE (1) | DE10316552B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538254A (ja) * | 2007-08-27 | 2010-12-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 圧力センサ、圧力センサを有するセンサプローブ、センサプローブを有する医療装置、及びセンサプローブを製造する方法 |
| JP2012093212A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Corp | 燃焼機用圧力検出装置用パッケージ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7430920B2 (en) * | 2005-12-16 | 2008-10-07 | Hitachi, Ltd. | Apparatus for measuring a mechanical quantity |
| US9261423B2 (en) * | 2011-02-07 | 2016-02-16 | The Governors Of The University Of Alberta | Piezoresistive load sensor |
| GB2552025B (en) | 2016-07-08 | 2020-08-12 | Sovex Ltd | Boom conveyor |
| US20180180494A1 (en) * | 2016-12-22 | 2018-06-28 | Honeywell International Inc. | High Sensitivity Silicon Piezoresistor Force Sensor |
| US10352792B2 (en) * | 2017-02-15 | 2019-07-16 | Texas Instruments Incorporated | Device and method for on-chip mechanical stress sensing |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234361A (en) * | 1979-07-05 | 1980-11-18 | Wisconsin Alumni Research Foundation | Process for producing an electrostatically deformable thin silicon membranes utilizing a two-stage diffusion step to form an etchant resistant layer |
| US4933030A (en) * | 1989-06-21 | 1990-06-12 | Dietz Raymond L | Low temperature glass composition, paste and method of use |
| DE4000326C2 (de) * | 1990-01-08 | 1995-12-14 | Mannesmann Ag | Drucksensor |
| DE4009090A1 (de) * | 1990-03-21 | 1991-09-26 | Bosch Gmbh Robert | Verfahren zur herstellung von mehrschichtigen siliziumstrukturen |
| US5417111A (en) * | 1990-08-17 | 1995-05-23 | Analog Devices, Inc. | Monolithic chip containing integrated circuitry and suspended microstructure |
| JPH0574713A (ja) | 1991-09-17 | 1993-03-26 | Nippondenso Co Ltd | 非晶質半導体薄膜の製造方法 |
| US5766344A (en) * | 1991-09-21 | 1998-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US5643803A (en) | 1992-09-18 | 1997-07-01 | Nippondenso Co., Ltd. | Production method of a semiconductor dynamic sensor |
| JP3551527B2 (ja) * | 1994-04-27 | 2004-08-11 | 株式会社デンソー | 半導体感歪センサの製造方法 |
| US6127629A (en) * | 1994-10-03 | 2000-10-03 | Ford Global Technologies, Inc. | Hermetically sealed microelectronic device and method of forming same |
| US5889211A (en) * | 1995-04-03 | 1999-03-30 | Motorola, Inc. | Media compatible microsensor structure and methods of manufacturing and using the same |
| US5600071A (en) * | 1995-09-05 | 1997-02-04 | Motorola, Inc. | Vertically integrated sensor structure and method |
| JP4161410B2 (ja) * | 1997-07-25 | 2008-10-08 | 株式会社デンソー | 圧力検出装置 |
| JP3941193B2 (ja) | 1997-11-21 | 2007-07-04 | 株式会社デンソー | 圧力センサ装置 |
| JP3900644B2 (ja) * | 1998-01-16 | 2007-04-04 | 株式会社デンソー | 半導体圧力センサの製造方法 |
| JP2000241273A (ja) | 1999-02-23 | 2000-09-08 | Denso Corp | 圧力検出装置 |
| JP2001041838A (ja) * | 1999-08-03 | 2001-02-16 | Yamatake Corp | 圧力センサおよびその製造方法 |
| US6512255B2 (en) * | 1999-09-17 | 2003-01-28 | Denso Corporation | Semiconductor pressure sensor device having sensor chip covered with protective member |
| US6422088B1 (en) * | 1999-09-24 | 2002-07-23 | Denso Corporation | Sensor failure or abnormality detecting system incorporated in a physical or dynamic quantity detecting apparatus |
| DE19949607A1 (de) * | 1999-10-15 | 2001-04-19 | Bosch Gmbh Robert | Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung |
| JP2001343300A (ja) | 2000-06-05 | 2001-12-14 | Denso Corp | 圧力検出装置 |
| JP4568982B2 (ja) * | 2000-10-06 | 2010-10-27 | 株式会社デンソー | 物理量検出装置 |
| JP2002148131A (ja) * | 2000-11-10 | 2002-05-22 | Denso Corp | 物理量検出装置 |
| JP4843877B2 (ja) * | 2001-01-31 | 2011-12-21 | 株式会社デンソー | 半導体力学量センサ |
| JP2002340713A (ja) * | 2001-05-10 | 2002-11-27 | Denso Corp | 半導体圧力センサ |
-
2002
- 2002-04-24 JP JP2002122009A patent/JP3915586B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-10 DE DE10316552A patent/DE10316552B4/de not_active Expired - Fee Related
- 2003-04-21 US US10/419,230 patent/US6858451B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538254A (ja) * | 2007-08-27 | 2010-12-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 圧力センサ、圧力センサを有するセンサプローブ、センサプローブを有する医療装置、及びセンサプローブを製造する方法 |
| JP2012093212A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Corp | 燃焼機用圧力検出装置用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030203528A1 (en) | 2003-10-30 |
| DE10316552B4 (de) | 2009-03-19 |
| US6858451B2 (en) | 2005-02-22 |
| DE10316552A1 (de) | 2003-11-06 |
| JP3915586B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11643324B2 (en) | MEMS sensor | |
| KR100580440B1 (ko) | 도핑된 반도체층을 배선으로 사용한 반도체 가속도 센서 | |
| JP2003315187A (ja) | 力学量検出装置の製造方法 | |
| JP4204206B2 (ja) | 半導体装置 | |
| US6988407B2 (en) | Acceleration sensor | |
| JP2003302299A (ja) | 力学量検出装置の製造方法 | |
| JP2004156988A (ja) | 発熱構造体および熱式センサ | |
| EP0127176A2 (en) | Integrated pressure sensor | |
| JP2000241273A (ja) | 圧力検出装置 | |
| US6595067B2 (en) | Pressure sensor using resin adhesive between sensor element and stem | |
| JP4314977B2 (ja) | 圧力センサ及び該圧力センサの製造方法 | |
| JP2005538568A (ja) | センサ素子を備えた構成部材の製造方法 | |
| JP2003302298A (ja) | 力学量検出装置 | |
| JP2008107215A (ja) | イメージセンサおよびその製造方法 | |
| JPH10300603A (ja) | 半導体式変位検出装置の製造方法 | |
| WO2023176082A1 (ja) | Ｍｅｍｓセンサ | |
| JP2519393B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2000046667A (ja) | 半導体圧力センサ素子 | |
| JP2009047650A (ja) | センサ装置およびその製造方法 | |
| JPH02298077A (ja) | 半導体圧力センサの製造方法 | |
| JP2007113851A (ja) | 燃焼圧センサ付きグロープラグ | |
| JP2009049026A (ja) | 半導体圧力センサ | |
| JP2003207516A (ja) | 半導体加速度センサおよびその製造方法 | |
| JP6760029B2 (ja) | 温度センサ | |
| JPH0831609B2 (ja) | 静電接合方法および半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3915586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |