JP2003287562A - 半導体テスタ装置 - Google Patents
半導体テスタ装置Info
- Publication number
- JP2003287562A JP2003287562A JP2002087983A JP2002087983A JP2003287562A JP 2003287562 A JP2003287562 A JP 2003287562A JP 2002087983 A JP2002087983 A JP 2002087983A JP 2002087983 A JP2002087983 A JP 2002087983A JP 2003287562 A JP2003287562 A JP 2003287562A
- Authority
- JP
- Japan
- Prior art keywords
- test head
- contact probe
- probe block
- positioning
- head body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 小型化が図れ、安価な半導体テスタ装置を提
供する。 【解決手段】 テストヘッド本体に対向して配置された
パフォーマンスボードと、このパフォーマンスボードに
対向してコンタクトピンが配置され前記テストヘッド本
体に取付けられた複数のピンエレクトロニクス回路ユニ
ットとを具備する半導体テスタ装置において、前記テス
トヘッド本体の前記パフォーマンスボードに対向する面
の前記ピンコネクタが配置されていない個所に配置され
前記テストヘッド本体あるいは前記テストヘッド本体外
に設けられたピンエレクトロニクス回路ユニットとケー
ブル接続され前記パフォーマンスボードと電気的にコン
タクトするコンタクトプローブブロックを具備した事を
特徴とする半導体テスタ装置である。
供する。 【解決手段】 テストヘッド本体に対向して配置された
パフォーマンスボードと、このパフォーマンスボードに
対向してコンタクトピンが配置され前記テストヘッド本
体に取付けられた複数のピンエレクトロニクス回路ユニ
ットとを具備する半導体テスタ装置において、前記テス
トヘッド本体の前記パフォーマンスボードに対向する面
の前記ピンコネクタが配置されていない個所に配置され
前記テストヘッド本体あるいは前記テストヘッド本体外
に設けられたピンエレクトロニクス回路ユニットとケー
ブル接続され前記パフォーマンスボードと電気的にコン
タクトするコンタクトプローブブロックを具備した事を
特徴とする半導体テスタ装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、小型化が図れ、安
価な半導体テスタ装置に関するものである。
価な半導体テスタ装置に関するものである。
【０００２】
【従来の技術】半導体テスタ装置は、ＩＣ、ＬＳＩ等の
被検査ＩＣに試験信号を与え、被検査ＩＣからの出力に
より、良否の判定を行うものである。従来、このような
ＩＣテスタには検査ＩＣとテストヘッド間で信号のやり
取りを行うためのパフォーマンスボードが搭載され、そ
のパフォーマンスボードをテストヘッドに取付け電気的
導通を確保するためにクランプ機構が採用される。
被検査ＩＣに試験信号を与え、被検査ＩＣからの出力に
より、良否の判定を行うものである。従来、このような
ＩＣテスタには検査ＩＣとテストヘッド間で信号のやり
取りを行うためのパフォーマンスボードが搭載され、そ
のパフォーマンスボードをテストヘッドに取付け電気的
導通を確保するためにクランプ機構が採用される。
【０００３】図１２は、従来より一般に使用されている
従来例の構成説明図である。図１３は図１２の平面図、
図１４はテストヘッド本体の平面図、図１５は図１４の
側断面図、図１６は図１２の全体説明図である。
従来例の構成説明図である。図１３は図１２の平面図、
図１４はテストヘッド本体の平面図、図１５は図１４の
側断面図、図１６は図１２の全体説明図である。
【０００４】図において、テストヘッド本体１は被検査
ＩＣ（図示せず）の各端子にテスト信号を送るピンエレ
クトロニクス回路ユニット２が収容され、その回路の信
号入出力の端子となる弾性を有したコンタクトピン３が
上向きに配置されている。
ＩＣ（図示せず）の各端子にテスト信号を送るピンエレ
クトロニクス回路ユニット２が収容され、その回路の信
号入出力の端子となる弾性を有したコンタクトピン３が
上向きに配置されている。
【０００５】パフォーマンスボード４は下面に電極パッ
ドが形成されており、テストヘッド本体１の上からその
電極パッドが上記のコンタクトピン３と接触するように
配置される。
ドが形成されており、テストヘッド本体１の上からその
電極パッドが上記のコンタクトピン３と接触するように
配置される。
【０００６】ボード押さえ部５は連結穴（図示せず）を
有し、パフォーマンスボード４の上からその連結穴とテ
ストヘッド本体１の引き込みピン（図示せず）により連
結される。
有し、パフォーマンスボード４の上からその連結穴とテ
ストヘッド本体１の引き込みピン（図示せず）により連
結される。
【０００７】引き込みピン（図示せず）にはテストヘッ
ド本体１から引き込み力が加わりパフォーマンスボード
４をテストヘッド本体１に引き付ける。これによりパフ
ォーマンスボード４は弾性を有したコンタクトピン３に
押付けられ、コンタクトピン３の反発力を伴い電気的導
通が確保される。
ド本体１から引き込み力が加わりパフォーマンスボード
４をテストヘッド本体１に引き付ける。これによりパフ
ォーマンスボード４は弾性を有したコンタクトピン３に
押付けられ、コンタクトピン３の反発力を伴い電気的導
通が確保される。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな装置においては、図１４に示す如く、ピンエレクト
ロニクス回路ユニット２は、テストヘッド本体１の上面
に密集して多数配置され、僅かに残された面７の下面に
は、例えば、図１５に示す如く、ピンエレクトロニクス
回路ユニット２を冷却する空気流Ａの排気ダクトＢ等が
配置されている。
うな装置においては、図１４に示す如く、ピンエレクト
ロニクス回路ユニット２は、テストヘッド本体１の上面
に密集して多数配置され、僅かに残された面７の下面に
は、例えば、図１５に示す如く、ピンエレクトロニクス
回路ユニット２を冷却する空気流Ａの排気ダクトＢ等が
配置されている。
【０００９】従って、ピンエレクトロニクス回路ユニッ
ト２を増設するには、パフォーマンスボード４等を大型
化しなければならず、小型化が困難で有る。また、ピン
エレクトロニクス回路ユニット２の使用数に対応して、
段階的ではあっても、数種のパフォーマンスボード４を
準備しておかなければならず、異なるサイズのパフォー
マンスボード４が増えることになる。
ト２を増設するには、パフォーマンスボード４等を大型
化しなければならず、小型化が困難で有る。また、ピン
エレクトロニクス回路ユニット２の使用数に対応して、
段階的ではあっても、数種のパフォーマンスボード４を
準備しておかなければならず、異なるサイズのパフォー
マンスボード４が増えることになる。
【００１０】従って、製造、修理に備えて、常に、数種
のパフォーマンスボード４の在庫を確保して置かなけれ
ばならず、在庫管理等が複雑となり、在庫コストが掛る
ことになる。なお、ピンエレクトロニクス回路ユニット
２は、この場合は、２個のプリント板より構成されてい
る。
のパフォーマンスボード４の在庫を確保して置かなけれ
ばならず、在庫管理等が複雑となり、在庫コストが掛る
ことになる。なお、ピンエレクトロニクス回路ユニット
２は、この場合は、２個のプリント板より構成されてい
る。
【００１１】本発明の目的は、上記の課題を解決するも
ので、本発明は、小型化が図れ、安価な半導体テスタ装
置を提供することにある。
ので、本発明は、小型化が図れ、安価な半導体テスタ装
置を提供することにある。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、請求項１においては、テストヘ
ッド本体に対向して配置されたパフォーマンスボード
と、このパフォーマンスボードに対向してコンタクトピ
ンが配置され前記テストヘッド本体に取付けられた複数
のピンエレクトロニクス回路ユニットとを具備する半導
体テスタ装置において、前記テストヘッド本体の前記パ
フォーマンスボードに対向する面の前記ピンコネクタが
配置されていない個所に配置され前記テストヘッド本体
あるいは前記テストヘッド本体外に設けられたピンエレ
クトロニクス回路ユニットとケーブル接続され前記パフ
ォーマンスボードと電気的にコンタクトするコンタクト
プローブブロックを具備した事を特徴とする。
るために、本発明では、請求項１においては、テストヘ
ッド本体に対向して配置されたパフォーマンスボード
と、このパフォーマンスボードに対向してコンタクトピ
ンが配置され前記テストヘッド本体に取付けられた複数
のピンエレクトロニクス回路ユニットとを具備する半導
体テスタ装置において、前記テストヘッド本体の前記パ
フォーマンスボードに対向する面の前記ピンコネクタが
配置されていない個所に配置され前記テストヘッド本体
あるいは前記テストヘッド本体外に設けられたピンエレ
クトロニクス回路ユニットとケーブル接続され前記パフ
ォーマンスボードと電気的にコンタクトするコンタクト
プローブブロックを具備した事を特徴とする。
【００１３】本発明の請求項２においては、請求項１記
載の半導体テスタ装置において、前記コンタクトプロー
ブブロックを前記テストヘッド本体にフローティング支
持するフローティング支持手段と、前記コンタクトプロ
ーブブロックを前記テストヘッド本体におおよそ位置決
めする概略位置決め手段と、前記コンタクトプローブブ
ロックを前記パフォーマンスボードに位置決めする位置
決め手段とを具備したことを特徴する。
載の半導体テスタ装置において、前記コンタクトプロー
ブブロックを前記テストヘッド本体にフローティング支
持するフローティング支持手段と、前記コンタクトプロ
ーブブロックを前記テストヘッド本体におおよそ位置決
めする概略位置決め手段と、前記コンタクトプローブブ
ロックを前記パフォーマンスボードに位置決めする位置
決め手段とを具備したことを特徴する。
【００１４】本発明の請求項３においては、請求項２記
載の半導体テスタ装置において、前記フローティング支
持手段として、前記テストヘッド本体に取付けられたフ
ローティング支持ガイドピンと、前記コンタクトプロー
ブブロックに設けられ前記フローティング支持ガイドピ
ンが挿入され前記フローティング支持ガイドピンと隙間
を有するフローティング支持ガイド孔とを具備したこと
を特徴とする。
載の半導体テスタ装置において、前記フローティング支
持手段として、前記テストヘッド本体に取付けられたフ
ローティング支持ガイドピンと、前記コンタクトプロー
ブブロックに設けられ前記フローティング支持ガイドピ
ンが挿入され前記フローティング支持ガイドピンと隙間
を有するフローティング支持ガイド孔とを具備したこと
を特徴とする。
【００１５】本発明の請求項４においては、請求項２又
は請求項３記載の半導体テスタ装置において、前記概略
位置決め手段として、前記コンタクトプローブブロック
に設けられたテーパ溝と、前記テストヘッド本体に設け
られたボールプランジャ孔と、このボールプランジャ孔
に設けられたボールと、前記ボールプランジャ孔に設け
られ前記ボールを前記テーパ溝に押圧し前記コンタクト
プローブブロックの概略の位置決めをするプランジャば
ねとを具備したことを特徴とする。
は請求項３記載の半導体テスタ装置において、前記概略
位置決め手段として、前記コンタクトプローブブロック
に設けられたテーパ溝と、前記テストヘッド本体に設け
られたボールプランジャ孔と、このボールプランジャ孔
に設けられたボールと、前記ボールプランジャ孔に設け
られ前記ボールを前記テーパ溝に押圧し前記コンタクト
プローブブロックの概略の位置決めをするプランジャば
ねとを具備したことを特徴とする。
【００１６】本発明の請求項５においては、請求項３記
載の半導体テスタ装置において、前記位置決め手段とし
て、前記コンタクトプローブブロックに取付けられた位
置決めピンと、前記パフォーマンスボードに実質的に設
けられ前記位置決めピンが挿入される位置決め孔とを具
備したことを特徴とする。
載の半導体テスタ装置において、前記位置決め手段とし
て、前記コンタクトプローブブロックに取付けられた位
置決めピンと、前記パフォーマンスボードに実質的に設
けられ前記位置決めピンが挿入される位置決め孔とを具
備したことを特徴とする。
【００１７】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明の一実施例の要部構成説明図、
図２は図１の平面図、図３はテストヘッド本体の平面
図、図4は図3の側断面図、図５はコンタクトプローブブ
ロックの要部構成説明図、図６は図５の側面図、図７は
図５のＡ−Ａ断面図、図８は図７の要部詳細説明図、図
９は図７の要部詳細説明図、図１０は図７の要部詳細説
明図、図１１は図１動作説明図である。
説明する。図１は本発明の一実施例の要部構成説明図、
図２は図１の平面図、図３はテストヘッド本体の平面
図、図4は図3の側断面図、図５はコンタクトプローブブ
ロックの要部構成説明図、図６は図５の側面図、図７は
図５のＡ−Ａ断面図、図８は図７の要部詳細説明図、図
９は図７の要部詳細説明図、図１０は図７の要部詳細説
明図、図１１は図１動作説明図である。
【００１８】図において、図１２と同一記号の構成は同
一機能を表す。以下、図１２と相違部分のみ説明する。
一機能を表す。以下、図１２と相違部分のみ説明する。
【００１９】図において、２１は、テストヘッド本体１
に取付けられ、増設されたピンエレクトロニクス回路ユ
ニット２が配置される増設ケースである。
に取付けられ、増設されたピンエレクトロニクス回路ユ
ニット２が配置される増設ケースである。
【００２０】３１は、テストヘッド本体１のパフォーマ
ンスボード４に対向する面のピンコネクタが配置されて
いない面７に配置され、テストヘッド本体１、あるい
は、テストヘッド本体１の外に設けられたピンエレクト
ロニクス回路ユニット２とケーブル３２接続され、パフ
ォーマンスボード４とコンタクトするコンタクトプロー
ブブロックである。
ンスボード４に対向する面のピンコネクタが配置されて
いない面７に配置され、テストヘッド本体１、あるい
は、テストヘッド本体１の外に設けられたピンエレクト
ロニクス回路ユニット２とケーブル３２接続され、パフ
ォーマンスボード４とコンタクトするコンタクトプロー
ブブロックである。
【００２１】この場合は、テストヘッド本体１の外に設
けられたピンエレクトロニクス回路ユニット２と、ケー
ブル３２接続されている。４１は、図８に示す如く、コ
ンタクトプローブブロック３１を、テストヘッド本体１
にフローティング支持するフローティング支持手段であ
る。
けられたピンエレクトロニクス回路ユニット２と、ケー
ブル３２接続されている。４１は、図８に示す如く、コ
ンタクトプローブブロック３１を、テストヘッド本体１
にフローティング支持するフローティング支持手段であ
る。
【００２２】この場合は、フローティング支持手段４１
として、テストヘッド本体１に取付けられたフローティ
ング支持ガイドピン４１１と、コンタクトプローブブロ
ック３１に設けられ、フローティング支持ガイドピン４
１１が挿入され、フローティング支持ガイドピン４１１
と隙間を有するフローティング支持ガイド孔４１２とを
有する。
として、テストヘッド本体１に取付けられたフローティ
ング支持ガイドピン４１１と、コンタクトプローブブロ
ック３１に設けられ、フローティング支持ガイドピン４
１１が挿入され、フローティング支持ガイドピン４１１
と隙間を有するフローティング支持ガイド孔４１２とを
有する。
【００２３】４２は、図９に示す如く、コンタクトプロ
ーブブロック３１をテストヘッド本体１におおよそ、位
置決めする概略位置決め手段である。
ーブブロック３１をテストヘッド本体１におおよそ、位
置決めする概略位置決め手段である。
【００２４】この場合は、概略位置決め手段４２とし
て、コンタクトプローブブロック３１に設けられたテー
パ溝４２１と、テストヘッド本体１に設けられたボール
プランジャ孔４２２と、ボールプランジャ孔４２２に設
けられたボール４２３と、ボールプランジャ孔４２２に
設けられ、ボール４２３をテーパ溝４２１に押圧し、コ
ンタクトプローブブロック３１の概略の位置決めをする
プランジャばね４２４とを有する。
て、コンタクトプローブブロック３１に設けられたテー
パ溝４２１と、テストヘッド本体１に設けられたボール
プランジャ孔４２２と、ボールプランジャ孔４２２に設
けられたボール４２３と、ボールプランジャ孔４２２に
設けられ、ボール４２３をテーパ溝４２１に押圧し、コ
ンタクトプローブブロック３１の概略の位置決めをする
プランジャばね４２４とを有する。
【００２５】４３は、図１０に示す如く、コンタクトプ
ローブブロック３１をパフォーマンスボード４に位置決
めする位置決め手段である。この場合は、位置決め手段
４３として、コンタクトプローブブロック３１に取付け
られた位置決めピン４３１と、パフォーマンスボード４
に実質的に設けられ、位置決めピン４３１が挿入される
位置決め孔４３２とを有する。
ローブブロック３１をパフォーマンスボード４に位置決
めする位置決め手段である。この場合は、位置決め手段
４３として、コンタクトプローブブロック３１に取付け
られた位置決めピン４３１と、パフォーマンスボード４
に実質的に設けられ、位置決めピン４３１が挿入される
位置決め孔４３２とを有する。
【００２６】この場合は、図１０に示す如く、位置決め
ピン４３１は、位置決めプレートCに設けられた位置決
め孔４３２に挿入され、位置決めプレートCに設けられ
た第２の位置決めピンＤが、パフォーマンスボード４に
設けられた第２の位置決め孔Ｅに挿入されている。
ピン４３１は、位置決めプレートCに設けられた位置決
め孔４３２に挿入され、位置決めプレートCに設けられ
た第２の位置決めピンＤが、パフォーマンスボード４に
設けられた第２の位置決め孔Ｅに挿入されている。
【００２７】これは、コンタクトプローブブロック３１
の周囲に多数の配線パターンが設けることが出来るよう
に、口径の大なる第２の位置決めピンＤと第２の位置決
め孔Ｆを、コンタクトプローブブロック３１の周囲から
離して配置出来るようにしたもので、位置決め孔４３２
は、実質的に、パフォーマンスボード４に設けられてい
ることになる。
の周囲に多数の配線パターンが設けることが出来るよう
に、口径の大なる第２の位置決めピンＤと第２の位置決
め孔Ｆを、コンタクトプローブブロック３１の周囲から
離して配置出来るようにしたもので、位置決め孔４３２
は、実質的に、パフォーマンスボード４に設けられてい
ることになる。
【００２８】即ち、位置決めプレートC、第２の位置決
めピンＤと第２の位置決め孔Ｅは、省略されて、パフォ
ーマンスボード４に直接に位置決め孔４３２が設けられ
ても良いことは勿論である。
めピンＤと第２の位置決め孔Ｅは、省略されて、パフォ
ーマンスボード４に直接に位置決め孔４３２が設けられ
ても良いことは勿論である。
【００２９】以上の構成において、コンタクトプローブ
ブロック３１は、テストヘッド本体１の外に設けられた
所定のピンエレクトロニクス回路ユニット２とケーブル
３２接続される。
ブロック３１は、テストヘッド本体１の外に設けられた
所定のピンエレクトロニクス回路ユニット２とケーブル
３２接続される。
【００３０】コンタクトプローブブロック３１は、テス
トヘッド本体１に取付けられたフローティング支持ガイ
ドピン４１１と、コンタクトプローブブロック３１に設
けられ、フローティング支持ガイドピン４１１が挿入さ
れ、フローティング支持ガイドピン４１１と隙間を有す
るフローティング支持ガイド孔４１２とによりフローテ
ィング支持される。
トヘッド本体１に取付けられたフローティング支持ガイ
ドピン４１１と、コンタクトプローブブロック３１に設
けられ、フローティング支持ガイドピン４１１が挿入さ
れ、フローティング支持ガイドピン４１１と隙間を有す
るフローティング支持ガイド孔４１２とによりフローテ
ィング支持される。
【００３１】次に、コンタクトプローブブロック３１
は、コンタクトプローブブロック３１に設けられたテー
パ溝４２１と、テストヘッド本体１に設けられたボール
プランジャ孔４２２と、ボールプランジャ孔４２２に設
けられたボール４２３と、ボールプランジャ孔４２２に
設けられ、ボール４２３をテーパ溝４２１に押圧し、コ
ンタクトプローブブロック３１の概略の位置決めをする
プランジャばね４２４とにより概略の位置決めがされ
る。
は、コンタクトプローブブロック３１に設けられたテー
パ溝４２１と、テストヘッド本体１に設けられたボール
プランジャ孔４２２と、ボールプランジャ孔４２２に設
けられたボール４２３と、ボールプランジャ孔４２２に
設けられ、ボール４２３をテーパ溝４２１に押圧し、コ
ンタクトプローブブロック３１の概略の位置決めをする
プランジャばね４２４とにより概略の位置決めがされ
る。
【００３２】更に、コンタクトプローブブロック３１
は、コンタクトプローブブロック３１に取付けられた位
置決めピン４３１と、パフォーマンスボード４に実質的
に設けられ、位置決めピン４３１が挿入される位置決め
孔４３２とにより位置決めさる。
は、コンタクトプローブブロック３１に取付けられた位
置決めピン４３１と、パフォーマンスボード４に実質的
に設けられ、位置決めピン４３１が挿入される位置決め
孔４３２とにより位置決めさる。
【００３３】そして、コンタクトプローブブロック３１
のピンは、パフォーマンスボード４の正確な位置に接触
する。
のピンは、パフォーマンスボード４の正確な位置に接触
する。
【００３４】この結果、
（１）コンタクトプローブブロック３１を利用して、ピ
ンエレクトロニクス回路ユニット２が容易に増設出来、
パフォーマンスボード４等を大型化する必要はなく、小
型化が容易に図れる半導体テスタ装置が得られる。
ンエレクトロニクス回路ユニット２が容易に増設出来、
パフォーマンスボード４等を大型化する必要はなく、小
型化が容易に図れる半導体テスタ装置が得られる。
【００３５】（２）ピンエレクトロニクス回路ユニット
２の使用数に対応して、パフォーマンスボード４等の準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
２の使用数に対応して、パフォーマンスボード４等の準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
【００３６】（３）コンタクトプローブブロック３１
を、テストヘッド本体１にフローティング支持するフロ
ーティング支持手段４１と、コンタクトプローブブロッ
クをテストヘッド本体１におおよそ位置決めする概略位
置決め手段４２と、コンタクトプローブブロック３１を
パフォーマンスボード４に位置決めする位置決め手段４
３とが設けられた。
を、テストヘッド本体１にフローティング支持するフロ
ーティング支持手段４１と、コンタクトプローブブロッ
クをテストヘッド本体１におおよそ位置決めする概略位
置決め手段４２と、コンタクトプローブブロック３１を
パフォーマンスボード４に位置決めする位置決め手段４
３とが設けられた。
【００３７】従って、コンタクトプローブブロック３１
の位置決めが容易で、構成部品の位置精度を高くする必
要はなく、コンタクトプローブブロック３１の位置決め
が容易で、安価な半導体テスタ装置が得られる。
の位置決めが容易で、構成部品の位置精度を高くする必
要はなく、コンタクトプローブブロック３１の位置決め
が容易で、安価な半導体テスタ装置が得られる。
【００３８】（４）フローティング支持手段４１とし
て、テストヘッド本体１に取付けられたフローティング
支持ガイドピン４１１と、コンタクトプローブブロック
３１に設けられフローティング支持ガイドピン４１１が
挿入されフローティング支持ガイドピン４１１と隙間を
有するフローティング支持ガイド孔４１２とが設けられ
たので、安価なフローティング支持手段４１が得られ、
安価な半導体テスタ装置が得られる。
て、テストヘッド本体１に取付けられたフローティング
支持ガイドピン４１１と、コンタクトプローブブロック
３１に設けられフローティング支持ガイドピン４１１が
挿入されフローティング支持ガイドピン４１１と隙間を
有するフローティング支持ガイド孔４１２とが設けられ
たので、安価なフローティング支持手段４１が得られ、
安価な半導体テスタ装置が得られる。
【００３９】（５）概略位置決め手段４２として、コン
タクトプローブブロック３１に設けられたテーパ溝４２
１と、テストヘッド本体１に設けられたボールプランジ
ャ孔４２２と、ボールプランジャ孔４２２に設けられた
ボール４２３と、４２２ボールプランジャ孔に設けられ
ボール４２３をテーパ溝４２１に押圧しコンタクトプロ
ーブブロック３１の概略の位置決めをするプランジャば
ね４２４とが設けられたので、安価な概略位置決め手段
が得られ、安価な半導体テスタ装置が得られる。
タクトプローブブロック３１に設けられたテーパ溝４２
１と、テストヘッド本体１に設けられたボールプランジ
ャ孔４２２と、ボールプランジャ孔４２２に設けられた
ボール４２３と、４２２ボールプランジャ孔に設けられ
ボール４２３をテーパ溝４２１に押圧しコンタクトプロ
ーブブロック３１の概略の位置決めをするプランジャば
ね４２４とが設けられたので、安価な概略位置決め手段
が得られ、安価な半導体テスタ装置が得られる。
【００４０】（６）位置決め手段４３として、コンタク
トプローブブロック３１に取付けられた位置決めピン４
３１と、パフォーマンスボード４に実質的に設けられ位
置決めピン４３１が挿入される位置決め孔４３２とが設
けられたので、安価な位置決め手段４３が得られ、安価
な半導体テスタ装置が得られる。
トプローブブロック３１に取付けられた位置決めピン４
３１と、パフォーマンスボード４に実質的に設けられ位
置決めピン４３１が挿入される位置決め孔４３２とが設
けられたので、安価な位置決め手段４３が得られ、安価
な半導体テスタ装置が得られる。
【００４１】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００４２】
【発明の効果】以上説明したように、本発明の請求項１
によれば、次のような効果がある。テストヘッド本体に
対向して配置されたパフォーマンスボードと、このパフ
ォーマンスボードに対向してピンコネクタが配置され前
記テストヘッド本体に取付けられた複数のピンエレクト
ロニクス回路ユニットとを具備する半導体テスタ装置に
おいて、前記テストヘッド本体の前記パフォーマンスボ
ードに対向する面の前記ピンコネクタが配置されていな
い個所に配置され前記テストヘッド本体あるいは前記テ
ストヘッド本体外に設けられたピンエレクトロニクス回
路ユニットとケーブル接続され前記パフォーマンスボー
ドとコンタクトするコンタクトプローブブロックを具備
した事を特徴とする半導体テスタ装置を構成した。
によれば、次のような効果がある。テストヘッド本体に
対向して配置されたパフォーマンスボードと、このパフ
ォーマンスボードに対向してピンコネクタが配置され前
記テストヘッド本体に取付けられた複数のピンエレクト
ロニクス回路ユニットとを具備する半導体テスタ装置に
おいて、前記テストヘッド本体の前記パフォーマンスボ
ードに対向する面の前記ピンコネクタが配置されていな
い個所に配置され前記テストヘッド本体あるいは前記テ
ストヘッド本体外に設けられたピンエレクトロニクス回
路ユニットとケーブル接続され前記パフォーマンスボー
ドとコンタクトするコンタクトプローブブロックを具備
した事を特徴とする半導体テスタ装置を構成した。
【００４３】従って、
（１）コンタクトプローブブロックを利用して、ピンエ
レクトロニクス回路ユニットが容易に増設出来、パフォ
ーマンスボード等を大型化する必要はなく、小型化が容
易に図れる半導体テスタ装置が得られる。
レクトロニクス回路ユニットが容易に増設出来、パフォ
ーマンスボード等を大型化する必要はなく、小型化が容
易に図れる半導体テスタ装置が得られる。
【００４４】（２）、ピンエレクトロニクス回路ユニッ
トの使用数に対応して、パフォーマンスボード等のを準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
トの使用数に対応して、パフォーマンスボード等のを準
備して置く種類が少なくて済み、在庫管理等が容易とな
り、在庫コストが低減出来、安価な半導体テスタ装置が
得られる。
【００４５】本発明の請求項２によれば、次のような効
果がある。コンタクトプローブブロックを、テストヘッ
ド本体にフローティング支持するフローティング支持手
段と、コンタクトプローブブロックをテストヘッド本体
におおよそ位置決めする概略位置決め手段と、コンタク
トプローブブロックをパフォーマンスボードに位置決め
する位置決め手段とが具備された。
果がある。コンタクトプローブブロックを、テストヘッ
ド本体にフローティング支持するフローティング支持手
段と、コンタクトプローブブロックをテストヘッド本体
におおよそ位置決めする概略位置決め手段と、コンタク
トプローブブロックをパフォーマンスボードに位置決め
する位置決め手段とが具備された。
【００４６】従って、コンタクトプローブブロックの位
置決めが容易で、構成部品の位置精度を高くする必要は
なく、コンタクトプローブブロックの位置決めが容易
で、安価な半導体テスタ装置が得られる。
置決めが容易で、構成部品の位置精度を高くする必要は
なく、コンタクトプローブブロックの位置決めが容易
で、安価な半導体テスタ装置が得られる。
【００４７】本発明の請求項３によれば、次のような効
果がある。フローティング支持手段として、テストヘッ
ド本体に取付けられたフローティング支持ガイドピン
と、コンタクトプローブブロックに設けられフローティ
ング支持ガイドピンが挿入されフローティング支持ガイ
ドピンと隙間を有するフローティング支持ガイド孔とが
設けられたので、安価なフローティング支持手段が得ら
れ、安価な半導体テスタ装置が得られる。
果がある。フローティング支持手段として、テストヘッ
ド本体に取付けられたフローティング支持ガイドピン
と、コンタクトプローブブロックに設けられフローティ
ング支持ガイドピンが挿入されフローティング支持ガイ
ドピンと隙間を有するフローティング支持ガイド孔とが
設けられたので、安価なフローティング支持手段が得ら
れ、安価な半導体テスタ装置が得られる。
【００４８】本発明の請求項４によれば、次のような効
果がある。概略位置決め手段として、コンタクトプロー
ブブロックに設けられたテーパ溝と、テストヘッド本体
に設けられたボールプランジャ孔と、ボールプランジャ
孔に設けられたボールと、ボールプランジャ孔に設けら
れボールをテーパ溝に押圧しコンタクトプローブブロッ
クの概略の位置決めをするプランジャばねとが設けられ
たので、安価な概略位置決め手段が得られ、安価な半導
体テスタ装置が得られる。
果がある。概略位置決め手段として、コンタクトプロー
ブブロックに設けられたテーパ溝と、テストヘッド本体
に設けられたボールプランジャ孔と、ボールプランジャ
孔に設けられたボールと、ボールプランジャ孔に設けら
れボールをテーパ溝に押圧しコンタクトプローブブロッ
クの概略の位置決めをするプランジャばねとが設けられ
たので、安価な概略位置決め手段が得られ、安価な半導
体テスタ装置が得られる。
【００４９】本発明の請求項５によれば、次のような効
果がある。位置決め手段として、コンタクトプローブブ
ロックに取付けられた位置決めピンと、パフォーマンス
ボードに実質的に設けられ位置決めピンが挿入される位
置決め孔とが設けられたので、安価な位置決め手段が得
られ、安価な半導体テスタ装置が得られる。
果がある。位置決め手段として、コンタクトプローブブ
ロックに取付けられた位置決めピンと、パフォーマンス
ボードに実質的に設けられ位置決めピンが挿入される位
置決め孔とが設けられたので、安価な位置決め手段が得
られ、安価な半導体テスタ装置が得られる。
【００５０】従って、本発明によれば、小型化が図れ、
安価な半導体テスタ装置を実現することが出来る。
安価な半導体テスタ装置を実現することが出来る。
【図１】本発明の一実施例の要部構成説明図である。
【図２】図１の平面図である。
【図３】テストヘッド本体の平面図である。
【図４】図3の側断面図である。
【図５】コンタクトプローブブロックの要部構成説明図
である。
である。
【図６】図５の側面図である。
【図７】図５のＡ−Ａ断面図である。
【図８】図７の要部詳細説明図である。
【図９】図７の要部詳細説明図である。
【図１０】図７の要部詳細説明図である。
【図１１】図１動作説明図である。
【図１２】従来より一般に使用されている従来例の要部
構成説明図である。
構成説明図である。
【図１３】図１２の平面図である。
【図１４】テストヘッド本体の平面図である。
【図１５】図１４の側断面図である。
【図１６】図１２の全体説明図である。
１ テストヘッド本体
２ ピンエレクトロニクス回路ユニット
３ コンタクトピン
４ パフォーマンスボード
５ ボード押さえ部
７ 面
２１ 増設ケース
３１ コンタクトプローブブロック
３２ ケーブル
４１ フローティング支持手段
４１１ フローティング支持ガイドピン
４１２ フローティング支持ガイド孔
４２ 概略位置決め手段
４２１ テーパ溝
４２２ ボールプランジャ孔
４２３ ボール
４２４ プランジャばね
４３ 位置決め手段
４３１ 位置決めピン
４３２ 位置決め孔
Ａ 空気流
Ｂ 排気ダクト
C 位置決めプレート
Ｄ 第２の位置決めピン
Ｅ 第２の位置決め孔
Claims (5)
- 【請求項１】テストヘッド本体に対向して配置されたパ
フォーマンスボードと、 このパフォーマンスボードに対向してコンタクトピンが
配置され前記テストヘッド本体に取付けられた複数のピ
ンエレクトロニクス回路ユニットとを具備する半導体テ
スタ装置において、 前記テストヘッド本体の前記パフォーマンスボードに対
向する面の前記ピンコネクタが配置されていない個所に
配置され前記テストヘッド本体あるいは前記テストヘッ
ド本体外に設けられたピンエレクトロニクス回路ユニッ
トとケーブル接続され前記パフォーマンスボードと電気
的にコンタクトするコンタクトプローブブロックを具備
した事を特徴とする半導体テスタ装置。 - 【請求項２】前記コンタクトプローブブロックを前記テ
ストヘッド本体にフローティング支持するフローティン
グ支持手段と、 前記コンタクトプローブブロックを前記テストヘッド本
体におおよそ位置決めする概略位置決め手段と、 前記コンタクトプローブブロックを前記パフォーマンス
ボードに位置決めする位置決め手段とを具備したことを
特徴とする請求項1記載の半導体テスタ装置。 - 【請求項３】前記フローティング支持手段として、 前記テストヘッド本体に取付けられたフローティング支
持ガイドピンと、 前記コンタクトプローブブロックに設けられ前記フロー
ティング支持ガイドピンが挿入され前記フローティング
支持ガイドピンと隙間を有するフローティング支持ガイ
ド孔とを具備したことを特徴とする請求項２記載の半導
体テスタ装置。 - 【請求項４】前記概略位置決め手段として、 前記コンタクトプローブブロックに設けられたテーパ溝
と、 前記テストヘッド本体に設けられたボールプランジャ孔
と、 このボールプランジャ孔に設けられたボールと、 前記ボールプランジャ孔に設けられ前記ボールを前記テ
ーパ溝に押圧し前記コンタクトプローブブロックの概略
の位置決めをするプランジャばねとを具備したことを特
徴とする請求項２又は請求項３記載の半導体テスタ装
置。 - 【請求項５】前記位置決め手段として、 前記コンタクトプローブブロックに取付けられた位置決
めピンと、 前記パフォーマンスボードに実質的に設けられ前記位置
決めピンが挿入される位置決め孔とを具備したことを特
徴とする請求項２乃至請求項４の何れかに記載の半導体
テスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087983A JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087983A JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003287562A true JP2003287562A (ja) | 2003-10-10 |
| JP3594139B2 JP3594139B2 (ja) | 2004-11-24 |
Family
ID=29233990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002087983A Expired - Fee Related JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594139B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108672595A (zh) * | 2018-04-04 | 2018-10-19 | 东莞市必德电子科技有限公司 | 一种三脚电感成型测试一体机 |
| CN113267717A (zh) * | 2021-06-11 | 2021-08-17 | 珠海市精实测控技术有限公司 | 一种电路板测试平台 |
-
2002
- 2002-03-27 JP JP2002087983A patent/JP3594139B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108672595A (zh) * | 2018-04-04 | 2018-10-19 | 东莞市必德电子科技有限公司 | 一种三脚电感成型测试一体机 |
| CN113267717A (zh) * | 2021-06-11 | 2021-08-17 | 珠海市精实测控技术有限公司 | 一种电路板测试平台 |
| CN113267717B (zh) * | 2021-06-11 | 2022-08-23 | 珠海市精实测控技术有限公司 | 一种电路板测试平台 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3594139B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407563B2 (en) | Semiconductor device test apparatus | |
| US8102184B2 (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
| US6707311B2 (en) | Contact structure with flexible cable and probe contact assembly using same | |
| US5764071A (en) | Method and system for testing an electronic module mounted on a printed circuit board | |
| JP2002175859A (ja) | スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品 | |
| JP2007017234A (ja) | 検査装置用ソケット | |
| JP2009541715A (ja) | プローブ・カード基板上のタイル角部のソーイング | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| US6255832B1 (en) | Flexible wafer level probe | |
| JP2007086044A (ja) | プローバ装置及びこれに用いるプローブ組立体 | |
| JP2003287562A (ja) | 半導体テスタ装置 | |
| JP2009198258A (ja) | 縦型プローブを搭載したプローブカード | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP3610919B2 (ja) | 回路基板の検査用治具、検査方法、および製造方法 | |
| JP2005019343A (ja) | 接続端子配列部材及びそれを用いたｉｃソケット | |
| JP2994333B2 (ja) | Ｂｇａ集積回路用ソケット | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| JP2006234639A (ja) | 電気回路検査用プローブ装置 | |
| JP2007281101A (ja) | 制御基板のプリント配線構造 | |
| JP3570206B2 (ja) | 導通検査装置 | |
| KR100320022B1 (ko) | 반도체 칩 테스트 장치 | |
| KR100421662B1 (ko) | 인쇄 회로 기판의 회로 시험용 단자의 구조 | |
| JP4863048B2 (ja) | Ｉｃテスタ | |
| JPS631250Y2 (ja) | ||
| JP2570033B2 (ja) | プリント配線板用導通検査機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |