JP2003284327A - 電源装置及び電源装置制御方法 - Google Patents
電源装置及び電源装置制御方法Info
- Publication number
- JP2003284327A JP2003284327A JP2002085829A JP2002085829A JP2003284327A JP 2003284327 A JP2003284327 A JP 2003284327A JP 2002085829 A JP2002085829 A JP 2002085829A JP 2002085829 A JP2002085829 A JP 2002085829A JP 2003284327 A JP2003284327 A JP 2003284327A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output
- reference voltage
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
たコンパレータやオペアンプを使用し少ない部品点数で
簡単に実現可能とし、数点の安価な部品を追加するのみ
で過負荷時の保護機能や出力短絡時の保護機能を実現可
能とする。 【解決手段】 一端が電解コンデンサC12に接続され
ると共に電源出力側となるチョークコイルL11、電源
入力側とチョークコイルL11の間に接続され、電源出
力を制御する主スイッチング素子Q11、出力電圧に比
例した電圧と基準電圧を入力し、両電圧の比較結果に応
じた信号を出力し主スイッチング素子Q11のオン・オ
フを切り替えるコンパレータ101、コンパレータ10
1のマイナス入力端子と主スイッチング素子Q11の電
流流出側の間に接続され、チョークコイルL11に対す
るエネルギーの蓄積及び放出に応じて導通又は非導通と
なるダイオードD12を備える。
Description
載され、トランジスタ等から構成されるスイッチング素
子をオン・オフ制御することで直流電力の制御を行うチ
ョッパ電源のうち、自励式非連続モードで動作するチョ
ッパ電源に適用する場合に好適な電源装置及び電源装置
制御方法に関する。
ョッパ電源として、チョークコイルに帰還巻線を設けて
自励発振させるタイプのものと、チョークコイルの帰還
巻線を設けないタイプのものがある。出力容量が小さい
場合、帰還巻線を設けないチョッパ電源のほうがチョー
クコイルの構造が簡単であり、安価に構成することがで
きる。帰還巻線を設けないチョッパ電源としては、特許
第2835299号や特許第3144521号が提案さ
れている。
特許第2835299号や特許第3144521号で提
案されている従来のチョッパ電源は、ディスクリート部
品で構成されているため、トランジスタのベース・エミ
ッタ間電圧のばらつきや電流増幅率の影響を受けるため
に、精度に限界がある。また、従来のチョッパ電源は部
品点数が多いという課題がある。更に、従来のチョッパ
電源には過負荷時の保護機能が設けられておらず、単独
で保護機能を設けた場合、価格が上昇してしまうという
課題がある。
であり、安価なIC化されたコンパレータやオペアンプ
を使用し少ない部品点数で簡単に実現可能とし、数点の
安価な部品を追加するのみで過負荷保護や出力短絡保護
を実現可能とした電源装置及び電源装置制御方法を提供
することを目的とする。
め、本発明は、一端がコンデンサに接続されると共に電
源出力側となるインダクタと、電源入力側と前記インダ
クタの間に接続され、前記インダクタを介した電源出力
を制御する電源制御手段と、出力電圧に比例した電圧と
基準電圧を入力し、両電圧の比較結果に応じて前記電源
制御手段をオン状態又はオフ状態とする差動増幅手段
と、前記差動増幅手段の前記基準電圧入力側と前記電源
制御手段の電流流出側の間に接続され、前記インダクタ
におけるエネルギーの蓄積及び放出に応じて前記差動増
幅手段の前記基準電圧入力を変化させる電圧変化手段と
を具備することを特徴とする。
本発明は、近年急速に安価になってきたIC化されたオ
ペアンプやコンパレータを用い、非常に少ない部品点数
でチョッパ電源を実現するものである。また、本発明
は、チョッパ電源において数点の部品追加だけで、過負
荷時の保護機能、出力短絡時の保護機能を実現するもの
である。
増幅器は出力電圧に比例する電圧と基準電圧が入力され
るが、差動増幅器における基準電圧が入力されている端
子側をアノード側とし、主スイッチング素子の電流流出
端側をカソード側としてダイオードを挿入し、非連続発
振動作を行う。また、過負荷保護として、チョッパ電源
の入力端に電流検出抵抗を設け、この電流検出抵抗の両
端をトランジスタのエミッタ及びコレクタに接続し、電
流検出抵抗による電圧低下がこのトランジスタの閾値電
圧を超えると、出力電圧に比例する電圧にチョッパ電源
の入力電圧を重畳し、入力電流値を制限する。また、短
絡保護として、上記トランジスタのエミッタ・コレクタ
間にツェナダイオードを付加し、出力電圧が低下し過ぎ
て差動増幅器の誤動作が発生することを防止する。
の実施の形態を図面に基づいて詳細に説明する。
の実施の形態に係るオープンコレクタ出力のコンパレー
タを用いたチョッパ電源の構成を示す回路図である。本
チョッパ電源は、IC化されたオープンコレクタ出力の
コンパレータ101、主スイッチング素子Q11、回生
ダイオードD11、小信号ダイオードD12、チョーク
コイルL11、電解コンデンサC11、電解コンデンサ
C12、ツェナダイオードZD11、抵抗R11、抵抗
R12、抵抗R13、抵抗R14、抵抗R15を備えて
いる。
すると、主スイッチング素子Q11の電流流入端は、本
チョッパ電源の入力端であり、電解コンデンサC11と
抵抗R12の一端に接続されている。主スイッチング素
子Q11の電流流出端は、回生ダイオードD11のカソ
ードとダイオードD12のカソードとチョークコイルL
11の一端に接続されている。チョークコイルL11の
他端は、本チョッパ電源の出力端であり、電解コンデン
サC12の一端に接続されている。電解コンデンサC1
2の他端と回生ダイオードD11のアノードは、基準電
圧源の低電圧側に接続されている。コンパレータ101
のマイナス入力端子には、基準電圧源の高電圧側の電位
が印加されると共にダイオードD12のアノードが接続
され、コンパレータ101のプラス入力端子には、本チ
ョッパ電源の出力電圧に比例した電位が入力される。コ
ンパレータ101の出力は、抵抗R11を介して主スイ
ッチング素子Q11の制御端子に接続されると共に、抵
抗R12に接続されている。
と、主スイッチング素子Q11は、MOSFETから構
成されている。回生ダイオードD11は、可能ならば電
圧降下の小さなショットキーダイオードが望ましい。チ
ョークコイルL11は、回生ダイオードD11を介して
電流を流す。ツェナダイオードZD11は、コンパレー
タ101のマイナス入力端子に印加する基準電圧を作成
している。コンパレータ101は、オープンコレクタ出
力であり、プラス入力端子に入力される本チョッパ電源
の出力電圧に比例した電圧と、マイナス入力端子に入力
される基準電圧とを比較し、出力電圧が基準電圧を下回
った場合にコンパレータ出力がLOWとなり、出力電圧
が基準電圧を上回った場合にコンパレータ出力がHIと
なる。本チョッパ電源は、24Vを入力し、3.3Vの
安定出力を得る、自励式非連続モードで動作する非連続
降圧チョッパ電源である。従って、ツェナダイオードZ
D11のツェナ電圧は3.3Vのものが選ばれる。
源の動作を説明する。コンパレータ101の出力がLO
Wのとき、主スイッチング素子Q11はオン状態とな
る。従って、ダイオードD12のカソード電位は24V
となり、このダイオードD12は非導通状態である。コ
ンパレータ101のマイナス入力端子には、基準電圧で
ある3.3Vが入力される。チョッパ電源の出力電圧が
上昇し、コンパレータ101のプラス入力端子が基準電
圧3.3Vを超えると、コンパレータ101の出力はH
Iとなり、主スイッチング素子Q11はオフ状態とな
る。
えられているため、チョークコイルL11は回生ダイオ
ードD11を介して電流を流す。このとき、ダイオード
D12のカソード電位はGNDレベルに対し回生ダイオ
ードD11の電圧降下分だけ低い電圧となるため、ダイ
オードD12は導通状態となり、コンパレータ101の
マイナス入力端子は、回生ダイオードD11とダイオー
ドD12の導通状態時電圧降下の差の電圧となる。従っ
て、コンパレータ101の出力はHI状態を維持する。
ーの放出が終了すると、ダイオードD12のカソード電
位は出力電圧と等しい電圧となり、ダイオードD12は
非導通状態となり、コンパレータ101のマイナス入力
端子は基準電圧である3.3Vになる。その時、出力電
圧が基準電圧3.3Vを下回っていると直ちにコンパレ
ータ101の出力はLOWとなり、主スイッチング素子
Q11はオンになるが、出力電圧が基準電圧3.3Vを
下回っていなければこの状態を維持し、出力電圧が3.
3Vを下回った瞬間に同様に主スイッチング素子Q11
はオンになる。以下同様の動作を繰り返す。
ータ101の入力インピーダンスを揃えるために設けら
れている。また、チョークコイルL11のエネルギー放
出終了時に、ダイオードD12のカソードにリンギング
が発生する。このリンギングにより誤動作が発生する場
合は、ツェナダイオードZD11に対し並列に数百pF
のコンデンサを付加すると誤動作を解決することができ
る。
ープンコレクタ出力のコンパレータ101を用いたチョ
ッパ電源の回路においては、基準電圧に応じた安定した
出力電圧を得ることができる。
においては、オープンコレクタ出力のコンパレータ10
1の代りに、プシュプル出力のコンパレータを用いるこ
ともできるし、プシュプル出力のオペアンプを用いるこ
ともできる。
シュプル出力のオペアンプ102を用いたチョッパ電源
の構成を示す回路図である。チョッパ電源は、IC化さ
れたプシュプル出力のオペアンプ102、主スイッチン
グ素子Q11、回生ダイオードD11、ダイオードD1
2、チョークコイルL11、電解コンデンサC11、電
解コンデンサC12、コンデンサC13、ツェナダイオ
ードZD11、抵抗R11、抵抗R13、抵抗R14、
抵抗R15を備えている。図2の回路では主スイッチン
グ素子Q11のゲートドライブ回路が図1の回路と異な
っている。これ以外の構成は上記図1と同様である。
源においては、オープンコレクタ出力のコンパレータ1
01の代りに、ディスクリートの差動増幅器を用いる場
合でも問題ない。
るディスクリートの差動増幅器103を用いたチョッパ
電源の構成を示す回路図である。チョッパ電源は、トラ
ンジスタQ21及びトランジスタQ22を有するディス
クリートの差動増幅器103、主スイッチング素子Q1
1、回生ダイオードD11、ダイオードD12、チョー
クコイルL11、電解コンデンサC11、電解コンデン
サC12、ツェナダイオードZD11、抵抗R11、抵
抗R12、抵抗R13、抵抗R15、抵抗R21を備え
ている。これ以外の構成は上記図1と同様である。
ング素子Q11としてMOSFETを用いたが、MOS
FET(ユニポーラトランジスタ)に限定されるもので
はなく、バイポーラトランジスタを用いることもでき
る。また、第1の実施の形態では基準電圧を作成する手
段としてZD11のツェナダイオードを用いたが、他の
手段、例えばいわゆるシャントレギュレータや入力電圧
24Vを抵抗で分圧することによっても実現できる。
よれば、差動増幅手段として安価なIC化されたコンパ
レータやオペアンプを使用し、少ない部品点数で簡単に
非連続降圧チョッパ電源を実現することができる。
の実施の形態に係る、上記第1の実施の形態の構成に過
負荷保護回路を追加したチョッパ電源の構成を示す回路
図である。本チョッパ電源は、コンパレータ101、主
スイッチング素子Q11、小信号トランジスタQ31、
回生ダイオードD11、ダイオードD12、チョークコ
イルL11、電解コンデンサC11、電解コンデンサC
12、ツェナダイオードZD11、抵抗R11、抵抗R
12、抵抗R13、抵抗R14、抵抗R15、電流検出
抵抗R31、抵抗R32、抵抗R33、抵抗R34を備
えている。
源の回路は、上記第1の実施の形態に係るチョッパ電源
の回路に過負荷保護回路を追加したものである。電流検
出抵抗R31は本チョッパ電源の新たな入力端であり、
電流検出抵抗R31の一端は、主スイッチング素子Q1
1の電流流入端に接続されると共に、抵抗R32を介し
て小信号トランジスタQ31の制御端子に接続され、電
流検出抵抗R31の他端は、小信号トランジスタQ31
の電流流入端に接続されている。小信号トランジスタQ
31の電流流出端は、コンパレータ101のプラス入力
端子に接続されている。小信号トランジスタQ31の電
流流出端に現れる電圧を、本チョッパ電源の出力電圧に
比例した電位に重畳し、コンパレータ101のプラス入
力端子に入力している。尚、抵抗R32、抵抗R33は
一般的な抵抗である。これ以外の構成は上記図1と同様
である。
源の動作を説明する。電流検出抵抗R31の両端には、
主スイッチング素子Q11に流れる電流に応じた電位差
が発生する。電流検出抵抗R31の両端に発生した電位
差が、小信号トランジスタQ31のエミッタ・ベース間
閾値電圧を超えると、小信号トランジスタQ31はオン
し、電源電圧24Vが抵抗R33を通じてコンパレータ
101のプラス入力端子電圧に重畳される。コンパレー
タ101は出力電圧が上がったと判断するため、直ちに
出力をHIにし、主スイッチング素子Q11はオフとな
る。従って、電流検出抵抗R31の抵抗値により主スイ
ッチング素子Q11に流す電流の最大値を決定すること
ができる。
ッチング素子Q11に流れる電流は増加するが、主スイ
ッチング素子Q11には電流検出抵抗R31で設定され
た電流以上流せないため、そのときは出力電圧が低下し
ていく。従って、過負荷状態において本チョッパ電源は
異常発熱することはなく、過負荷に対して保護されてい
る。
よれば、差動増幅手段として安価なIC化されたコンパ
レータを使用し、少ない部品点数で簡単に非連続降圧チ
ョッパ電源を実現することができる。また、数点の安価
な部品を追加するだけで、過負荷時の保護機能を実現す
ることができる。
の実施の形態に係る、上記第1の実施の形態の構成にツ
ェナダイオードを付加したチョッパ電源の構成を示す回
路図である。本チョッパ電源は、コンパレータ101、
主スイッチング素子Q11、小信号トランジスタQ3
1、回生ダイオードD11、ダイオードD12、チョー
クコイルL11、電解コンデンサC11、電解コンデン
サC12、ツェナダイオードZD11、ツェナダイオー
ドZD41、抵抗R11、抵抗R12、抵抗R13、抵
抗R14、抵抗R15、電流検出抵抗R31、抵抗R3
2、抵抗R33、抵抗R34を備えている。
源の回路は、上記第2の実施の形態に係るチョッパ電源
の小信号トランジスタQ31のエミッタ・コレクタ間に
ツェナダイオードZD41を付加したものである。尚、
本チョッパ電源の回路は入力24V、出力3.3Vであ
るから、ツェナダイオードZD41のツェナ電圧は22
V程度が望ましい。これ以外の構成は上記図4と同様で
ある。
源の動作を説明する。チョッパ電源における過負荷状態
は上記第2の実施の形態の手法で保護されるが、負荷が
短絡されると、回生ダイオードD11とダイオードD1
2の特性により、保護機能が働かず、破壊に至ることが
ある。これは、回生ダイオードD11とダイオードD1
2の導通時電圧降下の違いにより、チョークコイルL1
1がエネルギーを放出し終わらない期間に、コンパレー
タ101のマイナス入力端子のほうがプラス入力端子よ
りも高電位となってしまい、主スイッチング素子Q11
をオンさせてしまう現象による。
コンパレータ101のプラス入力端子電圧は0Vとな
る。一方、チョークコイルL11がエネルギーを放出し
ている間、回生ダイオードD11は導通状態であり、回
生ダイオードD11がショットキーダイオードであれ
ば、コンパレータ101のマイナス入力端子電圧は−
0.4V程度になる。そのとき、ダイオードD12も導
通常態であるが、ダイオードD12として一般のシリコ
ンダイオードを使用すると電圧降下は0.7V程度であ
るため、コンパレータ101のマイナス入力端子電圧は
差し引き0.3Vとなる。従って、コンパレータ101
は出力をLOWとしてしまい、主スイッチング素子Q1
1がオンになってしまう。
スタQ31のエミッタ・コレクタ間にツェナダイオード
ZD41を付加し、コンパレータ101のプラス入力端
子が0Vにならないようにする。尚、通常動作状態(過
負荷でない状態)において、ツェナダイオードZD41
のアノード・カソード間電圧は20.7Vであるから、
ツェナダイオードZD41として22Vのツェナダイオ
ードを使用していればツェナダイオードZD41は常に
非導通状態であり、本チョッパ電源の動作に影響は与え
ない。
源の負荷電流と出力電圧の関係を示す図である。過負荷
状態になると急激に出力電圧が低下することがわかる。
よれば、差動増幅手段として安価なIC化されたコンパ
レータを使用し、少ない部品点数で簡単に非連続降圧チ
ョッパ電源を実現することができる。また、数点の安価
な部品を追加するだけで、過負荷時の保護機能や出力短
絡時の保護機能を実現することができる。
形態では、チョッパ電源を図1乃至図5に示す構成とし
たが、本発明は図示の構成に限定されるものではなく、
上述したように、例えば主スイッチング素子Q11をバ
イポーラトランジスタから構成する場合や、ツェナダイ
オードZD11に並列にコンデンサを付加する場合など
の如く、適宜構成に変更を加えることが可能である。ま
た、第1乃至第3の実施の形態では基準電源をツェナダ
イオードで作成したが、本発明は基準電圧の作成方法を
本手段に限定したものではない。
電源単体の場合を例に挙げたが、本発明はチョッパ電源
単体に限定されるものではなく、チョッパ電源を搭載し
た各種電子機器、チョッパ電源を搭載した複数の電子機
器から構成されるシステムに適用することが可能であ
る。
システムに適用しても、1つの機器からなる装置に適用
してもよい。上述した実施形態において、例えば、チョ
ッパ電源が搭載される機器に装備されたマイクロコンピ
ュータにより該チョッパ電源を制御する場合、その制御
機能を実現するソフトウエアのプログラムコードを記憶
した記憶媒体等の媒体をシステム或いは装置に供給し、
そのシステム或いは装置のコンピュータ(またはCPU
やMPU)が記憶媒体等の媒体に格納されたプログラム
コードを読み出し実行することによっても、本発明が達
成されることは言うまでもない。
れたプログラムコード自体が、上述した実施形態におい
て、上記マイクロコンピュータの制御機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体等
の媒体は本発明を構成することになる。プログラムコー
ドを供給するための記憶媒体等の媒体としては、例え
ば、フロッピー(登録商標)ディスク、ハードディス
ク、光ディスク、光磁気ディスク、CD−ROM、CD
−R、磁気テープ、不揮発性のメモリカード、ROM、
或いはネットワークを介したダウンロードなどを用いる
ことができる。
ムコードを実行することにより、上述した実施形態にお
いて、上記マイクロコンピュータの制御機能が実現され
るだけでなく、そのプログラムコードの指示に基づき、
コンピュータ上で稼動しているOSなどが実際の処理の
一部または全部を行い、その処理によって上述した実施
形態において、上記マイクロコンピュータの制御機能が
実現される場合も、本発明に含まれることは言うまでも
ない。
プログラムコードが、コンピュータに挿入された機能拡
張ボードやコンピュータに接続された機能拡張ユニット
に備わるメモリに書き込まれた後、そのプログラムコー
ドの指示に基づき、その機能拡張ボードや機能拡張ユニ
ットに備わるCPUなどが実際の処理の一部または全部
を行い、その処理によって上述した実施形態において、
上記マイクロコンピュータの制御機能が実現される場合
も、本発明に含まれることは言うまでもない。
差動増幅手段として安価なIC化されたコンパレータや
オペアンプ等を使用し、少ない部品点数で簡単に電源装
置を実現することができる。また、数点の安価な部品を
追加するだけで、過負荷時の保護機能や出力短絡時の保
護機能を実現することができる。
を用いたチョッパ電源の構成を示す回路図である。
用いたチョッパ電源の構成を示す回路図である。
リートの差動増幅器を用いたチョッパ電源の構成を示す
回路図である。
路を追加したチョッパ電源の構成を示す回路図である。
ードを付加したチョッパ電源の構成を示す回路図であ
る。
関係を示す特性図である。
手段) 102 プシュプル出力オペアンプ(差動増幅手段) 103 差動増幅器(差動増幅手段) Q11 主スイッチング素子(電源制御手段) L11 チョークコイル(インダクタ) C12 電解コンデンサ(コンデンサ) D11 回生ダイオード D12 ダイオード(電圧変化手段) R31 電流検出抵抗(過負荷保護手段) Q31 小信号トランジスタ(重畳手段) ZD11 ツェナダイオード ZD41 ツェナダイオード(短絡保護手段)
Claims (12)
- 【請求項1】 一端がコンデンサに接続されると共に電
源出力側となるインダクタと、電源入力側と前記インダ
クタの間に接続され、前記インダクタを介した電源出力
を制御する電源制御手段と、出力電圧に比例した電圧と
基準電圧を入力し、両電圧の比較結果に応じて前記電源
制御手段をオン状態又はオフ状態とする差動増幅手段
と、前記差動増幅手段の前記基準電圧入力側と前記電源
制御手段の電流流出側の間に接続され、前記インダクタ
におけるエネルギーの蓄積及び放出に応じて前記差動増
幅手段の前記基準電圧入力を変化させる電圧変化手段と
を具備することを特徴とする電源装置。 - 【請求項2】 前記インダクタは、一端が前記電源制御
手段の電流流出側に接続され、他端が前記コンデンサ及
び前記差動増幅手段の前記出力電圧入力側に接続された
チョークコイルであり、 前記電圧変化手段は、アノードが前記差動増幅手段の前
記基準電圧入力側に接続され、カソードが前記電源制御
手段の電流流出側に接続されたダイオードであり、 前記電源制御手段は、電流流入端子が前記電源入力側に
接続され、電流流出端子が前記インダクタに接続される
と共に前記電圧変化手段のカソードに接続され、制御端
子が前記差動増幅手段の出力側に直接或いは抵抗を介し
て或いはコンデンサを介して接続されたスイッチング素
子であることを特徴とする請求項1記載の電源装置。 - 【請求項3】 前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とするコンパレータであることを特徴とする請求項
1又は2記載の電源装置。 - 【請求項4】 前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とするオペアンプであることを特徴とする請求項1
又は2記載の電源装置。 - 【請求項5】 前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とする差動増幅器であることを特徴とする請求項記
載の電源装置。 - 【請求項6】 更に、過負荷保護手段と、前記過負荷保
護手段が作動した場合に前記差動増幅手段の前記出力電
圧入力側に電源入力電圧を重畳する重畳手段とを具備す
ることを特徴とする請求項1乃至5の何れかに記載の電
源装置。 - 【請求項7】 前記過負荷保護手段は、一端が前記電源
入力側と前記重畳手段の電流流入側に接続され、他端が
前記電源制御手段の電流流入側と前記重畳手段の制御端
子側に接続された電流検出抵抗であり、 前記重畳手段は、電流流出側が前記差動増幅手段の前記
出力電圧入力側に接続されたスイッチング素子であり、
前記電流検出抵抗による電圧低下が閾値を超えた場合に
前記差動増幅手段の前記出力電圧入力側に電源入力電圧
を重畳することを特徴とする請求項6記載の電源装置。 - 【請求項8】 更に、短絡保護手段を具備することを特
徴とする請求項1乃至7の何れかに記載の電源装置。 - 【請求項9】 前記短絡保護手段は、カソードが前記重
畳手段の前記電流流入側に接続され、アノードが前記重
畳手段の前記電流流出側に接続されたツェナダイオード
であることを特徴とする請求項8記載の電源装置。 - 【請求項10】 差動増幅手段により、出力電圧に比例
した電圧と基準電圧を入力し、両電圧の比較結果に応じ
て、一端がコンデンサに接続されると共に電源出力側と
なるインダクタと電源入力側の間に接続された電源制御
手段をオン状態又はオフ状態とし、 前記差動増幅手段の前記基準電圧入力側と前記電源制御
手段の電流流出側の間に接続された電圧変化手段によ
り、前記インダクタにおけるエネルギーの蓄積及び放出
に応じて、前記差動増幅手段の前記基準電圧入力を変化
させることを特徴とする電源装置制御方法。 - 【請求項11】 前記電源装置に設けた過負荷保護手段
が作動した場合に、前記差動増幅手段の前記出力電圧入
力側に電源入力電圧を重畳することを特徴とする請求項
10記載の電源装置制御方法。 - 【請求項12】 前記電源装置に設けた短絡保護手段に
より、前記差動増幅手段の前記出力電圧入力側を適正な
電圧に保持することを特徴とする請求項10又は11記
載の電源装置制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002085829A JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002085829A JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003284327A true JP2003284327A (ja) | 2003-10-03 |
JP3826059B2 JP3826059B2 (ja) | 2006-09-27 |
Family
ID=29232643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002085829A Expired - Fee Related JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3826059B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006141124A (ja) * | 2004-11-11 | 2006-06-01 | Canon Inc | チョッパ電源装置 |
JP2014138500A (ja) * | 2013-01-17 | 2014-07-28 | Canon Inc | 電源装置及び画像形成装置 |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN107565799A (zh) * | 2017-09-06 | 2018-01-09 | 广东欧珀移动通信有限公司 | 电源设备及其电源反馈电路 |
-
2002
- 2002-03-26 JP JP2002085829A patent/JP3826059B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006141124A (ja) * | 2004-11-11 | 2006-06-01 | Canon Inc | チョッパ電源装置 |
JP4652777B2 (ja) * | 2004-11-11 | 2011-03-16 | キヤノン株式会社 | チョッパ電源装置 |
JP2014138500A (ja) * | 2013-01-17 | 2014-07-28 | Canon Inc | 電源装置及び画像形成装置 |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN107565799A (zh) * | 2017-09-06 | 2018-01-09 | 广东欧珀移动通信有限公司 | 电源设备及其电源反馈电路 |
CN107565799B (zh) * | 2017-09-06 | 2019-08-20 | Oppo广东移动通信有限公司 | 电源设备及其电源反馈电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3826059B2 (ja) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6989981B2 (en) | Battery over voltage and over protection circuit and adjustable adapter current limit circuit | |
JP2003318713A (ja) | 負荷駆動装置 | |
JP2008035596A (ja) | 保護回路 | |
US20010015638A1 (en) | Current control circuit | |
JP2003284327A (ja) | 電源装置及び電源装置制御方法 | |
JP3561064B2 (ja) | スイッチングレギュレータ | |
JP4550506B2 (ja) | 直流安定化電源回路 | |
EP2092639B1 (en) | True current limit | |
JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
JPH09149631A (ja) | 電源装置 | |
JP2007097333A (ja) | 電源ショート保護回路 | |
JP2001161068A (ja) | 供給電力制限機能付きdc−dcコンバータ | |
JP3099626B2 (ja) | 電力制御部保護装置 | |
JP2000175345A (ja) | 過電流保護回路装置 | |
JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
JP3560871B2 (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
JP3900731B2 (ja) | 電源スイッチ回路 | |
JP4652777B2 (ja) | チョッパ電源装置 | |
JPH11299223A (ja) | スイッチング電源装置 | |
JP2555789Y2 (ja) | 定電圧電源回路 | |
JP2811904B2 (ja) | 電源保護装置 | |
JPS6042502Y2 (ja) | 多電源電力増幅回路の保護装置 | |
KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
JP2633455B2 (ja) | 短絡保護システム | |
JP2004120934A (ja) | 安定化電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3826059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |