JP2003284006A - ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 - Google Patents

Abstract

(57)【要約】 【課題】単一の非同期クロックを用いてビデオ及びオー
ディオ信号をデコードすることが可能な装置において、
オーディオ信号の拡大処理におけるメモリを削減する。 【解決手段】オーディオ信号処理手段を、メモリを用い
てオーディオ信号のデシャフリングを行うデシャフリン
グ手段と、該デシャフリング手段の出力をサンプリング
変換するサンプリング変換手段と、該基準クロックを基
にオーディオ出力用クロックイネーブル信号を発生する
出力クロックイネーブル生成手段と、該出力用クロック
イネーブル信号を基にサンプリング変換の変換係数に応
じて、該メモリからの読み出し用イネーブル信号を発生
させる読み出しイネーブル生成手段とで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル的に圧
縮処理されたビデオ及びオーディオ信号をデコードする
装置に係り、特にＤＶ規格に準じたディジタルビデオカ
セットレコーダのデコード処理において、いわゆるIEEE
1394規格のインターフェースから得るディジタルビデオ
信号とディジタルオーディオ信号とを単一のクロックで
処理すると同時に、ビデオ信号はフレームシンクロナイ
ザ、オーディオ信号はサンプリング変換を用い、ビデオ
信号とオーディオ信号の同期をとるディジタル信号処理
装置、ＤＶデコーダ及びこれを用いた記録装置に関する
ものである。

【０００２】

【従来の技術】ディジタル信号の伝送規格として、近年
盛んに採用されているものに、例えばIEEE1394規格があ
る。このIEEE1394規格は、ディジタルビデオカセットレ
コーダ同士の接続や、ディジタルビデオカセットレコー
ダとパーソナルコンピュータとの接続など、マルチメデ
ィア用途に向くものとして注目されている。このIEEE13
94規格におけるディジタルビデオ信号及びディジタルオ
ーディオ信号のフォーマットは、Specifications of Co
nsumer-Use Digital VCRs using 6.3mm magnetic tape
[HD DIGITAL VCR CONFERENCE]（以下、ＤＶ規格と記
す）に記載されている。このＤＶ規格によると、圧縮信
号は、４８０バイトのビデオ、オーディオデータにIsoc
hronousヘッダ、CIP(Common Isochronous Packet)ヘッ
ダ、CRC(Cyclic Redundancy Check)が付加されたパケッ
ト単位のデータとして1394バス上を伝送する規格となっ
ている。また、上記CIPヘッダは、1394バスを介して送
受信する複数の機器間で同期をとる為に、同期用時間情
報(ＳＹＴ：SyncTime)を含んでいる。通常、このＳＹＴ
を参照してデコード後の出力ビデオ信号タイミングを発
生するため、ＳＹＴに位相ロックしたクロックを作成す
る目的でビデオ用PLLが必要となってくる。

【０００３】一方、ＤＶ規格では、ビデオ信号とオーデ
ィオ信号の関係が非同期となるアンロックモードが存在
する為、この場合、上記ビデオ用PLLに加えてオーディ
オ用PLLも必要となってくる。ところで、上記ＤＶ規格
に準じた機器と、他のシステムとの接続を考えた場合、
ＤＶ規格のようにオーディオのアンロックモードが許さ
れていないケースもあることから、上記ビデオ及びオー
ディオ信号は同期化して出力する必要がある。そこで、
特開平11-317916号では、ＤＶ規格におけるオーディオ
信号をビデオ信号に同期させる為、まず初めにオーディ
オ用PLLを用いてデコード処理を行い、次にビデオ信号
側の同期を用いた第２のオーディオ用PLLを用いて新た
な同期を作成し、これを用いてオーディオ信号のサンプ
ルレート変換処理を行うことで、ビデオ信号とオーディ
オ信号の同期をとる構成を提案している。

【０００４】

【発明が解決しようとする課題】従来例では、クロック
発生用のPLLが、少なくとも２つ以上存在する。通常PLL
を構成する場合、位相比較出力を積分するために外付け
のLPFが必要となってくる。さらに、これらPLLの入・出
力専用の外部ピンが必要になってくる。この為、必然的
に基板の部品点数が増加すると同時にＬＳＩのピン数増
加の影響による基板設計の複雑化を招き、トータルコス
トも上昇してしまう。よって、ディジタル回路をＬＳＩ
に集積化する場合、設計効率の向上や、安定な動作を保
証するためには、単一のクロックを用い、ビデオ信号は
フレームシンクロナイザ処理、オーディオ信号はサンプ
リング処理を行ない、同期をとることが望ましい。本出
願人はこれを解決すべく、単一のクロックで動作しなが
ら同期化されたビデオ信号とオーディオ信号を出力する
発明を、特願２００１−２３８６９１号及び特願２００
１−３３０１１４号において提案した。これらの出願に
おいては、入力信号とは非同期なクロック信号を発生す
るクロック信号発生部と、クロック信号発生部から出力
するクロック信号を分周し所定のクロックイネーブル信
号を出力する分周部と、分周部から出力するクロックイ
ネーブル信号に従い、圧縮処理されたディジタル信号か
ら圧縮映像及び音声情報などを分離して出力するディジ
タルインタフェース処理部と、ディジタルインタフェー
ス処理部から出力する圧縮映像情報をデコードし、映像
信号を得ると同時に入力信号との同期をとるビデオ信号
処理部と、ディジタルインタフェース処理部１０７から
出力される音声情報をデコードし、音声信号を得ると同
時に音声動作モードに応じた同期で音声信号を出力する
オーディオ信号処理部を用いることで、単一のクロック
でＤＶデコード処理を行うことにより、LSIのピン数を
削減し、周辺回路の部品点数を削減することができる。
本発明は、これらの出願に改良を加えるものであり、特
にオーディオ信号処理部におけるサンプリング数変換処
理、つまり、拡大縮小処理におけるメモリの削減を目的
としたものである。

【０００５】また、上記の出願においては、フレーム単
位での位相差を検出のために、補正が不要なフレームも
補正してしまう不具合があったが、このような不具合を
解消することも、本発明の目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、 オーディオ信号処理手段を、メモリ
を用いてオーディオ信号のデシャフリングを行なうデシ
ャフリング手段と、該デシャフリング手段の出力をサン
プリング変換するサンプリング変換手段と、該基準クロ
ックを基にオーディオ出力用クロックイネーブル信号を
発生する出力クロックイネーブル生成手段と、該出力用
クロックイネーブル信号を基にサンプリング変換の変換
係数に応じて、該メモリからの読み出し用イネーブル信
号を発生させる読み出しイネーブル生成手段とで構成す
ることにより、拡大縮小処理におけるメモリを不要とし
た。

【０００７】また、オーディオ信号処理手段に、位相差
の平均化を行なう平均化手段を設け、該平均化手段の出
力に応じた変換係数で前記サンプリング変換を行なせる
ことにより、不具合を解消し、性能を改善することがで
きる。

【０００８】

【発明の実施の形態】以下、本発明の実施形態について
図面を用い詳細に説明する。図１は、本発明の第一の実
施例における構成の一例を示したものであり、その内部
構成例や動作原理を示した図２〜図１３も参照しなが
ら、その動作について説明する。図１において、107はI
EEE1394インターフェース処理部、108は信号分離処理
部、109はビデオデコード処理部、110はビデオ信号同期
処理部、111はビデオ信号出力端子、112はオーディオデ
コード処理部、113はサンプリング変換処理部、114はオ
ーディオ信号出力端子、115は入力信号処理用分周回
路、116はオーディオ信号出力処理用分周回路、117はビ
デオ出力フレーム同期発生用分周回路、118は位相比較
部、119は拡大・縮小係数生成部、106は固定クロック発
生部であり、この固定クロックを以下システムクロック
と記す。

【０００９】また、102は、107,108をまとめて入力処理
部、103は109,110をまとめてビデオ処理部、104は112,1
13,118,119をまとめてオーディオ処理部、105は115,11
6,117をまとめて分周部と呼ぶこととする。さらに、1で
示す点線で囲まれた部分の、つまり、ビデオ処理部10
3、オーディオ処理部104、分周部105、及び信号分離処
理部108をＤＶデコーダと呼ぶ。このＤＶデコーダは１
チップで構成されるものである。なお、ＤＶデコーダ１
にIEEE1394インターフェース処理部107も加えて１チッ
プ化したＤＶデコーダとすることも可能である。さら
に、図１には具体的に示していないが、上記システムク
ロックは、IEEE1394インターフェース処理部107の出力
部以降、全てのブロックにクロックとして供給してい
る。

【００１０】IEEE1394インターフェース処理部107は、
入力信号を受け取るために、基本クロックとしてIEEE13
94インターフェースの動作基準周波数に同期した24.576
MHzを用いているが、周辺機器とのインターフェースを
容易にする為、これと非同期なディジタル信号処理装置
の基本クロックに同期した出力を得る構成を採る。例え
ば、IEEE1394バス上に存在するデータは、１パケットと
呼ばれる単位で管理されており、この１パケットにはIs
ochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼
ばれるヘッダ情報とＤＶデータが存在する。これらのデ
ータは、上記基本クロック24.576MHzで管理する。ま
た、CIPヘッダ情報の中には時間情報が含まれており、
これを用いて入力側フレーム同期信号を作成する構成と
し、この入力側フレーム同期信号は外部からのクロック
に同期して出力する構成とする。なお、入力側フレーム
同期信号は入力側基準タイミングを示している。上記Ｄ
Ｖデータは、上記基本クロックを用いて一旦ＦＩＦＯ(F
irst In First Out)に書き込み、上記基準クロックを用
いて読み出す構成を採る。

【００１１】即ち、ここで必要なデータ出力用クロック
は、必ずしも入力のフレーム同期にロックしている必要
はない。そこで、システムクロックを入力信号処理用分
周回路115にて分周し、これを入力処理用クロックイネ
ーブル信号として、システムクロックとペアでIEEE1394
インターフェース処理部107に接続する。即ち、基本ク
ロックはシステムクロックであるが、イネーブル信号と
併用することで、見かけ上、入力処理用クロックイネー
ブルの周期でデータが変化する事となる。

【００１２】例えば、システムクロックを仮に54MHzと
し、仮に入力処理用クロックイネーブル信号を13.5MH
z、IEEE1394インターフェース処理107の出力データバス
幅を８bitとすると、13.5MHz x 8bit = 108Mbpsのデー
タ転送能力となる。一方、ＤＶ規格の圧縮信号は約25Mb
psのデータレートであり、このデータを扱うイネーブル
信号としては、十分なデータ転送能力となる。勿論、上
記FIFOの容量を考慮し、オーバーフローやアンダーフロ
ーを起こさない制御を行うものとする。

【００１３】尚、上記入力処理用クロックイネーブル信
号はシステムクロックを1/4分周する事で容易に得るこ
とができる。以上のように、IEEE1394インターフェース
処理部107では、システムクロックと、これを基に分周
して作成した入力処理用クロックイネーブルとを入力
し、IEEE1394規格で入力するデータの内、ＤＶ規格のデ
ータを分離して出力すると同時に入力側フレーム同期信
号を出力する。信号分離処理部108は、上記IEEE1394イ
ンターフェース処理部107から出力するＤＶ規格のデー
タから、ヘッダ情報を基にビデオデータとオーディオデ
ータを分離して出力する。

【００１４】以下、まず初めにビデオデータの信号処理
について説明する。ビデオ処理部103において、ビデオ
デコード処理部109は、図２に示す構成を採る。図２に
おいて、201,208はSRAM、202はSRAMコントロール、203
は可変長復号処理部(Variable Length Decoding 以下、
VLDと記す)、204はVLD変換テーブル、205は逆量子化処
理部(Inverse Quantization 以下IQと記す)、206は逆重
み付け処理部、207は逆離散コサイン変換処理部(Invers
e Discrete Cosine Transform以下、IDCTと記す)であ
る。ビデオデコード処理部109では、まず初めにSRAM201
に１ビデオセグメント分のビデオデータを蓄積し、DCT
単位、マクロブロック単位、ビデオセグメント単位の３
段階に分けてVLD変換テーブル204を参照しながら入力デ
ータをデコードするVLD処理を行う。次にIQ処理部205で
は１DCT単位である６４個のデータ内で所定のエリアに
対してデータシフト処理を行う。逆重み付け処理部206
では１DCT内でジグザグスキャン順に直流成分から遠ざ
かるほど大きな係数で逆重み付け処理を行う。IDCT処理
207は所定の計算式に従い、逆重み付け処理後の６４個
の周波数成分から６４個の振幅成分を算出する処理を行
う。以上の処理は、全て入力信号処理用分周回路115か
ら出力する入力処理用クロックイネーブル信号とシステ
ムクロックによって管理することとする。尚、ビデオデ
コード処理部109内の各処理の詳細は前述のＤＶ規格書
の述べられているので、ここでは詳細な説明を省略す
る。

【００１５】次に、図３を用いて、ビデオ処理部103に
おける、ビデオ信号同期処理部110の動作について説明
する。図３において、301はメモリ、302はデシャフリン
グ書き込み制御信号発生部、303はシンクロ読み出し制
御信号発生部である。メモリ301は少なくとも３フレー
ム以上の容量を備えている。ここでは図４、図５を用い
てビデオデシャフリング処理の概要を、また、図６を用
いてシンクロ動作の概要を説明する。

【００１６】図４はビデオデシャフリング原理を説明す
る説明図であり、図４において(a)は、ビデオ処理部103
から出力されるデータの配列及び順番を示したフレーム
イメージ、(b)、(c)は(a)のフレームイメージからそれ
ぞれ奇数、偶数ラインをまとめたフィールドイメージで
ある。また、図５はビデオデシャフリング処理における
メモリ301の書き込み、及び読み出しデータのタイミン
グを示しており、(a)は入力側フレーム同期信号、(b)は
メモリ301の書き込みアドレス、(c)はメモリ301の書き
込み信号、(d)はメモリ301の読み出し信号をそれぞれ示
している。ビデオ信号同期処理部110におけるデシャフ
リング処理は、図４(a)に示すフレームイメージのビデ
オ信号を、図４(b),(c)に示すフィールドイメージの信
号に並び替える処理を行う。ビデオ処理部103からは図
４(a)に示すように、画面上を５０個に分割したスーパ
ーブロックと呼ばれる単位で同図の１，２，３，４，５
と記した順番に上から下に向かって処理した信号が出力
される。デシャフリング書き込み制御信号発生部302
は、メモリ上の本来表示すべき位置にマッピングしなが
ら書き込み処理を行う為、図５(b)に示す順で水平・垂
直アドレスを発生する。シャフリング処理は、１フレー
ムで一巡する規格であるため、図５(c)に示す様に１フ
レーム分のデータをメモリ301に書き込む。尚、メモリ3
01にデータを書き込む際のアドレス発生は、前述のＤＶ
規格書のシャフリングルールの逆を行うことにより実現
可能であり、ここでは詳細な説明を省略する。以上、入
力処理部102から、ここまでの信号処理は、IEEE1394イ
ンターフェース処理部107から出力する入力側フレーム
同期信号を基準とした処理を行うこととする。

【００１７】次に、シンクロ読み出し制御信号発生部30
3は、フレームイメージでメモリ301に書き込まれたビデ
オ信号を、図４(b)に示す奇数ラインのビデオ信号（eve
nフィールド）、図４(c)に示す偶数ラインのビデオ信号
（oddフィールド）の順で読み出す制御を行う（図５
(d)）。この際、シンクロ読み出し制御信号発生部303は
ビデオ出力フレーム同期発生用分周回路117から得る出
力用フレーム同期信号を基準信号として読み出し制御を
開始する。なお、出力用フレーム同期信号は、出力側フ
レーム基準タイミングを示す信号である。

【００１８】ここで、IEEE1394インターフェース処理部
107から出力する入力側フレーム同期信号と、ビデオ出
力フレーム同期発生用分周回路117から得る出力用フレ
ーム同期信号の関係を、図６を用いて説明する。図６は
シンクロ動作時における入力側フレーム同期信号と出力
用フレーム同期信号及びメモリ301の入・出力データの
関係を、入力側フレーム同期信号より、出力用フレー
ム同期信号が早い場合、入力側フレーム同期信号よ
り、出力用フレーム同期信号が遅い場合とに分けて示し
たタイミング図である。上述したように、入力側フレー
ム同期信号は、CIPヘッダ情報の中の時間情報（SYT）を
基に作成されたものであり、出力用同期信号は基準クロ
ックを基にビデオ出力フレーム同期発生用分周回路117
から出力されたものである。図６において(a)は入力側
フレーム同期信号、(b)はメモリ301の書き込み信号、
(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ
301の読み出し信号をそれぞれ示している。

【００１９】例えば、IEEE1394バスを通して入力するＤ
Ｖデータは、外部に接続されたディジタルビデオカセッ
トレコーダの出力や、パーソナルコンピュータに蓄積さ
れたデータの出力など色々な場合が想定できる。従っ
て、システムクロックの周波数と、上記外部機器に内蔵
された発振器の周波数との間に少しでも差分が存在する
と、基準となるフレーム同期信号にもズレが生じてく
る。例えば、システムクロックが僅かに高い周波数であ
った場合、図６に示すタイミングで、また、低い周波
数であった場合、図６に示すタイミングで、メモリ30
1の書き込みと、読み出しとがレーシングする関係に陥
ることがある。

【００２０】そこで、デシャフリング書き込み制御信号
発生部302から書き込み終了タイミングで書き込みが終
了したアドレス（以下、w_endと記す）をシンクロ読み
出し制御信号発生部303に出力する。シンクロ読み出し
制御信号発生部303では、w_endを受けて、読み出し開始
タイミングにおいて既に書き込みが終了しているフレー
ムの信号を読み出す制御を行う。即ち、図６の(b)と(d)
の関係において、(e)で示すタイミングでは、２フレー
ム目のデータ書き込みが終了していない為、再度1フレ
ーム目のデータを出力するよう読み出し制御を行う。ま
た、図６の(b)と(g)の関係において、(h) で示すタイミ
ングでは、まだ２フレーム目のデータを読み出していな
いにも係らず、３フレーム目の書き込みが既に終了して
いるため、２フレーム目のデータを飛ばして３フレーム
目のデータにジャンプして出力するよう読み出し制御を
行う。以上のように、いわゆるフレームシンクロ動作を
行うことで、入力するＤＶデータと非同期な関係にある
出力用フレーム同期に、ロックした出力を得ることが可
能となる。

【００２１】次に、オーディオ処理部104について、図
７〜図１３を用いて説明する。ここでは、まず初めに図
８を用いて、オーディオ信号の規格について概要を説明
する。なお、オーディオ信号について、ビデオ信号にお
いて述べたようなフレーム単位での同期化を行うと、以
下の問題がある。ビデオ信号は、１フレーム分スキップ
して再生しても１／３０の１コマがかけるだけなので視
覚上目立つこと無いが、オーディオ信号を１フレーム分
スキップすると、スキップした部分が不連続である、例
えば「ブチッ」という不連続性を示す音声等が目立ち、
実用的でないものになってしまう。従って、オーディオ
信号においては、Audioフレーム同期信号を基準とした
１フレームのオーディオサンプル数を１フレーム単位と
みなして、サンプリング変換処理を行うこととする。

【００２２】図８はオーディオ信号の規格を示してお
り、ＤＶのオーディオの規格には、525/60システム(NTS
C)、625/50システム(PAL)、という２種類のシステムに
対して、サンプリング周波数が48KHz／44.1KHz／32KHz
と、３種類のサンプリングモードが存在する。また、こ
れら各モードには１フレームあたりのサンプル数（Audi
o Frame Size 以下、AF_SISE と記す）の許容範囲が定
められている。例えば525/60,48KHzモードの場合、AF_S
ISEが最小：1580サンプル、最大：1620サンプル、平
均：1601.6サンプルとされている。このように、AF_SIS
Eが平均値からずれているモード、即ち、ビデオのフレ
ーム周波数とオーディオのサンプリング周波数とが所定
の比率を保たないモードを、アンロックモードと呼ぶ。
このアンロックモードはＤＶ規格特有のもので、ＤＶＤ
規格やＭＰＥＧのTS(Transport Stream)では許されてい
ない。また、図８に示すように、例えば525/60,48KHzモ
ードの場合、初めの1フレーム目を1600サンプル、２か
ら５フレーム目を1602サンプルとし、これを繰り返すこ
とで1フレームの平均レートを一定に保つモードをロッ
クモードと定義している。このモードも５フレーム単位
で考えると平均レートになっているが、1フレームでは
アンロックモードと変わらず平均レートになっていな
い。従って、ロックモード、アンロックモードに関わら
ずオーディオ出力を外部の機器に接続する場合、所定の
サンプリング周波数で出力し、ビデオのフレーム周波数
とオーディオのサンプリング周波数とが所定の比率を保
つようにする必要がある。つまり、システムクロックを
分周し、所定のサンプリング周波数でオーディオ信号を
出力すれば、ビデオの1フレーム期間のオーディオ平均
レートは一定に保たれる。よって、オーディオ信号とビ
デオ信号は自動的に同期することとなる。

【００２３】従って、オーディオ処理部は、システムク
ロックに同期して入力されるオーディオデータをAF_SIZ
E分、デシャフリングし、最後にサンプリング周波数に
相当するオーディオ処理用クロックイネーブル信号で出
力するという構成になる。ただし、この構成では、オー
ディオ信号とビデオ信号は同期するが、入力信号には同
期していない。つまり、入力側のフレームとオーディオ
のフレームとが同期の関係ではないということになる。
よって、入力側のフレームとオーディオのフレームを同
期させるために入力側フレーム同期信号とオーディオフ
レーム同期信号との位相を比較し、その位相差を基に、
オーディオの1フレーム中のサンプル数を変更し、オー
ディオフレーム同期信号を入力側フレーム同期信号に近
づけることが必要になる。そのため、オーディオ処理部
では、AS_SIZE分のデシャフリング処理の後にサンプリ
ング変換処理（縮小或いは拡大処理）を追加する。な
お、サンプリング変換処理とは、オーディオ信号の縮小
または拡大処理を行うことにより、サンプル数を変換処
理、つまりサンプル数を補正することを意味する。

【００２４】次に、上記動作を具体的に実現する回路の
構成について、図７，図９を用いて説明する。本実施例
においては、拡大縮小変換部113においてメモリを使用
せずに拡大縮小処理を行うことを特徴としている。

【００２５】図７は、オーディオ処理部104の構成例で
あり、同図において701はオーディオデータとオーディ
オ補助データを選択出力する分離処理部、702はメモ
リ、703はデシャフリング書き込み制御信号発生部、704
はデシャフリング読み出し制御信号発生部、705はサン
プルカウンタ部、701,702,703,704,705を合わせてオー
ディオデコード処理部112と呼ぶ事とする。また、706,7
07,708,709,710,711,712はデータ及びイネーブル信号を
表し、図９のタイミング図に対応している。なお、メモ
リを用いてオーディオ信号のデシャフリングを行なうデ
シャフリング手段として、デシャフリング書き込み制御
信号発生部703、デシャフリング読み出し制御信号発生
部704が該当し、デシャフリング手段の出力をサンプリ
ング変換するサンプリング変換手段及び出力用クロック
イネーブル信号を基にサンプリング変換の変換係数に応
じて該メモリからの読み出し用イネーブル信号を発生さ
せる読み出しイネーブル生成手段として、拡大縮小変換
部113が該当する。

【００２６】図９は、図７のタイミング図であり、同図
において706は入力側フレーム同期信号、707は入力オー
ディオデータ、708はAF_SIZE、709はオーディオフレー
ム同期信号、710は拡大・縮小係数、711はデシャフリン
グデータのサンプル数、712は拡大・縮小変換後オーディ
オデータのサンプル数を表している。

【００２７】図７のオーディオデコード処理部112にお
いて、分離処理部701は、信号分離処理部108から入力さ
れるオーディオデータ707をオーディオ補助情報とオー
ディオ信号とに分離出力する。この内、オーディオ補助
情報に含まれるサンプル数の情報をAF_ SIZE708とし
て、NTSC/PALの区別、オーディオモード、即ち、３種類
のサンプリング周波数の区別などの情報をMODE信号とし
て出力する。

【００２８】このMODE信号より、図１に示したオーディ
オ信号出力処理用分周回路116は、オーディオモードの
情報を受けて、所定のサンプリング周波数のオーディオ
処理用クロックイネーブル信号（例えば48kHzモード、
システムクロック54MHzであれば、54MHzを1125分周して
得る48kHzのイネーブル信号）を入力信号とは非同期な
システムクロック106を分周して作成し、拡大・縮小変
換部113へ出力する。

【００２９】拡大・縮小変換部113は、オーディオ信号
のサンプル数を増加、或いは減少させる処理、即ち拡
大、縮小処理を行うことで、オーディオ信号のサンプリ
ング変換を行う。ここで、拡大、縮小処理の原理につい
て、図１０〜図１２を用いて説明する。図１０は、メモ
リを使用しないで直線補間を行なうことが出来る拡大・
縮小処理の原理を表した構成例であり、1002，1003，10
09，1013は図には書いていないがシステムクロックで動
作しイネーブル(en)入力がHiでデータを更新するフリッ
プフロップ、1004,1005は乗算回路、1006,1007,1014は
加算回路、1008は割算回路(ただし、２のべき乗の割算
なので実際にはビットシフトで実現する)、1015,1016は
比較回路、1017,1020はＡＮＤ回路、1018は遅延処理
部、1019はＯＲ回路であり、1002,1003,1004,1005,100
7, 1009を合わせて補間フィルタ部1001、1008,1006を合
わせて補間フィルタ係数発生部1011、1013,1014,1015,1
016,1017,1018,1019,1020を合わせて出力位置情報発生
部1012と呼ぶ事とする。また、図中の( )内の記号は図
１１，図１２の( )内の記号に対応し、Ｓは正の整数で
補間の精度を表し、数値が大きいほどデータの補間位置
を細かく設定することが出来る。この拡大・縮小処理の
原理の構成例は、オーディオ信号出力処理用分周回路11
6からの出力側データイネーブル(b)と拡大・縮小係数生
成部119からの拡大・縮小係数(c)で入力側データイネー
ブル(j)を生成し、その入力側データイネーブル(j)に応
じてメモリ702から入力データ(k)を入力させ、演算する
ことにより、拡大及び縮小された出力データ(r)を出力
側データイネーブル(b)のタイミングで得ることが出来
る。次に、拡大・縮小変換動作について図１０の構成例
と合わせ、図１１,図１２及び具体的な数値例を用いて
説明する。図１１は図１０の回路を用いて７分の４に縮
小する時のタイミング図を表し、数値例は10進数で表し
ている。図１１において、(a)はシステムクロック、(b)
は出力側データイネーブル、(c)は拡大・縮小係数、(d)
はフリップフロップ1013の出力数値、(e)は加算回路101
4の加算結果、(f)は比較回路1015の比較結果、(g)はＡ
ＮＤ回路1017のＡＮＤ結果、(h)は遅延処理部1018の遅
延結果、(i)はＯＲ回路1019のＯＲ結果、(j)は入力デー
タイネーブル、(k)は入力データ、(l)はフリップフロッ
プ1002の出力数値、(m)は乗算回路1004の乗算結果、(n)
はフリップフロップ1003の出力数値、(o)は乗算回路100
5の乗算結果、(p)は加算回路1007の加算結果、(q)は割
算回路1008の割算結果、(r)はフリップフロップ1009の
出力データをそれぞれ示している。ここでは、図１０の
Ｓを２に設定し、７分の４に縮小するため、拡大・縮小
係数(c)を７にする。まず、オーディオ信号出力処理用
分周回路116から出力側データイネーブル(b)を入力す
る。この時、フリップフロップ1013は加算回路1014の加
算結果(e)のLSB2bitを出力側データイネーブル(b)のタ
イミングで格納し、(d)のように出力する。次に、比較
回路1015は加算回路1014の加算結果(e)が２の(Ｓ+1)
乗、すなわち本実施例では８以上ならばHiを出力するた
め(f)のようになり、ＡＮＤ回路1017は出力側データイ
ネーブル(b)と(f)の論理積(g)を出力する。また比較回
路1016の比較結果は拡大・縮小係数(c)が７で常に４以
上となるためHi信号になる。その後段処理の遅延処理部
1018は(g)を遅延させる処理であり、本実施例ではフリ
ップフロップ２段、つまり、２システムクロック分遅延
させ、(h)となる。次のＯＲ回路1019では(h)と出力側デ
ータイネーブル(b)との論理和(i)が生成される。よっ
て、入力データイネーブルは比較回路1016が常にHiを出
力するため(j)のようになる。上記内容が出力位置情報
発生部1012の説明であり、入力データイネーブル(j)を
作成すると共に、出力データ位置情報(d)を発生させ
る。すなわち、この例では(d)が１ならば入力データか
ら(1/4)サンプルずれた位置のデータを出力すべきであ
ることを示しており、同様に(d)が２ならば(2/4)サンプ
ル、(d)が３ならば(3/4)サンプルずれた位置のデータを
出力すべきであることを示している。したがって、この
Ｓ＝２の例では、(1/4)サンプル単位の位置分解能で出
力出来る。補間フィルタ係数発生部1011は、上記出力デ
ータ位置情報(d)を基に補間係数を出力する。本原理図
では、補間フィルタ部1001をフリップフロップ２個の２
タップ構成にし、直線補間を行なうように２つの係数を
生成する。２つの係数のうち１つは割算回路1008の出力
結果(q)であり、割算回路1008はフリップフロップ1013
の出力結果(d)を１／(２のＳ乗)(本実施例では１／４)
に演算し、演算結果(q)を乗算回路1004へ出力する。ま
た、もう１つの係数は加算回路1006の出力結果であり、
加算回路1006は１から割算回路1008の演算結果(q)を引
算し、その引算結果を乗算回路1005へ出力する。次に、
補間フィルタ部1001について説明する。まず、入力デー
タ(k)は入力データイネーブル(j)のタイミングで入力さ
れ、フリップフロップ1002,1003の出力はそれぞれ(l),
(n)となる。そして、乗算回路1004,1005は、それぞれ
(l),(n)と補間フィルタ係数発生部1011からの係数との
乗算を行ない、(m)及び(o)を出力する。加算回路1007
は、乗算回路1004,1005の出力(m)と(o)を加算し、(p)を
出力する。フリップフロップ1009は、加算回路1007の出
力(p)を出力側データイネーブル(b)のタイミングで更新
し、(r)を出力する。以上のように、補間フィルタ部100
1は入力データイネーブル(j)のタイミングで入力される
入力データ(k)に対して直線補間を行ないながら、デー
タの間引きを行ない、サンプル数を７分の４に削減す
る。次に３分の４に拡大する時の説明をする。タイミン
グ図は図１２に示し、数値例は10進数で表している。図
１２においては、拡大・縮小係数(c)の値を３に設定して
いるところが前記縮小の場合と異なり、これにより図１
１と異なる出力が得られる。すなわち、拡大・縮小係数
(c)が３で常に８未満となるため、比較回路1015の出力
はLow信号になる。また、比較回路1016は加算回路1014
の加算結果(e)が２のＳ乗、すなわち本実施例では４以
上ならばHiを出力するため、(t)のようになる。よっ
て、ＡＮＤ回路1020は比較回路1016の比較結果(t)と出
力側データイネーブル(b)の論理積結果、つまり、入力
データイネーブル(j)を出力する。その結果、入力デー
タイネーブル(j)と出力データイネーブル(ｂ)の比率は
４分の５になり、また、補間フィルタ係数発生部1011及
び補間フィルタ部1001は、縮小時と同様に処理を行な
い、データの直線補間が行われるので、４分の５の拡大
処理が実現できる。すなわち、図１０に示す回路によ
り、式１に示す拡大・縮小率のサンプリング変換が実現
できる。式１は、図１０に示す拡大・縮小変換回路の拡
大・縮小率を示す式である。

【００３０】

【数１】

【００３１】以上、拡大・縮小変換回路の原理を説明し
たが、実際の回路ではＳとしてより大きな数値が必要で
ある。例えば、Ｓ＝11にすると拡大・縮小変換の時間軸
分解能は1/(2の11乗)＝1/2048となり、十分な分解能が
得られる。また、図１０では補間フィルタのタップ数を
２にしているが、フリップフロップと乗算回路を増や
し、タップ数を増やすことにより、拡大・縮小変換の精
度が向上する。この場合には、補間フィルタ係数発生部
1011もタップ数に応じた係数の組を発生させれば良い。
係数としては標本化関数に適当な窓関数を乗じたものが
良い結果が得られることが知られており、このようなデ
ジタルフィルタ処理については多くの文献があるので、
ここではその詳細は省略する。以上の拡大・縮小処理原
理から、拡大・縮小変換部113は出力データを出力端子11
4へ、入力データイネーブルをサンプルカウンタ部705及
びデシャフル読み出し制御信号発生部704へ出力する。

【００３２】デシャフリング書き込み制御信号発生部70
3及びデシャフリング読み出し制御信号発生部704は分離
処理部701から出力されるオーディオデータをビデオデ
シャフリング処理同様にＤＶ規格に沿ったマッピングを
しながらメモリ702へ書き込み、メモリ702から読み出す
制御を行い、本来のデータ順に並び替える処理を行う。
また、メモリ702は３フレーム分のデータを記憶する容
量を持ち、書き込み制御信号発生回路703は入力側フレ
ーム同期信号706に応じて３つのメモリ領域を切換える
ものとする。デシャフリング読み出し制御信号発生部70
4は、拡大・縮小変換部113からの入力データイネーブル
に応じてメモリ702からデシャフリングデータ711を拡大
・縮小変換部113へ出力するためのリードイネーブルを
生成し、メモリ702へ出力する。また、サンプルカウン
タ部705からのオーディオフレーム同期信号709により、
デシャフリングデータ読み出し処理のメモリ領域を切換
えると共にフレーム内アドレスのリセットを行なう。つ
まり、オーディオフレーム同期信号709により、フレー
ム単位の処理の区切りとする。サンプルカウンタ705
は、図９に示すように拡大・縮小変換部113からの入力
データイネーブルをカウントし、カウント値が分離処理
部701からのAF_SIZE708を２フレーム分遅延させた値に
等しくなったとき、カウンタをリセットすると同時にオ
ーディオフレーム同期信号709をデシャフル読み出し制
御信号部704と位相比較部118へ出力する。以上説明した
デシャフリング読み出し制御信号発生部704とサンプル
カウンタ705の動作により、１オーディオフレーム単位
でデータ数を管理しながらメモリ702からデータを読み
出しているので、データは途切れたり重複したりするこ
とはなく、ほぼ２フレーム遅れでメモリ702から出力さ
れる。位相比較部118はサンプルカウンタ部705からのオ
ーディオフレーム同期信号709とIEEE1394インターフェ
ース処理部107からの入力側フレーム同期信号706との位
相を比較し、位相差を拡大・縮小係数生成部119へ出力す
る。このとき、例えば、位相差はシステムクロックでカ
ウントし、オーディオフレーム同期信号709の位相がは
やい時＋表示、遅い時は−表示と定義する。拡大・縮小
係数生成部119は、位相比較部118からの位相差を基に拡
大・縮小係数710を生成し、拡大・縮小変換部113へ出力
する。このとき、拡大・縮小係数は位相差が＋の時、拡
大補正、位相差が−の時、縮小補正を行なう係数を出力
する。図１３に拡大・縮小係数特性の例を示す。図１３
の例では１つの特性のみ表示しているが、各システム別
及び各サンプリング周波数別に特性を作成し、モード毎
に分けても良い。以上のオーディオ処理により、入力さ
れたオーディオデータは、デシャフリングされ、拡大・
縮小され、システムクロックを分周した所定のサンプリ
ング周波数で出力されるため、ビデオの周波数にロック
した周波数でオーディオを出力することができる。ま
た、オーディオの処理に必要なデータイネーブルは、オ
ーディオ信号出力処理用分周回路116からのクロックイ
ネーブルを基に前段の拡大・縮小変換部113の入力側デー
タイネーブル、拡大・縮小変換部113の入力側データイネ
ーブルを基に前段のデシャフル読み出しコントロール部
704のリードイネーブルというように後段のイネーブル
を基に前段のイネーブルを生成するため、オーディオ処
理のメモリアクセスはデシャフリングで必要な１回で済
む。よって、メモリ702を他の用途と共用する場合でも
バンド幅及び容量を最小にすることが出来る。

【００３３】以上、ビデオ及びオーディオ信号処理を１
つのシステムクロックから作成したイネーブル信号で処
理することにより、見かけ上は複数のイネーブル信号で
動作しているものの、結果として、１つのクロックでシ
ステム全体が動作することとなる。

【００３４】本実施例によれば、従来例に示したように
複数のPLL、発振器を用いることなく、クロック発生回
路106が発生する単一のシステムクロックを用いてビデ
オ及びオーディオ信号をデコードすることが可能とな
る。この為、これらのディジタル回路をＬＳＩに集積化
する場合、設計効率の向上や、安定な動作を保証するこ
とが比較的安易に可能となる。さらに、クロックが一つ
ということでＬＳＩ設計時のタイミング設計、タイミン
グ検証が容易になる。さらに、クロック間のクロストー
クも解消され、ノイズの発生要因を抑えた基板設計が可
能となり、これらクロストーク、ノイズを抑えるための
基板設計技術や、干渉を防ぐための部品などを削減する
ことができる。また、PLLを用いないことから、PLL用の
外部ピンも削減でき、ＬＳＩの製造コストを抑えると同
時に、これを搭載する基板の部品点数も抑えることがで
き、製品コストの上昇を防ぐことが可能となる。さら
に、オーディオ信号処理部における拡大縮小処理におけ
るメモリの削減を削減でき、メモリを他の用途と共用す
る場合でもバンド幅及び容量を最小にすることが出来
る。

【００３５】次に第二の実施例について説明する。第一
の実施例では、フレーム毎に位相差を検出しているた
め、１，２フレームだけ見ると位相差が大きくて、数フ
レームまとめて見ると位相差が少なくなっているという
状態がある。例えば、図８のオーディオの規格におい
て、525-60システムのサンプリング周波数48kHzのlocke
d modeの時、入力フレーム同期信号の周期がaverageの1
601.60のサンプル数であった場合、AF_SIZEは1stフレー
ム1600サンプル、2ndフレームから5thフレームは1602サ
ンプルになり、平均すると1601.60でaverageと同じサン
プル数となる。

【００３６】このような時、第一の実施例では、1stフ
レームの位相差、つまり、入力フレーム同期信号の周期
1601.60と1stフレームサンプル数1600の周期との位相差
(1.60サンプル)を検出し、拡大・縮小係数に反映させ、
５フレーム単位で見ると位相差は０であるにも関わら
ず、デシャフリング後のデータを補正してしまう。ま
た、補正を行なうことによって位相差が０になる時が無
くなり、実際には補正をしなくても同期するところが毎
フレーム補正が必要になってしまう。

【００３７】よって、以上の不具合無くすための第二の
実施例について説明する。図１５は、本発明の第二の実
施例における構成の一例を示したものであり、その動作
について説明する。図１５において、1501は平均化手段
である平均化処理部であり、その他の部分は図１と同じ
である。つまり、図１の実施例に平均化処理部1501を追
加した構成である。図１６に平均化処理部1501の構成例
を示し、その動作について説明する。図１６は平均化処
理部1501の構成例を表し、1601,1602,1603,1604,1605,1
606,1615はフレーム遅延処理部、1616,1617は加算回
路、1618,1619は割算回路、1620はセレクタ部である。
また、図では省略しているが、前記フレーム遅延処理部
と同じ処理をするものが８個、点線のところにあり、そ
れぞれフレーム処理部1607,1608,1609,1610,1611,1612,
1613,1614とし、それぞれの遅延結果は加算回路1618へ
出力している。

【００３８】まず、フレーム遅延処理部1601から1615
は、位相比較部118からの位相差を順次フレーム遅延処
理し出力する。加算回路1616はフレーム遅延処理部1601
から1605までの出力を全て加算し、加算結果を割算回路
1618へ出力する。加算回路1617はフレーム遅延処理部16
06から1615までの出力と加算回路1616の出力を全て加算
し、加算結果を割算回路1619へ出力する。つまり、加算
回路1617はフレーム遅延処理部1601から1615までの出力
を全て加算し、加算結果を割算回路1619へ出力すること
となる。割算回路1618は加算回路1616の出力を１／５に
し、セレクタ部1620へ出力する。割算回路1619は加算回
路1617の出力を１／１５にし、セレクタ部1620へ出力す
る。セレクタ部1620は、オーディオデコード処理部112
からのmode信号より、mode信号が525-60システムでサン
プリング周波数48kHzならば、割算回路1618の割算結果
を拡大・縮小係数生成部119へ出力し、mode信号が525-60
システムでサンプリング周波数32kHzならば、割算回路1
619の割算結果を拡大・縮小係数生成部119へ出力する。

【００３９】つまり、平均化処理部1501は、例えば、52
5-60システムでサンプリング周波数48kHzならば、位相
比較部118からの位相差の1フレーム遅延から５フレーム
遅延までを全て加算し、加算結果を１／５することによ
り、入力フレーム同期信号の周期が1601.60サンプルでl
ocked modeの場合、位相差を０にする事が出来る。ま
た、525-60システムでサンプリング周波数32kHzの時も
フレーム同期信号の周期が1067.73サンプルでlocked mo
deの場合、位相差を０にすることが出来る。さらに、本
実施例の構成例では記載されていないが、その他のモー
ド、つまり、525-60システムのサンプリング周波数44.1
kHzや625-50システムの場合でもタップ数を増減し、各
モードに合った平均化処理をし、1フレームのみ位相差
が発生するような短い時間の変動にも、１フレームのみ
位相差を設けるのではなく、その後の数フレームに渡っ
て平均化した位相差を出力することによって、急な補正
を無くすことが出来る。以上の第二の実施例によれば、
第一の実施例と同様の効果が得られ、さらに、平均化処
理を追加することによって、オーディオ処理の拡大・縮
小係数が安定し、効果的なサンプリング変換をすること
が出来る。

【００４０】次に、上記実施例において説明したディジ
タル信号処理装置を適用した記録装置の一例であるハー
ドディスクレコーダについて、図１４を用いて、説明す
る。

【００４１】図１４において、図１と同じ番号を付した
ものは同様の機能を有するものであり、説明を省略す
る。1401は衛星放送のチューナ等から出力されるデー
タ、つまり、IEEE1394以外の形式のデータであるアナロ
グ信号やＢＴ６５６に従ったディジタル信号の入力を行
うアナログ入力端子、Ｓ入力端子、又はディジタル入力
端子である。1402はビデオ信号処理やオーディオ信号処
理を行うビデオ／オーディオ信号処理回路、1404はビデ
オ／オーディオ信号処理回路1402とＤＶデコーダ1の出
力を選択するスイッチである。1406は、スイッチ1404に
より選択されたデータをMPEG2により圧縮し、記録媒体
であるハードディスク（HDD）1407に記録するMPEG圧縮
伸張処理回路である。なお、MPEG圧縮伸張処理回路も、
CXO106から出力された基準クロックによって動作する。
HDD1407に記録された信号は読み出され、MPEG圧縮伸張
処理回路1406にて伸張される。1405は、スイッチ1404に
より選択されたデータとMPEG圧縮伸張処理回路1406から
出力されたデータのいずれか１つを選択するスイッチで
ある。1408はスイッチ1405から出力されたデータを外部
に出力する出力端子である。なお、スイッチ1404とスイ
ッチ1405をまとめてスイッチ回路1403と呼ぶ。

【００４２】本実施例におけるハードディスクレコーダ
の動作は以下のとおりである。まず、衛星放送のチュー
ナ等から入力端子1401にビデオ信号及びオーディオ信号
が入力され、ビデオ／オーディオ信号処理回路1402にて
変換処理され、所定の信号形式(例えば、BT656)にし
て、出力される。また、IEEE1394形式で出力されたビデ
オ／オーディオデータは、上述の実施例において述べた
ように、IEEE1394インターフェース107、ＤＶデコーダ
により処理され、外部から入力された信号とは非同期な
基準クロック106に同期し、かつ、オーディオ信号がビ
デオ信号に同期したロックモードに従った信号が得られ
る。スイッチ1404において、いずれかの信号を選択す
る。この選択は、信号が入力された方を自動的に検知し
て切り換えるものであっても良いし、不図示のユーザー
により指示される、どちらを選択するかの選択ボタンに
従って切り換えを行っても良い。スイッチ1404により選
択されたデータは、MPEG圧縮伸張処理回路1406にて圧縮
され、不図示の記録手段により、圧縮データが記録媒体
であるハードディスク（HDD）1407に記録される。HDD14
07に記録された信号は読み出され、MPEG圧縮伸張処理回
路1406にて伸張される。なお、ＤＶ規格に従って圧縮さ
れたデータは、MPEG2に比較して圧縮率が低いため、MPE
G2に従って圧縮を行うことにより圧縮比の高い、記録効
率の良い圧縮データが得られる。HDD1407に記録された
圧縮データは読み出され、MPEG圧縮伸張処理回路1406に
て伸張される。スイッチ1405は、スイッチ1404により選
択されたデータとMPEG圧縮伸張処理回路1406から出力さ
れたデータのいずれか１つを選択する。この選択も、信
号が入力された方を自動的に検知して切り換えるもので
あっても良いし、不図示の選択ボタンに従って切り換え
るものであってもどちらでもよい。

【００４３】選択された信号は、ビデオ／オーディオ出
力端子1408からＴＶなどの表示機能や記録機能を有する
機器に出力され再生される。なお、出力の際にはHi Vis
ionTVに適した信号に変換したり、NTSCからPALへの信号
変換処理を施しても良い。なお、HDD1407から読み出し
た圧縮データをIEEE1394インターフェースにより外部へ
出力してパソコンに供給させることができる。本実施例
によれば、ＤＶデコーダ1の出力はビデオ信号とオーデ
ィオ信号の周波数がロックして出力できるので、ＤＶ規
格のアンロックモードに対応していないMPEG圧縮・伸張
回路においても、圧縮・伸張処理が可能であり、ビデオ
信号、オーディオ信号を正しく再生できるという効果が
ある。さらに、上述した実施例と同様に、本実施例にお
けるＤＶデコーダは１クロックの発振器で処理でき、PL
Lを使用しないため、他のMPEG圧縮伸張処理回路やIEEE1
394などとともにDVデコーダを用いたシステムを構築す
る場合に、クロックによる妨害を低減でき、基盤を設計
する場合の制約が緩和されるため、設計の自由度を高く
できるという効果があり、ＨＤＤレコーダなどのシステ
ム製品においても、１クロックにより処理するＤＶデコ
ーダの使用は有意義である。なお、MPEG圧縮伸張処理回
路をＤＶデコーダとともに集積化し、発振器をＤＶデコ
ーダとMPEG圧縮伸張処理回路を共用すれば、さらなる回
路の簡素化を図ることでき、システム全体のトータルの
コストを抑えることができる。

【００４４】なお、本実施例においてはハードディスク
レコーダについて説明したが、記録媒体はＨＤＤに限ら
ず、ＤＶＤなどの他の媒体であってもよい。

【００４５】

【発明の効果】以上説明した通り、本発明によれば、従
来例に示したように複数のPLL、発振器を用いることな
く、単一の非同期クロックを用いてビデオ及びオーディ
オ信号をデコードすることが可能な装置において、オー
ディオ信号処理部における拡大縮小処理におけるメモリ
の削減を削減でき、メモリを他の用途と共用する場合で
もバンド幅及び容量を最小にすることが出来る。

【００４６】また、平均化処理を追加することにより、
オーディオ処理の拡大・縮小係数が安定し、効果的なサ
ンプリング変換をすることが出来る。

【図面の簡単な説明】

【図１】 本発明によるディジタル信号処理装置の第１
実施形態を示すブロック図である。

【図２】 図１のビデオデコード処理部109の詳細を示
すブロック図である。

【図３】 図１のビデオ信号同期処理部110の詳細を示
すブロック図である。

【図４】 図１のビデオ信号同期処理部110におけるデ
シャフリング動作の詳細を示す説明図である。

【図５】 図３のビデオ信号同期処理部110におけるデ
シャフリング動作を示すタイミングチャートである。

【図６】 図３のビデオ信号同期処理部110におけるフ
レームシンクロ動作を示すタイミングチャートである。

【図７】 図１のオーディオ処理部104の詳細を示すブ
ロック図である。

【図８】 ＤＶ規格におけるオーディオ信号規格の概要
を示す説明図である。

【図９】 図７のオーディオ処理部104における同期の
動作を示すタイミングチャートである。

【図１０】 図７の拡大・縮小変換部113の変換原理を
示す回路図である。

【図１１】 図１０の拡大・縮小変換部113の縮小変換
原理を示すタイミング図である。

【図１２】 図１０の拡大・縮小変換部113の拡大変換
原理を示すタイミング図である。

【図１３】 図７の拡大・縮小係数生成部119の拡大・縮
小係数特性を示す説明図である。

【図１４】 本発明において述べたＤＶデコーダ1を用
いたハードディスクレコーダを示す図である。

【図１５】 本発明によるディジタル信号処理装置の第
２実施形態を示すブロック図である。

【図１６】 図１５の平均化処理部1501の平均化処理を
示す回路図である。

【符号の説明】

1…DVデコーダ。 102…入力処理部。 103…ビデオ処理部。 104…オーディオ処理部。 105…分周部。 106…固定クロック発生部。 107…IEEE1394インターフェース処理部。 108…信号分離処理部。 109…ビデオデコード処理部。 110…ビデオ信号同期処理部。 111…ビデオ信号出力端子。 112…オーディオデコード処理部。 113…拡大・縮小変換部。 114…オーディオ信号出力端子。 115…入力信号処理用分周回路。 116…オーディオ信号出力処理用分周回路。 117…ビデオ出力フレーム同期発生用分周回路。 118…位相比較部。 119…拡大・縮小係数生成部。 201…SRAM。 202…SRAMコントロール。 203…可変長符号処理部。 204…VLD変換テーブル。 205…逆量子化処理部。 206…逆重み付け処理部。 207…逆離散コサイン変換処理部。 208…SRAM。 301…メモリ。 302…デシャフリング書き込み制御信号発生部。 303…シンクロ読み出し制御信号発生部。 701…分離処理部。 702…メモリ。 703…デシャフリング書き込み制御信号発生部。 704…デシャフリング読み出し制御信号発生部。 705…サンプルカウンタ部。 706…入力側フレーム同期信号。 707…入力オーディオデータ。 708…AF_SIZE。 709…オーディオフレーム同期信号。 710…拡大・縮小係数。 711…デシャフリングデータ。 712…拡大・縮小変換後オーディオデータ。 1001…補間フィルタ部。 1002…フリップフロップ。 1003…フリップフロップ。 1004…乗算回路。 1005…乗算回路。 1006…加算回路。 1007…加算回路。 1008…割算回路。 1009…フリップフロップ。 1011…補間フィルタ係数発生部。 1012…出力位置情報発生部。１０１３…フリップフロッ
プ。 1014…加算回路。 1015…比較回路。 1016…比較回路。 1017…ＡＮＤ回路。 1018…遅延処理部。 1019…ＯＲ回路。 1020…ＡＮＤ回路。 1401…入力端子。 1402…ビデオ／オーディオ信号処理回路。 1403…スイッチ回路。 1404…スイッチ。 1405…スイッチ。 1406…MPEG圧縮伸張処理回路。 1407…ハードディスク。 1408…出力端子。 1501…平均化処理部。 1601…フレーム遅延処理部。 1602…フレーム遅延処理部。 1603…フレーム遅延処理部。 1604…フレーム遅延処理部。 1605…フレーム遅延処理部。 1606…フレーム遅延処理部。 1607…フレーム遅延処理部。 1608…フレーム遅延処理部。 1609…フレーム遅延処理部。 1610…フレーム遅延処理部。 1611…フレーム遅延処理部。 1612…フレーム遅延処理部。 1613…フレーム遅延処理部。 1614…フレーム遅延処理部。 1615…フレーム遅延処理部。 1616…加算回路。 1617…加算回路。 1618…割算回路。 1619…割算回路。 1620…セレクタ部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 公一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 長里 勝美 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 細野 篤史 東京都小平市上水本町五丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5C053 FA22 FA23 FA25 GB05 GB11 GB18 GB21 GB37 HA01 HA33 JA01 JA12 KA05 KA18 5J064 AA04 BB09 BC01 BC02 BC14 BC15 BC21 BD03

Claims (7)

【特許請求の範囲】
1. 【請求項１】同期用時間情報が付加されたビデオ信号と
   オーディオ信号を処理して出力するディジタル信号処理
   装置において、 該同期用時間情報を参照しないで基準クロックを発生す
   るクロック発生手段と、 該基準クロックを基にオーディオ出力用クロックイネー
   ブル信号を発生する出力クロックイネーブル生成手段
   と、 該基準クロックで動作し、入力されたビデオ信号のデコ
   ード処理を行い、かつ、入力側ビデオ信号データと、該
   基準クロックを分周して得られる出力用フレーム基準タ
   イミングの同期化をフレーム単位で行うビデオ信号処理
   手段と、 該基準クロックで動作し、オーディオ信号のデコード処
   理を行い、かつ、該同期用時間情報を基に得られる入力
   側フレーム基準タイミングと該基準クロックを分周して
   得られるオーディオフレーム基準タイミングとの位相差
   を検出し、該位相差に応じて、サンプル数を補正するサ
   ンプリング変換処理を行うオーディオ信号処理手段とを
   有し、 前記オーディオ信号処理手段は、 メモリを用いてオーディオ信号のデシャフリングを行な
   うデシャフリング手段と、 該デシャフリング手段の出力をサンプリング変換するサ
   ンプリング変換手段と、 該出力用クロックイネーブル信号を基にサンプリング変
   換の変換係数に応じて、該メモリからの読み出し用イネ
   ーブル信号を発生させる読み出しイネーブル生成手段
   と、を有することを特徴とするディジタル信号処理装
   置。
2. 【請求項２】同期用時間情報が付加され所定のデータ量
   をパケット単位として転送されたＤＶ圧縮信号をデコー
   ド処理して出力するＤＶデコーダであって、 該同期用時間情報を参照しないで基準クロックを発生す
   るクロック発生手段と、 該基準クロックを基にオーディオ出力用クロックイネー
   ブル信号を発生する出力クロックイネーブル生成手段
   と、 該基準クロックで動作し、入力されたビデオ信号のデコ
   ード処理を行い、かつ、入力側ビデオ信号データと、該
   基準クロックを分周して得られる出力用フレーム基準タ
   イミングの同期化をフレーム単位で行うビデオ信号処理
   手段と、 該基準クロックで動作し、オーディオ信号のデコード処
   理を行い、かつ、該同期用時間情報を基に得られる入力
   側フレーム基準タイミングと該基準クロックを分周して
   得られるオーディオフレーム基準タイミングとの位相差
   を検出し、該位相差に応じて、サンプル数を補正するサ
   ンプリング変換処理を行うオーディオ信号処理手段とを
   有し、 前記オーディオ信号処理手段は、 メモリを用いてオーディオ信号のデシャフリングを行な
   うデシャフリング手段と、 該デシャフリング手段の出力をサンプリング変換するサ
   ンプリング変換手段と、 該出力用クロックイネーブル信号を基にサンプリング変
   換の変換係数に応じて、該メモリからの読み出し用イネ
   ーブル信号を発生させる読み出しイネーブル生成手段
   と、を有することを特徴とするＤＶデコーダ。
3. 【請求項３】同期用時間情報が付加されたビデオ信号と
   オーディオ信号を処理して出力するディジタル信号処理
   装置において、 該同期用時間情報を参照しないで基準クロックを発生す
   るクロック発生手段と、 該基準クロックで動作し、入力されたビデオ信号のデコ
   ード処理を行い、かつ、入力側ビデオ信号データと、該
   基準クロックを分周して得られる出力用フレーム基準タ
   イミングの同期化をフレーム単位で行うビデオ信号処理
   手段と、 該基準クロックで動作し、オーディオ信号のデコード処
   理を行い、かつ、該同期用時間情報を基に得られる入力
   側フレーム基準タイミングと該基準クロックを分周して
   得られるオーディオフレーム基準タイミングとの位相差
   を検出し、該位相差に応じて、サンプル数を補正するサ
   ンプリング変換処理を行うオーディオ信号処理手段とを
   有し、 前記オーディオ信号処理手段は、前記位相差の平均化を
   行なう平均化手段を有し、該平均化手段の出力に応じた
   変換係数で前記サンプリング変換を行なうことを特徴と
   するディジタル信号処理装置。
4. 【請求項４】 同期用時間情報が付加され所定のデータ
   量をパケット単位として転送されたＤＶ圧縮信号をデコ
   ード処理して出力するＤＶデコーダであって、 該同期用時間情報を参照しないで基準クロックを発生す
   るクロック発生手段と、 該基準クロックで動作し、入力されたビデオ信号のデコ
   ード処理を行い、かつ、入力側ビデオ信号データと、該
   基準クロックを分周して得られる出力用フレーム基準タ
   イミングの同期化をフレーム単位で行うビデオ信号処理
   手段と、 該基準クロックで動作し、オーディオ信号のデコード処
   理を行い、かつ、該同期用時間情報を基に得られる入力
   側フレーム基準タイミングと該基準クロックを分周して
   得られるオーディオフレーム基準タイミングとの位相差
   を検出し、該位相差に応じて、サンプル数を補正するサ
   ンプリング変換処理を行うオーディオ信号処理手段とを
   有し、 前記オーディオ信号処理手段は、前記位相差の平均化を
   行なう平均化手段を有し、該平均化手段の出力に応じた
   変換係数で前記サンプリング変換を行なうことを特徴と
   するＤＶデコーダ。
5. 【請求項５】請求項１に記載のディジタル信号処理装置
   において、 前記オーディオ信号処理手段は、前記位相差の平均化を
   行なう平均化手段を有し、該平均化手段の出力に応じた
   変換係数で前記サンプリング変換を行なうことを特徴と
   するディジタル信号処理装置。
6. 【請求項６】請求項２に記載のＤＶデコーダと、 前記オーディオ信号処理手段は、前記位相差の平均化を
   行なう平均化手段を有し、該平均化手段の出力に応じた
   変換係数で前記サンプリング変換を行なうことを特徴と
   するＤＶデコーダ。
7. 【請求項７】請求項２、４、６のいずれか1項に記載の
   ＤＶデコーダと、 該ＤＶデコーダから出力されたビデオ信号とオーディオ
   信号を圧縮して圧縮データを生成するデータ圧縮手段
   と、 該データ圧縮手段より出力された圧縮データを光ディス
   ク等の媒体に記録する記録手段と、を備えたことを特徴
   とする記録装置。