JP2003280172A - 半導体装置用フォトマスク - Google Patents

半導体装置用フォトマスク

Info

Publication number
JP2003280172A
JP2003280172A JP2002079259A JP2002079259A JP2003280172A JP 2003280172 A JP2003280172 A JP 2003280172A JP 2002079259 A JP2002079259 A JP 2002079259A JP 2002079259 A JP2002079259 A JP 2002079259A JP 2003280172 A JP2003280172 A JP 2003280172A
Authority
JP
Japan
Prior art keywords
pattern
photomask
semiconductor device
mask
classified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002079259A
Other languages
English (en)
Inventor
Mitsuaki Morigami
光章 森上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002079259A priority Critical patent/JP2003280172A/ja
Publication of JP2003280172A publication Critical patent/JP2003280172A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】半導体装置の2層以上の異なる層のフォトリソ
グラフィ工程に対応した複数のマスクパターンを1枚の
フォトマスク内に領域を分けて形成する場合であれ、パ
ターン精度を高く維持して且つ、製造コストも削減する
ことのできる半導体装置用フォトマスクを提供する。 【解決手段】上記フォトマスクを、半導体装置の主に配
線層の形成に用いられるライン系のパターン特性を持つ
マスクパターン1、2、5、7を搭載したフォトマスク
と、半導体装置の主に接続孔の形成に用いられるホール
系のパターン特性を持つマスクパターン3、4、6、8
を搭載したフォトマスクとに分類する。このように分類
することにより、パターン形状や補正内容の異なるマス
クパターンを混在させずにすみ、パターン精度を高く維
持することができ、且つ製造コストも削減することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
プロセスにおけるリソグラフィ工程で使用される半導体
装置用フォトマスクに関する。
【0002】
【従来の技術】近年の半導体装置の高集積化に伴い、半
導体装置製造プロセスにおいても、その微細加工技術が
益々重要になってきている。その中でも例えば、半導体
回路パターンをフォトマスクを介して転写露光し、現像
により感光剤パターンを形成するフォトリソグラフィ工
程に関しては、形成する感光剤パターンを精度良く形成
することが重要である。特に、半導体装置の集積度が上
がるにつれて、形成パターンの最小寸法が小さくなり、
それに伴い転写露光に使用するフォトマスクの精度も厳
しくなっており、それゆえフォトマスク1枚当たりの値
段も高くなる傾向にある。また、前記フォトリソグラフ
ィ工程においては、パターンの転写露光工程数と同数の
フォトマスクが必要となり、かつフォトマスクの単価の
上昇もあり、製造工程においてこうしたフォトマスクの
もたらすコストの問題が無視できないものとなってきて
いる。
【0003】そこで、フォトマスクの製造コストを抑え
るために、1枚のフォトマスクに複数の加工に対応した
パターンを配置し、複数のフォトリソグラフィ工程を1
枚のフォトマスクで補う方法が検討されている。
【0004】このようなフォトマスクの一例として、例
えば特開平5−313348号公報には、1枚のフォト
マスクに1層分の加工に対応したパターン領域を一定方
向に90度単位で回転させた位置関係で4層分配置する
方法なども提案されている。すなわちこのフォトマスク
では、まずは図4(a)に示すように、フォトマスクの
「A」の部分を正方向で使用して、それに応じた回路パ
ターンの加工を行う。次に図4(b)に示すように、こ
のフォトマスクを90度回転させて、フォトマスクの
「B」の部分を使用して、それに応じた次工程の回路パ
ターンの加工を行う。以下同様に、それぞれ図4
(c)、(d)に示すように、当該フォトマスクを順次
90度回転させて、フォトマスクの「C」及び「D」の
部分をそれぞれ使用した回路パターンの加工を行う。こ
れにより、半導体装置の例えば図4(a)の「A」のパ
ターンが形成された領域に対応して、A→B→C→Dの
順に回路パターンの加工が行われる。
【0005】このようなフォトマスクによれば、1工程
につき1枚のフォトマスクが必要な方法と比較して、半
導体素子の製造に必要なフォトマスクの枚数を大幅に削
減でき、フォトマスクに起因するコストを削減すること
ができる。
【0006】
【発明が解決しようとする課題】ところで、フォトマス
クの製造段階において、電子ビームによりフォトマスク
上にパターンを描画形成する際、フォトマスク基板上の
感光剤に入射した電子ビームの散乱等によるパターンや
寸法の劣化を防ぐため、パターンの形状や寸法に応じ
て、電子ビーム入射量や入射形状の補正を行うことが必
要である。これは、電子ビームの代わりにレーザー光に
よるパターン描画形成を行う場合でも同様である。しか
し、上述のように、1枚のフォトマスク上に複数層分の
パターンを領域を分けて配置する場合には、例えば配線
層の形成に用いられるライン系のパターンや、接続孔の
形成に用いられるホール系のパターンなど、パターン形
状の大きく異なるものが混在して配置されるのが普通で
ある。そしてこの場合には、それぞれのパターンに適し
た補正内容も自ずと異なるため、最適な補正結果が得ら
れず、結局はパターン精度の劣化につながることとな
る。また、このようなフォトマスク上のパターン精度の
劣化を避けるべく、1枚のフォトマスクパターンを形成
する際に、フォトマスクの各層分の領域毎に異なった描
画を行い、異なった補正を行うことは、フォトマスク作
成のコスト増加につながり、望ましくない。
【0007】本発明はこうした実情に鑑みてなされたも
のであり、その目的は、複数のマスクパターンを1枚の
フォトマスク内に領域を分けて形成する場合であれ、パ
ターン精度を高く維持して且つ、製造コストも削減する
ことのできる半導体装置用フォトマスクを提供すること
にある。
【0008】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項1に記載の発明は、半導体装置の2層以上の異なる層
のフォトリソグラフィ工程に対応した複数の且つ共通の
パターン特性を有するマスクパターンが1枚のフォトマ
スク内に領域を分けて形成されてなることをその要旨と
する。
【0009】上記構成によれば、共通のパターン特性を
有するマスクパターンを1枚のフォトマスク内に複数形
成することとしたため、この1枚のフォトマスクについ
ては共通の手法を用いてパターンの描画形成を行うこと
ができ、またそれら描画形成したパターンについての補
正を行うことができる。したがって、たとえ1枚のフォ
トマスク内に上記複数のマスクパターンを形成する場合
であれ、それら全てのパターンについてのパターン精度
は高く維持されるとともに、その製造コストも好適に削
減することができるようになる。そして勿論、半導体装
置の製造に必要とされるフォトマスクの枚数も減らすこ
とができるため、その意味でもコスト削減に有効であ
る。
【0010】請求項2に記載の発明は、請求項1記載の
半導体装置用フォトマスクにおいて、前記共通のパター
ン特性を有するマスクパターンが、パターン形状の共通
なマスクパターン、及び描画形成に際して採用される補
正手法が共通なマスクパターンの少なくとも一方である
ことをその要旨とする。
【0011】マスクパターンのパターン特性としては、
パターン形状が共通であること、あるいは描画形成に際
して採用される補正手段が共通であること、の主として
2点がそのパターン精度を高く維持する上で有効であ
る。したがって、1枚のフォトマスク内に複数のマスク
パターンを混在させる場合であれ、これら2点の少なく
とも一方が満足されるかたちでマスクパターンの形成が
行われる上記構成によれば、より的確にパターン精度の
維持を図ることができるようになる。
【0012】請求項3に記載の発明は、半導体装置の2
層以上の異なる層のフォトリソグラフィ工程に対応した
複数のマスクパターンがそれぞれ1枚のフォトマスク内
に領域を分けて形成される半導体装置用フォトマスクで
あって、前記各1枚のフォトマスク内に形成される複数
のマスクパターンが各々同一のパターン特性を有するも
のとして分類されてなることをその要旨とする。
【0013】上記構成によれば、複数枚のフォトマスク
が必要とされる場合であれ、それら各フォトマスクは、
上記請求項1に記載のフォトマスクの態様でその分類が
なされる。したがってこの場合も、請求項1記載のフォ
トマスクによる作用効果と同様に、パターン精度の維
持、並びにコストの削減が図られるようになる。
【0014】請求項4に記載の発明は、請求項3記載の
半導体装置用フォトマスクにおいて、前記分類されるパ
ターン特性が前記マスクパターンのパターン形状による
ものであることをその要旨とする。
【0015】上述のように、マスクパターンのパターン
特性としては、パターン形状が共通であることが、その
パターン精度を高く維持する上で、またコスト的にも有
効である。このため、パターン形状によって上記の分類
を行うこの構成によれば、より的確にパターン精度の維
持、並びにコスト削減が図られるようになる。
【0016】請求項5に記載の発明は、請求項3記載の
半導体装置用フォトマスクにおいて、前記分類されるパ
ターン特性が前記マスクパターンの描画形成に際して採
用される補正手法によるものであることをその要旨とす
る。
【0017】これも上述のように、マスクパターンのパ
ターン特性としては、描画形成に際して採用される補正
手法が共通であることが、そのパターン精度を高く維持
する上で、またコスト的にも有効である。このため、こ
うした補正手法によって上記の分類を行うこの構成によ
っても、より的確にパターン精度の維持、並びにコスト
削減が図られるようになる。
【0018】請求項6に記載の発明は、請求項4または
5記載の半導体装置用フォトマスクにおいて、前記分類
が、前記半導体装置の主に配線層の形成に用いられるラ
イン系のパターン特性を持つものと、前記半導体装置の
主に接続孔の形成に用いられるホール系のパターン特性
を持つものとの別に行われることをその要旨とする。
【0019】上記構成によれば、半導体装置の主に配線
層の形成に用いられるライン系のパターン特性を持つも
のと、半導体装置の主に接続孔の形成に用いられるホー
ル系のパターン特性を持つものとで、上記の分類がなさ
れる。特に、これらライン系のパターンとホール系のパ
ターンでは、その描画形成方法、補正方法が大きく異な
るため、少なくともこれらパターンが混在されないこと
で、そのパターン精度もより高く維持されるようにな
る。
【0020】請求項7に記載の発明は、請求項3記載の
半導体装置用フォトマスクにおいて、前記分類されるパ
ターン特性が前記半導体装置の1層分の露光領域全体の
面積に占める露光光透過部の面積の割合であることをそ
の要旨とする。
【0021】一般に、ホール系のパターンを持つマスク
は、開口部(遮光光透過部)よりも遮光部の面積が大き
くなる傾向にある。一方、ライン系のパターンを持つマ
スクは、これとは逆の傾向になり易い。したがって基本
的には、上記構成(分類手法)によっても、上記ライン
系のパターンとホール系のパターンとの混在を避けるこ
とができるようになる。
【0022】請求項8に記載の発明は、請求項7記載の
半導体装置用フォトマスクにおいて、前記半導体装置の
1層分の露光領域全体の面積に占める露光光透過部の面
積の割合が半分未満か否かで前記分類が行われることを
その要旨とする。
【0023】例えばホール系のパターンについて考えた
場合、同じサイズのホールが2次元的に連続して配設さ
れる場合、その開口部(遮光光透過部)と遮光部との面
積の割合(比)は最大でも50%となる。しかしこれで
は遮光部同士の連結が困難であるため、同ホール系のパ
ターンでは、上記割合も例えば45%など、半分未満で
ある必要がある。この点、上記構成によれば、こうした
実情をふまえて、上記ライン系のパターンとホール系の
パターンとの分類が可能になる。
【0024】
【発明の実施の形態】以下、本発明にかかる半導体装置
用フォトマスクの一実施形態について、図面を参照しつ
つ説明する。
【0025】図1(a)及び(b)に、本実施形態のフ
ォトマスクについてその一例を示す。これら図1(a)
及び(b)に示されるように、本実施形態のフォトマス
クでは、半導体装置の2層以上の異なる層のフォトリソ
グラフィ工程に対応した複数のマスクパターンがそれぞ
れ1枚のフォトマスク内に領域を分けて形成されるフォ
トマスクである。しかも、前記それぞれ1枚のフォトマ
スク内に形成される複数のマスクパターンはそれぞれ同
一のパターン特性を有するものに分類されている。
【0026】具体的な分類としては、図1(a)に示す
加工パターン(1、2、5、7)を搭載したものと、図
1(b)に示す加工パターン(3、4、6、8)を搭載
したものとに分類する。ここで、図1(a)に示す加工
パターン(1、2、5、7)とは、半導体装置の主に配
線層の形成に用いられるライン系のパターン特性を持つ
もので、図1(b)に示す加工パターン(3、4、6、
8)とは、半導体装置の主に接続孔の形成に用いられる
ホール系のパターン特性を持つものである。
【0027】次に、こうした本実施形態のフォトマスク
を用いた半導体装置の製造手順(フォトリソグラフィ工
程)の実際について、図2を併せ参照しながら説明す
る。ここでは、半導体装置の製造プロセスにおいて、図
1に例示したフォトマスクの各パターンを用いての、以
下に示す8回の露光、現像工程があると仮定する。
【0028】1.素子分離工程 2.ゲート形成工程 3.トランジスタ形成用注入工程 4.コンタクトホール(接続孔)形成工程 5.第1メタル形成(配線)工程 6.第2ビアホール(接続孔)工程 7.第2メタル形成(配線)工程 8.パッド工程 そして、このような8つの工程に対し、図1に例示した
フォトマスクの各パターンを、図2に示す態様にて順次
使用する。
【0029】すなわち、まず上記1.素子分離工程の露
光に際しては、この工程はライン系のパターン特性を持
つ加工パターンであるので、ライン系のパターン特性に
分類した図1(a)のフォトマスクを使用する。そし
て、露光装置に装備されているレクチル等のブラインド
機構を図2(A)にハッチングを付した部分のように用
いて、この工程では使用しないマスクパターン2、5、
7の部分を遮光し、マスクパターン1の部分のみを露光
に使用して素子分離工程の加工を行う。
【0030】次に、上記2.ゲート形成工程の露光に際
しても同様に、この工程はライン系のパターン特性を持
つ加工パターンであるので、ライン系のパターン特性に
分類した図1(a)のフォトマスクを使用する。そして
同様に、露光装置に装備されているレクチル等のブライ
ンド機構を図2(B)にハッチングを付した部分のよう
に用いて、この工程では使用しないマスクパターン1、
5、7の部分を遮光し、マスクパターン2の部分のみを
露光に使用してゲート形成工程の加工を行う。
【0031】次に、上記3.トランジスタ形成用注入工
程の露光に際しては、これがホール系のパターン特性で
あるとして、図1(b)のフォトマスクを使用する。こ
の場合も、露光装置に装備されているレクチル等のブラ
インド機構を図2(C)にハッチングを付した部分のよ
うに用いて、この工程では使用しないマスクパターン
4、6、8の部分を遮光し、マスクパターン3の部分の
みを露光に使用してトランジスタ形成用注入工程の加工
を行う。
【0032】さらに、上記4.コンタクトホール形成工
程の露光に際しては、この工程はホール系のパターン特
性を持つ加工パターンであるので、ここでもホール系の
パターン特性に分類した図1(b)のフォトマスクを使
用する。そして、露光装置に装備されているレクチル等
のブラインド機構を図2(D)にハッチングを付した部
分のように用いて、この工程では使用しないマスクパタ
ーン3、6、8の部分を遮光し、マスクパターン4の部
分のみを露光に使用してコンタクト形成工程の加工を行
う。
【0033】また、上記5.第1メタル形成(配線)工
程の露光に際しては、この工程はライン系のパターン特
性を持つ加工パターンであるので、ライン系のパターン
特性に分類した図1(a)のフォトマスクを使用する。
そして、ここでも露光装置に装備されているレクチル等
のブラインド機構を図2(E)にハッチングを付した部
分のように用いて、この工程では使用しないマスクパタ
ーン1、2、7の部分を遮光し、マスクパターン5の部
分のみを露光に使用して第1メタル形成工程の加工を行
う。
【0034】また、上記6.第2ビアホール形成工程の
露光に際しては、この工程はホール系のパターン特性を
持つ加工パターンであるので、ホール系のパターン特性
に分類した図1(b)のフォトマスクを使用する。そし
て、露光装置に装備されているレクチル等のブラインド
機構を図2(F)にハッチングを付した部分のように用
いて、この工程では使用しないマスクパターン3、4、
8の部分を遮光し、マスクパターン6の部分のみを露光
に使用して第2ビアホール形成工程の加工を行う。
【0035】さらに、上記7.第2メタル形成(配線)
工程に際しては、この工程はライン系のパターン特性を
持つ加工パターンであるので、ライン系のパターン特性
に分類した図1(a)のフォトマスクを使用する。そし
て、露光装置に装備されているレクチル等のブラインド
機構を図2(G)にハッチングを付した部分のように用
いて、この工程では使用しないマスクパターン1、2、
5の部分を遮光し、マスクパターン7の部分のみを露光
に使用して第2メタル形成工程の加工を行う。
【0036】そして、上記8.パッド工程の露光に際し
ては、これがホール系のパターン特性であるとして、図
1(b)のフォトマスクを使用する。そしてこの場合
も、露光装置に装備されているレクチル等のブラインド
機構を図2(H)にハッチングを付した部分のように用
いて、この工程では使用しないマスクパターン3、4、
6の部分を遮光し、マスクパターン8の部分のみを露光
に使用してパッド工程の加工を行う。
【0037】以上のように、ライン系とホール系に分類
された2枚のフォトマスクを、レクチル等のブラインド
機構用いて不必要な部分を遮光して順番に上記8回の加
工を行い半導体装置の形成を行う。
【0038】なお、上記3.トランジスタ形成用注入工
程と上記8.パッド工程とは、パターンの精度が低くて
もよいため、図1(a)のライン系のパターンと、図1
(b)ホール系のパターンのどちらに分類しても、パタ
ーン精度には影響がない。このため、この例では、それ
らのマスクパターン3、8を図1(b)ホール系のパタ
ーンに搭載した。
【0039】以上説明したように、本実施形態にかかる
半導体装置用フォトマスクによれば、以下の効果が得ら
れるようになる。 (1)それぞれ共通のパターン特性を有するマスクパタ
ーン1、2、5、7とマスクパターン3、4、6、8と
を、各1枚のフォトマスク内に複数、しかも各別に形成
することとした。このため、これら1枚のフォトマスク
については、それぞれ共通の手法を用いてパターンの描
画形成を行うことができるとともに、それら描画形成し
たパターンについての補正についても共通の手法を用い
て行うことができる。したがって、たとえ1枚のフォト
マスク内に複数のマスクパターンを形成する場合であ
れ、それら全てのパターンについてのパターン精度は高
く維持されるとともに、その製造コストも好適に削減す
ることができるようになる。そして勿論、半導体装置の
製造に必要とされるフォトマスクの枚数も減らすことが
できるため、その意味でもコスト削減に有効である。
【0040】(2)半導体装置の主に配線層の形成に使
用するライン系のパターン特性を持つ図1(a)に例示
したフォトマスクと、半導体装置の主に接続孔の形成に
使用するホール系のパターン特性を持つ図1(b)に例
示したフォトマスクとで、その分類を行うこととした。
特に、これらライン系のパターンとホール系のパターン
では、その描画形成方法、補正方法が大きく異なるた
め、少なくともこれらパターンが混在されないことで、
そのパターン精度もより高く維持されるようになる。
【0041】なお、本発明は、上記実施形態に限定され
るものではなく、以下のように実施しても上記に準じた
作用効果を得ることができる。 ・上記実施形態では、1枚のフォトマスクに対して、各
々4層分の加工に対応した4つのマスクパターンを配置
した2枚のフォトマスクを使用して、半導体装置の加工
を行う場合について例示した。しかし、フォトマスクに
配置するパターンの数やフォトマスクの枚数については
任意である。要は各1枚のフォトマスク内に形成される
複数のマスクパターンが各々同一のパターン特性を有す
るものとして分類されていれば良い。
【0042】・また、上記分類されるパターン特性とし
ては、必ずしもライン系のものとホール系のものとには
限らない。要は、パターン形状が共通であること、ある
いはパターンの描画形成に際して採用される補正手法が
共通であること、の少なくとも一方が満足される態様で
各フォトマスクが分類されさえすればよい。この場合で
あれ、パターン精度を高く維持することができるととも
に、その製作にかかるコスト、ひいては半導体装置の製
造にかかるコストを削減することができる。
【0043】・また、半導体装置の1層分の露光領域全
体の面積に占める露光光透過部の面積の割合によりパタ
ーン特性の分類を行うことができる。この場合、一般
に、ホール系のパターンを持つフォトマスクは、開口部
(遮光光透過部)よりも遮光部の面積が大きくなる傾向
にある。一方、ライン系のパターンを持つマスクは、こ
れとは逆の傾向になり易い。したがって、この性質を利
用して、上記実施形態に準じた分類を行うことができ
る。ここで、例えばホール系のパターンについて考えた
場合、同じサイズのホールが2次元的に連続して隙間な
く配設される場合、その開口部(遮光光透過部)と遮光
部との面積の割合(比)は、図3(a)に示すように5
0%となる。しかしこれでは遮光部同士の連結が困難で
あるため、現実的には図3(b)に示すように、その割
合を例えば45%程度に考えるのが妥当である。すなわ
ち、半導体装置の1層分の露光領域全体の面積に占める
露光光透過部の面積が半分未満か否かで上記分類を行う
こともできる。もっとも、最近はダマシンプロセス(ラ
イン系のパターンを形成する際、ウェハ上の膜を直接エ
ッチング加工するのではなく、絶縁膜に溝を掘り、金属
材料をそこに埋め込む手法)なども採用されることがあ
る。そして、このダマシンプロセスでは、ライン系のフ
ォトマスクが従来の手法と比較して、光の透過部と遮光
部の面積の関係が逆になる。こういった例外的な場合に
は、必ずしも、1層分の露光領域全体の面積に占める露
光光透過部の面積の割合が半分未満か否かで、ライン系
のパターンとホール系のパターンとを分類することはで
きない。
【0044】・図4に例示した従来のフォトマスクにつ
いても、本発明を適用し、パターンを分類して複数のフ
ォトマスクに搭載することができる。この場合であって
も、パターン精度を高く維持することができ、製造コス
トについてもこれを削減することができる。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置用フォトマスクの一
実施形態についてその平面構造を示す平面図。
【図2】本実施形態のフォトマスクの使用例を示す略
図。
【図3】パターン分類に際しての変形例を示す平面図。
【図4】従来の半導体装置用フォトマスクの一例につい
てその平面構造を示す平面図。
【符号の説明】
1〜8…マスクパターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の2層以上の異なる層のフォト
    リソグラフィ工程に対応した複数の且つ共通のパターン
    特性を有するマスクパターンが1枚のフォトマスク内に
    領域を分けて形成されてなる半導体装置用フォトマス
    ク。
  2. 【請求項2】前記共通のパターン特性を有するマスクパ
    ターンが、パターン形状の共通なマスクパターン、及び
    描画形成に際して採用される補正手法が共通なマスクパ
    ターンの少なくとも一方である請求項1に記載の半導体
    装置用フォトマスク。
  3. 【請求項3】半導体装置の2層以上の異なる層のフォト
    リソグラフィ工程に対応した複数のマスクパターンがそ
    れぞれ1枚のフォトマスク内に領域を分けて形成される
    半導体装置用フォトマスクであって、 前記各1枚のフォトマスク内に形成される複数のマスク
    パターンが各々同一のパターン特性を有するものとして
    分類されてなることを特徴とする半導体装置用フォトマ
    スク。
  4. 【請求項4】前記分類されるパターン特性が前記マスク
    パターンのパターン形状によるものである請求項3に記
    載の半導体装置用フォトマスク。
  5. 【請求項5】前記分類されるパターン特性が前記マスク
    パターンの描画形成に際して採用される補正手法による
    ものである請求項3に記載の半導体装置用フォトマス
    ク。
  6. 【請求項6】前記分類が、前記半導体装置の主に配線層
    の形成に用いられるライン系のパターン特性を持つもの
    と、前記半導体装置の主に接続孔の形成に用いられるホ
    ール系のパターン特性を持つものとの別に行われる請求
    項4または5に記載の半導体装置用フォトマスク。
  7. 【請求項7】前記分類されるパターン特性が前記半導体
    装置の1層分の露光領域全体の面積に占める露光光透過
    部の面積の割合である請求項3に記載の半導体装置用フ
    ォトマスク。
  8. 【請求項8】前記半導体装置の1層分の露光領域全体の
    面積に占める露光光透過部の面積の割合が半分未満か否
    かで前記分類が行われる請求項7に記載の半導体装置用
    フォトマスク。
JP2002079259A 2002-03-20 2002-03-20 半導体装置用フォトマスク Pending JP2003280172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079259A JP2003280172A (ja) 2002-03-20 2002-03-20 半導体装置用フォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079259A JP2003280172A (ja) 2002-03-20 2002-03-20 半導体装置用フォトマスク

Publications (1)

Publication Number Publication Date
JP2003280172A true JP2003280172A (ja) 2003-10-02

Family

ID=29228802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079259A Pending JP2003280172A (ja) 2002-03-20 2002-03-20 半導体装置用フォトマスク

Country Status (1)

Country Link
JP (1) JP2003280172A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183287A (ja) * 2013-03-21 2014-09-29 Toyoda Gosei Co Ltd ウェハ上へのパターン形成方法、マスク、露光方法および露光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183287A (ja) * 2013-03-21 2014-09-29 Toyoda Gosei Co Ltd ウェハ上へのパターン形成方法、マスク、露光方法および露光装置

Similar Documents

Publication Publication Date Title
US6518180B1 (en) Method for fabricating semiconductor device and method for forming mask suitable therefor
EP1597631B1 (en) Multiple exposure method for circuit performance improvement and maskset
KR100593219B1 (ko) 레이아웃 설계 방법 및 포토마스크
JP3311244B2 (ja) 基本セルライブラリ及びその形成方法
US7718348B2 (en) Photolithography process and photomask structure implemented in a photolithography process
US20030152873A1 (en) Fabrication method of semiconductor integrated circuit device
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
US7807343B2 (en) EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach
US8022549B2 (en) Standard cell and semiconductor device including the same
JP2005079226A (ja) 半導体装置の製造方法
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
JP2003280172A (ja) 半導体装置用フォトマスク
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
CN115566015A (zh) 半导体器件及其制造方法
KR100870623B1 (ko) 위상 시프트 마스크, 노광 방법 및 반도체 장치의 제조 방법
US20050008942A1 (en) [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]
JP2003140320A (ja) マスクの製造方法および半導体集積回路装置の製造方法
CN1328760C (zh) 辨别不良图形节距以增进微影制程的方法
KR100307223B1 (ko) 전자빔을 이용한 반도체소자의 제조방법
US6503672B2 (en) Electron beam projection utilizing multiple exposures with different current densities
KR100424176B1 (ko) 반도체 제조용 노광 마스크
JP2001267223A (ja) 半導体装置の製造方法
US8035802B2 (en) Method and apparatus for lithographic imaging using asymmetric illumination
JPH07219204A (ja) ハーフトーン型位相シフトマスク及びその製造方法並びにパターン転写方法
JPH10301256A (ja) 露光用マスク及び半導体装置の製造方法