JP2003273067A

JP2003273067A - 半導体装置の製造方法

Info

Publication number: JP2003273067A
Application number: JP2002074757A
Authority: JP
Inventors: Mitsuyoshi Mori; 三佳森; Yasuhiro Uemoto; 康裕上本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2003-09-26

Abstract

(57)【要約】【課題】半導体製造コストを低くし、半導体基板の加工
速度を速くすると共に半導体基板表面に垂直な壁面を容
易に形成する製造方法を提供する。【解決手段】半導体基板の表面をパターニングした後、
前記パターニングした半導体基板の表面の特定箇所に不
純物を注入し、その後、前記半導体基板を陽極化成し
て、前記半導体基板に空洞を形成する半導体装置の製造
方法、又はホウ素元素を含む半導体基板の一方の面に、
燐元素又は砒素元素が存在する箇所を形成した後、前記
半導体基板の他方の面を陽極化成して、前記半導体基板
の少なくとも一部を加工する半導体装置の製造方法とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子、光透
過性基板、Ｘ線マスク及び微細機械機構等に応用され得
るシリコン基体内に空洞を形成する半導体装置の製造方
法及び高放熱、高強度、小型化のための薄型シリコン基
板を用いた半導体装置の製造方法に関する。

【０００２】

【従来の技術】バルクシリコンのエッチング加工方法と
しては、化学エッチング法、反応性イオンエッチング
法、バックグラインド法、陽極化成法がよく知られてい
る。化学エッチング法は、レジスト、Ｓｉ₃Ｎ₄、あるい
はＳｉＯ₂などをマスクとして、シリコン基板をエッチ
ング液に浸潤させ、マスクで覆われていない部分のみを
エッチングする方法である。また、反応性イオンエッチ
ング法は、レジスト、Ｓｉ ₃Ｎ₄、あるいはＳｉＯ₂など
をマスクとして、反応性イオン雰囲気中で、マスクで覆
われていない部分のみをエッチングする方法である。ま
た、バックグラインド法は、半導体基板を研磨剤を用い
て物理的に削ることによりシリコン基板を薄くする方法
である。

【０００３】一方、陽極化成法によるシリコンの溶解反
応は、ウナガミ等が次のようであると報告している
（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．ｓｏ
ｃ．ｖｏｌ．１２７、４７６（１９８０））。Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺→ＳｉＦ₂＋２Ｈ⁺＋ｎｅ^- ＳｉＦ₂＋２ＨＦ→ＳｉＦ₄＋Ｈ₂ ＳｉＦ₄＋２ＨＦ→Ｈ₂ＳｉＦ₆ ここで、ｅ⁺及びｅ^-はそれぞれ正孔と電子を表してい
る。また、ｎはシリコン原子が溶解するために必要な正
孔の数である。

【０００４】この溶解反応を用いて、図４に示すよう
に、エッチング防止層３１を非多孔質シリコン半導体基
板３２に形成して、部分的に１箇所以上表面から裏面ま
で多孔質化し、その後、非多孔質シリコン領域３２と多
孔質シリコン領域３３とが混在する基板をフッ酸、ある
いは、フッ酸にアルコール、過酸化水素水のうち少なく
とも１種類を添加した混合液で浸潤することにより、前
記多孔質シリコン領域３３のみを選択的にエッチングし
て除去し、貫通孔３４を形成している（特開平５−９０
１１５）。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の各方法は、それぞれ下記に示す課題がある。即ち、
化学エッチング法では、横方向にオーバーエッチングさ
れたり、異方性エッチングでは、低エッチングレート面
が現われ、表面に垂直な壁面だけでエッチング部を構成
することは困難である。

【０００６】反応性イオンエッチング法では、真空プロ
セスを用いるドライエッチングによりパターン形成を行
うため、設備コストが大きい。また、この方法で数百μ
ｍもの厚いシリコンをくり貫くことは、エッチング速度
が小さい等のため実用的ではない。

【０００７】バックグラインド法では、物理的破壊によ
りエッチングするため、１００μｍ以下に薄くすると半
導体基体に物理的ダメージが入り、デバイス特性が悪化
したり、ダイシングの際にチップがかける。

【０００８】サカグチ等が提案している陽極化成法で
は、多孔質シリコンを形成してから部分的に化学エッチ
ングで除去するため、多孔質の形成速度（約１μｍ／
秒）が遅く数百μｍもの厚いシリコンをエッチングする
には時間がかかるという問題がある。

【０００９】本発明は、前記従来の問題を解決するため
になされたものであり、半導体製造コストを低くし、半
導体基板の加工速度を速くすると共に半導体基板表面に
垂直な壁面を容易に形成できる半導体装置の製造方法等
を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面をパターニングした後、前記パターニングした半導体
基板の表面の特定箇所に不純物を注入し、その後、前記
半導体基板を陽極化成して、前記半導体基板に空洞を形
成することを特徴とする。

【００１１】これにより、陽極化成時に半導体基板の不
純物が注入された箇所に選択的に電流が流れることによ
り、高速で陽極化成され特定箇所に高速で空洞を形成す
ることができる。また、半導体基板を陽極化成により化
学的に除去することができ、半導体基板をダメージなく
薄くすることができる。

【００１２】また、本発明の半導体装置の製造方法は、
前記不純物が、燐元素、砒素元素及びホウ素元素からな
る群から選択される少なくとも１種とすることができ
る。

【００１３】また、本発明の半導体装置の製造方法は、
前記不純物を注入した箇所にエッチング停止層として、
シリコン窒化膜、炭化シリコン膜、レジスト、ポリイミ
ド膜、アピエゾンワックス、燐元素を含む膜及び砒素元
素を含む膜からなる群から選択される少なくとも１種を
形成することが好ましい。これにより、不要な箇所のエ
ッチングを防ぐことができる。

【００１４】また、本発明の半導体装置の製造方法は、
ホウ素元素を含む半導体基板の一方の面に、燐元素又は
砒素元素が存在する箇所を形成した後、前記半導体基板
の他方の面を陽極化成して、前記半導体基板の少なくと
も一部を加工することを特徴とする。

【００１５】これにより、半導体基板を陽極化成により
化学的に除去することができ、半導体基板をダメージな
く薄くすることができる。

【００１６】また、本発明の半導体装置の製造方法は、
前記半導体基板の陽極化成における電流注入箇所をダイ
シング箇所とすることが好ましい。これにより、ダイシ
ング時のチッピングを防止することができる。

【００１７】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態について図１〜図３用いて詳細に説明
する。

【００１８】（実施形態１）図１は、本発明の半導体装
置の製造方法について示した工程断面図である。図１を
参照しながら順次工程ごとに説明する。

【００１９】＜拡散工程＞図１（ａ）に示すように、半
導体基板の所望の領域に空洞を形成するために、燐元素
あるいは砒素元素を有するｎ型のシリコンウエハ１の一
方の面に、シリコンウエハ１に含まれる燐元素あるいは
砒素元素の密度より、それらの元素の密度が局所的に多
い箇所を、燐元素又は砒素元素のイオン注入により形成
する。

【００２０】即ち、まず、ＲＣＡ洗浄により、シリコン
ウエハ１に付着しているパーティクル、有機物及び金属
等を除去する。次に、約９００度の水蒸気酸化法により
膜厚約２０ｎｍの酸化膜をシリコンウエハ１に成長させ
る。その後、通常のフォトリソ工程によりパターニング
してイオン注入箇所２を決める。続いて、イオン注入箇
所２にイオン注入により燐あるいは砒素の不純物を１×
１０¹²個／ｃｍ²〜１×１０¹⁶個／ｃｍ²に１０ｋｅＶ〜
５０ｋｅＶで打ち込む。本実施の形態では、１×１０¹⁴
個／ｃｍ²で３０ｋｅＶで行っている。なお、通常の不
純物拡散を行ってイオンを注入してもよい。

【００２１】次に、前記酸化膜をウエットエッチングで
除去して、シリコンウエハ１のイオン注入箇所２以外を
保護膜３（エッチング防止層）により保護する。なお、
保護膜３は、本実施の形態ではシリコン窒化膜を用いて
いるが、炭化シリコン膜、レジスト、ポリイミド膜、ア
ピエゾンワックス、前記燐元素あるいは前記砒素元素を
含む膜でもよい。なぜなら、これらは陽極化成の際に用
いるフッ酸と反応しないからである。

【００２２】なお、陽極化成時の電流密度が１〜５ｍＡ
／ｃｍ²では保護膜３は必要ではない。また、本実施の
形態では、シリコンウエハ１は、ｎ型比抵抗５〜１５Ω
・ｃｍ、面方位＜１００＞の４インチウエハを用いてい
る。また、シリコンウエハ１は、０．０１〜２０Ω・ｃ
ｍであればよい。

【００２３】＜電極形成工程＞図１（ｂ）に示すよう
に、イオン注入を行わない面の酸化膜をウエットエッチ
ングにより除去して、ｎ型のシリコンウエハ１の裏面に
アルミニウムを約２００ｎｍの膜厚に電子ビーム（Ｅ
Ｂ）により蒸着して電極４を形成する。なお、６００
℃、５分間、窒素雰囲気中で加熱することによりシンタ
ーを行い、オーミック電極を形成すると陽極化成時の電
圧は低くできる。なお、ｎ型シリコンウエハにおいて、
比抵抗が０.１Ω・ｃｍ以下の場合は裏面蒸着工程を行
わなくても、陽極化成を行うことが可能である。

【００２４】＜陽極化成工程＞図１（ｃ）に示すよう
に、シリコンウエハ１を陽極化成することにより、不純
物を注入した層及びシリコンウエハ１をエッチングして
空洞５を形成する。ここで、本発明に係る陽極化成につ
いて、図２を用いて説明する。なお、図２は、陽極化成
をするための陽極化成装置の断面図である。

【００２５】図２に示すように、裏面に電極４が形成さ
れたシリコンウエハ１をシリコンウエハ台１１の上に備
え付けて、シリコンウエハ１の表面に耐フッ酸性のフッ
素ゴム製Ｏリング１２を介して、フッ素樹脂製の槽１３
を設置する。槽１３の中に溶液（エチルアルコール：フ
ッ酸（５％の溶液）＝１：１）１４を注入する。定電流
源１５の陽極側を導電線１６を介して電極４に接続し、
定電流源１５の陰極側を導電線１６を介して槽１３内の
溶液１４に浸してある白金製の電極１７に接続する。電
極１７は、耐フッ酸及び低抵抗を満たすものであれば、
他の材料でも可能であるが、白金が好ましい。

【００２６】本実施の形態においては、シリコンウエハ
１はｎ型を用いているので、陽極化成によりシリコンウ
エハ１の表面に空洞５を形成するために、シリコンウエ
ハ１の表面を１００Ｗのタングステンランプ１８を用い
て照射している。なお、シリコンウエハ１が、タングス
テンランプ１８により加熱するのを防ぐために、赤外カ
ットフィルター１９を間に備え付けている。また、シリ
コンウエハ１の表面で陽極化成を行う部分には、光の強
度を均一にしている。なお、シリコンウエハ１の裏面よ
り照射しても、陽極化成により空洞５の形成は可能であ
る。ただし、裏面にアルミニウムを２００ｎｍ蒸着した
場合には光が透過しないため、所望の孔形成領域以外に
蒸着する必要がある。

【００２７】定電流源１５を用い、電流は１〜５０ｍＡ
／ｃｍ²の間で一定にして、化成時間を１分〜３０分で
陽極化成を行う。陽極化成時間にほぼ比例して空洞５の
深さが増大する。なお、シリコンウエハ１の比抵抗及び
電流密度により異なるが、約２０μｍ／分の高速で空洞
が形成できる。なぜなら、陽極化成時の電流が流れる箇
所がイオン注入箇所に集中するので、高速に空洞５を形
成することができるからである。なお、本発明の実施の
形態では、陽極化成電流は３０ｍＡ／ｃｍ²で化成時間
は２０分である。また、前述のとおり空洞５の深さは、
陽極化成時間によって調整できる。

【００２８】＜除去工程＞次に、図１の（ｄ）に示すよ
うに、シリコンウエハ１の保護膜３及びアルミニウム電
極４をウエットエッチングを行って除去する。なお、シ
ンターを行っている場合は、アルミニウム電極４を研磨
により除去する。

【００２９】（実施形態２）次に、薄型シリコン基板を
用いた本発明の半導体装置の製造方法について説明す
る。図３は、薄型シリコン基板を形成する工程断面図で
ある。まず、図３（ａ）に示すように、ｐ型シリコンウ
エハ２０に燐元素あるいは砒素元素を含むエピタキシャ
ル膜２１を膜厚１０μｍで形成する。次に、図３（ｂ）
に示すように、ダイシング箇所から電流を流すことによ
り陽極化成を行う。その後、図３（ｃ）に示すように多
孔質化されたｐ型シリコンウエハ２０をフッ酸が含まれ
た溶液でウエットエッチングすることにより除去する。
なお、本実施形態では、電流密度１０ｍＡ／ｃｍ²で約
５００分間陽極化成を行うことによりｐ型シリコンウエ
ハ２０を多孔質化して、ウエットエッチングにより除去
している。また、ｐ型シリコンウエハ２０は、４イン
チ、比抵抗１０Ω・ｃｍ、面方位＜１００＞、厚み約５
００μｍのものを用い、エピタキシャル膜２１は、比抵
抗１０Ω・ｃｍのものを用いている。なお、エピタキシ
ャル膜２１を形成した後、ＭＯＳ等を作り込んだシリコ
ンウエハにおいて、ダイシング箇所のみ電極４を形成
し、燐及び砒素を注入して低抵抗化してアルミニウム電
極を形成し、陽極化成して薄型基板にしてダイシングす
ることにより、高放熱及び小型のデバイスを電極４を形
成する工程なしで形成できる。

【００３０】なお、参考のために、従来の陽極化成を用
いたシリコン基板の加工方法について以下で説明する。

【００３１】＜パターニング工程＞２００μｍ厚の低抵
抗単結晶シリコン基体の両面に、高抵抗のエピタキシャ
ルシリコン層を減圧ＣＶＤ法により０．５μｍの厚さに
形成し、フォトリソ技術によりレジストをパターニング
し、低抵抗シリコン基体が露出するまで、ＲＩＥ法によ
りエッチングする。

【００３２】＜陽極化成工程＞表面から裏面までマスク
のない部分を多孔質化する。

【００３３】＜ウエットエッチング工程＞多孔質部分を
含むシリコンウエハを４９％のフッ酸溶液中で攪拌し
て、多孔質シリコンをエッチングする。次に、マスクを
剥離する。なお、マスクがエピタキシャル層などのよう
に、本加工品の応用に対してなんら悪影響を与えない場
合には、マスクを剥離する必要がない。

【００３４】なお、半導体基体として上記実施形態で
は、シリコンウエハを示したが、ＳｉＣあるいはＧａＡ
ｓ基体でも同様な効果が得られる。

【００３５】

【発明の効果】本発明に係わる半導体装置の製造方法
は、ｎ型半導体基板に、その基板より低抵抗とする不純
物元素を部分的に形成して陽極化成することにより、半
導体基板に高速で空洞を形成でき、また、ホウ素元素を
含む半導体基体のみを除去して薄型半導体基板を形成で
きる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法について示した
工程断面図である。

【図２】陽極化成をするための陽極化成装置の断面図で
ある。

【図３】本発明により薄型シリコン基板を形成する工程
断面図である。

【図４】従来の半導体装置の製造方法について示した工
程断面図である。

【符号の説明】

１シリコンウエハ２イオン注入箇所３保護膜４電極５空洞１１シリコンウエハ台１２フッ素ゴム製Ｏリング１３槽１４溶液１５定電流源１６導電線１７電極１８タングステンランプ１９赤外カットフィルター２０ｐ型シリコンウエハ２１エピタキシャル膜３１エッチング防止層３２非多孔質シリコン半導体基板（非多孔質シリコン
領域）３３多孔質シリコン領域３４貫通孔

フロントページの続きＦターム(参考） 5F043 AA02 BB01 CC02 CC20 DD08 DD14 EE01 EE14 EE15 EE35 GG10

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面をパターニングした
後、前記パターニングした半導体基板の表面の特定箇所
に不純物を注入し、その後、前記半導体基板を陽極化成
して、前記半導体基板に空洞を形成することを特徴とす
る半導体装置の製造方法。
【請求項２】前記不純物が、燐元素、砒素元素及びホ
ウ素元素からなる群から選択される少なくとも１種であ
る請求項１に記載の半導体装置の製造方法。
【請求項３】前記不純物を注入した箇所にエッチング
停止層として、シリコン窒化膜、炭化シリコン膜、レジ
スト、ポリイミド膜、アピエゾンワックス、燐元素を含
む膜及び砒素元素を含む膜からなる群から選択される少
なくとも１種を形成した請求項１又は２のいずれかに記
載の半導体装置の製造方法。
【請求項４】ホウ素元素を含む半導体基板の一方の面
に、燐元素又は砒素元素が存在する箇所を形成した後、
前記半導体基板の他方の面を陽極化成して、前記半導体
基板の少なくとも一部を加工することを特徴とする半導
体装置の製造方法。
【請求項５】前記半導体基板の陽極化成における電流
注入箇所をダイシング箇所とする請求項４に記載の半導
体装置の製造方法。