JP2003273067A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor deviceInfo
- Publication number
- JP2003273067A JP2003273067A JP2002074757A JP2002074757A JP2003273067A JP 2003273067 A JP2003273067 A JP 2003273067A JP 2002074757 A JP2002074757 A JP 2002074757A JP 2002074757 A JP2002074757 A JP 2002074757A JP 2003273067 A JP2003273067 A JP 2003273067A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor device
- silicon
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子、光透
過性基板、Ｘ線マスク及び微細機械機構等に応用され得
るシリコン基体内に空洞を形成する半導体装置の製造方
法及び高放熱、高強度、小型化のための薄型シリコン基
板を用いた半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a cavity in a silicon substrate which can be applied to a semiconductor element, a light transmissive substrate, an X-ray mask, a fine mechanical mechanism, etc., and high heat radiation and high strength. The present invention relates to a method for manufacturing a semiconductor device using a thin silicon substrate for miniaturization.
【０００２】[0002]
【従来の技術】バルクシリコンのエッチング加工方法と
しては、化学エッチング法、反応性イオンエッチング
法、バックグラインド法、陽極化成法がよく知られてい
る。化学エッチング法は、レジスト、Ｓｉ3Ｎ4、あるい
はＳｉＯ2などをマスクとして、シリコン基板をエッチ
ング液に浸潤させ、マスクで覆われていない部分のみを
エッチングする方法である。また、反応性イオンエッチ
ング法は、レジスト、Ｓｉ 3Ｎ4、あるいはＳｉＯ2など
をマスクとして、反応性イオン雰囲気中で、マスクで覆
われていない部分のみをエッチングする方法である。ま
た、バックグラインド法は、半導体基板を研磨剤を用い
て物理的に削ることによりシリコン基板を薄くする方法
である。2. Description of the Related Art Etching processing method for bulk silicon and
Then, chemical etching method, reactive ion etching
Method, back grinding method and anodizing method are well known.
It Chemical etching method is resist, Si3NFourAi
Is SiO2Etch the silicon substrate using as a mask
Infiltrating solution and only the part not covered by the mask
This is a method of etching. Also, reactive ion etching
The coating method is resist, Si 3NFour, Or SiO2Such
As a mask, cover with a mask in a reactive ion atmosphere.
This is a method of etching only the unexposed portion. Well
In addition, the back grinding method uses a polishing agent on the semiconductor substrate.
To physically thin a silicon substrate
Is.
【０００３】一方、陽極化成法によるシリコンの溶解反
応は、ウナガミ等が次のようであると報告している
（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．ｓｏ
ｃ．ｖｏｌ．１２７、４７６（１９８０））。
Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+→ＳｉＦ2＋２Ｈ+＋ｎｅ-
ＳｉＦ2＋２ＨＦ→ＳｉＦ4＋Ｈ2
ＳｉＦ4＋２ＨＦ→Ｈ2ＳｉＦ6
ここで、ｅ+及びｅ-はそれぞれ正孔と電子を表してい
る。また、ｎはシリコン原子が溶解するために必要な正
孔の数である。On the other hand, the dissolution reaction of silicon by the anodization method is reported to be as follows by Unami (T. Unami, J. Electrochem. So).
c. vol. 127, 476 (1980)). Si + 2HF + (2-n) e + → SiF 2 + 2H + + ne − SiF 2 + 2HF → SiF 4 + H 2 SiF 4 + 2HF → H 2 SiF 6 Here, e + and e − respectively represent a hole and an electron. In addition, n is the number of holes required for melting the silicon atoms.
【０００４】この溶解反応を用いて、図４に示すよう
に、エッチング防止層３１を非多孔質シリコン半導体基
板３２に形成して、部分的に１箇所以上表面から裏面ま
で多孔質化し、その後、非多孔質シリコン領域３２と多
孔質シリコン領域３３とが混在する基板をフッ酸、ある
いは、フッ酸にアルコール、過酸化水素水のうち少なく
とも１種類を添加した混合液で浸潤することにより、前
記多孔質シリコン領域３３のみを選択的にエッチングし
て除去し、貫通孔３４を形成している（特開平５−９０
１１５）。Using this dissolution reaction, as shown in FIG. 4, an etching prevention layer 31 is formed on a non-porous silicon semiconductor substrate 32 to partially make it porous from one surface or more to a back surface, and thereafter, The substrate in which the non-porous silicon region 32 and the porous silicon region 33 are mixed is infiltrated with hydrofluoric acid or a mixed solution of hydrofluoric acid and at least one selected from alcohol and hydrogen peroxide water, so that Only the high quality silicon region 33 is selectively etched and removed to form the through hole 34 (Japanese Patent Laid-Open No. 5-90).
115).
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の各方法は、それぞれ下記に示す課題がある。即ち、
化学エッチング法では、横方向にオーバーエッチングさ
れたり、異方性エッチングでは、低エッチングレート面
が現われ、表面に垂直な壁面だけでエッチング部を構成
することは困難である。However, each of the above conventional methods has the following problems. That is,
In the chemical etching method, overetching is performed in the lateral direction, and in the anisotropic etching, a low etching rate surface appears, and it is difficult to form the etching portion only by the wall surface perpendicular to the surface.
【０００６】反応性イオンエッチング法では、真空プロ
セスを用いるドライエッチングによりパターン形成を行
うため、設備コストが大きい。また、この方法で数百μ
ｍもの厚いシリコンをくり貫くことは、エッチング速度
が小さい等のため実用的ではない。In the reactive ion etching method, since the pattern is formed by dry etching using a vacuum process, the equipment cost is high. In addition, this method
It is not practical to cut through m thick silicon because the etching rate is low.
【０００７】バックグラインド法では、物理的破壊によ
りエッチングするため、１００μｍ以下に薄くすると半
導体基体に物理的ダメージが入り、デバイス特性が悪化
したり、ダイシングの際にチップがかける。In the back-grinding method, etching is performed by physical destruction. Therefore, if the thickness is reduced to 100 μm or less, the semiconductor substrate is physically damaged, the device characteristics are deteriorated, and chips are applied during dicing.
【０００８】サカグチ等が提案している陽極化成法で
は、多孔質シリコンを形成してから部分的に化学エッチ
ングで除去するため、多孔質の形成速度（約１μｍ／
秒）が遅く数百μｍもの厚いシリコンをエッチングする
には時間がかかるという問題がある。In the anodization method proposed by Sakaguchi et al., Since porous silicon is formed and then partially removed by chemical etching, the rate of formation of the porous layer (about 1 μm /
However, there is a problem that it takes a long time to etch thick silicon having a thickness of several hundreds of μm.
【０００９】本発明は、前記従来の問題を解決するため
になされたものであり、半導体製造コストを低くし、半
導体基板の加工速度を速くすると共に半導体基板表面に
垂直な壁面を容易に形成できる半導体装置の製造方法等
を提供することを目的とする。The present invention has been made to solve the above-mentioned conventional problems, and it is possible to reduce the semiconductor manufacturing cost, increase the processing speed of the semiconductor substrate, and easily form the wall surface perpendicular to the surface of the semiconductor substrate. It is an object to provide a method of manufacturing a semiconductor device and the like.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面をパターニングした後、前記パターニングした半導体
基板の表面の特定箇所に不純物を注入し、その後、前記
半導体基板を陽極化成して、前記半導体基板に空洞を形
成することを特徴とする。In order to achieve the above-mentioned object, a method of manufacturing a semiconductor device according to the present invention comprises patterning a surface of a semiconductor substrate and then implanting an impurity into a specific portion of the surface of the patterned semiconductor substrate. Then, the semiconductor substrate is anodized to form a cavity in the semiconductor substrate.
【００１１】これにより、陽極化成時に半導体基板の不
純物が注入された箇所に選択的に電流が流れることによ
り、高速で陽極化成され特定箇所に高速で空洞を形成す
ることができる。また、半導体基板を陽極化成により化
学的に除去することができ、半導体基板をダメージなく
薄くすることができる。As a result, the current is selectively flown to the portion of the semiconductor substrate into which the impurities have been injected during the anodization, so that the anodization is performed at a high speed and a cavity can be formed at a specific location at a high speed. Further, the semiconductor substrate can be chemically removed by anodization, and the semiconductor substrate can be thinned without damage.
【００１２】また、本発明の半導体装置の製造方法は、
前記不純物が、燐元素、砒素元素及びホウ素元素からな
る群から選択される少なくとも１種とすることができ
る。The method of manufacturing a semiconductor device according to the present invention is
The impurities may be at least one selected from the group consisting of phosphorus element, arsenic element and boron element.
【００１３】また、本発明の半導体装置の製造方法は、
前記不純物を注入した箇所にエッチング停止層として、
シリコン窒化膜、炭化シリコン膜、レジスト、ポリイミ
ド膜、アピエゾンワックス、燐元素を含む膜及び砒素元
素を含む膜からなる群から選択される少なくとも１種を
形成することが好ましい。これにより、不要な箇所のエ
ッチングを防ぐことができる。A method of manufacturing a semiconductor device according to the present invention is
As an etching stop layer at the portion where the impurities are injected,
It is preferable to form at least one selected from the group consisting of a silicon nitride film, a silicon carbide film, a resist, a polyimide film, an apiezon wax, a film containing a phosphorus element and a film containing an arsenic element. This can prevent etching of unnecessary portions.
【００１４】また、本発明の半導体装置の製造方法は、
ホウ素元素を含む半導体基板の一方の面に、燐元素又は
砒素元素が存在する箇所を形成した後、前記半導体基板
の他方の面を陽極化成して、前記半導体基板の少なくと
も一部を加工することを特徴とする。The method of manufacturing a semiconductor device according to the present invention is
Forming a portion where a phosphorus element or an arsenic element is present on one surface of a semiconductor substrate containing a boron element, and then anodizing the other surface of the semiconductor substrate to process at least a part of the semiconductor substrate. Is characterized by.
【００１５】これにより、半導体基板を陽極化成により
化学的に除去することができ、半導体基板をダメージな
く薄くすることができる。As a result, the semiconductor substrate can be chemically removed by anodization, and the semiconductor substrate can be thinned without damage.
【００１６】また、本発明の半導体装置の製造方法は、
前記半導体基板の陽極化成における電流注入箇所をダイ
シング箇所とすることが好ましい。これにより、ダイシ
ング時のチッピングを防止することができる。The semiconductor device manufacturing method of the present invention is
It is preferable that a current injection site in the anodization of the semiconductor substrate is a dicing site. As a result, chipping during dicing can be prevented.
【００１７】[0017]
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態について図１〜図３用いて詳細に説明
する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail below with reference to FIGS.
【００１８】（実施形態１）図１は、本発明の半導体装
置の製造方法について示した工程断面図である。図１を
参照しながら順次工程ごとに説明する。(Embodiment 1) FIG. 1 is a process sectional view showing a method for manufacturing a semiconductor device of the present invention. Each step will be sequentially described with reference to FIG.
【００１９】＜拡散工程＞図１（ａ）に示すように、半
導体基板の所望の領域に空洞を形成するために、燐元素
あるいは砒素元素を有するｎ型のシリコンウエハ１の一
方の面に、シリコンウエハ１に含まれる燐元素あるいは
砒素元素の密度より、それらの元素の密度が局所的に多
い箇所を、燐元素又は砒素元素のイオン注入により形成
する。<Diffusion Step> As shown in FIG. 1A, in order to form a cavity in a desired region of a semiconductor substrate, one surface of an n-type silicon wafer 1 containing a phosphorus element or an arsenic element is formed. A portion where the density of the phosphorus element or the arsenic element contained in the silicon wafer 1 is locally higher than the density of the element is formed by ion implantation of the phosphorus element or the arsenic element.
【００２０】即ち、まず、ＲＣＡ洗浄により、シリコン
ウエハ１に付着しているパーティクル、有機物及び金属
等を除去する。次に、約９００度の水蒸気酸化法により
膜厚約２０ｎｍの酸化膜をシリコンウエハ１に成長させ
る。その後、通常のフォトリソ工程によりパターニング
してイオン注入箇所２を決める。続いて、イオン注入箇
所２にイオン注入により燐あるいは砒素の不純物を１×
１０12個／ｃｍ2〜１×１０16個／ｃｍ2に１０ｋｅＶ〜
５０ｋｅＶで打ち込む。本実施の形態では、１×１０14
個／ｃｍ2で３０ｋｅＶで行っている。なお、通常の不
純物拡散を行ってイオンを注入してもよい。That is, first, particles, organic substances, metals and the like adhering to the silicon wafer 1 are removed by RCA cleaning. Next, an oxide film having a film thickness of about 20 nm is grown on the silicon wafer 1 by a steam oxidation method at about 900 degrees. After that, patterning is performed by a normal photolithography process to determine the ion implantation site 2. Then, 1 × of phosphorus or arsenic impurities is ion-implanted into the ion-implanted portion 2.
10 12 pieces / cm 2 to 1 × 10 16 pieces / cm 2 10 keV ~
Drive at 50 keV. In this embodiment, 1 × 10 14
It is performed at 30 keV in units / cm 2 . Note that ions may be implanted by performing normal impurity diffusion.
【００２１】次に、前記酸化膜をウエットエッチングで
除去して、シリコンウエハ１のイオン注入箇所２以外を
保護膜３（エッチング防止層）により保護する。なお、
保護膜３は、本実施の形態ではシリコン窒化膜を用いて
いるが、炭化シリコン膜、レジスト、ポリイミド膜、ア
ピエゾンワックス、前記燐元素あるいは前記砒素元素を
含む膜でもよい。なぜなら、これらは陽極化成の際に用
いるフッ酸と反応しないからである。Next, the oxide film is removed by wet etching to protect the silicon wafer 1 except the ion-implanted portion 2 with a protective film 3 (etching prevention layer). In addition,
Although a silicon nitride film is used as the protective film 3 in the present embodiment, it may be a silicon carbide film, a resist, a polyimide film, an apiezon wax, a film containing the phosphorus element or the arsenic element. This is because these do not react with the hydrofluoric acid used during anodization.
【００２２】なお、陽極化成時の電流密度が１〜５ｍＡ
／ｃｍ2では保護膜３は必要ではない。また、本実施の
形態では、シリコンウエハ１は、ｎ型比抵抗５〜１５Ω
・ｃｍ、面方位＜１００＞の４インチウエハを用いてい
る。また、シリコンウエハ１は、０．０１〜２０Ω・ｃ
ｍであればよい。The current density during anodization is 1 to 5 mA.
/ Cm 2 , the protective film 3 is not necessary. Further, in the present embodiment, the silicon wafer 1 has an n-type specific resistance of 5 to 15Ω.
-A 4-inch wafer with a cm and plane orientation <100> is used. In addition, the silicon wafer 1 is 0.01 to 20 Ω · c.
m is sufficient.
【００２３】＜電極形成工程＞図１（ｂ）に示すよう
に、イオン注入を行わない面の酸化膜をウエットエッチ
ングにより除去して、ｎ型のシリコンウエハ１の裏面に
アルミニウムを約２００ｎｍの膜厚に電子ビーム（Ｅ
Ｂ）により蒸着して電極４を形成する。なお、６００
℃、５分間、窒素雰囲気中で加熱することによりシンタ
ーを行い、オーミック電極を形成すると陽極化成時の電
圧は低くできる。なお、ｎ型シリコンウエハにおいて、
比抵抗が０.１Ω・ｃｍ以下の場合は裏面蒸着工程を行
わなくても、陽極化成を行うことが可能である。<Electrode Forming Step> As shown in FIG. 1 (b), the oxide film on the surface not subjected to ion implantation is removed by wet etching, and aluminum having a thickness of about 200 nm is formed on the back surface of the n-type silicon wafer 1. Thick electron beam (E
The electrode 4 is formed by vapor deposition according to B). In addition, 600
The voltage during anodization can be lowered by forming the ohmic electrode by performing sintering by heating in a nitrogen atmosphere at 5 ° C. for 5 minutes. In addition, in the n-type silicon wafer,
When the specific resistance is 0.1 Ω · cm or less, anodization can be performed without performing the back surface vapor deposition step.
【００２４】＜陽極化成工程＞図１（ｃ）に示すよう
に、シリコンウエハ１を陽極化成することにより、不純
物を注入した層及びシリコンウエハ１をエッチングして
空洞５を形成する。ここで、本発明に係る陽極化成につ
いて、図２を用いて説明する。なお、図２は、陽極化成
をするための陽極化成装置の断面図である。<Anodizing Step> As shown in FIG. 1C, the silicon wafer 1 is anodized to etch the layer into which the impurities are implanted and the silicon wafer 1 to form a cavity 5. Here, the anodization according to the present invention will be described with reference to FIG. Note that FIG. 2 is a cross-sectional view of an anodizing apparatus for anodizing.
【００２５】図２に示すように、裏面に電極４が形成さ
れたシリコンウエハ１をシリコンウエハ台１１の上に備
え付けて、シリコンウエハ１の表面に耐フッ酸性のフッ
素ゴム製Ｏリング１２を介して、フッ素樹脂製の槽１３
を設置する。槽１３の中に溶液（エチルアルコール：フ
ッ酸（５％の溶液）＝１：１）１４を注入する。定電流
源１５の陽極側を導電線１６を介して電極４に接続し、
定電流源１５の陰極側を導電線１６を介して槽１３内の
溶液１４に浸してある白金製の電極１７に接続する。電
極１７は、耐フッ酸及び低抵抗を満たすものであれば、
他の材料でも可能であるが、白金が好ましい。As shown in FIG. 2, a silicon wafer 1 having an electrode 4 formed on its back surface is mounted on a silicon wafer table 11, and a hydrofluoric acid-resistant O-ring 12 made of fluororubber is placed on the surface of the silicon wafer 1. Fluorine resin tank 13
Set up. A solution (ethyl alcohol: hydrofluoric acid (5% solution) = 1: 1) 14 is poured into the tank 13. The anode side of the constant current source 15 is connected to the electrode 4 via the conductive wire 16,
The cathode side of the constant current source 15 is connected through a conductive wire 16 to a platinum electrode 17 immersed in the solution 14 in the bath 13. If the electrode 17 satisfies hydrofluoric acid resistance and low resistance,
Platinum is preferred, although other materials are possible.
【００２６】本実施の形態においては、シリコンウエハ
１はｎ型を用いているので、陽極化成によりシリコンウ
エハ１の表面に空洞５を形成するために、シリコンウエ
ハ１の表面を１００Ｗのタングステンランプ１８を用い
て照射している。なお、シリコンウエハ１が、タングス
テンランプ１８により加熱するのを防ぐために、赤外カ
ットフィルター１９を間に備え付けている。また、シリ
コンウエハ１の表面で陽極化成を行う部分には、光の強
度を均一にしている。なお、シリコンウエハ１の裏面よ
り照射しても、陽極化成により空洞５の形成は可能であ
る。ただし、裏面にアルミニウムを２００ｎｍ蒸着した
場合には光が透過しないため、所望の孔形成領域以外に
蒸着する必要がある。In this embodiment, since the silicon wafer 1 is of the n-type, the surface of the silicon wafer 1 is formed with the tungsten lamp 18 of 100 W in order to form the cavity 5 on the surface of the silicon wafer 1 by anodization. Is used for irradiation. In addition, in order to prevent the silicon wafer 1 from being heated by the tungsten lamp 18, an infrared cut filter 19 is provided between them. In addition, the intensity of light is made uniform in a portion of the surface of the silicon wafer 1 where anodization is performed. Even if the back surface of the silicon wafer 1 is irradiated, the cavity 5 can be formed by anodizing. However, when aluminum is vapor-deposited on the back surface to a thickness of 200 nm, light does not pass therethrough.
【００２７】定電流源１５を用い、電流は１〜５０ｍＡ
／ｃｍ2の間で一定にして、化成時間を１分〜３０分で
陽極化成を行う。陽極化成時間にほぼ比例して空洞５の
深さが増大する。なお、シリコンウエハ１の比抵抗及び
電流密度により異なるが、約２０μｍ／分の高速で空洞
が形成できる。なぜなら、陽極化成時の電流が流れる箇
所がイオン注入箇所に集中するので、高速に空洞５を形
成することができるからである。なお、本発明の実施の
形態では、陽極化成電流は３０ｍＡ／ｃｍ2で化成時間
は２０分である。また、前述のとおり空洞５の深さは、
陽極化成時間によって調整できる。A constant current source 15 is used and the current is 1 to 50 mA.
/ Cm 2 is kept constant, and anodization is performed with a formation time of 1 minute to 30 minutes. The depth of the cavity 5 increases almost in proportion to the anodization time. Although it depends on the specific resistance and current density of the silicon wafer 1, a cavity can be formed at a high speed of about 20 μm / min. This is because the portions where the current flows during anodization concentrate on the ion-implanted portions, so that the cavity 5 can be formed at high speed. In the embodiment of the present invention, the anodization current is 30 mA / cm 2 and the formation time is 20 minutes. As described above, the depth of the cavity 5 is
It can be adjusted by the anodization time.
【００２８】＜除去工程＞次に、図１の（ｄ）に示すよ
うに、シリコンウエハ１の保護膜３及びアルミニウム電
極４をウエットエッチングを行って除去する。なお、シ
ンターを行っている場合は、アルミニウム電極４を研磨
により除去する。<Removing Step> Next, as shown in FIG. 1D, the protective film 3 and the aluminum electrode 4 of the silicon wafer 1 are removed by wet etching. When sintering is performed, the aluminum electrode 4 is removed by polishing.
【００２９】（実施形態２）次に、薄型シリコン基板を
用いた本発明の半導体装置の製造方法について説明す
る。図３は、薄型シリコン基板を形成する工程断面図で
ある。まず、図３（ａ）に示すように、ｐ型シリコンウ
エハ２０に燐元素あるいは砒素元素を含むエピタキシャ
ル膜２１を膜厚１０μｍで形成する。次に、図３（ｂ）
に示すように、ダイシング箇所から電流を流すことによ
り陽極化成を行う。その後、図３（ｃ）に示すように多
孔質化されたｐ型シリコンウエハ２０をフッ酸が含まれ
た溶液でウエットエッチングすることにより除去する。
なお、本実施形態では、電流密度１０ｍＡ／ｃｍ2で約
５００分間陽極化成を行うことによりｐ型シリコンウエ
ハ２０を多孔質化して、ウエットエッチングにより除去
している。また、ｐ型シリコンウエハ２０は、４イン
チ、比抵抗１０Ω・ｃｍ、面方位＜１００＞、厚み約５
００μｍのものを用い、エピタキシャル膜２１は、比抵
抗１０Ω・ｃｍのものを用いている。なお、エピタキシ
ャル膜２１を形成した後、ＭＯＳ等を作り込んだシリコ
ンウエハにおいて、ダイシング箇所のみ電極４を形成
し、燐及び砒素を注入して低抵抗化してアルミニウム電
極を形成し、陽極化成して薄型基板にしてダイシングす
ることにより、高放熱及び小型のデバイスを電極４を形
成する工程なしで形成できる。(Embodiment 2) Next, a method of manufacturing a semiconductor device of the present invention using a thin silicon substrate will be described. 3A to 3D are cross-sectional views of processes for forming a thin silicon substrate. First, as shown in FIG. 3A, an epitaxial film 21 containing a phosphorus element or an arsenic element is formed on a p-type silicon wafer 20 to have a film thickness of 10 μm. Next, FIG. 3 (b)
As shown in, anodization is performed by passing a current from the dicing point. After that, as shown in FIG. 3C, the porous p-type silicon wafer 20 is removed by wet etching with a solution containing hydrofluoric acid.
In the present embodiment, the p-type silicon wafer 20 is made porous by performing anodization at a current density of 10 mA / cm 2 for about 500 minutes and removed by wet etching. The p-type silicon wafer 20 is 4 inches, the specific resistance is 10 Ω · cm, the plane orientation is <100>, and the thickness is about 5.
The epitaxial film 21 has a specific resistance of 10 Ω · cm. After forming the epitaxial film 21, the electrode 4 is formed only on the dicing portion in the silicon wafer in which the MOS and the like are formed, phosphorus and arsenic are injected to reduce the resistance, the aluminum electrode is formed, and the anodization is performed. By dicing into a thin substrate, a device with high heat dissipation and small size can be formed without the step of forming the electrode 4.
【００３０】なお、参考のために、従来の陽極化成を用
いたシリコン基板の加工方法について以下で説明する。For reference, a conventional method for processing a silicon substrate using anodization will be described below.
【００３１】＜パターニング工程＞２００μｍ厚の低抵
抗単結晶シリコン基体の両面に、高抵抗のエピタキシャ
ルシリコン層を減圧ＣＶＤ法により０．５μｍの厚さに
形成し、フォトリソ技術によりレジストをパターニング
し、低抵抗シリコン基体が露出するまで、ＲＩＥ法によ
りエッチングする。<Patterning Step> A high resistance epitaxial silicon layer is formed on both surfaces of a low resistance single crystal silicon substrate having a thickness of 200 μm by a low pressure CVD method to a thickness of 0.5 μm, and a resist is patterned by a photolithography technique to reduce the thickness. Etch by RIE until the resistive silicon substrate is exposed.
【００３２】＜陽極化成工程＞表面から裏面までマスク
のない部分を多孔質化する。<Anodizing Step> The maskless portion from the front surface to the back surface is made porous.
【００３３】＜ウエットエッチング工程＞多孔質部分を
含むシリコンウエハを４９％のフッ酸溶液中で攪拌し
て、多孔質シリコンをエッチングする。次に、マスクを
剥離する。なお、マスクがエピタキシャル層などのよう
に、本加工品の応用に対してなんら悪影響を与えない場
合には、マスクを剥離する必要がない。<Wet Etching Step> A silicon wafer containing a porous portion is agitated in a 49% hydrofluoric acid solution to etch the porous silicon. Next, the mask is peeled off. If the mask does not have any adverse effect on the application of this processed product such as an epitaxial layer, it is not necessary to peel off the mask.
【００３４】なお、半導体基体として上記実施形態で
は、シリコンウエハを示したが、ＳｉＣあるいはＧａＡ
ｓ基体でも同様な効果が得られる。Although a silicon wafer is shown as the semiconductor substrate in the above embodiment, SiC or GaA is used.
The same effect can be obtained with the s substrate.
【００３５】[0035]
【発明の効果】本発明に係わる半導体装置の製造方法
は、ｎ型半導体基板に、その基板より低抵抗とする不純
物元素を部分的に形成して陽極化成することにより、半
導体基板に高速で空洞を形成でき、また、ホウ素元素を
含む半導体基体のみを除去して薄型半導体基板を形成で
きる。According to the method of manufacturing a semiconductor device of the present invention, an n-type semiconductor substrate is partially formed with an impurity element having a resistance lower than that of the substrate and anodized to form a cavity in the semiconductor substrate at a high speed. It is also possible to form a thin semiconductor substrate by removing only the semiconductor substrate containing the boron element.
【図１】本発明の半導体装置の製造方法について示した
工程断面図である。FIG. 1 is a process sectional view showing a method for manufacturing a semiconductor device of the present invention.
【図２】陽極化成をするための陽極化成装置の断面図で
ある。FIG. 2 is a cross-sectional view of an anodizing apparatus for anodizing.
【図３】本発明により薄型シリコン基板を形成する工程
断面図である。FIG. 3 is a process sectional view of forming a thin silicon substrate according to the present invention.
【図４】従来の半導体装置の製造方法について示した工
程断面図である。FIG. 4 is a process cross-sectional view showing the method of manufacturing a conventional semiconductor device.
１ シリコンウエハ
２ イオン注入箇所
３ 保護膜
４ 電極
５ 空洞
１１ シリコンウエハ台
１２ フッ素ゴム製Ｏリング
１３ 槽
１４ 溶液
１５ 定電流源
１６ 導電線
１７ 電極
１８ タングステンランプ
１９ 赤外カットフィルター
２０ ｐ型シリコンウエハ
２１ エピタキシャル膜
３１ エッチング防止層
３２ 非多孔質シリコン半導体基板（非多孔質シリコン
領域）
３３ 多孔質シリコン領域
３４ 貫通孔1 Silicon Wafer 2 Ion Implantation Part 3 Protective Film 4 Electrode 5 Cavity 11 Silicon Wafer Stand 12 Fluoro Rubber O-ring 13 Tank 14 Solution 15 Constant Current Source 16 Conductive Wire 17 Electrode 18 Tungsten Lamp 19 Infrared Cut Filter 20 p-type Silicon Wafer 21 Epitaxial film 31 Etching prevention layer 32 Non-porous silicon semiconductor substrate (non-porous silicon region) 33 Porous silicon region 34 Through hole
フロントページの続き Ｆターム(参考） 5F043 AA02 BB01 CC02 CC20 DD08 DD14 EE01 EE14 EE15 EE35 GG10 Continued front page F term (reference) 5F043 AA02 BB01 CC02 CC20 DD08 DD14 EE01 EE14 EE15 EE35 GG10
Claims (5)
後、前記パターニングした半導体基板の表面の特定箇所
に不純物を注入し、その後、前記半導体基板を陽極化成
して、前記半導体基板に空洞を形成することを特徴とす
る半導体装置の製造方法。1. After patterning the surface of a semiconductor substrate, implanting an impurity into a specific portion of the surface of the patterned semiconductor substrate, and then anodizing the semiconductor substrate to form a cavity in the semiconductor substrate. A method for manufacturing a semiconductor device, comprising:
ウ素元素からなる群から選択される少なくとも１種であ
る請求項１に記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the impurity is at least one selected from the group consisting of phosphorus element, arsenic element and boron element.
停止層として、シリコン窒化膜、炭化シリコン膜、レジ
スト、ポリイミド膜、アピエゾンワックス、燐元素を含
む膜及び砒素元素を含む膜からなる群から選択される少
なくとも１種を形成した請求項１又は２のいずれかに記
載の半導体装置の製造方法。3. The etching stop layer at the portion where the impurities are implanted is selected from the group consisting of a silicon nitride film, a silicon carbide film, a resist, a polyimide film, an apiezon wax, a film containing phosphorus and a film containing arsenic. 3. The method for manufacturing a semiconductor device according to claim 1, wherein at least one of the above is formed.
に、燐元素又は砒素元素が存在する箇所を形成した後、
前記半導体基板の他方の面を陽極化成して、前記半導体
基板の少なくとも一部を加工することを特徴とする半導
体装置の製造方法。4. After forming a portion where a phosphorus element or an arsenic element is present on one surface of a semiconductor substrate containing a boron element,
A method of manufacturing a semiconductor device, comprising: anodizing the other surface of the semiconductor substrate to process at least a part of the semiconductor substrate.
注入箇所をダイシング箇所とする請求項４に記載の半導
体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 4, wherein a current injection site in the anodization of the semiconductor substrate is a dicing site.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074757A JP2003273067A (en) | 2002-03-18 | 2002-03-18 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074757A JP2003273067A (en) | 2002-03-18 | 2002-03-18 | Manufacturing method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273067A true JP2003273067A (en) | 2003-09-26 |
Family
ID=29204070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002074757A Withdrawn JP2003273067A (en) | 2002-03-18 | 2002-03-18 | Manufacturing method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273067A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007086805A (en) * | 2005-08-26 | 2007-04-05 | Matsushita Electric Works Ltd | Process of making semiconductor lens |
| JP2007094430A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor optical lens |
| JP2007094431A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor lens and semiconductor lens |
| JP2007094429A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor lens |
| JP2007108776A (en) * | 2005-08-26 | 2007-04-26 | Matsushita Electric Works Ltd | Method of manufacturing semiconductor lens |
| JP2007108777A (en) * | 2005-08-26 | 2007-04-26 | Matsushita Electric Works Ltd | Method of manufacturing semiconductor lens |
| JP2007171174A (en) * | 2005-11-25 | 2007-07-05 | Matsushita Electric Works Ltd | Thermal type infrared sensing device and its manufacturing method |
| JP2007171170A (en) * | 2005-11-25 | 2007-07-05 | Matsushita Electric Works Ltd | Method for manufacturing thermal type infrared sensing device |
| JP2007292720A (en) * | 2006-03-28 | 2007-11-08 | Matsushita Electric Works Ltd | Semiconductor lens, infrared detector using it, and method of manufacturing semiconductor lens |
| US7718970B2 (en) | 2005-11-25 | 2010-05-18 | Panasonic Electric Works Co., Ltd. | Infrared detection unit using a semiconductor optical lens |
| KR100969988B1 (en) | 2005-08-26 | 2010-07-16 | 파나소닉 전공 주식회사 | Process of making a semiconductor optical lens and a semiconductor optical lens fabricated thereby |
| JP2013080954A (en) * | 2007-07-26 | 2013-05-02 | Universitat Konstanz | Method for forming silicon solar cell having emitter subject to back etching and similar solar cell |
-
2002
- 2002-03-18 JP JP2002074757A patent/JP2003273067A/en not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586797B2 (en) * | 2005-08-26 | 2010-11-24 | パナソニック電工株式会社 | Manufacturing method of semiconductor lens |
| US8591716B2 (en) | 2005-08-26 | 2013-11-26 | Panasonic Corporation | Process of making a semiconductor optical lens and a semiconductor optical lens fabricated thereby |
| JP4725502B2 (en) * | 2005-08-26 | 2011-07-13 | パナソニック電工株式会社 | Manufacturing method of semiconductor optical lens |
| JP2007094429A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor lens |
| JP2007108776A (en) * | 2005-08-26 | 2007-04-26 | Matsushita Electric Works Ltd | Method of manufacturing semiconductor lens |
| JP2007108777A (en) * | 2005-08-26 | 2007-04-26 | Matsushita Electric Works Ltd | Method of manufacturing semiconductor lens |
| JP4640326B2 (en) * | 2005-08-26 | 2011-03-02 | パナソニック電工株式会社 | Manufacturing method of semiconductor lens |
| JP4640327B2 (en) * | 2005-08-26 | 2011-03-02 | パナソニック電工株式会社 | Manufacturing method of semiconductor lens |
| JP2007094431A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor lens and semiconductor lens |
| JP2007094430A (en) * | 2005-08-26 | 2007-04-12 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor optical lens |
| JP4586798B2 (en) * | 2005-08-26 | 2010-11-24 | パナソニック電工株式会社 | Manufacturing method of semiconductor lens |
| KR100969988B1 (en) | 2005-08-26 | 2010-07-16 | 파나소닉 전공 주식회사 | Process of making a semiconductor optical lens and a semiconductor optical lens fabricated thereby |
| JP2007086805A (en) * | 2005-08-26 | 2007-04-05 | Matsushita Electric Works Ltd | Process of making semiconductor lens |
| JP4586796B2 (en) * | 2005-08-26 | 2010-11-24 | パナソニック電工株式会社 | Manufacturing method of semiconductor lens |
| JP2007171170A (en) * | 2005-11-25 | 2007-07-05 | Matsushita Electric Works Ltd | Method for manufacturing thermal type infrared sensing device |
| JP2007171174A (en) * | 2005-11-25 | 2007-07-05 | Matsushita Electric Works Ltd | Thermal type infrared sensing device and its manufacturing method |
| US7718970B2 (en) | 2005-11-25 | 2010-05-18 | Panasonic Electric Works Co., Ltd. | Infrared detection unit using a semiconductor optical lens |
| JP2007292720A (en) * | 2006-03-28 | 2007-11-08 | Matsushita Electric Works Ltd | Semiconductor lens, infrared detector using it, and method of manufacturing semiconductor lens |
| JP2013080954A (en) * | 2007-07-26 | 2013-05-02 | Universitat Konstanz | Method for forming silicon solar cell having emitter subject to back etching and similar solar cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316616A (en) | Dry etching with hydrogen bromide or bromine | |
| TWI284372B (en) | Method for bilayer resist plasma etch | |
| US20060252256A1 (en) | Method for removing post-etch residue from wafer surface | |
| EP0243273A2 (en) | Method for planarizing semiconductor substrates | |
| JPH0670989B2 (en) | Reactive Ion Etching of Silicon with Hydrogen Bromide | |
| JP2007184571A (en) | Silicon cardide semiconductor device, method of manufacturing same, junction between transition metal silicide and metal film therein, and method of manufacturing junction between transition metal silicide and metal film therein | |
| TWI376721B (en) | System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing | |
| JP2012023384A (en) | Method for removal of sic | |
| JP2003273067A (en) | Manufacturing method for semiconductor device | |
| US20170358494A1 (en) | Plasma dicing of silicon carbide | |
| JPWO2004097923A1 (en) | Manufacturing method of semiconductor device | |
| JPH06204159A (en) | Shallow junction sog process | |
| JP2022509816A (en) | How to pattern a metal layer | |
| JP2002016013A (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH0133933B2 (en) | ||
| JP4515309B2 (en) | Etching method | |
| US6762112B2 (en) | Method for manufacturing isolating structures | |
| JPH0945674A (en) | Etching solution and etching method for semiconductor deviceusing it | |
| KR20070042887A (en) | Method for forming feature definitions | |
| TWI282122B (en) | Post plasma clean process for a hardmask | |
| JP2548177B2 (en) | Dry etching method | |
| TW200414415A (en) | Semiconductor device fabricating method | |
| JPH0786229A (en) | Method of etching silicon oxide | |
| JPH05109702A (en) | Manufacture of semiconductor device | |
| JP3201793B2 (en) | Processing method of Si substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |