JP2003271329A - 画像転送システム - Google Patents
画像転送システムInfo
- Publication number
- JP2003271329A JP2003271329A JP2002069999A JP2002069999A JP2003271329A JP 2003271329 A JP2003271329 A JP 2003271329A JP 2002069999 A JP2002069999 A JP 2002069999A JP 2002069999 A JP2002069999 A JP 2002069999A JP 2003271329 A JP2003271329 A JP 2003271329A
- Authority
- JP
- Japan
- Prior art keywords
- image
- buffer
- image data
- pci
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 本発明は画像転送システムに関し、順方向だ
けではなく、９０゜／２７０゜回転の場合についても高
速に読み出すことができる画像転送システムを提供する
ことを目的としている。 【解決手段】 全体の動作を制御するＣＰＵ１と、該Ｃ
ＰＵ１に接続され、ＣＰＵバスとＰＣＩバスとの接続を
行なうホスト・ＰＣＩブリッジ２と、該ホストＰＣＩブ
リッジ２と接続される画像データを格納するメインメモ
リ３と、ＰＣＩバス４と接続され、メインメモリ３から
の画像データを直接操作してスキャン方向の制御を行な
うＤＭＡコントローラ１０と、を有して構成される。
けではなく、９０゜／２７０゜回転の場合についても高
速に読み出すことができる画像転送システムを提供する
ことを目的としている。 【解決手段】 全体の動作を制御するＣＰＵ１と、該Ｃ
ＰＵ１に接続され、ＣＰＵバスとＰＣＩバスとの接続を
行なうホスト・ＰＣＩブリッジ２と、該ホストＰＣＩブ
リッジ２と接続される画像データを格納するメインメモ
リ３と、ＰＣＩバス４と接続され、メインメモリ３から
の画像データを直接操作してスキャン方向の制御を行な
うＤＭＡコントローラ１０と、を有して構成される。
Description
【０００１】
【発明の属する技術分野】本発明は画像転送システムに
関する。
関する。
【０００２】
【従来の技術】現在、企画化された汎用内部バスのう
ち、最も一般的なものとして、パソコン／ワークステー
ションにおいて採用されているＰＣＩ（Ｐｅｒｉｐｈｅ
ｒａｌＣｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃ
ｔ）バスがある。ＰＣＩバスの特徴としては、アドレス
／データがマルチプレクスであること、アドレスインク
リメンタリなリニアバースト（アドレス増加方向にアド
レスを変化させること）をサポートすることが挙げられ
る。
ち、最も一般的なものとして、パソコン／ワークステー
ションにおいて採用されているＰＣＩ（Ｐｅｒｉｐｈｅ
ｒａｌＣｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃ
ｔ）バスがある。ＰＣＩバスの特徴としては、アドレス
／データがマルチプレクスであること、アドレスインク
リメンタリなリニアバースト（アドレス増加方向にアド
レスを変化させること）をサポートすることが挙げられ
る。
【０００３】ＰＣＩバスでは、アドレス／データのマル
チプレクス構成により、バスの信号本数が削減されてい
る。また、リニアバースト転送にて最大１３３ＭＢ／ｓ
（３２ビット／３３ＭＨｚＰＣＩの場合）の転送が可能
である。ＰＣＩバスは、アドレスとデータが共用されて
おり、ランダムアクセスの場合には、１アクセス毎にア
ドレスを出力しなければならないため、転送速度は１０
ＭＢ／ｓ程度まで低下する。
チプレクス構成により、バスの信号本数が削減されてい
る。また、リニアバースト転送にて最大１３３ＭＢ／ｓ
（３２ビット／３３ＭＨｚＰＣＩの場合）の転送が可能
である。ＰＣＩバスは、アドレスとデータが共用されて
おり、ランダムアクセスの場合には、１アクセス毎にア
ドレスを出力しなければならないため、転送速度は１０
ＭＢ／ｓ程度まで低下する。
【０００４】図１３は画像転送システムの構成例を示す
ブロック図である。図において、１は全体の動作を制御
するＣＰＵ、２は該ＣＰＵ１と接続され、ＣＰＵバスと
ＰＣＩバスとの接続を行なうホスト（Ｈｏｓｔ）・ＰＣ
Ｉブリッジ、３は該ホスト・ＰＣＩブリッジ２と接続さ
れるメインメモリである。
ブロック図である。図において、１は全体の動作を制御
するＣＰＵ、２は該ＣＰＵ１と接続され、ＣＰＵバスと
ＰＣＩバスとの接続を行なうホスト（Ｈｏｓｔ）・ＰＣ
Ｉブリッジ、３は該ホスト・ＰＣＩブリッジ２と接続さ
れるメインメモリである。
【０００５】４はＰＣＩバスである。前記ホスト・ＰＣ
Ｉブリッジ２は該ＰＣＩバス４と接続されている。５は
ＰＣＩバス４と接続され、ホストコンピュータからのコ
マンド等を受けるインターフェースプロトコルコントロ
ーラ、６はＰＣＩバス４と接続されるＩＯコントロー
ラ、７はＰＣＩバス４と接続されるビデオ（Ｖｉｄｅ
ｏ）コントローラである。８は、ＩＯコントローラ６と
接続されるハードディスクドライブ（ＨＤＤ）、９は同
じくＩＯコントローラ６と接続されるフロッピーディス
クドライブ（ＦＤＤ）である。インターフェースプロト
コルコントローラ５としては、例えばＳＣＳＩが用いら
れる。
Ｉブリッジ２は該ＰＣＩバス４と接続されている。５は
ＰＣＩバス４と接続され、ホストコンピュータからのコ
マンド等を受けるインターフェースプロトコルコントロ
ーラ、６はＰＣＩバス４と接続されるＩＯコントロー
ラ、７はＰＣＩバス４と接続されるビデオ（Ｖｉｄｅ
ｏ）コントローラである。８は、ＩＯコントローラ６と
接続されるハードディスクドライブ（ＨＤＤ）、９は同
じくＩＯコントローラ６と接続されるフロッピーディス
クドライブ（ＦＤＤ）である。インターフェースプロト
コルコントローラ５としては、例えばＳＣＳＩが用いら
れる。
【０００６】このように構成されたシステムにおいて、
ホストコンピュータからのコマンド（画像出力のための
コマンド）又は画像データは、インタフェースプロトコ
ルコントローラ５で受信され、ＰＣＩバス４を介してホ
スト・ＰＣＩブリッジ２に入り、メインメモリ３に格納
される。
ホストコンピュータからのコマンド（画像出力のための
コマンド）又は画像データは、インタフェースプロトコ
ルコントローラ５で受信され、ＰＣＩバス４を介してホ
スト・ＰＣＩブリッジ２に入り、メインメモリ３に格納
される。
【０００７】また、メインメモリ３に記憶されている画
像データを読み出して、プリントする場合、メインメモ
リ３から読み出された画像データは、メインメモリ３内
に画像展開される。そして、この画像展開された画像デ
ータは、ホスト・ＰＣＩブリッジ２を介してＰＣＩバス
４に送出され、ビデオコントローラ７からプリンタエン
ジン（図示せず）に送られる。該プリンタエンジンは、
メインメモリ３から読み出した画像データをプリントす
る。
像データを読み出して、プリントする場合、メインメモ
リ３から読み出された画像データは、メインメモリ３内
に画像展開される。そして、この画像展開された画像デ
ータは、ホスト・ＰＣＩブリッジ２を介してＰＣＩバス
４に送出され、ビデオコントローラ７からプリンタエン
ジン（図示せず）に送られる。該プリンタエンジンは、
メインメモリ３から読み出した画像データをプリントす
る。
【０００８】現在、汎用のＣＰＵの殆どが（Ｉｎｔｅｌ
Ｐｅｎｔｉｕｍ シリーズ、Ｍｏｔｏｒｏｌａ Ｐｏ
ｗｅｒ ＰＣシリーズ等）、対応するホスト・ＰＣＩブ
リッジをサポートしている。また、このホスト・ＰＣＩ
ブリッジは、一般的にメインメモリを制御するメモリコ
ントローラとしての機能を持っている。
Ｐｅｎｔｉｕｍ シリーズ、Ｍｏｔｏｒｏｌａ Ｐｏ
ｗｅｒ ＰＣシリーズ等）、対応するホスト・ＰＣＩブ
リッジをサポートしている。また、このホスト・ＰＣＩ
ブリッジは、一般的にメインメモリを制御するメモリコ
ントローラとしての機能を持っている。
【０００９】ホストコンピュータとのインターフェース
をとるためのインターフェースプロトコルコントローラ
（イーサネット（登録商標）プロトコルコントローラ、
ＳＣＳＩプロトコルコントローラ等）についても、ＣＰ
Ｕ側のインターフェースとしてＰＣＩバスを採用してい
るものが多い。ＩＯコントローラ（ＩＤＥコントロー
ラ、ＦＤＤコントローラ等）も同様である。
をとるためのインターフェースプロトコルコントローラ
（イーサネット（登録商標）プロトコルコントローラ、
ＳＣＳＩプロトコルコントローラ等）についても、ＣＰ
Ｕ側のインターフェースとしてＰＣＩバスを採用してい
るものが多い。ＩＯコントローラ（ＩＤＥコントロー
ラ、ＦＤＤコントローラ等）も同様である。
【００１０】このように、汎用ＣＰＵを使用してハード
ウェア構成を起こす際には、ＰＣＩバスを基幹とするこ
とにより、多種の市販チップを使用することが可能とな
り、開発工数を削減することができる。
ウェア構成を起こす際には、ＰＣＩバスを基幹とするこ
とにより、多種の市販チップを使用することが可能とな
り、開発工数を削減することができる。
【００１１】
【発明が解決しようとする課題】しかしながら、プリン
タコントローラの場合、ビデオコントローラ７がＰＣＩ
バス４を経由してメインメモリ３からデータを読み出す
際、アドレスインクリメンタリなリニアアクセスだけで
なく、図１４のように↓印方向に示すように副走査方向
の読み出しを行ないたい場合が多々ある。これは、画像
の９０゜回転や、２７０゜回転のためである。
タコントローラの場合、ビデオコントローラ７がＰＣＩ
バス４を経由してメインメモリ３からデータを読み出す
際、アドレスインクリメンタリなリニアアクセスだけで
なく、図１４のように↓印方向に示すように副走査方向
の読み出しを行ないたい場合が多々ある。これは、画像
の９０゜回転や、２７０゜回転のためである。
【００１２】図１４に示す読み出しの場合、方向から
始まってで終わるような副走査方向のスキャンが行な
われる。このような走査を行なうと左９０゜回転した画
像を得ることができる。
始まってで終わるような副走査方向のスキャンが行な
われる。このような走査を行なうと左９０゜回転した画
像を得ることができる。
【００１３】前述したように、ＰＣＩバスのバーストア
クセスはアドレスインクリメンタリしかサポートしてい
ないため、上記のようなアクセスを行なうと、ランダム
アクセスの場合と同様、転送速度が１０ＭＢ／ｓ程度に
低下してしまうという問題がある。
クセスはアドレスインクリメンタリしかサポートしてい
ないため、上記のようなアクセスを行なうと、ランダム
アクセスの場合と同様、転送速度が１０ＭＢ／ｓ程度に
低下してしまうという問題がある。
【００１４】このような問題を解決するためには、以下
のような方法がある。 ＣＰＵ１がメインメモリ３に画像を展開する際、予め
回転して描画する。しかしながら、この方法はＣＰＵパ
ワーを食うため、回転描画のために高速のＣＰＵとメイ
ンメモリを用意しなければならない。特に２値イメージ
の場合、回転するためにはビット単位のピクセル操作を
することとなり、単純な順方向描画と比べると莫大なプ
ロセス（３２ビットＣＰＵの場合、順方向描画処理の約
３２倍）が必要となる。 ＰＣＩバス上に別途ビットマップメモリ（ＢＭＭ）及
びＢＭＭコントローラを設け、メインメモリから一旦前
記ＢＭＭに画像を転送し、そのＢＭＭ上で一度回転描画
した後、回転描画された画像データを読み出す。
のような方法がある。 ＣＰＵ１がメインメモリ３に画像を展開する際、予め
回転して描画する。しかしながら、この方法はＣＰＵパ
ワーを食うため、回転描画のために高速のＣＰＵとメイ
ンメモリを用意しなければならない。特に２値イメージ
の場合、回転するためにはビット単位のピクセル操作を
することとなり、単純な順方向描画と比べると莫大なプ
ロセス（３２ビットＣＰＵの場合、順方向描画処理の約
３２倍）が必要となる。 ＰＣＩバス上に別途ビットマップメモリ（ＢＭＭ）及
びＢＭＭコントローラを設け、メインメモリから一旦前
記ＢＭＭに画像を転送し、そのＢＭＭ上で一度回転描画
した後、回転描画された画像データを読み出す。
【００１５】しかしながら、この方法は、メインメモリ
→ＢＭＭ、ＢＭＭ→回転→ＢＭＭ、ＢＭＭ→ビデオコン
トローラという転送手順を踏むため、ＣＰＵによる制御
が複雑になる。また、手順が多いため、高速化を図るた
めには、各プロセスをパイプライン化する必要があり、
回路規模が増大するという問題がある。
→ＢＭＭ、ＢＭＭ→回転→ＢＭＭ、ＢＭＭ→ビデオコン
トローラという転送手順を踏むため、ＣＰＵによる制御
が複雑になる。また、手順が多いため、高速化を図るた
めには、各プロセスをパイプライン化する必要があり、
回路規模が増大するという問題がある。
【００１６】本発明はこのような課題に鑑みてなされた
ものであって、順方向だけではなく、９０゜／２７０゜
回転の場合についても高速に読み出すことができる画像
転送システムを提供することを目的としている。
ものであって、順方向だけではなく、９０゜／２７０゜
回転の場合についても高速に読み出すことができる画像
転送システムを提供することを目的としている。
【００１７】
【課題を解決するための手段】（１）図１は本発明の原
理ブロック図である。図１３と同一のものは、同一の符
号を付して示す。図において、１は全体の動作を制御す
るＣＰＵ、２は該ＣＰＵ１に接続され、ＣＰＵバスとＰ
ＣＩバスとの接続を行なうホスト・ＰＣＩブリッジ、３
は該ホスト・ＰＣＩブリッジ２と接続される画像データ
を格納するメインメモリ、１０はＰＣＩバス４とと接続
され、メインメモリ１からの画像データを直接操作して
スキャン方向の制御を行なうＤＭＡコントローラ、７は
該ＤＭＡコントローラ１０と接続されるビデオコントロ
ーラである。該ビデオコントローラ７の出力はプリンタ
エンジン（図示せず）に入る。
理ブロック図である。図１３と同一のものは、同一の符
号を付して示す。図において、１は全体の動作を制御す
るＣＰＵ、２は該ＣＰＵ１に接続され、ＣＰＵバスとＰ
ＣＩバスとの接続を行なうホスト・ＰＣＩブリッジ、３
は該ホスト・ＰＣＩブリッジ２と接続される画像データ
を格納するメインメモリ、１０はＰＣＩバス４とと接続
され、メインメモリ１からの画像データを直接操作して
スキャン方向の制御を行なうＤＭＡコントローラ、７は
該ＤＭＡコントローラ１０と接続されるビデオコントロ
ーラである。該ビデオコントローラ７の出力はプリンタ
エンジン（図示せず）に入る。
【００１８】このように構成すれば、ホスト・ＰＣＩブ
リッジ２とビデオコントローラ７との間に画像回転用の
ＤＭＡコントローラ１０を設け、このＤＭＡコントロー
ラ１０で画像のスキャン方向を制御するようにすること
ができ、順方向だけではなく、９０゜／２７０゜回転の
場合についてもリニアバースト転送を用いて高速に読み
出すことができる画像転送システムを提供することがで
きる。 （２）請求項２記載の発明は、前記ＤＭＡコントローラ
１０は、入力バッファと出力バッファとを具備し、メイ
ンメモリ３から画像データを読み出す方向の制御と、入
力バッファへの読み出した画像データの書き込みの制御
と、入力バッファから読み出した画像データを回転操作
して出力バッファへ書き込む制御とを行なうことを特徴
とする。
リッジ２とビデオコントローラ７との間に画像回転用の
ＤＭＡコントローラ１０を設け、このＤＭＡコントロー
ラ１０で画像のスキャン方向を制御するようにすること
ができ、順方向だけではなく、９０゜／２７０゜回転の
場合についてもリニアバースト転送を用いて高速に読み
出すことができる画像転送システムを提供することがで
きる。 （２）請求項２記載の発明は、前記ＤＭＡコントローラ
１０は、入力バッファと出力バッファとを具備し、メイ
ンメモリ３から画像データを読み出す方向の制御と、入
力バッファへの読み出した画像データの書き込みの制御
と、入力バッファから読み出した画像データを回転操作
して出力バッファへ書き込む制御とを行なうことを特徴
とする。
【００１９】このように構成すれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。 （３）請求項３記載の発明は、前記ＤＭＡコントローラ
１０は、入力バッファ１と出力バッファ２とを具備し、
入力バッファ１はＩＸ×ＩＹのブロック単位でデータを
保持できるものとし、ＩＸはＰＣＩバスのバースト長以
上とし、ＩＹはＰＣＩバスのバス幅以上とし、出力バッ
ファ１はＯＸ×ＯＹのブロック単位でデータを保持し、
ＯＸは出力画像の主走査方向データ長以上とし、ＯＹは
ＰＣＩバスのバースト長以上とし、前記ＤＭＡコントロ
ーラは、メインメモリに保持される画像データをＰＣＩ
バースト長にて連続読み出しを行ないバッファ１に格納
し、バッファ１から画像を読み出して９０゜若しくは２
７０゜回転し、バッファ２に格納し、バッファ２に格納
された画像データが１スキャンライン分貯まったところ
で１ライン分のデータを出力することを特徴とする。
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。 （３）請求項３記載の発明は、前記ＤＭＡコントローラ
１０は、入力バッファ１と出力バッファ２とを具備し、
入力バッファ１はＩＸ×ＩＹのブロック単位でデータを
保持できるものとし、ＩＸはＰＣＩバスのバースト長以
上とし、ＩＹはＰＣＩバスのバス幅以上とし、出力バッ
ファ１はＯＸ×ＯＹのブロック単位でデータを保持し、
ＯＸは出力画像の主走査方向データ長以上とし、ＯＹは
ＰＣＩバスのバースト長以上とし、前記ＤＭＡコントロ
ーラは、メインメモリに保持される画像データをＰＣＩ
バースト長にて連続読み出しを行ないバッファ１に格納
し、バッファ１から画像を読み出して９０゜若しくは２
７０゜回転し、バッファ２に格納し、バッファ２に格納
された画像データが１スキャンライン分貯まったところ
で１ライン分のデータを出力することを特徴とする。
【００２０】このように構成すれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明によるＰＣ
Ｉバス転送の一般的な説明図である。ＣＬＫはクロッ
ク、ＡＤはアドレス／データバス、ＣＤ／＊ＢＥはコマ
ンド／バイトイネーブルをそれぞれ示す。ＰＣＩマスタ
デバイスは、先ずバスを獲得した後、ＡＤ信号にアクセ
ス開始アドレスを、ＣＤ／＊ＢＥにアクセスコマンドを
ドライブする。この時、選択されたターゲットデバイス
は、アクセス開始アドレスからのデータをクロックに同
期してＤａｔａ０１，Ｄａｔａ０２，Ｄａｔａ０３…の
ように、アドレスインクリメンタリに連続出力する（リ
ードの場合）。各Ｄａｔａには＊ＢＥ０１，＊ＢＥ０
２，＊ＢＥ０３…のようにバイトイネーブルが対応す
る。このＢＥ信号は、バイトの有効性を示している。
施の形態例を詳細に説明する。図２は本発明によるＰＣ
Ｉバス転送の一般的な説明図である。ＣＬＫはクロッ
ク、ＡＤはアドレス／データバス、ＣＤ／＊ＢＥはコマ
ンド／バイトイネーブルをそれぞれ示す。ＰＣＩマスタ
デバイスは、先ずバスを獲得した後、ＡＤ信号にアクセ
ス開始アドレスを、ＣＤ／＊ＢＥにアクセスコマンドを
ドライブする。この時、選択されたターゲットデバイス
は、アクセス開始アドレスからのデータをクロックに同
期してＤａｔａ０１，Ｄａｔａ０２，Ｄａｔａ０３…の
ように、アドレスインクリメンタリに連続出力する（リ
ードの場合）。各Ｄａｔａには＊ＢＥ０１，＊ＢＥ０
２，＊ＢＥ０３…のようにバイトイネーブルが対応す
る。このＢＥ信号は、バイトの有効性を示している。
【００２２】ＰＣＩバスは、１ロングワード（３２ビッ
ト）単位の転送を基本としている。また、連続して出力
するデータ長のことをバースト転送長と呼ぶ。このバー
スト転送長は、長く設定すればするほど、データの転送
効率が上がり、高速転送が可能となる。
ト）単位の転送を基本としている。また、連続して出力
するデータ長のことをバースト転送長と呼ぶ。このバー
スト転送長は、長く設定すればするほど、データの転送
効率が上がり、高速転送が可能となる。
【００２３】図３は本発明の動作説明図である。図１と
同一のものは、同一の符号を付して示す。図において、
３はメインメモリ、１０はＤＭＡコントローラ、１１は
ＤＭＡコントローラ１０内に設けられた画像回転用のハ
ードウェアであるコーナターナ（ＣＴ）である。コーナ
ターナ１１としては、例えば３２ビット×３２ビットの
容量を持っている。１２は入力バッファ、１３は出力バ
ッファである。これら入力バッファ１２と出力バッファ
１３はＤＭＡコントローラ１０内に設けられている。７
はＤＭＡコントローラ１０と接続されるビデオコントロ
ーラである。
同一のものは、同一の符号を付して示す。図において、
３はメインメモリ、１０はＤＭＡコントローラ、１１は
ＤＭＡコントローラ１０内に設けられた画像回転用のハ
ードウェアであるコーナターナ（ＣＴ）である。コーナ
ターナ１１としては、例えば３２ビット×３２ビットの
容量を持っている。１２は入力バッファ、１３は出力バ
ッファである。これら入力バッファ１２と出力バッファ
１３はＤＭＡコントローラ１０内に設けられている。７
はＤＭＡコントローラ１０と接続されるビデオコントロ
ーラである。
【００２４】入力バッファ１２は８ロングワード×３２
ライン（１ＫＢ）の容量があり、出力バッファ１３は８
３ロングワード×２５６ライン（８３ＫＢ）の容量があ
る。ＤＭＡコントローラ１０は、Ｘ方向転送長（ＤＸ）
と、Ｙ方向伝送長（ＤＹ）を指定する矩形ＤＭＡ転送を
行なう画像転送用ＤＭＡコントローラである。
ライン（１ＫＢ）の容量があり、出力バッファ１３は８
３ロングワード×２５６ライン（８３ＫＢ）の容量があ
る。ＤＭＡコントローラ１０は、Ｘ方向転送長（ＤＸ）
と、Ｙ方向伝送長（ＤＹ）を指定する矩形ＤＭＡ転送を
行なう画像転送用ＤＭＡコントローラである。
【００２５】ここでは、右９０゜回転転送する場合のＤ
ＭＡコントローラの動作を説明する。右９０゜回転転送
の場合、ＤＭＡコントローラ１０は、メインメモリ３上
に描画された画像の左下のアドレスからデータを読み出
していく（図のの矢印）。主走査方向にＰＣＩバース
ト転送長の分だけ読み出した後、次のデータ転送は１ラ
イン上にアドレスを変えて再び主走査方向にＰＣＩバー
スト転送長の分だけ読み出す。以下は、ＰＣＩバースト
転送長を８ロングワードとして説明する。
ＭＡコントローラの動作を説明する。右９０゜回転転送
の場合、ＤＭＡコントローラ１０は、メインメモリ３上
に描画された画像の左下のアドレスからデータを読み出
していく（図のの矢印）。主走査方向にＰＣＩバース
ト転送長の分だけ読み出した後、次のデータ転送は１ラ
イン上にアドレスを変えて再び主走査方向にＰＣＩバー
スト転送長の分だけ読み出す。以下は、ＰＣＩバースト
転送長を８ロングワードとして説明する。
【００２６】ＤＭＡコントローラ１０によって読み出さ
れた画像データは、入力バッファ１２に蓄えられる。Ｐ
ＣＩバースト転送長を８ロングワードとした場合、必要
な容量は８ロングワード×３２ラインである。メインメ
モリ３から読み出した画像データの格納と、次段のコー
ナターナ１１からの読み出しを並行動作させる場合に
は、この２倍の容量が必要となる。
れた画像データは、入力バッファ１２に蓄えられる。Ｐ
ＣＩバースト転送長を８ロングワードとした場合、必要
な容量は８ロングワード×３２ラインである。メインメ
モリ３から読み出した画像データの格納と、次段のコー
ナターナ１１からの読み出しを並行動作させる場合に
は、この２倍の容量が必要となる。
【００２７】入力バッファ１２に３２ライン分の画像デ
ータが貯まったところで、次段のコーナターナ１１が入
力バッファ１２のデータを読み出す。前述したように、
コーナターナ１１は３２ビット×３２ビットの画像回転
用ハードウェアである。コーナターナ１１は、入力バッ
ファ１２から３２ビット×３２ビット単位で画像データ
を読み出し、右に９０゜回転させた形で出力バッファ１
３に画像を出力する。コーナターナ１１のデータ転送の
流れを図のの矢印で示す。
ータが貯まったところで、次段のコーナターナ１１が入
力バッファ１２のデータを読み出す。前述したように、
コーナターナ１１は３２ビット×３２ビットの画像回転
用ハードウェアである。コーナターナ１１は、入力バッ
ファ１２から３２ビット×３２ビット単位で画像データ
を読み出し、右に９０゜回転させた形で出力バッファ１
３に画像を出力する。コーナターナ１１のデータ転送の
流れを図のの矢印で示す。
【００２８】出力バッファ１３には、ビデオコントロー
ラ７に出力するためのデータが蓄えられる。出力バッフ
ァ１３の必要容量は、ＰＣＩバースト転送長と、メイン
メモリ３上画像の副走査方向ライン数によって決まる。
例えば、ＰＣＩバースト転送長が８ロングワード、メイ
ンメモリ３上の画像の副走査方向ライン数が２６４０ラ
インだった場合、８３ロングワード×２５６ラインの容
量が必要となる。２６４０÷３２＝８２．５であり、８
３ロングワードが導かれ、３２×８＝２５６でライン数
が導かれる。
ラ７に出力するためのデータが蓄えられる。出力バッフ
ァ１３の必要容量は、ＰＣＩバースト転送長と、メイン
メモリ３上画像の副走査方向ライン数によって決まる。
例えば、ＰＣＩバースト転送長が８ロングワード、メイ
ンメモリ３上の画像の副走査方向ライン数が２６４０ラ
インだった場合、８３ロングワード×２５６ラインの容
量が必要となる。２６４０÷３２＝８２．５であり、８
３ロングワードが導かれ、３２×８＝２５６でライン数
が導かれる。
【００２９】なお、入力バッファ１２と出力バッファ１
３とは同一メモリ上にあっても、物理的に分けてもよ
い。必要動作速度は、入力バッファ１２と出力バッファ
１３を同一メモリとする場合はＰＣＩ×４倍（１３３Ｍ
Ｈｚ）、入力バッファ１２と出力バッファ１３とを別メ
モリとする場合はＰＣＩ×２倍（６６ＭＨｚ）である。
出力バッファ１３の主走査方向に、８ロングワード（Ｐ
ＣＩバースト転送長）のデータが貯まったら、出力バッ
ファ１３から、ビデオコントローラ７にデータが出力さ
れる。このデータの流れを図中の矢印で示す。
３とは同一メモリ上にあっても、物理的に分けてもよ
い。必要動作速度は、入力バッファ１２と出力バッファ
１３を同一メモリとする場合はＰＣＩ×４倍（１３３Ｍ
Ｈｚ）、入力バッファ１２と出力バッファ１３とを別メ
モリとする場合はＰＣＩ×２倍（６６ＭＨｚ）である。
出力バッファ１３の主走査方向に、８ロングワード（Ｐ
ＣＩバースト転送長）のデータが貯まったら、出力バッ
ファ１３から、ビデオコントローラ７にデータが出力さ
れる。このデータの流れを図中の矢印で示す。
【００３０】このような一連のシーケンスにより、元の
画像が右に９０゜回転した画像を得ることができる。図
４は画像の回転の説明図である。メインメモリ３には、
左に示すように正常な漢字「右」が記憶されている。こ
の画像データを、入力バッファ１２に書き込んだ時の画
像は、真ん中に示すように「右」が鏡に写ったような関
係の画像が記憶される。右側には「右」が９０゜右に回
転した図形が示されている。この画像は、出力バッファ
１３から矢印で示す向きに画像データを読みだしてい
くと得られる。
画像が右に９０゜回転した画像を得ることができる。図
４は画像の回転の説明図である。メインメモリ３には、
左に示すように正常な漢字「右」が記憶されている。こ
の画像データを、入力バッファ１２に書き込んだ時の画
像は、真ん中に示すように「右」が鏡に写ったような関
係の画像が記憶される。右側には「右」が９０゜右に回
転した図形が示されている。この画像は、出力バッファ
１３から矢印で示す向きに画像データを読みだしてい
くと得られる。
【００３１】このように、本発明によれば、ホスト・Ｐ
ＣＩブリッジ２とビデオコントローラ７との間に画像回
転用のＤＭＡコントローラ１０を設け、このＤＭＡコン
トローラ１０で画像のスキャン方向を制御するようにす
ることができ、順方向だけではなく、９０゜／２７０゜
回転の場合についてもリニアバースト転送を用いて高速
に読み出すことができる画像転送システムを提供するこ
とができる。
ＣＩブリッジ２とビデオコントローラ７との間に画像回
転用のＤＭＡコントローラ１０を設け、このＤＭＡコン
トローラ１０で画像のスキャン方向を制御するようにす
ることができ、順方向だけではなく、９０゜／２７０゜
回転の場合についてもリニアバースト転送を用いて高速
に読み出すことができる画像転送システムを提供するこ
とができる。
【００３２】また、本発明によれば、順方向だけでな
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。次に、従来の画像転送システムと本
発明との比較について説明する。図５は従来システムの
動作説明図である。このシステムは、特開２０００−１
６５６５６に示されているシステムである。このシステ
ムでは、ディジタル複写機関連の発明であるため、スキ
ャナとプロッタ（プリンタ）を持つが、ここではプロッ
タ部分の制御について説明する。 （ａ）は原画像であり、画像がＮ×Ｍ画素の単位でブロ
ック化されており、１〜６までのブロックが図に示す向
きに配置されているものとする。Ａが主走査方向、Ｂが
副走査方向である。この原画像をスキャナで取り込んだ
時、メインメモリ上には（ｂ）に示すような順序で画像
を配置する。本来２次元に配列されるべき各ブロックを
直列的に配置するのは、この画像データをプロッタイン
ターフェースがリードする際に、ＰＣＩのバースト転送
が使用できるようにするためである。
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。次に、従来の画像転送システムと本
発明との比較について説明する。図５は従来システムの
動作説明図である。このシステムは、特開２０００−１
６５６５６に示されているシステムである。このシステ
ムでは、ディジタル複写機関連の発明であるため、スキ
ャナとプロッタ（プリンタ）を持つが、ここではプロッ
タ部分の制御について説明する。 （ａ）は原画像であり、画像がＮ×Ｍ画素の単位でブロ
ック化されており、１〜６までのブロックが図に示す向
きに配置されているものとする。Ａが主走査方向、Ｂが
副走査方向である。この原画像をスキャナで取り込んだ
時、メインメモリ上には（ｂ）に示すような順序で画像
を配置する。本来２次元に配列されるべき各ブロックを
直列的に配置するのは、この画像データをプロッタイン
ターフェースがリードする際に、ＰＣＩのバースト転送
が使用できるようにするためである。
【００３３】メインメモリに図に示すように配列された
画像データは、（ｃ）に示すようにＰＣＩバス上に配置
される回転用ハードウェアにてブロック単位に回転され
る。回転された画像データは、（ｄ）に示すようにＲＡ
Ｍに格納され、出力される。
画像データは、（ｃ）に示すようにＰＣＩバス上に配置
される回転用ハードウェアにてブロック単位に回転され
る。回転された画像データは、（ｄ）に示すようにＲＡ
Ｍに格納され、出力される。
【００３４】この発明は、イメージデータを扱うような
印刷装置（例えば複写機やイメージプリンタ等）につい
ては、効率的な回転操作を行なうことができる。ただ
し、キャラクタコードやグラフィックコマンドをを受け
て画像を作成するようなタイプの印刷装置について、ビ
ットマップメモリをブロック単位で直列的な配列形式で
作成することは、描画制御を非常に複雑化するため、適
してはいない。
印刷装置（例えば複写機やイメージプリンタ等）につい
ては、効率的な回転操作を行なうことができる。ただ
し、キャラクタコードやグラフィックコマンドをを受け
て画像を作成するようなタイプの印刷装置について、ビ
ットマップメモリをブロック単位で直列的な配列形式で
作成することは、描画制御を非常に複雑化するため、適
してはいない。
【００３５】図６は前述した従来の発明の原画像及び分
割単位の説明図である。ブロックが１〜６０までの単位
で分割されている。この原画像のブロックをメインメモ
リ上に格納した状態が図７である。アドレス００００〜
００ＥＦまで帯状に配列されている。
割単位の説明図である。ブロックが１〜６０までの単位
で分割されている。この原画像のブロックをメインメモ
リ上に格納した状態が図７である。アドレス００００〜
００ＥＦまで帯状に配列されている。
【００３６】図８は、従来のプリンタ出力動作を示す図
である。回転器２０は、メインメモリに記憶されている
画像データを読み出して出力バッファ２５に格納してい
く。出力バッファ２５には、ブロックが５１，４１，３
１，２１，１１，１という具合に割り当てられ、次の段
では５２，４２，３２，２２，１２，２という具合に割
り当てられていく。このようにして画像データが記憶さ
れた出力バッファの内容は、プリンタインターフェース
２１を介してプリンタエンジン２２に与えられる。この
発明で得られる画像は、図９に示すように「右」が９０
゜回転したものとなる。
である。回転器２０は、メインメモリに記憶されている
画像データを読み出して出力バッファ２５に格納してい
く。出力バッファ２５には、ブロックが５１，４１，３
１，２１，１１，１という具合に割り当てられ、次の段
では５２，４２，３２，２２，１２，２という具合に割
り当てられていく。このようにして画像データが記憶さ
れた出力バッファの内容は、プリンタインターフェース
２１を介してプリンタエンジン２２に与えられる。この
発明で得られる画像は、図９に示すように「右」が９０
゜回転したものとなる。
【００３７】図１０は本発明の原画像及び分割単位の説
明図である。ブロックは、図に示すように１〜１８まで
の１８ブロックから構成されている。これに対して、図
１１は本発明のメインメモリ上での配列を示す図であ
る。Ｘ方向とＹ方向の２次元配置で示されている。ブロ
ックは１〜１８までの１８ブロック、アドレスは０００
０〜００ＥＦで示されている。それぞれのブロックに
は、画像データが記憶されているものと記憶されていな
いものとがある。
明図である。ブロックは、図に示すように１〜１８まで
の１８ブロックから構成されている。これに対して、図
１１は本発明のメインメモリ上での配列を示す図であ
る。Ｘ方向とＹ方向の２次元配置で示されている。ブロ
ックは１〜１８までの１８ブロック、アドレスは０００
０〜００ＥＦで示されている。それぞれのブロックに
は、画像データが記憶されているものと記憶されていな
いものとがある。
【００３８】このように構成された画像データのメイン
メモリ上での配置に対して、ＤＭＡコントローラ１０
は、メインメモリ３の内容を所定の順序で読み出し、入
力バッファ１２に書き込む。図１２は本発明のプリンタ
出力動作を示す図である。入力バッファ１２には、各ブ
ロック毎に図１２に示すようなパターンが記憶されてい
る。コーナターナ（回転器）１１は、入力バッファ１２
に記憶されている画像データを読み出して出力バッファ
１３に図に示すように格納していく。格納順序は、ブロ
ック毎に１６，１３，１０，７，４，１の順序になる。
メモリ上での配置に対して、ＤＭＡコントローラ１０
は、メインメモリ３の内容を所定の順序で読み出し、入
力バッファ１２に書き込む。図１２は本発明のプリンタ
出力動作を示す図である。入力バッファ１２には、各ブ
ロック毎に図１２に示すようなパターンが記憶されてい
る。コーナターナ（回転器）１１は、入力バッファ１２
に記憶されている画像データを読み出して出力バッファ
１３に図に示すように格納していく。格納順序は、ブロ
ック毎に１６，１３，１０，７，４，１の順序になる。
【００３９】このようにして出力バッファ１３に格納さ
れた画像データは、プリンタインターフェース３０で読
み出されてプリンタエンジン３１に入力される。プリン
タエンジン３１は、入力された画像データをプリントす
る。図１２に示す場合には、「右」という漢字が右に９
０゜回転されたものとなる。
れた画像データは、プリンタインターフェース３０で読
み出されてプリンタエンジン３１に入力される。プリン
タエンジン３１は、入力された画像データをプリントす
る。図１２に示す場合には、「右」という漢字が右に９
０゜回転されたものとなる。
【００４０】上述の実施の形態例では、９０゜回転する
場合を例にとって説明したが、本発明はこれに限るもの
ではなく、２７０゜（−９０゜）回転する場合にも同様
に適用することができる。
場合を例にとって説明したが、本発明はこれに限るもの
ではなく、２７０゜（−９０゜）回転する場合にも同様
に適用することができる。
【００４１】本発明によれば、入力バッファと出力バッ
ファのブロック単位にある制限を設けるようにすること
ができる。例えば、入力バッファはＩＸ×ＩＹのブロッ
ク単位でデータを保持でき、ＩＸはＰＣＩバスのバース
ト長以上とし、ＩＹはＰＣＩバスのバス幅以上とし、出
力バッファ１はＯＸ×ＯＹのブロック単位でデータを保
持し、ＯＸは出力画像の主走査方向データ長以上とし、
ＯＹはＰＣＩバスのバースト長以上とし、前記ＤＭＡコ
ントローラは、メインメモリに保持される画像データを
ＰＣＩバースト長にて連続読み出しを行ないバッファ１
に格納し、バッファ１から画像を読み出して９０゜若し
くは２７０゜回転し、バッファ２に格納し、バッファ２
に格納された画像データが１スキャンライン分貯まった
ところで１ライン分のデータを出力する。
ファのブロック単位にある制限を設けるようにすること
ができる。例えば、入力バッファはＩＸ×ＩＹのブロッ
ク単位でデータを保持でき、ＩＸはＰＣＩバスのバース
ト長以上とし、ＩＹはＰＣＩバスのバス幅以上とし、出
力バッファ１はＯＸ×ＯＹのブロック単位でデータを保
持し、ＯＸは出力画像の主走査方向データ長以上とし、
ＯＹはＰＣＩバスのバースト長以上とし、前記ＤＭＡコ
ントローラは、メインメモリに保持される画像データを
ＰＣＩバースト長にて連続読み出しを行ないバッファ１
に格納し、バッファ１から画像を読み出して９０゜若し
くは２７０゜回転し、バッファ２に格納し、バッファ２
に格納された画像データが１スキャンライン分貯まった
ところで１ライン分のデータを出力する。
【００４２】このように構成すれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
【００４３】
【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。 （１）請求項１記載の発明によれば、ホスト・ＰＣＩブ
リッジとビデオコントローラとの間に画像回転用のＤＭ
Ａコントローラを設け、このＤＭＡコントローラで画像
のスキャン方向を制御するようにすることができ、順方
向だけではなく、９０゜／２７０゜回転の場合について
もリニアバースト転送を用いて高速に読み出すことがで
きる画像転送システムを提供することができる。 （２）請求項２記載の発明によれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。 （３）請求項３記載の発明によれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
下の効果が得られる。 （１）請求項１記載の発明によれば、ホスト・ＰＣＩブ
リッジとビデオコントローラとの間に画像回転用のＤＭ
Ａコントローラを設け、このＤＭＡコントローラで画像
のスキャン方向を制御するようにすることができ、順方
向だけではなく、９０゜／２７０゜回転の場合について
もリニアバースト転送を用いて高速に読み出すことがで
きる画像転送システムを提供することができる。 （２）請求項２記載の発明によれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速に読み
出すことができる。 （３）請求項３記載の発明によれば、順方向だけではな
く、９０゜／２７０゜回転の場合についても高速にかつ
確実に読み出すことができる。
【００４４】このように、本発明によれば、汎用的なＰ
ＣＩバスを基幹としたコントローラ構成で、ホスト・Ｐ
ＣＩブリッジ配下のメインメモリからの画像読み出しに
おいて、順方向だけではなく、９０゜／２７０゜回転の
場合についても高速に読み出すことができる画像転送シ
ステムを提供することができる。
ＣＩバスを基幹としたコントローラ構成で、ホスト・Ｐ
ＣＩブリッジ配下のメインメモリからの画像読み出しに
おいて、順方向だけではなく、９０゜／２７０゜回転の
場合についても高速に読み出すことができる画像転送シ
ステムを提供することができる。
【図１】本発明の原理ブロック図である。
【図２】ＰＣＩバス転送の説明図である。
【図３】本発明の動作説明図である。
【図４】画像の回転の説明図である。
【図５】従来システムの動作説明図である。
【図６】従来の原画像及び分割単位の説明図である。
【図７】従来のメインメモリ上での画像データの配列を
示す図である。
示す図である。
【図８】従来のプリンタ出力動作を示す図である。
【図９】図８で作成している画像を示す図である。
【図１０】本発明の原画像及び分割単位の説明図であ
る。
る。
【図１１】本発明のメモリ上での配列を示す図である。
【図１２】本発明のプリンタ出力動作を示す図である。
【図１３】画像転送システムの構成例を示すブロック図
である。
である。
【図１４】従来の画像読み出しの説明図である。
１ ＣＰＵ
２ ホスト・ＰＣＩブリッジ
３ メインメモリ
４ ＰＣＩバス
７ ビデオコントローラ
１０ ＤＭＡコントローラ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｎ 1/387 Ｈ０４Ｎ 1/387
Claims (3)
- 【請求項１】 全体の動作を制御するＣＰＵと、 該ＣＰＵに接続され、ＣＰＵバスとＰＣＩバスとの接続
を行なうホスト・ＰＣＩブリッジと、 該ホスト・ＰＣＩブリッジと接続される画像データを格
納するメインメモリと、 ＰＣＩバスと接続され、メインメモリからの画像データ
を直接操作してスキャン方向の制御を行なうＤＭＡコン
トローラと、を有することを特徴とする画像転送システ
ム。 - 【請求項２】 前記ＤＭＡコントローラは、入力バッフ
ァと出力バッファとを具備し、 メインメモリから画像データを読み出す方向の制御と、
入力バッファへの読み出した画像データの書き込みの制
御と、入力バッファから読み出した画像データを回転操
作して出力バッファへ書き込む制御とを行なうことを特
徴とする請求項１記載の画像転送システム。 - 【請求項３】 前記ＤＭＡコントローラは、入力バッフ
ァ１と出力バッファ２とを具備し、 入力バッファ１はＩＸ×ＩＹのブロック単位でデータを
保持できるものとし、ＩＸはＰＣＩバスのバースト長以
上とし、ＩＹはＰＣＩバスのバス幅以上とし、 出力バッファ１はＯＸ×ＯＹのブロック単位でデータを
保持し、ＯＸは出力画像の主走査方向データ長以上と
し、ＯＹはＰＣＩバスのバースト長以上とし、 前記ＤＭＡコントローラは、メインメモリに保持される
画像データをＰＣＩバースト長にて連続読み出しを行な
いバッファ１に格納し、バッファ１から画像を読み出し
て９０゜若しくは２７０゜回転し、バッファ２に格納
し、 バッファ２に格納された画像データが１スキャンライン
分貯まったところで１ライン分のデータを出力すること
を特徴とする請求項２記載の画像転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069999A JP2003271329A (ja) | 2002-03-14 | 2002-03-14 | 画像転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069999A JP2003271329A (ja) | 2002-03-14 | 2002-03-14 | 画像転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271329A true JP2003271329A (ja) | 2003-09-26 |
Family
ID=29200692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002069999A Pending JP2003271329A (ja) | 2002-03-14 | 2002-03-14 | 画像転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102584A (ja) * | 2008-10-24 | 2010-05-06 | Canon Inc | 画像処理装置及び画像処理方法 |
-
2002
- 2002-03-14 JP JP2002069999A patent/JP2003271329A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102584A (ja) * | 2008-10-24 | 2010-05-06 | Canon Inc | 画像処理装置及び画像処理方法 |
| US8482812B2 (en) | 2008-10-24 | 2013-07-09 | Canon Kabushiki Kaisha | Image processing apparatus for detecting object from image and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598181A (en) | Method and apparatus for rotating a digital image ninety degrees using a small auxiliary buffer | |
| US5889893A (en) | Method and apparatus for the fast rotation of an image | |
| US5867612A (en) | Method and apparatus for the fast scaling of an image | |
| JP4695815B2 (ja) | 描画処理装置および描画処理方法およびコンピュータが読み取り可能な記憶媒体およびプログラム | |
| JPH11134473A (ja) | 画像読取方法及び装置 | |
| US20070263234A1 (en) | Systems, methods and devices for rotating images | |
| JPH0559475B2 (ja) | ||
| JP2003271329A (ja) | 画像転送システム | |
| JP2003316714A (ja) | 情報処理装置及び方法 | |
| JP2005332292A (ja) | 画像データ回転処理装置 | |
| US6980701B1 (en) | Image processing method and apparatus capable of rotating and reversing an input image | |
| JPH09214746A (ja) | 画像出力システム及び画像形成装置 | |
| JP2002264442A (ja) | 画像処理装置 | |
| JP3799011B2 (ja) | 全ページの印刷データを生成する方法 | |
| JPH0563959A (ja) | 画像処理方法および装置 | |
| JPS5981962A (ja) | 画像処理装置 | |
| JP2005109856A (ja) | 画像回転回路及びそれを有する画像処理装置 | |
| JP4514173B2 (ja) | データ処理方法および画像処理装置 | |
| JP4419524B2 (ja) | 画像処理装置およびプログラム | |
| JP2000137803A (ja) | インターフェース装置および画像形成装置 | |
| JP2003196044A (ja) | 画像処理方法及びその装置 | |
| JP2007047980A (ja) | データ転送装置及びそれを用いた操作表示装置及び画像形成装置 | |
| JPH04329482A (ja) | 画像回転処理方法およびその処理装置 | |
| JPH09247396A (ja) | 画像処理装置及び該装置における画像処理方法 | |
| JP2006259875A (ja) | 情報処理装置、情報処理方法及びそのプログラム |