JP2003271067A - 電気光学装置の製造方法、電気光学装置、および電子機器 - Google Patents

電気光学装置の製造方法、電気光学装置、および電子機器

Info

Publication number
JP2003271067A
JP2003271067A JP2002074303A JP2002074303A JP2003271067A JP 2003271067 A JP2003271067 A JP 2003271067A JP 2002074303 A JP2002074303 A JP 2002074303A JP 2002074303 A JP2002074303 A JP 2002074303A JP 2003271067 A JP2003271067 A JP 2003271067A
Authority
JP
Japan
Prior art keywords
electro
inspection
optical device
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002074303A
Other languages
English (en)
Inventor
Shinsuke Fujikawa
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002074303A priority Critical patent/JP2003271067A/ja
Publication of JP2003271067A publication Critical patent/JP2003271067A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 検査用端子の形成位置を改良して、表示に直
接、寄与しない領域を狭めることのできる電気光学装置
の製造方法、電気光学装置および電子機器を提供するこ
と。 【解決手段】 液晶装置１００のＴＦＴアレイ基板１０
は、大型基板の状態で各構成要素が形成された後、デー
タ線６ａ、走査線３ａ、データ線駆動回路１０１、走査
線駆動回路１０４などが検査され、しかる後に、大型基
板から切り出される。従って、液晶装置１００の完成後
は不要となる検査用端子１３１、１３２、１３３、１３
４、１３５、１３６については、大型基板のうち、ＴＦ
Ｔアレイ基板１０として切り出される領域外に形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に電気光学
物質が保持された電気光学装置の製造方法、電気光学装
置、および電子機器に関するものである。さらに詳しく
は、電気光学装置において電気光学物質を保持する基板
に対する検査技術に関するものである。
【０００２】
【従来の技術】近年、液晶装置やＥＬ（エレクトロルミ
ネッセンス）ディスプレイパネルに代表される電気光学
装置は、携帯電話機や携帯型コンピュータ、ビデオカメ
ラといった電子機器の表示部として注目を浴びている。
このような電気光学装置のうち、例えば、画素スイッチ
ング素子として薄膜トランジスタ（以下、ＴＦＴとい
う）を用いたアクティブマトリクス型の液晶装置では、
図１３に示すように、透明基板に画素電極や画素スイッ
チング用のＴＦＴ（いずれも図示せず）が形成されたＴ
ＦＴアレイ基板１０と、透明基板に対向電極（図示せ
ず）などが形成された対向基板２０とを所定の間隙を介
してシール材１０７で貼り合わせるとともに、これらの
基板間に電気光学物質としての液晶を保持させている。
【０００３】この液晶装置１００に用いたＴＦＴアレイ
基板１０には、図１４に示すように、複数のデータ線６
ａと、複数の走査線３ａとが交差する部分に対応して複
数の画素１００ａがマトリクス状に構成され、これらの
画素１００ａが配置されている領域によって、表示が実
際に行われる画像表示領域１０ａが構成されている。
【０００４】また、画像表示領域１０ａの周辺領域に
は、シフトレジスタ回路１０１ｂ、アナログスイッチを
備えたサンプルホールド回路１０１ｃ、および６相に展
開された各画像信号に対応する６本の画像信号線１０１
ｄなどを備えるデータ線駆動回路１０１が形成されてい
るとともに、走査線駆動回路１０４が形成されている。
【０００５】さらに、画像表示領域１０ａの周辺領域の
うち、対向基板２０との重なり領域には基板間導通電極
９ｇが形成され、これらの基板間導通電極９ｇは、基板
間に挟まれた基板間導通材１０６を介して対向基板２０
の対向電極に電気的に接続される。
【０００６】ここで、ＴＦＴアレイ基板１０は、それを
多数枚取りできる大型基板の状態で半導体プロセスなど
を利用して各種構成要素が形成された後、データ線６ａ
や走査線３ａでのオープンやショートの有無などが検査
され、しかる後に、大型基板からＴＦＴアレイ基板１０
が切り出される。
【０００７】このような検査を行うことを目的に、ＴＦ
Ｔアレイ基板１０には、画像表示領域１０ａの周辺領域
のうち、例えばデータ線駆動回路１０１が形成されてい
る領域とは反対側の領域に検査回路１１０が形成されて
いる。この検査回路１１０からは複数本の検査用配線１
２１、１２２、１２３が延びているととともに、これら
の検査用配線１２１、１２２、１２３の端部には検査用
端子１３１、１３２、１３３が形成されている。また、
データ線駆動回路１０１および走査線駆動回路１０４か
らも複数本の検査用配線１２４、１２５、１２６が延び
ているとともに、これらの検査用配線１２４、１２５、
１２６の端部にも複数の検査用端子１３４、１３５、１
３６が形成されている。
【０００８】従って、前記の検査時には、検査用端子１
３１、１３２、１３３、１３４、１３５、１３６に検査
プローブなどの検査用電極を接触させれば、検査回路１
１０、データ線駆動回路１０１、および走査線駆動回路
１０４などに信号を供給することができるとともに、各
種信号の検出を行うこともできる。
【０００９】従来例としては、例えば、特開平１１−１
３３４６１号公報に記載された技術が挙げられる。
【００１０】
【発明が解決しようとする課題】このように、画像表示
領域１０ａの周辺領域には、データ線駆動回路１０１、
走査線駆動回路１０４、基板間導通電極９ｇ、検査回路
１３０、検査用配線１２１、１２２、１２３、１２４、
１２５、１２６、検査用端子１３１、１３２、１３３、
１３４、１３５、１３６などが形成され、これらは表示
に直接、寄与しない要素である。このため、画像表示領
域１０ａの周辺領域は、額縁領域１００ｂと称されてい
る。
【００１１】一方、液晶装置１００に対しては、液晶装
置１００全体の大きさに占める額縁領域１００ｂの幅を
狭めたいという要求があるが、画像表示領域１０ａの周
辺に形成されている構成要素は、表示に直接、寄与しな
いものの、表示動作や液晶装置１００の信頼性を確保す
るのに欠かすことのできない要素である。このため、従
来の構成では、周辺領域（額縁領域１００ｂ）をこれ以
上、狭めることができないという問題点がある。
【００１２】以上の問題点に鑑みて、本発明の課題は、
検査用端子の形成位置などを改良して、表示に直接、寄
与しない領域を狭めることのできる電気光学装置の製造
方法、電気光学装置および電子機器を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、電気光学装置用基板を配置してなる大
型基板上の、電気光学装置用基板を切り出す領域内に画
像表示領域を構成する複数の画素を形成するとともに、
当該画像表示領域の外周領域に検査回路、複数の検査用
配線、および複数の検査用端子を形成する第１工程と、
当該複数の検査用端子の一部あるいは全部に検査用電極
を接触させて電気的検査を行う第２工程と、前記大型基
板からの前記電気光学装置用基板を切り出す第３工程と
を有する電気光学装置の製造方法において、前記複数の
検査用端子のうちの少なくとも一部については、前記大
型基板において前記電気光学装置用基板として切り出さ
れる領域外に形成することを特徴とする。
【００１４】本発明では、大型基板の状態で各構成要素
が形成された後、検査され、しかる後に、大型基板から
電気光学装置用基板が切り出されるので、電気光学装置
の完成後は不要となる検査用端子については、大型基板
上の、電気光学装置用基板として切り出される領域外に
形成する。このため、本発明によれば、電気光学装置用
基板において画像表示領域の外周領域から検査用端子が
占有していた部分を省くことができるので、電気光学装
置において、額縁領域と称せられる画像表示領域の外周
領域を狭めることができる。
【００１５】本発明において、検査回路も、電気光学装
置の完成後は不要となるものであるので、前記第１工程
で検査回路を大型基板上に形成する際に、前記電気光学
装置用基板として切り出される領域外に前記検査回路の
少なくとも一部を形成しておくことが好ましい。
【００１６】本発明において、前記第１工程では、画素
電極、画素スイッチング用の薄膜トランジスタ、該薄膜
トランジスタのソースに電気的に接続するデータ線、該
データ線を駆動するデータ線駆動回路、前記薄膜トラン
ジスタのゲートに電気的に接続する走査線、および該走
査線を駆動する走査線駆動回路を形成する場合があり、
このような構成の電気光学装置用基板では、例えば、前
記第２工程において、前記複数の検査用端子の一部ある
いは全部に前記検査用電極を接触させて前記データ線お
よび前記走査線のうちの少なくとも一方のオープンまた
はショートを検出する。また、前記第２工程では、前記
複数の検査用端子の一部あるいは全部に前記検査用電極
を接触させて前記データ線駆動回路および前記走査線駆
動回路のうちの少なくとも一方の駆動回路を検査しても
よい。
【００１７】本発明において、前記第１工程では、前記
大型基板のうち、前記電気光学装置用基板として切り出
される領域外に、前記薄膜トランジスタの製造工程を利
用して検査用薄膜トランジスタを形成しておき、当該検
査用薄膜トランジスタの特性を検査した後、前記第３工
程を行うことが好ましい。すなわち、画素スイッチング
用の薄膜トランジスタに不具合があると、それに対応す
る画素で表示不良が発生するので、画素スイッチング用
の薄膜トランジスタの製造工程を利用して検査用薄膜ト
ランジスタを形成しておき、当該検査用薄膜トランジス
タの特性を検査した後、前記第３工程を行えば、このよ
うな不具合をもつ電気光学装置用基板を用いて電気光学
装置を製造してしまうことを防止できる。ここで、検査
用薄膜トランジスタも、電気光学装置の完成後は不要と
なるものであるので、本発明では、このような検査用薄
膜トランジスタについても、検査用端子と同様、大型基
板のうち、電気光学装置用基板として切り出される領域
外に形成すれば、電気光学装置用基板において画像表示
領域の外周領域から検査用薄膜トランジスタが占有する
部分を省くことができる。このため、電気光学装置にお
いて、額縁領域と称せられる画像表示領域の外周領域を
狭めることができる。
【００１８】本発明において、前記大型基板からは前記
電気光学装置用基板を複数枚、切り出せば、電気光学装
置用基板を効率よく製造できる。この場合、大型基板に
おいて、電気光学装置用基板として切り出される領域同
士の境界領域に対して、検査用端子、検査回路の一部、
検査用ＴＦＴなどを形成すればよい。
【００１９】本発明に係る方法を用いて製造した電気光
学装置では、検査用端子などは、すでに切り捨てられて
いるため、本発明に係る電気光学装置では、電気光学装
置用基板上に、複数の画素を備える画像表示領域が形成
されているとともに、当該画像表示領域の外周領域に検
査回路が形成され、かつ、前記電気光学装置用基板で
は、その端縁で前記検査回路から引き出された検査用配
線が途切れていることを特徴とする。
【００２０】本発明において、前記電気光学装置用基板
上には、画素電極、画素スイッチング用の薄膜トランジ
スタ、該薄膜トランジスタのソースに電気的に接続する
データ線、該データ線を駆動するデータ線駆動回路、前
記薄膜トランジスタのゲートに電気的に接続する走査
線、および該走査線を駆動する走査線駆動回路が形成さ
れている場合があり、この場合、前記複数本の検査用配
線には、前記データ線および前記走査線のうちの少なく
とも一方のオープンまたはショートを検出するための配
線が含まれている。
【００２１】また、本発明に係る方法を用いて製造した
電気光学装置では、検査用端子などは、すでに切り捨て
られているため、本発明に係る電気光学装置では、電気
光学装置用基板上に、複数の画素を備える画像表示領域
が形成されているとともに、当該画像表示領域の外周領
域に検査回路が形成され、かつ、前記電気光学装置用基
板では、その端縁で前記検査回路が途切れていることを
特徴とする。
【００２２】ここで、前記検査回路には、例えば、前記
データ線および前記走査線のうちの少なくとも一方のオ
ープンまたはショートを検出するための回路が含まれて
いる。
【００２３】本発明において、前記電気光学装置用基板
は、電気光学物質として、例えば、液晶を保持する基板
である。
【００２４】本発明に係る電気光学装置は、携帯型コン
ピュータや携帯電話機などといった電子機器において表
示部などを構成するのに用いられる。
【００２５】
【発明の実施の形態】図面を参照して、代表的な電気光
学装置である液晶装置、およびその製造方法に本発明を
適用した例を説明する。なお、各図においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また、本発
明を適用した液晶装置は、図１３および図１４を参照し
て説明したものと基本的な構成が共通するので、共通す
る機能を有する部分には同一の符号を付して説明する。
【００２６】（液晶装置の全体構成）図１（Ａ）、
（Ｂ）はそれぞれ、液晶装置をその上に形成された各構
成要素と共に対向基板の側から見た平面図、および対向
基板を含めて示す図１（Ａ）のＨ−Ｈ′断面図である。
【００２７】図１（Ａ）において、液晶装置１００（電
気光学装置）のＴＦＴアレイ基板１０には、対向基板２
０の縁に沿うようにシール材１０７（図１（Ａ）の右下
がりの斜線領域）が設けられ、このシール材１０７によ
って、ＴＦＴアレイ基板１０と対向基板２０とは所定の
間隔をもって貼り合わされている。ＴＦＴアレイ基板１
０の外周側には、基板辺１１１の側でシール材１０７と
一部重なるようにデータ線駆動回路１０１が形成され、
基板辺１１３、１１４の側には走査線駆動回路１０４が
形成されている。また、ＴＦＴアレイ基板１０において
対向基板２０からの張り出し領域１０ｃには多数の端子
１０２が形成されている。ＴＦＴアレイ基板１０におい
て基板辺１１１と対向する基板辺１１２には、画像表示
領域１０ａの両側に設けられた走査線駆動回路１０４を
つなぐための複数の配線１０５が形成されている。
【００２８】対向基板２０の４つのコーナー部に相当す
る領域のうちの２箇所には、ＴＦＴアレイ基板１０と対
向基板２０との間で電気的導通をとるための基板間導通
電極９ｇおよび基板間導通材１０６が形成されている。
【００２９】なお、走査線に供給される走査信号の遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。逆に、データ線
駆動回路１０１を画像表示領域１０ａの辺に沿って両側
に配列してもよい。
【００３０】図１（Ｂ）に示すように、ＴＦＴアレイ基
板１０と対向基板２０とは、シール材１０７によって所
定の間隙を介して貼り合わされ、これらの間隙に液晶５
０が保持されている。シール材１０７は、ＴＦＴアレイ
基板１０と対向基板２０とをそれらの周辺で貼り合わせ
るための光硬化樹脂や熱硬化性樹脂などからなる接着剤
であり、両基板間の距離を所定値とするためのグラスフ
ァイバー、あるいはガラスビーズ等のギャップ材が配合
されている。
【００３１】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９ａがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる周辺見切り用の遮光膜
１０８が形成されている。さらに、対向基板２０におい
て、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域には、ブラックマト
リクス、あるいはブラックストライプなどと称せられる
遮光膜２３が形成され、その上層側には、ＩＴＯ膜から
なる対向電極２１が形成されている。
【００３２】このように構成した液晶装置１００につい
ては、たとえば、投射型表示装置（液晶プロジェクタ）
において使用する場合、３枚の液晶装置１００がＲＧＢ
用のライトバルブとして各々使用される。この場合、各
液晶装置１００の各々には、ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになるので、液晶装置１００には
カラーフィルタが形成されていない。但し、後述するよ
うに、モバイルコンピュータ、携帯電話機、液晶テレビ
などといった電子機器のカラー表示装置として用いる場
合には、図示を省略するが、対向基板２０において各画
素電極９ａに対向する領域にＲＧＢのカラーフィルタを
その保護膜とともに形成する。
【００３３】（液晶装置１００の構成および動作）ＴＦ
Ｔアレイ基板１０および液晶装置１００の電気的な構成
および動作について、図２、図３、および図４を参照し
て説明する。
【００３４】図２は、液晶装置１００に用いられる駆動
回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示
すブロック図である。この図２において、太線は、ＴＦ
Ｔアレイ基板１０の輪郭を表し、その外周側で、右下が
りの斜線が付された領域は、後述するように、大型基板
からＴＦＴアレイ基板１０を切り出す際、切り捨てられ
る領域である。図３は、この液晶装置１００において画
像表示領域１０ａを構成するためにマトリクス状に形成
された複数の画素における各種素子、配線などの等価回
路図である。
【００３５】図２に示すように、ＴＦＴアレイ基板１０
では、複数のデータ線６ａと、複数の走査線３ａとが交
差する部分に対応して複数の画素１００ａが所定のピッ
チでマトリクス状に構成され、これらの画素１００ａが
マトリクス状に配置されている領域によって、表示が実
際に行われる画像表示領域１０ａが構成されている。
【００３６】ＴＦＴアレイ基板１０において、基板辺１
１１には、定電圧、変調画像信号、各種駆動信号などが
入力されるアルミニウム膜等の金属膜、金属シリサイド
膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１
０２が構成され、これらの端子１０２からは、走査線駆
動回路１０１およびデータ線駆動回路１０４を駆動する
ためのアルミニウム膜等の低抵抗な金属膜などからなる
複数の配線が引き回されている。
【００３７】画像表示領域１０ａの周辺領域（額縁領域
１００ｂ）のうち、画像表示領域１０ａに対して基板辺
１１１の側で隣接する領域には、シフトレジスタ回路１
０１ｂ、シフトレジスタ回路１０１ｂから出力された信
号に基づいて動作するアナログスイッチを備えたサンプ
ルホールド回路１０１ｃ、および６相に展開された各画
像信号に対応する６本の画像信号線１０１ｄなどを備え
るデータ線駆動回路１０１が形成されている。このデー
タ線駆動回路１０１において、サンプルホールド回路１
０１ｃでは、１本のデータ線６ａに対して、１つのアナ
ログスイッチが対応している。また、シフトレジスタ回
路１０１ｂでは、１本のデータ線６ａに対して、インバ
ータ、２つのクロックドインバータ、およびレベルシフ
タを備える単位回路が対応している。
【００３８】また、ＴＦＴアレイ基板１０において、画
像表示領域１０ａに対して基板辺１１２の側で隣接する
領域には、後述する検査回路１１０が形成されている。
【００３９】図３に示すように、液晶装置１００の画像
表示領域１０ａにおいて、マトリクス状に形成された複
数の画素１００ａの各々には、画素電極９ａ、および画
素電極９ａを制御するための画素スイッチング用のＴＦ
Ｔ３０が形成されており、画素信号を供給するデータ線
６ａが当該ＴＦＴ３０のソースに電気的に接続されてい
る。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・
Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０
のゲートには走査線３ａが電気的に接続されており、所
定のタイミングで、走査線３ａにパルス的に走査信号Ｇ
１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのオン状態とすることに
より、データ線６ａから供給される画素信号Ｓ１、Ｓ２
・・・Ｓｎを各画素に所定のタイミングで書き込む。こ
のようにして画素電極９ａを介して液晶に書き込まれた
所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図１
（Ｂ）を参照して説明した対向基板２０の対向電極２１
との間で一定期間保持される。
【００４０】ここで、ＴＦＴアレイ基板１０には、保持
された画素信号がリークするのを防ぐことを目的に、画
素電極９ａと対向電極２１との間に形成される液晶容量
と並列に蓄積容量７０（キャパシタ）を付加することが
ある。この蓄積容量７０によって、画素電極９ａの電圧
は、例えば、ソース電圧が印加された時間よりも３桁も
長い時間だけ保持される。これにより、電荷の保持特性
は改善され、コントラスト比の高い表示を行うことので
きる液晶装置１００が実現できる。なお、蓄積容量７０
を形成する方法としては、容量を形成するための配線で
ある容量線３ｂとの間に形成する場合、あるいは前段の
走査線３ａとの間に形成する場合もいずれであってもよ
い。
【００４１】（ＴＦＴアレイ基板の構成）図４は、ＴＦ
Ｔアレイ基板において相隣接する画素の平面図である。
図５は、図４のＡ−Ａ′線に相当する位置での断面、お
よびＴＦＴアレイ基板と対向基板との間に液晶を封入し
た状態の断面を示す説明図である。
【００４２】図４において、ＴＦＴアレイ基板１０上に
は、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成
され、これら画素電極９ａに対して画素スイッチング用
のＴＦＴ３０がそれぞれ接続している。また、画素電極
９ａの縦横の境界に沿って、データ線６ａ、走査線３
ａ、および容量線３ｂが形成され、ＴＦＴ３０は、デー
タ線６ａおよび走査線３ａに対して接続している。すな
わち、データ線６ａは、コンタクトホールを介してＴＦ
Ｔ３０の高濃度ソース領域１ｄに電気的に接続し、走査
線３ａは、その突出部分がＴＦＴ３０のゲート電極を構
成している。蓄積容量７０は、画素スイッチング用のＴ
ＦＴ３０を形成するための半導体膜１ａの延設部分１ｆ
を導電化したものを下電極とし、この下電極４１に容量
線３ｂが上電極として重なった構造になっている。
【００４３】図５に示すように、ＴＦＴアレイ基板１０
では、その基体として透明基板１０ｂが用いられ、この
透明基板１０ｂの表面には、厚さが３００ｎｍ〜５００
ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１
１が形成され、この下地保護膜１１の表面には、厚さが
３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成され
ている。半導体膜１ａの表面には、厚さが約５０〜１５
０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成
され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ
〜８００ｎｍの走査線３ａが形成されている。半導体膜
１ａのうち、走査線３ａに対してゲート絶縁膜２を介し
て対峙する領域がチャネル領域１ａ′になっている。こ
のチャネル領域１ａ′に対して一方側には、低濃度ソー
ス領域１ｂおよび高濃度ソース領域１ｄを備えるソース
領域が形成され、他方側には低濃度ドレイン領域１ｃお
よび高濃度ドレイン領域１ｅを備えるドレイン領域が形
成されている。
【００４４】画素スイッチング用のＴＦＴ３０の表面側
には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜
からなる層間絶縁膜４が形成され、この層間絶縁膜４の
表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒
化膜からなる層間絶縁膜５が形成されている。層間絶縁
膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデー
タ線６ａが形成され、このデータ線６ａは、層間絶縁膜
４に形成されたコンタクトホールを介して高濃度ソース
領域１ｄに電気的に接続している。層間絶縁膜４の表面
にはデータ線６ａと同時形成されたドレイン電極６ｂが
形成され、このドレイン電極６ｂは、層間絶縁膜４に形
成されたコンタクトホールを介して高濃度ドレイン領域
１ｅに電気的に接続している。
【００４５】層間絶縁膜５の上層には、透光性の感光性
樹脂からなる凹凸形成層１３ａが所定のパターンで形成
されている。また、凹凸形成層１３ａの表面には、透光
性の感光性樹脂からなる上層絶縁膜７ａが形成され、こ
の上層絶縁膜７ａの表面には、アルミニウム膜などから
なる光反射膜８ａが形成されている。従って、光反射膜
８ａの表面には、凹凸形成層１３ａの凹凸が反映されて
凹凸パターン８ｇが形成され、この凹凸パターン８ｇ
は、エッジのない、なだらかな形状になっている。な
お、図４には、凹凸形成層１３ａの平面形状について
は、六角形で表してあるが、その形状については、円形
や八角形など、種々の形状のものを採用することができ
る。
【００４６】また、光反射膜８ａの上層には画素電極９
ａが形成されている。画素電極９ａは、光反射膜８ａの
表面に直接、積層されてもよい。また、画素電極９ａ
は、上層絶縁膜７ａ、凹凸形成層１３ａ、層間絶縁膜５
に形成されたコンタクトホールを介してドレイン電極６
ｂに電気的に接続している。
【００４７】ここで、光反射膜８ａには、画素電極９ａ
と平面的に重なる領域の一部に矩形の光透過窓８ｄが形
成されこの光透過窓８ｄに相当する部分には、ＩＴＯか
らなる画素電極９ａは存在するが、光反射膜８ａは存在
しない。
【００４８】画素電極９ａの表面側にはポリイミド膜か
らなる配向膜１２が形成されている。この配向膜１２
は、ポリイミド膜に対してラビング処理が施された膜で
ある。
【００４９】なお、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して容量線３ｂが
上電極として対向することにより、蓄積容量７０が構成
されている。
【００５０】このように、本形態の液晶装置１００で
は、透明な画素電極９ａの下層側に光反射膜８ａが形成
されているため、対向基板２０側から入射した光をＴＦ
Ｔアレイ基板１０側で反射し、対向基板１０側から出射
された光によって画像を表示する（反射モード）。ま
た、ＴＦＴアレイ基板１０の裏面側に配置されたバック
ライト装置（図示せず）から出射された光のうち、光反
射膜８ａが形成されていない光透過窓８ｄに向かう光
は、光透過窓８ｄを介して対向基板２０側に透過するの
で、透過モードでの表示も可能である。
【００５１】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。
【００５２】また、本形態では、ＴＦＴ３０のゲート電
極（走査線３ａ）をソース−ドレイン領域の間に１個の
み配置したシングルゲート構造としたが、これらの間に
２個以上のゲート電極を配置してもよい。この際、各々
のゲート電極には同一の信号が印加されるようにする。
このようにデュアルゲート（ダブルゲート）、あるいは
トリプルゲート以上でＴＦＴ３０を構成すれば、チャネ
ルとソース−ドレイン領域の接合部でのリーク電流を防
止でき、オフ時の電流を低減することが出来る。これら
のゲート電極の少なくとも１個をＬＤＤ構造或いはオフ
セット構造にすれば、さらにオフ電流を低減でき、安定
したスイッチング素子を得ることができる。
【００５３】（対向基板２０の構成）対向基板２０で
は、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域にブラックマトリク
ス、あるいはブラックストライプなどと称せられる遮光
膜２３が形成され、その上層側には、ＩＴＯ膜からなる
対向電極２１が形成されている。また、対向電極２１の
上層側には、ポリイミド膜からなる配向膜２２が形成さ
れ、この配向膜２２は、ポリイミド膜に対してラビング
処理が施された膜である。
【００５４】（駆動回路の構成）再び図１（Ａ）におい
て、本形態の液晶装置１００では、ＴＦＴアレイ基板１
０の表面側のうち、画像表示領域１０ａの周辺領域を利
用して、データ線駆動回路１０１、走査線駆動回路１０
４、および後述する検査回路１１０などの周辺回路が形
成され、この周辺回路には、図６および図７に示すＮチ
ャネル型のＴＦＴとＰチャネル型のＴＦＴとによってイ
ンバータ回路などが構成されている。
【００５５】図６は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＴＦＴの構
成を示す平面図である。図７は、この周辺回路を構成す
るＴＦＴを図６のＢ−Ｂ′線で切断したときの断面図で
ある。
【００５６】図６および図７において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネ
ル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成
されている。これらの駆動回路用のＴＦＴ１８０、１９
０を構成する半導体膜１６０（図６には輪郭を点線で示
す）は、透明基板１０ｂの下地保護膜１１の表面に島状
に形成されている。
【００５７】ＴＦＴ１８０、１９０には、高電位線１７
１と低電位線１７２がコンタクトホール１６３、１６４
を介して、半導体膜１６０のソース領域に電気的にそれ
ぞれ接続されている。また、入力配線１６６は、共通の
ゲート電極１６５にそれぞれ接続されており、出力配線
１６７は、コンタクトホール１６８、１６９を介して、
半導体膜１６０のドレイン領域に電気的にそれぞれ接続
されている。
【００５８】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、５およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ１８０、１
９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤ
Ｄ構造を有しており、チャネル形成領域１８１、１９１
の両側には、高濃度ソース領域１８２、１９２および低
濃度ソース領域１８３、１９３からなるソース領域と、
高濃度ドレイン領域１８４、１９４および低濃度ドレイ
ン領域１８５、１９５からなるドレイン領域とを備えて
いる。
【００５９】（液晶装置１００の製造方法）図８は、
図２に示すＴＦＴアレイ基板を大型基板から製造する様
子を示す平面図である。図９は、図８に示す検査領域の
説明図である。なお、図９では、検査領域の構成がわか
りやすいように、検査領域については、かなり幅広に表
してある。
【００６０】液晶装置１００を製造するにあたって、Ｔ
ＦＴアレイ基板１０は、図８および図９に示すように、
それを多数枚取りできる大型基板１０ｅの状態で半導体
プロセスなどを利用して各種構成要素が形成された後
（第１工程）、データ線６ａや走査線３ａでのオープン
やショートの有無などが検査され（第２工程）、しかる
後に、大型基板１０ｅからＴＦＴアレイ基板１０が切り
出される（第３工程）。
【００６１】このような検査を行うことを目的に、大型
基板１０ｅにおいて、切断予定線１０ｆで挟まれた領域
はＴＦＴアレイ基板１０として切り出される領域であ
り、これらの領域の境界領域は、切り捨てられる領域で
ある。本形態では、この切捨て領域を検査領域１０ｇと
して利用する。
【００６２】すなわち、大型基板１０ｅの検査領域１０
ｇに対しては、画素スイッチング用のＴＦＴ３０などの
形成工程をそのまま利用して、検査パターンとしての検
査用ＴＦＴ３０ｇ、この検査用ＴＦＴ３０ｇのドレイン
領域に電気的に接続する第１の検査用端子３１ｇ、検査
用ＴＦＴ３０ｇのソース領域に電気的に接続する第２の
検査用端子３２ｇ、および検査用ＴＦＴ３０ｇのゲート
電極に電気的に接続する第３の検査用端子３３ｇが形成
されている。ここで、検査用ＴＦＴ３０ｇは、１枚のＴ
ＦＴアレイ基板１０に対して一対一の関係で形成され
る。
【００６３】従って、大型基板１０ｅの状態で検査用端
子３１ｇ、３２ｇ、３３ｇに検査プローブなどの検査電
極を当接させて検査用ＴＦＴ３０ｇの電気的特性を検査
し、その結果結果において、検査用ＴＦＴ３０ｇの電気
的特性が良好であれば、それに対応するＴＦＴアレイ基
板１０に形成した画素スイッチング用のＴＦＴ３０など
が良好であるとして、大型基板１０ｅからＴＦＴアレイ
基板１０を切り出した後、良品と判断されたＴＦＴアレ
イ基板１０を、液晶装置１００の組み立てに用いる。そ
の一方で、検査用ＴＦＴ３０ｇに不具合があれば、それ
に対応するＴＦＴアレイ基板１０に形成した画素スイッ
チング用のＴＦＴ３０などにも不具合があるとして、該
当するＴＦＴアレイ基板１０を廃棄する。
【００６４】また、ＴＦＴアレイ基板１０に形成された
データ線６ａ、走査線３ａ、データ線駆動回路１０１、
および走査線駆動回路１０４を検査することを目的に、
ＴＦＴアレイ基板１０が切り出される大型基板１０ｅ
は、以下のように構成される。
【００６５】まず、図２および図９において、大型基板
１０ｅにおいてＴＦＴアレイ基板１０として切り出され
る領域には、画像表示領域１０ａの周辺領域のうち、デ
ータ線駆動回路１０１が形成されている領域とは反対側
の領域に検査回路１１０が形成されている。ここで、検
査回路１１０は、４本の検査用配線１１０ｄ、検査用配
線１１０ｄとデータ線６ａとの接続を切り換える検査用
スイッチ回路１１０ｃ、この検査用スイッチ回路１１０
ｃを制御するシフトレジスタ回路１１０ｂ、およびこの
シフトレジスタ回路１１０ｂから出力されるシフトパル
スに対するインバータ回路１１０ｅなどを備えている。
シフトレジスタ回路１１０ｂでは、１本のデータ線６ａ
に対して、インバータ、２つのクロックドインバータ、
およびレベルシフタを備える単位回路が対応している。
【００６６】このように構成した検査回路１１０からは
複数本の検査用配線１２１、１２２、１２３が延び、こ
れらの検査用配線１２１、１２２、１２３の端部には検
査用端子１３１、１３２、１３３がそれぞれ形成され
る。ここで、検査用端子１３１、１３２、１３３の全
て、および検査用配線１２１、１２２、１２３の一部
は、大型基板１０ｅのうち、ＴＦＴアレイ基板１０とし
て切り出される領域の外側、すなわち、検査領域１０ｇ
に形成されている。
【００６７】また、データ線駆動回路１０１および走査
線駆動回路１０４からも複数本の検査用配線１２４、１
２５、１２６が延びているとともに、これらの検査用配
線１２４、１２５、１２６の端部にも複数の検査用端子
１３４、１３５、１３６がそれぞれ形成される。ここ
で、検査用端子１３４、１３５、１３６の全て、および
検査用配線１２４、１２５、１２６の一部は、大型基板
１０ｅのうち、ＴＦＴアレイ基板１０として切り出され
る領域の外側、すなわち、検査領域１０ｇに形成されて
いる。
【００６８】従って、大型基板１０ｅからＴＦＴアレイ
基板１０を切り出した状態において、このＴＦＴアレイ
基板１０には、検査用端子１３１、１３２、１３３、１
３４、１３５、１３６、３１ｇ、３２ｇ、３３ｇが一切
なく、その端縁で検査用配線１２１、１２２、１２３、
１２４、１２５、１２６が途切れている状態にある。
【００６９】このように形成した大型基板１０ｅでは、
後述するように、検査用端子１３１、１３２、１３３、
１３４、１３５、１３６に検査プローブなどの検査用電
極を接触させて、検査回路１１０、データ線駆動回路１
０１、および走査線駆動回路１０４などに信号を供給す
るとともに、各種信号の検出を行って、データ線６ａ、
走査線３ａ、データ線駆動回路１０１、および走査線駆
動回路１０４の検査を行う。
【００７０】そして、この検査結果において良品と判断
された場合には、大型基板１０ｅからＴＦＴアレイ基板
１０を切り出した後、良品と判断されたＴＦＴアレイ基
板１０を液晶装置１００の組み立てに用いる一方、不具
合があれば、該当するＴＦＴアレイ基板１０を廃棄す
る。
【００７１】このように、本形態では、ＴＦＴアレイ基
板１０は、大型基板１０ｅの状態で各構成要素が形成さ
れた後、検査され、しかる後に、大型基板１０ｅから切
り出される。また、検査に用いた検査用端子１３１、１
３２、１３３、１３４、１３５、１３６、３１ｇ、３２
ｇ、３３ｇなどは、液晶装置１００の完成後は不要とな
るものである。そのような点に鑑み、本形態では、液晶
装置１００の完成後には不要となる検査用端子１３１、
１３２、１３３、１３４、１３５、１３６、３１ｇ、３
２ｇ、３３ｇについては、大型基板１０ｅのうち、ＴＦ
Ｔアレイ基板１０として切り出される領域の外側（検査
領域１０ｇ）に形成している。このため、ＴＦＴアレイ
基板１０において画像表示領域１０ｇの外周領域から検
査用端子１３１、１３２、１３３、１３４、１３５、１
３６、３１ｇ、３２ｇ、３３ｇが占有する部分を省くこ
とができる。それ故、液晶装置１００において、額縁領
域１００ｂと称せられる画像表示領域１０ａの外周領域
を狭めることができる。
【００７２】（検査方法の具体例）次に、検査用端子１
３１、１３２、１３３、１３４、１３５、１３６を用い
てデータ線６ａ、走査線３ａ、データ線駆動回路１０
１、走査線駆動回路１０４などを検査する方法を説明す
る。
【００７３】まず、データ線６ａのオープンを検査する
方法を説明する。この検査では、まず、検査プローブお
よび検査用端子１３５を介して画像信号線１０１ｄのい
ずれにもたとえばＤＣ５Ｖを印加する。この状態で、デ
ータ線駆動回路１０１および走査線駆動回路１０４を、
液晶装置１００で通常の表示を行う場合と同様に駆動す
る。また、検査プローブを用いて検査用端子１２１から
検査回路１１０にクロック信号などを供給し、検査スイ
ッチ回路１１０ｃを順次、オンにしていく。その結果、
検査用配線１１０ｄを介して検査用端子１３３からは、
検査信号が時系列的に出力されることになる。従って、
データ線６ａのオープンを検査できる。
【００７４】なお、説明を省略するが、走査線３ａにつ
いても基本的には同様な方法で検査することができる。
【００７５】次に、隣り合うデータ線６ａ間のショート
の有無を検査するには、画像信号線ＶＩＤ１〜ＶＩＤ６
のいずれにも電圧を印加しない。また、データ線駆動回
路１０１および走査線駆動回路１０４をオフ状態にして
おく。そして、検査用端子１３３のうちの２つの検査用
端子１３３に所定の電位を印加して、対応する検査用配
線１１０ｄに電圧を印加する。この状態で、検査用スイ
ッチ回路１１０ｃを順次、オンさせていったとき、隣合
うデータ線６ａ間でショートしておれば、電圧を印加し
ていない検査用配線１１０ｄに電流が流れるので、それ
を検査用端子１３３で検出すれば、データ線６ａ間での
ショートを検出できる。
【００７６】次に、データ線駆動回路１０１のシフトレ
ジスタ回路１０１ｂを検査する場合には、シフトレジス
タ回路１０１ｂに対して、スタート信号、およびクロッ
ク信号などを供給し、シフトレジスタ回路１０１ｂの最
終段から出力されてくるシフトパルスを検出すれば、シ
フトレジスタ回路１０１ｂを検査することができる。
【００７７】なお、説明を省略するが、走査線駆動回路
１０４のシフトレジスタ回路についても同様な方法で検
査することができる。
【００７８】［その他の実施の形態］上記形態では、Ｔ
ＦＴアレイ基板１０として切り出される領域内に検査回
路１１０の検査用配線１１０ｄ、検査用スイッチ回路１
１０ｃ、シフトレジスタ回路１１０ｂ、およびインバー
タ回路１１０ｅの全てを形成した構成であったが、検査
回路１１０も液晶装置１００の完成後は不要であるた
め、図１０に示すように、検査回路１１０の一部、例え
ば、インバータ回路１１０ｅについてもＴＦＴアレイ基
板１０として切り出される領域外（検査領域１０ｇ）に
形成してもよい。インバータ回路は例えば検査回路の動
作確認をするためのエンドパルス出力用のバッファなど
である。出力負荷を考慮して、インバータ回路を構成す
るトランジスタのWのサイズは数１００umオーダーとな
り無視できない大きさである。この要素を検査領域に追
い出すことは狭額縁化の際に効果が大きい。
【００７９】なお、上記形態では、アクティブマトリク
ス型の液晶装置に用いるＴＦＴアレイ基板に本発明を適
用した例を説明したが、液晶以外の電気光学物質を用い
た電気光学装置、例えば、有機エレクトロルミネッセン
ス表示装置に用いるＴＦＴアレイ基板などに本発明を適
用してもよい。
【００８０】［液晶装置の電子機器への適用］このよう
に構成した半透過・反射型の液晶装置１００は、各種の
電子機器の表示部として用いることができるが、その一
例を、図１１、および図１２（Ａ）、（Ｂ）を参照して
説明する。
【００８１】図１１は、本発明に係る液晶装置を表示装
置として用いた電子機器の回路構成を示すブロック図で
ある。
【００８２】図１１において、電子機器は、表示情報出
力源７０、表示情報処理回路７１、電源回路７２、タイ
ミングジェネレータ７３、そして液晶装置７４を有す
る。また、液晶装置７４は、液晶表示パネル７５および
駆動回路７６を有する。液晶装置７４としては、前述し
た液晶装置１００を用いることができる。
【００８３】表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリ、各種
ディスク等といったストレージユニット、デジタル画像
信号を同調出力する同調回路等を備え、タイミングジェ
ネレータ７３によって生成された各種のクロック信号に
基づいて、所定フォーマットの画像信号等といった表示
情報を表示情報処理回路７１に供給する。
【００８４】表示情報処理回路７１は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等といった周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号ＣＬＫと共に駆動回路７６へ
供給する。電源回路７２は、各構成要素に所定の電圧を
供給する。
【００８５】図１２（Ａ）は、本発明に係る電子機器の
一実施形態であるモバイル型のパーソナルコンピュータ
を示している。ここに示すパーソナルコンピュータ８０
は、キーボード８１を備えた本体部８２と、液晶表示ユ
ニット８３とを有する。液晶表示ユニット８３は、前述
した液晶装置１００を含んで構成される。
【００８６】図１２（Ｂ）は、本発明に係る電子機器の
他の実施形態である携帯電話機を示している。ここに示
す携帯電話機９０は、複数の操作ボタン９１と、前述し
た液晶装置１００からなる表示部とを有している。
【００８７】
【発明の効果】以上説明したように、本発明では、大型
基板の状態で各構成要素が形成された後、検査され、し
かる後に、大型基板から電気光学装置用基板が切り出さ
れるので、電気光学装置の完成後は不要となる検査用端
子については、大型基板のうち、電気光学装置用基板と
して切り出される領域外に形成する。このため、本発明
によれば、電気光学装置用基板において画像表示領域の
外周領域から検査用端子が占有していた部分を省くこと
ができるので、電気光学装置において、額縁領域と称せ
られる画像表示領域の外周領域を狭めることができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した
液晶装置をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図１（Ａ）のＨ−Ｈ′断
面図である。
【図２】図１に示す液晶装置に用いたＴＦＴアレイ基板
の構成を模式的に示すブロック図である。
【図３】図２の画像表示領域にマトリクス状に形成され
た複数の画素における各種素子、配線などの等価回路図
である。
【図４】図２に示す画素の平面図である。
【図５】図４のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。
【図６】図２に示す駆動回路などに用いた相補回路の平
面図である。
【図７】図６に示す周辺回路用のＴＦＴの断面図であ
る。
【図８】図２に示すＴＦＴアレイ基板を大型基板から製
造する様子を示す平面図である。
【図９】図８に示す検査領域の説明図である。
【図１０】本発明を適用した液晶装置に用いられる別の
ＴＦＴアレイ基板の構成を模式的に示すブロック図であ
る。
【図１１】本発明に係る液晶装置を表示装置として用い
た電子機器の回路構成を示すブロック図である。
【図１２】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いたモバイル型のパーソナルコンピュータを
示す説明図、および携帯電話機の説明図である。
【図１３】従来の液晶装置をその上に形成された各構成
要素と共に対向基板の側から見た平面図である。
【図１４】図１３に示す液晶装置に用いたＴＦＴアレイ
基板の構成を模式的に示すブロック図である。
【符号の説明】
１ａ、１ｇ、１６０ 半導体膜 ３ａ 走査線 ３ｂ 容量線 ６ａ データ線 ６ｂ ドレイン電極 ９ａ 画素電極 １０ ＴＦＴアレイ基板 １０ａ 画像表示領域 １０ｅ 大型基板 １０ｇ 検査領域 ２０ 対向基板 ２１ 対向電極 ３０ 画素スイッチング用のＴＦＴ ３０ｇ 検査用ＴＦＴ ３１ｇ、３２ｇ、３３ｇ ＴＦＴ検査用端子 １００ 液晶装置（電気光学装置） １００ａ 画素 １００ｂ 額縁領域 １０１ データ線駆動回路 １０１ｂ シフトレジスタ回路 １０１ｃ サンプルホールド回路 １０１ｄ 画像信号線 １０４ 走査線駆動回路 １１０ 検査回路 １１０ｂ 検査用スイッチ回路 １１０ｃ シフトレジスタ回路 １１０ｄ 検査用配線 １１０ｅ インバータ回路 １３１、１３２、１３３、１３４、１３５、１３６ 検
査用端子 １２１、１２２、１２３、１２４、１２５、１２６ 検
査用配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３０ Ｇ０９Ｆ 9/30 ３３０Ｚ ３３８ ３３８ 9/35 9/35 Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ // Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１２Ｂ ６２４ Ｆターム(参考） 2H092 GA33 GA44 GA59 JA24 NA25 NA30 PA06 3K007 AB18 CC05 DB03 FA00 GA00 5C094 AA07 AA15 AA42 AA43 AA46 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA03 EA04 EA05 EA06 EB02 FA01 5F110 AA24 BB02 BB04 BB20 CC02 DD13 EE28 FF02 GG25 HM14 HM15 NN04 NN23 NN24 NN73 QQ11 5G435 AA17 AA18 BB12 BB15 BB16 CC09 EE37 HH12 HH13 HH14 KK05

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 電気光学装置用基板を配置してなる大型
    基板上の、電気光学装置用基板を切り出す領域内に画像
    表示領域を構成する複数の画素を形成するとともに、当
    該画像表示領域の外周領域に検査回路、複数の検査用配
    線、および複数の検査用端子を形成する第１工程と、 当該複数の検査用端子の一部あるいは全部に検査用電極
    を接触させて電気的検査を行う第２工程と、 前記大型基板からの前記電気光学装置用基板を切り出す
    第３工程と を有する電気光学装置の製造方法において、 前記複数の検査用端子のうちの少なくとも一部について
    は、前記大型基板において前記電気光学装置用基板とし
    て切り出される領域外に形成することを特徴とする電気
    光学装置の製造方法。
  2. 【請求項２】 請求項１において、前記検査回路の少な
    くとも一部が、前記大型基板のうち、前記電気光学装置
    用基板として切り出される領域外に形成することを特徴
    とする電気光学装置の製造方法。
  3. 【請求項３】 請求項１ないし３のいずれかにおいて、
    前記第１工程では、画素電極、画素スイッチング用の薄
    膜トランジスタ、該薄膜トランジスタのソースに電気的
    に接続するデータ線、該データ線を駆動するデータ線駆
    動回路、前記薄膜トランジスタのゲートに電気的に接続
    する走査線、および該走査線を駆動する走査線駆動回路
    を形成し、 前記第２工程では、前記複数の検査用端子の一部あるい
    は全部に前記検査用電極を接触させて前記データ線およ
    び前記走査線のうちの少なくとも一方のオープンまたは
    ショートを検出することを特徴とする電気光学装置の製
    造方法。
  4. 【請求項４】 請求項３において、前記第２工程では、
    前記複数の検査用端子の一部あるいは全部に前記検査用
    電極を接触させて前記データ線駆動回路および前記走査
    線駆動回路のうちの少なくとも一方を検査することを特
    徴とする電気光学装置の製造方法。
  5. 【請求項５】 請求項３または４において、前記第１工
    程では、前記大型基板上の、前記電気光学装置用基板と
    して切り出される領域外に、前記薄膜トランジスタの製
    造工程を利用して検査用薄膜トランジスタを形成し、 当該検査用薄膜トランジスタの特性を検査した後、前記
    第３工程を行うことを特徴とする電気光学装置の製造方
    法。
  6. 【請求項６】 請求項１ないし５のいずれかにおいて、
    前記大型基板から前記電気光学装置用基板を複数枚、切
    り出すことを特徴とする電気光学装置の製造方法。
  7. 【請求項７】 請求項１ないし６のいずれかに規定する
    方法で製造したことを特徴とする電気光学装置。
  8. 【請求項８】 電気光学装置用基板上に、複数の画素を
    備える画像表示領域が形成されているとともに、当該画
    像表示領域の外周領域に検査回路が形成されてなる電気
    光学装置において、 前記電気光学装置用基板の端縁で、前記検査回路から引
    き出された検査用配線が途切れていることを特徴とする
    電気光学装置。
  9. 【請求項９】 請求項８において、前記電気光学装置用
    基板上には、画素電極、画素スイッチング用の薄膜トラ
    ンジスタ、該薄膜トランジスタのソースに電気的に接続
    するデータ線、該データ線を駆動するデータ線駆動回
    路、前記薄膜トランジスタのゲートに電気的に接続する
    走査線、および該走査線を駆動する走査線駆動回路が形
    成され前記複数本の検査用配線には、前記データ線およ
    び前記走査線のうちの少なくとも一方のオープンまたは
    ショートを検出するための配線が含まれていることを特
    徴とする電気光学装置。
  10. 【請求項１０】 電気光学装置用基板上に、複数の画素
    を備える画像表示領域が形成されているとともに、当該
    画像表示領域の外周領域に検査回路が形成されてなる電
    気光学装置において、 前記電気光学装置用基板上の端縁で、前記検査回路が途
    切れていることを特徴とする電気光学装置。
  11. 【請求項１１】 請求項１０において、前記検査回路に
    は、前記データ線および前記走査線のうちの少なくとも
    一方のオープンまたはショートを検出するための回路が
    含まれていることを特徴とする電気光学装置。
  12. 【請求項１２】 請求項７ないし１１のいずれかにおい
    て、前記電気光学装置用基板は、電気光学物質としての
    液晶を保持する基板であることを特徴とする電気光学装
    置。
  13. 【請求項１３】 請求項７ないし１２のいずれかに規定
    する電気光学装置を用いたことを特徴とする電子機器。
JP2002074303A 2002-03-18 2002-03-18 電気光学装置の製造方法、電気光学装置、および電子機器 Withdrawn JP2003271067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002074303A JP2003271067A (ja) 2002-03-18 2002-03-18 電気光学装置の製造方法、電気光学装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002074303A JP2003271067A (ja) 2002-03-18 2002-03-18 電気光学装置の製造方法、電気光学装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2003271067A true JP2003271067A (ja) 2003-09-25

Family

ID=29203736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002074303A Withdrawn JP2003271067A (ja) 2002-03-18 2002-03-18 電気光学装置の製造方法、電気光学装置、および電子機器

Country Status (1)

Country Link
JP (1) JP2003271067A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034746A1 (ja) * 2002-10-09 2004-04-22 Semiconductor Energy Laboratory Co., Ltd. 発光装置の製造方法
JP2007279655A (ja) * 2006-04-07 2007-10-25 Samsung Sdi Co Ltd 有機電界発光表示装置及びその検査方法
JP2007304252A (ja) * 2006-05-10 2007-11-22 Seiko Epson Corp 電気光学装置及びその検査方法、並びに電子機器
JP2008052235A (ja) * 2006-08-23 2008-03-06 Samsung Sdi Co Ltd 有機電界発光表示装置及びそのマザー基板
KR100828294B1 (ko) 2004-04-29 2008-05-07 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
JP2008209479A (ja) * 2007-02-23 2008-09-11 Toshiba Matsushita Display Technology Co Ltd 表示素子
US7480026B2 (en) 2003-12-16 2009-01-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2009198807A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2012227097A (ja) * 2011-04-22 2012-11-15 Shin Etsu Polymer Co Ltd 静電センサシートの製造方法及び静電センサシート
US8471257B2 (en) 2008-09-18 2013-06-25 Sharp Kabushiki Kaisha Motherboard, production method of motherboard, and device substrate
JP2016099491A (ja) * 2014-11-21 2016-05-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR20160108187A (ko) 2015-03-05 2016-09-19 세이코 엡슨 가부시키가이샤 조명 장치, 표시 장치 및 휴대용 전자 기기
JP2018063398A (ja) * 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
JP7491452B2 (ja) 2021-11-26 2024-05-28 セイコーエプソン株式会社 電気光学装置、電子機器

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034746A1 (ja) * 2002-10-09 2004-04-22 Semiconductor Energy Laboratory Co., Ltd. 発光装置の製造方法
US6919215B2 (en) 2002-10-09 2005-07-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
US7393708B2 (en) 2002-10-09 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
US7480026B2 (en) 2003-12-16 2009-01-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100828294B1 (ko) 2004-04-29 2008-05-07 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
JP2007279655A (ja) * 2006-04-07 2007-10-25 Samsung Sdi Co Ltd 有機電界発光表示装置及びその検査方法
US8018402B2 (en) 2006-04-07 2011-09-13 Samsung Mobile Display Co., Ltd. Organic light emitting display device and testing method thereof
JP4537356B2 (ja) * 2006-04-07 2010-09-01 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその検査方法
JP2007304252A (ja) * 2006-05-10 2007-11-22 Seiko Epson Corp 電気光学装置及びその検査方法、並びに電子機器
JP4504966B2 (ja) * 2006-08-23 2010-07-14 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びそのマザー基板
US9214109B2 (en) 2006-08-23 2015-12-15 Samsung Display Co., Ltd. Mother substrate of organic light emitting display device
JP2008052235A (ja) * 2006-08-23 2008-03-06 Samsung Sdi Co Ltd 有機電界発光表示装置及びそのマザー基板
JP2008209479A (ja) * 2007-02-23 2008-09-11 Toshiba Matsushita Display Technology Co Ltd 表示素子
JP2009198807A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 電気光学装置及び電子機器
CN104808371A (zh) * 2008-02-21 2015-07-29 精工爱普生株式会社 电光装置及电子设备
US8471257B2 (en) 2008-09-18 2013-06-25 Sharp Kabushiki Kaisha Motherboard, production method of motherboard, and device substrate
JP5451625B2 (ja) * 2008-09-18 2014-03-26 シャープ株式会社 母基板及びその製造方法
JP2012227097A (ja) * 2011-04-22 2012-11-15 Shin Etsu Polymer Co Ltd 静電センサシートの製造方法及び静電センサシート
JP2016099491A (ja) * 2014-11-21 2016-05-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR20160108187A (ko) 2015-03-05 2016-09-19 세이코 엡슨 가부시키가이샤 조명 장치, 표시 장치 및 휴대용 전자 기기
US10203441B2 (en) 2015-03-05 2019-02-12 E Ink Corporation Illuminating device, display device, and portable electronic device
JP2018063398A (ja) * 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
JP7491452B2 (ja) 2021-11-26 2024-05-28 セイコーエプソン株式会社 電気光学装置、電子機器

Similar Documents

Publication Publication Date Title
KR100514509B1 (ko) 반도체 장치, 전기 광학 장치, 및 전자 기기
JP2003233331A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2001051303A (ja) 液晶表示装置及びその製造方法
TW580602B (en) Electrooptic device and electronic device
JP2003271067A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
US9093016B2 (en) Electro-optical device and electronic apparatus for color sampling and display
US6753839B2 (en) Electro-optical panel and electronic device
US8014055B2 (en) Electro-optic device and electronic apparatus
JP3648976B2 (ja) アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法
KR20040085030A (ko) 반도체 장치, 전기 광학 장치 및 전자기기
JP2003255853A (ja) 電気光学装置、および電子機器
JP3966326B2 (ja) アクティブマトリクス基板の検査方法
JP2007093846A (ja) 電気光学装置、および電子機器
JP2003228036A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP3520739B2 (ja) 液晶装置
JP3876583B2 (ja) 表示装置およびそれを用いた電子機器
JP4631255B2 (ja) アクティブマトリクス基板、表示装置、及び電子機器
JPH117044A (ja) 表示装置用アレイ基板
JP3603902B2 (ja) 液晶装置
JP3987450B2 (ja) 液晶装置
JP2005084508A (ja) 表示装置及び電子機器及び表示装置の製造方法
JP2007249134A (ja) 電気光学装置及びこれを備えた電子機器
JP2008205248A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2003307739A (ja) 液晶装置
JP2003249659A (ja) 半導体装置、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607