JP2003271067A - Method for manufacturing electro-optical device, electro-optical device and electronic apparatus - Google Patents
Method for manufacturing electro-optical device, electro-optical device and electronic apparatusInfo
- Publication number
- JP2003271067A JP2003271067A JP2002074303A JP2002074303A JP2003271067A JP 2003271067 A JP2003271067 A JP 2003271067A JP 2002074303 A JP2002074303 A JP 2002074303A JP 2002074303 A JP2002074303 A JP 2002074303A JP 2003271067 A JP2003271067 A JP 2003271067A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- inspection
- optical device
- substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 203
- 238000007689 inspection Methods 0.000 claims abstract description 171
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 66
- 239000003990 capacitor Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000523 sample Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板上に電気光学
物質が保持された電気光学装置の製造方法、電気光学装
置、および電子機器に関するものである。さらに詳しく
は、電気光学装置において電気光学物質を保持する基板
に対する検査技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electro-optical device in which an electro-optical material is held on a substrate, an electro-optical device, and electronic equipment. More specifically, the present invention relates to an inspection technique for a substrate that holds an electro-optical material in an electro-optical device.
【０００２】[0002]
【従来の技術】近年、液晶装置やＥＬ（エレクトロルミ
ネッセンス）ディスプレイパネルに代表される電気光学
装置は、携帯電話機や携帯型コンピュータ、ビデオカメ
ラといった電子機器の表示部として注目を浴びている。
このような電気光学装置のうち、例えば、画素スイッチ
ング素子として薄膜トランジスタ（以下、ＴＦＴとい
う）を用いたアクティブマトリクス型の液晶装置では、
図１３に示すように、透明基板に画素電極や画素スイッ
チング用のＴＦＴ（いずれも図示せず）が形成されたＴ
ＦＴアレイ基板１０と、透明基板に対向電極（図示せ
ず）などが形成された対向基板２０とを所定の間隙を介
してシール材１０７で貼り合わせるとともに、これらの
基板間に電気光学物質としての液晶を保持させている。2. Description of the Related Art In recent years, an electro-optical device represented by a liquid crystal device or an EL (electroluminescence) display panel has been attracting attention as a display unit of an electronic device such as a mobile phone, a portable computer or a video camera.
Among such electro-optical devices, for example, in an active matrix type liquid crystal device using a thin film transistor (hereinafter referred to as TFT) as a pixel switching element,
As shown in FIG. 13, a T having a pixel electrode and a pixel switching TFT (neither shown) formed on a transparent substrate.
The FT array substrate 10 and the counter substrate 20 having a counter electrode (not shown) formed on a transparent substrate are bonded together with a sealant 107 with a predetermined gap therebetween, and an electro-optical material is formed between these substrates. Holds the liquid crystal.
【０００３】この液晶装置１００に用いたＴＦＴアレイ
基板１０には、図１４に示すように、複数のデータ線６
ａと、複数の走査線３ａとが交差する部分に対応して複
数の画素１００ａがマトリクス状に構成され、これらの
画素１００ａが配置されている領域によって、表示が実
際に行われる画像表示領域１０ａが構成されている。As shown in FIG. 14, the TFT array substrate 10 used in the liquid crystal device 100 is provided with a plurality of data lines 6.
a and a plurality of pixels 100a are arranged in a matrix corresponding to a portion where a and a plurality of scanning lines 3a intersect, and an image display area 10a in which display is actually performed by an area in which these pixels 100a are arranged. Is configured.
【０００４】また、画像表示領域１０ａの周辺領域に
は、シフトレジスタ回路１０１ｂ、アナログスイッチを
備えたサンプルホールド回路１０１ｃ、および６相に展
開された各画像信号に対応する６本の画像信号線１０１
ｄなどを備えるデータ線駆動回路１０１が形成されてい
るとともに、走査線駆動回路１０４が形成されている。In the peripheral area of the image display area 10a, a shift register circuit 101b, a sample hold circuit 101c having analog switches, and six image signal lines 101 corresponding to the image signals expanded into six phases.
The data line driving circuit 101 including d and the like are formed, and the scanning line driving circuit 104 is formed.
【０００５】さらに、画像表示領域１０ａの周辺領域の
うち、対向基板２０との重なり領域には基板間導通電極
９ｇが形成され、これらの基板間導通電極９ｇは、基板
間に挟まれた基板間導通材１０６を介して対向基板２０
の対向電極に電気的に接続される。Further, in the peripheral area of the image display area 10a, an inter-substrate conduction electrode 9g is formed in an area overlapping the counter substrate 20, and these inter-substrate conduction electrodes 9g are interposed between the substrates. Counter substrate 20 via conductive material 106
Is electrically connected to the counter electrode.
【０００６】ここで、ＴＦＴアレイ基板１０は、それを
多数枚取りできる大型基板の状態で半導体プロセスなど
を利用して各種構成要素が形成された後、データ線６ａ
や走査線３ａでのオープンやショートの有無などが検査
され、しかる後に、大型基板からＴＦＴアレイ基板１０
が切り出される。Here, the TFT array substrate 10 has various components formed by using a semiconductor process or the like in a large substrate capable of taking a large number of the TFT array substrate 10 and then the data line 6a.
The presence or absence of an open or short circuit on the scanning line 3a is inspected, and then, from the large substrate to the TFT array substrate 10.
Is cut out.
【０００７】このような検査を行うことを目的に、ＴＦ
Ｔアレイ基板１０には、画像表示領域１０ａの周辺領域
のうち、例えばデータ線駆動回路１０１が形成されてい
る領域とは反対側の領域に検査回路１１０が形成されて
いる。この検査回路１１０からは複数本の検査用配線１
２１、１２２、１２３が延びているととともに、これら
の検査用配線１２１、１２２、１２３の端部には検査用
端子１３１、１３２、１３３が形成されている。また、
データ線駆動回路１０１および走査線駆動回路１０４か
らも複数本の検査用配線１２４、１２５、１２６が延び
ているとともに、これらの検査用配線１２４、１２５、
１２６の端部にも複数の検査用端子１３４、１３５、１
３６が形成されている。For the purpose of conducting such an inspection, the TF
The inspection circuit 110 is formed on the T array substrate 10 in a region on the opposite side of the region where the data line driving circuit 101 is formed, for example, in the peripheral region of the image display region 10a. From this inspection circuit 110, a plurality of inspection wirings 1
In addition to extending 21, 122 and 123, inspection terminals 131, 132 and 133 are formed at the ends of these inspection wirings 121, 122 and 123. Also,
A plurality of inspection wirings 124, 125, 126 extend from the data line driving circuit 101 and the scanning line driving circuit 104, and these inspection wirings 124, 125,
A plurality of inspection terminals 134, 135, 1 are also provided at the end of 126.
36 is formed.
【０００８】従って、前記の検査時には、検査用端子１
３１、１３２、１３３、１３４、１３５、１３６に検査
プローブなどの検査用電極を接触させれば、検査回路１
１０、データ線駆動回路１０１、および走査線駆動回路
１０４などに信号を供給することができるとともに、各
種信号の検出を行うこともできる。Therefore, at the time of the above inspection, the inspection terminal 1
If an inspection electrode such as an inspection probe is brought into contact with 31, 132, 133, 134, 135, 136, the inspection circuit 1
Signals can be supplied to the data line driving circuit 101, the data line driving circuit 101, the scanning line driving circuit 104, and the like, and various signals can be detected.
【０００９】従来例としては、例えば、特開平１１−１
３３４６１号公報に記載された技術が挙げられる。As a conventional example, for example, Japanese Patent Laid-Open No. 11-1
The technique described in Japanese Patent No. 33461 is cited.
【００１０】[0010]
【発明が解決しようとする課題】このように、画像表示
領域１０ａの周辺領域には、データ線駆動回路１０１、
走査線駆動回路１０４、基板間導通電極９ｇ、検査回路
１３０、検査用配線１２１、１２２、１２３、１２４、
１２５、１２６、検査用端子１３１、１３２、１３３、
１３４、１３５、１３６などが形成され、これらは表示
に直接、寄与しない要素である。このため、画像表示領
域１０ａの周辺領域は、額縁領域１００ｂと称されてい
る。As described above, in the peripheral area of the image display area 10a, the data line driving circuit 101,
The scanning line drive circuit 104, the inter-substrate conduction electrode 9g, the inspection circuit 130, the inspection wirings 121, 122, 123, 124,
125, 126, inspection terminals 131, 132, 133,
134, 135, 136, etc. are formed, and these are elements that do not directly contribute to the display. Therefore, the peripheral area of the image display area 10a is referred to as a frame area 100b.
【００１１】一方、液晶装置１００に対しては、液晶装
置１００全体の大きさに占める額縁領域１００ｂの幅を
狭めたいという要求があるが、画像表示領域１０ａの周
辺に形成されている構成要素は、表示に直接、寄与しな
いものの、表示動作や液晶装置１００の信頼性を確保す
るのに欠かすことのできない要素である。このため、従
来の構成では、周辺領域（額縁領域１００ｂ）をこれ以
上、狭めることができないという問題点がある。On the other hand, there is a demand for the liquid crystal device 100 to narrow the width of the frame region 100b occupying the entire size of the liquid crystal device 100, but the components formed around the image display region 10a are Although it does not directly contribute to the display, it is an essential element for ensuring the display operation and the reliability of the liquid crystal device 100. Therefore, the conventional configuration has a problem that the peripheral area (frame area 100b) cannot be further narrowed.
【００１２】以上の問題点に鑑みて、本発明の課題は、
検査用端子の形成位置などを改良して、表示に直接、寄
与しない領域を狭めることのできる電気光学装置の製造
方法、電気光学装置および電子機器を提供することにあ
る。In view of the above problems, the object of the present invention is to:
An object of the present invention is to provide a method for manufacturing an electro-optical device, an electro-optical device, and an electronic apparatus, which are capable of narrowing a region that does not directly contribute to a display by improving a position where an inspection terminal is formed.
【００１３】[0013]
【課題を解決するための手段】上記課題を解決するため
に、本発明では、電気光学装置用基板を配置してなる大
型基板上の、電気光学装置用基板を切り出す領域内に画
像表示領域を構成する複数の画素を形成するとともに、
当該画像表示領域の外周領域に検査回路、複数の検査用
配線、および複数の検査用端子を形成する第１工程と、
当該複数の検査用端子の一部あるいは全部に検査用電極
を接触させて電気的検査を行う第２工程と、前記大型基
板からの前記電気光学装置用基板を切り出す第３工程と
を有する電気光学装置の製造方法において、前記複数の
検査用端子のうちの少なくとも一部については、前記大
型基板において前記電気光学装置用基板として切り出さ
れる領域外に形成することを特徴とする。In order to solve the above problems, according to the present invention, an image display region is provided in a region where the electro-optical device substrate is cut out on a large substrate on which the electro-optical device substrate is arranged. Along with forming a plurality of constituent pixels,
A first step of forming an inspection circuit, a plurality of inspection wirings, and a plurality of inspection terminals in an outer peripheral area of the image display area;
Electro-optic including a second step of performing an electrical inspection by bringing an inspection electrode into contact with a part or all of the plurality of inspection terminals, and a third step of cutting out the electro-optical device substrate from the large-sized substrate. In the method of manufacturing a device, at least a part of the plurality of inspection terminals is formed outside the region cut out as the electro-optical device substrate in the large-sized substrate.
【００１４】本発明では、大型基板の状態で各構成要素
が形成された後、検査され、しかる後に、大型基板から
電気光学装置用基板が切り出されるので、電気光学装置
の完成後は不要となる検査用端子については、大型基板
上の、電気光学装置用基板として切り出される領域外に
形成する。このため、本発明によれば、電気光学装置用
基板において画像表示領域の外周領域から検査用端子が
占有していた部分を省くことができるので、電気光学装
置において、額縁領域と称せられる画像表示領域の外周
領域を狭めることができる。In the present invention, after each component is formed in the state of the large substrate, it is inspected, and then the substrate for the electro-optical device is cut out from the large substrate, so that it is unnecessary after the completion of the electro-optical device. The inspection terminals are formed on the large-sized substrate outside the region cut out as the electro-optical device substrate. Therefore, according to the present invention, it is possible to omit the portion occupied by the inspection terminals from the outer peripheral area of the image display area in the electro-optical device substrate, so that in the electro-optical device, an image display called a frame area is displayed. The outer peripheral area of the area can be narrowed.
【００１５】本発明において、検査回路も、電気光学装
置の完成後は不要となるものであるので、前記第１工程
で検査回路を大型基板上に形成する際に、前記電気光学
装置用基板として切り出される領域外に前記検査回路の
少なくとも一部を形成しておくことが好ましい。In the present invention, the inspection circuit is also unnecessary after the electro-optical device is completed. Therefore, when the inspection circuit is formed on the large-sized substrate in the first step, the inspection circuit is used as the electro-optical device substrate. It is preferable to form at least a part of the inspection circuit outside the region to be cut out.
【００１６】本発明において、前記第１工程では、画素
電極、画素スイッチング用の薄膜トランジスタ、該薄膜
トランジスタのソースに電気的に接続するデータ線、該
データ線を駆動するデータ線駆動回路、前記薄膜トラン
ジスタのゲートに電気的に接続する走査線、および該走
査線を駆動する走査線駆動回路を形成する場合があり、
このような構成の電気光学装置用基板では、例えば、前
記第２工程において、前記複数の検査用端子の一部ある
いは全部に前記検査用電極を接触させて前記データ線お
よび前記走査線のうちの少なくとも一方のオープンまた
はショートを検出する。また、前記第２工程では、前記
複数の検査用端子の一部あるいは全部に前記検査用電極
を接触させて前記データ線駆動回路および前記走査線駆
動回路のうちの少なくとも一方の駆動回路を検査しても
よい。In the present invention, in the first step, a pixel electrode, a thin film transistor for pixel switching, a data line electrically connected to a source of the thin film transistor, a data line driving circuit for driving the data line, and a gate of the thin film transistor. A scan line electrically connected to the scan line and a scan line driver circuit for driving the scan line may be formed,
In the electro-optical device substrate having such a configuration, for example, in the second step, the inspection electrodes are brought into contact with some or all of the plurality of inspection terminals, and the inspection lines are selected from the data lines and the scanning lines. Detects at least one open or short. In the second step, the inspection electrodes are brought into contact with some or all of the plurality of inspection terminals to inspect at least one drive circuit of the data line drive circuit and the scan line drive circuit. May be.
【００１７】本発明において、前記第１工程では、前記
大型基板のうち、前記電気光学装置用基板として切り出
される領域外に、前記薄膜トランジスタの製造工程を利
用して検査用薄膜トランジスタを形成しておき、当該検
査用薄膜トランジスタの特性を検査した後、前記第３工
程を行うことが好ましい。すなわち、画素スイッチング
用の薄膜トランジスタに不具合があると、それに対応す
る画素で表示不良が発生するので、画素スイッチング用
の薄膜トランジスタの製造工程を利用して検査用薄膜ト
ランジスタを形成しておき、当該検査用薄膜トランジス
タの特性を検査した後、前記第３工程を行えば、このよ
うな不具合をもつ電気光学装置用基板を用いて電気光学
装置を製造してしまうことを防止できる。ここで、検査
用薄膜トランジスタも、電気光学装置の完成後は不要と
なるものであるので、本発明では、このような検査用薄
膜トランジスタについても、検査用端子と同様、大型基
板のうち、電気光学装置用基板として切り出される領域
外に形成すれば、電気光学装置用基板において画像表示
領域の外周領域から検査用薄膜トランジスタが占有する
部分を省くことができる。このため、電気光学装置にお
いて、額縁領域と称せられる画像表示領域の外周領域を
狭めることができる。In the present invention, in the first step, an inspection thin film transistor is formed outside the region cut out as the electro-optical device substrate in the large substrate by using the thin film transistor manufacturing process. It is preferable to perform the third step after inspecting the characteristics of the inspection thin film transistor. That is, if there is a defect in the pixel switching thin film transistor, a display failure will occur in the corresponding pixel. Therefore, the inspection thin film transistor is formed using the manufacturing process of the pixel switching thin film transistor, and the inspection thin film transistor is formed. If the third step is performed after inspecting the characteristics of 1., it is possible to prevent the electro-optical device from being manufactured using the electro-optical device substrate having such a defect. Here, since the inspection thin film transistor is also unnecessary after completion of the electro-optical device, in the present invention, such an inspection thin film transistor is also included in the electro-optical device among the large-sized substrates like the inspection terminal. If it is formed outside the region cut out as the substrate for inspection, the portion occupied by the inspection thin film transistor can be omitted from the outer peripheral region of the image display region in the substrate for electro-optical device. Therefore, in the electro-optical device, the outer peripheral area of the image display area called a frame area can be narrowed.
【００１８】本発明において、前記大型基板からは前記
電気光学装置用基板を複数枚、切り出せば、電気光学装
置用基板を効率よく製造できる。この場合、大型基板に
おいて、電気光学装置用基板として切り出される領域同
士の境界領域に対して、検査用端子、検査回路の一部、
検査用ＴＦＴなどを形成すればよい。In the present invention, the electro-optical device substrate can be efficiently manufactured by cutting out a plurality of the electro-optical device substrates from the large-sized substrate. In this case, in the large-sized substrate, the inspection terminal, a part of the inspection circuit, with respect to the boundary region between the regions cut out as the electro-optical device substrate.
An inspection TFT or the like may be formed.
【００１９】本発明に係る方法を用いて製造した電気光
学装置では、検査用端子などは、すでに切り捨てられて
いるため、本発明に係る電気光学装置では、電気光学装
置用基板上に、複数の画素を備える画像表示領域が形成
されているとともに、当該画像表示領域の外周領域に検
査回路が形成され、かつ、前記電気光学装置用基板で
は、その端縁で前記検査回路から引き出された検査用配
線が途切れていることを特徴とする。In the electro-optical device manufactured by the method according to the present invention, the inspection terminals and the like have already been cut off. Therefore, in the electro-optical device according to the present invention, a plurality of substrates are provided on the electro-optical device substrate. An image display area including pixels is formed, and an inspection circuit is formed in an outer peripheral area of the image display area, and in the electro-optical device substrate, the inspection circuit is drawn out from the inspection circuit at an edge thereof. The feature is that the wiring is interrupted.
【００２０】本発明において、前記電気光学装置用基板
上には、画素電極、画素スイッチング用の薄膜トランジ
スタ、該薄膜トランジスタのソースに電気的に接続する
データ線、該データ線を駆動するデータ線駆動回路、前
記薄膜トランジスタのゲートに電気的に接続する走査
線、および該走査線を駆動する走査線駆動回路が形成さ
れている場合があり、この場合、前記複数本の検査用配
線には、前記データ線および前記走査線のうちの少なく
とも一方のオープンまたはショートを検出するための配
線が含まれている。In the present invention, on the electro-optical device substrate, a pixel electrode, a pixel switching thin film transistor, a data line electrically connected to the source of the thin film transistor, a data line driving circuit for driving the data line, In some cases, a scan line electrically connected to a gate of the thin film transistor and a scan line driver circuit for driving the scan line are formed. In this case, the plurality of test wirings include the data line and the scan line. Wiring for detecting an open or short circuit of at least one of the scanning lines is included.
【００２１】また、本発明に係る方法を用いて製造した
電気光学装置では、検査用端子などは、すでに切り捨て
られているため、本発明に係る電気光学装置では、電気
光学装置用基板上に、複数の画素を備える画像表示領域
が形成されているとともに、当該画像表示領域の外周領
域に検査回路が形成され、かつ、前記電気光学装置用基
板では、その端縁で前記検査回路が途切れていることを
特徴とする。Further, in the electro-optical device manufactured by the method according to the present invention, the inspection terminals and the like have already been cut off. Therefore, in the electro-optical device according to the present invention, An image display area including a plurality of pixels is formed, an inspection circuit is formed in an outer peripheral area of the image display area, and the inspection circuit is interrupted at an edge of the electro-optical device substrate. It is characterized by
【００２２】ここで、前記検査回路には、例えば、前記
データ線および前記走査線のうちの少なくとも一方のオ
ープンまたはショートを検出するための回路が含まれて
いる。Here, the inspection circuit includes, for example, a circuit for detecting an open or short circuit of at least one of the data line and the scanning line.
【００２３】本発明において、前記電気光学装置用基板
は、電気光学物質として、例えば、液晶を保持する基板
である。In the present invention, the electro-optical device substrate is a substrate that holds, for example, liquid crystal as an electro-optical material.
【００２４】本発明に係る電気光学装置は、携帯型コン
ピュータや携帯電話機などといった電子機器において表
示部などを構成するのに用いられる。The electro-optical device according to the present invention is used to form a display section or the like in electronic equipment such as a portable computer and a mobile phone.
【００２５】[0025]
【発明の実施の形態】図面を参照して、代表的な電気光
学装置である液晶装置、およびその製造方法に本発明を
適用した例を説明する。なお、各図においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また、本発
明を適用した液晶装置は、図１３および図１４を参照し
て説明したものと基本的な構成が共通するので、共通す
る機能を有する部分には同一の符号を付して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An example in which the present invention is applied to a liquid crystal device which is a typical electro-optical device and a manufacturing method thereof will be described with reference to the drawings. In addition, in each drawing, in order to make each layer and each member recognizable in the drawing,
The scale is made different for each layer and each member. Further, the liquid crystal device to which the present invention is applied has the same basic configuration as that described with reference to FIGS. 13 and 14, and therefore parts having common functions will be denoted by the same reference numerals. .
【００２６】（液晶装置の全体構成）図１（Ａ）、
（Ｂ）はそれぞれ、液晶装置をその上に形成された各構
成要素と共に対向基板の側から見た平面図、および対向
基板を含めて示す図１（Ａ）のＨ−Ｈ′断面図である。(Overall Structure of Liquid Crystal Device) FIG.
FIG. 1B is a plan view of the liquid crystal device together with the constituent elements formed thereon as seen from the counter substrate side, and a cross-sectional view taken along the line HH ′ of FIG. 1A, showing the counter substrate. .
【００２７】図１（Ａ）において、液晶装置１００（電
気光学装置）のＴＦＴアレイ基板１０には、対向基板２
０の縁に沿うようにシール材１０７（図１（Ａ）の右下
がりの斜線領域）が設けられ、このシール材１０７によ
って、ＴＦＴアレイ基板１０と対向基板２０とは所定の
間隔をもって貼り合わされている。ＴＦＴアレイ基板１
０の外周側には、基板辺１１１の側でシール材１０７と
一部重なるようにデータ線駆動回路１０１が形成され、
基板辺１１３、１１４の側には走査線駆動回路１０４が
形成されている。また、ＴＦＴアレイ基板１０において
対向基板２０からの張り出し領域１０ｃには多数の端子
１０２が形成されている。ＴＦＴアレイ基板１０におい
て基板辺１１１と対向する基板辺１１２には、画像表示
領域１０ａの両側に設けられた走査線駆動回路１０４を
つなぐための複数の配線１０５が形成されている。In FIG. 1A, the counter substrate 2 is provided on the TFT array substrate 10 of the liquid crystal device 100 (electro-optical device).
A sealing material 107 (a diagonally right-downward area in FIG. 1A) is provided along the edge of 0, and the sealing material 107 allows the TFT array substrate 10 and the counter substrate 20 to be bonded to each other at a predetermined interval. There is. TFT array substrate 1
On the outer peripheral side of 0, the data line driving circuit 101 is formed so as to partially overlap the sealing material 107 on the substrate side 111 side,
The scanning line driving circuit 104 is formed on the substrate sides 113 and 114. Further, in the TFT array substrate 10, a large number of terminals 102 are formed in a region 10c protruding from the counter substrate 20. A plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the image display area 10a are formed on a substrate side 112 of the TFT array substrate 10 that faces the substrate side 111.
【００２８】対向基板２０の４つのコーナー部に相当す
る領域のうちの２箇所には、ＴＦＴアレイ基板１０と対
向基板２０との間で電気的導通をとるための基板間導通
電極９ｇおよび基板間導通材１０６が形成されている。Inter-substrate conduction electrodes 9g for electrically connecting between the TFT array substrate 10 and the counter substrate 20 and between the substrates are provided at two positions of the area corresponding to the four corners of the counter substrate 20. The conductive material 106 is formed.
【００２９】なお、走査線に供給される走査信号の遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。逆に、データ線
駆動回路１０１を画像表示領域１０ａの辺に沿って両側
に配列してもよい。Needless to say, the scanning line driving circuit 104 may be provided on only one side if the delay of the scanning signal supplied to the scanning line does not matter. Conversely, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a.
【００３０】図１（Ｂ）に示すように、ＴＦＴアレイ基
板１０と対向基板２０とは、シール材１０７によって所
定の間隙を介して貼り合わされ、これらの間隙に液晶５
０が保持されている。シール材１０７は、ＴＦＴアレイ
基板１０と対向基板２０とをそれらの周辺で貼り合わせ
るための光硬化樹脂や熱硬化性樹脂などからなる接着剤
であり、両基板間の距離を所定値とするためのグラスフ
ァイバー、あるいはガラスビーズ等のギャップ材が配合
されている。As shown in FIG. 1B, the TFT array substrate 10 and the counter substrate 20 are adhered to each other by a sealant 107 with a predetermined gap, and the liquid crystal 5 is placed in these gaps.
0 is held. The sealing material 107 is an adhesive made of a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 together at their periphery, and keeps the distance between both substrates to a predetermined value. Gap material such as glass fiber or glass beads is blended.
【００３１】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９ａがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる周辺見切り用の遮光膜
１０８が形成されている。さらに、対向基板２０におい
て、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域には、ブラックマト
リクス、あるいはブラックストライプなどと称せられる
遮光膜２３が形成され、その上層側には、ＩＴＯ膜から
なる対向電極２１が形成されている。The TFT array substrate 1 will be described in detail later.
At 0, pixel electrodes 9a are formed in a matrix. On the other hand, the sealing material 107 is formed on the counter substrate 20.
A light-shielding film 108 made of a light-shielding material and used as a peripheral partition is formed in the inner region of the. Further, in the counter substrate 20, the pixel electrodes 9 formed on the TFT array substrate 10
A light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of a, and a counter electrode 21 made of an ITO film is formed above the light-shielding film 23.
【００３２】このように構成した液晶装置１００につい
ては、たとえば、投射型表示装置（液晶プロジェクタ）
において使用する場合、３枚の液晶装置１００がＲＧＢ
用のライトバルブとして各々使用される。この場合、各
液晶装置１００の各々には、ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになるので、液晶装置１００には
カラーフィルタが形成されていない。但し、後述するよ
うに、モバイルコンピュータ、携帯電話機、液晶テレビ
などといった電子機器のカラー表示装置として用いる場
合には、図示を省略するが、対向基板２０において各画
素電極９ａに対向する領域にＲＧＢのカラーフィルタを
その保護膜とともに形成する。With respect to the liquid crystal device 100 having such a structure, for example, a projection type display device (liquid crystal projector) is used.
, The three liquid crystal devices 100 are RGB
Used as a light valve for each. In this case, the light of each color separated through the dichroic mirror for RGB color separation is incident on each of the liquid crystal devices 100 as projection light, so that a color filter is formed on the liquid crystal device 100. It has not been. However, as will be described later, when it is used as a color display device of an electronic device such as a mobile computer, a mobile phone, a liquid crystal television, etc., although not shown in the drawing, RGB regions are formed on the counter substrate 20 in a region facing each pixel electrode 9a. A color filter is formed together with its protective film.
【００３３】（液晶装置１００の構成および動作）ＴＦ
Ｔアレイ基板１０および液晶装置１００の電気的な構成
および動作について、図２、図３、および図４を参照し
て説明する。(Structure and Operation of Liquid Crystal Device 100) TF
The electrical configurations and operations of the T array substrate 10 and the liquid crystal device 100 will be described with reference to FIGS. 2, 3, and 4.
【００３４】図２は、液晶装置１００に用いられる駆動
回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示
すブロック図である。この図２において、太線は、ＴＦ
Ｔアレイ基板１０の輪郭を表し、その外周側で、右下が
りの斜線が付された領域は、後述するように、大型基板
からＴＦＴアレイ基板１０を切り出す際、切り捨てられ
る領域である。図３は、この液晶装置１００において画
像表示領域１０ａを構成するためにマトリクス状に形成
された複数の画素における各種素子、配線などの等価回
路図である。FIG. 2 is a block diagram schematically showing the structure of a TFT array substrate 10 with a built-in drive circuit used in the liquid crystal device 100. In FIG. 2, the thick line indicates TF.
The region that represents the outline of the T array substrate 10 and is shaded on the outer peripheral side thereof is a region that is cut off when the TFT array substrate 10 is cut out from the large-sized substrate, as described later. FIG. 3 is an equivalent circuit diagram of various elements, wirings and the like in a plurality of pixels formed in a matrix to form the image display area 10a in the liquid crystal device 100.
【００３５】図２に示すように、ＴＦＴアレイ基板１０
では、複数のデータ線６ａと、複数の走査線３ａとが交
差する部分に対応して複数の画素１００ａが所定のピッ
チでマトリクス状に構成され、これらの画素１００ａが
マトリクス状に配置されている領域によって、表示が実
際に行われる画像表示領域１０ａが構成されている。As shown in FIG. 2, the TFT array substrate 10
Then, a plurality of pixels 100a are arranged in a matrix at a predetermined pitch corresponding to the intersections of the plurality of data lines 6a and the plurality of scanning lines 3a, and these pixels 100a are arranged in a matrix. The area constitutes an image display area 10a where display is actually performed.
【００３６】ＴＦＴアレイ基板１０において、基板辺１
１１には、定電圧、変調画像信号、各種駆動信号などが
入力されるアルミニウム膜等の金属膜、金属シリサイド
膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１
０２が構成され、これらの端子１０２からは、走査線駆
動回路１０１およびデータ線駆動回路１０４を駆動する
ためのアルミニウム膜等の低抵抗な金属膜などからなる
複数の配線が引き回されている。In the TFT array substrate 10, the substrate side 1
Reference numeral 11 denotes a large number of terminals 1 made of a conductive film such as a metal film such as an aluminum film, a metal silicide film, or an ITO film into which a constant voltage, a modulated image signal, various driving signals, etc. are input.
02, and a plurality of wirings made of a low resistance metal film such as an aluminum film for driving the scanning line driving circuit 101 and the data line driving circuit 104 are routed from these terminals 102.
【００３７】画像表示領域１０ａの周辺領域（額縁領域
１００ｂ）のうち、画像表示領域１０ａに対して基板辺
１１１の側で隣接する領域には、シフトレジスタ回路１
０１ｂ、シフトレジスタ回路１０１ｂから出力された信
号に基づいて動作するアナログスイッチを備えたサンプ
ルホールド回路１０１ｃ、および６相に展開された各画
像信号に対応する６本の画像信号線１０１ｄなどを備え
るデータ線駆動回路１０１が形成されている。このデー
タ線駆動回路１０１において、サンプルホールド回路１
０１ｃでは、１本のデータ線６ａに対して、１つのアナ
ログスイッチが対応している。また、シフトレジスタ回
路１０１ｂでは、１本のデータ線６ａに対して、インバ
ータ、２つのクロックドインバータ、およびレベルシフ
タを備える単位回路が対応している。Of the peripheral area (frame area 100b) of the image display area 10a, the shift register circuit 1 is provided in an area adjacent to the image display area 10a on the substrate side 111 side.
01b, a sample hold circuit 101c including an analog switch that operates based on the signal output from the shift register circuit 101b, and data including six image signal lines 101d corresponding to each image signal expanded into six phases. A line drive circuit 101 is formed. In this data line drive circuit 101, the sample hold circuit 1
In 01c, one analog switch corresponds to one data line 6a. In the shift register circuit 101b, a unit circuit including an inverter, two clocked inverters, and a level shifter corresponds to one data line 6a.
【００３８】また、ＴＦＴアレイ基板１０において、画
像表示領域１０ａに対して基板辺１１２の側で隣接する
領域には、後述する検査回路１１０が形成されている。Further, in the TFT array substrate 10, an inspection circuit 110 described later is formed in a region adjacent to the image display region 10a on the substrate side 112 side.
【００３９】図３に示すように、液晶装置１００の画像
表示領域１０ａにおいて、マトリクス状に形成された複
数の画素１００ａの各々には、画素電極９ａ、および画
素電極９ａを制御するための画素スイッチング用のＴＦ
Ｔ３０が形成されており、画素信号を供給するデータ線
６ａが当該ＴＦＴ３０のソースに電気的に接続されてい
る。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・
Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０
のゲートには走査線３ａが電気的に接続されており、所
定のタイミングで、走査線３ａにパルス的に走査信号Ｇ
１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのオン状態とすることに
より、データ線６ａから供給される画素信号Ｓ１、Ｓ２
・・・Ｓｎを各画素に所定のタイミングで書き込む。こ
のようにして画素電極９ａを介して液晶に書き込まれた
所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図１
（Ｂ）を参照して説明した対向基板２０の対向電極２１
との間で一定期間保持される。As shown in FIG. 3, in the image display area 10a of the liquid crystal device 100, each of the plurality of pixels 100a formed in a matrix has a pixel electrode 9a and pixel switching for controlling the pixel electrode 9a. For TF
T30 is formed, and the data line 6a for supplying the pixel signal is electrically connected to the source of the TFT 30. Pixel signals S1, S2 ... Which are written to the data line 6a
Sn is supplied line-sequentially in this order. In addition, the TFT 30
The scanning line 3a is electrically connected to the gate of the scanning line 3a, and the scanning signal G is pulsed to the scanning line 3a at a predetermined timing.
1, G2 ... Gm are applied line-sequentially in this order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the pixel signal S1, S2 supplied from the data line 6a is obtained by keeping the TFT 30, which is a switching element, in the ON state for a certain period.
... Sn is written in each pixel at a predetermined timing. In this way, the pixel signals S1, S2, ... Sn of a predetermined level written in the liquid crystal through the pixel electrode 9a are shown in FIG.
The counter electrode 21 of the counter substrate 20 described with reference to FIG.
Is held for a certain period of time.
【００４０】ここで、ＴＦＴアレイ基板１０には、保持
された画素信号がリークするのを防ぐことを目的に、画
素電極９ａと対向電極２１との間に形成される液晶容量
と並列に蓄積容量７０（キャパシタ）を付加することが
ある。この蓄積容量７０によって、画素電極９ａの電圧
は、例えば、ソース電圧が印加された時間よりも３桁も
長い時間だけ保持される。これにより、電荷の保持特性
は改善され、コントラスト比の高い表示を行うことので
きる液晶装置１００が実現できる。なお、蓄積容量７０
を形成する方法としては、容量を形成するための配線で
ある容量線３ｂとの間に形成する場合、あるいは前段の
走査線３ａとの間に形成する場合もいずれであってもよ
い。Here, on the TFT array substrate 10, a storage capacitor is formed in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 for the purpose of preventing the held pixel signal from leaking. 70 (capacitor) may be added. The storage capacitor 70 holds the voltage of the pixel electrode 9a for a time that is, for example, three digits longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and the liquid crystal device 100 capable of performing display with a high contrast ratio can be realized. The storage capacity 70
As a method of forming the capacitor, either the method of forming the capacitor and the capacitor line 3b which is a wiring for forming the capacitor or the method of forming the capacitor between the capacitor line 3b and the scanning line 3a in the preceding stage may be used.
【００４１】（ＴＦＴアレイ基板の構成）図４は、ＴＦ
Ｔアレイ基板において相隣接する画素の平面図である。
図５は、図４のＡ−Ａ′線に相当する位置での断面、お
よびＴＦＴアレイ基板と対向基板との間に液晶を封入し
た状態の断面を示す説明図である。(Structure of TFT Array Substrate) FIG.
It is a top view of the pixel which adjoins in a T array substrate.
FIG. 5 is an explanatory diagram showing a cross section at a position corresponding to line AA ′ in FIG. 4 and a cross section in a state where liquid crystal is sealed between the TFT array substrate and the counter substrate.
【００４２】図４において、ＴＦＴアレイ基板１０上に
は、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成
され、これら画素電極９ａに対して画素スイッチング用
のＴＦＴ３０がそれぞれ接続している。また、画素電極
９ａの縦横の境界に沿って、データ線６ａ、走査線３
ａ、および容量線３ｂが形成され、ＴＦＴ３０は、デー
タ線６ａおよび走査線３ａに対して接続している。すな
わち、データ線６ａは、コンタクトホールを介してＴＦ
Ｔ３０の高濃度ソース領域１ｄに電気的に接続し、走査
線３ａは、その突出部分がＴＦＴ３０のゲート電極を構
成している。蓄積容量７０は、画素スイッチング用のＴ
ＦＴ３０を形成するための半導体膜１ａの延設部分１ｆ
を導電化したものを下電極とし、この下電極４１に容量
線３ｂが上電極として重なった構造になっている。In FIG. 4, a plurality of transparent ITO (Indium Tin Ox) are formed on the TFT array substrate 10.
pixel electrodes 9a made of a (ide) film are formed in a matrix, and pixel switching TFTs 30 are connected to the pixel electrodes 9a. Further, along the vertical and horizontal boundaries of the pixel electrode 9a, the data line 6a and the scanning line 3
a and the capacitance line 3b are formed, and the TFT 30 is connected to the data line 6a and the scanning line 3a. That is, the data line 6a is connected to the TF via the contact hole
The scanning line 3a is electrically connected to the high-concentration source region 1d of T30, and the protruding portion of the scanning line 3a forms the gate electrode of the TFT 30. The storage capacitor 70 is a T for pixel switching.
Extended portion 1f of semiconductor film 1a for forming FT30
The lower electrode 41 is made conductive and the capacitance line 3b is superposed on the lower electrode 41 as an upper electrode.
【００４３】図５に示すように、ＴＦＴアレイ基板１０
では、その基体として透明基板１０ｂが用いられ、この
透明基板１０ｂの表面には、厚さが３００ｎｍ〜５００
ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１
１が形成され、この下地保護膜１１の表面には、厚さが
３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成され
ている。半導体膜１ａの表面には、厚さが約５０〜１５
０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成
され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ
〜８００ｎｍの走査線３ａが形成されている。半導体膜
１ａのうち、走査線３ａに対してゲート絶縁膜２を介し
て対峙する領域がチャネル領域１ａ′になっている。こ
のチャネル領域１ａ′に対して一方側には、低濃度ソー
ス領域１ｂおよび高濃度ソース領域１ｄを備えるソース
領域が形成され、他方側には低濃度ドレイン領域１ｃお
よび高濃度ドレイン領域１ｅを備えるドレイン領域が形
成されている。As shown in FIG. 5, the TFT array substrate 10
Then, the transparent substrate 10b is used as the base, and the thickness of the transparent substrate 10b is 300 nm to 500 nm.
base protective film 1 made of a silicon oxide film (insulating film) of 1 nm
1 is formed, and an island-shaped semiconductor film 1a having a thickness of 30 nm to 100 nm is formed on the surface of the base protective film 11. The surface of the semiconductor film 1a has a thickness of about 50 to 15
A gate insulating film 2 made of a 0 nm silicon oxide film is formed, and a thickness of 300 nm is formed on the surface of the gate insulating film 2.
The scanning line 3a of ~ 800 nm is formed. A region of the semiconductor film 1a facing the scanning line 3a via the gate insulating film 2 is a channel region 1a '. A source region including a low concentration source region 1b and a high concentration source region 1d is formed on one side of the channel region 1a ', and a drain including a low concentration drain region 1c and a high concentration drain region 1e is formed on the other side. A region is formed.
【００４４】画素スイッチング用のＴＦＴ３０の表面側
には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜
からなる層間絶縁膜４が形成され、この層間絶縁膜４の
表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒
化膜からなる層間絶縁膜５が形成されている。層間絶縁
膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデー
タ線６ａが形成され、このデータ線６ａは、層間絶縁膜
４に形成されたコンタクトホールを介して高濃度ソース
領域１ｄに電気的に接続している。層間絶縁膜４の表面
にはデータ線６ａと同時形成されたドレイン電極６ｂが
形成され、このドレイン電極６ｂは、層間絶縁膜４に形
成されたコンタクトホールを介して高濃度ドレイン領域
１ｅに電気的に接続している。An interlayer insulating film 4 made of a silicon oxide film having a thickness of 300 nm to 800 nm is formed on the surface side of the pixel switching TFT 30, and the surface of the interlayer insulating film 4 has a thickness of 100 nm to 300 nm. The inter-layer insulating film 5 made of the silicon nitride film is formed. A data line 6a having a thickness of 300 nm to 800 nm is formed on the surface of the interlayer insulating film 4, and the data line 6a is electrically connected to the high concentration source region 1d through a contact hole formed in the interlayer insulating film 4. Connected to. A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the interlayer insulating film 4, and the drain electrode 6b is electrically connected to the high-concentration drain region 1e through a contact hole formed in the interlayer insulating film 4. Connected to.
【００４５】層間絶縁膜５の上層には、透光性の感光性
樹脂からなる凹凸形成層１３ａが所定のパターンで形成
されている。また、凹凸形成層１３ａの表面には、透光
性の感光性樹脂からなる上層絶縁膜７ａが形成され、こ
の上層絶縁膜７ａの表面には、アルミニウム膜などから
なる光反射膜８ａが形成されている。従って、光反射膜
８ａの表面には、凹凸形成層１３ａの凹凸が反映されて
凹凸パターン８ｇが形成され、この凹凸パターン８ｇ
は、エッジのない、なだらかな形状になっている。な
お、図４には、凹凸形成層１３ａの平面形状について
は、六角形で表してあるが、その形状については、円形
や八角形など、種々の形状のものを採用することができ
る。On the upper layer of the interlayer insulating film 5, a concavo-convex forming layer 13a made of a light-transmissive photosensitive resin is formed in a predetermined pattern. Further, an upper insulating film 7a made of a light-transmissive photosensitive resin is formed on the surface of the unevenness forming layer 13a, and a light reflecting film 8a made of an aluminum film or the like is formed on the surface of the upper insulating film 7a. ing. Therefore, the concavo-convex pattern 8g is formed on the surface of the light reflection film 8a by reflecting the concavo-convex pattern of the concavo-convex forming layer 13a.
Has a gentle shape with no edges. In FIG. 4, the planar shape of the concavo-convex forming layer 13a is shown as a hexagon, but various shapes such as a circle and an octagon can be adopted as the shape.
【００４６】また、光反射膜８ａの上層には画素電極９
ａが形成されている。画素電極９ａは、光反射膜８ａの
表面に直接、積層されてもよい。また、画素電極９ａ
は、上層絶縁膜７ａ、凹凸形成層１３ａ、層間絶縁膜５
に形成されたコンタクトホールを介してドレイン電極６
ｂに電気的に接続している。Further, the pixel electrode 9 is formed on the light reflection film 8a.
a is formed. The pixel electrode 9a may be directly laminated on the surface of the light reflection film 8a. Also, the pixel electrode 9a
Is the upper insulating film 7a, the unevenness forming layer 13a, the interlayer insulating film 5
Drain electrode 6 through the contact hole formed in
It is electrically connected to b.
【００４７】ここで、光反射膜８ａには、画素電極９ａ
と平面的に重なる領域の一部に矩形の光透過窓８ｄが形
成されこの光透過窓８ｄに相当する部分には、ＩＴＯか
らなる画素電極９ａは存在するが、光反射膜８ａは存在
しない。Here, the light reflection film 8a has a pixel electrode 9a.
A rectangular light transmission window 8d is formed in a part of the area overlapping in plan view. The pixel electrode 9a made of ITO is present in the portion corresponding to the light transmission window 8d, but the light reflection film 8a is not present.
【００４８】画素電極９ａの表面側にはポリイミド膜か
らなる配向膜１２が形成されている。この配向膜１２
は、ポリイミド膜に対してラビング処理が施された膜で
ある。An alignment film 12 made of a polyimide film is formed on the surface side of the pixel electrode 9a. This alignment film 12
Is a film obtained by rubbing a polyimide film.
【００４９】なお、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して容量線３ｂが
上電極として対向することにより、蓄積容量７０が構成
されている。For the extension 1f (lower electrode) extending from the high-concentration drain region 1e, the capacitance line 3b is connected to the upper electrode via the insulating film (dielectric film) formed simultaneously with the gate insulating film 2a. The storage capacitors 70 are formed by facing each other.
【００５０】このように、本形態の液晶装置１００で
は、透明な画素電極９ａの下層側に光反射膜８ａが形成
されているため、対向基板２０側から入射した光をＴＦ
Ｔアレイ基板１０側で反射し、対向基板１０側から出射
された光によって画像を表示する（反射モード）。ま
た、ＴＦＴアレイ基板１０の裏面側に配置されたバック
ライト装置（図示せず）から出射された光のうち、光反
射膜８ａが形成されていない光透過窓８ｄに向かう光
は、光透過窓８ｄを介して対向基板２０側に透過するの
で、透過モードでの表示も可能である。As described above, in the liquid crystal device 100 of this embodiment, since the light reflection film 8a is formed on the lower layer side of the transparent pixel electrode 9a, the light incident from the counter substrate 20 side is TF.
An image is displayed by the light reflected from the T array substrate 10 side and emitted from the counter substrate 10 side (reflection mode). Further, of the light emitted from the backlight device (not shown) arranged on the back surface side of the TFT array substrate 10, the light traveling to the light transmission window 8d where the light reflection film 8a is not formed is the light transmission window. Since the light is transmitted to the counter substrate 20 side via 8d, display in the transmission mode is also possible.
【００５１】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。The TFT 30 preferably has the LDD structure as described above, but has the offset structure in which the impurity ions are not implanted into the regions corresponding to the low concentration source region 1b and the low concentration drain region 1c. May be. Further, the TFT 30 may be a self-alignment type TFT in which high-concentration source and drain regions are formed in a self-aligned manner by implanting high-concentration impurity ions using the gate electrode (a part of the scanning line 3a) as a mask. .
【００５２】また、本形態では、ＴＦＴ３０のゲート電
極（走査線３ａ）をソース−ドレイン領域の間に１個の
み配置したシングルゲート構造としたが、これらの間に
２個以上のゲート電極を配置してもよい。この際、各々
のゲート電極には同一の信号が印加されるようにする。
このようにデュアルゲート（ダブルゲート）、あるいは
トリプルゲート以上でＴＦＴ３０を構成すれば、チャネ
ルとソース−ドレイン領域の接合部でのリーク電流を防
止でき、オフ時の電流を低減することが出来る。これら
のゲート電極の少なくとも１個をＬＤＤ構造或いはオフ
セット構造にすれば、さらにオフ電流を低減でき、安定
したスイッチング素子を得ることができる。Further, in the present embodiment, only one gate electrode (scanning line 3a) of the TFT 30 is arranged between the source and drain regions, but two or more gate electrodes are arranged between them. You may. At this time, the same signal is applied to each gate electrode.
By configuring the TFT 30 with a dual gate (double gate) or a triple gate or more in this way, it is possible to prevent a leak current at the junction between the channel and the source-drain region, and reduce the off-time current. If at least one of these gate electrodes has an LDD structure or an offset structure, the off current can be further reduced, and a stable switching element can be obtained.
【００５３】（対向基板２０の構成）対向基板２０で
は、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域にブラックマトリク
ス、あるいはブラックストライプなどと称せられる遮光
膜２３が形成され、その上層側には、ＩＴＯ膜からなる
対向電極２１が形成されている。また、対向電極２１の
上層側には、ポリイミド膜からなる配向膜２２が形成さ
れ、この配向膜２２は、ポリイミド膜に対してラビング
処理が施された膜である。(Structure of Counter Substrate 20) In the counter substrate 20, the pixel electrodes 9 formed on the TFT array substrate 10 are formed.
A light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of a, and a counter electrode 21 made of an ITO film is formed on the upper layer side thereof. An alignment film 22 made of a polyimide film is formed on the upper layer side of the counter electrode 21, and the alignment film 22 is a film obtained by subjecting the polyimide film to a rubbing treatment.
【００５４】（駆動回路の構成）再び図１（Ａ）におい
て、本形態の液晶装置１００では、ＴＦＴアレイ基板１
０の表面側のうち、画像表示領域１０ａの周辺領域を利
用して、データ線駆動回路１０１、走査線駆動回路１０
４、および後述する検査回路１１０などの周辺回路が形
成され、この周辺回路には、図６および図７に示すＮチ
ャネル型のＴＦＴとＰチャネル型のＴＦＴとによってイ
ンバータ回路などが構成されている。(Structure of Driving Circuit) Referring again to FIG. 1A, in the liquid crystal device 100 of the present embodiment, the TFT array substrate 1
On the front surface side of 0, the data line driving circuit 101 and the scanning line driving circuit 10 are utilized by utilizing the peripheral area of the image display area 10a.
4 and peripheral circuits such as an inspection circuit 110 described later are formed. In this peripheral circuit, an inverter circuit and the like are configured by the N-channel TFT and the P-channel TFT shown in FIGS. 6 and 7. .
【００５５】図６は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＴＦＴの構
成を示す平面図である。図７は、この周辺回路を構成す
るＴＦＴを図６のＢ−Ｂ′線で切断したときの断面図で
ある。FIG. 6 is a plan view showing the structure of TFTs constituting peripheral circuits such as the scanning line driving circuit 104 and the data line driving circuit 101. FIG. 7 is a cross-sectional view of the TFT constituting this peripheral circuit taken along the line BB 'in FIG.
【００５６】図６および図７において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネ
ル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成
されている。これらの駆動回路用のＴＦＴ１８０、１９
０を構成する半導体膜１６０（図６には輪郭を点線で示
す）は、透明基板１０ｂの下地保護膜１１の表面に島状
に形成されている。In FIG. 6 and FIG. 7, the TFTs constituting the peripheral circuit are configured as complementary TFTs which are composed of a P-channel type TFT 180 and an N-channel type TFT 190. TFTs 180 and 19 for these drive circuits
The semiconductor film 160 which forms 0 (the outline is shown by a dotted line in FIG. 6) is formed in an island shape on the surface of the base protective film 11 of the transparent substrate 10b.
【００５７】ＴＦＴ１８０、１９０には、高電位線１７
１と低電位線１７２がコンタクトホール１６３、１６４
を介して、半導体膜１６０のソース領域に電気的にそれ
ぞれ接続されている。また、入力配線１６６は、共通の
ゲート電極１６５にそれぞれ接続されており、出力配線
１６７は、コンタクトホール１６８、１６９を介して、
半導体膜１６０のドレイン領域に電気的にそれぞれ接続
されている。The high potential line 17 is connected to the TFTs 180 and 190.
1 and the low potential line 172 are contact holes 163 and 164
Are electrically connected to the source regions of the semiconductor film 160, respectively. The input wiring 166 is connected to a common gate electrode 165, and the output wiring 167 is connected via contact holes 168 and 169.
The drain regions of the semiconductor film 160 are electrically connected to each other.
【００５８】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、５およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ１８０、１
９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤ
Ｄ構造を有しており、チャネル形成領域１８１、１９１
の両側には、高濃度ソース領域１８２、１９２および低
濃度ソース領域１８３、１９３からなるソース領域と、
高濃度ドレイン領域１８４、１９４および低濃度ドレイ
ン領域１８５、１９５からなるドレイン領域とを備えて
いる。Since such a peripheral circuit region is also formed through the same process as the image display region 10a, the interlayer insulating films 4 and 5 and the gate insulating film 2 are also formed in the peripheral circuit region. In addition, TFTs 180 for the drive circuit, 1
90 is an LD as well as the pixel switching TFT 30.
It has a D structure and has channel forming regions 181, 191.
On both sides of, a source region composed of high-concentration source regions 182 and 192 and low-concentration source regions 183 and 193,
The drain region includes high-concentration drain regions 184 and 194 and low-concentration drain regions 185 and 195.
【００５９】（液晶装置１００の製造方法）図８は、
図２に示すＴＦＴアレイ基板を大型基板から製造する様
子を示す平面図である。図９は、図８に示す検査領域の
説明図である。なお、図９では、検査領域の構成がわか
りやすいように、検査領域については、かなり幅広に表
してある。(Manufacturing Method of Liquid Crystal Device 100) FIG.
FIG. 3 is a plan view showing how the TFT array substrate shown in FIG. 2 is manufactured from a large substrate. FIG. 9 is an explanatory diagram of the inspection area shown in FIG. Note that, in FIG. 9, the inspection region is shown to be considerably wide so that the configuration of the inspection region can be easily understood.
【００６０】液晶装置１００を製造するにあたって、Ｔ
ＦＴアレイ基板１０は、図８および図９に示すように、
それを多数枚取りできる大型基板１０ｅの状態で半導体
プロセスなどを利用して各種構成要素が形成された後
（第１工程）、データ線６ａや走査線３ａでのオープン
やショートの有無などが検査され（第２工程）、しかる
後に、大型基板１０ｅからＴＦＴアレイ基板１０が切り
出される（第３工程）。In manufacturing the liquid crystal device 100, T
The FT array substrate 10, as shown in FIGS. 8 and 9,
After various components are formed using a semiconductor process or the like in the state of a large substrate 10e capable of taking a large number of them (first step), the presence or absence of an open or short circuit in the data line 6a or the scanning line 3a is inspected. Then, the TFT array substrate 10 is cut out from the large-sized substrate 10e (second step) (second step).
【００６１】このような検査を行うことを目的に、大型
基板１０ｅにおいて、切断予定線１０ｆで挟まれた領域
はＴＦＴアレイ基板１０として切り出される領域であ
り、これらの領域の境界領域は、切り捨てられる領域で
ある。本形態では、この切捨て領域を検査領域１０ｇと
して利用する。For the purpose of performing such an inspection, in the large-sized substrate 10e, the region sandwiched by the planned cutting lines 10f is a region cut out as the TFT array substrate 10, and the boundary region between these regions is cut off. Area. In the present embodiment, this cut-off area is used as the inspection area 10g.
【００６２】すなわち、大型基板１０ｅの検査領域１０
ｇに対しては、画素スイッチング用のＴＦＴ３０などの
形成工程をそのまま利用して、検査パターンとしての検
査用ＴＦＴ３０ｇ、この検査用ＴＦＴ３０ｇのドレイン
領域に電気的に接続する第１の検査用端子３１ｇ、検査
用ＴＦＴ３０ｇのソース領域に電気的に接続する第２の
検査用端子３２ｇ、および検査用ＴＦＴ３０ｇのゲート
電極に電気的に接続する第３の検査用端子３３ｇが形成
されている。ここで、検査用ＴＦＴ３０ｇは、１枚のＴ
ＦＴアレイ基板１０に対して一対一の関係で形成され
る。That is, the inspection area 10 of the large substrate 10e.
For g, the inspection TFT 30g as the inspection pattern, the first inspection terminal 31g electrically connected to the drain region of the inspection TFT 30g, using the formation process of the pixel switching TFT 30 as it is, A second inspection terminal 32g electrically connected to the source region of the inspection TFT 30g and a third inspection terminal 33g electrically connected to the gate electrode of the inspection TFT 30g are formed. Here, the inspection TFT 30g is a single T
It is formed in a one-to-one relationship with the FT array substrate 10.
【００６３】従って、大型基板１０ｅの状態で検査用端
子３１ｇ、３２ｇ、３３ｇに検査プローブなどの検査電
極を当接させて検査用ＴＦＴ３０ｇの電気的特性を検査
し、その結果結果において、検査用ＴＦＴ３０ｇの電気
的特性が良好であれば、それに対応するＴＦＴアレイ基
板１０に形成した画素スイッチング用のＴＦＴ３０など
が良好であるとして、大型基板１０ｅからＴＦＴアレイ
基板１０を切り出した後、良品と判断されたＴＦＴアレ
イ基板１０を、液晶装置１００の組み立てに用いる。そ
の一方で、検査用ＴＦＴ３０ｇに不具合があれば、それ
に対応するＴＦＴアレイ基板１０に形成した画素スイッ
チング用のＴＦＴ３０などにも不具合があるとして、該
当するＴＦＴアレイ基板１０を廃棄する。Therefore, in the state of the large-sized substrate 10e, the inspection electrodes such as the inspection probe are brought into contact with the inspection terminals 31g, 32g, and 33g to inspect the electrical characteristics of the inspection TFT 30g. As a result, the inspection TFT 30g is shown. If the electrical characteristics of the above are good, it is determined that the pixel switching TFT 30 formed on the corresponding TFT array substrate 10 is good, and after the TFT array substrate 10 is cut out from the large-sized substrate 10e, it is judged as a good product. The TFT array substrate 10 is used for assembling the liquid crystal device 100. On the other hand, if the inspection TFT 30g has a defect, it is determined that the pixel switching TFT 30 formed on the TFT array substrate 10 corresponding thereto also has a defect, and the corresponding TFT array substrate 10 is discarded.
【００６４】また、ＴＦＴアレイ基板１０に形成された
データ線６ａ、走査線３ａ、データ線駆動回路１０１、
および走査線駆動回路１０４を検査することを目的に、
ＴＦＴアレイ基板１０が切り出される大型基板１０ｅ
は、以下のように構成される。Further, the data lines 6a, the scanning lines 3a, the data line driving circuit 101, which are formed on the TFT array substrate 10,
And for the purpose of inspecting the scan line driver circuit 104,
Large substrate 10e from which the TFT array substrate 10 is cut out
Is configured as follows.
【００６５】まず、図２および図９において、大型基板
１０ｅにおいてＴＦＴアレイ基板１０として切り出され
る領域には、画像表示領域１０ａの周辺領域のうち、デ
ータ線駆動回路１０１が形成されている領域とは反対側
の領域に検査回路１１０が形成されている。ここで、検
査回路１１０は、４本の検査用配線１１０ｄ、検査用配
線１１０ｄとデータ線６ａとの接続を切り換える検査用
スイッチ回路１１０ｃ、この検査用スイッチ回路１１０
ｃを制御するシフトレジスタ回路１１０ｂ、およびこの
シフトレジスタ回路１１０ｂから出力されるシフトパル
スに対するインバータ回路１１０ｅなどを備えている。
シフトレジスタ回路１１０ｂでは、１本のデータ線６ａ
に対して、インバータ、２つのクロックドインバータ、
およびレベルシフタを備える単位回路が対応している。First, in FIG. 2 and FIG. 9, in the area cut out as the TFT array substrate 10 in the large-sized substrate 10e, the area around the image display area 10a in which the data line driving circuit 101 is formed is The inspection circuit 110 is formed in the region on the opposite side. Here, the inspection circuit 110 includes four inspection wirings 110d, an inspection switch circuit 110c for switching the connection between the inspection wiring 110d and the data line 6a, and the inspection switch circuit 110.
A shift register circuit 110b for controlling c, an inverter circuit 110e for the shift pulse output from the shift register circuit 110b, and the like are provided.
In the shift register circuit 110b, one data line 6a
In contrast, an inverter, two clocked inverters,
And a unit circuit including a level shifter is compatible.
【００６６】このように構成した検査回路１１０からは
複数本の検査用配線１２１、１２２、１２３が延び、こ
れらの検査用配線１２１、１２２、１２３の端部には検
査用端子１３１、１３２、１３３がそれぞれ形成され
る。ここで、検査用端子１３１、１３２、１３３の全
て、および検査用配線１２１、１２２、１２３の一部
は、大型基板１０ｅのうち、ＴＦＴアレイ基板１０とし
て切り出される領域の外側、すなわち、検査領域１０ｇ
に形成されている。A plurality of inspection wirings 121, 122, 123 extend from the inspection circuit 110 thus constructed, and inspection terminals 131, 132, 133 are provided at the ends of the inspection wirings 121, 122, 123. Are formed respectively. Here, all of the inspection terminals 131, 132, 133 and part of the inspection wirings 121, 122, 123 are outside the region of the large-sized substrate 10e cut out as the TFT array substrate 10, that is, the inspection region 10g.
Is formed in.
【００６７】また、データ線駆動回路１０１および走査
線駆動回路１０４からも複数本の検査用配線１２４、１
２５、１２６が延びているとともに、これらの検査用配
線１２４、１２５、１２６の端部にも複数の検査用端子
１３４、１３５、１３６がそれぞれ形成される。ここ
で、検査用端子１３４、１３５、１３６の全て、および
検査用配線１２４、１２５、１２６の一部は、大型基板
１０ｅのうち、ＴＦＴアレイ基板１０として切り出され
る領域の外側、すなわち、検査領域１０ｇに形成されて
いる。Further, a plurality of inspection wirings 124, 1 are also provided from the data line driving circuit 101 and the scanning line driving circuit 104.
25 and 126 are extended, and a plurality of inspection terminals 134, 135 and 136 are also formed at the ends of these inspection wirings 124, 125 and 126, respectively. Here, all of the inspection terminals 134, 135, 136 and part of the inspection wirings 124, 125, 126 are outside the region of the large-sized substrate 10e cut out as the TFT array substrate 10, that is, the inspection region 10g. Is formed in.
【００６８】従って、大型基板１０ｅからＴＦＴアレイ
基板１０を切り出した状態において、このＴＦＴアレイ
基板１０には、検査用端子１３１、１３２、１３３、１
３４、１３５、１３６、３１ｇ、３２ｇ、３３ｇが一切
なく、その端縁で検査用配線１２１、１２２、１２３、
１２４、１２５、１２６が途切れている状態にある。Therefore, in a state where the TFT array substrate 10 is cut out from the large-sized substrate 10e, the inspection terminals 131, 132, 133, 1 are provided on the TFT array substrate 10.
There is no 34, 135, 136, 31g, 32g, 33g, and the inspection wirings 121, 122, 123,
124, 125, 126 are in a discontinuous state.
【００６９】このように形成した大型基板１０ｅでは、
後述するように、検査用端子１３１、１３２、１３３、
１３４、１３５、１３６に検査プローブなどの検査用電
極を接触させて、検査回路１１０、データ線駆動回路１
０１、および走査線駆動回路１０４などに信号を供給す
るとともに、各種信号の検出を行って、データ線６ａ、
走査線３ａ、データ線駆動回路１０１、および走査線駆
動回路１０４の検査を行う。In the large-sized substrate 10e formed in this way,
As will be described later, the inspection terminals 131, 132, 133,
An inspection electrode such as an inspection probe is brought into contact with each of 134, 135, and 136, and the inspection circuit 110 and the data line drive circuit 1 are connected.
01, the scanning line driving circuit 104, and the like, and at the same time, various signals are detected to detect the data line 6a,
The scan line 3a, the data line drive circuit 101, and the scan line drive circuit 104 are inspected.
【００７０】そして、この検査結果において良品と判断
された場合には、大型基板１０ｅからＴＦＴアレイ基板
１０を切り出した後、良品と判断されたＴＦＴアレイ基
板１０を液晶装置１００の組み立てに用いる一方、不具
合があれば、該当するＴＦＴアレイ基板１０を廃棄す
る。If the inspection result shows that the TFT array substrate 10 is non-defective, the TFT array substrate 10 is cut out from the large-sized substrate 10e, and the TFT array substrate 10 determined to be non-defective is used for assembling the liquid crystal device 100. If there is a defect, the corresponding TFT array substrate 10 is discarded.
【００７１】このように、本形態では、ＴＦＴアレイ基
板１０は、大型基板１０ｅの状態で各構成要素が形成さ
れた後、検査され、しかる後に、大型基板１０ｅから切
り出される。また、検査に用いた検査用端子１３１、１
３２、１３３、１３４、１３５、１３６、３１ｇ、３２
ｇ、３３ｇなどは、液晶装置１００の完成後は不要とな
るものである。そのような点に鑑み、本形態では、液晶
装置１００の完成後には不要となる検査用端子１３１、
１３２、１３３、１３４、１３５、１３６、３１ｇ、３
２ｇ、３３ｇについては、大型基板１０ｅのうち、ＴＦ
Ｔアレイ基板１０として切り出される領域の外側（検査
領域１０ｇ）に形成している。このため、ＴＦＴアレイ
基板１０において画像表示領域１０ｇの外周領域から検
査用端子１３１、１３２、１３３、１３４、１３５、１
３６、３１ｇ、３２ｇ、３３ｇが占有する部分を省くこ
とができる。それ故、液晶装置１００において、額縁領
域１００ｂと称せられる画像表示領域１０ａの外周領域
を狭めることができる。As described above, in the present embodiment, the TFT array substrate 10 is inspected after each component is formed in the state of the large-sized substrate 10e, and then cut out from the large-sized substrate 10e. In addition, the inspection terminals 131 and 1 used for the inspection
32, 133, 134, 135, 136, 31g, 32
g, 33g, etc. are not necessary after the liquid crystal device 100 is completed. In view of such a point, in the present embodiment, the inspection terminal 131, which is unnecessary after the liquid crystal device 100 is completed,
132, 133, 134, 135, 136, 31g, 3
About 2g and 33g, TF of large substrate 10e
It is formed outside the region cut out as the T array substrate 10 (inspection region 10g). Therefore, in the TFT array substrate 10, the inspection terminals 131, 132, 133, 134, 135, 1 from the outer peripheral area of the image display area 10g.
The portion occupied by 36, 31g, 32g, 33g can be omitted. Therefore, in the liquid crystal device 100, the outer peripheral area of the image display area 10a called the frame area 100b can be narrowed.
【００７２】（検査方法の具体例）次に、検査用端子１
３１、１３２、１３３、１３４、１３５、１３６を用い
てデータ線６ａ、走査線３ａ、データ線駆動回路１０
１、走査線駆動回路１０４などを検査する方法を説明す
る。(Specific Example of Inspection Method) Next, the inspection terminal 1
The data lines 6a, the scanning lines 3a, and the data line driving circuit 10 using 31, 132, 133, 134, 135, 136.
1. A method of inspecting the scanning line driving circuit 104 and the like will be described.
【００７３】まず、データ線６ａのオープンを検査する
方法を説明する。この検査では、まず、検査プローブお
よび検査用端子１３５を介して画像信号線１０１ｄのい
ずれにもたとえばＤＣ５Ｖを印加する。この状態で、デ
ータ線駆動回路１０１および走査線駆動回路１０４を、
液晶装置１００で通常の表示を行う場合と同様に駆動す
る。また、検査プローブを用いて検査用端子１２１から
検査回路１１０にクロック信号などを供給し、検査スイ
ッチ回路１１０ｃを順次、オンにしていく。その結果、
検査用配線１１０ｄを介して検査用端子１３３からは、
検査信号が時系列的に出力されることになる。従って、
データ線６ａのオープンを検査できる。First, a method of inspecting the openness of the data line 6a will be described. In this inspection, first, for example, DC 5V is applied to both of the image signal lines 101d via the inspection probe and the inspection terminal 135. In this state, the data line driving circuit 101 and the scanning line driving circuit 104 are
The liquid crystal device 100 is driven as in the case of performing normal display. Further, a clock signal or the like is supplied from the inspection terminal 121 to the inspection circuit 110 using the inspection probe, and the inspection switch circuits 110c are sequentially turned on. as a result,
From the inspection terminal 133 via the inspection wiring 110d,
The inspection signals are output in time series. Therefore,
The open of the data line 6a can be inspected.
【００７４】なお、説明を省略するが、走査線３ａにつ
いても基本的には同様な方法で検査することができる。Although not described, the scanning line 3a can be basically inspected by the same method.
【００７５】次に、隣り合うデータ線６ａ間のショート
の有無を検査するには、画像信号線ＶＩＤ１〜ＶＩＤ６
のいずれにも電圧を印加しない。また、データ線駆動回
路１０１および走査線駆動回路１０４をオフ状態にして
おく。そして、検査用端子１３３のうちの２つの検査用
端子１３３に所定の電位を印加して、対応する検査用配
線１１０ｄに電圧を印加する。この状態で、検査用スイ
ッチ回路１１０ｃを順次、オンさせていったとき、隣合
うデータ線６ａ間でショートしておれば、電圧を印加し
ていない検査用配線１１０ｄに電流が流れるので、それ
を検査用端子１３３で検出すれば、データ線６ａ間での
ショートを検出できる。Next, in order to inspect whether there is a short circuit between the adjacent data lines 6a, the image signal lines VID1 to VID6 are used.
No voltage is applied to any of these. In addition, the data line driver circuit 101 and the scan line driver circuit 104 are turned off. Then, a predetermined potential is applied to two inspection terminals 133 of the inspection terminals 133, and a voltage is applied to the corresponding inspection wiring 110d. In this state, when the inspection switch circuits 110c are sequentially turned on, if there is a short circuit between the adjacent data lines 6a, a current flows through the inspection wiring 110d to which no voltage is applied. If detected by the inspection terminal 133, a short circuit between the data lines 6a can be detected.
【００７６】次に、データ線駆動回路１０１のシフトレ
ジスタ回路１０１ｂを検査する場合には、シフトレジス
タ回路１０１ｂに対して、スタート信号、およびクロッ
ク信号などを供給し、シフトレジスタ回路１０１ｂの最
終段から出力されてくるシフトパルスを検出すれば、シ
フトレジスタ回路１０１ｂを検査することができる。Next, when inspecting the shift register circuit 101b of the data line driving circuit 101, a start signal, a clock signal, etc. are supplied to the shift register circuit 101b, and the final stage of the shift register circuit 101b is started. The shift register circuit 101b can be inspected by detecting the output shift pulse.
【００７７】なお、説明を省略するが、走査線駆動回路
１０４のシフトレジスタ回路についても同様な方法で検
査することができる。Although not described, the shift register circuit of the scanning line driving circuit 104 can be inspected by the same method.
【００７８】［その他の実施の形態］上記形態では、Ｔ
ＦＴアレイ基板１０として切り出される領域内に検査回
路１１０の検査用配線１１０ｄ、検査用スイッチ回路１
１０ｃ、シフトレジスタ回路１１０ｂ、およびインバー
タ回路１１０ｅの全てを形成した構成であったが、検査
回路１１０も液晶装置１００の完成後は不要であるた
め、図１０に示すように、検査回路１１０の一部、例え
ば、インバータ回路１１０ｅについてもＴＦＴアレイ基
板１０として切り出される領域外（検査領域１０ｇ）に
形成してもよい。インバータ回路は例えば検査回路の動
作確認をするためのエンドパルス出力用のバッファなど
である。出力負荷を考慮して、インバータ回路を構成す
るトランジスタのWのサイズは数１００umオーダーとな
り無視できない大きさである。この要素を検査領域に追
い出すことは狭額縁化の際に効果が大きい。[Other Embodiments] In the above embodiment, T
In the area cut out as the FT array substrate 10, the inspection wiring 110d of the inspection circuit 110, the inspection switch circuit 1
10c, the shift register circuit 110b, and the inverter circuit 110e are all formed. However, since the inspection circuit 110 is also unnecessary after the liquid crystal device 100 is completed, as shown in FIG. The portion, for example, the inverter circuit 110e may be formed outside the region cut out as the TFT array substrate 10 (inspection region 10g). The inverter circuit is, for example, a buffer for outputting an end pulse for confirming the operation of the inspection circuit. Considering the output load, the size of W of the transistor forming the inverter circuit is in the order of several hundreds μm, which cannot be ignored. Pushing this element out to the inspection area is very effective in narrowing the frame.
【００７９】なお、上記形態では、アクティブマトリク
ス型の液晶装置に用いるＴＦＴアレイ基板に本発明を適
用した例を説明したが、液晶以外の電気光学物質を用い
た電気光学装置、例えば、有機エレクトロルミネッセン
ス表示装置に用いるＴＦＴアレイ基板などに本発明を適
用してもよい。In the above embodiment, an example in which the present invention is applied to a TFT array substrate used in an active matrix type liquid crystal device has been described. However, an electro-optical device using an electro-optical substance other than liquid crystal, for example, organic electroluminescence. The present invention may be applied to a TFT array substrate used in a display device.
【００８０】［液晶装置の電子機器への適用］このよう
に構成した半透過・反射型の液晶装置１００は、各種の
電子機器の表示部として用いることができるが、その一
例を、図１１、および図１２（Ａ）、（Ｂ）を参照して
説明する。[Application of Liquid Crystal Device to Electronic Equipment] The semi-transmissive / reflective liquid crystal device 100 configured as described above can be used as a display portion of various electronic equipments, one example of which is shown in FIG. The description will be made with reference to FIGS. 12A and 12B.
【００８１】図１１は、本発明に係る液晶装置を表示装
置として用いた電子機器の回路構成を示すブロック図で
ある。FIG. 11 is a block diagram showing a circuit configuration of an electronic device using the liquid crystal device according to the present invention as a display device.
【００８２】図１１において、電子機器は、表示情報出
力源７０、表示情報処理回路７１、電源回路７２、タイ
ミングジェネレータ７３、そして液晶装置７４を有す
る。また、液晶装置７４は、液晶表示パネル７５および
駆動回路７６を有する。液晶装置７４としては、前述し
た液晶装置１００を用いることができる。In FIG. 11, the electronic equipment has a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal device 74. The liquid crystal device 74 also includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the liquid crystal device 100 described above can be used.
【００８３】表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリ、各種
ディスク等といったストレージユニット、デジタル画像
信号を同調出力する同調回路等を備え、タイミングジェ
ネレータ７３によって生成された各種のクロック信号に
基づいて、所定フォーマットの画像信号等といった表示
情報を表示情報処理回路７１に供給する。The display information output source 70 is a ROM (Read
Only Memory), RAM (Random)
A memory such as an Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like, and a display such as an image signal of a predetermined format based on various clock signals generated by the timing generator 73. Information is supplied to the display information processing circuit 71.
【００８４】表示情報処理回路７１は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等といった周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号ＣＬＫと共に駆動回路７６へ
供給する。電源回路７２は、各構成要素に所定の電圧を
供給する。The display information processing circuit 71 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information. , And supplies the image signal to the drive circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.
【００８５】図１２（Ａ）は、本発明に係る電子機器の
一実施形態であるモバイル型のパーソナルコンピュータ
を示している。ここに示すパーソナルコンピュータ８０
は、キーボード８１を備えた本体部８２と、液晶表示ユ
ニット８３とを有する。液晶表示ユニット８３は、前述
した液晶装置１００を含んで構成される。FIG. 12A shows a mobile personal computer which is an embodiment of the electronic apparatus according to the present invention. Personal computer 80 shown here
Has a main body portion 82 having a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 is configured to include the liquid crystal device 100 described above.
【００８６】図１２（Ｂ）は、本発明に係る電子機器の
他の実施形態である携帯電話機を示している。ここに示
す携帯電話機９０は、複数の操作ボタン９１と、前述し
た液晶装置１００からなる表示部とを有している。FIG. 12B shows a portable telephone which is another embodiment of the electronic device according to the present invention. The mobile phone 90 shown here has a plurality of operation buttons 91 and a display unit including the liquid crystal device 100 described above.
【００８７】[0087]
【発明の効果】以上説明したように、本発明では、大型
基板の状態で各構成要素が形成された後、検査され、し
かる後に、大型基板から電気光学装置用基板が切り出さ
れるので、電気光学装置の完成後は不要となる検査用端
子については、大型基板のうち、電気光学装置用基板と
して切り出される領域外に形成する。このため、本発明
によれば、電気光学装置用基板において画像表示領域の
外周領域から検査用端子が占有していた部分を省くこと
ができるので、電気光学装置において、額縁領域と称せ
られる画像表示領域の外周領域を狭めることができる。As described above, according to the present invention, after each component is formed in the state of a large-sized substrate, it is inspected and thereafter the substrate for electro-optical device is cut out from the large-sized substrate. The inspection terminals, which are unnecessary after the completion of the device, are formed outside the region cut out as the electro-optical device substrate of the large substrate. Therefore, according to the present invention, it is possible to omit the portion occupied by the inspection terminals from the outer peripheral area of the image display area in the electro-optical device substrate, so that in the electro-optical device, an image display called a frame area is displayed. The outer peripheral area of the area can be narrowed.
【図１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した
液晶装置をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図１（Ａ）のＨ−Ｈ′断
面図である。1A and 1B are plan views of a liquid crystal device to which the present invention is applied, together with the respective components formed thereon, as seen from the side of a counter substrate, and H in FIG. 1A. FIG.
【図２】図１に示す液晶装置に用いたＴＦＴアレイ基板
の構成を模式的に示すブロック図である。2 is a block diagram schematically showing a configuration of a TFT array substrate used in the liquid crystal device shown in FIG.
【図３】図２の画像表示領域にマトリクス状に形成され
た複数の画素における各種素子、配線などの等価回路図
である。3 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix in the image display area of FIG.
【図４】図２に示す画素の平面図である。FIG. 4 is a plan view of the pixel shown in FIG.
【図５】図４のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。5 is a cross-sectional view when cut at a position corresponding to the line AA ′ in FIG.
【図６】図２に示す駆動回路などに用いた相補回路の平
面図である。FIG. 6 is a plan view of a complementary circuit used in the drive circuit shown in FIG.
【図７】図６に示す周辺回路用のＴＦＴの断面図であ
る。7 is a cross-sectional view of the peripheral circuit TFT shown in FIG.
【図８】図２に示すＴＦＴアレイ基板を大型基板から製
造する様子を示す平面図である。FIG. 8 is a plan view showing how the TFT array substrate shown in FIG. 2 is manufactured from a large substrate.
【図９】図８に示す検査領域の説明図である。9 is an explanatory diagram of an inspection area shown in FIG.
【図１０】本発明を適用した液晶装置に用いられる別の
ＴＦＴアレイ基板の構成を模式的に示すブロック図であ
る。FIG. 10 is a block diagram schematically showing the configuration of another TFT array substrate used in the liquid crystal device to which the present invention is applied.
【図１１】本発明に係る液晶装置を表示装置として用い
た電子機器の回路構成を示すブロック図である。FIG. 11 is a block diagram showing a circuit configuration of an electronic device using the liquid crystal device according to the present invention as a display device.
【図１２】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いたモバイル型のパーソナルコンピュータを
示す説明図、および携帯電話機の説明図である。12A and 12B are an explanatory view showing a mobile personal computer using a liquid crystal device according to the present invention and an explanatory view of a mobile phone, respectively.
【図１３】従来の液晶装置をその上に形成された各構成
要素と共に対向基板の側から見た平面図である。FIG. 13 is a plan view of a conventional liquid crystal device, together with the components formed thereon, as viewed from the counter substrate side.
【図１４】図１３に示す液晶装置に用いたＴＦＴアレイ
基板の構成を模式的に示すブロック図である。14 is a block diagram schematically showing a configuration of a TFT array substrate used in the liquid crystal device shown in FIG.
１ａ、１ｇ、１６０ 半導体膜
３ａ 走査線
３ｂ 容量線
６ａ データ線
６ｂ ドレイン電極
９ａ 画素電極
１０ ＴＦＴアレイ基板
１０ａ 画像表示領域
１０ｅ 大型基板
１０ｇ 検査領域
２０ 対向基板
２１ 対向電極
３０ 画素スイッチング用のＴＦＴ
３０ｇ 検査用ＴＦＴ
３１ｇ、３２ｇ、３３ｇ ＴＦＴ検査用端子
１００ 液晶装置（電気光学装置）
１００ａ 画素
１００ｂ 額縁領域
１０１ データ線駆動回路
１０１ｂ シフトレジスタ回路
１０１ｃ サンプルホールド回路
１０１ｄ 画像信号線
１０４ 走査線駆動回路
１１０ 検査回路
１１０ｂ 検査用スイッチ回路
１１０ｃ シフトレジスタ回路
１１０ｄ 検査用配線
１１０ｅ インバータ回路
１３１、１３２、１３３、１３４、１３５、１３６ 検
査用端子
１２１、１２２、１２３、１２４、１２５、１２６ 検
査用配線1a, 1g, 160 Semiconductor film 3a Scan line 3b Capacitance line 6a Data line 6b Drain electrode 9a Pixel electrode 10 TFT array substrate 10a Image display area 10e Large substrate 10g Inspection area 20 Opposed substrate 21 Opposed electrode 30 Pixel switching TFT 30g Inspection TFT 31g, 32g, 33g TFT inspection terminal 100 Liquid crystal device (electro-optical device) 100a Pixel 100b Frame area 101 Data line drive circuit 101b Shift register circuit 101c Sample hold circuit 101d Image signal line 104 Scan line drive circuit 110 Inspection circuit 110b Inspection switch circuit 110c Shift register circuit 110d Inspection wiring 110e Inverter circuits 131, 132, 133, 134, 135, 136 Inspection terminals 121, 122, 123, 124, 125, 126 Inspection Use wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３０ Ｇ０９Ｆ 9/30 ３３０Ｚ ３３８ ３３８ 9/35 9/35 Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ // Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１２Ｂ ６２４ Ｆターム(参考） 2H092 GA33 GA44 GA59 JA24 NA25 NA30 PA06 3K007 AB18 CC05 DB03 FA00 GA00 5C094 AA07 AA15 AA42 AA43 AA46 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA03 EA04 EA05 EA06 EB02 FA01 5F110 AA24 BB02 BB04 BB20 CC02 DD13 EE28 FF02 GG25 HM14 HM15 NN04 NN23 NN24 NN73 QQ11 5G435 AA17 AA18 BB12 BB15 BB16 CC09 EE37 HH12 HH13 HH14 KK05 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/30 330 G09F 9/30 330Z 338 338 9/35 9/35 H01L 29/786 H05B 33/14 A // H05B 33/14 H01L 29/78 612B 624 F term (reference) 2H092 GA33 GA44 GA59 JA24 NA25 NA30 PA06 3K007 AB18 CC05 DB03 FA00 GA00 5C094 AA07 AA15 AA42 AA43 AA46 AA48 BA03 BA43 CA19 DA09 DA13 DB05 DB06 DB04 DB04 DB04 DB04 DB04 EB02 FA01 5F110 AA24 BB02 BB04 BB20 CC02 DD13 EE28 FF02 GG25 HM14 HM15 NN04 NN23 NN24 NN73 QQ11 5G435 AA17 AA18 BB12 BB15 BB16 CC09 EE37 HH12 HH13 HH14 KK05
Claims (13)
基板上の、電気光学装置用基板を切り出す領域内に画像
表示領域を構成する複数の画素を形成するとともに、当
該画像表示領域の外周領域に検査回路、複数の検査用配
線、および複数の検査用端子を形成する第１工程と、 当該複数の検査用端子の一部あるいは全部に検査用電極
を接触させて電気的検査を行う第２工程と、 前記大型基板からの前記電気光学装置用基板を切り出す
第３工程と を有する電気光学装置の製造方法において、 前記複数の検査用端子のうちの少なくとも一部について
は、前記大型基板において前記電気光学装置用基板とし
て切り出される領域外に形成することを特徴とする電気
光学装置の製造方法。1. A plurality of pixels forming an image display area are formed in a region where the electro-optical device substrate is cut out on a large-sized substrate on which the electro-optical device substrate is arranged, and the outer periphery of the image display region is formed. A first step of forming an inspection circuit, a plurality of inspection wirings, and a plurality of inspection terminals in a region, and an electric inspection in which an inspection electrode is brought into contact with a part or all of the plurality of inspection terminals. In the method for manufacturing an electro-optical device, which includes two steps and a third step of cutting the electro-optical device substrate from the large-sized substrate, at least a part of the plurality of inspection terminals is provided in the large-sized substrate. A method of manufacturing an electro-optical device, which is formed outside a region cut out as the substrate for the electro-optical device.
くとも一部が、前記大型基板のうち、前記電気光学装置
用基板として切り出される領域外に形成することを特徴
とする電気光学装置の製造方法。2. The method for manufacturing an electro-optical device according to claim 1, wherein at least part of the inspection circuit is formed outside a region of the large-sized substrate that is cut out as the electro-optical device substrate. .
前記第１工程では、画素電極、画素スイッチング用の薄
膜トランジスタ、該薄膜トランジスタのソースに電気的
に接続するデータ線、該データ線を駆動するデータ線駆
動回路、前記薄膜トランジスタのゲートに電気的に接続
する走査線、および該走査線を駆動する走査線駆動回路
を形成し、 前記第２工程では、前記複数の検査用端子の一部あるい
は全部に前記検査用電極を接触させて前記データ線およ
び前記走査線のうちの少なくとも一方のオープンまたは
ショートを検出することを特徴とする電気光学装置の製
造方法。3. The method according to any one of claims 1 to 3,
In the first step, a pixel electrode, a pixel switching thin film transistor, a data line electrically connected to a source of the thin film transistor, a data line driving circuit for driving the data line, and a scan electrically connected to a gate of the thin film transistor. Line and a scanning line driving circuit for driving the scanning line are formed, and in the second step, the inspection electrode is brought into contact with a part or all of the plurality of inspection terminals, and the data line and the scanning line. A method for manufacturing an electro-optical device, comprising detecting an open or a short circuit of at least one of the above.
前記複数の検査用端子の一部あるいは全部に前記検査用
電極を接触させて前記データ線駆動回路および前記走査
線駆動回路のうちの少なくとも一方を検査することを特
徴とする電気光学装置の製造方法。4. The method according to claim 3, wherein in the second step,
A method of manufacturing an electro-optical device, characterized in that at least one of the data line driving circuit and the scanning line driving circuit is inspected by bringing the inspection electrodes into contact with a part or all of the plurality of inspection terminals. .
程では、前記大型基板上の、前記電気光学装置用基板と
して切り出される領域外に、前記薄膜トランジスタの製
造工程を利用して検査用薄膜トランジスタを形成し、 当該検査用薄膜トランジスタの特性を検査した後、前記
第３工程を行うことを特徴とする電気光学装置の製造方
法。5. The inspection thin film transistor according to claim 3 or 4, wherein in the first step, an inspection thin film transistor is provided outside the region cut out as the electro-optical device substrate on the large substrate by using the thin film transistor manufacturing process. A method for manufacturing an electro-optical device, which comprises forming and inspecting the characteristics of the inspection thin film transistor, and then performing the third step.
前記大型基板から前記電気光学装置用基板を複数枚、切
り出すことを特徴とする電気光学装置の製造方法。6. The method according to any one of claims 1 to 5,
A method for manufacturing an electro-optical device, comprising cutting out a plurality of the electro-optical device substrates from the large-sized substrate.
方法で製造したことを特徴とする電気光学装置。7. An electro-optical device manufactured by the method as defined in any one of claims 1 to 6.
備える画像表示領域が形成されているとともに、当該画
像表示領域の外周領域に検査回路が形成されてなる電気
光学装置において、 前記電気光学装置用基板の端縁で、前記検査回路から引
き出された検査用配線が途切れていることを特徴とする
電気光学装置。8. An electro-optical device comprising an image display region having a plurality of pixels formed on a substrate for an electro-optical device, and an inspection circuit formed in an outer peripheral region of the image display region. An electro-optical device in which an inspection wiring drawn from the inspection circuit is interrupted at an edge of an optical device substrate.
基板上には、画素電極、画素スイッチング用の薄膜トラ
ンジスタ、該薄膜トランジスタのソースに電気的に接続
するデータ線、該データ線を駆動するデータ線駆動回
路、前記薄膜トランジスタのゲートに電気的に接続する
走査線、および該走査線を駆動する走査線駆動回路が形
成され前記複数本の検査用配線には、前記データ線およ
び前記走査線のうちの少なくとも一方のオープンまたは
ショートを検出するための配線が含まれていることを特
徴とする電気光学装置。9. The pixel electrode, the thin film transistor for pixel switching, the data line electrically connected to the source of the thin film transistor, and the data line for driving the data line on the substrate for the electro-optical device according to claim 8. A drive circuit, a scan line electrically connected to the gate of the thin film transistor, and a scan line drive circuit for driving the scan line are formed, and the plurality of inspection wirings include one of the data line and the scan line. An electro-optical device comprising a wiring for detecting at least one of open and short.
を備える画像表示領域が形成されているとともに、当該
画像表示領域の外周領域に検査回路が形成されてなる電
気光学装置において、 前記電気光学装置用基板上の端縁で、前記検査回路が途
切れていることを特徴とする電気光学装置。10. An electro-optical device comprising an image display region having a plurality of pixels formed on a substrate for an electro-optical device, and an inspection circuit formed in an outer peripheral region of the image display region. An electro-optical device, wherein the inspection circuit is interrupted at an edge on a substrate for an optical device.
は、前記データ線および前記走査線のうちの少なくとも
一方のオープンまたはショートを検出するための回路が
含まれていることを特徴とする電気光学装置。11. The electro-optical device according to claim 10, wherein the inspection circuit includes a circuit for detecting an open or a short circuit of at least one of the data line and the scanning line. apparatus.
て、前記電気光学装置用基板は、電気光学物質としての
液晶を保持する基板であることを特徴とする電気光学装
置。12. The electro-optical device according to claim 7, wherein the electro-optical device substrate is a substrate that holds liquid crystal as an electro-optical substance.
する電気光学装置を用いたことを特徴とする電子機器。13. An electronic apparatus using the electro-optical device defined in any one of claims 7 to 12.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074303A JP2003271067A (en) | 2002-03-18 | 2002-03-18 | Method for manufacturing electro-optical device, electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074303A JP2003271067A (en) | 2002-03-18 | 2002-03-18 | Method for manufacturing electro-optical device, electro-optical device and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271067A true JP2003271067A (en) | 2003-09-25 |
Family
ID=29203736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002074303A Withdrawn JP2003271067A (en) | 2002-03-18 | 2002-03-18 | Method for manufacturing electro-optical device, electro-optical device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271067A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034746A1 (en) * | 2002-10-09 | 2004-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Production method for light emitting device |
| JP2007279655A (en) * | 2006-04-07 | 2007-10-25 | Samsung Sdi Co Ltd | Organic light emitting display device and testing method thereof |
| JP2007304252A (en) * | 2006-05-10 | 2007-11-22 | Seiko Epson Corp | Electro-optic device and inspection method for the same, and electronic equipment |
| JP2008052235A (en) * | 2006-08-23 | 2008-03-06 | Samsung Sdi Co Ltd | Organic light emitting display device and mother substrate of the same |
| KR100828294B1 (en) | 2004-04-29 | 2008-05-07 | 엘지디스플레이 주식회사 | Substrate for lcd and method of manufacturing lcd using the same |
| JP2008209479A (en) * | 2007-02-23 | 2008-09-11 | Toshiba Matsushita Display Technology Co Ltd | Display device |
| US7480026B2 (en) | 2003-12-16 | 2009-01-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2009198807A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2012227097A (en) * | 2011-04-22 | 2012-11-15 | Shin Etsu Polymer Co Ltd | Method of manufacturing electrostatic sensor sheet and electrostatic sensor sheet |
| US8471257B2 (en) | 2008-09-18 | 2013-06-25 | Sharp Kabushiki Kaisha | Motherboard, production method of motherboard, and device substrate |
| JP2016099491A (en) * | 2014-11-21 | 2016-05-30 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| KR20160108187A (en) | 2015-03-05 | 2016-09-19 | 세이코 엡슨 가부시키가이샤 | Illuminating device, display device, and portable electronic device |
| JP2018063398A (en) * | 2016-10-14 | 2018-04-19 | 株式会社ジャパンディスプレイ | Display device |
| JP7491452B2 (en) | 2021-11-26 | 2024-05-28 | セイコーエプソン株式会社 | Electro-optical devices, electronic equipment |
-
2002
- 2002-03-18 JP JP2002074303A patent/JP2003271067A/en not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034746A1 (en) * | 2002-10-09 | 2004-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Production method for light emitting device |
| US6919215B2 (en) | 2002-10-09 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing light emitting device |
| US7393708B2 (en) | 2002-10-09 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing light emitting device |
| US7480026B2 (en) | 2003-12-16 | 2009-01-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100828294B1 (en) | 2004-04-29 | 2008-05-07 | 엘지디스플레이 주식회사 | Substrate for lcd and method of manufacturing lcd using the same |
| JP2007279655A (en) * | 2006-04-07 | 2007-10-25 | Samsung Sdi Co Ltd | Organic light emitting display device and testing method thereof |
| US8018402B2 (en) | 2006-04-07 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device and testing method thereof |
| JP4537356B2 (en) * | 2006-04-07 | 2010-09-01 | 三星モバイルディスプレイ株式會社 | Organic electroluminescence display device and inspection method thereof |
| JP2007304252A (en) * | 2006-05-10 | 2007-11-22 | Seiko Epson Corp | Electro-optic device and inspection method for the same, and electronic equipment |
| JP4504966B2 (en) * | 2006-08-23 | 2010-07-14 | 三星モバイルディスプレイ株式會社 | Organic electroluminescent display device and mother substrate thereof |
| US9214109B2 (en) | 2006-08-23 | 2015-12-15 | Samsung Display Co., Ltd. | Mother substrate of organic light emitting display device |
| JP2008052235A (en) * | 2006-08-23 | 2008-03-06 | Samsung Sdi Co Ltd | Organic light emitting display device and mother substrate of the same |
| JP2008209479A (en) * | 2007-02-23 | 2008-09-11 | Toshiba Matsushita Display Technology Co Ltd | Display device |
| JP2009198807A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| CN104808371A (en) * | 2008-02-21 | 2015-07-29 | 精工爱普生株式会社 | Electro-optical device and electronic apparatus |
| US8471257B2 (en) | 2008-09-18 | 2013-06-25 | Sharp Kabushiki Kaisha | Motherboard, production method of motherboard, and device substrate |
| JP5451625B2 (en) * | 2008-09-18 | 2014-03-26 | シャープ株式会社 | Mother board and manufacturing method thereof |
| JP2012227097A (en) * | 2011-04-22 | 2012-11-15 | Shin Etsu Polymer Co Ltd | Method of manufacturing electrostatic sensor sheet and electrostatic sensor sheet |
| JP2016099491A (en) * | 2014-11-21 | 2016-05-30 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| KR20160108187A (en) | 2015-03-05 | 2016-09-19 | 세이코 엡슨 가부시키가이샤 | Illuminating device, display device, and portable electronic device |
| US10203441B2 (en) | 2015-03-05 | 2019-02-12 | E Ink Corporation | Illuminating device, display device, and portable electronic device |
| JP2018063398A (en) * | 2016-10-14 | 2018-04-19 | 株式会社ジャパンディスプレイ | Display device |
| JP7491452B2 (en) | 2021-11-26 | 2024-05-28 | セイコーエプソン株式会社 | Electro-optical devices, electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100514509B1 (en) | Semiconductor device, electrooptic device and electronic apparatus | |
| JP2003233331A (en) | Electro-optical device, electronic equipment, and method for manufacturing the electro-optical device | |
| JP2001051303A (en) | Liquid crystal display device and its production | |
| TW580602B (en) | Electrooptic device and electronic device | |
| JP2003271067A (en) | Method for manufacturing electro-optical device, electro-optical device and electronic apparatus | |
| US20150279291A1 (en) | Electro-optical device and electronic apparatus | |
| US6753839B2 (en) | Electro-optical panel and electronic device | |
| US8014055B2 (en) | Electro-optic device and electronic apparatus | |
| JP3648976B2 (en) | Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate | |
| KR20040085030A (en) | Semiconductor device, electro-optical device and electronic apparatus | |
| JP2003255853A (en) | Electro-optic device and electronic equipment | |
| JP2006098641A (en) | Thin-film semiconductor device, electro-optical device, and electronic equipment | |
| JP3966326B2 (en) | Inspection method for active matrix substrate | |
| JP2007093846A (en) | Electro-optic device and electronic equipment | |
| JP2003228036A (en) | Optoelectronic device, electronic equipment, and method for manufacturing optoelectronic device | |
| JP3520739B2 (en) | Liquid crystal device | |
| JP3876583B2 (en) | Display device and electronic device using the same | |
| JP4631255B2 (en) | Active matrix substrate, display device, and electronic device | |
| JPH117044A (en) | Array substrate for display device | |
| JP3603902B2 (en) | Liquid crystal device | |
| JP3987450B2 (en) | Liquid crystal device | |
| JP2005084508A (en) | Display device, electronic apparatus, and method for manufacturing display device | |
| JP2007249134A (en) | Electro-optical device and electronic apparatus provided with the same | |
| JP2008205248A (en) | Semiconductor device and method of fabricating the semiconductor device, electro-optical device and method of manufacturing the electro-optical device, and electronic apparatus | |
| JP2003307739A (en) | Liquid crystal apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |