JP2003256405A - 画像処理装置、画像処理方法、プログラム、及び記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 従来の回路では、出力のタイミングを１クロ
ックサイクルずらさなければならず、十分な高速化が図
れなかった。 【解決手段】 ｎ個の入力に対し１次元の直交変換を施
してｎ個の係数を出力する１次元ＤＣＴ変換器１０１
と、１次元ＤＣＴ変換器１０１のｎ×ｎ個の出力を転置
変換してｎ個ずつ出力する転置変換器１０２と、転置変
換器１０２のｎ個の出力のうちの１つの出力（１００４
ａ）と、１次元ＤＣＴ変換器１０１のｎ個の出力のうち
１つの出力（１００３ａ）とのいずれかを選択するマル
チプレクサ１０３ａと、マルチプレクサ１０３ａにより
選択された１つの出力（１０１０ａ）及び転置変換器１
０２より出力されるｎ個の出力の内、マルチプレクサ１
０３ｂノ入力されない残りの（ｎ−１）個の出力とを合
成したデータと、前記入力する画像データのいずれかを
選択してｎ個のデータとして１次元ＤＣＴ変換器１０１
に供給する選択器１００とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｎ×ｎ個単位に矩
形分割された画像データに対して２次元直交変換を行う
画像処理方法及び装置に関するものである。

【０００２】

【従来の技術】多値画像の圧縮技術として、従来より原
画像を複数の画素からなるブロック単位に分割して２次
元ＤＣＴ変換を施し、指定された量子化閾値で量子化し
てハフマン符号化する方法がある。

【０００３】こうした符号化処理の２次元ＤＣＴ変換を
ハードウェアで実現しようとした場合、ｎ×ｎ単位に矩
形分割された画像入力に対し１次元ＤＣＴ変換を施した
後、ｎ×ｎ個の係数を格納する容量を持つ記憶手段に書
き込み、転置変換して読み出し、もう一度１次元ＤＣＴ
変換を施して結果的に２次元ＤＣＴ変換処理を実現する
提案がなされている。

【０００４】図５は、このような従来の２次元ＤＣＴ変
換装置の構成例を示すブロック図である。

【０００５】５００１は、画像供給システム（不図示）
より入力されたｎ個の入力を伝達するためのｎ本の信号
線を含み、これらは選択器５００に接続されている。選
択器５００は、選択信号線５００５を通じて入力される
制御信号に従って、信号線５００１を通じて送られてく
るｎ個の入力と、ｎ本の信号線５００４を通して送られ
てくるｎ個の入力のいずれかを選択し、その選択したｎ
個の入力をｎ本の信号線５００２へ出力する。ｎ本の信
号線５００２は、選択器５００より１次元ＤＣＴ変換器
５０１へと接続される。１次元ＤＣＴ変換器５０１は、
信号線５００７を通して入力されるクロック信号、及び
信号線５００６を通じて入力される出力タイミング制御
信号に応じて、信号線５００２を通じて入力されるｎ個
の入力に対して１次元ＤＣＴ変換を行なう。そして、そ
の１次元ＤＣＴ変換したｎ個の係数を、ｎ本の信号線を
含む信号線５００３に出力する。

【０００６】ここで信号線５００３は２系統に分岐され
ており、一方は図示されない符号化器（量子化器）へ、
他方は転置変換器５０２に接続されている。転置変換器
５０２は、内部に信号線５００３を通じて入力される係
数をｎ×ｎ個分格納する容量を有するブロックメモリを
有し、信号線５００３を通じて入力されるＤＣＴ変換係
数を、ｎ×ｎ個分、そのブロックメモリに書き込み、転
置変換をして読み出し、ロック信号（５００７）及び制
御信号（５００８）に応じてｎ個ずつ信号線５００４に
出力している。

【０００７】次に、この図５及び図６のタイミングチャ
ートを用いて従来の２次元ＤＣＴ変換装置全体の動作を
説明する。

【０００８】この例では、ｎ＝８の場合の例を示す。こ
こでは説明のために、８×８に矩形分割された６４個の
各位置と、各位置に対応する番号を図３（ａ）に示す。

【０００９】また図４（ａ）は、以下説明で使用する水
平方向のラスタスキャンのスキャン順を示し、図４
（ｂ）は垂直方向のラスタスキャンのスキャン順をそれ
ぞれ示している。

【００１０】図６（ａ）のタイミングチャートの期間６
０１の先頭において、図５における信号線５００１を通
じて最初の８個のデータが入力される。これら最初の８
個のデータは、図６では「ｈ０」で表されており、この
「ｈ０」と図３（ａ）に示した８×８矩形内における位
置番号との対応は、図３（ｂ）のようになる。この図３
（ｂ）に示すように、「ｈ０」〜「ｈ７」は、水平方向
ラスタスキャン順に、それぞれ８個ずつ選んだデータで
構成される。また期間６０１においては、選択器５００
の制御信号（５００５）は「１」を示している。この例
では、選択器５００の制御信号（５００５）が「０」の
場合は信号線５００４側を選択し、「１」の場合は信号
線５００１側を選択するものとする。従って、期間６０
１においては、信号線５００２には、信号線５００１の
データ、即ち「ｈ０」が出力される。

【００１１】同様に、期間６０２〜期間６０７の各先頭
において、信号線５００１を通じて「ｈ１」〜「ｈ７」
のデータが選択器５００に入力され、制御信号（５００
５）は「１」であるため、「ｈ１」〜「ｈ７」が信号線
５００２に出力される。選択器５００の制御信号（５０
０５）は、期間６０１〜期間６０８においては「１」を
表している。従って、期間６０１〜期間６０８において
は、選択器５００は信号線５００１の値を選択して信号
線５００２に出力する。

【００１２】この期間６０１において、選択器５００よ
り出力された「ｈ０」は、信号線５００２を通じて１次
元ＤＣＴ変換器５０１に入力される。この例では、１次
元ＤＣＴ変換器５０１は、制御信号（５００６）の値が
「１」のときに、クロック信号（５００７）の立ち上が
りに同期して、変換された係数を出力するものとする。

【００１３】図６（ａ）に示されるように、制御信号
（５００６）の値は、期間６０１〜期間６０８及び期間
６０９〜期間６１９の各期間の終わりにおいて「１」に
なる。従って、期間６０１において、１次元ＤＣＴ変換
器５０１に入力されたデータ「ｈ０」に対して１次元Ｄ
ＣＴ変換が施され、制御信号（５００６）及びクロック
信号（５００７）に応じて、期間６０２の先頭におい
て、その変換係数が信号線５００３に出力される。

【００１４】以下同様に、期間６０２〜期間６０８の期
間の各先頭において、１次元ＤＣＴ変換器５０１に入力
されたデータ「ｈ１」〜「ｈ７」は、１次元ＤＣＴ変換
されて、それぞれ期間６０３〜期間６０９の各期間の先
頭において信号線５００３に出力される。

【００１５】期間６０２〜期間６０９の各期間の先頭に
おいて、１次元ＤＣＴ変換器５０１より信号線５００３
に出力されたデータ「ｈ０」〜「ｈ７」は、転置変換す
るべく転置変換器５０２に入力され、６４個分のデータ
を格納する容量を持つ内部ブロックメモリに順次書き込
まれていく。この内部ブロックメモリは、クロック信号
（５００７）に同期して、書き込み又は読み出しが行な
われるものとする。また転置変換器５０２は、制御信号
（５００８）の値が「１」の時にクロック信号（５００
７）の立ち上がりに同期して出力する。

【００１６】こうして、データ「ｈ０」〜「ｈ７」が転
置変換器５０２の内部ブロックメモリに全て書き込まれ
た後、垂直方向のラスタスキャン順に読み出しが行なわ
れ、制御信号（５００８）及びクロック信号（５００
７）に応じて８個ずつ出力される。こうして出力される
８個のデータは、図６（ａ）において、「ｖ０」〜「ｖ
７」で表わされている。これら「ｖ０」〜「ｖ７」と、
図３（ａ）に示した８×８矩形内における位置番号との
対応は図３（ｃ）のようになる。この図３（ｃ）に示さ
れるように、「ｖ０」〜「ｖ７」は、垂直方向ラスタス
キャン順に８個ずつ選んだデータで構成される。

【００１７】また、制御信号（５００８）は、図６
（ａ）のように期間６０９〜期間６１６の各期間の最後
において「１」になる。従って、データ「ｖ０」〜「ｖ
７」は、期間６１０〜期間６１７の各期間の先頭におい
て順次信号線５００４に出力されて選択器５００に送ら
れる。

【００１８】ここで、期間６０９の先頭において、１次
元ＤＣＴ変換器５０１より転置変換器５０２へ、信号線
５００３を通じて入力された「ｈ７」に含まれる８個の
データと、図３（ａ）に示した８×８矩形内における位
置番号との対応は、図３（ｃ）に示されるように、「５
６，５７，５８，５９，６０，６１，６２，６３」であ
る。

【００１９】一方、期間６１０の先頭において、転置変
換器５０２より選択器５００へ信号線５００４を通じて
出力される「ｖ０」に含まれる８個のデータと、図３
（ａ）に示した、８×８矩形内における位置番号との対
応は、図３（ｃ）に示されるように、「０，８，１６，
２４，３２，４０，４８，５６」である。つまり、「ｈ
７」と「ｖ０」とを構成するデータにおいては、図３
（ａ）に示した８×８矩形内における位置番号５６が重
複している。期間６０９の先頭において１次元DCT変換
器５０１より出力された「ｈ７」の要素である位置番号
５６のデータを、RAMに入力して同一クロックサイクル
で読み出すためには、該RAMにいくつかの機能が備わっ
ていることが条件として要求される。該条件とは、アド
レス入力に対して該アドレスに対応する読み出し値が同
一クロックサイクル内に出力されること、即ち非同期式
RAMであること、かつ、あるアドレスにデータの書き込
みを行ない、更に該書き込んだデータを同一クロックサ
イクル内に読み出すことが可能なRAMであること、であ
る。しかしながら、近年のLSIにおけるクロック周波数
はますます増加する傾向にあり、非同期式RAMはそうし
たシステムの中で使用するには不利であることから、同
期式RAMを使用するのが一般的になってきている。ま
た、上記したように書き込んだ値を同一クロックサイク
ル内に読み出すことが可能なRAMは特殊であり、全てのR
AMがこの機能を備えているわけではない。特に、様々な
プロセス上で実装可能な回路を構成するためには、こう
した特殊なRAMを使用するべきではないといえる。従っ
て、使用するRAMとしては一般的な同期式RAMを想定する
ことが必要になってきている。このことは、上記条件を
満たしたRAMを使用しない限り、「ｈ７」の転置変換器
５０２への入力と、「ｖ０」の転置変換器５０２からの
出力とを同一クロックサイクル内に行なうことができな
いことを示している。

【００２０】そのため、「ｖ０」の転置変換器５０２か
らの出力は、本例に示したように、「ｈ７」の転置変換
器５０２への入力から１クロックサイクルずらさなけれ
ばならない。期間６０８〜期間６１０の更なる詳細な動
きを図６（ｂ）に示した。

【００２１】図６（ｂ）では、図６（ａ）では図示して
いないクロック信号（５００７）も合わせて示してい
る。

【００２２】この図において、転置変換が施されたデー
タ「ｖ０」〜「ｖ７」は、信号線５００４を通じて選択
器５００へ入力される。また制御信号（５００５）は、
２回目の１次元ＤＣＴ変換を施すべく、期間６１０の先
頭において信号線５００４側を選択するように「０」に
切り替わる。従って、期間６１０〜期間６１７の各期間
の先頭において、データ「ｖ０」〜「ｖ７」が順次、選
択器５００より信号線５００２へ出力されて１次元ＤＣ
Ｔ変換器５０１へ入力される。

【００２３】こうして１次元ＤＣＴ変換器５０１へ入力
されたデータ「ｖ０」〜「ｖ７」に対して、１次元ＤＣ
Ｔ変換器５０１によって２回目の１次元ＤＣＴ変換が施
され、制御信号（５００６）に従って、期間６１１〜期
間６１８の各期間の先頭において順次、信号線５００３
へ出力される。これら期間６１１〜期間６１８の各期間
の先頭において順次出力されたデータは、既に説明した
ように、１次元ＤＣＴ変換が転置変換を挟んで２回行な
われたものであり、結果的に２次元ＤＣＴ変換された結
果と等価となる。

【００２４】続いて、次の８×８矩形ブロックのデータ
を受け取るため、制御信号（５００５）は信号線５００
１側を選択すべく期間６１８の先頭において「１」に切
り替わる。この期間６１８の先頭において、次の８×８
矩形ブロックの最初の８個のデータ「ｈ０」が、不図示
の画像供給システムより信号線５００１を通じて選択器
５００に入力される。以下、同様にして順次８×８矩形
ブロックの単位でＤＣＴ変換を施していく。

【００２５】また従来、複数画素で構成されるブロック
単位に分割された画像データを、分割されたブロック単
位に直交変換処理を施し、この直交変換処理によって得
られた変換係数を所定のスキャン順に並べ替え、並べ替
えられた変換係数を所定の量子化閾値を用いて量子化処
理を施し、符号化する符号化装置において、回路規模の
増大を抑えつつ処理の高速化を図るためにいくつかの提
案がなされている。特に、量子化処理部の回路構成にお
いて、回路規模の大きい除算器の使用効率を高めるため
に、量子化処理に先んじて、直交変換された係数と、こ
の係数に対応する量子化閾値とをそれぞれ複数組同時に
比較し、量子化結果が０（無意係数）になるか否（有意
係数）かを判定し、０にならない係数を優先的に除算器
に投入する方法が知られている。

【００２６】図１６に、従来の符号化装置の構成を示
す。

【００２７】直交変換器９８０１は、複数画素で構成さ
れるブロック単位に分割された画像データを、分割され
たブロック単位に直交変換処理を施し、順次ブロックメ
モリ９８０２へ出力する。この直交変換器９８０１は例
えば図５に示した上記２次元ＤＣＴ変換装置である。直
交変換器９８０１より出力された直交変換係数は、ブロ
ックメモリ９８０２へと書き込まれ、１ブロック分の直
交変換係数が書き込まれた時点で制御装置９８１０の出
力する制御信号に従って、２個ずつジグザグスキャン順
に読み出される。図１３に、直交変換の単位となるブロ
ックが８×８個の要素で構成される場合におけるジグザ
グスキャンの順序を示す。

【００２８】ブロックメモリ９８０２より読み出された
２個の係数は、比較器９８０３及び比較器９８０４へと
それぞれ入力される。また同時に、ブロックメモリ９８
０２より読み出された２個の係数は、選択器９８０７へ
も入力される。一方、読み出された２個の係数に対応す
る２個の量子化閾値が量子化閾値テーブル９８０５より
読み出され、それぞれ対応する比較器９８０３及び比較
器９８０４へとそれぞれ入力される。また同時に、量子
化閾値テーブル９８０５より読み出された２個の量子化
閾値は、選択器９８０８へも入力される。比較器９８０
３及び比較器９８０４は、それぞれに入力された係数と
対応する量子化閾値とを比較し、量子化結果が０になる
か否かをそれぞれ判定し、判定結果を出力する。

【００２９】比較器９８０３及び比較器９８０４より出
力された判定結果は、選択信号生成装置９８０６、制御
装置９８１０、及びエントロピー符号化部９８１１へと
それぞれ入力される。選択信号生成装置９８０６は、比
較器９８０３及び比較器９８０４の出力する判定結果を
基に、選択信号を生成する。この選択信号は、比較器９
８０３及び比較器９８０４より出力される２つの判定結
果より、量子化対象となる２個の係数のうち量子化結果
が０にならない方を選択するように生成される信号であ
る。この２個の係数の量子化結果がいずれも０にならな
いと判定された場合は、この２個の係数をそれぞれ一つ
ずつ時分割で選択するように選択信号が生成される。ま
た、この２個の係数の量子化結果がいずれも０になると
判定された場合は、いずれの係数が選択されても結果に
変わりはないので、どちらか一方を選択するように選択
信号が生成される。

【００３０】制御装置９８１０は、比較器９８０３及び
比較器９８０４の出力する判定結果を基に、ブロックメ
モリ９８０２からの読み出し制御信号を生成する。該制
御信号は、比較器９８０３及び比較器９８０４より出力
される２つの判定結果より、量子化対象となる２個の係
数の量子化結果のうち少なくともいずれか一方が０にな
ると判定された場合は、次なる２個の係数の読み出しを
指示し、いずれも０にならないと判定された場合は、該
２個の係数の値を１サイクル保持してその次のサイクル
において次なる２個の係数の読み出しを行なうよう、指
示する。選択器９８０７はブロックメモリ９８０２より
出力された２個の係数のうちいずれか一方を、選択信号
生成装置９８０６より出力された選択信号に従って選択
し、出力する。同様に、選択器９８０８は量子化閾値テ
ーブル９８０５より出力された２個の量子化閾値のうち
いずれか一方を、選択信号生成装置９８０６より出力さ
れた選択信号に従って選択し、出力する。選択器９８０
７より出力された係数及び選択器８０８より出力された
量子化閾値は、除算器９８０９へと入力される。

【００３１】除算器９８０９は入力された量子化閾値を
用いて入力された係数を量子化し、量子化結果を出力す
る。この量子化結果はエントロピー符号化部９８１１へ
と入力される。エントロピー符号化部９８１１は、除算
器９８０９より出力される量子化係数及び比較器９８０
３、比較器９８０４より出力される判定結果を基に、ブ
ロック内における位置情報を得てゼロラン長を計数し、
エントロピー符号化を行い、符号化データを出力する。

【００３２】次に上述の符号化装置の動作の説明を行
う。以下、例としてブロックメモリ９８０２より出力さ
れる２個の直交変換係数の量子化結果が以下に示すよう
になる場合について説明する。ここで、（）でくくられ
た部分がブロックメモリ９８０２より出力される２個の
係数のペアを表し、これらがブロックメモリ９８０２よ
り出力される順に並べて表してある。また、「０」は量
子化結果が０（無意係数）、「有」は量子化結果が０で
ない（有意係数）ことを示す。

【００３３】量子化結果：（有、０）、（有、有）、
（０、有）、（有、０） 直交変換器９８０１より出力された直交変換係数が１ブ
ロック分ブロックメモリ９８０２に書き込まれると、制
御装置９８１０から読み出し制御信号が出力され、ブロ
ックメモリ９８０２から順次２個ずつ係数の読み出しが
開始される。

【００３４】図１７に、上述の各部における動作のタイ
ミングチャートを示す。期間９９０１で制御装置９８１
０より読み出し指示が出力される。ここで、制御装置９
８１０の出力する読み出し制御信号は、１が読み出し指
示、０が出力ホールド指示を表している。期間９９０２
では、ブロックメモリ９８０２より、期間９９０１にお
ける読み出し指示信号に従って、最初の２個の係数
（有、０）が読み出される。該２個の係数は、量子化閾
値テーブル９８０５より読み出された対応する２個の量
子化閾値と共に、比較器９８０３及び比較器９８０４へ
入力される。比較器９８０３及び比較器９８０４は、入
力された２個の係数の量子化結果がそれぞれ有意係数、
無意係数になるという判定結果を出力する。ここで、該
判定結果は０が無意係数、１が有意係数を表す。

【００３５】該判定結果は、同じく期間９９０２におい
て選択信号生成装置９８０６及び制御装置９８１０及び
エントロピー符号化部９８１１へ入力される。制御装置
８１０においては入力された判定結果が、少なくともい
ずれか一方の係数は０であるという条件にあてはまるの
で、ブロックメモリ９８０２に対して次なる読み出し指
示、つまり１を出力する。同じく期間９９０２におい
て、選択信号生成装置９８０６は２個の係数のうち有意
係数の方を選択するよう、選択器９８０７及び選択器９
８０８に対して選択信号を出力する。ここでは、該選択
信号は、（有、０）の場合１を、（０、有）の場合０を
示すものとする。同じく期間９９０２において、選択器
９８０７はブロックメモリ９８０２より出力された２個
の係数のうち、有意係数の方を選択して出力し、同じく
選択器９８０８は選択器９８０７で選択された係数に対
応する量子化閾値を選択して出力する。同じく期間９９
０２において、選択器９８０７より出力された係数は、
選択器９８０８より出力された量子化閾値を用いて除算
器９８０９で量子化され、量子化結果が出力される。量
子化結果はエントロピー符号化部９８１１へ入力され、
エントロピー符号化処理される。

【００３６】期間９９０３では、制御装置９８１０より
期間９９０２に出力された読み出し指示信号に従って、
ブロックメモリ９８０２より、次なる２個の係数（有、
有）が読み出される。該２個の係数は、量子化閾値テー
ブル９８０５より読み出された対応する２個の量子化閾
値と共に、比較器９８０３及び比較器９８０４へ入力さ
れる。比較器９８０３及び比較器９８０４は、該２個の
係数の量子化結果がいずれも有意係数になるという判定
結果を出力する。該判定結果は、同じく期間９９０３に
おいて選択信号生成装置９８０６及び制御装置９８１０
及びエントロピー符号化部９８１１へ入力される。制御
装置９８１０においては入力された判定結果が、いずれ
の係数も０でないという条件にあてはまるので、ブロッ
クメモリ９８０２に対して出力ホールド指示、つまり０
を出力する。

【００３７】同じく期間９９０３において、選択信号生
成装置９８０６は２個の係数のうちジグザグスキャン順
で先の方を選択するよう、選択器９８０７及び選択器９
８０８に対して選択信号を出力する。同じく期間９９０
３において、選択器９８０７はブロックメモリ９８０２
より出力された２個の係数のうち、ジグザグスキャン順
で先の方を選択して出力し、同じく選択器９８０８は選
択器９８０７で選択された係数に対応する量子化閾値を
選択して出力する。同じく期間９９０３において、選択
器９８０７より出力された係数は、選択器９８０８より
出力された量子化閾値を用いて除算器９８０９で量子化
され、量子化結果が出力される。また、該量子化結果は
エントロピー符号化部９８１１へ入力され、エントロピ
ー符号化処理される。

【００３８】期間９９０４では、制御装置９８１０より
期間９９０３に出力された出力ホールド指示信号に従っ
て、ブロックメモリ９８０２は期間９９０３において出
力した２個の係数（有、有）をそのままホールドして出
力する。該２個の係数は、量子化閾値テーブル９８０５
より読み出された対応する２個の量子化閾値と共に、比
較器９８０３及び比較器９８０４へ入力される。比較器
９８０３及び比較器９８０４は、該２個の係数の量子化
結果がいずれも有意係数になるという判定結果を出力す
る。該判定結果は、同じく期間９９０４において選択信
号生成装置９８０６及び制御装置９８１０及びエントロ
ピー符号化部９８１１へ入力される。制御装置９８１０
においては入力された判定結果が、いずれの係数も０で
ないという条件にあてはまり、かつ該条件が２サイクル
続いたので、ブロックメモリ９８０２に対して次なる読
み出し指示、つまり１を出力する。一方同じく期間９９
０４において、選択信号生成装置９８０６は２個の係数
のうちジグザグスキャン順で後の方を選択するよう、選
択器９８０７及び選択器９８０８に対して選択信号を出
力する。同じく期間９９０４において、選択器９８０７
はブロックメモリ９８０２より出力された２個の係数の
うち、ジグザグスキャン順で後の方を選択して出力し、
同じく選択器９８０８は選択器９８０７で選択された係
数に対応する量子化閾値を選択して出力する。同じく期
間９９０４において、選択器９８０７より出力された係
数は、選択器９８０８より出力された量子化閾値を用い
て除算器９８０９で量子化され、量子化結果が出力され
る。また、該量子化結果はエントロピー符号化部９８１
１へ入力され、エントロピー符号化処理される。

【００３９】期間９９０５では、期間９９０４における
読み出し指示信号に従ってブロックメモリ９８０２よ
り、次なる２個の係数（０、有）が読み出される。該２
個の係数は、量子化閾値テーブル９８０５より読み出さ
れた対応する２個の量子化閾値と共に、比較器９８０３
及び比較器９８０４へ入力される。比較器９８０３及び
比較器９８０４は、該２個の係数の量子化結果がそれぞ
れ無意係数、有意係数になるという判定結果を出力す
る。該判定結果は、同じく期間９９０５において選択信
号生成装置９８０６及び制御装置９８１０及びエントロ
ピー符号化部９８１１へ入力される。制御装置９８１０
においては入力された判定結果が、少なくともいずれか
一方の係数は０であるという条件にあてはまるので、ブ
ロックメモリ９８０２に対して次なる読み出し指示、つ
まり１を出力する。

【００４０】同じく期間９０５では、選択信号生成装置
９８０６は選択器９８０７及び選択器９８０８に対し
て、該２個の係数が（０、有）であるので０を出力す
る。同じく期間９９０５において、選択器９８０７はブ
ロックメモリ９８０２より出力された２個の係数のう
ち、有意係数の方を選択して出力し、同じく選択器９８
０８は選択器９８０７で選択された係数に対応する量子
化閾値を選択して出力する。同じく期間９９０５では、
選択器９８０７より出力された係数は、選択器９８０８
より出力された量子化閾値を用いて除算器９８０９で量
子化され、量子化結果が出力される。また、該量子化結
果はエントロピー符号化部９８１１へ入力され、エント
ロピー符号化処理される。

【００４１】期間９９０６では、期間９９０５における
読み出し指示信号に従ってブロックメモリ９８０２よ
り、次なる２個の係数（有、０）が読み出される。該２
個の係数は、量子化閾値テーブル９８０５より読み出さ
れた対応する２個の量子化閾値と共に、比較器９８０３
及び比較器９８０４へ入力される。比較器９８０３及び
比較器９８０４は、該２個の係数の量子化結果がそれぞ
れ有意係数、無意係数になるという判定結果を出力す
る。該判定結果は、同じく期間９９０５において選択信
号生成装置９８０６及び制御装置９８１０及びエントロ
ピー符号化部９８１１へ入力される。制御装置９８１０
においては入力された判定結果が、少なくともいずれか
一方の係数は０であるという条件にあてはまるので、ブ
ロックメモリ９８０２に対して次なる読み出し指示、つ
まり１を出力する。

【００４２】同じく期間９９０６では、選択信号生成装
置９８０６は選択器９８０７及び選択器９８０８に対し
て、該２個の係数が（有、０）であるので１を出力す
る。同じく期間９９０６において、選択器９８０７はブ
ロックメモリ９８０２より出力された２個の係数のう
ち、有意係数の方を選択して出力し、同じく選択器９８
０８は選択器９８０７で選択された係数に対応する量子
化閾値を選択して出力する。同じく期間９９０６では、
選択器９８０７より出力された係数は、選択器９８０８
より出力された量子化閾値を用いて除算器９８０９で量
子化され、量子化結果が出力される。また、該量子化結
果はエントロピー符号化部９８１１へ入力され、エント
ロピー符号化処理される。以下、同様にして符号化処理
が行われる。

【００４３】また、符号化されたデータを復号する復号
装置において、ある定義域を有するデータをある定義域
を有する量子化閾値を用いて量子化した量子化データ
を、元の定義域のデータに逆量子化する技術として、従
来では乗算器及びクランプ回路を用いて実現する方法が
知られている。以下、この乗算器及びクランプ回路につ
いて説明する。尚、以下の説明では０〜１０２４の定義
域を有するデータを１〜２５５の定義域を有する量子化
閾値を用いて量子化した量子化データを、該量子化閾値
を用いて０〜１０２４の定義域を有するデータに逆量子
化する例を示す。図２１に、従来の逆量子化装置の構成
例を示す。以下、図２１を参照して従来の逆量子化装置
について説明する。

【００４４】９１３０１は乗算器であり、入力される量
子化データに量子化閾値を乗じて乗算結果を得、出力す
る。入力される量子化データの定義域は０〜１０２４で
あるので１１ビットで表される。また、量子化閾値の定
義域は０〜２５５であるので８ビットで表される。従っ
て乗算器９１３０１のサイズは１１ビット×８ビットと
なる。９１３０２はクランプ回路であり、乗算器９１３
０１の出力を本来の定義域である１０２４を超えた場合
には１０２４にして出力し、超えない場合はそのままの
値を出力する。クランプ回路９１３０２の出力が求める
逆量子化値となる。

【００４５】

【発明が解決しようとする課題】以上説明した、図５に
示した従来の符号化装置の構成では、１回目の１次元Ｄ
ＣＴを施したデータの最後の行のデータの転置変換器５
０２への入力と、転置変換後の最初のデータの転置変換
器５０２からの出力とを同一クロックサイクル内に行な
うことは特殊なRAMを使用しない限りできないため、出
力のタイミングを１クロックサイクルずらさなければな
らず、十分な高速化が図れないという問題があった。

【００４６】本発明は上記従来例に鑑みてなされたもの
で、その第１の目的としては高速に２次元の直交変換を
行うことができる画像処理方法及び装置を提供すること
を目的とする。

【００４７】また、以上説明した、図１６に示した従来
の符号化装置では、単位ブロック内における無意係数及
び有意係数の分布によっては、無意係数を除算器に投入
する頻度が高くなってしまうので除算器の有効利用率が
低くなり、十分に処理の高速化ができないという問題が
あった。

【００４８】また、従来の復号装置、特に逆量子化装置
は、乗算器のサイズが入力１１ビット×８ビットである
にもかかわらず、実際の乗算結果はほとんどが０〜１０
２４となるはずであり、乗算器の出力としてフル・ビッ
トの１９ビットを要する場合はほとんどない。更に逆量
子化結果が本来の定義域である０〜１０２４となること
が保証されているシステム内においては、乗算器の出力
として１１ビットをオーバーすることはない。このよう
に、乗算器として事実上使われない部分が多く存在する
ことになり、乗算器の使用効率の低下と処理の高速化が
図れないという問題があった。

【００４９】本発明は以上の問題に鑑みてなされたもの
であり、その第２の目的としては、量子化処理をより高
速に且つ少ない回路規模で行うことを目的とする。又本
発明の第３の目的としては、逆量子化データの最大値が
設定されている場合に、量子化されたデータに対してよ
り高速にかつ少ない回路規模で逆量子化を行うことを目
的とする。

【００５０】

【課題を解決するための手段】本発明の目的を達成する
ために、例えば本発明の画像処理装置は以下の構成を備
える。

【００５１】すなわち、ｎ×ｎ個単位に矩形分割された
画像データをｎ個ずつ受け取って２次元直交変換を施す
画像処理装置であって、ｎ個の入力に対し１次元の直交
変換を施してｎ個の係数を出力する１次元直交変換手段
と、前記１次元直交変換手段のｎ×ｎ個の出力を転置変
換してｎ個ずつ出力する転置変換手段と、前記転置変換
手段のｎ個の出力のうち所定数ｍ（０＜ｍ＜ｎ）個の出
力と、前記１次元直交変換手段のｎ個の出力のうち前記
所定数ｍ（０＜ｍ＜ｎ）個の出力とのいずれかを選択す
る第１選択手段と、前記ｎ個の画像データと、前記第１
選択手段により選択された前記所定数ｍ個の出力及び前
記転置変換手段より出力されるｎ個の出力のうち前記第
１選択手段に入力されない残りの（ｎ−ｍ）個とを組み
合わせたｎ個のデータとの、いずれかを選択してｎ個の
データとして前記１次元直交変換手段に供給する第２選
択手段と、を有することを特徴とする。

【００５２】本発明の目的を達成するために、例えば本
発明の画像処理方法は以下の構成を備える。

【００５３】すなわち、ｎ×ｎ個単位に矩形分割された
画像データをｎ個ずつ受け取って２次元直交変換を施す
画像処理方法であって、ｎ個の入力に対し１次元の直交
変換を施してｎ個の係数を出力する１次元直交変換工程
と、前記１次元直交変換工程によるｎ×ｎ個の出力を転
置変換してｎ個ずつ出力する転置変換工程と、前記転置
変換工程によるｎ個の出力のうち所定数ｍ（０＜ｍ＜
ｎ）個の出力と、前記１次元直交変換工程によるｎ個の
出力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力とのい
ずれかを選択する第１選択工程と、前記ｎ個の画像デー
タと、前記第１選択工程で選択された前記所定数ｍ個の
出力及び前記転置変換工程から出力されるｎ個の出力の
うち残りの（ｎ−ｍ）個のデータとを組み合わせたｎ個
のデータとの、いずれかを選択してｎ個のデータとして
前記１次元直交変換工程に供給する第２選択工程と、を
有することを特徴とする。

【００５４】本発明の目的を達成するために、例えば本
発明の画像処理装置は以下の構成を備える。

【００５５】すなわち、直交変換により得られる変換係
数群を量子化する画像処理装置であって、前記変換係数
群を格納する格納手段と、前記変換係数群において、直
流成分の変換係数、及び量子化結果が０以外の値を有す
る変換係数を量子化する量子化手段と、当該量子化手段
による量子化結果と共に、当該量子化手段による量子化
対象の変換係数の前記格納手段における位置を示す位置
情報を、当該量子化結果に対してエントロピ符号化を行
う手段に出力する出力手段とを備えることを特徴とす
る。

【００５６】本発明の目的を達成するために、例えば本
発明の画像処理装置は以下の構成を備える。

【００５７】すなわち、量子化データに対して逆量子化
処理を施すことで逆量子化データを生成する画像処理装
置であって、前記逆量子化データが示す値の最大値が所
定値となるような量子化データと量子化閾値であって、
当該量子化データをビットシフトすることで、当該量子
化データの偶数倍の量子化値を示すデータを生成するビ
ットシフト手段と、前記ビットシフト手段による前記量
子化データの偶数倍の量子化値を示すデータと、前記量
子化データを加算することで、前記量子化データの奇数
倍の量子化値を示すデータを生成する加算手段と、前記
量子化データと、前記量子化閾値とを乗算する乗算手段
と、前記量子化閾値に応じて、前記ビットシフト手段、
前記加算手段、前記乗算手段のいずれかの演算結果、も
しくは前記量子化データを選択して前記逆量子化データ
として出力する選択手段とを備えることを特徴とする。

【００５８】本発明の目的を達成するために、例えば本
発明の画像処理装置は以下の構成を備える。

【００５９】すなわち、ｎ×ｎ個単位に矩形分割された
画像データをｎ個ずつ受け取って２次元直交変換を施
し、当該２次元直交変換による変換係数を量子化する画
像処理装置であって、ｎ個の入力に対し１次元の直交変
換を施してｎ個の係数を出力する１次元直交変換手段
と、前記１次元直交変換手段のｎ×ｎ個の出力を転置変
換してｎ個ずつ出力する転置変換手段と、前記転置変換
手段のｎ個の出力のうち所定数ｍ（０＜ｍ＜ｎ）個の出
力と、前記１次元直交変換手段のｎ個の出力のうち前記
所定数ｍ（０＜ｍ＜ｎ）個の出力とのいずれかを選択す
る第１選択手段と、前記ｎ個の画像データと、前記第１
選択手段により選択された前記所定数ｍ個の出力及び前
記転置変換手段より出力されるｎ個の出力のうち前記第
１選択手段に入力されない残りの（ｎ−ｍ）個とを組み
合わせたｎ個のデータとの、いずれかを選択してｎ個の
データとして前記１次元直交変換手段に供給する第２選
択手段と、前記２次元直交変換手段によるｎ×ｎ個の変
換係数において、直流成分の変換係数、及び量子化結果
が０以外の値を有する変換係数に対して量子化を施す量
子化手段とを備えることを特徴とする。

【００６０】本発明の目的を達成するために、例えば本
発明の画像処理方法は以下の構成を備える。

【００６１】すなわち、直交変換により得られる変換係
数群を量子化する画像処理方法であって、前記変換係数
群をメモリに格納する格納工程と、前記変換係数群にお
いて、直流成分の変換係数、及び量子化結果が０以外の
値を有する変換係数を量子化する量子化工程と、当該量
子化工程による量子化結果と共に、当該量子化工程によ
る量子化対象の変換係数の前記メモリにおける位置を示
す位置情報を、当該量子化結果に対してエントロピ符号
化を行う手段に出力する出力工程とを備えることを特徴
とする。

【００６２】本発明の目的を達成するために、例えば本
発明の画像処理方法は以下の構成を備える。

【００６３】すなわち、量子化データに対して逆量子化
処理を施すことで逆量子化データを生成する画像処理方
法であって、前記逆量子化データが示す値の最大値が所
定値となるような量子化データと量子化閾値であって、
当該量子化データをビットシフトすることで、当該量子
化データの偶数倍の量子化値を示すデータを生成するビ
ットシフト工程と、前記ビットシフト工程による前記量
子化データの偶数倍の量子化値を示すデータと、前記量
子化データを加算することで、前記量子化データの奇数
倍の量子化値を示すデータを生成する加算工程と、前記
量子化データと、前記量子化閾値とを乗算する乗算工程
と、前記量子化閾値に応じて、前記ビットシフト工程、
前記加算工程、前記乗算工程のいずれかの演算結果、も
しくは前記量子化データを選択して前記逆量子化データ
として出力する選択工程とを備えることを特徴とする。

【００６４】本発明の目的を達成するために、例えば本
発明の画像処理方法は以下の構成を備える。

【００６５】すなわち、ｎ×ｎ個単位に矩形分割された
画像データをｎ個ずつ受け取って２次元直交変換を施
し、当該２次元直交変換による変換係数を量子化する画
像処理方法であって、ｎ個の入力に対し１次元の直交変
換を施してｎ個の係数を出力する１次元直交変換工程
と、前記１次元直交変換工程によるｎ×ｎ個の出力を転
置変換してｎ個ずつ出力する転置変換工程と、前記転置
変換工程によるｎ個の出力のうち所定数ｍ（０＜ｍ＜
ｎ）個の出力と、前記１次元直交変換工程によるｎ個の
出力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力とのい
ずれかを選択する第１選択工程と、前記ｎ個の画像デー
タと、前記第１選択工程で選択された前記所定数ｍ個の
出力及び前記転置変換工程で出力されるｎ個の出力のう
ち前記第１選択工程で入力されない残りの（ｎ−ｍ）個
とを組み合わせたｎ個のデータとの、いずれかを選択し
てｎ個のデータとして前記１次元直交変換工程に供給す
る第２選択工程と、前記２次元直交変換工程によるｎ×
ｎ個の変換係数において、直流成分の変換係数、及び量
子化結果が０以外の値を有する変換係数に対して量子化
を施す量子化工程とを備えることを特徴とする。

【００６６】

【発明の実施の形態】以下添付図面を参照して、本発明
を好適な実施形態に従って詳細に説明する。

【００６７】［第１の実施形態］図１は、本実施形態に
係る符号化装置の２次元ＤＣＴ変換装置の構成を示すブ
ロック図である。尚、本実施形態では、入力データの個
数を示すｎをｎ＝８とし，ｎ個のうちの選択する所定数
ｍの値を「１」とした場合で説明する。

【００６８】図において、１００１は、不図示の画像供
給システムより入力された８個の入力を伝達する８本の
信号線を示し、選択器１００へ接続されている。この選
択器１００は、信号線１００５を通じて入力される制御
信号に従って、信号供給線１００１を通じて送られてく
る８個の入力と、８本の信号線より成る信号線１０１０
を通じて送られてくる８個の入力（選択器１０３の出
力）のいずれかを選択し、その選択した８本の入力信号
線よりのデータを信号線１００２に供給している。この
信号線１００２は、選択器１００の出力を１次元ＤＣＴ
変換器１０１に接続している。

【００６９】１次元ＤＣＴ変換器１０１は、信号線１０
０７を通じて入力されるクロック信号及び、信号線１０
０６を通じて入力される出力タイミング制御信号に応じ
て、信号線１００２を通じて入力される８個の入力に対
して１次元ＤＣＴ変換を行ない、その１次元ＤＣＴ変換
した８個の係数を信号線１００３へ出力する。ここで、
信号線１００３の８個の信号のうち、最低周波成分のデ
ータが現れる信号線を特に信号線１００３ａとする。

【００７０】この信号線１００３ａを除く信号線１００
３は２系統に分岐され、一方は量子化器（図８の８１）
へ、他方は転置変換器１０２に接続されている。信号線
１００３ａは、更に３系統に分岐され、一つは量子化器
（図８の８１）へ、一つは転置変換器１０２へ、もう一
つは選択器１０３へ接続されている。

【００７１】転置変換器１０２は、信号線１００３を通
じて入力される係数を８×８個分格納する容量を持つブ
ロックメモリを内部に有し、その信号線１００３を通じ
て入力される係数を（８×８−１）個分、そのブロック
メモリに書き込む。その後、そのデータに対して転置変
換を施して読み出し、クロック信号（１００７）及び信
号線１００８を通して入力される制御信号に応じて、８
個ずつ８本の信号線１００４へ出力する。この信号線１
００４のうち、最高周波成分のデータが現れる信号線
を、特に信号線１００４ａとする。

【００７２】選択器１０３は、信号線１００９を通じて
入力される制御信号に従って、信号線１００４を通じて
転置変換器１０２から送られてくる８個のデータ及び、
信号線１００３ａを通じて送られてくる最低周波成分の
データのうち８個を選択して、８本の信号線１０１０へ
出力する。この信号線１０１０のうち、最高周波成分の
データが現れる信号線を、特に信号線１０１０ａとす
る。

【００７３】本実施形態では、選択器１０３は、内部に
マルチプレクサ１０３ａを有し、このマルチプレクサ１
０３ａは、制御信号（１００９）に従って、信号線１０
０４ａを通じて送られてくる最高周波成分のデータと、
信号線１００３ａを通じて送られてくる最低周波成分の
データのいずれかを選択し、その選択したデータを信号
線１０１０ａへ出力する。また選択器１０３は、信号線
１００４のうち信号線１００４ａを除く信号をそのま
ま、信号線１０１０ａを除く７本の信号線１０１０に対
して出力する。

【００７４】次に、この図１、及び図２（ａ），（ｂ）
のタイミングチャートを用いて全体の動作を説明する。

【００７５】図２（ａ），（ｂ）における、「ｈ０」〜
「ｈ７」，「ｖ０」〜「ｖ７」の表す意味は、従来例に
おける説明で使用した図３（ａ）〜（ｃ）を参照された
い。また、図２（ａ），（ｂ）における、１００３ａ，
１００４ａ及び１０１０ａの欄に示された各数字は、図
３（ａ）に示された８×８矩形ブロック内における位置
番号に対応している。

【００７６】図２（ａ）のタイミングチャートの期間２
０１の先頭において、信号線１００１を通じて最初の８
個のデータが入力される。この最初の８個のデータは、
図２（ａ）では「ｈ０」で表されており、この「ｈ０」
と図３（ａ）に示した８×８矩形ブロック内における位
置番号との対応は、図３（ｂ）のようになる。

【００７７】図３（ｂ）に示されるように、「ｈ０」〜
「ｈ７」のそれぞれは、水平方向ラスタスキャン順に８
個ずつ選んだデータで構成される。また同じく期間２０
１においては、選択器１００の制御信号（１００５）
は、図２（ａ）で、１００５において「１」を示してい
る。

【００７８】本実施形態では、選択器１００の制御信号
（１００５）が「０」の場合は転置結果である信号線１
０１０の信号を選択し、「１」の場合は、信号線１００
１の信号を選択するものとする。従って期間２０１にお
いては、信号線１００２には、信号線１００１のデー
タ、即ち「ｈ０」が現れる。

【００７９】同様に、期間２０２〜期間２０８の各先頭
において、信号線１００１を通じて「ｈ１」〜「ｈ７」
のデータが選択器１００に入力され、制御信号（１００
５）に従って、このデータ「ｈ１」〜「ｈ７」が信号線
１００２に出力され、１次元ＤＣＴ変換器１０１に供給
される。この時、制御信号（１００５）は期間２０１〜
期間２０８においては「１」を表している。従って、期
間２０１〜期間２０８においては、選択器１００は信号
線１００１のデータを選択して信号線１００２に出力す
る。

【００８０】この期間２０１において、選択器１００よ
り出力された「ｈ０」は、信号線１００２を通じて１次
元ＤＣＴ変換器１０１へ入力される。本実施形態では、
１次元ＤＣＴ変換器１０１は、制御信号（１００６）の
値が「１」のときに、クロック信号（１００７）の立ち
上がりに同期して、その変換した係数を出力するものと
する。

【００８１】図２（ａ）に示されるように、制御信号
（１００６）の値は、期間２０１〜期間２１８の各期間
の終わりにおいて「１」になる。こうして期間２０１に
おいて、１次元ＤＣＴ変換器１０１に入力されたデータ
「ｈ０」に対して１次元ＤＣＴ変換が施され、制御信号
（１００６）及びクロック信号（１００７）に応じて、
期間２０２の先頭において変換係数が信号線１００３に
出力される。

【００８２】以下同様に、期間２０２〜期間２０８の期
間の各先頭において、１次元ＤＣＴ変換器１０１に入力
されたデータ「ｈ１」〜「ｈ７」は、１次元ＤＣＴ変換
されて、それぞれ期間２０３〜期間２０９の各期間の先
頭において、信号線１００３へ出力される。また、特に
信号線１００３ａへ出力される値（最低周波数）は、期
間２０２〜期間２０９の各期間の先頭において図２
（ａ）に示したようになる。

【００８３】これら期間２０２〜期間２０９の各期間の
先頭において、１次元ＤＣＴ変換器１０１より信号線１
００３に出力されたデータ「ｈ０」〜「ｈ７」は、転置
変換するべく転置変換器１０２に入力され、６４個分の
データを格納する容量を持つ転置変換器１０２内のブロ
ックメモリに順次書き込まれていく。但し、図３（ａ）
で示される８×８矩形ブロック内の位置番号５６に対応
するデータ（以下、単に位置番号５６に対応するデータ
とする）に関しては、書き込みは行われないように制御
される。この内部ブロックメモリは、クロック信号（１
００７）に同期して書き込み又は読み出しが行なわれる
ものとする。また、転置変換器１０２は、制御信号（１
００８）の値が「１」のときにクロック信号（１００
７）の立ち上がりに同期して出力が行われるものとす
る。

【００８４】こうして、位置番号５６に対応するデータ
を除くデータ「ｈ０」〜「ｈ７」が転置変換器１０２の
内部ブロックメモリに書き込まれ、垂直方向のラスタス
キャン順に読み出しが行なわれ、制御信号（１００８）
及びクロック信号（１００７）に応じて８個ずつ出力さ
れる。こうして出力される８個のデータは、図２（ａ）
においては、「ｖ０'」，「ｖ１」〜「ｖ７」で表され
る。ここで「ｖ０'」は、図３（ａ）で示される８×８
矩形ブロック内の位置番号に対応して表すと、「０，
８，１６，２４，３２，４０，４８，ｘｘ」のデータを
含む。ここで、位置番号５６に対応するデータが除かれ
ており、ドント・ケア、即ち、何であってもよい値を表
す「ｘｘ」で示されている。

【００８５】このとき制御信号（１００８）は、図２
（ａ）のように、期間２０８〜期間２１５の各期間の最
後において「１」になる。従って、データ「ｖ０'」，
「ｖ１」〜「ｖ７」は、期間２０９〜期間２１６の各期
間の先頭において順次、転置変換器１０２から信号線１
００４に出力される。また特に、信号線１００４ａへ出
力される値は、期間２０９〜期間２１６の各期間の先頭
において、図２（ａ）に示したようになる。特に、期間
２０９の先頭において出力される値（ｘｘ）は、ドント
・ケア（ｘｘ）となる。これは図３（ａ）で示される、
８×８矩形ブロック内の位置番号５６に対応する値のブ
ロックメモリへの書き込み及び読み出しを行なった場
合、その値を期間２０９の先頭において出力することが
できないことに起因する。

【００８６】転置変換器１０２から出力される８本の信
号線から成る信号線１００４は、選択器１０３に入力さ
れている。とりわけ、信号線１００４ａは、選択器１０
３が内部に有するマルチプレクサ１０３ａに入力され
る。このマルチプレクサ１０３ａは、制御信号（１００
９）に応じて、信号線１００４ａを通じて入力される値
（最高周波成分）と、信号線１００３ａを通じて入力さ
れる値（最低周波成分）とのいずれかを選択し、信号線
１０１０ａへ出力する。

【００８７】本実施形態では、このマルチプレクサ１０
３ａは、制御信号（１００９）が「０」のときは信号線
１００４ａの値（最高周波成分）を、「１」のときは信
号線１００３ａの値（最低周波成分）をそれぞれ信号線
１０１０ａに出力するものとする。図２（ａ）に示すよ
うに、制御信号（１００９）は期間２０９において
「１」となる。従って、期間２０９においては、信号線
１０１０ａの値は信号線１００３ａの値、即ち、図３
（ａ）で示される８×８矩形ブロック内の位置番号５６
に対応する値となる。

【００８８】その結果、信号線１０１０ａには、期間２
０９〜期間２１６の各期間の先頭において、図２（ａ）
に示したような値が出力される。また、８個の信号線よ
り成る信号線１０１０のうち、信号線１０１０ａを除く
他の７個の信号線は、選択器１０３内で、８個の信号線
より成る信号線１００４のうち信号線１００４ａを除く
他の７個の信号線に接続されるので、結果的に、信号線
１０１０には期間２０９〜期間２１６の各期間の先頭に
おいて、図２（ａ）に示したようにそれぞれ「ｖ０」〜
「ｖ７」が出力される。

【００８９】期間２０８〜期間２０９の更なる詳細な動
きを図２（ｂ）に示す。図２（ｂ）では、図２（ａ）で
は図示していない、クロック信号（１００７）も合わせ
て示している。

【００９０】こうして、転置変換が施されたデータ「ｖ
０」〜「ｖ７」は、信号線１０１０を通じて選択器１０
０へ入力される。また制御信号（１００５）は、２回目
の１次元ＤＣＴ変換を施すべく、期間２０９の先頭にお
いて、信号線１０１０側を選択するように「０」に切り
替わる。従って、期間２０９〜期間２１６の各期間の先
頭において、データ「ｖ０」〜「ｖ７」が順次、選択器
１００より信号線１００２へ出力されて１次元ＤＣＴ変
換器１０１へ入力される。こうして１次元ＤＣＴ変換器
１０１に入力されたデータ「ｖ０」〜「ｖ７」に対し
て、１次元ＤＣＴ変換器１０１によって２回目の１次元
ＤＣＴ変換が施される。この結果は、制御信号（１００
６）に従って、期間２１０〜期間２１７の各期間の先頭
において順次、信号線１００３へ出力される。これら期
間２１０〜期間２１７の各期間の先頭において順次出力
されたデータは、既に説明したように、１次元ＤＣＴ変
換を、転置変換を挟んで２回実行したものであり、結果
的に２次元ＤＣＴ変換された結果と等価となる。

【００９１】続いて、次なる８×８矩形ブロックのデー
タを受け取るため、制御信号（１００５）は信号線１０
０１側を選択すべく、期間２１７の先頭において「１」
に切り替わる。

【００９２】期間２１７の先頭において、次なる８×８
の矩形ブロックの最初の８個のデータ「ｈ０」が、画像
供給システム（不図示）より信号線１００１を通じて選
択器１００へ入力される。以下、同様にして、順次８×
８矩形ブロックの単位でＤＣＴ変換を実行していく。

【００９３】図７は、本実施形態に係る符号化装置にお
ける２次元のＤＣＴ変換を説明するフローチャートであ
る。

【００９４】まずステップＳ１で、ｎ×ｎ個のデータか
らなる画像データを入力し、それを１次元ＤＣＴ変換器
１０１に出力して１次元のＤＣＴ変換を実行する（ステ
ップＳ２）。次に、この１次元ＤＣＴ変換の結果を転置
変換器１０２に出力して、その内部メモリに記憶する
（ステップＳ３）。そして転置変換器１０２により、ｎ
×ｎのブロックを転置変換する（ステップＳ４）。次に
ステップＳ５に進み、１次元ＤＣＴのｍ個のデータと、
転置した（ｎ−ｍ）個のデータとを組合わせ、それに対
して１次元ＤＣＴを実行する。これにより、２次元ＤＣ
Ｔの演算結果が得られ、その結果をステップＳ６で出力
する。

【００９５】図８は本実施形態に係る符号化装置の構成
を示すブロック図である。

【００９６】図において、８０は２次元ＤＣＴ変換器
で、これは前述した図１のような構成を備えている。８
１は量子化器で、２次元ＤＣＴ変換器８０で変換された
係数のそれぞれを、予め定められた量子化ステップに従
って量子化している。８２はエントロピー符号化器で、
量子化器８１で量子化された値を基にエントロピー符号
化を実行している。

【００９７】前述した従来例の構成によれば、８×８の
矩形ブロックを２次元ＤＣＴ変換処理するのに必要なク
ロックサイクル数は６５サイクルである。これに対し前
述した実施の形態の構成によれば、８×８の矩形ブロッ
クを２次元ＤＣＴ変換処理するのに必要なクロックサイ
クル数は６４サイクルとなり、従来と比べて、８×８の
矩形ブロック毎に、１サイクルだけ処理時間を短縮する
ことができる。

【００９８】尚、本実施形態では、直交変換の一例とし
て２次元のＤＣＴ（離散コサイン変換）を行う場合を例
にして説明したが、これに限定されるものでなく、例え
ば２次元の離散ウエーブレット変換、アダマール変換等
の場合にも適用できる。

【００９９】［第２の実施形態］上述の通り、画像の圧
縮符号化を行うためには、画像データに対して直交変換
を行った後、直交変換による変換係数に対して量子化を
行う必要がある。この圧縮符号化処理を従来のものより
もより高速に行うためには、各処理の高速化を行う必要
があるが、直交変換に関しては上述の通り、第１の実施
形態により従来のものよりもより高速に行うことができ
る。そこで本実施形態では、この直交変換の後段の処理
である量子化処理を従来のものよりもより高速に行う量
子化方法について説明する。なお本実施形態に係る量子
化を行う装置は第１の実施形態に係る２次元ＤＣＴ変換
装置と共に用いることに限定されるものではない。

【０１００】図９に本実施形態における符号化装置の構
成を示す。また、直交変換の単位ブロックは８×８の要
素により構成されているものとする。

【０１０１】直交変換器９１０１は、複数画素で構成さ
れるブロック単位に分割された画像データを、分割され
たブロック単位に直交変換処理を施し、直交変換された
係数を順次２個ずつ出力する。この直交変換として例え
ばＤＣＴ（離散コサイン変換）等が挙げられ、この場
合、直交変換器９１０１として第１の実施形態に係る２
次元ＤＣＴ変換装置を用いてもよい。

【０１０２】直交変換器９１０１から出力された２個の
係数は、ブロックメモリ９１０３、比較器９１０４、及
び比較器９１０５へ入力される。直交変換器９１０１よ
り出力された直交変換係数は、ブロックメモリ９１０３
へと２個ずつ１ブロック分を単位として書き込まれ、１
ブロック分の直交変換係数が書き込まれた時点でアドレ
ス生成装置９１０７の出力する読み出しアドレスに従っ
て、１個ずつジグザグスキャン順に読み出される。ブロ
ックメモリ９１０３より読み出された係数は、除算器９
１０９へ入力される。また同時に、直交変換器９１０１
より出力された２個の係数は比較器９１０４及び比較器
９１０５にそれぞれ入力され、比較器９１０４及び比較
器９１０５は量子化閾値テーブル９１０２より読み出さ
れた２個の量子化閾値とを比較し、量子化結果が０にな
るか否かをそれぞれ判定し、該判定結果を出力する。

【０１０３】量子化閾値テーブル９１０２は、同時にア
クセス可能な２つのＲＡＭを含み、一方のＲＡＭ（アド
レス）からは、比較器９１０４及び比較器９１０５へ入
力される係数に対応する２個の量子化閾値が読み出さ
れ、他方のＲＡＭ（アドレス）からは、除算器９１０９
へ入力される係数に対応する量子化閾値が読み出され
る。判定結果保持装置９１０６は、比較器９１０４及び
比較器９１０５より出力される判定結果を順次受け取
り、１ブロック分の判定結果を保持する。判定結果は例
えば、判定された係数の量子化結果が０（無意係数）に
なるのであれば０、０にならない（有意係数）のであれ
ば１で表す。判定結果保持装置９１０６に保持された１
ブロック分の判定結果は、アドレス生成装置９１０７及
びデコーダ９１０８へと出力される。

【０１０４】アドレス生成装置９１０７は、判定結果保
持装置９１０６に保持された１ブロック分の判定結果を
もとに、ブロックメモリ９１０３からの読み出しアドレ
スを生成する。読み出しアドレスの生成方法は例えば、
１ブロックの係数のうち有意係数が格納されているアド
レスのみを１サイクルずつ順次ジグザグスキャン順に生
成する。生成した読み出しアドレスはブロックメモリ９
１０３に出力し、ブロックメモリ９１０３は入力した読
み出しアドレスに格納された係数、即ち有意係数を出力
する。そして、ブロックメモリ９３０３が最後の有意係
数を出力した時点で当該ブロックの読み出し処理を終了
させる。但し直流成分については有意係数であるなしに
かかわらず常に読み出すようにする。

【０１０５】デコーダ９１０８は、判定結果保持装置９
１０６に保持された１ブロック分の判定結果をもとに、
ブロックメモリ９１０３から読み出される係数の、ブロ
ック内における位置情報を生成し、出力する。該位置情
報は例えば、アドレス生成装置９１０７に対応して、１
ブロックの係数のうち有意係数のみを１サイクルずつ順
次ジグザグスキャン順に生成させるようにする。但し直
流成分については有意係数であるなしにかかわらず常に
生成させるようにする。また、該位置情報の内容として
好適な例としては、直流成分については直交変換器９１
０１が直交変換処理を行なう単位ブロックの画素数から
１を減じた値、即ち本実施形態においては単位ブロック
の画素数が８×８＝６４であるので、６３なる値を位置
情報とする。交流成分については、ジグザグスキャン順
で一つ前の有意係数と注目している有意係数との間にあ
る無意係数の個数を位置情報とする。但し、ジグザグス
キャン順で直流成分の次の最初の有意係数については、
該直流成分との間にある無意係数の個数を位置情報とす
る。

【０１０６】このように位置情報を生成させた場合に、
交流成分の有意係数に対応する位置情報は、単位ブロッ
クの画素数から２を減じた値、即ち本実施形態において
は６２なる値が最大値となる。直流成分に対応する位置
情報に６３を割り当てているのはこのためであり、交流
成分に対応する位置情報のとりうる値の範囲外の値を割
り当てることにより、それが直流成分であることの識別
が可能となり、また、位置情報を表現するのに要するビ
ット数を最小限に抑えることが可能となる。もちろん、
６３以外の値を割り当てても他の交流成分に対応する位
置情報の取りうる値の範囲外であれば差し支えない。直
流成分であることを識別することは、直交変換の単位ブ
ロックの境界を知るために必要である。後段のエントロ
ピー符号化部９１１０においては、直流成分を受け取る
ことによって直前に受け取った係数が、直交変換の単位
ブロック内における最後の有意係数であったことが判別
できる。また、このように位置情報を生成することによ
って、ゼロランレングス符号化を行なうために有効な情
報となる。

【０１０７】以下、図１４を用いて該位置情報生成の例
を示す。図１４は、直交変換の単位ブロックが８×８の
要素から構成される場合の、単位ブロック内の係数の量
子化結果の分布の例を表したものである。ここで、”
有”は有意係数を、”０”は無意係数を表す。まず、最
初に処理されるべき直流成分に対応する位置情報は、６
３となる。次にジグザグスキャン順に数えて２番目の有
意係数に対応する位置情報は、直流成分との間に無意係
数が存在しないので、０となる。次にジグザグスキャン
順に数えて３番目の有意係数に対応する位置情報は、一
つ前の有意係数との間に無意係数が存在しないので、０
となる。以下、ジグザグスキャン順に数えて１０個目ま
での有意係数に対応する位置情報は、それぞれ直前の有
意係数との間に無意係数が存在しないので、それぞれ０
となる。ジグザグスキャン順に数えて１１個目の有意係
数に対応する位置情報は、一つ前の有意係数との間に２
個の無意係数が存在するので、２となる。以下、同様に
位置情報を生成させると、ジグザグスキャン順に数えて
１２個目以降の有意係数に対応する位置情報はそれぞ
れ、０，１，２，５，０，０，１０，１３となる。

【０１０８】デコーダ９１０８より出力される位置情報
は、エントロピー符号化部９１１０へ入力される。除算
器９１０９は、ブロックメモリ９１０３より出力される
係数を、量子化閾値テーブル９１０２より出力される対
応する量子化閾値を用いて順次量子化し、エントロピー
符号化部９１１０へと出力する。エントロピー符号化部
９１１０は、除算器９１０９の出力及びデコーダ９１０
８の出力をもとに、順次エントロピー符号化を行なう。

【０１０９】次に、本実施形態における符号化装置の動
作について以下説明する。図１０は本実施形態における
符号化装置の各部の動作のタイミングチャートである。
尚、図中の”有”は有意係数を表し、”０”は無意係数
を表している。

【０１１０】期間９２０１において、直交変換器９１０
１より直交変換された係数の出力が開始される。期間９
２０１における直交変換器９１０１から出力される２個
の係数の量子化結果がそれぞれ有意係数、無意係数であ
るとすると、同じく期間２２０１において比較器２１０
４は１を出力し、比較器９１０５は０を出力する。本実
施形態では、量子化結果の判定が有意係数ならば判定結
果として１、無意係数ならば判定結果として０で示すも
のとしている。これらの判定結果は判定結果保持装置９
１０６へ入力され、保持される。また同じく期間９２０
１において直交変換器９１０１より出力された２個の係
数は、ブロックメモリ９１０３へと書き込まれる。

【０１１１】次に期間９２０２において次なる２個の係
数が直交変換器９１０１より出力される。期間９２０２
における直交変換器９１０１から出力される２個の係数
の量子化結果がそれぞれ無意係数、無意係数であるとす
ると、同じく期間９２０２において比較器９１０４、比
較器９１０５は共に０を出力する。これらの判定結果は
判定結果保持装置９１０６へ入力され、保持される。ま
た同じく期間９２０２において直交変換器９１０１より
出力された２個の係数は、ブロックメモリ９１０３へと
書き込まれる。以下同様にして１ブロック分の係数が２
個ずつ直交変換器９１０１より出力され、ブロックメモ
リ９１０３へ順次書き込まれる一方、比較器９１０４及
び比較器９１０５において判定がなされ、その判定結果
が判定結果保持装置９１０６へ出力され、保持される。

【０１１２】期間９２３２において１ブロック分の書き
込み期間が終了すると、期間９２３３からブロックメモ
リ９１０３からの読み出し期間が開始される。期間９２
３３において、１ブロック分の判定結果が保持されてい
る判定結果保持装置９１０６の判定結果をもとに、アド
レス生成装置９１０７は、ブロックメモリ９１０３に対
して読み出しアドレスを生成する。この読み出しアドレ
スとは、ブロックメモリ９１０３において直流成分、も
しくは直流成分以外の有意係数が格納されたアドレスを
ジグザグスキャン順に列挙したものである。よって期間
９２３３において、ブロックメモリ９１０３からアドレ
ス生成装置９１０７により生成された読み出しアドレス
を参照して、読み出しアドレスに格納された係数が１個
読み出される。

【０１１３】また同じく期間９２３３において、デコー
ダ９１０８は、判定結果保持装置９１０６の判定結果を
もとに、対応する係数の単位ブロック内における位置情
報を出力する。また同じく期間９２３３において、除算
器９１０９はブロックメモリ９１０３より出力された係
数を、量子化閾値テーブル９１０２より出力された対応
する量子化閾値を用いて量子化し、量子化結果を出力す
る。また、エントロピー符号化部９１１０はデコーダ９
１０８の出力及び除算器９１０９の出力をもとに符号化
を行なう。以下、同様にして単位ブロック内の最後の有
意係数の処理が終了するまで、アドレスの生成、読み出
し、ブロック内位置情報の生成、除算、エントロピー符
号化が行われる。

【０１１４】期間９２５０において最初のブロックの最
後の有意係数の処理が終了すると、期間９２５１におい
て、次なるブロックの処理が開始される。すなわち、期
間９２５１において直交変換器９１０１より次なるブロ
ックの最初の２個の係数が出力される。

【０１１５】以下、同様にして直交変換のブロックを単
位として処理が繰り返される。ここで注目すべきなの
は、ブロック毎におけるブロックメモリからの読み出し
の回数が、 １（直流成分の数）＋処理該当単位ブロック内における
直流成分以外の有意係数の数 で表されるということである。つまり、有意係数のみ
（直流成分は除く）を除算器に投入することができ、除
算器の非常に効率的な使用が可能となると共に、量子化
処理を従来よりも高速に行うことができる。

【０１１６】［第３の実施形態］本実施形態では、第２
の実施形態とは異なる構成を備える符号化装置における
符号化処理について以下説明する。図１１に本実施形態
における符号化装置の構成を示す。図１１に示した符号
化装置と図９に示した符号化装置との相違点は、量子化
閾値テーブル９３０２から読み出される量子化閾値がブ
ロックメモリ９３０３に出力されるようになった点であ
る。なお、本実施形態においても直交変換器９３０１が
行う直交変換として例えばＤＣＴ（離散コサイン変換）
等が挙げられ、この場合、直交変換器９３０１として第
１の実施形態に係る２次元ＤＣＴ変換装置を用いてもよ
い。

【０１１７】図１２に、図１１に示した各部における動
作のタイミングチャートを示す。尚、図中の”有”は有
意係数を表し、”０”は無意係数を表している。

【０１１８】期間９４０１において、直交変換器９３０
１より直交変換された係数の出力が開始される。期間９
４０１における直交変換器９３０１から出力される２個
の係数の量子化結果がそれぞれ有意係数、無意係数であ
るとすると、同じく期間９４０１において比較器９３０
４は１を出力し、比較器９３０５は０を出力する。本実
施形態でも第２の実施形態と同様に、量子化結果の判定
が有意係数ならば判定結果として１、無意係数ならば判
定結果として０で示すものとしている。これらの判定結
果は判定結果保持装置９３０６へ入力され、保持され
る。また同じく期間９４０１において直交変換器９３０
１より出力された２個の係数は、量子化閾値テーブル９
３０２より読み出された対応する２個の量子化閾値と共
に、ブロックメモリ９３０３へと書き込まれる。

【０１１９】次に期間９４０２において次なる２個の係
数が直交変換器９３０１より出力される。期間９４０２
における直交変換器９３０１から出力される２個の係数
の量子化結果がそれぞれ無意係数、無意係数であるとす
ると、同じく期間９４０２において比較器９３０４、比
較器９３０５は共に０を出力する。これらの判定結果は
判定結果保持装置９３０６へ入力され、保持される。ま
た同じく期間９４０２において直交変換器９３０１より
出力された２個の係数は、量子化閾値テーブル９３０２
より読み出された対応する２個の量子化閾値と共に、ブ
ロックメモリ９３０３へと書き込まれる。

【０１２０】以下同様にして、１ブロック分の係数が２
個ずつ直交変換器９３０１より出力され、ブロックメモ
リ９３０３へ順次書き込まれると共に、対応する量子化
閾値が量子化閾値テーブル９３０２より読み込まれ、ブ
ロックメモリ９３０３に順次書き込まれる。一方、比較
器９３０４及び比較器９３０５において判定がなされ、
その判定結果が判定結果保持装置９３０６へ出力され、
保持される。

【０１２１】期間９４３２において１ブロック分の書き
込み期間が終了すると、期間９４３３から読み出し期間
が開始される。期間９４３３において、１ブロック分の
判定結果が保持されている判定結果保持装置９３０６の
判定結果をもとに、アドレス生成装置９３０７は、ブロ
ックメモリに対して読み出しアドレスを生成する。この
読み出しアドレスとは、ブロックメモリ９３０３におい
て直流成分、もしくは直流成分以外の有意係数が格納さ
れたアドレス、及び対応する量子化閾値が格納されたア
ドレスをジグザグスキャン順に列挙したものである。

【０１２２】同じく期間９４３３において、ブロックメ
モリ９３０３から、アドレス生成装置９３０７より出力
されたアドレスに格納された係数が対応する量子化閾値
と共に１ペア読み出される。また同じく期間９４３３に
おいて、デコーダ９３０８より、判定結果保持装置９３
０６の判定結果をもとに、対応する係数の単位ブロック
内における位置情報を出力する。また同じく期間９４３
３において、除算器９３０９はブロックメモリ９３０３
より出力された係数を、対応する量子化閾値を用いて量
子化し、量子化結果を出力する。また、エントロピー符
号化部９３１０はデコーダ９３０８の出力及び除算器９
３０９の出力をもとに符号化を行なう。以下、同様にし
て単位ブロック内の最後の有意係数の処理が終了するま
で、アドレスの生成、読み出し、ブロック内位置情報の
生成、除算、エントロピー符号化が行われる。

【０１２３】期間９４５０において最初のブロックの最
後の有意係数の処理が終了すると、期間９４５１におい
て、次なるブロックの処理が開始される。すなわち、期
間９４５１において直交変換器９３０１より次なるブロ
ックの最初の２個の係数が出力される。以下、同様にし
て直交変換のブロックを単位として処理が繰り返され
る。

【０１２４】本実施形態によれば、量子化閾値テーブル
９３０２からの量子化閾値の読み出しは１回（比較器９
１０４，９１０５による読み出しのみ）だけなので、第
２の実施形態（比較器９１０４，９１０５による読み出
しと、除算器９１０９による読み出しの２回）よりも符
号化処理全体をより高速に行うことができる。

【０１２５】以上の第２，３の実施形態によれば、回路
規模の大きい除算器の数を増やすことなく、符号化処理
の高速化が可能となる。例として、上記従来の符号化装
置と上記第２，３の実施形態における符号化装置との処
理サイクル数の比較について図１４，１５を用いて説明
する。

【０１２６】図１５は、図１４に示す例においてジグザ
グスキャン順に２個ずつ係数を並べた図である。

【０１２７】まず、上記従来の符号化装置において、必
要とされる処理サイクル数を示す（但し、ブロックメモ
リに書き込むサイクル数については省略する）。ここ
で、”有”は有意係数を、”０”は無意係数を表す。判
定結果保持装置に同時に投入される２個の係数のペアの
うち、（有、有）の数は７、（有、０）もしくは（０、
有）の数は５、（０、０）の数は２０であるので、処理
サイクル数は以下のようになる。

【０１２８】７×２＋５＋２０＝３９サイクル 一方、上記第２，３の実施形態における符号化装置で
は、直流成分以外の有効係数の数が１８であるので、処
理サイクル数は以下のようになる。

【０１２９】１＋１８＝１９サイクル よって、上記第２、３の実施形態における符号化装置に
よって、上記例では２０サイクルもの処理時間の低減が
可能となるなお、上記第２，３の実施形態の符号化装置
による符号化方法を実行するプログラムは、情報処理装
置、例えばパーソナルコンピュータやワークステーショ
ンなどに読み込ませることで、この情報処理装置が上記
符号化装置として機能することから、上記符号化方法を
実行するプログラムも本発明の範疇に含まれることは明
らかである。また、このプログラムを格納し、上記情報
処理装置に読み込ませるための記憶媒体、例えばＣＤ−
ＲＯＭやＤＶＤ−ＲＯＭなども同様である。

【０１３０】また、第２の実施形態、もしくは第３の実
施形態に係る符号化装置（量子化装置）と第１の実施形
態に係る符号化装置（２次元ＤＣＴ変換装置）とを１つ
の装置（これを改めて符号化装置）としてもよい。この
場合、この符号化装置は２次元ＤＣＴ変換装置の出力結
果である変換係数群に対して量子化装置が量子化を行
い、更にエントロピ符号化を行う装置となる。上述の通
り、２次元ＤＣＴ変換装置、量子化装置の夫々が従来の
夫々よりも高速に処理を行うことができるわけであるか
ら、この符号化装置は、従来の符号化装置よりもより高
速に符号化処理を行うことができる。

【０１３１】［第４の実施形態］本実施形態では、符号
化されたデータを復号する復号装置において、逆量子化
処理を行う逆量子化装置について以下、説明する。な
お、本実施形態では、０〜１０２４の定義域を有するデ
ータを１〜２５５の定義域を有する量子化閾値を用いて
量子化した量子化データを、この量子化閾値を用いて０
〜１０２４の定義域を有するデータに逆量子化する例を
示す。

【０１３２】図１９は、量子化閾値の各値に対応する、
乗算結果が１０２４を超えない量子化データの最大値
と、対応するビット数と、逆量子化に使用する手段を表
に表したものである。図１９によると、量子化閾値が５
〜１６の範囲にある場合は、（量子化閾値５〜１６が表
現可能なビット数）×（１０２４／（５〜１６）が表現
可能なビット数）、すなわち、５ビット×８ビットのサ
イズの乗算器で逆量子化値を得ることができ、量子化閾
値が１７〜６４の範囲にある場合は同様に７ビット×６
ビットのサイズの乗算器で逆量子化値を得ることがで
き、量子化閾値が６５〜２５５の範囲にある場合は８ビ
ット×４ビットのサイズの乗算器で逆量子化値を得るこ
とができることがわかる。従って、量子化閾値が５〜２
５５の範囲にある場合は高々６ビット×８ビットのサイ
ズの乗算器で逆量子化値を得ることができる。

【０１３３】また、量子化閾値が１の場合は乗算器を用
いずに量子化データがそのまま逆量子化値となる。ま
た、量子化閾値が２及び４の場合は量子化データを２
倍、もしくは４倍することで逆量子化値を求めることが
できるので、量子化データを左に１ビット、もしくは２
ビットビットシフトする。すなわち、このビットシフト
を行う係数器を用いる。また、量子化閾値が３の場合は
量子化データの３倍が逆量子化値となるので、量子化デ
ータの値と量子化データの２倍値との和を求める。すな
わち、上記係数器（量子化データを左へ１ビットシフト
する（２倍にする）係数器）と、この係数器の出力と量
子化データとの加算を行う加算器とを用いる。

【０１３４】図１８に本実施形態における逆量子化装置
の構成を示す。同図において９１００１は係数器であ
り、量子化データを入力とし、出力として量子化データ
値の４倍値を出力する。実際にはこの係数器９１００１
は２ビット左シフトを実現するための配線接続により構
成されるので、回路素子を必要としない。９１００２は
係数器であり、量子化データを入力とし、出力として量
子化データ値の２倍値を出力する。実際にはこの係数器
９１００２は１ビット左シフトを実現するための配線接
続により構成されるので、回路素子を必要としない。９
１００３は加算器であり、量子化データと係数器９１０
０２の出力との和を出力する。すなわち、結果として加
算器９１００３の出力は量子化データの３倍値と等価で
ある。また、量子化データの下位８ビットは接続切り替
え装置９１００４の入力１へと入力され、量子化閾値は
接続切り替え装置９１００４の入力２へと入力される。

【０１３５】接続切り替え装置９１００４は、量子化閾
値が１７〜２５５の範囲にある場合は入力１の値を出力
２へ、入力２の値を出力１へとそれぞれ出力し、量子化
閾値がそれ以外の範囲にある場合は入力１の値を出力１
へ、入力２の値を出力２へとそれぞれ出力する。９１０
０５は８ビット×６ビットのサイズの乗算器であり、８
ビットの入力１と６ビットの入力２とをそれぞれ有し、
この２つの入力の積を出力する。乗算器９１００５の入
力１へは接続切り替え装置９１００４の出力１の出力が
入力され、乗算器９１００５の入力２へは接続切り替え
装置９１００４の出力２の出力のうち、下位６ビットが
入力される。

【０１３６】係数器９１００１、加算器９１００３、係
数器９１００２、乗算器９１００５のそれぞれの出力、
及び量子化データは選択器９１００６へと入力され、選
択器９１００６は量子化閾値の値に応じてこの５つの入
力のうちただ一つを選択して出力する。また、選択器９
１００６は上述の説明の通り、量子化閾値が１の場合は
量子化データを、２の場合は係数器９１００２の出力
を、３の場合は加算器９１００３の出力を、４の場合は
係数器９１００１の出力を、それ以外の値の場合は乗算
器９１００５の出力を選択して出力することで、選択器
９１００６の出力は求める逆量子化値となる。

【０１３７】上記構成を備える逆量子化装置の動作につ
いて、いくつかの例を用いて以下、説明する。まず、量
子化閾値が１であり量子化データが８９５である場合に
ついて説明する。選択器９１００６において、量子化閾
値が１である場合には量子化データの値（すなわち８９
５）が選択され、出力されるので逆量子化値として８９
５なる値を得る。

【０１３８】次に、量子化閾値が２であり量子化データ
が５１２である場合について以下、説明する。量子化デ
ータは係数器９１００２において２倍され、１０２４な
る値が選択器９１００６へと出力される。また、量子化
閾値が２である場合には選択器９１００６では係数器９
１００２の出力が選択され、出力されるので逆量子化値
として１０２４なる値を得る。

【０１３９】次に、量子化閾値が３であり量子化データ
が１９８である場合について以下、説明する。量子化デ
ータは係数器９１００２において２倍され、３９６なる
値が加算器９１００３へと入力される。一方、加算器９
１００３の他の入力として、量子化データ１９８なる値
が入力される。加算器９１００３では、３９６と１９８
とを加算して５９４なる値を出力する。また、量子化閾
値が３である場合には選択器９１００６では加算器９１
００３の出力が選択され、出力されるので逆量子化値と
して５９４なる値を得る。

【０１４０】次に、量子化閾値が４であり量子化データ
が２５３である場合について以下、説明する。量子化デ
ータは係数器９１００１において４倍され、１０１２な
る値が選択器９１００６へと出力される。また、量子化
閾値が４である場合には選択器９１００６では係数器９
１００１の出力が選択され、出力されるので逆量子化値
として１０１２なる値を得る。

【０１４１】次に、量子化閾値が１３であり量子化デー
タが６８である場合について以下、説明する。量子化デ
ータの下位８ビット、つまり６８なる値が接続切り替え
装置９１００４の入力１へと入力される。また、量子化
閾値１３なる値が接続切り替え装置９１００４の入力２
へと入力される。量子化閾値の値は１３であるので上記
説明の通り、１７〜２５５の範囲外にある。従って接続
切り替え装置９１００４は、入力１の値（すなわち６
８）を出力１へ、入力２の値（すなわち１３）を出力２
へとそれぞれ出力する。よって、接続切り替え装置９１
００４の出力１の値（すなわち６８）は乗算器９１００
５に入力され、接続切り替え装置９１００４の出力２の
下位６ビットの値（すなわち１３）は乗算器９１００５
に入力される。従って乗算器９１００５は出力値として
６８×１３＝８８４を出力する。また、選択器９１００
６は、量子化閾値が１，２，３，４のいずれにも該当し
ないので、乗算器９１００５の出力を選択して出力する
ので、逆量子化値として８８４なる値を得る。

【０１４２】次に、量子化閾値が８６であり量子化デー
タが９である場合について以下、説明する。量子化デー
タの下位８ビット、つまり９なる値が接続切り替え装置
９１００４の入力１へと入力される。また、量子化閾値
８６なる値が接続切り替え装置９１００４の入力２へと
入力される。量子化閾値の値は８６であるので上記説明
の通り、１７〜２５５の範囲内に該当する。従って接続
切り替え装置９１００４は、入力１の値（すなわち９）
を出力２へ、入力２の値（すなわち８６）を出力１へと
それぞれ出力する。接続切り替え装置９１００４の出力
１の値（すなわち８６）が乗算器９１００５に入力さ
れ、接続切り替え装置９１００４の出力２の下位６ビッ
トの値（すなわち９）が乗算器９１００５に入力され
る。従って乗算器９１００５は出力値として８６×９＝
７７４を出力する。また、選択器９１００６は、量子化
閾値が１，２，３，４のいずれにも該当しないので、乗
算器９１００５の出力を選択して出力するので、逆量子
化値として７７４なる値を得る。他の値についても同様
に処理が行われ、逆量子化値が出力される。

【０１４３】このように、量子化閾値と量子化データの
逆量子化結果が本来の定義域を超えない（本実施形態の
場合１０２４を越えない）ことが保証されているシステ
ムにおいては、本実施形態における構成を備える逆量子
化装置を用いることが好適である。

【０１４４】この理由としては、量子化閾値と量子化デ
ータの逆量子化結果が本来の定義域を超えないことが保
証されている場合、この本来の定義域に応じた量子化デ
ータと量子化閾値を用いていることに起因する。

【０１４５】また、本実施形態により、回路規模的に大
きい乗算器のビット・サイズを低減して逆量子化装置を
実現できる。また、本実施形態における逆量子化装置に
よれば、従来８ビット×１１ビットのサイズの乗算器を
用いていたところを、８ビット×６ビットのサイズの乗
算器と加算器と若干のロジックを用いればよく、大幅に
回路規模の削減を図ることができる。また、実行速度の
点においても高速化が図れる。

【０１４６】［第５の実施形態］本実施形態では、第４
の実施形態で説明した逆量子化装置とは異なる構成、及
び処理を行う逆量子化装置を示す。図２０に本実施形態
における逆量子化装置の構成を示す。

【０１４７】９１２０１は係数器であり、量子化データ
を入力とし、４倍値を出力する。実際にはこの係数器９
１２０１は２ビット左シフトを実現するための配線接続
により構成されるので、回路素子を必要としない。９１
２０２は係数器であり、量子化データを入力とし、２倍
値を出力する。実際にはこの係数器９１２０２は１ビッ
ト左シフトを実現するための配線接続により構成される
ので、回路素子を必要としない。９１２０３は加算器で
あり、量子化データと係数器９１２０２の出力との和を
出力する。結果として加算器９１２０３の出力は量子化
データの３倍値と等価である。また、量子化データはク
ランプ回路９１２０４に入力される。

【０１４８】クランプ回路９１２０４は、量子化閾値が
１７〜２５５の範囲にある場合において、入力された量
子化データが６３を超える場合は６３を出力し（量子化
データの補正）、入力された量子化データが６３を超え
ない場合は入力された量子化データをそのまま出力す
る。一方、量子化閾値が１７〜２５５以外の範囲にある
場合には、入力された量子化データが２５５を超える場
合は２５５を出力し、超えない場合は入力された量子化
データをそのまま出力する。クランプ回路９１２０４の
出力は接続切り替え装置９１２０５の入力１へと入力さ
れ、量子化閾値は接続切り替え装置９１２０５の入力２
へと入力される。

【０１４９】接続切り替え装置９１２０５は、量子化閾
値が１７〜２５５の範囲にある場合は入力１の値を出力
２へ、入力２の値を出力１へとそれぞれ出力し、量子化
閾値がそれ以外の範囲にある場合は入力１の値を出力１
へ、入力２の値を出力２へとそれぞれ出力する。９１２
０６は８ビット×６ビットのサイズの乗算器であり、８
ビットの入力１と６ビットの入力２をそれぞれ有し、こ
の２つの入力の積を出力する。乗算器９１２０６の入力
１へは接続切り替え装置９１２０５の出力１の出力が入
力され、乗算器９１２０６の入力２へは接続切り替え装
置９１２０５の出力２の出力のうち、下位６ビットが入
力される。係数器９１２０１、加算器９１２０３、係数
器１２０２、及び乗算器１２０６のそれぞれの出力、及
び量子化データは選択器９１２０７へと入力され、選択
器９１２０７は量子化閾値の値に応じてこの５つの入力
のうちただ一つを選択して出力する。

【０１５０】また、選択器９１２０７は量子化閾値が１
の場合は量子化データを、２の場合は係数器９１２０２
の出力を、３の場合は加算器９１２０３の出力を、４の
場合は係数器９１２０１の出力を、それ以外の値の場合
は乗算器９１２０６の出力を選択して出力する。選択器
９１２０７の出力はクランプ回路９１２０８へ入力さ
れ、クランプ回路９１２０８は選択器９１２０７の出力
の値が１０２４を超える場合は１０２４を、超えない場
合は選択器９１２０７の出力の値をそのまま出力する。
クランプ回路９１２０８の出力は求める逆量子化値とな
る。

【０１５１】上記構成を備える逆量子化装置の動作につ
いて、いくつかの例を用いて以下、説明する。

【０１５２】まず、量子化閾値が１であり量子化データ
が８９５である場合について以下、説明する。選択器９
１２０７において、量子化閾値が１である場合には量子
化データの値（すなわち８９５）が選択され、出力され
るので８９５なる値がクランプ回路９１２０８へと入力
される。８９５なる値は１０２４以下であるので、クラ
ンプ回路９１２０８は入力をそのまま出力する。従っ
て、逆量子化値として８９５なる値を得る。

【０１５３】次に、量子化閾値が２であり量子化データ
が５１３である場合について以下、説明する。量子化デ
ータは係数器９１２０２において２倍され、１０２６な
る値が選択器９１２０７へと出力される。また、量子化
閾値が２である場合には選択器９１２０７では係数器９
１２０２の出力が選択され、出力されるので１０２６な
る値がクランプ回路９１２０８へと入力される。１０２
６なる値は１０２４を超えているので、クランプ回路９
１２０８は値として１０２４を出力する。従って、逆量
子化値として１０２４なる値を得る。

【０１５４】次に、量子化閾値が３であり量子化データ
が１９８である場合について以下、説明する。量子化デ
ータは係数器９１２０２において２倍され、３９６なる
値が加算器９１２０３へと入力される。一方、加算器９
１２０３の他の入力として、量子化データ１９８なる値
が入力される。加算器９１２０３では、３９６と１９８
とを加算して５９４なる値を出力する。また、量子化閾
値が３である場合には選択器９１２０７では加算器９１
２０３の出力が選択され、出力されるので５９４なる値
がクランプ回路９１２０８へと入力される。５９４なる
値は１０２４以下であるので、クランプ回路９１２０８
は入力をそのまま出力する。従って、逆量子化値として
５９４なる値を得る。

【０１５５】次に、量子化閾値が４であり量子化データ
が２５３である場合について以下、説明する。量子化デ
ータは係数器９１２０１において４倍され、１０１２な
る値が選択器９１２０７へと出力される。また、量子化
閾値が４である場合には選択器９１２０７では係数器９
１２０１の出力が選択され、出力されるので１０１２な
る値がクランプ回路９１２０８へと入力される。１０１
２なる値は１０２４以下であるので、クランプ回路９１
２０８は入力をそのまま出力する。従って、逆量子化値
として１０１２なる値を得る。

【０１５６】次に、量子化閾値が１４であり量子化デー
タが７３である場合を例として、以下説明する。７３な
る値を持つ量子化データはクランプ回路９１２０４へと
入力される。また、１４なる値を持つ量子化閾値もクラ
ンプ回路９１２０４へと入力される。クランプ回路９１
２０４は、量子化閾値が１７〜２５５以外の範囲にあり
かつ量子化データが２５５を超えていないので、量子化
データの値（すなわち７３）をそのまま出力する。クラ
ンプ回路９１２０４の出力、つまり７３なる値は接続切
り替え装置９１２０５の入力１へと入力される。また、
量子化閾値１４なる値が接続切り替え装置９１２０５の
入力２へと入力される。量子化閾値の値は１４であるの
で１７〜２５５の範囲外にある。従って接続切り替え装
置９１２０５は、入力１の値（すなわち７３）を出力１
へ、入力２の値（すなわち１４）を出力２へとそれぞれ
出力する。接続切り替え装置９１２０５の出力１の値
（すなわち７３）が乗算器９１２０６に入力され、接続
切り替え装置９１２０５の出力２の下位６ビットの値
（すなわち１４）が乗算器９１２０６に入力される。従
って乗算器９１２０６は出力値として７３×１４＝１０
２２を出力する。

【０１５７】また、選択器９１２０７においては、量子
化閾値が１，２，３，４のいずれにも該当しないので、
乗算器９１２０６の出力を選択して出力するので１０２
２なる値がクランプ回路９１２０８へと入力される。１
０２２なる値は１０２４以下であるので、クランプ回路
９１２０８は入力をそのまま出力する。従って、逆量子
化値として１０２２なる値を得る。

【０１５８】次に、量子化閾値が６５であり量子化デー
タが６６である場合を例として、以下説明する。６６な
る値を持つ量子化データはクランプ回路９１２０４へと
入力される。また、６５なる値を持つ量子化閾値もクラ
ンプ回路９１２０４へと入力される。クランプ回路９１
２０４は、量子化閾値が１７〜２５５の範囲内にありか
つ量子化データが６３を超えているので、６３を出力す
る。クランプ回路９１２０４の出力、つまり６３なる値
は接続切り替え装置９１２０５の入力１へと入力され
る。また、量子化閾値６５なる値が接続切り替え装置９
１２０５の入力２へと入力される。量子化閾値の値は６
５であるので１７〜２５５の範囲内に該当する。従って
接続切り替え装置９１２０５は、入力１の値（すなわち
６３）を出力２へ、入力２の値（すなわち６５）を出力
１へとそれぞれ出力する。接続切り替え装置９１２０５
の出力１の値（すなわち６５）が乗算器９１２０６の入
力１に入力され、接続切り替え装置９１２０５の出力２
の下位６ビットの値（すなわち６３）が乗算器９１２０
６の出力２に入力される。従って乗算器９１２０６は出
力値として６５×６３＝４０９５を出力する。

【０１５９】また、選択器９１２０７においては、量子
化閾値が１，２，３，４のいずれにも該当しないので、
乗算器９１２０６の出力を選択して出力するので４０９
５なる値がクランプ回路９１２０８へと入力される。４
０９５なる値は１０２４を超えているので、クランプ回
路９１２０８は値として１０２４を出力する。従って、
逆量子化値として１０２４なる値を得る。他の値につい
ても同様に処理が行われ、逆量子化値が出力される。

【０１６０】なお、上記第４，５の実施形態の逆量子化
装置による逆量子化方法を実行するプログラムは、情報
処理装置、例えばパーソナルコンピュータやワークステ
ーションなどに読み込ませることで、この情報処理装置
が上記逆量子化装置として機能することから、上記逆量
子化方法を実行するプログラムも本発明の範疇に含まれ
ることは明らかである。また、このプログラムを格納
し、上記情報処理装置に読み込ませるための記憶媒体、
例えばＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなども同様であ
る。

【０１６１】［他の実施形態］本発明の目的は、前述し
た実施形態の機能を実現するソフトウェアのプログラム
コードを記録した記憶媒体（または記録媒体）を、シス
テムあるいは装置に供給し、そのシステムあるいは装置
のコンピュータ（またはCPUやMPU）が記憶媒体に格納さ
れたプログラムコードを読み出し実行することによって
も、達成されることは言うまでもない。この場合、記憶
媒体から読み出されたプログラムコード自体が前述した
実施形態の機能を実現することになり、そのプログラム
コードを記憶した記憶媒体は本発明を構成することにな
る。また、コンピュータが読み出したプログラムコード
を実行することにより、前述した実施形態の機能が実現
されるだけでなく、そのプログラムコードの指示に基づ
き、コンピュータ上で稼働しているオペレーティングシ
ステム(OS)などが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【０１６２】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【０１６３】

【発明の効果】以上説明したように本発明によれば、転
置変換に用いるRAMに一般的な同期式RAMを使用した場合
においても、高速に２次元の直交変換を行うことができ
るという効果がある。

【０１６４】また、本発明によって、量子化処理をより
高速に且つ少ない回路規模で行うことができる。又、逆
量子化データの最大値が設定されている場合に、量子化
されたデータに対してより高速に且つ少ない回路規模で
逆量子化を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る符号化装置にお
ける２次元ＤＣＴ変換装置の構成を説明するブロック図
である。

【図２】本発明の第１の実施形態に係る２次元ＤＣＴ変
換装置における処理を説明するためのタイミング図であ
る。

【図３】本発明の第１の実施形態における矩形内のデー
タの位置対応を説明する図である。

【図４】画像のスキャン動作の方向を説明する図であ
る。

【図５】従来の符号化装置における２次元ＤＣＴを行う
回路構成を説明するブロック図である。

【図６】従来の符号化装置における処理を説明するため
のタイミング図である。

【図７】本発明の第１の実施形態に係る２次元ＤＣＴを
行う処理を説明するためのフローチャートである。

【図８】本発明の第１の実施形態に係る符号化装置の構
成を示すブロック図である。

【図９】本発明の第２の実施形態における符号化装置の
構成を示す図である。

【図１０】本発明の第２の実施形態における符号化装置
の各部における動作のタイミングチャートである。

【図１１】本発明の第３の実施形態における符号化装置
の構成を示す図である。

【図１２】本発明の第３の実施形態における符号化装置
の各部における動作のタイミングチャートである。

【図１３】直交変換の単位となるブロックが８×８個の
要素で構成される場合におけるジグザグスキャンの順序
を示す図である。

【図１４】直交変換の単位ブロックが８×８の要素から
構成される場合の、単位ブロック内の係数の量子化結果
の分布の例を示す図である。

【図１５】図１４に示す例においてジグザグスキャン順
に２個ずつ係数を並べた様子を示す図である。

【図１６】従来の符号化装置の構成を示す図である。

【図１７】従来の符号化装置の各部における動作のタイ
ミングチャートである。

【図１８】本発明の第４の実施形態における逆量子化装
置の構成を示す図である。

【図１９】量子化閾値の各値に対応する乗算結果が１０
２４を超えない量子化データの最大値と、対応するビッ
ト値と、逆量子化し使用する手段を示す表である。

【図２０】本発明の第５の実施形態における逆量子化装
置の構成を示す図である。

【図２１】従来の逆量子化装置の構成を示す図である。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B056 BB17 5C059 KK06 KK11 MA23 MC11 ME01 SS20 UA02 UA38 UA39 5C078 BA57 CA31 DA01 5J064 AA03 BA16 BC01 BC02 BC08 BC09 BC14 BC16 BC24 BC25 BC29 BD04

Claims (26)

【特許請求の範囲】
1. 【請求項１】 ｎ×ｎ個単位に矩形分割された画像デー
   タをｎ個ずつ受け取って２次元直交変換を施す画像処理
   装置であって、 ｎ個の入力に対し１次元の直交変換を施してｎ個の係数
   を出力する１次元直交変換手段と、 前記１次元直交変換手段のｎ×ｎ個の出力を転置変換し
   てｎ個ずつ出力する転置変換手段と、 前記転置変換手段のｎ個の出力のうち所定数ｍ（０＜ｍ
   ＜ｎ）個の出力と、前記１次元直交変換手段のｎ個の出
   力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力とのいず
   れかを選択する第１選択手段と、 前記ｎ個の画像データと、前記第１選択手段により選択
   された前記所定数ｍ個の出力及び前記転置変換手段より
   出力されるｎ個の出力のうち前記第１選択手段に入力さ
   れない残りの（ｎ−ｍ）個とを組み合わせたｎ個のデー
   タとの、いずれかを選択してｎ個のデータとして前記１
   次元直交変換手段に供給する第２選択手段と、 を有することを特徴とする画像処理装置。
2. 【請求項２】 前記直交変換は、ＤＣＴ変換であること
   を特徴とする請求項１に記載の画像処理装置。
3. 【請求項３】 前記１次元直交変換手段のｎ個の出力の
   うち前記所定数ｍは、前記ｎ個の出力のうちの最も周波
   数成分の低いデータの数を指示することを特徴とする請
   求項１又は２に記載の画像処理装置。
4. 【請求項４】 前記転置変換手段のｎ個の出力のうち所
   定数ｍは、最も周波数成分の高いデータの数を指示する
   ことを特徴とする請求項３に記載の画像処理装置。
5. 【請求項５】 ｎ×ｎ個単位に矩形分割された画像デー
   タをｎ個ずつ受け取って２次元直交変換を施す画像処理
   方法であって、 ｎ個の入力に対し１次元の直交変換を施してｎ個の係数
   を出力する１次元直交変換工程と、 前記１次元直交変換工程によるｎ×ｎ個の出力を転置変
   換してｎ個ずつ出力する転置変換工程と、 前記転置変換工程によるｎ個の出力のうち所定数ｍ（０
   ＜ｍ＜ｎ）個の出力と、前記１次元直交変換工程による
   ｎ個の出力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力
   とのいずれかを選択する第１選択工程と、 前記ｎ個の画像データと、前記第１選択工程で選択され
   た前記所定数ｍ個の出力及び前記転置変換工程から出力
   されるｎ個の出力のうち残りの（ｎ−ｍ）個のデータと
   を組み合わせたｎ個のデータとの、いずれかを選択して
   ｎ個のデータとして前記１次元直交変換工程に供給する
   第２選択工程と、 を有することを特徴とする画像処理方法。
6. 【請求項６】 前記直交変換は、ＤＣＴ変換であること
   を特徴とする請求項５に記載の画像処理方法。
7. 【請求項７】 前記１次元直交変換工程によるｎ個の出
   力のうち前記所定数ｍは、前記ｎ個の出力のうちの最も
   周波数成分の低いデータの数を指示することを特徴とす
   る請求項５又は６に記載の画像処理方法。
8. 【請求項８】 前記転置変換工程によるｎ個の出力のう
   ち所定数ｍは、最も周波数成分の高いデータの数を指示
   することを特徴とする請求項７に記載の画像処理方法。
9. 【請求項９】 コンピュータを請求項１乃至４のいずれ
   か１項に記載の画像処理装置として機能させるプログラ
   ム。
10. 【請求項１０】 コンピュータに請求項５乃至８のいず
    れか１項に記載の画像処理方法を実行させるためのプロ
    グラム。
11. 【請求項１１】 請求項９又は１０に記載のプログラム
    を格納する記憶媒体。
12. 【請求項１２】 直交変換により得られる変換係数群を
    量子化する画像処理装置であって、 前記変換係数群を格納する格納手段と、 前記変換係数群において、直流成分の変換係数、及び量
    子化結果が０以外の値を有する変換係数を量子化する量
    子化手段と、 当該量子化手段による量子化結果と共に、当該量子化手
    段による量子化対象の変換係数の前記格納手段における
    位置を示す位置情報を、当該量子化結果に対してエント
    ロピ符号化を行う手段に出力する出力手段とを備えるこ
    とを特徴とする画像処理装置。
13. 【請求項１３】 前記変換係数群は、原画像データを複
    数画素で構成されるブロック単位に分割した場合の１ブ
    ロックの画像データに対して直交変換を施すことで得ら
    れる変換係数群であることを特徴とする請求項１２に記
    載の画像処理装置。
14. 【請求項１４】 量子化データに対して逆量子化処理を
    施すことで逆量子化データを生成する画像処理装置であ
    って、 前記逆量子化データが示す値の最大値が所定値となるよ
    うな量子化データと量子化閾値であって、当該量子化デ
    ータをビットシフトすることで、当該量子化データの偶
    数倍の量子化値を示すデータを生成するビットシフト手
    段と、 前記ビットシフト手段による前記量子化データの偶数倍
    の量子化値を示すデータと、前記量子化データを加算す
    ることで、前記量子化データの奇数倍の量子化値を示す
    データを生成する加算手段と、 前記量子化データと、前記量子化閾値とを乗算する乗算
    手段と、 前記量子化閾値に応じて、前記ビットシフト手段、前記
    加算手段、前記乗算手段のいずれかの演算結果、もしく
    は前記量子化データを選択して前記逆量子化データとし
    て出力する選択手段とを備えることを特徴とする画像処
    理装置。
15. 【請求項１５】 前記逆量子化データが示す値の最大値
    をｐ、前記量子化データをｑとした場合、前記量子化閾
    値はｐ／ｑで表されることを特徴とする請求項１４に記
    載の画像処理装置。
16. 【請求項１６】 前記選択手段は、 前記量子化閾値が１の場合、前記量子化データを、 前記量子化閾値が２もしくは４の場合、前記ビットシフ
    ト手段による演算結果を、 前記量子化閾値が３の場合、前記加算手段による演算結
    果を、 前記量子化閾値が１，２，３，４のいずれでもない場
    合、前記乗算手段による演算結果を選択して前記逆量子
    化値として出力することを特徴とする請求項１４に記載
    の画像処理装置。
17. 【請求項１７】 更に、前記逆量子化データが示す値の
    最大値が所定値とならない量子化データに対して、前記
    量子化閾値に応じて当該量子化データを補正する量子化
    データ補正手段を備え、 前記量子化データ補正手段により補正された量子化デー
    タは前記乗算手段に入力されることを特徴とする請求項
    １４乃至１６のいずれか１項に記載の画像処理装置。
18. 【請求項１８】 前記量子化データ補正手段は、前記逆
    量子化データが値ｐ、前記量子化データが値ｑ、前記量
    子化閾値が値ｒを表し、ｑ×ｒ＞ｐの場合、前記量子化
    データが示す値ｑをｐ／ｒよりも小さい整数に補正する
    ことを特徴とする請求項１７に記載の画像処理装置。
19. 【請求項１９】 更に、前記選択手段が出力する逆量子
    化値が所定の値以上である場合に、当該逆量子化値を補
    正する逆量子化値補正手段を備えることを特徴とする請
    求項１４に記載の画像処理装置。
20. 【請求項２０】 ｎ×ｎ個単位に矩形分割された画像デ
    ータをｎ個ずつ受け取って２次元直交変換を施し、当該
    ２次元直交変換による変換係数を量子化する画像処理装
    置であって、 ｎ個の入力に対し１次元の直交変換を施してｎ個の係数
    を出力する１次元直交変換手段と、 前記１次元直交変換手段のｎ×ｎ個の出力を転置変換し
    てｎ個ずつ出力する転置変換手段と、 前記転置変換手段のｎ個の出力のうち所定数ｍ（０＜ｍ
    ＜ｎ）個の出力と、前記１次元直交変換手段のｎ個の出
    力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力とのいず
    れかを選択する第１選択手段と、 前記ｎ個の画像データと、前記第１選択手段により選択
    された前記所定数ｍ個の出力及び前記転置変換手段より
    出力されるｎ個の出力のうち前記第１選択手段に入力さ
    れない残りの（ｎ−ｍ）個とを組み合わせたｎ個のデー
    タとの、いずれかを選択してｎ個のデータとして前記１
    次元直交変換手段に供給する第２選択手段と、 前記２次元直交変換手段によるｎ×ｎ個の変換係数にお
    いて、直流成分の変換係数、及び量子化結果が０以外の
    値を有する変換係数に対して量子化を施す量子化手段と
    を備えることを特徴とする画像処理装置。
21. 【請求項２１】 直交変換により得られる変換係数群を
    量子化する画像処理方法であって、 前記変換係数群をメモリに格納する格納工程と、 前記変換係数群において、直流成分の変換係数、及び量
    子化結果が０以外の値を有する変換係数を量子化する量
    子化工程と、 当該量子化工程による量子化結果と共に、当該量子化工
    程による量子化対象の変換係数の前記メモリにおける位
    置を示す位置情報を、当該量子化結果に対してエントロ
    ピ符号化を行う手段に出力する出力工程とを備えること
    を特徴とする画像処理方法。
22. 【請求項２２】 量子化データに対して逆量子化処理を
    施すことで逆量子化データを生成する画像処理方法であ
    って、 前記逆量子化データが示す値の最大値が所定値となるよ
    うな量子化データと量子化閾値であって、当該量子化デ
    ータをビットシフトすることで、当該量子化データの偶
    数倍の量子化値を示すデータを生成するビットシフト工
    程と、 前記ビットシフト工程による前記量子化データの偶数倍
    の量子化値を示すデータと、前記量子化データを加算す
    ることで、前記量子化データの奇数倍の量子化値を示す
    データを生成する加算工程と、 前記量子化データと、前記量子化閾値とを乗算する乗算
    工程と、 前記量子化閾値に応じて、前記ビットシフト工程、前記
    加算工程、前記乗算工程のいずれかの演算結果、もしく
    は前記量子化データを選択して前記逆量子化データとし
    て出力する選択工程とを備えることを特徴とする画像処
    理方法。
23. 【請求項２３】 ｎ×ｎ個単位に矩形分割された画像デ
    ータをｎ個ずつ受け取って２次元直交変換を施し、当該
    ２次元直交変換による変換係数を量子化する画像処理方
    法であって、 ｎ個の入力に対し１次元の直交変換を施してｎ個の係数
    を出力する１次元直交変換工程と、 前記１次元直交変換工程によるｎ×ｎ個の出力を転置変
    換してｎ個ずつ出力する転置変換工程と、 前記転置変換工程によるｎ個の出力のうち所定数ｍ（０
    ＜ｍ＜ｎ）個の出力と、前記１次元直交変換工程による
    ｎ個の出力のうち前記所定数ｍ（０＜ｍ＜ｎ）個の出力
    とのいずれかを選択する第１選択工程と、 前記ｎ個の画像データと、前記第１選択工程で選択され
    た前記所定数ｍ個の出力及び前記転置変換工程で出力さ
    れるｎ個の出力のうち前記第１選択工程で入力されない
    残りの（ｎ−ｍ）個とを組み合わせたｎ個のデータと
    の、いずれかを選択してｎ個のデータとして前記１次元
    直交変換工程に供給する第２選択工程と、 前記２次元直交変換工程によるｎ×ｎ個の変換係数にお
    いて、直流成分の変換係数、及び量子化結果が０以外の
    値を有する変換係数に対して量子化を施す量子化工程と
    を備えることを特徴とする画像処理方法。
24. 【請求項２４】 コンピュータを請求項１２乃至２０の
    いずれか１項に記載の画像処理装置として機能させるプ
    ログラム。
25. 【請求項２５】 コンピュータに請求項２１乃至２３の
    いずれか１項に記載の画像処理方法を実行させるための
    プログラム。
26. 【請求項２６】 請求項２４又は２５に記載のプログラ
    ムを格納する記憶媒体。