JP2003244714A - Image processing apparatus and digital still camera - Google Patents
Image processing apparatus and digital still cameraInfo
- Publication number
- JP2003244714A JP2003244714A JP2002041460A JP2002041460A JP2003244714A JP 2003244714 A JP2003244714 A JP 2003244714A JP 2002041460 A JP2002041460 A JP 2002041460A JP 2002041460 A JP2002041460 A JP 2002041460A JP 2003244714 A JP2003244714 A JP 2003244714A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- image processing
- output
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Image Signal Generators (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Studio Devices (AREA)
- Image Processing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、デジタルスチルカ
メラ等に搭載される画像処理装置に関し、特に画像処理
速度を高める技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus mounted on a digital still camera or the like, and more particularly to a technique for increasing image processing speed.
【０００２】[0002]
【従来の技術】例えばデジタルスチルカメラでは、シャ
ッターボタンが押し操作され無い状態では、ＣＦＳ（Co
lor Field Sequential：色面順次）形式のＥＶＦ（電子
ビューファインダー）表示が行われる。他方、シャッタ
ーボタンが押し操作されると、ＥＶＦ表示が一時中止さ
れて、その間に記録用の本画像（静止画）の撮影が行わ
れると共にその本画像についてのサムネール画像（静止
画）及びアフタービュー画像（静止画）の作成が行われ
る。サムネール画像は、蓄積した本画像をデジタルスチ
ルカメラの背面に装備された液晶モニタに一覧表示する
ための画像であり、アフタービュー画像は、撮影した本
画像を前記液晶モニタに全画面表示するための画像であ
る。2. Description of the Related Art For example, in a digital still camera, when the shutter button is not pressed, CFS (Co
EVF (electronic viewfinder) display in lor field sequential format is performed. On the other hand, when the shutter button is pressed, the EVF display is temporarily stopped, and the main image for recording (still image) is taken during that time, and the thumbnail image (still image) and after-view for that main image are taken. An image (still image) is created. The thumbnail image is an image for displaying a list of accumulated main images on an LCD monitor equipped on the back of the digital still camera, and the after-view image is a full-screen display of the captured main images on the LCD monitor. It is an image.
【０００３】かかるデジタルスチルカメラに搭載される
従来の画像処理装置は、図５に示す如く構成される。A conventional image processing apparatus mounted on such a digital still camera is constructed as shown in FIG.
【０００４】従来の画像処理装置１００は、図５に示す
如く、デジタルスチルカメラに装備されたＣＣＤ側から
供給されるデジタル形式の原画像データに画素補間等の
画像処理を施して本画像データを生成する画像処理部１
０３と、画像処理部１０３から出力される本画像データ
に１．０〜１／１２８倍の範囲内の画像縮小処理を施し
て縮小画像データを生成する画像縮小部１０５と、２つ
の出力用のＤＭＡチャンネルｃｈ０，ｃｈ１と、１つの
入力用のＤＭＡチャンネルｃｈ２とを備えて主構成され
る。図５中、１０７，１０９及び１１１はそれぞれ、デ
ジタルスチルカメラに搭載されたメモリバス，メモリ及
びＤＭＡコントローラを示す。As shown in FIG. 5, the conventional image processing apparatus 100 performs original image data such as pixel interpolation on the original image data of a digital format supplied from the CCD side of the digital still camera to obtain the main image data. Image processing unit 1 to generate
03, an image reduction unit 105 that performs image reduction processing within the range of 1.0 to 1/128 times on the main image data output from the image processing unit 103 to generate reduced image data, and two image reduction units for output. The main configuration includes DMA channels ch0 and ch1 and one input DMA channel ch2. In FIG. 5, 107, 109 and 111 respectively indicate a memory bus, a memory and a DMA controller mounted on the digital still camera.
【０００５】ＤＭＡチャンネルｃｈ０は、メモリバス１
０７を介して画像処理部１０３からメモリ１０９への本
画像データのＤＭＡ転送を担当する。また、ＤＭＡチャ
ンネルｃｈ１は、メモリバス１０７を介して画像縮小部
１０５からメモリ１０９への縮小画像データのＤＭＡ転
送を担当する。また、ＤＭＡチャンネルｃｈ２は、メモ
リバス１０７を介してメモリ１０９から画像処理部１０
３への画像データのＤＭＡ転送を担当する。尚、ＤＭＡ
チャンネルｃｈ０，ｃｈ１，ｃｈ２は、ＤＭＡコントロ
ーラ１１１に内蔵されており、メモリバス１０７を使用
する他のＤＭＡチャンネル（図示省略）と共にＤＭＡコ
ントローラ１１１に制御される。The DMA channel ch0 is used for the memory bus 1
It is in charge of DMA transfer of the main image data from the image processing unit 103 to the memory 109 via 07. Further, the DMA channel ch1 is in charge of DMA transfer of reduced image data from the image reducing unit 105 to the memory 109 via the memory bus 107. In addition, the DMA channel ch2 is connected to the image processing unit 10 from the memory 109 via the memory bus 107.
Responsible for the DMA transfer of image data to the No. 3 device. Incidentally, DMA
The channels ch0, ch1, and ch2 are built in the DMA controller 111 and controlled by the DMA controller 111 together with other DMA channels (not shown) using the memory bus 107.
【０００６】次に、この画像処理装置１００の動作を説
明する。Next, the operation of the image processing apparatus 100 will be described.
【０００７】色面順次表示型のＥＶＦ表示状態では、図
６に示す如く、ＣＣＤ側から供給された原画像データ
は、メモリバス１０７を介して一旦メモリ１０９内のバ
ッファ領域１０９ａに例えば１画面分ずつ一時格納され
る。メモリ１０９に一時格納された原画像データは、Ｄ
ＭＡチャンネルｃｈ２により読み出されて画像処理部１
０３に転送される。画像処理部１０３に転送された原画
像データは、画像処理部１０３にて本画像データに加工
されて画像縮小部１０５に出力される。画像縮小部１０
５に出力された本画像データは、画像縮小部１０５にて
縮小処理が施されて色面順次表示型のＥＶＦ画像データ
に加工され、Ｒ成分が抽出されて、色面順次表示型のＥ
ＶＦ表示用のＲ成分画像データに生成される。生成され
たＲ成分画像データは、ＤＭＡチャンネルｃｈ１により
画像縮小部１０５からメモリ１０９に転送されてバッフ
ァ領域１０９Ｒに格納されてＲプレーンが形成される。
図７及び図８に示す如く、この処理（図６）と同様の処
理がメモリ１０９に格納された同じ原画像データに対し
て更に２回（計３回）繰り返されることで、メモリ１０
９の各バッファ領域１０９Ｇ，１０９ＢにそれぞれＧ成
分画像データ及びＢ成分画像データが格納されてＧプレ
ーン及びＢプレーンも形成される。In the color plane sequential display type EVF display state, as shown in FIG. 6, the original image data supplied from the CCD side is temporarily stored in the buffer area 109a in the memory 109 via the memory bus 107 for one screen, for example. Is temporarily stored. The original image data temporarily stored in the memory 109 is D
Image processing unit 1 read by MA channel ch2
03. The original image data transferred to the image processing unit 103 is processed into main image data by the image processing unit 103 and output to the image reducing unit 105. Image reduction unit 10
The main image data output to 5 is subjected to reduction processing in the image reduction unit 105 to be processed into EVF image data of a color plane sequential display type, the R component is extracted, and the E of the color plane sequential display type is extracted.
It is generated as R component image data for VF display. The generated R component image data is transferred from the image reduction unit 105 to the memory 109 by the DMA channel ch1 and stored in the buffer area 109R to form an R plane.
As shown in FIGS. 7 and 8, the same processing as this processing (FIG. 6) is repeated two more times (three times in total) for the same original image data stored in the memory 109, whereby the memory 10
The G component image data and the B component image data are respectively stored in the buffer areas 109G and 109B of 9 to form the G plane and the B plane.
【０００８】この様に、ＣＣＤ側から供給される原画像
データに対して後処理が３回繰り返されることで、メモ
リ１０９内にＲＧＢの各プレーンが生成される。尚、メ
モリ１０９に格納されたＲＧＢの各成分画像データは、
ＲＧＢの各プレーン毎に面順次形式で読み出されてデジ
タルスチルカメラに装備されたＥＶＦ（図示省略）に転
送されて色面順次形式で出力表示される。As described above, the post-processing is repeated three times on the original image data supplied from the CCD side, whereby RGB planes are generated in the memory 109. The RGB component image data stored in the memory 109 is
Each of the RGB planes is read in a frame-sequential format, transferred to an EVF (not shown) equipped in the digital still camera, and output and displayed in a color-plane sequential format.
【０００９】シャッターボタンの押し操作に伴う撮影時
では、図９に示す如く、ＣＣＤ側から供給された原画像
データは、画像処理部１０３に入力され、画像処理部１
０３にて本画像データに加工される。加工された本画像
データは、ＤＭＡチャンネルｃｈ０により画像処理部１
０３からメモリ１０９に転送されてバッファ領域１０９
ｂに格納されると共に画像縮小部１０５に出力される。
画像縮小部１０５に出力された本画像データは、画像縮
小部１０５にて縮小処理が施されてサムネール画像デー
タに加工され、ＤＭＡチャンネルｃｈ１により画像縮小
部１０５からメモリ１０９に転送されてバッファ領域１
０９ｃに格納される。他方、メモリ１０９に格納された
本画像データは、図１０に示す如く、後処理で、ＤＭＡ
チャンネルｃｈ２により読み出されて画像処理部１０３
に転送されて画像処理部１０３を介して画像縮小部１０
５に出力される。画像縮小部１０５に出力された本画像
データは、画像縮小部１０５にて縮小処理が施されて今
度はアフタービュー画像に加工されて、ＤＭＡチャンネ
ルｃｈ１により画像縮小部１０５からメモリ１０９に転
送されてバッファ領域１０９ｄに格納される。At the time of photographing by pressing the shutter button, as shown in FIG. 9, the original image data supplied from the CCD side is input to the image processing unit 103, and the image processing unit 1
At 03, it is processed into main image data. The processed main image data is sent to the image processing unit 1 by the DMA channel ch0.
03 to the memory 109 and the buffer area 109
It is stored in b and is output to the image reducing unit 105.
The main image data output to the image reduction unit 105 is subjected to reduction processing in the image reduction unit 105 to be processed into thumbnail image data, transferred from the image reduction unit 105 to the memory 109 by the DMA channel ch1, and is transferred to the buffer area 1
09c is stored. On the other hand, the main image data stored in the memory 109 is DMA-processed by post-processing as shown in FIG.
The image processing unit 103 read by the channel ch2
Image reduction unit 10 transferred to the image processing unit 103 via the image processing unit 103.
5 is output. The main image data output to the image reduction unit 105 is subjected to reduction processing in the image reduction unit 105, is processed into an after-view image this time, and is transferred from the image reduction unit 105 to the memory 109 by the DMA channel ch1. It is stored in the buffer area 109d.
【００１０】この様に、ＣＣＤ側から供給される原画像
データに対し、まず本画像データ及びサムネール画像デ
ータが生成された後、後処理で、本画像データからアフ
タービュー画像データが生成される。尚、メモリ１０９
に格納された本画像データ，サムネール画像データ及び
アフタービュー画像データは、例えば、読み出されてデ
ジタルスチルカメラに装備されたメモリカード等の記憶
媒体にＤＭＡ転送されて格納される。As described above, after the main image data and the thumbnail image data are generated for the original image data supplied from the CCD side, the after-view image data is generated from the main image data in the post-processing. The memory 109
The main image data, the thumbnail image data, and the after-view image data stored in are read and DMA-transferred and stored in a storage medium such as a memory card equipped in the digital still camera.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上記の
画像処理装置１００では、色面順次表示型のＥＶＦ表示
状態の処理（図６〜図８）では、原画像データから後処
理が３回繰り返されることでメモリ１０９内にＲＧＢの
各プレーンが形成される為、メモリ１０９内にＲＧＢの
各プレーンを準備するのに時間がかかり、ＥＶＦ表示の
フレームレートが低くなる欠点があった。However, in the image processing apparatus 100 described above, in the processing of the EVF display state of the color plane sequential display type (FIGS. 6 to 8), the post-processing is repeated three times from the original image data. As a result, since each RGB plane is formed in the memory 109, it takes time to prepare each RGB plane in the memory 109, and there is a drawback that the frame rate of EVF display becomes low.
【００１２】また、シャッターボタンの押し操作に伴う
撮影の処理（図９，図１０）では、原画像データに対し
て、まず本画像データ及びサムネール画像データが生成
された後、後処理で、本画像データからアフタービュー
画像データが生成される為、１回のシャッターボタンの
押し操作に伴う処理時間が長くなり、次のシャッターチ
ャンスを逃してしまう欠点があった。更に、後処理を行
う分、消費電力がかさむ欠点もあった。Further, in the photographing process (FIGS. 9 and 10) associated with the pressing operation of the shutter button, the main image data and the thumbnail image data are first generated with respect to the original image data, and then the post-processing is performed. Since the after-view image data is generated from the image data, there is a drawback that the processing time required for one pressing operation of the shutter button becomes long and the next photo opportunity is missed. Further, there is a drawback that the power consumption increases due to the post-processing.
【００１３】そこで、この発明の課題は、後処理するこ
となく原画像データからＲＧＢの各プレーン（３つの成
分画像データ）が生成できる画像処理装置及びデジタル
スチルカメラを提供すること、及び、後処理することな
く原画像データから本画像データ，サムネール画像デー
タ及びアフタービュー画像データを生成できる画像処理
装置及びデジタルスチルカメラを提供することにある。Therefore, an object of the present invention is to provide an image processing apparatus and a digital still camera capable of generating RGB planes (three component image data) from original image data without post-processing, and post-processing. An object of the present invention is to provide an image processing apparatus and a digital still camera that can generate main image data, thumbnail image data, and after-view image data from original image data without doing so.
【００１４】[0014]
【課題を解決するための手段】上記課題を解決するため
には、請求項１に記載の画像処理装置は、原画像データ
に画像処理を施して本画像データとして出力する画像処
理手段と、前記画像処理手段から出力される前記本画像
データから第１，第２の縮小画像データを生成する第
１，第２の少なくとも２つの画像縮小手段と、前記画像
処理手段，前記第１及び前記第２の画像縮小手段から出
力される前記本画像データ，前記第１及び前記第２の縮
小画像データを個別に所定のメモリに出力する３つの出
力用の転送チャネルと、を備えるものである。In order to solve the above-mentioned problems, an image processing apparatus according to claim 1 is an image processing means for performing image processing on original image data and outputting it as main image data, At least two first and second image reducing means for generating first and second reduced image data from the main image data output from the image processing means, the image processing means, the first and the second The main image data output from the image reducing means and the first and second reduced image data are individually output to a predetermined memory, and three transfer channels for output are provided.
【００１５】請求項２に記載の画像処理装置は、原画像
データに画像処理を施して本画像データとして出力する
画像処理手段と、前記画像処理手段から出力される前記
本画像データから縮小画像データを生成する画像縮小手
段と、前記画像縮小手段から出力される前記縮小画像デ
ータを３色の成分画像データに分離する分離手段と、前
記分離手段から出力される前記３色の成分画像データを
個別に所定のメモリに出力する３つの出力用の転送チャ
ネルと、を備えるものである。According to another aspect of the image processing apparatus of the present invention, image processing means for subjecting the original image data to image processing and outputting it as main image data, and reduced image data from the main image data output from the image processing means. An image reducing means for generating, a separating means for separating the reduced image data output from the image reducing means into three-color component image data, and the three-color component image data output from the separating means. And three transfer channels for output to a predetermined memory.
【００１６】請求項３に記載の画像処理装置は、原画像
データに画像処理を施して本画像データとして出力する
画像処理手段と、前記画像処理手段から出力される前記
本画像データから第１，第２の少なくとも２つの縮小画
像データを生成する第１，第２の画像縮小手段と、前記
第１又は第２の何れかの画像縮小手段から出力される縮
小画像データを第１，第２及び第３の３色の成分画像デ
ータに分離する分離手段と、第０モード時には、前記画
像処理手段から出力される前記本画像データを選択し、
第１モード時には、前記分離手段から出力される前記第
１の成分画像データを選択する第１のセレクタと、第０
モード時には、前記第１の画像縮小手段から出力される
前記第１の縮小画像データを選択し、第１モード時に
は、前記分離手段から出力される前記第２の成分画像デ
ータを選択する第２のセレクタと、第０モード時には、
前記第２の画像縮小手段から出力される前記第２の縮小
画像データを選択し、第１モード時には、前記分離手段
から出力される前記第３の成分画像データを選択する第
３のセレクタと、前記第１〜第３のセレクタで選択され
た画像データを個別に所定のメモリに出力する３つの出
力用の転送チャネルと、を備えるものである。According to a third aspect of the present invention, there is provided an image processing device which performs image processing on original image data and outputs the image data as main image data, and first and second main image data output from the image processing means. The first and second image reduction means for generating at least two second reduced image data, and the reduced image data output from either the first or second image reduction means are first, second and Separation means for separating the third component image data of three colors and the main image data output from the image processing means in the 0th mode,
In the first mode, a first selector for selecting the first component image data output from the separating means and a zeroth selector.
In the mode, the first reduced image data output from the first image reducing unit is selected, and in the first mode, the second component image data output from the separating unit is selected. In the selector and the 0th mode,
A third selector for selecting the second reduced image data output from the second image reducing means and for selecting the third component image data output from the separating means in the first mode; And three transfer channels for output that individually output the image data selected by the first to third selectors to a predetermined memory.
【００１７】請求項４に記載の画像処理装置は、前記転
送チャンネルは、ＤＭＡチャンネルであるものである。In the image processing apparatus according to the fourth aspect, the transfer channel is a DMA channel.
【００１８】請求項５に記載のデジタルスチルカメラ
は、請求項１又は請求項４に記載の画像処理装置を用い
たデジタルスチルカメラであって、前記第１，前記第２
の縮小画像データはそれぞれ、アフタビュー画像データ
及びサムネール画像データであるものである。A digital still camera according to a fifth aspect is a digital still camera using the image processing apparatus according to the first or fourth aspect, wherein the first and second digital still cameras are provided.
The reduced image data of is the after-view image data and the thumbnail image data, respectively.
【００１９】請求項６に記載のデジタルスチルカメラ
は、請求項２又は請求項４に記載の画像処理装置を用い
たデジタルスチルカメラであって、前記縮小画像データ
は、色面順次表示型のＥＶＦ画像データであるものであ
る。A digital still camera according to a sixth aspect is a digital still camera using the image processing apparatus according to the second or fourth aspect, wherein the reduced image data is a color plane sequential display type EVF. It is image data.
【００２０】請求項７に記載のデジタルスチルカメラ
は、請求項３又は請求項４に記載の画像処理装置を用い
たデジタルスチルカメラであって、前記第１及び前記第
２の縮小画像データはそれぞれ、アフタビュー画像デー
タ，サムネール画像データであり、前記３色の成分画像
データは、色面順次表示型のＥＶＦ画像データであるも
のである。A digital still camera according to a seventh aspect is a digital still camera using the image processing apparatus according to the third or fourth aspect, wherein the first and second reduced image data are respectively. , After-view image data and thumbnail image data, and the three-color component image data is EVF image data of a color plane sequential display type.
【００２１】[0021]
【発明の実施の形態】＜第１の実施の形態＞図１は、本
発明の第１の実施の形態に係る画像処理装置が搭載され
たデジタルスチルカメラの構成概略図である。この実施
の形態は請求項１，４，５に対応する。BEST MODE FOR CARRYING OUT THE INVENTION <First Embodiment> FIG. 1 is a schematic view of the configuration of a digital still camera equipped with an image processing apparatus according to the first embodiment of the present invention. This embodiment corresponds to claims 1, 4, and 5.
【００２２】この実施の形態におけるデジタルスチルカ
メラ１Ａは、図１に示す如く、ＣＣＤ３と、ＣＣＤ３か
ら出力されるアナログ画像信号に相関二重サンプリング
等の処理を施すアナログ信号処理部５と、アナログ信号
処理部５で処理されたアナログ画像信号をデジタル形式
の原画像データ（Raw Image Data）に変換するＡ／Ｄ変
換部７と、Ａ／Ｄ変換部７で変換された原画像データに
画像処理を施す画像処理ブロック９Ａと、画像処理ブロ
ック９Ａで処理された画像データを一時格納するメモリ
１１と、各要素３，５，７，９Ａに動作タイミング用の
クロック信号を供給するタイミングジェネレータ１３
と、メモリカードコントローラ１５と、デジタルスチル
カメラ１Ａの背面に装備された液晶モニタ装置１７と、
メモリバス１９を介して各要素９Ａ，１１，１５，１７
の間のデータ転送を制御するＤＭＡ（ダイレクト・メモ
リ・アクセス）コントローラ２１と、操作部２３からの
操作指令に応じて各要素９Ａ，１３，１５，１７，２１
を統轄するＣＰＵ２５とを備えて主構成される。As shown in FIG. 1, the digital still camera 1A according to this embodiment includes a CCD 3, an analog signal processing section 5 for performing processing such as correlated double sampling on an analog image signal output from the CCD 3, and an analog signal. Image processing is performed on the original image data converted by the A / D conversion unit 7 and the A / D conversion unit 7 which converts the analog image signal processed by the processing unit 5 into original image data (Raw Image Data) in a digital format. An image processing block 9A to be applied, a memory 11 for temporarily storing image data processed by the image processing block 9A, and a timing generator 13 for supplying a clock signal for operation timing to each of the elements 3, 5, 7, 9A.
A memory card controller 15 and a liquid crystal monitor device 17 mounted on the back of the digital still camera 1A,
Each element 9A, 11, 15, 17 via the memory bus 19
A direct memory access (DMA) controller 21 for controlling data transfer between the two elements, and each element 9A, 13, 15, 17, 21 in response to an operation command from the operation unit 23.
And a CPU 25 that controls the above.
【００２３】画像処理ブロック９Ａは、原画像データか
ら本画像データ（Main Image Data）を生成する画像処
理部（画像処理手段）３１と、画像処理部３１から出力
される本画像データに縮小処理を施して例えばＶ２４０
×Ｈ３２０の画像サイズのアフタビュー画像データ（第
１の縮小画像）を生成する第１の画像縮小部（第１の画
像縮小手段）３３Ａと、同じく画像処理部３１から出力
される本画像データに縮小処理を施して例えばＶ１２０
×Ｈ１６０の画像サイズのサムネール画像データ（第２
の縮小画像）を生成する第２の画像縮小部（第２の画像
縮小手段）３５とを備えて主構成される。The image processing block 9A performs an image processing unit (image processing means) 31 for generating main image data (Main Image Data) from original image data, and a reduction process for the main image data output from the image processing unit 31. Apply for example V240
A first image reduction unit (first image reduction unit) 33A for generating after-view image data (first reduced image) having an image size of × H320 and main image data output from the image processing unit 31 as well. After reduction processing, for example, V120
× H160 thumbnail image data of image size (second
And a second image reducing unit (second image reducing means) 35 for generating the reduced image).
【００２４】画像処理部３１は、例えば、画素単位処理
部３９、画素補間・ガンマ処理部４１、色空間変換・色
抑圧処理部４３及び空間フィルタ・コアリング処理部４
５を順に他段接続して構成される。画像処理部３１に入
力された原画像データは、画素単位処理部３９又は画素
補間・ガンマ処理部４１に入力され、パイプライン方式
により、入力された処理部３９又は４１から最後段の処
理部４５まで順に各処理部３９，４１，４３，４５によ
る処理が施されてゆき例えばＹＣｂＣｒ４：２：２形式
の本画像データに仕上げられる。The image processing section 31 is, for example, a pixel unit processing section 39, a pixel interpolation / gamma processing section 41, a color space conversion / color suppression processing section 43, and a spatial filter / coring processing section 4.
5 are sequentially connected to other stages. The original image data input to the image processing unit 31 is input to the pixel unit processing unit 39 or the pixel interpolation / gamma processing unit 41, and the processing unit 45 at the last stage from the input processing unit 39 or 41 is pipelined. The processings by the respective processing units 39, 41, 43, 45 are sequentially performed until the final image data of YCbCr 4: 2: 2 format is finished.
【００２５】尚、画素単位処理部３９では、その入力画
像データに対し、例えば複数フレームに亘って平均化す
る経時的平均化処理や画像中の明暗のムラを補正するシ
ェーディング補正処理等が画素単位で施される。画素補
間・ガンマ処理部４１では、その入力画像データに対
し、各画素毎に不足の色成分を周辺画素を参照して補間
する画素補間処理や、画像のガンマ特性を補正するガン
マ補正処理が施される。色空間変換・色抑圧処理部４３
では、その入力画像データに対し、例えばＲＧＢ色空間
からＹＣｂＣｒ色空間への変換を行う色空間変換処理
や、ホワイトバランスが狂い易い画像中の明部と暗部に
おける発色を抑制する色抑制処理が施される。空間フィ
ルタ・コアリング処理部４５では、その入力画像データ
に対し、画像中の線やエッジの強調やノイズの除去等を
行う空間フィルタリング処理や、主に画像信号の高域成
分を抑圧する非線形処理が施される。In the pixel unit processing unit 39, the input image data is subjected to, for example, a temporal averaging process for averaging over a plurality of frames or a shading correction process for correcting unevenness of brightness and darkness in the image in pixel units. Is given in. In the pixel interpolation / gamma processing unit 41, the input image data is subjected to pixel interpolation processing for interpolating insufficient color components for each pixel by referring to peripheral pixels, and gamma correction processing for correcting the gamma characteristic of the image. To be done. Color space conversion / color suppression processing unit 43
Then, the input image data is subjected to, for example, a color space conversion process for converting from an RGB color space to a YCbCr color space, and a color suppression process for suppressing color development in a bright part and a dark part in an image where white balance is likely to be out of order. To be done. In the spatial filter / coring processing unit 45, the input image data is subjected to a spatial filtering process for emphasizing lines and edges in the image and noise removal, and a non-linear process for mainly suppressing high-frequency components of the image signal. Is applied.
【００２６】ＤＭＡコントローラ２１は、各要素の間の
データ転送を担当するＤＭＡチャンネル（転送チャンネ
ル）ｃｈ０〜ｃｈ５と、各ＤＭＡチャンネルｃｈ０〜ｃ
ｈ５の転送順序を調停する調停回路（図示省略）とを備
えて主構成される。各ＤＭＡチャンネルｃｈ０〜ｃｈ５
が担当するデータ転送の（転送元）→（転送先）は下記
の通りである。The DMA controller 21 has DMA channels (transfer channels) ch0 to ch5 in charge of data transfer between the respective elements and DMA channels ch0 to c.
The main configuration includes an arbitration circuit (not shown) that arbitrates the transfer order of h5. Each DMA channel ch0 to ch5
The (transfer source) → (transfer destination) of the data transfer handled by is as follows.
【００２７】（１）ＤＭＡチャンネルｃｈ０：画像処理
部３１→バッファ領域１１ａ
（２）ＤＭＡチャンネルｃｈ１：第１の画像縮小部３３
Ａ→バッファ領域１１ｂ
（３）ＤＭＡチャンネルｃｈ２：第２の画像縮小部３５
→バッファ領域１１ｃ
（４）ＤＭＡチャンネルｃｈ３：バッファ領域１１ａ，
１１ｃ→メモリカードコントローラ１５
（５）ＤＭＡチャンネルｃｈ４：バッファ領域１１ｂ→
液晶モニタ装置１７
ＣＰＵ２５は、例えば、シャッターボタン２３ａが押し
操作されると、ＤＭＡチャンネルｃｈ０〜ｃｈ４をイネ
ーブルに設定すると共に、ＣＣＤ３の電子シャッタ速度
の制御及びタイミングジェネレータ１３のクロック信号
の制御を行って記録用画像の撮影を実行し、撮影完了
後、ＤＭＡチャンネルｃｈ０〜ｃｈ４のイネーブルを解
除して撮影を終了する。(1) DMA channel ch0: image processing unit 31 → buffer area 11a (2) DMA channel ch1: first image reduction unit 33
A → buffer area 11b (3) DMA channel ch2: second image reduction unit 35
→ buffer area 11c (4) DMA channel ch3: buffer area 11a,
11c → memory card controller 15 (5) DMA channel ch4: buffer area 11b →
When the shutter button 23a is pressed, the CPU 25 sets the DMA channels ch0 to ch4 to be enabled, controls the electronic shutter speed of the CCD 3 and the clock signal of the timing generator 13, for example. The recording image is photographed, and after the photographing is completed, the enable of the DMA channels ch0 to ch4 is released and the photographing is finished.
【００２８】尚、この実施の形態では、画像処理ブロッ
ク９ＡとＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ２とに
より画像処理装置が構成されている。In this embodiment, the image processing block 9A and the DMA channels ch0, ch1 and ch2 constitute an image processing device.
【００２９】次に、このデジタルスチルカメラ１Ａの動
作を説明する。Next, the operation of the digital still camera 1A will be described.
【００３０】シャッターボタン２３ａが押し操作される
と、ＣＰＵ２５によりＤＭＡチャンネルｃｈ０〜ｃｈ４
がイネーブルに設定されると共にＣＣＤ３の電子シャッ
タ速度及びタイミングジェネレータ１３のクロック信号
が制御されて記録用画像の撮影が実行される。この結
果、ＣＣＤ３で取得されたアナログ画像信号は、アナロ
グ信号処理部５及びＡ／Ｄ変換部７を介してデジタル形
式の原画像データに変換されて画像処理部３１に入力さ
れる。入力された原画像データは、画像処理部３１にて
本画像データに加工される。加工された本画像データ
は、ＤＭＡチャンネルｃｈ０により画像処理部３１から
メモリ１１のバッファ領域１１ａに転送されて格納され
ると共に、第１及び第２の画像縮小部３３Ａ，３５に出
力される。第１の画像縮小部３３Ａに出力された本画像
データは、第１の画像縮小部３３Ａにてアフタービュー
画像データに加工された後、ＤＭＡチャンネルｃｈ１に
より第１の画像縮小部３３Ａからメモリ１１のバッファ
領域１１ｂに転送されて格納される。これに併行して、
第２の画像縮小部３５に出力された本画像データは、第
２の画像縮小部３５にてサムネール画像データに加工さ
れた後、ＤＭＡチャンネルｃｈ２により第２の画像縮小
部３５からメモリ１１のバッファ領域１１ｃに転送され
て格納される。この様に、本発明では、本画像データ
（記録用画像データ）の生成に引き続いてアフタービュ
ー画像データ及びサムネール画像データが同時に生成さ
れ、それぞれ個別のＤＭＡチャンネルｃｈ０，ｃｈ１，
ｃｈ２でメモリ１１に転送される。When the shutter button 23a is pressed, the CPU 25 causes the DMA channels ch0 to ch4 to be operated.
Is set to be enabled, the electronic shutter speed of the CCD 3 and the clock signal of the timing generator 13 are controlled, and the recording image is captured. As a result, the analog image signal acquired by the CCD 3 is converted into original image data in digital format via the analog signal processing unit 5 and the A / D conversion unit 7, and is input to the image processing unit 31. The input original image data is processed into main image data by the image processing unit 31. The processed main image data is transferred from the image processing unit 31 to the buffer area 11a of the memory 11 by the DMA channel ch0 and stored therein, and is output to the first and second image reducing units 33A and 35. The main image data output to the first image reducing unit 33A is processed into after-view image data by the first image reducing unit 33A, and then processed by the DMA channel ch1 from the first image reducing unit 33A to the memory 11. It is transferred and stored in the buffer area 11b. In parallel with this,
The main image data output to the second image reduction unit 35 is processed into thumbnail image data by the second image reduction unit 35, and then the second image reduction unit 35 buffers the memory 11 by the DMA channel ch2. It is transferred to and stored in the area 11c. As described above, in the present invention, after-view image data and thumbnail image data are simultaneously generated following the generation of the main image data (recording image data), and the individual DMA channels ch0, ch1, and
It is transferred to the memory 11 on ch2.
【００３１】そして、メモリ１１に格納されたアフター
ビュー画像データは、ＤＭＡチャンネルｃｈ４によりメ
モリ１１から液晶モニタ装置１７に転送されて一定時間
表示出力される。これにより、撮影した画像の内容の確
認が行える。他方、メモリ１１に格納された本画像デー
タ及びサムネール画像データは、ＤＭＡチャンネルｃｈ
３によりメモリ１１からメモリカードコントローラ１５
に転送されてメモリカード１５ａに保存される。これに
より、記録用画像の撮影が完了し、ＣＰＵ２５によりＤ
ＭＡチャンネルｃｈ０〜ｃｈ４がイネーブルが解除され
て撮影が終了する。尚、操作部２３の操作により、従来
同様、メモリカード１５ａに保存したサムネール画像を
液晶モニタ装置１７に一覧表示できることは無論の事で
ある。The after-view image data stored in the memory 11 is transferred from the memory 11 to the liquid crystal monitor device 17 by the DMA channel ch4 and is displayed and output for a certain period of time. Thereby, the content of the captured image can be confirmed. On the other hand, the main image data and the thumbnail image data stored in the memory 11 are DMA channel ch.
3 to the memory card controller 15 from the memory 11
And is stored in the memory card 15a. This completes the shooting of the recording image, and the CPU 25
The MA channels ch0 to ch4 are released from the enabled state, and the photographing ends. It is needless to say that the thumbnail images stored in the memory card 15a can be displayed as a list on the liquid crystal monitor device 17 by operating the operation unit 23 as in the conventional case.
【００３２】以上のように、本実施の形態に係る画像処
理装置（９Ａ，ｃｈ０，ｃｈ１，ｃｈ２）によれば、第
１及び第２の画像縮小部３３Ａ，３５を備えている為、
これら第１及び第２の画像縮小部３３Ａ，３５により、
画像処理部３１による本画像データの生成に引き続いて
アフタービュー画像データ及びサムネール画像データを
同時に生成でき、本画像データ，アフタービュー画像デ
ータ及びサムネール画像データの生成にかかる時間を短
縮できる。また、従来の様に後処理でアフタービュー画
像データを生成しない為、消費電力の軽減が図れる。As described above, since the image processing device (9A, ch0, ch1, ch2) according to the present embodiment includes the first and second image reduction units 33A and 35,
By these first and second image reduction units 33A and 35,
After the main image data is generated by the image processing unit 31, the after-view image data and the thumbnail image data can be simultaneously generated, and the time required for generating the main image data, the after-view image data and the thumbnail image data can be shortened. Further, unlike the conventional case, after-view image data is not generated in post-processing, so that power consumption can be reduced.
【００３３】更に、本実施の形態に係る画像処理装置に
よれば、本画像データ，アフタービュー画像データ及び
サムネール画像データを個別にメモリ１１に転送する３
つの出力用の転送チャネルｃｈ０，ｃｈ１，ｃｈ２（こ
こでＤＭＡチャンネル）を備えている為、これら３つの
転送チャネルｃｈ０〜ｃｈ２を介して一度に本画像デー
タ，アフタービュー画像データ及びサムネール画像デー
タを各処理部３１，３３Ａ，３５からメモリ１１に転送
でき、転送にかかる時間を短縮でき、転送効率の向上が
図れる。また、各転送チャネルｃｈ０〜ｃｈ２はＤＭＡ
チャンネルである為、データ転送の迅速化に寄与でき
る。Furthermore, according to the image processing apparatus of this embodiment, the main image data, the after-view image data and the thumbnail image data are individually transferred to the memory 11.
Since one output transfer channel ch0, ch1, ch2 (here, the DMA channel) is provided, main image data, after-view image data, and thumbnail image data are simultaneously transmitted via these three transfer channels ch0-ch2. The data can be transferred from the processing units 31, 33A, 35 to the memory 11, the time required for the transfer can be shortened, and the transfer efficiency can be improved. Further, each transfer channel ch0 to ch2 is DMA
Since it is a channel, it can contribute to speeding up data transfer.
【００３４】従って、本実施の形態におけるデジタルス
チルカメラ１Ａによれば、原画像データから本画像デー
タ，アフタービュー画像データ及びサムネール画像デー
タを生成してメモリ１１に格納するまでの時間が従来と
比べて短縮できる為、１回のシャッターボタン２３ａの
押し操作に伴う処理時間を短縮できカメラの応答性を向
上でき、次のシャッターボタン２３ａの押し操作が速や
かに行え、シャッタチャンスを逃すことが無くなる。Therefore, according to the digital still camera 1A of the present embodiment, the time required for generating the main image data, the after-view image data and the thumbnail image data from the original image data and storing them in the memory 11 is shorter than that in the conventional case. Therefore, the processing time required for one pressing operation of the shutter button 23a can be shortened, the responsiveness of the camera can be improved, the next pressing operation of the shutter button 23a can be performed quickly, and the shutter chance is not missed.
【００３５】尚、画像処理部３１内に画像縮小部を更に
追加して備えることで、本画像の解像度を変更すること
ができる。The resolution of the main image can be changed by additionally providing an image reduction unit in the image processing unit 31.
【００３６】＜第２の実施の形態＞図２は、本発明の第
２の実施の形態に係る画像処理装置が搭載されたデジタ
ルスチルカメラの構成概略図である。この実施の形態は
請求項２，４，６に対応する。<Second Embodiment> FIG. 2 is a schematic view of the configuration of a digital still camera equipped with an image processing apparatus according to a second embodiment of the present invention. This embodiment corresponds to claims 2, 4, and 6.
【００３７】この実施の形態におけるデジタルスチルカ
メラ１Ｂは、図２に示す如く、ＣＣＤ３と、ＣＣＤ３か
ら出力されるアナログ画像信号に相関二重サンプリング
等の処理を施すアナログ信号処理部５と、アナログ信号
処理部５で処理されたアナログ画像信号をデジタル形式
の原画像データに変換するＡ／Ｄ変換部７と、Ａ／Ｄ変
換部７で変換された原画像データにデジタル画像処理を
施す画像処理ブロック９Ｂと、画像処理ブロック９Ｂで
処理された画像データを一時格納するメモリ１１と、色
面順次表示型のＥＶＦ（電子ビューファインダー）５１
と、メモリ１１からＥＶＦ５１に供給される画像データ
のフレームレートを色面順次表示型のＥＶＦ表示に適し
たフレームレートに変換するディスプレイ信号処理部５
０と、メモリバス１９を介して各要素９Ｂ，１１，５０
との間のデータ転送を制御するＤＭＡコントローラ２１
とを備えて主構成される。尚、図２中、１３は、各要素
３，５，７，９Ｂに動作タイミング用のクロック信号を
供給するタイミングジェネレータであり、５０ａは、デ
ィスプレイ信号処理部５０に内蔵されたフレームレート
変換用のタイミングコントローラである。As shown in FIG. 2, the digital still camera 1B in this embodiment has a CCD 3, an analog signal processing section 5 for performing processing such as correlated double sampling on an analog image signal output from the CCD 3, and an analog signal. An A / D conversion unit 7 for converting the analog image signal processed by the processing unit 5 into original image data in a digital format, and an image processing block for performing digital image processing on the original image data converted by the A / D conversion unit 7. 9B, a memory 11 for temporarily storing the image data processed by the image processing block 9B, and a color plane sequential display type EVF (electronic viewfinder) 51.
And a display signal processing unit 5 for converting the frame rate of the image data supplied from the memory 11 to the EVF 51 into a frame rate suitable for a color plane sequential display type EVF display.
0 and each element 9B, 11, 50 via the memory bus 19.
DMA controller 21 for controlling data transfer to and from
Mainly composed of and. In FIG. 2, 13 is a timing generator that supplies a clock signal for operation timing to each of the elements 3, 5, 7, 9B, and 50a is a frame rate converter built in the display signal processing unit 50. It is a timing controller.
【００３８】画像処理ブロック９Ｂは、原画像データか
ら本画像データを生成する画像処理部（画像処理手段）
３１と、画像処理部３１から出力される本画像データか
ら色面順次表示型のＥＶＦ表示サイズのＥＶＦ画像デー
タ（縮小画像データ）を生成する画像縮小部（画像縮小
手段）３３Ｂとを備えて主構成される。The image processing block 9B is an image processing unit (image processing means) for generating main image data from original image data.
31 and an image reduction unit (image reduction unit) 33B that generates EVF image data (reduced image data) of a color plane sequential display type EVF display size from the main image data output from the image processing unit 31. Composed.
【００３９】画像処理部３１は、第１の実施の形態にお
ける画像処理部３１と同一に構成されており、原画像デ
ータから例えばＹＣｂＣｒ４：２：２形式の本画像デー
タを生成する。The image processing section 31 is configured in the same manner as the image processing section 31 in the first embodiment, and generates, for example, YCbCr 4: 2: 2 format main image data from the original image data.
【００４０】画像縮小部３３Ｂは、画像処理部３１から
の本画像データに縮小処理を施してＥＶＦ画像用データ
を生成する画像縮小部本体３３ａと、画像縮小部本体３
３ａで生成されたＥＶＦ画像用データをＹＣｂＣｒ空間
からＲＧＢ空間に色空間変換してＲＧＢの各成分に分離
して色面順次表示型のＥＶＦ表示用のＲＧＢの各成分画
像データを生成する色空間変換処理部（分離手段）３３
ｂとを備えて主構成される。The image reduction unit 33B performs reduction processing on the main image data from the image processing unit 31 to generate EVF image data, and an image reduction unit main body 3a.
A color space for converting the EVF image data generated in 3a from the YCbCr space to the RGB space and separating the RGB components into RGB component image data for the color plane sequential display type EVF display. Conversion processing unit (separation means) 33
and b.
【００４１】ＤＭＡコントローラ２１は、各要素９Ｂ，
１１，５０の間のデータ転送を担当するＤＭＡチャンネ
ル（転送チャンネル）ｃｈ０〜ｃｈ３と、各ＤＭＡチャ
ンネルｃｈ０〜ｃｈ３の転送順序を調停する調停回路
（図示省略）とを備えて主構成される。各ＤＭＡチャン
ネルｃｈ０〜ｃｈ３が担当するデータ転送の（転送元）
→（転送先）は下記の通りである。The DMA controller 21 includes elements 9B,
The main configuration includes DMA channels (transfer channels) ch0 to ch3 that are in charge of data transfer between 11 and 50, and an arbitration circuit (not shown) that arbitrates the transfer order of each DMA channel ch0 to ch3. Data transfer (transfer source) for each DMA channel ch0 to ch3
→ (Transfer destination) is as follows.
【００４２】（１）ＤＭＡチャンネルｃｈ０：画像縮小
部３３Ｂ→バッファ領域１１Ｒ
（２）ＤＭＡチャンネルｃｈ１：画像縮小部３３Ｂ→バ
ッファ領域１１Ｇ
（３）ＤＭＡチャンネルｃｈ２：画像縮小部３３Ｂ→バ
ッファ領域１１Ｂ
（４）ＤＭＡチャンネルｃｈ３：バッファ領域１１Ｒ，
１１Ｇ，１１Ｂ→ディスプレイ信号処理部５０尚、この
実施の形態では、画像処理ブロック９ＢとＤＭＡチャン
ネルｃｈ０，ｃｈ１，ｃｈ２とにより画像処理装置が構
成されている。(1) DMA channel ch0: image reducing section 33B → buffer area 11R (2) DMA channel ch1: image reducing section 33B → buffer area 11G (3) DMA channel ch2: image reducing section 33B → buffer area 11B (4) ) DMA channel ch3: buffer area 11R,
11G, 11B-> display signal processing unit 50 In this embodiment, the image processing block 9B and the DMA channels ch0, ch1, ch2 constitute an image processing device.
【００４３】次に、このデジタルスチルカメラ１Ｂの動
作を説明する。Next, the operation of the digital still camera 1B will be described.
【００４４】ＣＣＤ３で取得されたアナログ画像信号
は、アナログ信号処理部５，Ａ／Ｄ変換部７，画像処理
部３１を介して例えばＹＣｂＣｒ４：２：２形式の本画
像データに加工されて画像縮小部３３Ｂに出力される。
画像縮小部３３Ｂに出力された本画像データは、画像縮
小部３３Ｂにて、ＥＶＦ画像用データに加工され、ＲＧ
Ｂの各色成分に分離されて、ＥＶＦ表示用のＲＧＢの各
成分画像データに生成される。生成されたＲＧＢの各成
分画像データはそれぞれ、ＤＭＡチャンネルｃｈ０，ｃ
ｈ１，ｃｈ２により個別に画像縮小部３３Ｂからメモリ
１１のバッファ領域１１Ｒ，１１Ｇ，１１Ｂに転送され
格納されて、ＲＧＢの各プレーンが形成される。この様
に、本発明では、色面順次表示型のＥＶＦ表示用のＲＧ
Ｂの各成分画像データは同時に生成され、それぞれ、個
別のＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ２により一
度にメモリ１１に転送され格納される。そして、メモリ
１０９に格納されたＲＧＢの各成分画像データは、ＤＭ
Ａチャンネルｃｈ３によりＲプレーン，Ｇプレーン，Ｂ
プレーンの順で面順次形式で読み出されてディスプレイ
信号処理装置５０に転送される。The analog image signal acquired by the CCD 3 is processed into, for example, YCbCr 4: 2: 2 format main image data through the analog signal processing unit 5, the A / D conversion unit 7, and the image processing unit 31, and the image is reduced. It is output to the unit 33B.
The main image data output to the image reducing unit 33B is processed into EVF image data by the image reducing unit 33B, and RG
It is separated into B color components and is generated into RGB component image data for EVF display. The generated RGB component image data are respectively assigned to the DMA channels ch0 and c.
By h1 and ch2, they are individually transferred from the image reducing unit 33B to the buffer areas 11R, 11G, and 11B of the memory 11 and stored therein to form RGB planes. As described above, according to the present invention, the RG for the EVF display of the color plane sequential display type.
Each component image data of B is generated at the same time, and transferred and stored in the memory 11 at once by the individual DMA channels ch0, ch1, and ch2. The RGB component image data stored in the memory 109 is DM
R plane, G plane, B by A channel ch3
The data is read out in the plane sequential order in the plane order and transferred to the display signal processing device 50.
【００４５】より詳細には、メモリ１１へのＲＧＢの各
成分画像データの格納及びメモリ１１からのＲＧＢの各
成分画像データの読み出しは、図３の様に行われる。つ
まり、実際には、メモリ１１内の各バッファ領域１１Ｒ
（１１Ｇ，１１Ｂ）はそれぞれ、ともに１プレーンサイ
ズの第１のバッファ領域１１Ｒ1（１１Ｇ1，１１Ｂ1）
と第２のバッファ領域１１Ｒ2（１１Ｇ2，１１Ｂ2）と
から構成されており、各第１のバッファ領域１１Ｒ1，
１１Ｇ1，１１Ｂ1同士、各第２のバッファ領域１１
Ｒ2，１１Ｇ2，１１Ｂ2同士はそれぞれ集められて例え
ばＲＧＢの順に配列されている。そして、３つのＤＭＡ
チャンネルｃｈ０，ｃｈ１，ｃｈ２により画像縮小部３
３Ｂからメモリ１１に個別に転送されたＲＧＢの各成分
画像データは、第１のバッファ領域１１Ｒ1，１１Ｇ1，
１１Ｂ1側、第２のバッファ領域１１Ｒ2，１１Ｇ2，１
１Ｂ2側に交互に格納されて交互にＲＧＢの各プレーン
のセットが形成される。そして、一方のバッファ領域側
にＲＧＢの各成分画像データが格納される間に、他方の
格納済みのバッファ領域側からＲＧＢの各成分画像デー
タがＤＭＡチャンネルｃｈ３によりＲプレーン，Ｇプレ
ーン，Ｂプレーンの順で面順次形式で読み出されてディ
スプレイ信号処理装置５０に転送される。More specifically, the storage of the RGB component image data in the memory 11 and the reading of the RGB component image data from the memory 11 are performed as shown in FIG. That is, in reality, each buffer area 11R in the memory 11 is
Each of (11G, 11B) is a first buffer area 11R 1 (11G 1 , 11B 1 ) having a size of one plane.
And the second buffer area 11R 2 (11G 2 , 11B 2 ), each of the first buffer areas 11R 1 ,
11G 1 and 11B 1 , each second buffer area 11
The R 2 , 11G 2 , and 11B 2 are collected and arranged, for example, in the order of RGB. And three DMAs
Image reduction unit 3 by channels ch0, ch1, ch2
The RGB component image data individually transferred from the 3B to the memory 11 are stored in the first buffer areas 11R 1 , 11G 1 ,
11B 1 side, second buffer area 11R 2 , 11G 2 , 1
The sets of RGB planes are alternately stored in the 1B 2 side and are alternately formed. Then, while the RGB component image data is stored in one buffer area side, the RGB component image data is stored in the R plane, G plane, and B plane from the other stored buffer area side by the DMA channel ch3. The signals are sequentially read in a frame sequential format and transferred to the display signal processing device 50.
【００４６】この様に、第１及び第２のバッファ領域１
１Ｒ1〜１１Ｂ1，１１Ｒ2〜１１Ｂ2に交互にＲＧＢの各
成分画像データを格納して交互にＲＧＢの各プレーンを
形成しつつ反交互にＲＧＢの各プレーンを読み出すこと
で、読み出し途中に次のＲＧＢの各成分画像データが上
書き格納されることが防止されて画像の混じり合いが防
止され、これにより色面順次表示型のＥＶＦ表示におい
て所謂「色ズレ」や「位置ズレ」の現象が防止される。
また、第１のバッファ領域１１Ｒ1〜１１Ｂ1同士、第２
のバッファ領域１１Ｒ2〜１１Ｂ2同士をそれぞれＲＧＢ
の順（即ち読出順）に集めて配列することで、ＲＧＢの
各プレーンをＲプレーン，Ｇプレーン，Ｂプレーンの順
にスムーズに読み出せる。Thus, the first and second buffer areas 1
By storing the RGB component image data in 1R 1 to 11B 1 and 11R 2 to 11B 2 alternately and forming the RGB planes alternately, the RGB planes are read anti-alternately. Each of the RGB component image data is prevented from being overwritten and stored, so that image mixing is prevented, thereby preventing so-called "color shift" or "position shift" phenomenon in the color plane sequential display type EVF display. To be done.
In addition, the first buffer areas 11R 1 to 11B 1 are connected to each other, and the second
Of the buffer areas 11R 2 to 11B 2 of
The RGB planes can be smoothly read in the order of R plane, G plane, and B plane by collecting and arranging them in the order of (i.e., reading order).
【００４７】尚、図３中のスイッチＳ１，Ｓ２は、第１
及び第２のバッファ領域１１Ｒ1〜１１Ｂ1，１１Ｒ2〜
１１Ｂ2へのＲＧＢの各成分画像データの交互格納及び
反交互読み出しの処理動作をイメージ的に図示したもの
である。The switches S1 and S2 in FIG.
And the second buffer areas 11R 1 to 11B 1 and 11R 2
11B is an image diagram showing a processing operation of alternately storing and anti-alteringly reading each component image data of RGB in 11B 2 .
【００４８】そして、ディスプレイ信号処理装置５０に
転送されたＲＧＢの各成分画像データは、色面順次表示
型のＥＶＦ表示用のフレームレートに変換されてＲプレ
ーン，Ｇプレーン，Ｂプレーンの順で色面順次でＥＶＦ
５１に出力されて動画表示される。Then, the RGB component image data transferred to the display signal processing device 50 is converted into a color plane sequential display type frame rate for EVF display, and the R plane, the G plane, and the B plane are colored in this order. EVF in frame order
It is output to 51 and a moving image is displayed.
【００４９】以上のように、本実施の形態に係る画像処
理装置（９Ｂ，ｃｈ０，ｃｈ１，ｃｈ２）によれば、３
つの転送チャネルｃｈ０，ｃｈ１，ｃｈ２（ここでＤＭ
Ａチャンネル）を備え、これら３つの転送チャネルｃｈ
０〜ｃｈ２により、画像縮小部３３Ｂで分離したＲＧＢ
の各成分画像データをそれぞれ個別にメモリ１１に転送
する為、一度にＲＧＢの各成分画像データをメモリ１１
に転送できて一度にＥＶＦ用のＲＧＢの各プレーンを形
成でき、ＲＧＢの各プレーンの準備にかかる時間を短縮
できる。また、各転送チャネルｃｈ０〜ｃｈ２はＤＭＡ
チャンネルである為、データ転送の迅速化が図れ、更な
るＲＧＢの各プレーンの準備の時短が図れる。また、従
来と比べて後処理を全く行わないので、消費電力を軽減
できる。As described above, according to the image processing apparatus (9B, ch0, ch1, ch2) according to the present embodiment, 3
Two transfer channels ch0, ch1, ch2 (here DM
A channel) and these three transfer channels ch
RGB separated by the image reduction unit 33B by 0 to ch2
Each component image data of RGB is individually transferred to the memory 11, so that each component image data of RGB is stored in the memory 11 at once.
And the RGB planes for EVF can be formed at one time, and the time required to prepare each RGB plane can be shortened. Further, each transfer channel ch0 to ch2 is DMA
Since it is a channel, it is possible to speed up data transfer and further reduce the time required for preparation of each RGB plane. Further, since no post-processing is performed as compared with the conventional case, power consumption can be reduced.
【００５０】従って、本実施の形態におけるデジタルス
チルカメラ１Ｂによれば、原画像データからメモリ１１
内に色面順次表示型のＥＶＦ用のＲＧＢの各プレーンを
準備する時間が短縮される為、ＥＶＦ表示のフレームレ
ートが向上できる。また、消費電力の軽減も図れる。Therefore, according to the digital still camera 1B of this embodiment, the original image data is stored in the memory 11
Since the time for preparing each RGB plane for the EVF of the color plane sequential display type is shortened, the frame rate of the EVF display can be improved. Also, power consumption can be reduced.
【００５１】＜第３の実施の形態＞図４は、本発明の第
３の実施の形態に係る画像処理装置が搭載されたデジタ
ルスチルカメラの構成概略図である。この実施の形態は
請求項３，４，７に対応する。<Third Embodiment> FIG. 4 is a schematic view of the configuration of a digital still camera equipped with an image processing apparatus according to the third embodiment of the present invention. This embodiment corresponds to claims 3, 4, and 7.
【００５２】この実施の形態におけるデジタルスチルカ
メラ１Ｃは、第１及び第２の実施の形態におけるデジタ
ルスチルカメラ１Ａ，１Ｂを組み合わせたものであり、
色面順次表示型のＥＶＦ表示状態（第１モード）では、
デジタルスチルカメラ１Ｂと同じ処理動作に切替わり、
シャッターボタン２３ａの押し操作に伴う撮影時（第０
モード）には、デジタルスチルカメラ１Ａと同じ処理動
作に切替わるように構成される。以下、図４に基づき、
デジタルスチルカメラ１Ａ，１Ｂと共通する部分は同一
符号を付して説明を省略して異なる部分のみを説明す
る。A digital still camera 1C according to this embodiment is a combination of the digital still cameras 1A and 1B according to the first and second embodiments.
In the EVF display state (first mode) of the color plane sequential display type,
Switching to the same processing operation as the digital still camera 1B,
At the time of shooting with the operation of pressing the shutter button 23a (0th
Mode) is configured to switch to the same processing operation as that of the digital still camera 1A. Below, based on FIG.
The same parts as those of the digital still cameras 1A and 1B are designated by the same reference numerals, and the description thereof will be omitted. Only different parts will be described.
【００５３】画像処理ブロック９Ｃは、画像処理部（画
像処理手段）３１と、第１の画像縮小部３３Ｃと，第２
の画像縮小部（第２の画像縮小手段）３５と、第１〜第
３のセレクタ５３，５５，５７と、レジスタ５９とを備
えて主構成される。The image processing block 9C includes an image processing section (image processing means) 31, a first image reduction section 33C, and a second image reduction section 33C.
The image reducing section (second image reducing means) 35, first to third selectors 53, 55 and 57, and a register 59 are mainly configured.
【００５４】画像処理部３１及び第２の画像縮小部３５
はそれぞれ、第１の実施の形態における画像処理部３１
及び第２の画像縮小部３５と同一に構成される。ここで
は、画像処理部３１で生成された本画像データは、第１
のセレクタ５３，第１及び第２の画像縮小部３３Ｃ，３
５に出力される。また、第２の画像縮小部３５で生成さ
れたサムネール画像データ（第２の縮小画像データ）
は、第３のセレクタ５７に出力される。The image processing unit 31 and the second image reduction unit 35
Are respectively the image processing units 31 in the first embodiment.
And the second image reducing unit 35. Here, the main image data generated by the image processing unit 31 is the first image data.
Selector 53, first and second image reduction units 33C, 3
5 is output. Also, the thumbnail image data (second reduced image data) generated by the second image reducing unit 35.
Is output to the third selector 57.
【００５５】第１の画像縮小部３３Ｃは、第１の実施の
形態における第１の画像縮小部３３Ａと第２の実施の形
態における画像縮小部３３Ｂとを組み合わせたものであ
り、画像縮小部本体（第１及び第３の画像縮小手段）３
３ａと、色空間変換処理部（分離手段）３３ｂとを備え
て構成される。The first image reducing unit 33C is a combination of the first image reducing unit 33A in the first embodiment and the image reducing unit 33B in the second embodiment. (First and third image reducing means) 3
3a and a color space conversion processing section (separation means) 33b.
【００５６】画像縮小部本体３３ａは、ＣＰＵ２５の制
御により、色面順次表示型のＥＶＦ表示状態では、画像
処理部３１からの本画像データを縮小処理してＥＶＦ画
像用データ（第３の縮小画像データ）を生成して色空間
変換処理部３３ｂに出力し、シャッターボタン２３ａの
押し操作に伴う撮影時には、画像処理部３１からの本画
像データを縮小処理してアフタービュー画像データ（第
１の縮小画像データ）を生成して第２のセレクタに出力
する。１つの画像縮小部本体３３ａで、色面順次表示型
のＥＶＦ画像用データとアフタービュー画像データとを
選択的に生成させるこで、回路の小型化が図られてい
る。Under the control of the CPU 25, the image reduction unit main body 33a performs reduction processing on the main image data from the image processing unit 31 in the EVF display state of the color plane sequential display type to generate EVF image data (third reduced image). Data) is generated and output to the color space conversion processing unit 33b, and at the time of shooting accompanying the pressing operation of the shutter button 23a, the main image data from the image processing unit 31 is subjected to reduction processing and after-view image data (first reduction processing). Image data) and outputs it to the second selector. The circuit is downsized by selectively generating the EVF image data of the color plane sequential display type and the after-view image data in one image reduction unit main body 33a.
【００５７】色空間変換処理部３３ｂは、第２の実施の
形態における色空間変換処理部３３ｂと同一に構成され
る。ここでは、色空間変換処理部３３ｂで生成されたＲ
ＧＢの各成分画像データはそれぞれ、第１，第２，第３
のセレクタ５３，５５，５７に出力される。The color space conversion processing unit 33b has the same configuration as the color space conversion processing unit 33b in the second embodiment. Here, R generated by the color space conversion processing unit 33b
Each component image data of GB is respectively the first, second, third
Is output to the selectors 53, 55, 57 of the.
【００５８】レジスタ５９は、ＣＰＵ２５の制御によ
り、色面順次表示型のＥＶＦ表示状態では、そのフラグ
を「１」に設定し、シャッターボタン２３ａの押し操作
に伴う撮影時には、そのフラグを「０」に設定する。Under the control of the CPU 25, the register 59 sets the flag to "1" in the EVF display state of the color plane sequential display type, and sets the flag to "0" at the time of photographing accompanying the pressing operation of the shutter button 23a. Set to.
【００５９】第１のセレクタ５３は、レジスタ５９のフ
ラグが「０」の場合（撮影時）は、画像処理部３１から
の本画像データを選択して出力し、レジスタ５９のフラ
グが「１」の場合（色面順次表示型のＥＶＦ表示状態）
は、色空間変換処理部３３ｂからのＲ成分画像データを
選択して出力する。When the flag of the register 59 is "0" (during photographing), the first selector 53 selects and outputs the main image data from the image processing section 31, and the flag of the register 59 is "1". In case of (color surface sequential display type EVF display state)
Selects and outputs the R component image data from the color space conversion processing unit 33b.
【００６０】第２のセレクタ５５は、レジスタ５９のフ
ラグが「０」の場合（撮影時）は、画像縮小部本体３３
ａからのアフタービュー画像データを選択して出力し、
レジスタ５９のフラグが「１」の場合（色面順次表示型
のＥＶＦ表示状態）は、色空間変換処理部３３ｂからの
Ｇ成分画像データを選択して出力する。The second selector 55, when the flag of the register 59 is "0" (at the time of photographing), the image reducing unit main body 33.
Select and output the after-view image data from a.
When the flag of the register 59 is "1" (EVF display state of color plane sequential display type), the G component image data from the color space conversion processing unit 33b is selected and output.
【００６１】第３のセレクタ５７は、レジスタ５９のフ
ラグが「０」の場合（撮影時）は、第２の画像縮小部３
５からのサムネール画像データを選択して出力し、レジ
スタ５９のフラグが「１」の場合（色面順次表示型のＥ
ＶＦ表示状態）は、色空間変換処理部３３ｂからのＢ成
分画像データを選択して出力する。The third selector 57, when the flag of the register 59 is "0" (at the time of photographing), the second image reduction unit 3
When the thumbnail image data from 5 is selected and output, and the flag of the register 59 is "1" (color plane sequential display type E
In the VF display state), the B component image data from the color space conversion processing unit 33b is selected and output.
【００６２】ＤＭＡコントローラ２１は、第１及び第２
の実施の形態の場合と同様、各要素間のデータ転送を担
当するＤＭＡチャンネル（転送チャンネル）ｃｈ０〜ｃ
ｈ５と、各ＤＭＡチャンネルｃｈ０〜ｃｈ３の転送順序
を調停する調停回路（図示省略）とを備えて主構成され
る。各ＤＭＡチャンネルｃｈ０〜ｃｈ５が担当するデー
タ転送の（転送元）→（転送先）は下記の通りである。The DMA controller 21 has the first and second
As in the case of the above embodiment, DMA channels (transfer channels) ch0 to c that are in charge of data transfer between the respective elements.
The main configuration includes h5 and an arbitration circuit (not shown) that arbitrates the transfer order of each of the DMA channels ch0 to ch3. The (transfer source) → (transfer destination) of the data transfer in charge of each of the DMA channels ch0 to ch5 is as follows.
【００６３】（１）ＤＭＡチャンネルｃｈ０：
第１のセレクタ５３→バッファ領域１１ａ（撮影時）
第１のセレクタ５３→バッファ領域１１Ｒ（色面順次表
示型のＥＶＦ表示状態）
（２）ＤＭＡチャンネルｃｈ１：
第１のセレクタ５５→バッファ領域１１ｂ（撮影時）
第１のセレクタ５５→バッファ領域１１Ｇ（色面順次表
示型のＥＶＦ表示状態）
（３）ＤＭＡチャンネルｃｈ２：
第１のセレクタ５７→バッファ領域１１ｃ（撮影時）
第１のセレクタ５７→バッファ領域１１Ｂ（色面順次表
示型のＥＶＦ表示状態）
（４）ＤＭＡチャンネルｃｈ３：
バッファ領域１１ａ，１１ｃ→メモリカードコントロー
ラ１５
（５）ＤＭＡチャンネルｃｈ４：
バッファ領域１１ｂ→液晶モニタ装置１７
（６）ＤＭＡチャンネルｃｈ５：
バッファ領域１１Ｒ，１１Ｇ，１１Ｂ→ディスプレイ信
号処理部５０
尚、ＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ２は、ＣＰ
Ｕ２５の制御により、上記の通り、色面順次表示型のＥ
ＶＦ表示状態又はシャッターボタン２３ａの押し操作に
伴う撮影時に応じて転送先が（色面順次表示型のＥＶＦ
表示状態）側又は（撮影時）側に切り替えられる。(1) DMA channel ch0: first selector 53 → buffer area 11a (at the time of photographing) first selector 53 → buffer area 11R (color surface sequential display type EVF display state) (2) DMA channel ch1: First selector 55 → buffer area 11b (at the time of shooting) First selector 55 → buffer area 11G (color surface sequential display type EVF display state) (3) DMA channel ch2: first selector 57 → buffer area 11c ( (When shooting) First selector 57 → buffer area 11B (color surface sequential display type EVF display state) (4) DMA channel ch3: buffer areas 11a and 11c → memory card controller 15 (5) DMA channel ch4: buffer area 11b → LCD monitor 17 (6) DMA channel ch5: buffer area 11R, 11G, 11B → the display signal processing unit 50 noted, DMA channels ch0, ch1, ch2 is, CP
Under the control of U25, as described above, the color surface sequential display type E
Depending on the VF display state or when shooting is performed by pressing the shutter button 23a, the transfer destination is (color plane sequential display type EVF
It can be switched to the (display state) side or the (during shooting) side.
【００６４】ＣＰＵ２５は、シャッターボタン２３ａの
押し操作の有（撮影時）／無（色面順次表示型のＥＶＦ
表示状態）に応じて、上記した画像縮小部本体３３Ａの
処理内容の切り替え、レジスタ５９のフラグの切り替え
及びＤＭＡチャンネルｃｈ０〜ｃｈ２の転送先の切り替
えを行う他、ＤＭＡチャンネルｃｈ０〜ｃｈ４に対する
イネーブルの設定／解除や、ＣＣＤ３の電子シャッタ速
度の制御及びタイミングジェネレータ１３のクロック信
号の制御を行うことで、シャッターボタン２３ａが押し
操作されると記録用画像の撮影を実行し、シャッターボ
タン２３ａが押し操作され無い状態では色面順次表示型
のＥＶＦ表示を実行する。The CPU 25 controls whether the shutter button 23a is pressed (at the time of photographing) or not (at the time of color plane sequential display type EVF).
In accordance with the display state), the processing contents of the image reducing unit main body 33A are switched, the flags of the register 59 are switched, the transfer destinations of the DMA channels ch0 to ch2 are switched, and the enable setting for the DMA channels ch0 to ch4 is performed. / Release, control of the electronic shutter speed of the CCD 3 and control of the clock signal of the timing generator 13 so that when the shutter button 23a is pressed, a recording image is taken and the shutter button 23a is pressed. In the absence, the EVF display of the color plane sequential display type is executed.
【００６５】尚、この実施の形態では、画像処理ブロッ
ク９ＣとＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ２とに
より画像処理装置が構成されている。In this embodiment, the image processing block 9C and the DMA channels ch0, ch1 and ch2 constitute an image processing device.
【００６６】次に、このデジタルスチルカメラ１Ｃの動
作を説明する。Next, the operation of the digital still camera 1C will be described.
【００６７】シャッターボタン２３ａが押し操作され無
い状態では、ＣＰＵ２５により、ＤＭＡチャンネルｃｈ
０〜ｃｈ２，ｃｈ５がイネーブルに設定されると共に、
ＤＭＡチャンネルｃｈ０〜ｃｈ２の転送先、画像縮小部
本体３３Ａの処理内容及びレジスタ５９のフラグが色面
順次表示型のＥＶＦ表示状態側の設定（フラグの場合は
「１」）に切り替えられて、ＥＶＦ表示が実行される。When the shutter button 23a is not pressed, the CPU 25 causes the DMA channel ch
0 to ch2 and ch5 are enabled and
The transfer destinations of the DMA channels ch0 to ch2, the processing contents of the image reducing unit main body 33A and the flag of the register 59 are switched to the setting of the EVF display state side of the color plane sequential display type (“1” in the case of a flag), and the EVF is changed. The display is executed.
【００６８】この結果、画像縮小部本体３３ａでは、画
像処理部３１から出力される本画像データからＥＶＦ画
像用データが生成されて色空間変換処理部３３ｂに出力
される。色空間変換処理部３３ｂに出力されたＥＶＦ画
像用データは、色空間変換処理部３３ｂにてＲＧＢ空間
に変換されてＲＧＢの各色成分画像データに分離され、
それぞれ、第１，第２，第３のセレクタ５３，５５，５
７に出力される。第１，第２，第３のセレクタ５３，５
５，５７に出力されたＲＧＢの各色成分画像データはそ
れぞれ、第１，第２，第３のセレクタ５３，５５，５７
に選択されて出力され、ＤＭＡチャンネルｃｈ０，ｃｈ
１，ｃｈ２により第１，第２，第３のセレクタ５３，５
５，５７からメモリ１１のバッファ領域１１Ｒ，１１
Ｇ，１１Ｂに個別に転送され格納されて、ＲＧＢの各プ
レーンが形成される。即ち、第２の実施の形態の場合
（図２参照）と同様に、色面順次表示型のＥＶＦ表示用
のＲＧＢの各成分画像データは同時に生成され、それぞ
れ、個別のＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ２に
より一度にメモリ１１に転送され格納される。As a result, in the image reduction unit main body 33a, EVF image data is generated from the main image data output from the image processing unit 31 and output to the color space conversion processing unit 33b. The EVF image data output to the color space conversion processing unit 33b is converted into RGB space by the color space conversion processing unit 33b and separated into RGB color component image data.
The first, second and third selectors 53, 55 and 5 respectively
7 is output. First, second and third selectors 53, 5
The RGB color component image data output to the output terminals 5 and 57 are respectively the first, second and third selectors 53, 55 and 57.
Are selected and output to DMA channels ch0 and ch
1st, 2nd and 3rd selectors 53, 5 by ch2
5,57 to buffer areas 11R and 11 of the memory 11
Each of the RGB planes is formed by being individually transferred to and stored in the G and 11B. That is, as in the case of the second embodiment (see FIG. 2), RGB component image data for EVF display of the color plane sequential display type are simultaneously generated, and each of the individual DMA channels ch0, ch1, and It is transferred to and stored in the memory 11 at once by ch2.
【００６９】そして、メモリ１１に格納されたＲＧＢの
各成分画像データは、第２の実施の形態の場合と同様
に、ＤＭＡチャンネルｃｈ５によりＲプレーン，Ｇプレ
ーン，Ｂプレーンの順で面順次形式で順次読み出されて
ディスプレイ信号処理装置５０に転送され、ディスプレ
イ信号処理装置５０から色面順次表示型のＥＶＦ５１に
色面順次形式で出力されて動画表示される。この様に、
デジタルスチルカメラ１Ｂと同じ色面順次表示型のＥＶ
Ｆ表示の処理動作が行われる。The RGB component image data stored in the memory 11 are in the frame sequential format in the order of R plane, G plane, and B plane by the DMA channel ch5 as in the case of the second embodiment. The signals are sequentially read out and transferred to the display signal processing device 50, and are output from the display signal processing device 50 to the EVF 51 of the color plane sequential display type in the color plane sequential format to display a moving image. Like this
EV of the same color plane sequential display type as the digital still camera 1B
The processing operation of F display is performed.
【００７０】尚、メモリ１１へのＲＧＢの各成分画像デ
ータの格納及びメモリ１１からのＲＧＢの各成分画像デ
ータの読み出しは、第２の実施の形態の場合（図３参
照）と同様に、交互格納及び反交互読み出しされてい
る。The storage of the RGB component image data in the memory 11 and the reading of the RGB component image data from the memory 11 are performed alternately as in the case of the second embodiment (see FIG. 3). Stored and anti-alternately read.
【００７１】他方、シャッターボタン２３ａが押し操作
されると、ＣＰＵ２５により、ＤＭＡチャンネルｃｈ０
〜ｃｈ４がイネーブルに設定され、ＤＭＡチャンネルｃ
ｈ０〜ｃｈ２の転送先、画像縮小部本体３３Ａの処理内
容及びレジスタ５９のフラグが撮影時側の設定（フラグ
の場合は「０」）に切り替えられて、記録用画像の撮影
が実行される。On the other hand, when the shutter button 23a is pressed, the CPU 25 causes the DMA channel ch0
~ Ch4 is enabled and DMA channel c
The transfer destinations of h0 to ch2, the processing contents of the image reducing unit main body 33A and the flag of the register 59 are switched to the setting at the time of shooting (“0” in the case of a flag), and the shooting of the image for recording is executed.
【００７２】この結果、画像処理部３１で生成された本
画像データは、第１のセレクタ５３、第１及び第２の画
像縮小部３３Ｃ，３５に出力される。第１の画像縮小部
３３Ｃに出力された本画像データは、画像縮小部本体３
３ａにてアフタービュー画像データに生成されて第２の
セレクタ５５に出力される。第２の画像縮小部３５に出
力された本画像データは、サムネール画像データに生成
されて第３のセレクタ５７に出力される。そして、第
１，第２，第３のセレクタ５３，５５，５７に出力され
た本画像データ、アフタービュー画像データ、サムネー
ル画像データはそれぞれ、第１，第２，第３のセレクタ
５３，５５，５７に選択されて出力され、ＤＭＡチャン
ネルｃｈ０，ｃｈ１，ｃｈ２により第１，第２，第３の
セレクタ５３，５５，５７からメモリ１１のバッファ領
域１１ａ，１１ｂ，１１ｃに個別に転送されて格納され
る。即ち、第１の実施の形態の場合（図１参照）と同様
に、本画像データの生成に引き続いてアフタービュー画
像データ及びサムネール画像データが同時に生成され、
それぞれ個別のＤＭＡチャンネルｃｈ０，ｃｈ１，ｃｈ
２により一度にメモリ１１に転送される。As a result, the main image data generated by the image processing unit 31 is output to the first selector 53 and the first and second image reduction units 33C and 35. The main image data output to the first image reducing unit 33C is the main image reducing unit 3
After-view image data is generated at 3a and output to the second selector 55. The main image data output to the second image reduction unit 35 is generated as thumbnail image data and output to the third selector 57. Then, the main image data, the after-view image data, and the thumbnail image data output to the first, second, and third selectors 53, 55, and 57 are respectively the first, second, and third selectors 53, 55, and 57 is selected and output, and individually transferred to and stored in the buffer areas 11a, 11b and 11c of the memory 11 from the first, second and third selectors 53, 55 and 57 by the DMA channels ch0, ch1 and ch2. It That is, as in the case of the first embodiment (see FIG. 1), after-view image data and thumbnail image data are simultaneously generated subsequent to the generation of main image data,
Each individual DMA channel ch0, ch1, ch
2 is transferred to the memory 11 at once.
【００７３】そして、第１の実施の形態の場合と同様
に、メモリ１１に格納されたアフタービュー画像データ
は、ＤＭＡチャンネルｃｈ４によりメモリ１１から液晶
モニタ装置１７に転送されて一定時間表示出力され、メ
モリ１１に格納された本画像データ及びサムネール画像
データは、ＤＭＡチャンネルｃｈ３によりメモリ１１か
らメモリカード１５ａに転送されて保存される。この様
に、デジタルスチルカメラ１Ａと同じ撮影時の処理動作
が行われる。Then, as in the case of the first embodiment, the after-view image data stored in the memory 11 is transferred from the memory 11 to the liquid crystal monitor device 17 by the DMA channel ch4 and is displayed and output for a certain period of time. The main image data and the thumbnail image data stored in the memory 11 are transferred from the memory 11 to the memory card 15a by the DMA channel ch3 and stored therein. In this way, the same processing operation at the time of shooting as the digital still camera 1A is performed.
【００７４】以上のように、本実施の形態に係る画像処
理装置（９Ｃ，ｃｈ０，ｃｈ１，ｃｈ２）によれば、第
１及び第２の画像縮小部３３Ｃ，３５により、第１の実
施の形態に係る画像処理装置（９Ａ，ｃｈ０，ｃｈ１，
ｃｈ２）と同様に、画像処理部３１による本画像データ
の生成に引き続いてアフタービュー画像データ及びサム
ネール画像データを同時に生成でき、それら３つの画像
データを３つの出力用の転送チャンネル（ここではＤＭ
Ａチャンネル）ｃｈ０，ｃｈ１，ｃｈ２により個別にメ
モリ１１に転送できる為、第１の実施の形態に係る画像
処理装置と同様の効果を奏することができると共に、第
１の画像縮小部３３Ｃにより、第２の実施の形態に係る
画像処理装置と同様に、色面順次表示型のＥＶＦ表示用
のＲＧＢの各成分画像データを同時に生成でき、これら
３つの画像データを３つの出力用の転送チャンネルｃｈ
０，ｃｈ１，ｃｈ２により個別にメモリに転送できる
為、第２の実施の形態に係る画像処理装置と同様の効果
も奏する。As described above, according to the image processing apparatus (9C, ch0, ch1, ch2) of the present embodiment, the first and second image reduction units 33C and 35 enable the first embodiment. Image processing device (9A, ch0, ch1,
Similarly to ch2), after-view image data and thumbnail image data can be simultaneously generated following the generation of the main image data by the image processing unit 31, and these three image data can be transferred to three output transfer channels (here, DM
A channel) ch0, ch1, and ch2 can be individually transferred to the memory 11, so that the same effect as that of the image processing apparatus according to the first embodiment can be obtained, and the first image reduction unit 33C allows Similar to the image processing apparatus according to the second embodiment, RGB component image data for EVF display of the color plane sequential display type can be simultaneously generated, and these three image data are transferred to three output transfer channels ch.
Since they can be individually transferred to the memory by 0, ch1, and ch2, the same effect as the image processing device according to the second embodiment can be obtained.
【００７５】更に、第１〜第３のセレクタ５３，５５，
５７により、撮影時又は色面順次表示型のＥＶＦ表示状
態時に応じて本画像データ、アフタービュー画像デー
タ，サムネール画像データ又はＲＧＢの各成分画像デー
タを選択的に３つの出力用の転送チャンネルｃｈ０〜ｃ
ｈ２に供給することで、３つの出力用の転送チャンネル
ｃｈ０〜ｃｈ２を、撮影時には本画像データ、アフター
ビュー画像データ，サムネール画像データの転送に使用
し、色面順次表示型のＥＶＦ表示状態時には、ＲＧＢの
各成分画像データの転送に兼用する為、転送チャンネル
に関わる回路規模の増大化を防止できる。Furthermore, the first to third selectors 53, 55,
57, the main image data, the after-view image data, the thumbnail image data, or the RGB component image data are selectively output in accordance with the time of photographing or the EVF display state of the color plane sequential display type. c
By supplying to h2, the three output transfer channels ch0 to ch2 are used to transfer the main image data, the after-view image data, and the thumbnail image data at the time of shooting, and in the color plane sequential display type EVF display state, Since it is also used to transfer the RGB component image data, it is possible to prevent an increase in the circuit scale related to the transfer channel.
【００７６】従って、本実施の形態に係る画像処理装置
を搭載したデジタルスチルカメラ１Ｃによれば、回路規
模の増大化を抑えながら第１及び第２のデジタルスチル
カメラ１Ａ，１Ｂの両方の効果を奏することができる。Therefore, according to the digital still camera 1C equipped with the image processing apparatus according to the present embodiment, the effects of both the first and second digital still cameras 1A and 1B can be obtained while suppressing an increase in the circuit scale. Can play.
【００７７】尚、第１の実施の形態の場合と同様に、画
像処理部３１内に画像縮小部を更に追加して備えること
で、本画像の解像度を変更することができる。As in the case of the first embodiment, the resolution of the main image can be changed by additionally providing the image reduction unit in the image processing unit 31.
【００７８】[0078]
【発明の効果】請求項１に記載の画像処理装置によれ
ば、第１及び第２の画像縮小部手段を備えている為、こ
れら第１及び第２の画像縮小手段により、画像処理手段
による本画像データの生成に引き続いて第１及び第２の
縮小画像データを同時に生成でき、本画像データ，第１
及び第２の縮小画像データの生成にかかる時間を短縮で
きる。また、後処理で第１及び第２の縮小画像を生成し
ない為、消費電力の軽減が図れる。According to the image processing apparatus of the first aspect, since the first and second image reducing means are provided, the image processing means is operated by the first and second image reducing means. Following the generation of the main image data, the first and second reduced image data can be generated at the same time.
Also, it is possible to reduce the time required to generate the second reduced image data. Moreover, since the first and second reduced images are not generated in the post-processing, power consumption can be reduced.
【００７９】更に、本画像データ，第１及び第２の縮小
画像データを個別に所定のメモリに転送する３つの出力
用の転送チャネルを備えている為、これら３つの転送チ
ャネルにより一度にそれら３つの画像データをメモリに
転送でき、転送にかかる時間を短縮できる。Further, since three output transfer channels for individually transferring the main image data and the first and second reduced image data to a predetermined memory are provided, these three transfer channels are used to transfer the three data at a time. One image data can be transferred to the memory, and the transfer time can be shortened.
【００８０】請求項２に記載の画像処理装置によれば、
３つの転送チャネルを備え、これら３つの転送チャネル
により、分離手段で分離された３つの成分画像データを
それぞれ個別にメモリに転送する為、一度に３つの成分
画像データをメモリに転送でき、メモリ内に３つの成分
画像データを準備する時間を短縮できる。また、後処理
を全く行わないので、消費電力を軽減できる。According to the image processing device of the second aspect,
Since the three component image data separated by the separating means are individually transferred to the memory by using the three transfer channels, the three component image data can be transferred to the memory at a time, The time for preparing the three component image data can be shortened. Moreover, since no post-processing is performed, power consumption can be reduced.
【００８１】請求項３に記載の画像処理装置によれば、
第１及び第２の画像縮小手段により、画像処理手段によ
る本画像データの生成に引き続いて第１及び第２の縮小
画像データを同時に生成でき、それら本画像データ、第
１及び第２の縮小画像データを３つの出力用の転送チャ
ンネルにより個別にメモリに転送できる為、請求項１に
記載の画像処理装置と同様の効果を奏することができる
と共に、分離手段により、第１〜第３の成分画像データ
を同時に生成でき、これら３つの成分画像データを３つ
の出力用の転送チャンネルにより個別にメモリに転送で
きる為、請求項２に記載の画像処理装置と同様の効果も
奏する。According to the image processing apparatus of the third aspect,
The first and second image reduction means can simultaneously generate the first and second reduced image data subsequent to the generation of the main image data by the image processing means, and the main image data, the first and second reduced images Since the data can be individually transferred to the memory through the three transfer channels for output, the same effect as that of the image processing apparatus according to claim 1 can be obtained, and the first to third component images can be obtained by the separating means. Since the data can be generated at the same time and these three component image data can be individually transferred to the memory by the three transfer channels for output, the same effect as the image processing apparatus according to the second aspect can be obtained.
【００８２】更に、第１〜第３のセレクタにより、第１
のモード又は第２のモードに応じて本画像データ、第
１，第２の縮小画像データ又は第１〜第３の各成分画像
データを選択的に前記３つの出力用の転送チャンネルに
供給することで、前記３つの出力用の転送チャンネル
を、第１のモード時には本画像データ、第１及び第２の
縮小画像データの転送に使用し、第２のモード時には、
第１〜第３の各成分画像データの転送に兼用する為、転
送チャンネルに関わる回路規模の増大化を防止できる。Further, the first to third selectors allow the first selector
Of the main image data, the first, second reduced image data, or each of the first to third component image data according to the first mode or the second mode. Then, the three transfer channels for output are used to transfer the main image data and the first and second reduced image data in the first mode, and in the second mode,
Since it also serves to transfer the first to third component image data, it is possible to prevent an increase in the circuit scale related to the transfer channel.
【００８３】請求項４に記載の画像処理装置によれば、
転送チャネルはＤＭＡチャンネルである為、データ転送
の迅速化に寄与できる。According to the image processing device of the fourth aspect,
Since the transfer channel is a DMA channel, it can contribute to speeding up of data transfer.
【００８４】請求項５に記載のデジタルスチルカメラに
よれば、原画像データから本画像データ，アフタービュ
ー画像データ及びサムネール画像データを生成してメモ
リに格納するまでの時間が従来と比べて短縮できる為、
１回のシャッターボタンの押し操作に伴う処理時間を短
縮できてカメラの応答性を向上でき、次のシャッターボ
タンの押し操作が速やかに行え、シャッタチャンスを逃
すことが無くなる。According to the digital still camera of the fifth aspect, the time required to generate the main image data, the after-view image data and the thumbnail image data from the original image data and store them in the memory can be shortened as compared with the conventional case. Therefore,
The processing time required for one pressing operation of the shutter button can be shortened, the responsiveness of the camera can be improved, the next pressing operation of the shutter button can be performed quickly, and a shutter chance is not missed.
【００８５】請求項６に記載のデジタルスチルカメラに
よれば、原画像データからメモリ内にＥＶＦ用のＲＧＢ
の各プレーンを準備する時間が短縮される為、ＥＶＦ表
示のフレームレートが向上できる。また、消費電力の軽
減も図れる。According to the digital still camera of the sixth aspect, from the original image data, RGB for EVF is stored in the memory.
Since the time for preparing each plane is shortened, the frame rate of EVF display can be improved. Also, power consumption can be reduced.
【００８６】請求項７に記載のデジタルスチルカメラに
よれば、回路規模の増大化を抑えながら請求項５及び請
求項６に記載のデジタルスチルカメラの両方の効果を奏
することができる。According to the digital still camera of the seventh aspect, it is possible to obtain the effects of both the digital still camera of the fifth and sixth aspects while suppressing an increase in the circuit scale.
【図１】この発明の第１の実施の形態に係る画像処理装
置が搭載されたデジタルスチルカメラの構成概略図であ
る。FIG. 1 is a schematic configuration diagram of a digital still camera equipped with an image processing apparatus according to a first embodiment of the present invention.
【図２】この発明の第２の実施の形態に係る画像処理装
置が搭載されたデジタルスチルカメラの構成概略図であ
る。FIG. 2 is a schematic configuration diagram of a digital still camera equipped with an image processing device according to a second embodiment of the present invention.
【図３】第２の実施の形態におけるデジタルスチルカメ
ラにおけるメモリへの画像データの格納及び読み出しの
仕方を説明する図である。FIG. 3 is a diagram illustrating a method of storing and reading image data in a memory in the digital still camera according to the second embodiment.
【図４】この発明の第３の実施の形態に係る画像処理装
置が搭載されたデジタルスチルカメラの構成概略図であ
る。FIG. 4 is a schematic configuration diagram of a digital still camera equipped with an image processing apparatus according to a third embodiment of the present invention.
【図５】従来の画像処理装置の構成概略図である。FIG. 5 is a schematic diagram of a configuration of a conventional image processing apparatus.
【図６】従来の画像処理装置におけるＲプレーンの生成
の処理の流れを示す図である。FIG. 6 is a diagram showing a flow of processing for generating an R plane in a conventional image processing apparatus.
【図７】従来の画像処理装置におけるＧプレーンの生成
の処理の流れを示す図である。FIG. 7 is a diagram showing a flow of processing for generating a G plane in the conventional image processing apparatus.
【図８】従来の画像処理装置におけるＢプレーンの生成
の処理の流れを示す図である。FIG. 8 is a diagram showing a flow of processing for generating a B plane in the conventional image processing apparatus.
【図９】従来の画像処理装置における本画像データ及び
サムネール画像データの生成の処理の流れを示す図であ
る。FIG. 9 is a diagram showing a flow of processing for generating main image data and thumbnail image data in a conventional image processing apparatus.
【図１０】従来の画像処理装置におけるアフタービュー
画像データの生成の処理の流れを示す図である。FIG. 10 is a diagram showing a flow of processing for generating after-view image data in a conventional image processing apparatus.
１Ａ，１Ｂ，１Ｃ デジタルスチルカメラ １１ メモリ ２１ ＤＭＡコントローラ ２３ シャッターボタン ３１ 画像処理部 ３３Ａ，３３Ｃ 第１の画像縮小部 ３３Ｂ 画像縮小部 ３５ 第２の画像縮小部 ５１ 色面順次表示型のＥＶＦ ５３ 第１のセレクタ ５５ 第２のセレクタ ５７ 第３のセレクタ ｃｈ０，ｃｈ１，ｃｈ２ ＤＭＡチャンネル 1A, 1B, 1C digital still camera 11 memory 21 DMA controller 23 Shutter button 31 Image processing unit 33A, 33C First image reduction unit 33B Image reduction unit 35 Second image reduction unit 51 EVF of color sequential display type 53 First selector 55 Second selector 57 Third Selector ch0, ch1, ch2 DMA channel
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/60 Ｈ０４Ｎ 101:00 ５Ｃ０７７ 5/225 1/40 Ｄ ５Ｃ０７９ 9/79 1/46 Ｚ // Ｈ０４Ｎ 101:00 9/79 Ｇ Ｆターム(参考） 5B057 CD05 CE16 CE18 CH11 5C022 AA13 AC42 AC69 5C055 AA06 BA06 BA07 5C065 AA03 BB30 CC08 DD02 GG27 5C076 AA22 BA03 BA06 5C077 MM03 MP08 PP20 PP32 PP34 PQ08 PQ12 PQ22 TT09 5C079 HB01 HB04 JA23 LA31 LA37 MA01 MA11 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H04N 1/60 H04N 101: 00 5C077 5/225 1/40 D 5C079 9/79 1/46 Z // H04N 101: 00 9/79 GF Term (reference) 5B057 CD05 CE16 CE18 CH11 5C022 AA13 AC42 AC69 5C055 AA06 BA06 BA07 5C065 AA03 BB30 CC08 DD02 GG27 5C076 AA22 BA03 BA06 5C077 MM03 MP08 PP20 PP32 PP34 P0423B01Q09 P01 PQ08 PQ12 P01 LA37 MA01 MA11
Claims (7)
データとして出力する画像処理手段と、 前記画像処理手段から出力される前記本画像データから
第１，第２の縮小画像データを生成する第１，第２の少
なくとも２つの画像縮小手段と、 前記画像処理手段，前記第１及び前記第２の画像縮小手
段から出力される前記本画像データ，前記第１及び前記
第２の縮小画像データを個別に所定のメモリに出力する
３つの出力用の転送チャネルと、を備えることを特徴と
する画像処理装置。1. Image processing means for performing image processing on original image data and outputting as main image data, and first and second reduced image data generated from the main image data output from the image processing means. At least two first and second image reducing means, the image processing means, the main image data output from the first and second image reducing means, the first and second reduced image data And three transfer channels for outputting each of which are individually output to a predetermined memory.
データとして出力する画像処理手段と、 前記画像処理手段から出力される前記本画像データから
縮小画像データを生成する画像縮小手段と、 前記画像縮小手段から出力される前記縮小画像データを
３色の成分画像データに分離する分離手段と、 前記分離手段から出力される前記３色の成分画像データ
を個別に所定のメモリに出力する３つの出力用の転送チ
ャネルと、を備えることを特徴とする画像処理装置。2. Image processing means for subjecting original image data to image processing and outputting as main image data; image reduction means for generating reduced image data from the main image data output from the image processing means; Separation means for separating the reduced image data output from the image reduction means into three color component image data, and three separating means for individually outputting the three color component image data output from the separation means to a predetermined memory. An image processing apparatus comprising: a transfer channel for output.
データとして出力する画像処理手段と、 前記画像処理手段から出力される前記本画像データから
第１，第２の少なくとも２つの縮小画像データを生成す
る第１，第２の画像縮小手段と、 前記第１又は第２の何れかの画像縮小手段から出力され
る縮小画像データを第１，第２及び第３の３色の成分画
像データに分離する分離手段と、 第０モード時には、前記画像処理手段から出力される前
記本画像データを選択し、第１モード時には、前記分離
手段から出力される前記第１の成分画像データを選択す
る第１のセレクタと、 第０モード時には、前記第１の画像縮小手段から出力さ
れる前記第１の縮小画像データを選択し、第１モード時
には、前記分離手段から出力される前記第２の成分画像
データを選択する第２のセレクタと、 第０モード時には、前記第２の画像縮小手段から出力さ
れる前記第２の縮小画像データを選択し、第１モード時
には、前記分離手段から出力される前記第３の成分画像
データを選択する第３のセレクタと、 前記第１〜第３のセレクタで選択された画像データを個
別に所定のメモリに出力する３つの出力用の転送チャネ
ルと、を備えることを特徴とする画像処理装置。3. Image processing means for subjecting original image data to image processing and outputting as main image data, and at least two first and second reduced image data based on the main image data output from the image processing means. And the reduced image data output from either the first or the second image reducing means for generating component image data of the first, second and third colors. Separating means for separating the main image data output from the image processing means in the 0th mode, and selects the first component image data output from the separating means in the first mode. A first selector; selects the first reduced image data output from the first image reducing means in the 0th mode; and the second component output from the separating means in the first mode. Picture A second selector for selecting data, and a second selector for selecting the second reduced image data output from the second image reducing means in the 0th mode, and an output from the separating means in the first mode. A third selector for selecting third component image data; and three output transfer channels for individually outputting the image data selected by the first to third selectors to a predetermined memory. An image processing device characterized by:
ルであることを特徴とする請求項１乃至請求項３の何れ
かに記載の画像処理装置。4. The image processing apparatus according to claim 1, wherein the transfer channel is a DMA channel.
装置を用いたデジタルスチルカメラであって、前記第
１，前記第２の縮小画像データはそれぞれ、アフタビュ
ー画像データ及びサムネール画像データであることを特
徴とするデジタルスチルカメラ。5. A digital still camera using the image processing apparatus according to claim 1, wherein the first and the second reduced image data are after-view image data and thumbnail image data, respectively. Is a digital still camera.
装置を用いたデジタルスチルカメラであって、前記縮小
画像データは、色面順次表示型のＥＶＦ画像データであ
ることを特徴とするデジタルスチルカメラ。6. A digital still camera using the image processing apparatus according to claim 2, wherein the reduced image data is color plane sequential display type EVF image data. Digital still camera.
装置を用いたデジタルスチルカメラであって、前記第１
及び第２の縮小画像データはそれぞれ、アフタビュー画
像データ，サムネール画像データであり、前記３色の成
分画像データは、色面順次表示型のＥＶＦ画像データで
あることを特徴とするデジタルスチルカメラ。7. A digital still camera using the image processing apparatus according to claim 3 or 4, wherein the first still camera
And the second reduced image data are after-view image data and thumbnail image data, respectively, and the component image data of the three colors are EVF image data of a color plane sequential display type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041460A JP2003244714A (en) | 2002-02-19 | 2002-02-19 | Image processing apparatus and digital still camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041460A JP2003244714A (en) | 2002-02-19 | 2002-02-19 | Image processing apparatus and digital still camera |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003244714A true JP2003244714A (en) | 2003-08-29 |
Family
ID=27781869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002041460A Pending JP2003244714A (en) | 2002-02-19 | 2002-02-19 | Image processing apparatus and digital still camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003244714A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159056A (en) * | 2007-12-25 | 2009-07-16 | Nikon Corp | Image capturing apparatus |
| JP2009282527A (en) * | 2004-04-30 | 2009-12-03 | Nvidia Corp | Method and device for scaling vertically pixel data |
| US8085699B2 (en) | 2006-03-08 | 2011-12-27 | Nec Corporation | Changing period to monitor arrival of beacon signal based on determination as to whether there is a high connection probability |
| JP2017225143A (en) * | 2014-06-19 | 2017-12-21 | ソニー株式会社 | Information processing device, imaging device, imaging system, and method and program for controlling information processing device |
-
2002
- 2002-02-19 JP JP2002041460A patent/JP2003244714A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009282527A (en) * | 2004-04-30 | 2009-12-03 | Nvidia Corp | Method and device for scaling vertically pixel data |
| US8085699B2 (en) | 2006-03-08 | 2011-12-27 | Nec Corporation | Changing period to monitor arrival of beacon signal based on determination as to whether there is a high connection probability |
| JP2009159056A (en) * | 2007-12-25 | 2009-07-16 | Nikon Corp | Image capturing apparatus |
| JP2017225143A (en) * | 2014-06-19 | 2017-12-21 | ソニー株式会社 | Information processing device, imaging device, imaging system, and method and program for controlling information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7034868B2 (en) | Image processing circuit | |
| JP5371501B2 (en) | Image processing apparatus, image processing method, and image processing program | |
| US7408587B2 (en) | Image conversion device, image conversion method and data conversion circuit as well as digital camera | |
| US20030156212A1 (en) | Digital camera | |
| US8368775B2 (en) | Imaging apparatus and live-view image display method thereof | |
| US20080043133A1 (en) | Method of continuously capturing images in single lens reflex digital camera | |
| JP4253881B2 (en) | Imaging device | |
| JP2005244980A (en) | Apparatus and method for processing image signal | |
| JP6948810B2 (en) | Image processing system | |
| US6762792B1 (en) | Digital still camera | |
| US20060028493A1 (en) | Image display device | |
| JP2001285703A (en) | Electronic camera | |
| JP2000224604A (en) | Image processor | |
| JP4051780B2 (en) | Image pickup device driving method and image pickup apparatus | |
| JP2003244714A (en) | Image processing apparatus and digital still camera | |
| JP2002232751A (en) | Display device, display method and electronic camera | |
| JP2004260265A (en) | Pixel extracting circuit having pixel turning over function, and image pickup apparatus | |
| JP3143245B2 (en) | Imaging device, photometric method therefor, focusing control method therefor, and imaging method | |
| WO2020170729A1 (en) | Image-capturing element, image-capturing device, image-capturing element operation method, and program | |
| JP3983500B2 (en) | Data conversion circuit and digital camera | |
| JP4264602B2 (en) | Image processing device | |
| JP2004193970A (en) | Picture data processor | |
| JPH11313252A (en) | Digital camera system, image processing method and storage medium | |
| US20230388661A1 (en) | Integrated circuit with multi-application image processing | |
| JP4211572B2 (en) | Imaging device |