JP2003224428A - Amplifier device - Google Patents
Amplifier deviceInfo
- Publication number
- JP2003224428A JP2003224428A JP2002019480A JP2002019480A JP2003224428A JP 2003224428 A JP2003224428 A JP 2003224428A JP 2002019480 A JP2002019480 A JP 2002019480A JP 2002019480 A JP2002019480 A JP 2002019480A JP 2003224428 A JP2003224428 A JP 2003224428A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- amplification
- unit
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、増幅装置に関す
る。TECHNICAL FIELD The present invention relates to an amplification device.
【０００２】[0002]
【従来の技術】従来、オーディオ用のアンプにおいて、
電源のオン・オフ時等におけるショックノイズ等を防止
するため、ミュート回路が設けられている。図３はこの
ようなミュート回路を有する従来例に係るアンプを示
す。このアンプは、ボリューム等を含むプリアンプ４１
と、スピーカ４２を駆動するパワーアンプ４３との間に
ミュート回路４４を備える。ミュート回路４４は、たと
えば、パワーアンプ４３の電源オン又はオフ時点からパ
ワーアンプ４３の動作が安定するまでの所定期間、パワ
ーアンプ４３への入力信号を遮断又は接地するものであ
る。これにより、プリアンプ４１からの電源オン時等に
おけるショックノイズがパワーアンプ４３へ入力される
のを阻止し、スピーカ４２からの不快な異音の発生や、
スピーカ４２の破壊を防止している。しかしながらこれ
によれば、ミュート回路４４はパワーアンプ４３への入
力信号を遮断又は接地するものであるため、パワーアン
プ４３内のパワートランジスタやドライバで生じるショ
ックノイズ等の原因を除去することができない。そこ
で、次のような提案がなされている。2. Description of the Related Art Conventionally, in audio amplifiers,
A mute circuit is provided to prevent shock noise and the like when the power is turned on and off. FIG. 3 shows a conventional amplifier having such a mute circuit. This amplifier is a preamplifier 41 including a volume and the like.
And a power amplifier 43 that drives the speaker 42. The mute circuit 44 cuts off or grounds an input signal to the power amplifier 43 for a predetermined period from the time when the power amplifier 43 is turned on or off until the operation of the power amplifier 43 is stabilized. This prevents shock noise from being input from the preamplifier 41 to the power amplifier 43 when the power is turned on, and causes an unpleasant noise from the speaker 42.
The destruction of the speaker 42 is prevented. However, according to this, since the mute circuit 44 blocks or grounds the input signal to the power amplifier 43, it is not possible to eliminate the cause of shock noise or the like generated in the power transistor or driver in the power amplifier 43. Therefore, the following proposals have been made.
【０００３】図４は従来例に係るパワーアンプを示す回
路図である。このパワーアンプは電圧増幅部及び電流増
幅部を有している。入力信号ＩＮはこれらの増幅部を経
て増幅され、出力されるとともに、その出力信号は負帰
還回路を経て電圧増幅部に負帰還されるようになってい
る。ただし同図では、電流増幅部は省略して示してい
る。同図に示すように、電圧増幅部はプリドライバＰＤ
及びドライバＭＤを有する。プリドライバＰＤは差動ト
ランジスタＱ５１及びＱ５２を有する差動増幅回路を備
え、ドライバＭＤは差動トランジスタＱ５３及びＱ５４
を有する差動増幅回路を備えている。FIG. 4 is a circuit diagram showing a power amplifier according to a conventional example. This power amplifier has a voltage amplification section and a current amplification section. The input signal IN is amplified and output through these amplifiers, and the output signal is negatively fed back to the voltage amplifier through a negative feedback circuit. However, in the figure, the current amplifier is omitted. As shown in the figure, the voltage amplification unit includes a pre-driver PD.
And a driver MD. The pre-driver PD includes a differential amplifier circuit having differential transistors Q51 and Q52, and the driver MD includes differential transistors Q53 and Q54.
Is provided with a differential amplifier circuit.
【０００４】パワーアンプの電源投入に際しては、トラ
ンジスタＱ５１のベースとトランジスタＱ５２のベース
との間の差電圧が、プリドライバＰＤ及びドライバＭＤ
並びに電流増幅部を経て増幅され、さらに、トランジス
タＱ５２のベースに負帰還されることにより、ショック
ノイズとなるおそれがある。そこで、ミュートスイッチ
ＳＷを設け、電源投入時等において、回路が安定動作す
るまでの所定期間、ミュートスイッチＳＷをオンとする
ことによって、トランジスタＱ５５及びＱ５６等を介し
てトランジスタＱ５３及びＱ５４を非動作状態とするこ
とにより、ショックノイズを回避するようにしている
（特開平５−１４０６２号公報等参照）。When the power of the power amplifier is turned on, the difference voltage between the base of the transistor Q51 and the base of the transistor Q52 becomes the pre-driver PD and the driver MD.
In addition, the noise is amplified through the current amplification unit and further negatively fed back to the base of the transistor Q52, which may cause shock noise. Therefore, a mute switch SW is provided, and when the power is turned on, the mute switch SW is turned on for a predetermined period until the circuit operates stably, so that the transistors Q53 and Q54 are deactivated through the transistors Q55 and Q56. By doing so, shock noise is avoided (see Japanese Patent Laid-Open No. 5-14062).
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、これに
よれば、トランジスタＱ５３及びＱ５４のベースを逆バ
イアスしてプリドライバＰＤからの信号を遮断するよう
にしているだけであるため、電圧増幅部やそのパワート
ランジスタ等においてショックノイズ等の原因となる異
常信号が生じ、これが後段の電流増幅部へ伝達するのを
阻止できない恐れがある。このため、ショックノイズの
発生や、パワートランジスタ等の素子の破壊を防止でき
ない恐れもある。However, according to this, only the bases of the transistors Q53 and Q54 are reverse-biased so as to cut off the signal from the pre-driver PD. An abnormal signal causing shock noise or the like may occur in the power transistor or the like, and it may not be possible to prevent the abnormal signal from being transmitted to the current amplification unit in the subsequent stage. Therefore, it may not be possible to prevent the generation of shock noise and the destruction of elements such as power transistors.
【０００６】本発明の目的は、かかる従来技術の問題点
に鑑み、電圧増幅部と電流増幅部を有する増幅装置にお
いて、増幅素子等で生じる異常信号を確実に除去できる
ようにすることにある。In view of the problems of the prior art, it is an object of the present invention to reliably remove an abnormal signal generated in an amplification element or the like in an amplification device having a voltage amplification section and a current amplification section.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
第１の発明に係る増幅装置は、入力信号を電圧増幅する
電圧増幅部と、前記電圧増幅部の出力信号に対して電流
増幅を施す電流増幅部とを備えた増幅装置において、前
記電圧増幅部の出力信号を、前記電流増幅部のいずれか
の増幅素子に至るまでの間において、所定の基準電圧に
対し、所定のタイミングで短絡させる短絡手段を具備す
ることを特徴とする。In order to achieve this object, an amplifying device according to a first aspect of the present invention applies a voltage amplifying section for voltage amplifying an input signal and a current amplifying to an output signal of the voltage amplifying section. In an amplifier device including a current amplification unit, an output signal of the voltage amplification unit is short-circuited to a predetermined reference voltage at a predetermined timing until reaching any of the amplification elements of the current amplification unit. It is characterized by comprising a short-circuit means.
【０００８】ここで、増幅装置としては、たとえばオー
ディオ用パワーアンプが該当する。電圧増幅部として
は、たとえば初段に差動増幅回路を有するものが該当す
るが、これに限るものではない。増幅素子としては、た
とえばトランジスタやＦＥＴが該当するが、集積回路の
一部としての増幅素子であってもよい。所定の基準電圧
とは、たとえばグラウンドレベルの電圧や、短絡が行わ
れていない動作時における短絡個所での信号の基準電
圧、すなわち、振幅の中心に相当する電圧が該当する。
所定のタイミングとは、たとえば装置の電源オンやオフ
時からの所定の期間が該当する。Here, for example, an audio power amplifier corresponds to the amplifier. The voltage amplifying unit corresponds to, for example, a unit having a differential amplifying circuit in the first stage, but is not limited to this. The amplifying element corresponds to, for example, a transistor or an FET, but may be an amplifying element as a part of an integrated circuit. The predetermined reference voltage corresponds to, for example, a ground level voltage or a reference voltage of a signal at a short-circuited portion during operation in which no short circuit is performed, that is, a voltage corresponding to the center of amplitude.
The predetermined timing corresponds to, for example, a predetermined period after the power of the device is turned on or off.
【０００９】このような構成において、装置の電源投入
等に際し、電圧増幅部から異常信号が電流増幅部へ伝達
され、これが、ショックノイズ等の発生や、増幅素子の
破壊の原因となる場合がある。しかし、本発明では、電
圧増幅部の出力信号を、前記電流増幅部のいずれかの増
幅素子に至るまでの間において短絡させる短絡手段を備
えているので、この短絡手段によって、電圧増幅部の出
力を短絡させることにより、異常信号の伝達を阻止し、
ショックノイズ等の発生や増幅素子の破壊を回避するこ
とができる。In such a structure, when the power of the apparatus is turned on, an abnormal signal is transmitted from the voltage amplification section to the current amplification section, which may cause shock noise or the like, or cause destruction of the amplification element. . However, in the present invention, since the output signal of the voltage amplification section is short-circuited until reaching any of the amplification elements of the current amplification section, the short-circuit means is provided. By shorting, the transmission of abnormal signals is blocked,
It is possible to avoid the occurrence of shock noise and the destruction of the amplification element.
【００１０】第２の発明に係る増幅装置は、第１発明に
おいて、前記短絡手段は、前記電圧増幅部の出力信号に
ついての短絡を、前記電流増幅部における最終段の前記
増幅素子の入力側において行うものであることを特徴と
する。In the amplifying device according to the second invention, in the first invention, the short-circuiting means shorts the output signal of the voltage amplifying section at the input side of the amplifying element at the final stage of the current amplifying section. It is characterized by being performed.
【００１１】第３の発明に係る増幅装置は、第１発明に
おいて、前記電流増幅部のアイドリング電流を調整する
無信号電流調整部を備え、前記短絡手段は、前記電圧増
幅部の出力信号についての短絡を、前記無信号電流調整
部の入力側において行うものであることを特徴とする。An amplifying apparatus according to a third aspect of the present invention is the amplifying apparatus according to the first aspect of the present invention, which includes a no-signal current adjusting section that adjusts an idling current of the current amplifying section, and the short-circuiting means relates to an output signal of the voltage amplifying section. The short circuit is performed on the input side of the no-signal current adjusting unit.
【００１２】第４の発明に係る増幅装置は、第１〜第３
のいずれかの発明において、前記電流増幅部の出力信号
を前記電圧増幅部に負帰還させる負帰還回路を備え、前
記電圧増幅部の初段は差動増幅回路で構成され、前記負
帰還は前記差動回路に対して行われることを特徴とす
る。An amplifying apparatus according to a fourth aspect of the present invention is the first to third aspects.
In any one of the inventions, a negative feedback circuit for negatively feeding back the output signal of the current amplification unit to the voltage amplification unit is provided, the first stage of the voltage amplification unit is configured by a differential amplification circuit, and the negative feedback is the difference. It is performed for a dynamic circuit.
【００１３】第５の発明に係る増幅装置は、第１〜第４
のいずれかの発明において、前記所定のタイミングは、
装置の電源オン又はオフ時点から所定期間のタイミング
であることを特徴とする。An amplifying apparatus according to a fifth aspect of the present invention is the first to fourth aspects.
In any one of the inventions, the predetermined timing is
It is characterized in that the timing is a predetermined period from the time when the power of the apparatus is turned on or off.
【００１４】[0014]
【発明の実施の形態】図１は本発明の一実施形態に係る
オーディオ用パワーアンプの概略回路図である。このパ
ワーアンプは、同図に示されるように、プリアンプから
のオーディオ入力信号ＩＮを電圧増幅する電圧増幅部
１、電圧増幅部１の出力電圧に対し電流増幅を施して出
力信号ＯＵＴを出力する電流増幅部２、電圧増幅部１と
電流増幅部２との間に設けられ、無信号時の電流増幅部
２におけるアイドリング電流を調整する無信号電流調整
部３、及び出力信号ＯＵＴを減衰させて電圧増幅部１に
帰還させる帰還回路４を備える。さらに、本発明の特徴
的構成部分に対応するものとして、電圧増幅部１の出力
を、前記無信号電流調整部３の入力側において短絡させ
るミュート回路５を備える。1 is a schematic circuit diagram of an audio power amplifier according to an embodiment of the present invention. As shown in the figure, this power amplifier includes a voltage amplifier 1 for voltage-amplifying an audio input signal IN from a preamplifier, a current for amplifying an output voltage of the voltage amplifier 1 and outputting an output signal OUT. The amplification unit 2, the no-signal current adjustment unit 3 provided between the voltage amplification unit 1 and the current amplification unit 2 for adjusting the idling current in the current amplification unit 2 when there is no signal, and the output signal OUT are attenuated to obtain a voltage. A feedback circuit 4 for feeding back to the amplification unit 1 is provided. Further, as a characteristic component of the present invention, a mute circuit 5 for short-circuiting the output of the voltage amplification unit 1 at the input side of the signalless current adjustment unit 3 is provided.
【００１５】図２は図１のパワーアンプの詳細回路図で
ある。同図に示されるように、電圧増幅部１は一組のＮ
ＰＮトランジスタＱ１及びＱ２を有する第１の差動増幅
回路並びに一組のＰＮＰトランジスタＱ３及びＱ４を有
する第２の差動増幅回路を備える。トランジスタＱ１及
びＱ２のベースにはそれぞれ入力信号ＩＮ及び負帰還回
路４からの帰還信号が入力される。トランジスタＱ１及
びＱ２のコレクタはそれぞれトランジスタＱ３及びＱ４
のベースに接続されている。図中のＲ１及びＲ２はそれ
ぞれトランジスタＱ１及びＱ２のコレクタと正電源（＋
Ｖｃｃ）との間に挿入された抵抗である。Ｒ３はトラン
ジスタＱ１、Ｑ２のエミッタと負電源（−Ｖｃｃ）との
間に挿入されたエミッタ抵抗、Ｒ４はトランジスタＱ
３、Ｑ４のエミッタと正電源との間に挿入されたエミッ
タ抵抗である。抵抗Ｒ３及びＲ４は定電流源として作用
する。Ｒ５及びＲ６はそれぞれトランジスタＱ３及びＱ
４のコレクタと負電源との間に挿入された抵抗である。FIG. 2 is a detailed circuit diagram of the power amplifier shown in FIG. As shown in the figure, the voltage amplification unit 1 includes a set of N
It comprises a first differential amplifier circuit having PN transistors Q1 and Q2 and a second differential amplifier circuit having a pair of PNP transistors Q3 and Q4. The input signal IN and the feedback signal from the negative feedback circuit 4 are input to the bases of the transistors Q1 and Q2, respectively. The collectors of the transistors Q1 and Q2 are transistors Q3 and Q4, respectively.
Connected to the base of. R1 and R2 in the figure are the collectors of the transistors Q1 and Q2 and the positive power source (+
It is a resistance inserted between Vcc). R3 is an emitter resistance inserted between the emitters of the transistors Q1 and Q2 and the negative power supply (-Vcc), and R4 is the transistor Q.
3, an emitter resistance inserted between the emitter of Q4 and the positive power supply. The resistors R3 and R4 act as a constant current source. R5 and R6 are transistors Q3 and Q, respectively
4 is a resistor inserted between the collector and the negative power supply.
【００１６】電流増幅部２は、プッシュプル回路を構成
するＮＰＮトランジスタＱ５及びＰＮＰトランジスタＱ
６と、もう一つのプッシュプル回路を構成するＮＰＮト
ランジスタＱ７及びＰＮＰトランジスタＱ８を有する。
ＮＰＮトランジスタＱ５とＱ７及びＰＮＰトランジスタ
Ｑ６とＱ８はそれぞれダーリントン接続されている。ト
ランジスタＱ５及びＱ６のベースはそれぞれ抵抗Ｒ７及
びＲ８を介して無信号電流調整部３の出力側に接続され
ている。The current amplifying section 2 includes an NPN transistor Q5 and a PNP transistor Q which form a push-pull circuit.
6 and an NPN transistor Q7 and a PNP transistor Q8 forming another push-pull circuit.
The NPN transistors Q5 and Q7 and the PNP transistors Q6 and Q8 are Darlington connected, respectively. The bases of the transistors Q5 and Q6 are connected to the output side of the signalless current adjustment unit 3 via resistors R7 and R8, respectively.
【００１７】無信号電流調整部３は、トランジスタＱ５
及びＱ６のバイアス電圧を異ならせることにより、無信
号時でも電流増幅部２に若干のアイドリング電流が流れ
るようにするためのＮＰＮトランジスタＱ９を備える。
トランジスタＱ９のコレクタはトランジスタＱ３のコレ
クタ及び抵抗Ｒ７に接続され、エミッタは抵抗Ｒ５及び
Ｒ８に接続されている。トランジスタＱ９のベースとエ
ミッタとの間にはプリセット抵抗ＰＲが設けられてお
り、無信号時に、電流増幅部２に流れるアイドリング電
流を調整できるようになっている。The signalless current adjusting section 3 includes a transistor Q5.
And an NPN transistor Q9 for causing a slight idling current to flow in the current amplification unit 2 even when there is no signal by making the bias voltage of Q6 different.
The collector of the transistor Q9 is connected to the collector of the transistor Q3 and the resistor R7, and the emitter is connected to the resistors R5 and R8. A preset resistor PR is provided between the base and the emitter of the transistor Q9 so that the idling current flowing through the current amplification unit 2 can be adjusted when there is no signal.
【００１８】ミュート回路５は、電圧増幅部１と無信号
電流調整部３との間に、ミュート回路５方向を順方向と
するダイオード６を介して接続されており、電源オンか
ら所定時間、無信号電流調整部３への入力側をグランド
又は所定の基準電圧に対して短絡させるスイッチを備え
る。ミュート回路５は、たとえば、抵抗とコンデンサを
用い、電源オンから所定時間、バイアス電圧を発生させ
てトランジスタをオンとすることにより短絡信号を発生
させ、この短絡信号で、短絡用のトランジスタをオンさ
せるようにして構成することができる。The mute circuit 5 is connected between the voltage amplifying section 1 and the no-signal current adjusting section 3 via a diode 6 whose forward direction is the direction of the mute circuit 5, and is turned off for a predetermined time after the power is turned on. A switch that short-circuits the input side of the signal current adjusting unit 3 to the ground or a predetermined reference voltage is provided. The mute circuit 5 uses, for example, a resistor and a capacitor, generates a short circuit signal by generating a bias voltage to turn on the transistor for a predetermined time after the power is turned on, and the short circuit signal is turned on by the short circuit signal. It can be configured in this way.
【００１９】この構成において、パワーアンプの電源が
投入され、電源電圧＋Ｖｃｃ及び−Ｖｃｃが供給される
と、電圧増幅部１は動作状態となるが、ミュート回路５
は電源投入から所定時間、無信号電流調整部３への入力
側を短絡させる。したがってその間、電圧増幅部１から
無信号電流調整部３や電流増幅部２への信号伝達が遮断
される。また、無信号電流調整部３への入力が短絡され
るため、電流増幅部の動作が完全に停止する。In this structure, when the power of the power amplifier is turned on and the power supply voltages + Vcc and -Vcc are supplied, the voltage amplification section 1 is in operation, but the mute circuit 5
Short-circuits the input side to the no-signal current adjusting unit 3 for a predetermined time after the power is turned on. Therefore, during that time, signal transmission from the voltage amplification unit 1 to the signalless current adjustment unit 3 and the current amplification unit 2 is cut off. Moreover, since the input to the no-signal current adjusting unit 3 is short-circuited, the operation of the current amplifying unit is completely stopped.
【００２０】所定時間が経過すると、ミュート回路５の
短絡用スイッチはオフとなって電圧増幅部１から無信号
電流調整部３への信号伝達が可能となり、トランジスタ
Ｑ９のコレクタ及びエミッタ間に無信号電流調整回路３
による所定の電位が生じ、電流増幅部２にアイドリング
電流が流れる。このときには、電圧増幅部１の動作は安
定しており、ショックノイズ等の原因になる異常信号は
発生しない。したがって、トランジスタＱ１への入力信
号ＩＮは、安定した増幅度で増幅され、出力信号ＯＵＴ
として出力される。After a lapse of a predetermined time, the short-circuiting switch of the mute circuit 5 is turned off to enable signal transmission from the voltage amplifying section 1 to the no-signal current adjusting section 3 and no signal between the collector and the emitter of the transistor Q9. Current adjustment circuit 3
A predetermined potential is generated, and an idling current flows through the current amplification unit 2. At this time, the operation of the voltage amplification unit 1 is stable, and an abnormal signal that causes shock noise or the like does not occur. Therefore, the input signal IN to the transistor Q1 is amplified with a stable amplification degree, and the output signal OUT
Is output as.
【００２１】本実施形態によれば、ミュート回路５を無
信号電流調整回路３の入力側に接続し、電源投入から所
定時間、電圧増幅部１の出力を短絡するようにしたた
め、電圧増幅部１から電流増幅部２への信号伝達を遮断
し、これにより、ショックノイズ等の原因となる異常信
号が電圧増幅部１から電流増幅部２へ伝達してショック
ノイズがスピーカから発生するのを極力抑制することが
できる。また、無信号電流調整部３への入力が短絡され
るので、電流増幅部２の動作を完全に停止させ、パワー
トランジスタ等を異常入力から効果的に保護することが
できる。According to the present embodiment, the mute circuit 5 is connected to the input side of the no-signal current adjusting circuit 3 so that the output of the voltage amplifying section 1 is short-circuited for a predetermined time after the power is turned on. Signal transmission from the power amplifier to the current amplification unit 2 is cut off, thereby suppressing an abnormal signal causing shock noise or the like from the voltage amplification unit 1 to the current amplification unit 2 and generating shock noise from the speaker as much as possible. can do. Moreover, since the input to the no-signal current adjusting unit 3 is short-circuited, the operation of the current amplifying unit 2 can be completely stopped, and the power transistor and the like can be effectively protected from an abnormal input.
【００２２】[0022]
【発明の効果】以上説明したように本発明によれば、電
圧増幅部の出力を、前記電流増幅部のいずれかの増幅素
子に至るまでの間において短絡させる短絡手段を設けた
ため、電源投入時等の所定のタイミングで電圧増幅部の
出力を短絡させることにより、電源投入時等における異
常信号の伝達を阻止してショックノイズ等の発生を防止
することができる。また、無信号電流調整回路への入力
を短絡させることにより電流増幅部の動作を完全に停止
させ、増幅素子等を異常入力等から効果的に保護するこ
とができる。As described above, according to the present invention, since the short-circuiting means for short-circuiting the output of the voltage amplifying section until reaching any of the amplifying elements of the current amplifying section is provided, when the power is turned on. By short-circuiting the output of the voltage amplification section at a predetermined timing such as, it is possible to prevent the transmission of an abnormal signal when the power is turned on and prevent the occurrence of shock noise or the like. Further, by short-circuiting the input to the no-signal current adjusting circuit, the operation of the current amplification unit can be completely stopped, and the amplification element or the like can be effectively protected from an abnormal input or the like.
【図１】本発明の一実施形態に係るオーディオ用パワー
アンプの概略回路図である。FIG. 1 is a schematic circuit diagram of an audio power amplifier according to an embodiment of the present invention.
【図２】図１のパワーアンプの詳細回路図である。FIG. 2 is a detailed circuit diagram of the power amplifier shown in FIG.
【図３】従来例に係るアンプを示す回路図である。FIG. 3 is a circuit diagram showing an amplifier according to a conventional example.
【図４】従来例に係るパワーアンプを示す回路図であ
る。FIG. 4 is a circuit diagram showing a power amplifier according to a conventional example.
１：電圧増幅部、２：電流増幅部、３：無信号電流調整
回路、４：負帰還回路、５：ミュート回路、６：ダイオ
ード、Ｑ１〜Ｑ９,Ｑ５１〜Ｑ５６：トランジスタ、Ｒ
１〜Ｒ８：抵抗。1: Voltage amplification unit, 2: Current amplification unit, 3: No signal current adjustment circuit, 4: Negative feedback circuit, 5: Mute circuit, 6: Diode, Q1 to Q9, Q51 to Q56: Transistor, R
1 to R8: resistance.
フロントページの続き Ｆターム(参考） 5J091 AA02 AA18 AA41 CA48 CA49 CA57 FA18 HA08 HA19 HA25 HA26 HA29 HA38 KA00 KA02 KA12 MA06 MA13 MA24 SA05 TA01 UW09 5J092 AA02 AA18 AA41 CA48 CA49 CA57 FA18 FR01 HA08 HA19 HA25 HA26 HA29 HA38 KA00 KA02 KA12 MA06 MA13 MA24 SA05 TA01 5J500 AA02 AA18 AA41 AC48 AC49 AC57 AF18 AH08 AH19 AH25 AH26 AH29 AH38 AK00 AK02 AK12 AM06 AM13 AM24 AS05 AT01 RF01 WU09 Continued front page F term (reference) 5J091 AA02 AA18 AA41 CA48 CA49 CA57 FA18 HA08 HA19 HA25 HA26 HA29 HA38 KA00 KA02 KA12 MA06 MA13 MA24 SA05 TA01 UW09 5J092 AA02 AA18 AA41 CA48 CA49 CA57 FA18 FR01 HA08 HA19 HA25 HA26 HA29 HA38 KA00 KA02 KA12 MA06 MA13 MA24 SA05 TA01 5J500 AA02 AA18 AA41 AC48 AC49 AC57 AF18 AH08 AH19 AH25 AH26 AH29 AH38 AK00 AK02 AK12 AM06 AM13 AM24 AS05 AT01 RF01 WU09
Claims (5)
前記電圧増幅部の出力信号に対して電流増幅を施す電流
増幅部とを備えた増幅装置において、 前記電圧増幅部の出力信号を、前記電流増幅部のいずれ
かの増幅素子に至るまでの間において、所定の基準電圧
に対し、所定のタイミングで短絡させる短絡手段を具備
することを特徴とする増幅装置。1. A voltage amplification unit for amplifying an input signal by voltage,
In an amplification device including a current amplification unit that performs current amplification on an output signal of the voltage amplification unit, the output signal of the voltage amplification unit is supplied to any of the amplification elements of the current amplification unit. An amplifying apparatus comprising: a short-circuiting unit that short-circuits a predetermined reference voltage at a predetermined timing.
信号についての短絡を、前記電流増幅部における最終段
の前記増幅素子の入力側において行うものであることを
特徴とする請求項１に記載の増幅装置。2. The short-circuiting means short-circuits the output signal of the voltage amplification section at the input side of the amplification element at the final stage of the current amplification section. The amplification device described.
整する無信号電流調整部を備え、前記短絡手段は、前記
電圧増幅部の出力信号についての短絡を、前記無信号電
流調整部の入力側において行うものであることを特徴と
する請求項１に記載の増幅装置。3. A no-signal current adjusting unit for adjusting an idling current of the current amplifying unit is provided, and the short-circuiting unit short-circuits an output signal of the voltage amplifying unit at an input side of the no-signal current adjusting unit. The amplifying apparatus according to claim 1, which is for performing.
幅部に負帰還させる負帰還回路を備え、前記電圧増幅部
の初段は差動増幅回路で構成され、前記負帰還は前記差
動増幅回路に対して行われることを特徴とする請求項１
〜３のいずれか１項に記載の増幅装置。4. A negative feedback circuit for negatively feeding back an output signal of the current amplification unit to the voltage amplification unit, wherein a first stage of the voltage amplification unit is composed of a differential amplification circuit, and the negative feedback is the differential amplification circuit. The method according to claim 1, which is performed on a circuit.
The amplification device according to any one of 1 to 3.
ン又はオフ時点から所定期間のタイミングであることを
特徴とする請求項１〜４のいずれか１項に記載の増幅装
置。5. The amplifying device according to claim 1, wherein the predetermined timing is a timing of a predetermined period from a power-on or power-off time of the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019480A JP2003224428A (en) | 2002-01-29 | 2002-01-29 | Amplifier device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019480A JP2003224428A (en) | 2002-01-29 | 2002-01-29 | Amplifier device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003224428A true JP2003224428A (en) | 2003-08-08 |
Family
ID=27743307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002019480A Pending JP2003224428A (en) | 2002-01-29 | 2002-01-29 | Amplifier device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003224428A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011244223A (en) * | 2010-05-18 | 2011-12-01 | Onkyo Corp | Mute control device |
| US8368083B2 (en) | 2009-02-20 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
2002
- 2002-01-29 JP JP2002019480A patent/JP2003224428A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368083B2 (en) | 2009-02-20 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US8592267B2 (en) | 2009-02-20 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2011244223A (en) * | 2010-05-18 | 2011-12-01 | Onkyo Corp | Mute control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080012820A (en) | Audio signal amplifying circuit and electronic device using the same | |
| JPS6119173B2 (en) | ||
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JP3189605B2 (en) | Speaker drive circuit | |
| JP2003224428A (en) | Amplifier device | |
| JPH0618294B2 (en) | Audio output amplifier | |
| JP2000106511A (en) | Power amplifier ic | |
| US20090274319A1 (en) | Audio amplifier | |
| JPS6262084B2 (en) | ||
| KR100634662B1 (en) | Power drive circuit | |
| JP3814118B2 (en) | Mute circuit and audio amplifier circuit | |
| JP4124839B2 (en) | Power amplifier | |
| JP4483010B2 (en) | Power amplifier protection circuit | |
| JP3512654B2 (en) | Amplifier driving piezoelectric speaker | |
| JP3751220B2 (en) | Shock noise prevention circuit | |
| JP3438959B2 (en) | Amplifier ground fault protection circuit | |
| JPH0145150Y2 (en) | ||
| KR101017818B1 (en) | Amplifier circuit | |
| JPS6042644B2 (en) | power amplifier | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| JPH0513047Y2 (en) | ||
| JP3054542B2 (en) | Amplifier circuit | |
| KR930008343Y1 (en) | Noise rejection circuit for amp | |
| JP3469639B2 (en) | Amplifier circuit | |
| JPH0370924B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061011 |