JP2003224239A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003224239A JP2003224239A JP2002020297A JP2002020297A JP2003224239A JP 2003224239 A JP2003224239 A JP 2003224239A JP 2002020297 A JP2002020297 A JP 2002020297A JP 2002020297 A JP2002020297 A JP 2002020297A JP 2003224239 A JP2003224239 A JP 2003224239A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- semiconductor device
- island
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 169
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000011347 resin Substances 0.000 claims abstract description 212
- 229920005989 resin Polymers 0.000 claims abstract description 212
- 238000007789 sealing Methods 0.000 claims description 66
- 239000000725 suspension Substances 0.000 claims description 65
- 239000008393 encapsulating agent Substances 0.000 claims description 39
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 14
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract 4
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052571 earthenware Inorganic materials 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
実装時に実装基板と半導体装置の実装面に樹脂バリ等の
ゴミが入り、実装不良を起こしてしまうという問題があ
った。 【解決手段】 そこで、本発明である半導体装置21で
は、半導体装置21の実装面である樹脂封止体22の裏
面224に凹部25を形成している。また、凹部25よ
り外周側にはリード26の露出領域と樹脂封止体22の
裏面224とがほぼ同一の平面を形成している。そのこ
とで、本発明のQFN型の半導体装置21では、リード
26ばりの破砕くずや樹脂バリ等のゴミが発生しても、
それらのゴミを凹部25形成領域に位置させることで、
実装時の実装不良を回避することができる。
Description
装型のリードレス半導体装置であり、この半導体装置を
実装する際の実装不良の発生を低減するための半導体装
置構造およびその製造方法に関する。
り、これに伴って各種信号線となるリード端子数も増加
の傾向にある。そして、この傾向に伴ってリード端子が
4方向より導出されるQFP(Quad Flat P
ackage)型の半導体装置およびQFN(Quad
Flat Non−leaded Package)
型の半導体装置が使用されるようになってきている。こ
のQFP型の製造方法の1実施例として、例えば、特開
平8−181160号公報に開示されている。
て図面を参照しながら説明する。図12はリードフレー
ム平面図、図13は金型斜視図、図14は樹脂封止後の
リードフレーム平面図である。
テージ2上に接合剤でるある銀ペースト等を介して半導
体素子を搭載する。半導体素子は、図示していないがそ
の表面に複数の電極部を有しており、ステージ上に搭載
し固着する。その後、この電極部とリード端子3とをワ
イヤーボンディングによって電気的に接続する。
ードフレーム1を図13に示す上型7と下型8との間に
設置する。その後、型閉めすることによって注入領域で
あるキャビティが形成される。
る樹脂を所定圧力にて注入する。樹脂は上型7のキャビ
ティ、及び下型8にも流入してランナー11を介してキ
ャビティ9に充填され、半導体素子が封止される。樹脂
注入前にはキャビティ9内に空気が存在しているが、樹
脂がキャビティ内に侵入する段階で、樹脂が空気を押す
ことによりエアーベントへと抜けていく。そして、その
空気はリードフレーム1に形成された孔5を介して外部
へと抜けていく。尚、エアーベントは金型7、8に形成
されており、樹脂を通過させない程度の隙間となってい
る。
型を開いてリードフレーム1を取り出す。図14は、こ
の時点でのリードフレームを示すものである。但し、樹
脂の流路を分かりやすくするために、樹脂封止時にポッ
ト及びランナーが存在した部分を破線で示している。図
14から明らかなように、4つの封止領域の中央部分に
位置するポット部10からゲート部4を介して樹脂が流
入する。そのことにより、ステージに搭載される半導体
素子及びその周囲部分にあるリード端子3の一部が樹脂
で覆われ、1パッケージ12と成る。その後、リード端
子3の連結部分を切断し、必要によって、分離したそれ
ぞれのリード端子3の曲げ加工を行うことにより、QF
P型の半導体装置を完成させる。
体装置の製造方法と同様な方法により形成されたQFN
型の半導体装置である。
導体装置の断面図である。図示の如く、従来における半
導体装置では、Cuフレーム等から成るアイランド14
上には半導体素子16が銀(以下Agという)ペースト
等の導電ペースト17を介して固着されている。そし
て、半導体素子16の電極パッド(図示せず)とリード
15とは金属細線18を介して電気的に接続している。
そして、Cuフレームから成るアイランド14およびリ
ード15上には、半導体素子16等を一体に被覆する樹
脂封止体19が形成されている。そして、アイランド1
4およびリード15の裏面側には酸化防止および半田の
濡れ性が考慮され鍍金が施されている。この構造によ
り、例えば、実装基板(図示せず)に対して、半田を介
してリード15を実装する。このとき、半導体装置の裏
面側はほぼ同一平面を有するように形成されており、半
導体装置は実装基板上に安定して実装される。
部を含む半導体装置の断面図である。図示の如く、樹脂
封止体19の側面から露出する吊りリード13の上面に
は、樹脂ばり19が樹脂封止体19の側面に連続して形
成されている。これは金型に設けられたエアベント部に
流入した樹脂が硬化したものであり、例えば、30μm
程度で形成されている。
におけるQFN型の半導体装置では、図15(A)に示
す如く、半導体装置の実装面側はほぼ同一の平面を有す
るように形成されていた。そのため、半導体装置を実装
基板への実装する際、基板と半導体装置の実装面との間
に樹脂くず等のゴミが入ると実装不良を起こすという問
題が発生する。
体装置の製造方法では、図13に示した如く、キャビテ
ィ9内に存在する空気はキャビティ9端部に追いやられ
金型に設けられたエアベントを介してキャビティ9外部
に抜ける。しかし、このエアベントを介して空気を押し
出す際、リードフレーム1と上型7、またはリードフレ
ーム1と下型8との間に樹脂がバリとして発生する。そ
して、パッケージ12をリードフレーム1からカッティ
ングする際、パッケージ12周辺部を固定してからカッ
ティングする。しかし、図15(B)に示す如く、この
固定領域、特に、吊りリード13表面には、樹脂ばり1
9Aが発生しており、この樹脂バリ19Aによる凹凸に
より、リード3を確実に固定することができない。その
結果、リード3間に形成される樹脂の切断面にマイクロ
クラックが発生する。そして、その後の工程においてこ
のクラックが悪化し樹脂くずとなるが、特に、実装工程
では、この樹脂くず等により実装不良を誘発する問題が
発生する。
では、キャビティ9内に存在する空気はキャビティ9端
部に追いやられ金型7に設けられたエアベントを介して
キャビティ9外部に抜ける。しかし、このエアベントを
介して空気を押し出す際、リードフレーム1と上型7、
またはリードフレーム1と下型8との間に樹脂がバリと
して発生する。しかし、この樹脂バリ厚は30μm程度
と薄いため、パッケージを金型6から離型するときに、
この樹脂バリがパッケージと一体で離型せず、金型内に
残存する事がある。この樹脂バリが金型内に残ること
で、次回の樹脂モールドの際、キャビティ9内に存在す
る空気の経路を塞いでしまう。その結果、空気は外部に
抜け出すことは無く、キャビティ9内に圧縮されて残存
するため、パッケージにボイド、未充填領域を発生して
しまうという問題が発生する。
みてなされたもので、本発明の半導体装置は、少なくと
も1つのアイランドと、前記アイランド表面に固着され
た半導体素子と、前記アイランド近傍から外側へと延在
する複数のリードおよび前記アイランドのコーナー部か
ら連続して外側へと延在する吊りリードと、前記アイラ
ンド、前記半導体素子、前記リードおよび前記吊りリー
ドを一体に被覆する樹脂封止体とを有し、前記リードの
一端は前記樹脂封止体の裏面とほぼ同一平面で露出し、
前記樹脂封止体の裏面は前記リードの露出面で囲まれた
領域の少なくとも一部に凹部を有することを特徴とす
る。
止体から露出する前記リード間に硬化する樹脂および前
記樹脂封止体から露出する前記リードと前記吊りリード
との間に硬化する樹脂の厚みは前記リードフレームの厚
みとほぼ同一の厚みを有することを特徴とする。
の一端および前記吊りリードの一端は、前記樹脂封止体
の実装面側に打ち抜き面を有することを特徴とする。
たもので、本発明の半導体装置の製造方法では、少なく
ともアイランド、リードおよび吊りリードから成る搭載
部を少なくとも1つ有するリードフレームを準備し、前
記リードフレームのアイランドに半導体素子を固着する
工程と、前記半導体素子と前記リードとを金属細線を介
して電気的に接続させ、前記搭載部毎に樹脂封止体を形
成する工程と、前記リードフレームをカットし、前記各
搭載部毎の前記樹脂封止体を個々に分離する工程とを有
し、前記樹脂封止体を形成する工程において、前記樹脂
封止体の端部に位置する前記リードフレームを前記樹脂
封止金型で挟持し、樹脂の充填、空気および樹脂の排出
を前記挟持した面に位置する前記リードフレームに設け
られたエアベントを介してうことを特徴とする。
置およびその製造方法において、図1〜図11を参照と
して説明する。
施の形態であるQFN型の半導体装置について説明す
る。
であり、図1(B)は本発明の半導体装置裏面の平面図
である。図1(A)に示すように、本実施の形態におけ
る半導体装置21の表面側では、パッケージを構成する
絶縁性樹脂からなる樹脂封止体22の表面側221にア
イランド23および吊りリード24の一端241の一部
が露出している。また、樹脂封止体22の側面側222
からはリード26の一端が僅かに露出している。後述の
製造方法において詳細は説明するが、露出領域としては
リード26をリードフレーム41(図4参照)から切断
する際にリード26をリード切断治具で固定できる領域
を有していれば良い。具体的には、樹脂封止体22から
50〜200μm程度露出している。また、リード26
を露出する4つの側面222がそれぞれ交わる樹脂封止
体22の4つのコーナー側面223からは、吊りリード
24の他端242が僅かに露出している。この場合もリ
ード26の場合と同様に、露出領域としては吊りリード
24をリードフレーム41から切断する際に吊りリード
24を固定する領域を有していれば良い。ここでも、同
様に、具体的には、樹脂封止体22から50〜200μ
m程度露出している。
2の表面221にアイランド23を露出することで、半
導体素子から発生する熱の放熱性を向上させることがで
きる。また、樹脂封止体22の表面221とアイランド
23および吊りリード24の一端241の裏面とをほぼ
同一平面に位置させることで、半導体装置21自体の薄
型化を実現している。尚、アイランド23の位置は特に
限定する必要ななく、後述する凹部25が形成できる位
置であれば良い。
形態における半導体装置21の裏面側は、半導体装置2
1の実装領域としての機能を果たしている。樹脂封止体
22の裏面224側の外周部には、吊りリード24の他
端242およびリード26の一端の実装面(実装基板と
の当接面)が、樹脂封止体22の裏面224とほぼ同一
平面を共有するように露出している。そして、この吊り
リード24の他端242およびリード26の一端の実装
面に半田等の固着材を介して実装基板(図示せず)に実
装する。このとき、本発明の半導体装置では、吊りリー
ド24の他端242をも樹脂封止体22の裏面224側
に露出させることに特徴がある。この構造により、実装
面積を増やすことができ、実装強度を向上させることが
できる。ここで、樹脂封止体22の裏面224におい
て、吊りリード24の他端242の露出領域を凹部25
の周囲に配置させ、リード26の露出領域よりも外側に
位置させている。この構造を採用することにより、樹脂
封止体22の裏面224のコーナー部における実装領域
の密集を緩和する。そして、お互いに隣接する吊りリー
ド24およびリード26が半田ブリッジすることを防
ぎ、個々のリード26と実装基板側の所望の導電パター
ン(図示せず)とを確実に電気的接続することができ
る。また、吊りリード24露出領域において、実装領域
の密集が緩和されている場合では、吊りリード24の露
出領域を増大することで、更に、実装強度を向上させる
ことができる。これは、増大した露出領域と実装基板の
導電パターンとが半田を介して固着するからである。
体22の裏面224に凹部25を設けることにも特徴が
ある。この構造の詳細については、図2を参照にして以
下に説明する。
半導体装置のX−X線方向の断面図であり、図2(B)
は図1(A)に示した本発明の半導体装置のY−Y線方
向の断面図である。先ず、図2(A)に示すように、本
実施の形態における半導体装置21の断面構造について
説明する。上述したように、樹脂封止体22の表面22
1にはアイランド23がほぼ同一平面を共有するように
露出している。このアイランド23の露出面と反対面に
は、例えば、Agペースト等の導電ペースト27を介し
て半導体素子28が固着されている。そして、半導体素
子28の電極パッド部(図示せず)とリード26とは金
属細線29を介して電気的に接続している。この金属細
線29と接続するリード26の他端261は樹脂封止体
22内に位置するが、リード26の一端262は樹脂封
止体22の裏面224とほぼ同一平面を共有するように
露出している。
装置の特徴としては、樹脂封止体22の裏面224に凹
部25を設けることである。具体的には、樹脂封止体2
2の裏面224にはリード26の一端262が露出し、
更に、半導体装置21の実装時の安定性を考慮して樹脂
封止体22自体が平坦面を有している。そして、その領
域よりも内側に、例えば、樹脂封止体22の裏面224
の2/3程度の面積を占めるように凹部25が形成され
ている。本実施の形態では、この凹部25の深さは、例
えば、10〜200μm程度で形成されている。しか
し、凹部25の深さは半導体装置21自体の厚み、樹脂
封止体22内のアイランド23の位置、その他、使用目
的に応じて自由に変更することができる。つまり、この
構造を有することで、半導体装置21を実装基板等に実
装する際に、樹脂ばり等のゴミが半導体装置21と実装
基板との間に存在しても、凹部25形成領域に位置する
ことで実装不良を大幅に改善することができる。尚、凹
部25の形成領域も深さと同様に変更可能であり、使用
目的に応じて樹脂封止体22の裏面224に複数個形成
しても良い。
形態における半導体装置21では、樹脂封止体22の表
面221からアイランド23を露出させる。そのこと
で、半導体素子28表面から樹脂封止体22の裏面22
4までの樹脂厚を確保し、半導体装置21の実装面に凹
部25形成領域を確保している。また、本実施の形態で
は、アイランド23を樹脂封止体22の表面221から
露出させ、半導体素子28から発生する熱の放熱性を向
上させている。更に、本実施の形態では、QFN型の半
導体装置21の実装面積を増大させるために、吊りリー
ド24の他端242を樹脂封止体22の裏面224から
露出させている。このとき、上述したように、半導体装
置21の実装強度の向上を図るために、吊りリード24
の他端242も樹脂封止体22の裏面224から露出さ
せる。そして、吊りリード24が露出する樹脂封止体の
コーナー部では、実装領域の密集による半田ブリッジに
よりショートを起こすことがある。そのため、吊りリー
ド24の露出領域はコーナー部におけるリード26との
実装領域の密集を考慮して決められる。
の固着領域には導電ペースト27との接着性を考慮して
銀メッキや金メッキが施されている場合もある。また、
リード26上には金属細線29の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。
特徴部の斜視図であり、図3(B)は本発明の半導体装
置のリードの拡大図である。図3(A)に示すように、
実際は、樹脂封止体22から露出するリード26の一端
262間には樹脂が一体に形成されている。また、リー
ド26の一端262と吊りリード24の他端242との
間にも樹脂が一体に形成されている。これは、樹脂封止
体22の側面222、223から露出するリード26お
よび吊りリード24はごく僅かである。そして、吊りリ
ード24、リード26自体の厚みも、例えば、100〜
250μm程度あるため、この吊りリード24、リード
26の間の樹脂22Aは樹脂封止体22自体と一体化し
ているためである。そして、本発明の半導体装置の特徴
としては、吊りリード24、リード26および吊りリー
ド24とリード26との間の樹脂22Aで形成される外
周面30がほぼ同一面、かつ、同一の厚みで形成されて
いることである。後述する製造方法で詳細は説明する
が、この構造により、半導体装置21をリードフレーム
41から切断する際、リード切断治具で確実に吊りリー
ド24、リード26を固定することができる。
半導体装置は、リード26の一端262において、打ち
抜き面32を樹脂封止体22の裏面224側に有し、リ
ード26のバリ31発生側を樹脂封止体22の表面22
1側に有することに特徴がある。もし、逆に、バリ31
発生側を樹脂封止体22の裏面224側に有している
と、半導体装置21を実装基板に実装する際にバリ31
が破砕し、その破砕したバリ31により実装不良を起こ
す可能性がある。また、バリ31が破砕せず残っている
場合では、樹脂封止体22の裏面224の平坦性が悪化
し、実装精度および実装強度を低下させることとなる。
つまり、上述した構造を有することで、半導体装置の実
装精度および実装強度を向上させることができる。尚、
図示の如く、打ち抜き面32は曲面を有している。そし
て、吊りリード24においても同様なことがいえ、吊り
リード24も同様な構造を有している。
装置について説明したが、特に限定する必要はなく、Q
FP型等のその他の半導体装置についても同様な効果を
得ることができる。そして、その他、本発明の要旨を逸
脱しない範囲で、種々の変更が可能である。
実施の形態であるQFN型の半導体装置の製造方法につ
いて説明する。尚、製造方法の説明にあたり、上述した
半導体装置の説明に用いた図面および符番で同一の構成
要素については、同一の図面および符番を用いることと
する。
に、リードフレームを準備する工程である。
リードフレームの平面図である。図示の如く、本実施の
形態に用いるリードフレーム41は、例えば、厚さが約
100〜250μmの銅を主材料とするフレームから成
る。しかし、Fe―Niを主材料としても良いし、他の
金属材料でも良い。そして、リードフレーム41上には
一点鎖線で示した1個の半導体装置に対応するユニット
を示す搭載部42が複数個形成されている。図4では、
4つの搭載部42のみ図示しているが、少なくとも1個
配置されていれば良い。この搭載部42は、紙面に対し
て左右方向に延在する一対の第1の連結条体43と紙面
に対して上下方向に延在する一対の第2の連結条体44
とにより囲まれている。そして、この第1および第2の
連結条体43、44により、1枚のリードフレーム41
上に複数の搭載部42が位置される。
ムの1つの搭載部を拡大した平面図である。具体的に
は、図示の如く、搭載部42は、主に、アイランド23
とアイランド23を支持する吊りリード24と、アイラ
ンド23の4側辺の近傍に位置し、この4側辺を囲み第
1および第2の連結条体43、44へと延在される複数
のリード26と、吊りリード24の延在方向に位置し吊
りリード24と第1および第2の連結条体43、44と
囲まれる領域47、領域47に設けられる第1のエアベ
ント45および第2のエアベント46とから構成されて
いる。本実施の形態では、3つのエアベント形成領域4
7に夫々第1のエアベント45および第2のエアベント
46を形成しているが、少なくとも1箇所に設けられれ
ば良い。また、樹脂注入口は少なくとも1箇所必要であ
り、ここでは、第2のエアベント46が形成されていな
い右下コーナー領域48に設けられる。尚、樹脂注入口
の位置は、必ずしも、4つのコーナー部に設ける必要は
なく、4つのコーナー部の全てのエアベント形成領域4
7に夫々第1のエアベント45および第2のエアベント
46を形成しても良い。また、本実施の形態では、リー
ドフレーム41に設けられた2種類の孔をそれぞれ第1
のエアベント45および第2のエアベント46と定義す
ることとする。以下同様とする。
レーム41のアイランド23上に半導体素子28をダイ
ボンドし、その半導体素子28の電極パッド部(図示せ
ず)とリード26とを金属細線29でワイヤーボンド
し、電気的に接続する工程である。
部42毎に、アイランド23表面にAgペーストなどの
導電ペースト27によって半導体素子28をダイボンド
し固定する。その後、半導体素子28の電極パッド部と
リード26とを金属細線29にて接続する。そして、前
記細線としては、例えば、Au線より成る。このとき、
金属細線29はワイヤーボンディングにより、電極パッ
ド部にはボールボンディングし、リード26側はステッ
チボンディングし接続する。尚、図示はしていないが、
アイランド23上には導電ペーストとの接着性を考慮し
て銀メッキや金メッキを施す場合もある。また、リード
26上には金属細線29の接着性が考慮して銀メッキや
ニッケルメッキが施される。その他、使用用途に応じて
半導体素子28の接着手段としては、Au−Si箔、半
田等のロウ材、絶縁材料から成る接着材またはフィルム
等も用いられる。
脂封止金型を用いてリードフレーム上の個々の搭載部を
樹脂でモールドする工程である。
り、図7(B)は、樹脂モールド時におけるエアベント
形成領域部の断面図である。そして、図7(C)はゲー
ト部における樹脂注入部の断面図である。
ビティ51の各コーナー部には、図5に示したエアベン
ト形成領域47に合わせて当接面52が形成されてい
る。そして、この当接面52は、下金型54と合わさる
ことでリードフレーム41をキャビティ51内で支持す
る働きを示す。また、リードフレーム41に形成された
第1および第2のエアベント45、46は上金型50に
設けられた空気抜き溝55により連結される。そして、
図7(B)に示す如く、この空気抜き溝55は、第1の
エアベント45と第2のエアベント46とを分離するリ
ードフレーム21の一部56を覆うように位置する。具
体的には、空気抜き溝55の深さは、例えば、当接面5
2から10〜50μm程度で構成するように形成されて
いる。そして、空気抜き溝55の長さは第1のエアベン
ト45と第2のエアベント46とを連結するばよく、両
者と少し重なる程度の長さである。尚、下金型54に
も、予め、上金型50と同様に、第1および第2のエア
ベント45、46を連結するための空気抜き溝を形成し
ても良い。
ィ51内の空気の流れ、特に、第1および第2のエアベ
ント45、46が形成された当接面52を有するキャビ
ティ51のコーナー部における空気の流れについて説明
する。図示の如く、樹脂モールドの際、キャビティ51
内のコーナー部に追い込まれた空気および樹脂は、第1
のエアベント45内へと流入する。このとき、リードフ
レーム41の厚さは、例えば、100〜250μm程度
あるため、第1のエアベント45の深さも同様に、例え
ば、100〜250μm程度ある。そのため、第1のエ
アベント45内へはキャビティ51内の空気のみではな
く、樹脂も一緒に流入する。そして、第1のエアベント
45内では、空気がHL2近傍に集まり、上金型50ま
たは下金型54に設けられた空気抜き溝55を介して第
2のエアベント46へと流入する。このとき、空気抜き
溝55は、例えば、30〜50μm程度の幅で形成され
ている。尚、上述のように、第1のエアベント45は1
00〜250μm程度の深さを有するので、外周面30
を構成する樹脂の切断面よりも手前で見充填領域を形成
することはほとんどない。
(C)に示す如く、ゲート部57においても、第1のエ
アベント45を用いて樹脂をキャビティー51内に注入
することにも特徴がある。図示の如く、上金型50に設
けられたゲート部57は直接キャビティー51と連続し
て形成されず、第1のエアベント45のHL2側に先端
部が位置している。そのことで、矢印で示したようにゲ
ート部57から流入する樹脂は第1のエアベント45を
介してキャビティー51内に流入する。そして、他のコ
ーナー部と同様に、ゲート部57においても第1のエア
ベント45上面は上金型50の当接面52が位置する。
その結果、樹脂封止体22の側面222、223と連続
して形成される外周面30(図3参照)上面には、従来
の構造における樹脂バリ19A(図15(B)参照)が
発生することなく、外側面30はほぼ同一平面を形成す
ることができる。
ィ51は金型51、54の当接面52によりほぼ密閉さ
れており、キャビティ51内への樹脂の注入およびキャ
ビティ51外への樹脂および空気の排出は第1のエアベ
ント45を介して行う。この構造は、従来において、キ
ャビティと連続して金型に設けられたエアベントおよび
ゲート部を有さない点と大きく異なる。そのことで、上
述した樹脂封止体22と連続して形成された外周面30
を樹脂による凹凸を有さないほぼ同一平坦面に形成でき
る。そして、上述の如く、ゲート部57も同様にするこ
とで、樹脂封止体22側面の外周面30全てをほぼ同一
平坦面に形成できる。
ことで、図8および図9に示す如く、樹脂封止体22が
リードフレーム41を覆うように各搭載部42毎に形成
される。図8は、リードフレーム41上に形成された樹
脂封止体22を示した平面図であり、図9は、図8に示
した搭載部42の第1および第2のエアベント45、4
6部に形成された樹脂封止体22の平面図ある。図7に
示す樹脂封止金型50、54を用いることで、キャビテ
ィ51から流出した樹脂は第1のエアベント45、空気
抜き溝55および第2のエアベント46の少なくとも一
部で硬化する。よって、パッケージの離型の際は、リー
ドフレーム41および樹脂封止体22と一体で離型され
る。そして、キャビティ51内の空気は図7(B)の矢
印の如く、空気抜き溝55を介して第2のエアベント4
6より外部に抜け出すことができる。この本発明の製造
方法により、キャビティ51内の空気を図5に点線で示
した本来の樹脂封止体22形成領域外部に排除できる。
その結果、第1のエアベント45ではリードフレーム4
1厚の空気通過経路は確実に確保でき、樹脂封止体22
端部に未充填領域を形成することはない。尚、図示はし
ていないが、樹脂封止体22の裏面224側に凹部25
を形成するために、下金型54のキャビティ51側には
凹部25に対応した凸部が形成されている。
ているリードフレーム41にメッキを施す工程である。
等が考慮されリードフレーム41にメッキを施す。この
ときは、複数の搭載部42が形成されたリードフレーム
41全体にメッキを施す。例えば、リードフレーム41
またはリードフレーム41を乗せるメッキ補助ラック側
をカソード電極、メッキ浴槽側にアノード電極を準備
し、一度に複数のリードフレーム41にメッキを施す。
このとき、メッキ浴槽には、Pd、Sn、Ni、Sn−
Pb、Sn−Bi、Sn−Ag、Sn−Cu、Au−A
g、Sn−Ag−Cu等のメッキ液を準備し、これらの
メッキ液の組み合わせにより、少なくとも1層のメッキ
膜がリードフレーム41に施される。尚、リードフレー
ム41にPdメッキを採用する場合は、樹脂モールド工
程前に、予め、Pdメッキが施されたリードフレーム4
1が用いられる。
如く、リードフレーム41上に複数形成された半導体装
置21をリードフレーム41から切断する工程である。
成領域を切断したリードフレームの平面図である。そし
て、図11(A)は、吊りリード24またはリード26
切断時の斜視図であり、図11(B)は、本発明の特徴
であるリード26切断時の固定領域を示した平面図であ
る。先ず、図9に示すように、上述したように、本発明
の半導体装置の製造方法では、キャビティ51から流出
する樹脂は第1のエアベント45内で硬化する。そのた
め、樹脂封止体22近傍ではリードフレーム41上を含
む外周面30上には樹脂バリは発生しない。
00〜250μm程度の厚みを有しているため、キャビ
ティ51から流出した樹脂は第1のエアベント45、空
気抜き溝55および第2のエアベント46内で一体化し
て硬化している。つまり、第1および第2のエアベント
45、46内の樹脂はリードフレーム41の厚みで強固
に硬化し、空気抜き溝55内の樹脂は両者と一体化す
る。そのため、キャビティ51から流出した樹脂は決め
られた位置に樹脂を硬化することができる。その結果、
第1および第2のエアベント45、46を打ち抜く際、
第1および第2のエアベント45、46間のリードフレ
ーム56上の樹脂バリも全て除去することができる。そ
して、吊りリード24部を切断する工程では、樹脂封止
体22と連続した外周面30上を確実に固定した状態で
吊りリード24および樹脂を切断することができる。つ
まり、図3(A)に示す如く、外周面30上には樹脂に
よる凹凸が形成されないので、支持手段62(図11参
照)で吊りリード24および樹脂22Aを確実に固定
し、それらを切断できる。尚、切断形状は、外周面30
を残して各側辺のリード26端の際まで切断するので、
図示の如き形状となる。そして、リードフレーム41の
一部を残し、第1および第2の連結条体43、44と連
結させておくことで、リードフレーム41から搭載部4
2は離間されない。
体装置21はQFN型の半導体装置であるので、樹脂封
止体22からリード26が露出する境界部近傍でリード
26を切断する。そして、この工程において同時に個々
の半導体装置21をリードフレーム41から切断する。
図11(A)に示すように、先ず、メッキが施された半
導体装置21を台座59、60上に設置する。そして、
半導体装置21のリード26の露出境界部を支持手段6
2で固定し、一方、リード26の先端部も支持手段63
で固定する。そして、パンチ64にてリード26を切断
し、リードフレーム41から半導体装置21を独立され
る。
特徴としては、図示の如く、リード26切断時に半導体
装置21の実装面側からパンチ64を入れ、リード26
およびその周辺の樹脂22A(図3参照)を切断するこ
とである。この製造方法により、図3(B)に示すよう
に、リード26の打ち抜き面32(図3参照)を半導体
装置21の実装面側に形成する。一方、リード26のバ
リ31(図3参照)は半導体装置21の実装面と反対面
に形成する。そして、この構造を有することによる効果
は上述したので、ここでは割愛することとする。尚、吊
りリード24を切断する際も同様に実装面側から切断す
るので、同様な効果を得ることができる。つまり、本発
明の半導体装置では、打ち抜き面32は実装面側に形成
される。
徴としては、吊りリード24およびリード26を切断す
る時に、リード26を支持手段62により確実に固定し
てからパンチ64で切断することである。図11(B)
に示す如く、切断後の樹脂封止体22近傍でハッチング
で示した、例えば、50〜200μm程度の固定領域6
5を支持手段62で固定する。そして、図からも分かる
ように、吊りリード24露出領域の周辺も固定する。こ
のとき、第3工程の樹脂封止体22形成工程でも上述し
たが、樹脂封止体22の側面222、223と連続する
外周面30には凹凸は形成されない。特に、上述の如
く、エアベント形成領域47(図5参照)においても、
樹脂封止体22の側面223と連続する外周面30上に
は樹脂バリは発生しない。そして、樹脂を注入するゲー
ト部57(図7参照)においても外周面30上には樹脂
ばりは発生しない。そのため、本発明では、○印66で
示した領域において、従来における樹脂ばり19A(図
15(B)参照)は形成されず、外周面30に位置する
固定領域65には樹脂バリによる凹凸はなくほぼ同一平
坦面から成る。そして、上述の如く、支持手段62によ
りリード26を確実に固定し、リード26およびその周
辺の樹脂22Aを切断する。その結果、リード26間の
および吊りリード24とリード26との間の樹脂22A
の切断面にはマイクロクラックの発生を抑制することが
でき、安定した一定の形状に形成される。そして、後工
程における半導体装置の特性判定工程、ラッピング工
程、実装工程において、マイクロクラックが成長し樹脂
22Aがくずれることはない。そして、特に、実装工程
において、樹脂くず等による実装不良を誘発することの
ない半導体装置を実現できる。また、パンチ64のライ
フサイクルも向上させることができる。その後、図1に
示した半導体装置21が完成する。
の半導体装置の製造方法では、吊りリード24が樹脂封
止体22から露出する側面223を挟んで第1のエアベ
ント45が形成されたリードフレームを使用する。そし
て、この第1のエアベント45形成領域では金型50、
54の当接面52により吊りリード24を挟持する。こ
の当接面52では、キャビティ51内への樹脂の注入、
キャビティ51内からの空気および樹脂の排出はほぼ第
1のエアベント45のみを介して行う。そのことで、樹
脂封止体22の側面222、223に連続して形成され
る外周面30は、ほぼ同一の平面を有し、かつ、その表
面には樹脂ばりによる凹凸は形成されない。そして、こ
の構造を有することで、吊りリード24およびリード2
6をリードフレーム41から切断する際、樹脂封止体2
2側面と連続した外周面をリード切断治具の支持手段6
2で確実に固定し切断できる。その結果、切断時におけ
る外周面30の樹脂22Aへのマイクロクラックの発生
を最小限に抑制することができ、それに伴い、半導体装
置21の実装不良も最小限に抑制することができる。
置の製造方法では2つのエアベントが形成された場合に
ついて説明したが、特に限定する必要はない。少なくと
もキャビティと連続した第1のエアベントがあれば同様
な効果を得ることができる。また、予め、メッキが施さ
れたリードフレームを用いる場合も同様な効果を得るこ
とができる。そして、その他、本発明の要旨を逸脱しな
い範囲で、種々の変更が可能である。
半導体装置の実装面である樹脂封止体の裏面に、リード
が露出する外周部の実装領域を除いた領域に凹部を形成
することに特徴がある。そのことで、半導体装置の実装
時に実装基板と半導体装置の実装面に樹脂バリ等のゴミ
が入っても、前記ゴミを凹部形成領域に位置することで
実装不良を起こす確率を大幅に改善することができる。
脂封止体側面から露出する吊りリードおよびその近傍の
樹脂の厚みを吊りリードとほぼ同じ厚みで形成すること
に特徴がある。そのことで、吊りリードおよびその近傍
の樹脂の上面をほぼ同一平面にすることができ、リード
切断時にリード固定領域として用いることができる。そ
の結果、リードおよびその近傍の樹脂の切断面を安定さ
せることができる。
りリードの一端を半導体装置の実装面に露出させること
に特徴がある。そのことで、半導体装置の実装面積を増
加させることができ、実装強度を向上させることができ
る。
導体装置の実装面と反対面である樹脂封止体表面からア
イランドを露出している。そのことで、半導体素子から
発生する熱をアイランドから直接外部に発散することが
でき、放熱性を向上させることができる。
よれば、樹脂封止体形成工程において、キャビティ内へ
の樹脂の注入、キャビティ内からの空気および樹脂の排
出をほぼリードフレームに形成された第1のエアベント
のみを介して行う。そのことで、樹脂封止体の側面と連
続して形成される外周面上には樹脂ばりによる凹凸がな
いほぼ同一の平坦面を形成することができる。
よれば、リードフレームから個々の半導体装置を切断す
る際に、樹脂封止体と樹脂封止体側面から露出するリー
ドの境界近傍を確実に固定して切断することに特徴があ
る。そのことで、リードおよびリード周辺の樹脂の切断
面を安定させることができる。その結果、切断面に位置
する樹脂へのマイクロクラックを抑制し、そのクラック
の成長による樹脂ゴミをも抑制し、半導体装置の実装不
良等を起こす可能性を大幅に低減することができる。
よれば、リード、吊りリードおよびその周辺の樹脂を切
断する際に、半導体装置の実装面側から切断することに
特徴がある。そのことで、それら3者の打ち抜き面は実
装面側に形成される。一方、それら3者のバリは実装面
と反対面側に形成される。その結果、半導体装置の実装
面に凹凸を形成することはなく、半導体装置の実装精度
および安定性を向上させることができる。
(B)平面図である。
(B)断面図である。
(B)斜視図である。
ある。
ある。
ある。
ある。
ある。
ある。
である。
である。
る図である。
る図である。
る図である。
面図(B)断面図である。
Claims (15)
- 【請求項1】 少なくとも1つのアイランドと、 前記アイランド表面に固着された半導体素子と、 前記アイランド近傍から外側へと延在する複数のリード
および前記アイランドのコーナー部から連続して外側へ
と延在する吊りリードと、 前記アイランド、前記半導体素子、前記リードおよび前
記吊りリードを一体に被覆する樹脂封止体とを有し、 前記リードの一端は前記樹脂封止体の裏面とほぼ同一平
面で露出し、前記樹脂封止体の裏面は前記リードの露出
面で囲まれた領域の少なくとも一部に凹部を有すること
を特徴とする半導体装置。 - 【請求項2】 前記樹脂封止体から露出する前記リード
間に硬化する樹脂および前記樹脂封止体から露出する前
記リードと前記吊りリードとの間に硬化する樹脂の厚み
は前記リードフレームの厚みとほぼ同一の厚みを有する
ことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記リード、前記吊りリードおよび前記
硬化樹脂の表面から成る外周面は前記樹脂封止体側面と
連続して形成され、前記外周面は前記樹脂封止体を囲む
ようにほぼ同一の平坦面であることを特徴とする請求項
2記載の半導体装置。 - 【請求項4】 前記リードの一端および前記吊りリード
の一端は、前記樹脂封止体の裏面側に打ち抜き面を有す
ることを特徴とする請求項1から請求項3のいずれかに
記載の半導体装置。 - 【請求項5】 前記アイランド裏面は前記樹脂封止体の
表面に位置し、前記アイランド裏面の少なくとも一部は
前記樹脂封止体の表面から露出し、前記アイランド裏面
と前記樹脂封止体の表面とはほぼ同一平面を形成するこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項6】 前記吊りリードの一端の裏面は前記樹脂
封止体の裏面とほぼ同一平面のコーナー部に露出するこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項7】 前記吊りリードの露出面は前記凹部に対
して外側に位置し、かつ、前記リードの露出面よりも外
側に位置することを特徴とする請求項6記載の半導体装
置。 - 【請求項8】 少なくとも1つのアイランドと、 前記アイランド表面に固着された半導体素子と、 前記アイランド近傍から外側へと延在する複数のリード
および前記アイランドのコーナー部から連続して外側へ
と延在する吊りリードと、 前記アイランド、前記半導体素子、前記リードおよび前
記吊りリードを一体に被覆する樹脂封止体とを有し、 前記樹脂封止体から露出する前記リード間に硬化する樹
脂および前記樹脂封止体から露出する前記リードと前記
吊りリードとの間に硬化する樹脂の厚みは前記リードフ
レームの厚みとほぼ同一の厚みを有することを特徴とす
る半導体装置。 - 【請求項9】 前記リード、前記吊りリードおよび前記
硬化樹脂の表面から成る外周面は前記樹脂封止体側面と
連続して形成され、前記外周面は前記樹脂封止体を囲む
ようにほぼ同一の平坦面であることを特徴とする請求項
8記載の半導体装置。 - 【請求項10】 前記リードの一端および前記吊りリー
ドの一端は、前記樹脂封止体の裏面側に打ち抜き面を有
することを特徴とする請求項8または請求項9記載の半
導体装置。 - 【請求項11】 前記アイランド裏面は前記樹脂封止体
の表面に位置し、前記アイランド裏面の少なくとも一部
は前記樹脂封止体の表面から露出し、前記アイランド裏
面と前記樹脂封止体の表面とはほぼ同一平面を形成する
ことを特徴とする請求項8記載の半導体装置。 - 【請求項12】 前記吊りリードの一端の裏面は前記樹
脂封止体の裏面とほぼ同一平面のコーナー部に露出する
ことを特徴とする請求項7記載の半導体装置。 - 【請求項13】 前記吊りリードの露出面は前記凹部に
対して外側に位置し、かつ、前記リードの露出面よりも
外側に位置することを特徴とする請求項12記載の半導
体装置。 - 【請求項14】 少なくともアイランド、リードおよび
吊りリードから成る搭載部を少なくとも1つ有するリー
ドフレームを準備し、前記リードフレームのアイランド
に半導体素子を固着する工程と、 前記半導体素子と前記リードとを金属細線を介して電気
的に接続させ、前記搭載部毎に樹脂封止体を形成する工
程と、 前記リードフレームをカットし、前記各搭載部毎の前記
樹脂封止体を個々に分離する工程とを有し、 前記樹脂封止体を形成する工程において、前記樹脂封止
体の端部に位置する前記リードフレームを前記樹脂封止
金型で挟持し、樹脂の充填、空気および樹脂の排出を前
記挟持した面に位置する前記リードフレームに設けられ
たエアベントを介してうことを特徴とする半導体装置の
製造方法。 - 【請求項15】 前記樹脂封止体を分離する工程におい
て、前記リードおよび前記吊りリードを前記樹脂封止体
の裏面から打ち抜くことを特徴とする請求項14記載の
半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002020297A JP2003224239A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置およびその製造方法 |
TW91135129A TW584949B (en) | 2002-01-29 | 2002-12-04 | Semiconductor device and manufacturing method thereof |
US10/352,859 US6893903B2 (en) | 2002-01-29 | 2003-01-29 | Semiconductor device and method for manufacturing the same |
CNB031035620A CN1307718C (zh) | 2002-01-29 | 2003-01-29 | 半导体装置及其制造方法 |
KR20030005701A KR100679598B1 (ko) | 2002-01-29 | 2003-01-29 | 반도체 장치 및 그 제조 방법 |
US10/872,454 US7119424B2 (en) | 2002-01-29 | 2004-06-22 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002020297A JP2003224239A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210905A Division JP4225990B2 (ja) | 2005-07-21 | 2005-07-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003224239A true JP2003224239A (ja) | 2003-08-08 |
Family
ID=27606271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002020297A Pending JP2003224239A (ja) | 2002-01-29 | 2002-01-29 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6893903B2 (ja) |
JP (1) | JP2003224239A (ja) |
KR (1) | KR100679598B1 (ja) |
CN (1) | CN1307718C (ja) |
TW (1) | TW584949B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086273A (ja) * | 2004-09-15 | 2006-03-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
JP2007194558A (ja) * | 2006-01-23 | 2007-08-02 | Towa Corp | 電子部品の樹脂封止成形方法と金型及びリードフレーム |
JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2013232544A (ja) * | 2012-04-27 | 2013-11-14 | Lapis Semiconductor Co Ltd | 樹脂封止方法および半導体装置の製造方法 |
JP2014072830A (ja) * | 2012-10-01 | 2014-04-21 | Nikon Corp | 中空パッケージ用容器及びその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
JP3805338B2 (ja) * | 2003-11-07 | 2006-08-02 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US7642638B2 (en) * | 2006-12-22 | 2010-01-05 | United Test And Assembly Center Ltd. | Inverted lead frame in substrate |
TWI515842B (zh) * | 2008-11-17 | 2016-01-01 | 先進封裝技術私人有限公司 | 半導體晶片封裝系統 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293065A (en) * | 1992-08-27 | 1994-03-08 | Texas Instruments, Incorporated | Lead frame having an outlet with a larger cross sectional area than the inlet |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
US5559366A (en) * | 1994-08-04 | 1996-09-24 | Micron Technology, Inc. | Lead finger tread for a semiconductor lead package system |
US6388338B1 (en) * | 1995-04-28 | 2002-05-14 | Stmicroelectronics | Plastic package for an integrated electronic semiconductor device |
JPH08181160A (ja) | 1994-12-26 | 1996-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
CA2180807C (en) * | 1996-07-09 | 2002-11-05 | Lynda Boutin | Integrated circuit chip package and encapsulation process |
JP2907186B2 (ja) * | 1997-05-19 | 1999-06-21 | 日本電気株式会社 | 半導体装置、その製造方法 |
JP2915892B2 (ja) * | 1997-06-27 | 1999-07-05 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
KR100350046B1 (ko) * | 1999-04-14 | 2002-08-24 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지 |
JP2000332162A (ja) * | 1999-05-18 | 2000-11-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
JP2001035961A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2001068613A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | 半導体装置及びその製造方法 |
JP2001085574A (ja) * | 1999-09-09 | 2001-03-30 | Aoi Electronics Co Ltd | 樹脂封止半導体装置及びモールド装置 |
WO2002009180A1 (en) * | 2000-07-25 | 2002-01-31 | Ssi Inc | Plastic package base, air cavity type package and their manufacturing methods |
JP3660861B2 (ja) * | 2000-08-18 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2002
- 2002-01-29 JP JP2002020297A patent/JP2003224239A/ja active Pending
- 2002-12-04 TW TW91135129A patent/TW584949B/zh not_active IP Right Cessation
-
2003
- 2003-01-29 CN CNB031035620A patent/CN1307718C/zh not_active Expired - Fee Related
- 2003-01-29 KR KR20030005701A patent/KR100679598B1/ko not_active IP Right Cessation
- 2003-01-29 US US10/352,859 patent/US6893903B2/en not_active Expired - Lifetime
-
2004
- 2004-06-22 US US10/872,454 patent/US7119424B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086273A (ja) * | 2004-09-15 | 2006-03-30 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
JP2007194558A (ja) * | 2006-01-23 | 2007-08-02 | Towa Corp | 電子部品の樹脂封止成形方法と金型及びリードフレーム |
JP2009246395A (ja) * | 2009-07-27 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2013232544A (ja) * | 2012-04-27 | 2013-11-14 | Lapis Semiconductor Co Ltd | 樹脂封止方法および半導体装置の製造方法 |
JP2014072830A (ja) * | 2012-10-01 | 2014-04-21 | Nikon Corp | 中空パッケージ用容器及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20030065385A (ko) | 2003-08-06 |
US20030143779A1 (en) | 2003-07-31 |
KR100679598B1 (ko) | 2007-02-08 |
US6893903B2 (en) | 2005-05-17 |
CN1307718C (zh) | 2007-03-28 |
US20040222513A1 (en) | 2004-11-11 |
US7119424B2 (en) | 2006-10-10 |
CN1435882A (zh) | 2003-08-13 |
TW200302559A (en) | 2003-08-01 |
TW584949B (en) | 2004-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
JP3773855B2 (ja) | リードフレーム | |
JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
US6670220B2 (en) | Semiconductor device and manufacture method of that | |
JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2003224239A (ja) | 半導体装置およびその製造方法 | |
JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
JP4121335B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP4286242B2 (ja) | 半導体装置の製造方法 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
JP4294034B2 (ja) | 半導体装置 | |
JP4128088B2 (ja) | 半導体装置の製造方法 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4225990B2 (ja) | 半導体装置の製造方法 | |
JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
JP2004127962A (ja) | 半導体装置の樹脂封止方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム | |
JP3915354B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2002164365A (ja) | 半導体パッケージ部品の製造方法およびリードフレーム | |
JPH10135262A (ja) | 半導体パッケージ構造体およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051111 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060411 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060512 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070425 |