JP2003224239A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003224239A
JP2003224239A JP2002020297A JP2002020297A JP2003224239A JP 2003224239 A JP2003224239 A JP 2003224239A JP 2002020297 A JP2002020297 A JP 2002020297A JP 2002020297 A JP2002020297 A JP 2002020297A JP 2003224239 A JP2003224239 A JP 2003224239A
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor device
island
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002020297A
Other languages
English (en)
Inventor
Akira Ochiai
公 落合
Toshiyuki Take
俊之 武
Tetsuya Fukushima
哲也 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002020297A priority Critical patent/JP2003224239A/ja
Priority to TW91135129A priority patent/TW584949B/zh
Priority to US10/352,859 priority patent/US6893903B2/en
Priority to CNB031035620A priority patent/CN1307718C/zh
Priority to KR20030005701A priority patent/KR100679598B1/ko
Publication of JP2003224239A publication Critical patent/JP2003224239A/ja
Priority to US10/872,454 priority patent/US7119424B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来における半導体装置では、半導体装置の
実装時に実装基板と半導体装置の実装面に樹脂バリ等の
ゴミが入り、実装不良を起こしてしまうという問題があ
った。 【解決手段】 そこで、本発明である半導体装置２１で
は、半導体装置２１の実装面である樹脂封止体２２の裏
面２２４に凹部２５を形成している。また、凹部２５よ
り外周側にはリード２６の露出領域と樹脂封止体２２の
裏面２２４とがほぼ同一の平面を形成している。そのこ
とで、本発明のＱＦＮ型の半導体装置２１では、リード
２６ばりの破砕くずや樹脂バリ等のゴミが発生しても、
それらのゴミを凹部２５形成領域に位置させることで、
実装時の実装不良を回避することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の半導体装置は裏面実
装型のリードレス半導体装置であり、この半導体装置を
実装する際の実装不良の発生を低減するための半導体装
置構造およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置は、年々大容量化されてお
り、これに伴って各種信号線となるリード端子数も増加
の傾向にある。そして、この傾向に伴ってリード端子が
４方向より導出されるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）型の半導体装置およびＱＦＮ（Ｑｕａｄ
Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）
型の半導体装置が使用されるようになってきている。こ
のＱＦＰ型の製造方法の１実施例として、例えば、特開
平８−１８１１６０号公報に開示されている。
【０００３】以下、従来の実施例における製造方法つい
て図面を参照しながら説明する。図１２はリードフレー
ム平面図、図１３は金型斜視図、図１４は樹脂封止後の
リードフレーム平面図である。
【０００４】先ず、図１２に示すリードフレーム１のス
テージ２上に接合剤でるある銀ペースト等を介して半導
体素子を搭載する。半導体素子は、図示していないがそ
の表面に複数の電極部を有しており、ステージ上に搭載
し固着する。その後、この電極部とリード端子３とをワ
イヤーボンディングによって電気的に接続する。
【０００５】以上のように半導体素子を搭載した後、リ
ードフレーム１を図１３に示す上型７と下型８との間に
設置する。その後、型閉めすることによって注入領域で
あるキャビティが形成される。
【０００６】そして、上型７のポット１０’より溶融す
る樹脂を所定圧力にて注入する。樹脂は上型７のキャビ
ティ、及び下型８にも流入してランナー１１を介してキ
ャビティ９に充填され、半導体素子が封止される。樹脂
注入前にはキャビティ９内に空気が存在しているが、樹
脂がキャビティ内に侵入する段階で、樹脂が空気を押す
ことによりエアーベントへと抜けていく。そして、その
空気はリードフレーム１に形成された孔５を介して外部
へと抜けていく。尚、エアーベントは金型７、８に形成
されており、樹脂を通過させない程度の隙間となってい
る。
【０００７】充填後、樹脂が冷却固化したところで、金
型を開いてリードフレーム１を取り出す。図１４は、こ
の時点でのリードフレームを示すものである。但し、樹
脂の流路を分かりやすくするために、樹脂封止時にポッ
ト及びランナーが存在した部分を破線で示している。図
１４から明らかなように、４つの封止領域の中央部分に
位置するポット部１０からゲート部４を介して樹脂が流
入する。そのことにより、ステージに搭載される半導体
素子及びその周囲部分にあるリード端子３の一部が樹脂
で覆われ、１パッケージ１２と成る。その後、リード端
子３の連結部分を切断し、必要によって、分離したそれ
ぞれのリード端子３の曲げ加工を行うことにより、ＱＦ
Ｐ型の半導体装置を完成させる。
【０００８】次に、図１５は、上述したＱＦＰ型の半導
体装置の製造方法と同様な方法により形成されたＱＦＮ
型の半導体装置である。
【０００９】図１５（Ａ）はリード１５形成部を含む半
導体装置の断面図である。図示の如く、従来における半
導体装置では、Ｃｕフレーム等から成るアイランド１４
上には半導体素子１６が銀（以下Ａｇという）ペースト
等の導電ペースト１７を介して固着されている。そし
て、半導体素子１６の電極パッド（図示せず）とリード
１５とは金属細線１８を介して電気的に接続している。
そして、Ｃｕフレームから成るアイランド１４およびリ
ード１５上には、半導体素子１６等を一体に被覆する樹
脂封止体１９が形成されている。そして、アイランド１
４およびリード１５の裏面側には酸化防止および半田の
濡れ性が考慮され鍍金が施されている。この構造によ
り、例えば、実装基板（図示せず）に対して、半田を介
してリード１５を実装する。このとき、半導体装置の裏
面側はほぼ同一平面を有するように形成されており、半
導体装置は実装基板上に安定して実装される。
【００１０】次に、図１５（Ｂ）は吊りリード１３形成
部を含む半導体装置の断面図である。図示の如く、樹脂
封止体１９の側面から露出する吊りリード１３の上面に
は、樹脂ばり１９が樹脂封止体１９の側面に連続して形
成されている。これは金型に設けられたエアベント部に
流入した樹脂が硬化したものであり、例えば、３０μｍ
程度で形成されている。
【００１１】
【発明が解決しようとする課題】上述したように、従来
におけるＱＦＮ型の半導体装置では、図１５（Ａ）に示
す如く、半導体装置の実装面側はほぼ同一の平面を有す
るように形成されていた。そのため、半導体装置を実装
基板への実装する際、基板と半導体装置の実装面との間
に樹脂くず等のゴミが入ると実装不良を起こすという問
題が発生する。
【００１２】更に、上述したように、従来における半導
体装置の製造方法では、図１３に示した如く、キャビテ
ィ９内に存在する空気はキャビティ９端部に追いやられ
金型に設けられたエアベントを介してキャビティ９外部
に抜ける。しかし、このエアベントを介して空気を押し
出す際、リードフレーム１と上型７、またはリードフレ
ーム１と下型８との間に樹脂がバリとして発生する。そ
して、パッケージ１２をリードフレーム１からカッティ
ングする際、パッケージ１２周辺部を固定してからカッ
ティングする。しかし、図１５（Ｂ）に示す如く、この
固定領域、特に、吊りリード１３表面には、樹脂ばり１
９Ａが発生しており、この樹脂バリ１９Ａによる凹凸に
より、リード３を確実に固定することができない。その
結果、リード３間に形成される樹脂の切断面にマイクロ
クラックが発生する。そして、その後の工程においてこ
のクラックが悪化し樹脂くずとなるが、特に、実装工程
では、この樹脂くず等により実装不良を誘発する問題が
発生する。
【００１３】また、従来における半導体装置の製造方法
では、キャビティ９内に存在する空気はキャビティ９端
部に追いやられ金型７に設けられたエアベントを介して
キャビティ９外部に抜ける。しかし、このエアベントを
介して空気を押し出す際、リードフレーム１と上型７、
またはリードフレーム１と下型８との間に樹脂がバリと
して発生する。しかし、この樹脂バリ厚は３０μｍ程度
と薄いため、パッケージを金型６から離型するときに、
この樹脂バリがパッケージと一体で離型せず、金型内に
残存する事がある。この樹脂バリが金型内に残ること
で、次回の樹脂モールドの際、キャビティ９内に存在す
る空気の経路を塞いでしまう。その結果、空気は外部に
抜け出すことは無く、キャビティ９内に圧縮されて残存
するため、パッケージにボイド、未充填領域を発生して
しまうという問題が発生する。
【００１４】
【課題を解決するための手段】上記した従来の課題に鑑
みてなされたもので、本発明の半導体装置は、少なくと
も１つのアイランドと、前記アイランド表面に固着され
た半導体素子と、前記アイランド近傍から外側へと延在
する複数のリードおよび前記アイランドのコーナー部か
ら連続して外側へと延在する吊りリードと、前記アイラ
ンド、前記半導体素子、前記リードおよび前記吊りリー
ドを一体に被覆する樹脂封止体とを有し、前記リードの
一端は前記樹脂封止体の裏面とほぼ同一平面で露出し、
前記樹脂封止体の裏面は前記リードの露出面で囲まれた
領域の少なくとも一部に凹部を有することを特徴とす
る。
【００１５】更に、本発明の半導体装置は、前記樹脂封
止体から露出する前記リード間に硬化する樹脂および前
記樹脂封止体から露出する前記リードと前記吊りリード
との間に硬化する樹脂の厚みは前記リードフレームの厚
みとほぼ同一の厚みを有することを特徴とする。
【００１６】更に、本発明の半導体装置は、前記リード
の一端および前記吊りリードの一端は、前記樹脂封止体
の実装面側に打ち抜き面を有することを特徴とする。
【００１７】また、上記した従来の課題に鑑みてなされ
たもので、本発明の半導体装置の製造方法では、少なく
ともアイランド、リードおよび吊りリードから成る搭載
部を少なくとも１つ有するリードフレームを準備し、前
記リードフレームのアイランドに半導体素子を固着する
工程と、前記半導体素子と前記リードとを金属細線を介
して電気的に接続させ、前記搭載部毎に樹脂封止体を形
成する工程と、前記リードフレームをカットし、前記各
搭載部毎の前記樹脂封止体を個々に分離する工程とを有
し、前記樹脂封止体を形成する工程において、前記樹脂
封止体の端部に位置する前記リードフレームを前記樹脂
封止金型で挟持し、樹脂の充填、空気および樹脂の排出
を前記挟持した面に位置する前記リードフレームに設け
られたエアベントを介してうことを特徴とする。
【００１８】
【発明の実施の形態】以下に、本発明における半導体装
置およびその製造方法において、図１〜図１１を参照と
して説明する。
【００１９】先ず、図１〜図３を用いて、本発明の一実
施の形態であるＱＦＮ型の半導体装置について説明す
る。
【００２０】図１（Ａ）は本発明の半導体装置の斜視図
であり、図１（Ｂ）は本発明の半導体装置裏面の平面図
である。図１（Ａ）に示すように、本実施の形態におけ
る半導体装置２１の表面側では、パッケージを構成する
絶縁性樹脂からなる樹脂封止体２２の表面側２２１にア
イランド２３および吊りリード２４の一端２４１の一部
が露出している。また、樹脂封止体２２の側面側２２２
からはリード２６の一端が僅かに露出している。後述の
製造方法において詳細は説明するが、露出領域としては
リード２６をリードフレーム４１（図４参照）から切断
する際にリード２６をリード切断治具で固定できる領域
を有していれば良い。具体的には、樹脂封止体２２から
５０〜２００μｍ程度露出している。また、リード２６
を露出する４つの側面２２２がそれぞれ交わる樹脂封止
体２２の４つのコーナー側面２２３からは、吊りリード
２４の他端２４２が僅かに露出している。この場合もリ
ード２６の場合と同様に、露出領域としては吊りリード
２４をリードフレーム４１から切断する際に吊りリード
２４を固定する領域を有していれば良い。ここでも、同
様に、具体的には、樹脂封止体２２から５０〜２００μ
ｍ程度露出している。
【００２１】ここで、本実施の形態では、樹脂封止体２
２の表面２２１にアイランド２３を露出することで、半
導体素子から発生する熱の放熱性を向上させることがで
きる。また、樹脂封止体２２の表面２２１とアイランド
２３および吊りリード２４の一端２４１の裏面とをほぼ
同一平面に位置させることで、半導体装置２１自体の薄
型化を実現している。尚、アイランド２３の位置は特に
限定する必要ななく、後述する凹部２５が形成できる位
置であれば良い。
【００２２】一方、図１（Ｂ）に示すように、本実施の
形態における半導体装置２１の裏面側は、半導体装置２
１の実装領域としての機能を果たしている。樹脂封止体
２２の裏面２２４側の外周部には、吊りリード２４の他
端２４２およびリード２６の一端の実装面（実装基板と
の当接面）が、樹脂封止体２２の裏面２２４とほぼ同一
平面を共有するように露出している。そして、この吊り
リード２４の他端２４２およびリード２６の一端の実装
面に半田等の固着材を介して実装基板（図示せず）に実
装する。このとき、本発明の半導体装置では、吊りリー
ド２４の他端２４２をも樹脂封止体２２の裏面２２４側
に露出させることに特徴がある。この構造により、実装
面積を増やすことができ、実装強度を向上させることが
できる。ここで、樹脂封止体２２の裏面２２４におい
て、吊りリード２４の他端２４２の露出領域を凹部２５
の周囲に配置させ、リード２６の露出領域よりも外側に
位置させている。この構造を採用することにより、樹脂
封止体２２の裏面２２４のコーナー部における実装領域
の密集を緩和する。そして、お互いに隣接する吊りリー
ド２４およびリード２６が半田ブリッジすることを防
ぎ、個々のリード２６と実装基板側の所望の導電パター
ン（図示せず）とを確実に電気的接続することができ
る。また、吊りリード２４露出領域において、実装領域
の密集が緩和されている場合では、吊りリード２４の露
出領域を増大することで、更に、実装強度を向上させる
ことができる。これは、増大した露出領域と実装基板の
導電パターンとが半田を介して固着するからである。
【００２３】更に、本発明の半導体装置では、樹脂封止
体２２の裏面２２４に凹部２５を設けることにも特徴が
ある。この構造の詳細については、図２を参照にして以
下に説明する。
【００２４】図２（Ａ）は図１（Ａ）に示した本発明の
半導体装置のＸ−Ｘ線方向の断面図であり、図２（Ｂ）
は図１（Ａ）に示した本発明の半導体装置のＹ−Ｙ線方
向の断面図である。先ず、図２（Ａ）に示すように、本
実施の形態における半導体装置２１の断面構造について
説明する。上述したように、樹脂封止体２２の表面２２
１にはアイランド２３がほぼ同一平面を共有するように
露出している。このアイランド２３の露出面と反対面に
は、例えば、Ａｇペースト等の導電ペースト２７を介し
て半導体素子２８が固着されている。そして、半導体素
子２８の電極パッド部（図示せず）とリード２６とは金
属細線２９を介して電気的に接続している。この金属細
線２９と接続するリード２６の他端２６１は樹脂封止体
２２内に位置するが、リード２６の一端２６２は樹脂封
止体２２の裏面２２４とほぼ同一平面を共有するように
露出している。
【００２５】そして、上述したように、本発明の半導体
装置の特徴としては、樹脂封止体２２の裏面２２４に凹
部２５を設けることである。具体的には、樹脂封止体２
２の裏面２２４にはリード２６の一端２６２が露出し、
更に、半導体装置２１の実装時の安定性を考慮して樹脂
封止体２２自体が平坦面を有している。そして、その領
域よりも内側に、例えば、樹脂封止体２２の裏面２２４
の２／３程度の面積を占めるように凹部２５が形成され
ている。本実施の形態では、この凹部２５の深さは、例
えば、１０〜２００μｍ程度で形成されている。しか
し、凹部２５の深さは半導体装置２１自体の厚み、樹脂
封止体２２内のアイランド２３の位置、その他、使用目
的に応じて自由に変更することができる。つまり、この
構造を有することで、半導体装置２１を実装基板等に実
装する際に、樹脂ばり等のゴミが半導体装置２１と実装
基板との間に存在しても、凹部２５形成領域に位置する
ことで実装不良を大幅に改善することができる。尚、凹
部２５の形成領域も深さと同様に変更可能であり、使用
目的に応じて樹脂封止体２２の裏面２２４に複数個形成
しても良い。
【００２６】次に、図２（Ｂ）に示すように、本実施の
形態における半導体装置２１では、樹脂封止体２２の表
面２２１からアイランド２３を露出させる。そのこと
で、半導体素子２８表面から樹脂封止体２２の裏面２２
４までの樹脂厚を確保し、半導体装置２１の実装面に凹
部２５形成領域を確保している。また、本実施の形態で
は、アイランド２３を樹脂封止体２２の表面２２１から
露出させ、半導体素子２８から発生する熱の放熱性を向
上させている。更に、本実施の形態では、ＱＦＮ型の半
導体装置２１の実装面積を増大させるために、吊りリー
ド２４の他端２４２を樹脂封止体２２の裏面２２４から
露出させている。このとき、上述したように、半導体装
置２１の実装強度の向上を図るために、吊りリード２４
の他端２４２も樹脂封止体２２の裏面２２４から露出さ
せる。そして、吊りリード２４が露出する樹脂封止体の
コーナー部では、実装領域の密集による半田ブリッジに
よりショートを起こすことがある。そのため、吊りリー
ド２４の露出領域はコーナー部におけるリード２６との
実装領域の密集を考慮して決められる。
【００２７】尚、図示はしていないが、アイランド２３
の固着領域には導電ペースト２７との接着性を考慮して
銀メッキや金メッキが施されている場合もある。また、
リード２６上には金属細線２９の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。
【００２８】次に、図３（Ａ）は本発明の半導体装置の
特徴部の斜視図であり、図３（Ｂ）は本発明の半導体装
置のリードの拡大図である。図３（Ａ）に示すように、
実際は、樹脂封止体２２から露出するリード２６の一端
２６２間には樹脂が一体に形成されている。また、リー
ド２６の一端２６２と吊りリード２４の他端２４２との
間にも樹脂が一体に形成されている。これは、樹脂封止
体２２の側面２２２、２２３から露出するリード２６お
よび吊りリード２４はごく僅かである。そして、吊りリ
ード２４、リード２６自体の厚みも、例えば、１００〜
２５０μｍ程度あるため、この吊りリード２４、リード
２６の間の樹脂２２Ａは樹脂封止体２２自体と一体化し
ているためである。そして、本発明の半導体装置の特徴
としては、吊りリード２４、リード２６および吊りリー
ド２４とリード２６との間の樹脂２２Ａで形成される外
周面３０がほぼ同一面、かつ、同一の厚みで形成されて
いることである。後述する製造方法で詳細は説明する
が、この構造により、半導体装置２１をリードフレーム
４１から切断する際、リード切断治具で確実に吊りリー
ド２４、リード２６を固定することができる。
【００２９】更に、図３（Ｂ）に示すように、本発明の
半導体装置は、リード２６の一端２６２において、打ち
抜き面３２を樹脂封止体２２の裏面２２４側に有し、リ
ード２６のバリ３１発生側を樹脂封止体２２の表面２２
１側に有することに特徴がある。もし、逆に、バリ３１
発生側を樹脂封止体２２の裏面２２４側に有している
と、半導体装置２１を実装基板に実装する際にバリ３１
が破砕し、その破砕したバリ３１により実装不良を起こ
す可能性がある。また、バリ３１が破砕せず残っている
場合では、樹脂封止体２２の裏面２２４の平坦性が悪化
し、実装精度および実装強度を低下させることとなる。
つまり、上述した構造を有することで、半導体装置の実
装精度および実装強度を向上させることができる。尚、
図示の如く、打ち抜き面３２は曲面を有している。そし
て、吊りリード２４においても同様なことがいえ、吊り
リード２４も同様な構造を有している。
【００３０】尚、上述した説明では、ＱＦＮ型の半導体
装置について説明したが、特に限定する必要はなく、Ｑ
ＦＰ型等のその他の半導体装置についても同様な効果を
得ることができる。そして、その他、本発明の要旨を逸
脱しない範囲で、種々の変更が可能である。
【００３１】次に、図４〜図１０を用いて、本発明の一
実施の形態であるＱＦＮ型の半導体装置の製造方法につ
いて説明する。尚、製造方法の説明にあたり、上述した
半導体装置の説明に用いた図面および符番で同一の構成
要素については、同一の図面および符番を用いることと
する。
【００３２】第１の工程は、図４および図５に示すよう
に、リードフレームを準備する工程である。
【００３３】図４は、本発明の半導体装置に用いられる
リードフレームの平面図である。図示の如く、本実施の
形態に用いるリードフレーム４１は、例えば、厚さが約
１００〜２５０μｍの銅を主材料とするフレームから成
る。しかし、Ｆｅ―Ｎｉを主材料としても良いし、他の
金属材料でも良い。そして、リードフレーム４１上には
一点鎖線で示した１個の半導体装置に対応するユニット
を示す搭載部４２が複数個形成されている。図４では、
４つの搭載部４２のみ図示しているが、少なくとも１個
配置されていれば良い。この搭載部４２は、紙面に対し
て左右方向に延在する一対の第１の連結条体４３と紙面
に対して上下方向に延在する一対の第２の連結条体４４
とにより囲まれている。そして、この第１および第２の
連結条体４３、４４により、１枚のリードフレーム４１
上に複数の搭載部４２が位置される。
【００３４】そして、図５は図４に示したリードフレー
ムの１つの搭載部を拡大した平面図である。具体的に
は、図示の如く、搭載部４２は、主に、アイランド２３
とアイランド２３を支持する吊りリード２４と、アイラ
ンド２３の４側辺の近傍に位置し、この４側辺を囲み第
１および第２の連結条体４３、４４へと延在される複数
のリード２６と、吊りリード２４の延在方向に位置し吊
りリード２４と第１および第２の連結条体４３、４４と
囲まれる領域４７、領域４７に設けられる第１のエアベ
ント４５および第２のエアベント４６とから構成されて
いる。本実施の形態では、３つのエアベント形成領域４
７に夫々第１のエアベント４５および第２のエアベント
４６を形成しているが、少なくとも１箇所に設けられれ
ば良い。また、樹脂注入口は少なくとも１箇所必要であ
り、ここでは、第２のエアベント４６が形成されていな
い右下コーナー領域４８に設けられる。尚、樹脂注入口
の位置は、必ずしも、４つのコーナー部に設ける必要は
なく、４つのコーナー部の全てのエアベント形成領域４
７に夫々第１のエアベント４５および第２のエアベント
４６を形成しても良い。また、本実施の形態では、リー
ドフレーム４１に設けられた２種類の孔をそれぞれ第１
のエアベント４５および第２のエアベント４６と定義す
ることとする。以下同様とする。
【００３５】第２の工程は、図６に示す如く、リードフ
レーム４１のアイランド２３上に半導体素子２８をダイ
ボンドし、その半導体素子２８の電極パッド部（図示せ
ず）とリード２６とを金属細線２９でワイヤーボンド
し、電気的に接続する工程である。
【００３６】本工程では、リードフレーム４１の各搭載
部４２毎に、アイランド２３表面にＡｇペーストなどの
導電ペースト２７によって半導体素子２８をダイボンド
し固定する。その後、半導体素子２８の電極パッド部と
リード２６とを金属細線２９にて接続する。そして、前
記細線としては、例えば、Ａｕ線より成る。このとき、
金属細線２９はワイヤーボンディングにより、電極パッ
ド部にはボールボンディングし、リード２６側はステッ
チボンディングし接続する。尚、図示はしていないが、
アイランド２３上には導電ペーストとの接着性を考慮し
て銀メッキや金メッキを施す場合もある。また、リード
２６上には金属細線２９の接着性が考慮して銀メッキや
ニッケルメッキが施される。その他、使用用途に応じて
半導体素子２８の接着手段としては、Ａｕ−Ｓｉ箔、半
田等のロウ材、絶縁材料から成る接着材またはフィルム
等も用いられる。
【００３７】第３の工程は、図７〜図９に示す如く、樹
脂封止金型を用いてリードフレーム上の個々の搭載部を
樹脂でモールドする工程である。
【００３８】図７（Ａ）は、上金型内部の平面図であ
り、図７（Ｂ）は、樹脂モールド時におけるエアベント
形成領域部の断面図である。そして、図７（Ｃ）はゲー
ト部における樹脂注入部の断面図である。
【００３９】図７（Ａ）に示す如く、上金型５０のキャ
ビティ５１の各コーナー部には、図５に示したエアベン
ト形成領域４７に合わせて当接面５２が形成されてい
る。そして、この当接面５２は、下金型５４と合わさる
ことでリードフレーム４１をキャビティ５１内で支持す
る働きを示す。また、リードフレーム４１に形成された
第１および第２のエアベント４５、４６は上金型５０に
設けられた空気抜き溝５５により連結される。そして、
図７（Ｂ）に示す如く、この空気抜き溝５５は、第１の
エアベント４５と第２のエアベント４６とを分離するリ
ードフレーム２１の一部５６を覆うように位置する。具
体的には、空気抜き溝５５の深さは、例えば、当接面５
２から１０〜５０μｍ程度で構成するように形成されて
いる。そして、空気抜き溝５５の長さは第１のエアベン
ト４５と第２のエアベント４６とを連結するばよく、両
者と少し重なる程度の長さである。尚、下金型５４に
も、予め、上金型５０と同様に、第１および第２のエア
ベント４５、４６を連結するための空気抜き溝を形成し
ても良い。
【００４０】次に、図７（Ｂ）を参照にして、キャビテ
ィ５１内の空気の流れ、特に、第１および第２のエアベ
ント４５、４６が形成された当接面５２を有するキャビ
ティ５１のコーナー部における空気の流れについて説明
する。図示の如く、樹脂モールドの際、キャビティ５１
内のコーナー部に追い込まれた空気および樹脂は、第１
のエアベント４５内へと流入する。このとき、リードフ
レーム４１の厚さは、例えば、１００〜２５０μｍ程度
あるため、第１のエアベント４５の深さも同様に、例え
ば、１００〜２５０μｍ程度ある。そのため、第１のエ
アベント４５内へはキャビティ５１内の空気のみではな
く、樹脂も一緒に流入する。そして、第１のエアベント
４５内では、空気がＨＬ２近傍に集まり、上金型５０ま
たは下金型５４に設けられた空気抜き溝５５を介して第
２のエアベント４６へと流入する。このとき、空気抜き
溝５５は、例えば、３０〜５０μｍ程度の幅で形成され
ている。尚、上述のように、第１のエアベント４５は１
００〜２５０μｍ程度の深さを有するので、外周面３０
を構成する樹脂の切断面よりも手前で見充填領域を形成
することはほとんどない。
【００４１】そして、本発明の製造方法では、図７
（Ｃ）に示す如く、ゲート部５７においても、第１のエ
アベント４５を用いて樹脂をキャビティー５１内に注入
することにも特徴がある。図示の如く、上金型５０に設
けられたゲート部５７は直接キャビティー５１と連続し
て形成されず、第１のエアベント４５のＨＬ２側に先端
部が位置している。そのことで、矢印で示したようにゲ
ート部５７から流入する樹脂は第１のエアベント４５を
介してキャビティー５１内に流入する。そして、他のコ
ーナー部と同様に、ゲート部５７においても第１のエア
ベント４５上面は上金型５０の当接面５２が位置する。
その結果、樹脂封止体２２の側面２２２、２２３と連続
して形成される外周面３０（図３参照）上面には、従来
の構造における樹脂バリ１９Ａ（図１５（Ｂ）参照）が
発生することなく、外側面３０はほぼ同一平面を形成す
ることができる。
【００４２】つまり、本発明の製造方法では、キャビテ
ィ５１は金型５１、５４の当接面５２によりほぼ密閉さ
れており、キャビティ５１内への樹脂の注入およびキャ
ビティ５１外への樹脂および空気の排出は第１のエアベ
ント４５を介して行う。この構造は、従来において、キ
ャビティと連続して金型に設けられたエアベントおよび
ゲート部を有さない点と大きく異なる。そのことで、上
述した樹脂封止体２２と連続して形成された外周面３０
を樹脂による凹凸を有さないほぼ同一平坦面に形成でき
る。そして、上述の如く、ゲート部５７も同様にするこ
とで、樹脂封止体２２側面の外周面３０全てをほぼ同一
平坦面に形成できる。
【００４３】上述した樹脂封止金型５０、５４を用いる
ことで、図８および図９に示す如く、樹脂封止体２２が
リードフレーム４１を覆うように各搭載部４２毎に形成
される。図８は、リードフレーム４１上に形成された樹
脂封止体２２を示した平面図であり、図９は、図８に示
した搭載部４２の第１および第２のエアベント４５、４
６部に形成された樹脂封止体２２の平面図ある。図７に
示す樹脂封止金型５０、５４を用いることで、キャビテ
ィ５１から流出した樹脂は第１のエアベント４５、空気
抜き溝５５および第２のエアベント４６の少なくとも一
部で硬化する。よって、パッケージの離型の際は、リー
ドフレーム４１および樹脂封止体２２と一体で離型され
る。そして、キャビティ５１内の空気は図７（Ｂ）の矢
印の如く、空気抜き溝５５を介して第２のエアベント４
６より外部に抜け出すことができる。この本発明の製造
方法により、キャビティ５１内の空気を図５に点線で示
した本来の樹脂封止体２２形成領域外部に排除できる。
その結果、第１のエアベント４５ではリードフレーム４
１厚の空気通過経路は確実に確保でき、樹脂封止体２２
端部に未充填領域を形成することはない。尚、図示はし
ていないが、樹脂封止体２２の裏面２２４側に凹部２５
を形成するために、下金型５４のキャビティ５１側には
凹部２５に対応した凸部が形成されている。
【００４４】第４の工程は、樹脂封止体２２から露出し
ているリードフレーム４１にメッキを施す工程である。
【００４５】本工程では、リード酸化防止、半田濡れ性
等が考慮されリードフレーム４１にメッキを施す。この
ときは、複数の搭載部４２が形成されたリードフレーム
４１全体にメッキを施す。例えば、リードフレーム４１
またはリードフレーム４１を乗せるメッキ補助ラック側
をカソード電極、メッキ浴槽側にアノード電極を準備
し、一度に複数のリードフレーム４１にメッキを施す。
このとき、メッキ浴槽には、Ｐｄ、Ｓｎ、Ｎｉ、Ｓｎ−
Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ａｕ−Ａ
ｇ、Ｓｎ−Ａｇ−Ｃｕ等のメッキ液を準備し、これらの
メッキ液の組み合わせにより、少なくとも１層のメッキ
膜がリードフレーム４１に施される。尚、リードフレー
ム４１にＰｄメッキを採用する場合は、樹脂モールド工
程前に、予め、Ｐｄメッキが施されたリードフレーム４
１が用いられる。
【００４６】第５の工程は、図１０および図１１に示す
如く、リードフレーム４１上に複数形成された半導体装
置２１をリードフレーム４１から切断する工程である。
【００４７】図１０は、第１および第２のエアベント形
成領域を切断したリードフレームの平面図である。そし
て、図１１（Ａ）は、吊りリード２４またはリード２６
切断時の斜視図であり、図１１（Ｂ）は、本発明の特徴
であるリード２６切断時の固定領域を示した平面図であ
る。先ず、図９に示すように、上述したように、本発明
の半導体装置の製造方法では、キャビティ５１から流出
する樹脂は第１のエアベント４５内で硬化する。そのた
め、樹脂封止体２２近傍ではリードフレーム４１上を含
む外周面３０上には樹脂バリは発生しない。
【００４８】また、リードフレーム４１は、例えば、１
００〜２５０μｍ程度の厚みを有しているため、キャビ
ティ５１から流出した樹脂は第１のエアベント４５、空
気抜き溝５５および第２のエアベント４６内で一体化し
て硬化している。つまり、第１および第２のエアベント
４５、４６内の樹脂はリードフレーム４１の厚みで強固
に硬化し、空気抜き溝５５内の樹脂は両者と一体化す
る。そのため、キャビティ５１から流出した樹脂は決め
られた位置に樹脂を硬化することができる。その結果、
第１および第２のエアベント４５、４６を打ち抜く際、
第１および第２のエアベント４５、４６間のリードフレ
ーム５６上の樹脂バリも全て除去することができる。そ
して、吊りリード２４部を切断する工程では、樹脂封止
体２２と連続した外周面３０上を確実に固定した状態で
吊りリード２４および樹脂を切断することができる。つ
まり、図３（Ａ）に示す如く、外周面３０上には樹脂に
よる凹凸が形成されないので、支持手段６２（図１１参
照）で吊りリード２４および樹脂２２Ａを確実に固定
し、それらを切断できる。尚、切断形状は、外周面３０
を残して各側辺のリード２６端の際まで切断するので、
図示の如き形状となる。そして、リードフレーム４１の
一部を残し、第１および第２の連結条体４３、４４と連
結させておくことで、リードフレーム４１から搭載部４
２は離間されない。
【００４９】次に、図１１に示すように、本発明の半導
体装置２１はＱＦＮ型の半導体装置であるので、樹脂封
止体２２からリード２６が露出する境界部近傍でリード
２６を切断する。そして、この工程において同時に個々
の半導体装置２１をリードフレーム４１から切断する。
図１１（Ａ）に示すように、先ず、メッキが施された半
導体装置２１を台座５９、６０上に設置する。そして、
半導体装置２１のリード２６の露出境界部を支持手段６
２で固定し、一方、リード２６の先端部も支持手段６３
で固定する。そして、パンチ６４にてリード２６を切断
し、リードフレーム４１から半導体装置２１を独立され
る。
【００５０】そして、本発明の半導体装置の製造方法の
特徴としては、図示の如く、リード２６切断時に半導体
装置２１の実装面側からパンチ６４を入れ、リード２６
およびその周辺の樹脂２２Ａ（図３参照）を切断するこ
とである。この製造方法により、図３（Ｂ）に示すよう
に、リード２６の打ち抜き面３２（図３参照）を半導体
装置２１の実装面側に形成する。一方、リード２６のバ
リ３１（図３参照）は半導体装置２１の実装面と反対面
に形成する。そして、この構造を有することによる効果
は上述したので、ここでは割愛することとする。尚、吊
りリード２４を切断する際も同様に実装面側から切断す
るので、同様な効果を得ることができる。つまり、本発
明の半導体装置では、打ち抜き面３２は実装面側に形成
される。
【００５１】更に、本発明の半導体装置の製造方法の特
徴としては、吊りリード２４およびリード２６を切断す
る時に、リード２６を支持手段６２により確実に固定し
てからパンチ６４で切断することである。図１１（Ｂ）
に示す如く、切断後の樹脂封止体２２近傍でハッチング
で示した、例えば、５０〜２００μｍ程度の固定領域６
５を支持手段６２で固定する。そして、図からも分かる
ように、吊りリード２４露出領域の周辺も固定する。こ
のとき、第３工程の樹脂封止体２２形成工程でも上述し
たが、樹脂封止体２２の側面２２２、２２３と連続する
外周面３０には凹凸は形成されない。特に、上述の如
く、エアベント形成領域４７（図５参照）においても、
樹脂封止体２２の側面２２３と連続する外周面３０上に
は樹脂バリは発生しない。そして、樹脂を注入するゲー
ト部５７（図７参照）においても外周面３０上には樹脂
ばりは発生しない。そのため、本発明では、○印６６で
示した領域において、従来における樹脂ばり１９Ａ（図
１５（Ｂ）参照）は形成されず、外周面３０に位置する
固定領域６５には樹脂バリによる凹凸はなくほぼ同一平
坦面から成る。そして、上述の如く、支持手段６２によ
りリード２６を確実に固定し、リード２６およびその周
辺の樹脂２２Ａを切断する。その結果、リード２６間の
および吊りリード２４とリード２６との間の樹脂２２Ａ
の切断面にはマイクロクラックの発生を抑制することが
でき、安定した一定の形状に形成される。そして、後工
程における半導体装置の特性判定工程、ラッピング工
程、実装工程において、マイクロクラックが成長し樹脂
２２Ａがくずれることはない。そして、特に、実装工程
において、樹脂くず等による実装不良を誘発することの
ない半導体装置を実現できる。また、パンチ６４のライ
フサイクルも向上させることができる。その後、図１に
示した半導体装置２１が完成する。
【００５２】つまり、上述の工程をまとめると、本発明
の半導体装置の製造方法では、吊りリード２４が樹脂封
止体２２から露出する側面２２３を挟んで第１のエアベ
ント４５が形成されたリードフレームを使用する。そし
て、この第１のエアベント４５形成領域では金型５０、
５４の当接面５２により吊りリード２４を挟持する。こ
の当接面５２では、キャビティ５１内への樹脂の注入、
キャビティ５１内からの空気および樹脂の排出はほぼ第
１のエアベント４５のみを介して行う。そのことで、樹
脂封止体２２の側面２２２、２２３に連続して形成され
る外周面３０は、ほぼ同一の平面を有し、かつ、その表
面には樹脂ばりによる凹凸は形成されない。そして、こ
の構造を有することで、吊りリード２４およびリード２
６をリードフレーム４１から切断する際、樹脂封止体２
２側面と連続した外周面をリード切断治具の支持手段６
２で確実に固定し切断できる。その結果、切断時におけ
る外周面３０の樹脂２２Ａへのマイクロクラックの発生
を最小限に抑制することができ、それに伴い、半導体装
置２１の実装不良も最小限に抑制することができる。
【００５３】尚、本実施の形態では、本実施の半導体装
置の製造方法では２つのエアベントが形成された場合に
ついて説明したが、特に限定する必要はない。少なくと
もキャビティと連続した第１のエアベントがあれば同様
な効果を得ることができる。また、予め、メッキが施さ
れたリードフレームを用いる場合も同様な効果を得るこ
とができる。そして、その他、本発明の要旨を逸脱しな
い範囲で、種々の変更が可能である。
【００５４】
【発明の効果】第１に、本発明の半導体装置によれば、
半導体装置の実装面である樹脂封止体の裏面に、リード
が露出する外周部の実装領域を除いた領域に凹部を形成
することに特徴がある。そのことで、半導体装置の実装
時に実装基板と半導体装置の実装面に樹脂バリ等のゴミ
が入っても、前記ゴミを凹部形成領域に位置することで
実装不良を起こす確率を大幅に改善することができる。
【００５５】第２に、本発明の半導体装置によれば、樹
脂封止体側面から露出する吊りリードおよびその近傍の
樹脂の厚みを吊りリードとほぼ同じ厚みで形成すること
に特徴がある。そのことで、吊りリードおよびその近傍
の樹脂の上面をほぼ同一平面にすることができ、リード
切断時にリード固定領域として用いることができる。そ
の結果、リードおよびその近傍の樹脂の切断面を安定さ
せることができる。
【００５６】第３に、本発明の半導体装置によれば、吊
りリードの一端を半導体装置の実装面に露出させること
に特徴がある。そのことで、半導体装置の実装面積を増
加させることができ、実装強度を向上させることができ
る。
【００５７】第４に、本発明の半導体装置によれば、半
導体装置の実装面と反対面である樹脂封止体表面からア
イランドを露出している。そのことで、半導体素子から
発生する熱をアイランドから直接外部に発散することが
でき、放熱性を向上させることができる。
【００５８】第５に、本発明の半導体装置の製造方法に
よれば、樹脂封止体形成工程において、キャビティ内へ
の樹脂の注入、キャビティ内からの空気および樹脂の排
出をほぼリードフレームに形成された第１のエアベント
のみを介して行う。そのことで、樹脂封止体の側面と連
続して形成される外周面上には樹脂ばりによる凹凸がな
いほぼ同一の平坦面を形成することができる。
【００５９】第６に、本発明の半導体装置の製造方法に
よれば、リードフレームから個々の半導体装置を切断す
る際に、樹脂封止体と樹脂封止体側面から露出するリー
ドの境界近傍を確実に固定して切断することに特徴があ
る。そのことで、リードおよびリード周辺の樹脂の切断
面を安定させることができる。その結果、切断面に位置
する樹脂へのマイクロクラックを抑制し、そのクラック
の成長による樹脂ゴミをも抑制し、半導体装置の実装不
良等を起こす可能性を大幅に低減することができる。
【００６０】第７に、本発明の半導体装置の製造方法に
よれば、リード、吊りリードおよびその周辺の樹脂を切
断する際に、半導体装置の実装面側から切断することに
特徴がある。そのことで、それら３者の打ち抜き面は実
装面側に形成される。一方、それら３者のバリは実装面
と反対面側に形成される。その結果、半導体装置の実装
面に凹凸を形成することはなく、半導体装置の実装精度
および安定性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する（Ａ）斜視図
（Ｂ）平面図である。
【図２】本発明の半導体装置を説明する（Ａ）断面図
（Ｂ）断面図である。
【図３】本発明の半導体装置を説明する（Ａ）斜視図
（Ｂ）斜視図である。
【図４】本発明の半導体装置の製造方法を説明する図で
ある。
【図５】本発明の半導体装置の製造方法を説明する図で
ある。
【図６】本発明の半導体装置の製造方法を説明する図で
ある。
【図７】本発明の半導体装置の製造方法を説明する図で
ある。
【図８】本発明の半導体装置の製造方法を説明する図で
ある。
【図９】本発明の半導体装置の製造方法を説明する図で
ある。
【図１０】本発明の半導体装置の製造方法を説明する図
である。
【図１１】本発明の半導体装置の製造方法を説明する図
である。
【図１２】従来における半導体装置の製造方法を説明す
る図である。
【図１３】従来における半導体装置の製造方法を説明す
る図である。
【図１４】従来における半導体装置の製造方法を説明す
る図である。
【図１５】従来における半導体装置を説明する（Ａ）断
面図（Ｂ）断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 哲也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F067 AA01 AA03 AA05 AA07 AA09 AB04 BA02 BD05 BE09 DB01 DE02 DE09 DE10 DE19 DF16 DF18

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのアイランドと、 前記アイランド表面に固着された半導体素子と、 前記アイランド近傍から外側へと延在する複数のリード
    および前記アイランドのコーナー部から連続して外側へ
    と延在する吊りリードと、 前記アイランド、前記半導体素子、前記リードおよび前
    記吊りリードを一体に被覆する樹脂封止体とを有し、 前記リードの一端は前記樹脂封止体の裏面とほぼ同一平
    面で露出し、前記樹脂封止体の裏面は前記リードの露出
    面で囲まれた領域の少なくとも一部に凹部を有すること
    を特徴とする半導体装置。
  2. 【請求項２】 前記樹脂封止体から露出する前記リード
    間に硬化する樹脂および前記樹脂封止体から露出する前
    記リードと前記吊りリードとの間に硬化する樹脂の厚み
    は前記リードフレームの厚みとほぼ同一の厚みを有する
    ことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記リード、前記吊りリードおよび前記
    硬化樹脂の表面から成る外周面は前記樹脂封止体側面と
    連続して形成され、前記外周面は前記樹脂封止体を囲む
    ようにほぼ同一の平坦面であることを特徴とする請求項
    ２記載の半導体装置。
  4. 【請求項４】 前記リードの一端および前記吊りリード
    の一端は、前記樹脂封止体の裏面側に打ち抜き面を有す
    ることを特徴とする請求項１から請求項３のいずれかに
    記載の半導体装置。
  5. 【請求項５】 前記アイランド裏面は前記樹脂封止体の
    表面に位置し、前記アイランド裏面の少なくとも一部は
    前記樹脂封止体の表面から露出し、前記アイランド裏面
    と前記樹脂封止体の表面とはほぼ同一平面を形成するこ
    とを特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記吊りリードの一端の裏面は前記樹脂
    封止体の裏面とほぼ同一平面のコーナー部に露出するこ
    とを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 前記吊りリードの露出面は前記凹部に対
    して外側に位置し、かつ、前記リードの露出面よりも外
    側に位置することを特徴とする請求項６記載の半導体装
    置。
  8. 【請求項８】 少なくとも１つのアイランドと、 前記アイランド表面に固着された半導体素子と、 前記アイランド近傍から外側へと延在する複数のリード
    および前記アイランドのコーナー部から連続して外側へ
    と延在する吊りリードと、 前記アイランド、前記半導体素子、前記リードおよび前
    記吊りリードを一体に被覆する樹脂封止体とを有し、 前記樹脂封止体から露出する前記リード間に硬化する樹
    脂および前記樹脂封止体から露出する前記リードと前記
    吊りリードとの間に硬化する樹脂の厚みは前記リードフ
    レームの厚みとほぼ同一の厚みを有することを特徴とす
    る半導体装置。
  9. 【請求項９】 前記リード、前記吊りリードおよび前記
    硬化樹脂の表面から成る外周面は前記樹脂封止体側面と
    連続して形成され、前記外周面は前記樹脂封止体を囲む
    ようにほぼ同一の平坦面であることを特徴とする請求項
    ８記載の半導体装置。
  10. 【請求項１０】 前記リードの一端および前記吊りリー
    ドの一端は、前記樹脂封止体の裏面側に打ち抜き面を有
    することを特徴とする請求項８または請求項９記載の半
    導体装置。
  11. 【請求項１１】 前記アイランド裏面は前記樹脂封止体
    の表面に位置し、前記アイランド裏面の少なくとも一部
    は前記樹脂封止体の表面から露出し、前記アイランド裏
    面と前記樹脂封止体の表面とはほぼ同一平面を形成する
    ことを特徴とする請求項８記載の半導体装置。
  12. 【請求項１２】 前記吊りリードの一端の裏面は前記樹
    脂封止体の裏面とほぼ同一平面のコーナー部に露出する
    ことを特徴とする請求項７記載の半導体装置。
  13. 【請求項１３】 前記吊りリードの露出面は前記凹部に
    対して外側に位置し、かつ、前記リードの露出面よりも
    外側に位置することを特徴とする請求項１２記載の半導
    体装置。
  14. 【請求項１４】 少なくともアイランド、リードおよび
    吊りリードから成る搭載部を少なくとも１つ有するリー
    ドフレームを準備し、前記リードフレームのアイランド
    に半導体素子を固着する工程と、 前記半導体素子と前記リードとを金属細線を介して電気
    的に接続させ、前記搭載部毎に樹脂封止体を形成する工
    程と、 前記リードフレームをカットし、前記各搭載部毎の前記
    樹脂封止体を個々に分離する工程とを有し、 前記樹脂封止体を形成する工程において、前記樹脂封止
    体の端部に位置する前記リードフレームを前記樹脂封止
    金型で挟持し、樹脂の充填、空気および樹脂の排出を前
    記挟持した面に位置する前記リードフレームに設けられ
    たエアベントを介してうことを特徴とする半導体装置の
    製造方法。
  15. 【請求項１５】 前記樹脂封止体を分離する工程におい
    て、前記リードおよび前記吊りリードを前記樹脂封止体
    の裏面から打ち抜くことを特徴とする請求項１４記載の
    半導体装置の製造方法。
JP2002020297A 2002-01-29 2002-01-29 半導体装置およびその製造方法 Pending JP2003224239A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002020297A JP2003224239A (ja) 2002-01-29 2002-01-29 半導体装置およびその製造方法
TW91135129A TW584949B (en) 2002-01-29 2002-12-04 Semiconductor device and manufacturing method thereof
US10/352,859 US6893903B2 (en) 2002-01-29 2003-01-29 Semiconductor device and method for manufacturing the same
CNB031035620A CN1307718C (zh) 2002-01-29 2003-01-29 半导体装置及其制造方法
KR20030005701A KR100679598B1 (ko) 2002-01-29 2003-01-29 반도체 장치 및 그 제조 방법
US10/872,454 US7119424B2 (en) 2002-01-29 2004-06-22 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002020297A JP2003224239A (ja) 2002-01-29 2002-01-29 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005210905A Division JP4225990B2 (ja) 2005-07-21 2005-07-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003224239A true JP2003224239A (ja) 2003-08-08

Family

ID=27606271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002020297A Pending JP2003224239A (ja) 2002-01-29 2002-01-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US6893903B2 (ja)
JP (1) JP2003224239A (ja)
KR (1) KR100679598B1 (ja)
CN (1) CN1307718C (ja)
TW (1) TW584949B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086273A (ja) * 2004-09-15 2006-03-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2007194558A (ja) * 2006-01-23 2007-08-02 Towa Corp 電子部品の樹脂封止成形方法と金型及びリードフレーム
JP2009246395A (ja) * 2009-07-27 2009-10-22 Renesas Technology Corp 半導体装置の製造方法
JP2011091145A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2013232544A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 樹脂封止方法および半導体装置の製造方法
JP2014072830A (ja) * 2012-10-01 2014-04-21 Nikon Corp 中空パッケージ用容器及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
JP3805338B2 (ja) * 2003-11-07 2006-08-02 沖電気工業株式会社 半導体装置及びその製造方法
US7642638B2 (en) * 2006-12-22 2010-01-05 United Test And Assembly Center Ltd. Inverted lead frame in substrate
TWI515842B (zh) * 2008-11-17 2016-01-01 先進封裝技術私人有限公司 半導體晶片封裝系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US6388338B1 (en) * 1995-04-28 2002-05-14 Stmicroelectronics Plastic package for an integrated electronic semiconductor device
JPH08181160A (ja) 1994-12-26 1996-07-12 Fujitsu Ltd 半導体装置の製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP2001068613A (ja) * 1999-08-27 2001-03-16 Sony Corp 半導体装置及びその製造方法
JP2001085574A (ja) * 1999-09-09 2001-03-30 Aoi Electronics Co Ltd 樹脂封止半導体装置及びモールド装置
WO2002009180A1 (en) * 2000-07-25 2002-01-31 Ssi Inc Plastic package base, air cavity type package and their manufacturing methods
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086273A (ja) * 2004-09-15 2006-03-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2007194558A (ja) * 2006-01-23 2007-08-02 Towa Corp 電子部品の樹脂封止成形方法と金型及びリードフレーム
JP2009246395A (ja) * 2009-07-27 2009-10-22 Renesas Technology Corp 半導体装置の製造方法
JP2011091145A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2013232544A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 樹脂封止方法および半導体装置の製造方法
JP2014072830A (ja) * 2012-10-01 2014-04-21 Nikon Corp 中空パッケージ用容器及びその製造方法

Also Published As

Publication number Publication date
KR20030065385A (ko) 2003-08-06
US20030143779A1 (en) 2003-07-31
KR100679598B1 (ko) 2007-02-08
US6893903B2 (en) 2005-05-17
CN1307718C (zh) 2007-03-28
US20040222513A1 (en) 2004-11-11
US7119424B2 (en) 2006-10-10
CN1435882A (zh) 2003-08-13
TW200302559A (en) 2003-08-01
TW584949B (en) 2004-04-21

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3773855B2 (ja) リードフレーム
JP3839321B2 (ja) 半導体装置およびその製造方法
US6670220B2 (en) Semiconductor device and manufacture method of that
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2003224239A (ja) 半導体装置およびその製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JP4121335B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP4294034B2 (ja) 半導体装置
JP4128088B2 (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4225990B2 (ja) 半導体装置の製造方法
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JP3915354B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002164365A (ja) 半導体パッケージ部品の製造方法およびリードフレーム
JPH10135262A (ja) 半導体パッケージ構造体およびその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070425