JP2003203420A - デジタル情報記録再生装置 - Google Patents
デジタル情報記録再生装置Info
- Publication number
- JP2003203420A JP2003203420A JP2001397848A JP2001397848A JP2003203420A JP 2003203420 A JP2003203420 A JP 2003203420A JP 2001397848 A JP2001397848 A JP 2001397848A JP 2001397848 A JP2001397848 A JP 2001397848A JP 2003203420 A JP2003203420 A JP 2003203420A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- error correction
- parity
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
る記憶メモリの容量を節減するとともに、総アクセス量
を節減する。 【解決手段】 メモリ制御回路14により、信号中のユ
ーザーデータとパリティデータを分離し、ユーザーデー
タは外乱等による入出力データレート変動を吸収するシ
ョックプルーフメモリ15に、パリティデータはエラー
訂正メモリ16に記録する。また、セクタ処理回路18
により、データをシステムに転送する直前に、デスクラ
ンブル等のセクタ処理を行う。
Description
VD、MO等の光ディスク、HDD等の記録媒体に記録
されたデータの記録再生を行うためのデジタル情報記録
再生装置に関し、特に、ユーザーデータとデータの誤り
を訂正するためのパリティデータとを一時的にメモリに
記憶して、エラーを検出/訂正するための機能を備えた
デジタル情報記録再生装置に関するものである。
て採用されている冗長データ(パリティ)を用いた誤り
訂正方法を、図4を用いて説明する。従来のデジタル情
報記録再生装置において、記録媒体に記録されるデータ
には、記録媒体からデータを再生する際のエラーに対応
するために、一般的に誤り訂正信号(ECC:Error Correc
tion Code)、誤り検出符号(EDC:Error Detection Cod
e)等のパリティが、冗長データとして加えられてい
る。そして、データを再生する際に、これらの冗長デー
タに基づいて誤りに対する検出/訂正処理を行うことに
より、データの信頼性を向上させるようになっている。
一定のデータ数を単位として処理される。すなわち、図
4(a)に示すように、2048バイト(1セクタ)に
対して、セクタ番号を示すIDおよび誤り検出符号ED
Cを付加し、これにスクランブル処理などが施されて2
0644バイトのデータとなり、図4(b)に示すよう
に、172バイト×12ラインの構成となる。
セクタ分のデータを16セクタ分まとめて、172バイ
ト×192(12×16)ラインの行列上に配置した3
3024バイトのデータ(1クラスタ)を構成する。こ
れをデータシンボルとし、縦方向と横方向で異なる誤り
訂正符号によりパリティが生成され、積符号として付加
される。
バイトに対して、外符号用のアウターパリティPOが1
6バイト付加される。これを172符号分繰り返して行
う。続いて、横方向(インナー方向)の各172バイト
に対して、内符号用のインナーパリティPIが10バイ
ト付加される。これを208符号分繰り返して行う。な
お、各誤り訂正符号としては、バイト単位の誤り訂正が
可能なリード・ソロモン(RS)符号が用いられること
が多い。
82バイト×208バイト=37856バイトの積符号
構成となるデータが生成される。これを1ECC分のデ
ータとする。1ECC分のデータに対して、バーストエ
ラーに対応するためにインターリーブ処理が施され、記
録のための変調処理を行ない、再生同期信号が91バイ
ト毎に付加されて、ディスク等の記録媒体に記録され
る。
報記録再生装置を説明する。まず、データの記録時にお
ける処理を説明する。データの記録時において、記録媒
体51に蓄積されるシステムからの入力データは、メモ
リ制御回路(2)58を介して、入力と出力データのレ
ート変動を吸収するためのショックプルーフメモリ59
へ蓄積される。
フメモリ59に蓄積されたユーザーデータを読み出し、
記録単位であるセクタ(本例では2048バイト)毎に
セクタIDと誤り検出符号EDCを付加するとともに、
スクランブル処理等を行い、メモリ制御回路(1)54
を介して、エラー訂正メモリ55に書き込む。
(1)54を介して、エラー訂正メモリ55から縦方向
192バイト分のデータを読み出し、16バイトのアウ
ターパリティを計算して、エラー訂正メモリ55に書き
込む。続いて、エラー訂正メモリ2−5から横方向18
2バイト分のデータを読み出し、10バイトのインナー
パリティを計算して、エラー訂正メモリ55に書き込
む。以上の処理により、1ECC分のユーザーデータと
パリティデータが用意される。
(1)54を介して、エラー訂正メモリ55のデータを
読み出し、記録媒体のバーストエラー耐性を向上させる
ためのインターリーブ処理が施されて、91バイト毎の
デジタルデータに変調され、ピックアップ52によって
光磁気ディスク等の記録媒体51に記録される。
する。データの再生時において、記録媒体51からピッ
クアップ52を介して再生された信号は、変復調回路5
3で91バイト毎のデジタルデータに復調されるととも
に、インターリーブの解除が行われ、メモリ制御回路
(1)54を介してエラー訂正メモリ55に一時的に記
憶される。これを繰り返すことにより、1ECC分のデ
ータがエラー訂正メモリ55に格納される。
の他にも、後述する誤り訂正回路56、セクタ処理回路
57からも順次アクセスされるため、アクセスを分散さ
せるために通常2〜3ページ分のデータを記憶し、それ
ぞれのデータをページ切り替えして用いるのが一般的で
ある。
5に格納されている1ECC分の誤り訂正処理を行う。
1ECC分の誤り訂正処理は、2つの方向にRS符号が
付加させた積符号では、各方向の符号に対する誤り訂正
処理を交互に繰り返し行っている。すなわち、まず、イ
ンナー系列の符号に対して、誤り訂正処理が順次実行さ
れる。インナー系列の182バイトの符号は、それぞれ
10バイトのインターパリティPIが付加されており、
5バイトまでの誤りを検出して訂正することができる。
(1)54に対して、1つのインナー系列のデータ18
2バイトのデータをエラー訂正メモリ55から読み出す
ことを要求する。読み出されたデータは、誤り訂正回路
56に入力され、誤り検出がなされる。そして、誤りが
あった場合には、誤り訂正回路56は、メモリ制御回路
(1)54に対してデータの訂正要求を行う。
(1)54では、対応するデータをエラー訂正メモリ5
5から読み出し、訂正後のデータをエラー訂正メモリ5
5に書き込む。誤り訂正回路56は、同様の処理を全て
のインナー系列の208符号に対して行う。続いて、ア
ウター系列の符号に対して、誤り訂正処理が順次実行さ
れる。アウター系列の208バイトの符号は、それぞれ
16バイトのアウターパリティPOが付加されているの
で、8バイトまでの誤りを検出して訂正することができ
る。
(1)54に対して、1つのアウター系列のデータであ
る208バイトのデータをエラー訂正メモリ55から読
み出し、訂正後のデータをエラー訂正メモリ55に書き
込む。誤り訂正回路56は、同様の処理を全てのアウタ
ー系列の182符号に対して行う。そして、各系列の一
連の誤り訂正処理を交互に繰り返し行うことにより、誤
りが訂正される。
し回数が多いほど、多くの誤りを訂正することができる
が、その分、多くのメモリアクセスが必要となる。セク
タ処理回路57では、エラー訂正メモリ55に格納され
ている誤り訂正パリティPO,PIを除いたユーザーデ
ータの読み出しを、メモリ制御回路(1)54に順次要
求する。ユーザーデータの読み出しは、例えば1セクタ
のデータを172バイトずつ12回読み出すことにより
行われる。そして、読み出されたデータから、EDCを
用いたセクタ毎の誤り検出や、スクランブルの解除を行
う。
(2)58を介して、ショックプルーフメモリ59に蓄
積され、再生システムの要求に従って読み出されて、再
生される。ある程度の容量を持ったショックプルーフメ
モリ59にデータを蓄積することにより、外乱などで記
録媒体51からの信号がしばらく途切れた場合において
も、システムの要求に応じてデータを送出することが可
能となる。例えば、携帯型の光磁気ディスク装置では、
一般にデータレートの数秒から十数秒分の容量を確保し
ている。
来のデジタル情報記録再生装置を用いて、MPEG2動
画像のような転送レートが最大10数MBit/sにも
達するユーザーデータをリアルタイムで再生する場合
に、先に示したエラー訂正メモリは、単位時間分のデー
タとパリティについて、変復調されたデータの書き込み
および誤り検出/訂正のために、数回にわたるデータの
読み出しと書き込み、およびセクタ処理回路へのデータ
の読み出しの処理を、単位時間内に行う必要がある。こ
のため、エラー訂正メモリのアクセスレートは、一般的
に、転送するデータレートのおよそ4〜10倍程度必要
となる。一方、メモリおよびその制御回路は、その動作
速度が上昇するに従い、消費電力および制御回路にかか
るコストが増大する傾向がある。
転送量の大きなデータを処理する場合には、2〜3ペー
ジ分の容量を持ったエラー訂正メモリを用意し、変復調
されたデータの書き込み、エラー訂正のための読み出し
と書き込み、セクタ処理回路へのデータの読み出しを、
並列処理することによりメモリのアクセスレートを軽減
している。ただし、この場合には、ECCを1ページ分
だけ記憶する場合と比較して、メモリ容量が2〜3倍と
なるため、コストが増大する要因となる。以上のよう
に、従来の技術では、転送量の大きなデータを処理する
場合に、メモリや制御回路の消費電力が多大になった
り、エラー訂正のために大容量のメモリが必要になると
いう問題があった。
もので、総メモリアクセスレートを低減するとともに、
記憶メモリ量を低減して、低コスト化を実現することが
可能なデジタル情報記録再生装置を提供することを目的
とする。
報記録再生装置は、信号の変復調を行なうための変復調
手段と、メモリに格納されているデータを読み出し、誤
りを検出した場合に前記メモリに格納されているデータ
を訂正するための誤り訂正手段と、データの誤り訂正の
ためのパリティを一時的に記憶するためのエラー訂正メ
モリと、データ入力レートの変動があった場合に、後段
が要求するレートでデータ出力を行うためのショックプ
ルーフメモリと、前記誤り訂正手段、前記各メモリに対
する要求を調停し、入出力されるデータが、ユーザーデ
ータとパリティデータのいずれであるかを判別して前記
各メモリヘのリード/ライトを行なうためのメモリ制御
手段と、スクランブル/デスクランブル等のセクタ処理
を行なうためのセクタ処理手段とを備え、データの記録
時には、前記ショックプルーフメモリに蓄積されたユー
ザーデータと、前記エラー訂正メモリに蓄積されたパリ
ティデータとを前記変復調手段に出力し、データの再生
時には、復調された信号における前記ユーザーデータを
前記ショックプルーフメモリに蓄積するとともに、前記
パリティデータを前記エラー訂正メモリに蓄積すること
を特徴とする。
生装置において、データの記録時には、前記セクタ処理
後のデータを前記ショックプルーフメモリに蓄積し、デ
ータの再生時には、前記セクタ処理前のデータを前記シ
ョックプルーフメモリに蓄積することを特徴とする。
生装置において、前記メモリ制御手段により、前記ユー
ザーデータと前記パリティデータとを分離・合成するこ
とを特徴とする。この場合、転送されたデータ数を計数
し、当該計数結果に基づいて前記ユーザーデータと前記
パリティデータの識別を行うように構成することが可能
である。
係るデジタル情報記録再生装置の実施形態を説明する。
図1は、本発明の実施形態に係るデジタル情報記録再生
装置の概略構成を示すブロック図である。
再生装置は、図1に示すように、光磁気ディスク等から
なる記録媒体11、この記録媒体11から再生信号を取
り出すためのピックアップ12、インターリーブ/デイ
ンターリーブ等の処理を行うための変復調回路13、外
乱等によるデータレートの変動を吸収するためのショッ
クプルーフメモリ15、信号のエラー訂正用パリティを
保存するためのエラー訂正メモリ16、ショックプルー
フメモリ15およびエラー訂正メモリ16を制御するた
めのメモリ制御回路14、信号のエラーを検出/訂正す
るための誤り訂正回路17、およびスクランブル/デス
クランブルを行うとともに信号ヘッダの付加/削除等を
行うためのセクタ処理回路18を備えている。
り、デジタル信号を光磁気ディスク等の記録媒体11に
記録するための処理を説明する。システムからの入力デ
ータは、セクタ処理回路18によりセクタIDとEDC
の付加が行われるとともに、データのスクランブル処理
が施された後、メモリ制御回路14を介して、ショック
プルーフメモリ15に蓄積される。
を介して、ショックプルーフメモリ15から縦方向19
2バイト分のデータを読み出し、16バイトのアウター
パリティを計算して、エラー訂正メモリ16に書き込
む。続いて、ショックプルーフメモリ15から横方向1
82バイト分のデータを読み出し、10バイトのインナ
ーパリティを計算して、エラー訂正メモリ16に書き込
む。以上の処理により、1ECC分のユーザーデータと
パリティデータが用意される。
を介して、ショックプルーフメモリ15のユーザーデー
タと、エラー訂正メモリ16のパリティデータを適切な
順序で読み出す。そして、記録媒体11のバーストエラ
ー耐性を向上させるためのインターリーブ処理を施し、
91バイト毎のデジタルデータに変調して、ピックアッ
プ12により記録媒体11に記録する。
記録媒体11から再生するための処理を説明する。記録
媒体11からピックアップ12を介して再生された信号
は、変復調回路13により91バイト毎のデジタルデー
タに復調されるとともに、インターリーブの解除が行わ
れる。メモリ制御回路14は、そのデータがユーザーデ
ータであればショックプルーフメモリ15に対して書き
込みを行い、パリティデータであればエラー訂正メモリ
16に対して書き込みを行う。誤り訂正回路17からデ
ータの読み出し要求があった場合には、メモリ制御回路
14は、そのデータがユーザーデータであればショック
プルーフメモリ15から読み出しを行い、パリティデー
タであればエラー訂正メモリ16から読み出しを行う。
ここで、各データに誤りがある場合には、誤り訂正回路
17は、メモリ制御回路14を介して、ユーザーデータ
またはパリティデータ内の誤りのあったデータを訂正す
る。
処理が完了すると、セクタ処理回路18は再生システム
の要求に従って、ショックプルーフメモリ15に蓄積さ
れた訂正済みのユーザーデータを読み出し、EDCを用
いたセクタ毎の誤り検出およびスクランブルの解除等を
行い、データを順次再生システムに送出する。
メモリ制御回路14においてユーザーデータとパリティ
データに分離することにより、エラー訂正メモリを介さ
ずにユーザーデータを直接ショックプルーフメモリ15
に書き込むようになっている。これにより、ユーザーデ
ータをエラー訂正メモリからショックプルーフメモリヘ
転送する際のメモリ転送量を節減することができる。ま
た、エラー訂正メモリにユーザーデータを記憶する必要
がなくなるため、メモリ容量が従来の13%程度(パリ
ティデータ量/ユーザーデータ量+パリティデータ量)
となり、エラー訂正メモリに要するコストを大幅に低減
することができる。
の具体的な構成例を説明する。図2は、デジタルデータ
の記録時におけるメモリ制御回路の模式図である。な
お、実際には、ショックプルーフメモリ、エラー訂正メ
モリの各メモリは複数のページからなり、順次ページ切
り換えを行いながら処理されるが、ここでは簡略化のた
め、1ページ単位の処理に限定して説明する。
ように、セクタ処理回路18から出力されたユーザーデ
ータは、メモリ制御回路14aにより、ショックプルー
フメモリ15に順次記憶される。誤り訂正回路17は、
ショックプルーフメモリ15に記憶されたユーザーデー
タを読み込み、パリティデータを生成して、エラー訂正
メモリ16に記憶する。
れに対応するパリティデータが1つのストリームデータ
に合成されて、出力される。具体的には、図4(d)に
示すように、データの縦方向および横方向の座標を、そ
れぞれ内部の208進Rowカウンタ21と182進C
olumカウンタ22に記憶し、データ転送毎に、これ
らのカウンタをインクリメントする。そして、RAMデ
ータ出力セレクタ23により、Rowカウンタ<192
及びColumカウンタ<172の場合には、ユーザー
データを出力し、それ以外の場合には、パリティデータ
を出力することにより、正しいデータが生成される。
メモリ制御回路の模式図である。ここでも簡略化のた
め、1ページ単位の処理に限定して説明する。変復調回
路13から入力されたストリームデータは、Rowカウ
ンタ24とColumカウンタ25の値に基づいて、R
AMイネーブルセレクタ26によってユーザーデータと
パリティデータに選別される。すなわち、Rowカウン
タ<192及びColumカウンタ<172の場合に
は、ユーザーデータとしてショックプルーフメモリ15
に記憶され、それ以外の場合には、パリティデータとし
てエラー訂正メモリ16に記憶される。
ザーデータとパリティデータを各メモリから読み込み、
誤りの検出処理を行う。ここで、もしデータに誤りが検
出された場合には、ユーザーデータまたはパリティデー
タの誤りのあったアドレスに対して、訂正後のデータを
書き込む。データの誤り訂正が行われた後、セクタ処理
回路18は、後段の再生システムの要求に従って、ショ
ックプルーフメモリ15からデータの読み出しを行う。
フメモリ15とエラー訂正メモリ16を別個のメモリと
して扱っているが、これらをひとつのメモリの別領域に
設けることにより、制御回路を簡略化することも可能で
ある。
タル情報記録再生装置では、ユーザーデータとパリティ
データを分離して、エラー訂正メモリを介さずユーザー
データを直接ショックプルーフメモリに書き込む。ま
た、データをシステムに送信する直前に、デスクランブ
ル等のセクタ処理を行う。したがって、総メモリアクセ
スレートを低減できるとともに、記憶メモリ量を低減し
て、低コスト化を実現することが可能となる。
装置の概略構成を示すブロック図である。
の説明図である。
示すブロック図である。
Claims (4)
- 【請求項1】 信号の変復調を行なうための変復調手段
と、 メモリに格納されているデータを読み出し、誤りを検出
した場合に前記メモリに格納されているデータを訂正す
るための誤り訂正手段と、 データの誤り訂正のためのパリティを一時的に記憶する
ためのエラー訂正メモリと、 データ入力レートの変動があった場合に、後段が要求す
るレートでデータ出力を行うためのショックプルーフメ
モリと、 前記誤り訂正手段、前記各メモリに対する要求を調停
し、入出力されるデータが、ユーザーデータとパリティ
データのいずれであるかを判別して前記各メモリヘのリ
ード/ライトを行なうためのメモリ制御手段と、 スクランブル/デスクランブル等のセクタ処理を行なう
ためのセクタ処理手段とを備え、 データの記録時には、前記ショックプルーフメモリに蓄
積されたユーザーデータと、前記エラー訂正メモリに蓄
積されたパリティデータとを前記変復調手段に出力し、 データの再生時には、復調された信号における前記ユー
ザーデータを前記ショックプルーフメモリに蓄積すると
ともに、前記パリティデータを前記エラー訂正メモリに
蓄積することを特徴とするデジタル情報記録再生装置。 - 【請求項2】 データの記録時には、前記セクタ処理後
のデータを前記ショックプルーフメモリに蓄積し、 データの再生時には、前記セクタ処理前のデータを前記
ショックプルーフメモリに蓄積することを特徴とする請
求項1記載のデジタル情報記録再生装置。 - 【請求項3】 前記メモリ制御手段により、前記ユーザ
ーデータと前記パリティデータとを分離・合成すること
を特徴とする請求項1記載のデジタル情報記録再生装
置。 - 【請求項4】 転送されたデータ数を計数し、当該計数
結果に基づいて前記ユーザーデータと前記パリティデー
タの識別を行うことを特徴とする請求項3記載のデジタ
ル情報記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001397848A JP2003203420A (ja) | 2001-12-27 | 2001-12-27 | デジタル情報記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001397848A JP2003203420A (ja) | 2001-12-27 | 2001-12-27 | デジタル情報記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003203420A true JP2003203420A (ja) | 2003-07-18 |
Family
ID=27639605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001397848A Pending JP2003203420A (ja) | 2001-12-27 | 2001-12-27 | デジタル情報記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003203420A (ja) |
-
2001
- 2001-12-27 JP JP2001397848A patent/JP2003203420A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100482939B1 (ko) | 오류 정정 부호를 이용한 데이터 처리 방법 및 그 방법을이용한 장치 | |
EP0498501B1 (en) | Encoding/decoding circuit, and digital video system comprising the circuit | |
JPS62192977A (ja) | デ−タ記録装置 | |
JP3562544B2 (ja) | 復号化装置および復号化方法 | |
JP2730024B2 (ja) | デイジタル情報の記録/再生方法及び装置 | |
KR20010080966A (ko) | 에러 정정 및 검출용 신호 프로세서 | |
KR19980025094A (ko) | 부호 오류 정정/검출 디코더 | |
KR100580988B1 (ko) | 데이터 재생 제어 장치 | |
JP4140344B2 (ja) | 復号化装置及びコンピュータプログラム | |
JP3564910B2 (ja) | データ再生装置及びデータ再生方法 | |
JP2003203420A (ja) | デジタル情報記録再生装置 | |
JPH09265730A (ja) | データ再生装置、再生方法 | |
JP3520156B2 (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
JPH1186465A (ja) | 信号処理装置 | |
JP3698662B2 (ja) | デジタル情報再生装置 | |
JP3759992B2 (ja) | 記録情報再生装置 | |
JP3519684B2 (ja) | 誤り訂正符号を用いたデータ処理装置 | |
KR100315768B1 (ko) | 고속의 데이타재생을 위한 메모리액세스방법 및 이를 채용한dvd시스템 | |
JP3619151B2 (ja) | 誤り訂正符号を用いたデータ処理方法とその方法を用いた装置 | |
JPH04255187A (ja) | 情報記録装置 | |
JP2006191378A (ja) | 誤り訂正装置、再生装置及び再生方法 | |
JP3543578B2 (ja) | エラー訂正回路及び電子機器 | |
JP3860998B2 (ja) | データ処理装置 | |
JPH10228649A (ja) | ディスク再生装置及び信号処理回路 | |
KR20050052344A (ko) | 오류 정정 회로와 디스크 장치 및 오류 정정 방법과디스크 재생 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061030 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070202 |