JP2003202814A - 配線基板およびこれを用いた表示装置 - Google Patents

配線基板およびこれを用いた表示装置

Info

Publication number
JP2003202814A
JP2003202814A JP2002002412A JP2002002412A JP2003202814A JP 2003202814 A JP2003202814 A JP 2003202814A JP 2002002412 A JP2002002412 A JP 2002002412A JP 2002002412 A JP2002002412 A JP 2002002412A JP 2003202814 A JP2003202814 A JP 2003202814A
Authority
JP
Japan
Prior art keywords
driving
wiring
output
wiring board
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002002412A
Other languages
English (en)
Inventor
Motoji Shioda
素二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002002412A priority Critical patent/JP2003202814A/ja
Publication of JP2003202814A publication Critical patent/JP2003202814A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【解決手段】 信号配線4aに接続されたソース出力端
子8aa,8abと、ソース入力配線5aに接続された
ソース入力端子9aa,9ab,9acとは、導電層が
露出する開口部15をそれぞれ有する。各開口部15
は、駆動用IC6aに設けられた複数のバンプ電極13
が当接する程度の大きさをそれぞれ有する。 【効果】 入力端子9aa,9ab,9acに設けられ
た各開口部15内に、駆動用IC6aに設けられた複数
のバンプ電極13が配置されているので、バンプ電極1
3と開口部15内の導電層との接続抵抗を小さくするこ
とができる。また、製品規格の異なる駆動用ICを搭載
することができるので、新たな配線基板を設計する必要
がなく、部材コストの低減による製造コストの削減を図
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表示パネルなどに
用いられ得る配線基板に関する。また、本発明は、液晶
表示パネルや有機EL(Electoro Luminescence )のよ
うな表示パネルと、表示パネルを駆動するための駆動用
IC(集積回路)とが電気的に接続された表示装置に関
する。
【0002】
【従来の技術】従来の表示装置として液晶表示装置の場
合について説明すると、液晶表示装置は、一対の基板の
間に液晶層が挟持された液晶パネルに駆動用集積回路基
板(以下「駆動用IC」という)が実装される。この実
装構造として、従来は、TCP(Tape Carrier Packag
e)を用いた構造が一般に知られているが、近年では、
低コスト、高信頼性、薄型化等の観点から、駆動用IC
を液晶パネルにベアチップ実装したCOG(Chip On Gl
ass )方式も見られるようになってきている。
【0003】その中でも、駆動用ICの電極に突起状の
バンプを形成し、液晶パネルと駆動用ICとをフェイス
ダウンボンディング接続する接続方式が一般的である。
なお、フェイスダウンボンディング接続とは、駆動用I
Cの電極を基板方向に向けた状態で、駆動用ICを基板
上へ直接実装することを指す。
【0004】COG方式を採用した液晶表示装置におい
て、駆動用ICが接続される液晶パネルの領域には、表
示部へデータ信号および走査信号を供給するための配線
と、前記配線に接続された出力ボンディングパッドと、
駆動用ICへ信号および電力を入力するための入力配線
と、前記入力配線に接続された入力ボンディングパッド
と、前記入力配線に接続されたフレキシブルプリント回
路基板(以下「FPC」という)入力端子とが形成され
る。これにより、前記FPC入力端子を介して、外部回
路との結線を行なうFPCが前記液晶パネルに接続され
て、前記外部回路から前記入力配線へ信号および電力が
供給される。
【0005】COG方式の接続手段としては、駆動用I
Cに半田にてボンディング用バンプ電極を形成し、その
半田を溶融して接続する方法や、Au等の金属によりボ
ンディング用バンプ電極を形成し、導電性ペーストによ
り、または絶縁性接着剤中に導電性粒子を拡散させて混
在させた異方性導電接着剤により接続する方法等が知ら
れている。
【0006】特に、この異方性導電接着剤を用いた接続
方法によれば、異方性導電接着剤中の導電粒子が、駆動
用ICに設けられたボンディング用バンプ電極と、液晶
パネル上に設けられた入力および出力ボンディングパッ
ドとの間に挟み込まれることにより、駆動用ICと液晶
パネルとの間の導通が生まれる。したがって、その接続
ピッチが駆動用ICのバンプ電極の大きさのみに依存す
ること、および各電極の間に絶縁性接着剤が充填される
ので、各電極の間に充分な絶縁性を容易に確保できるこ
と等の利点を有している。このような利点から、異方性
導電接着剤を用いた接続方法は、COG方式において主
流となっている。
【0007】以下に、異方性導電接着剤の中でも特にA
CF(Anisotoropic Conductive Film)と呼ばれる異方
性導電膜を用いて、液晶パネルと駆動用ICとをフェイ
スダウンボンディング接続させた従来の液晶表示装置に
ついて説明する。このような液晶表示装置は、例えば特
開平9−26586号公報に開示されている。
【0008】図5は、従来の液晶表示装置の概略平面図
であり、図6は、駆動用ICおよびFPCが接続されて
いない液晶パネルの概略平面図である。駆動用IC6が
接続される液晶パネル21の領域2には、表示部3へデ
ータ信号および走査信号を供給するための配線4と、配
線4に接続された出力ボンディングパッド8と、駆動用
IC6へ信号および電力を入力するための入力配線5
と、入力配線5に接続された入力ボンディングパッド9
と、入力配線5に接続されたFPC入力端子10とが形
成される。これにより、FPC入力端子10を介して、
外部回路(不図示)との結線を行なうFPC7が液晶パ
ネルに接続されて、外部回路(不図示)から入力配線5
へ信号および電力が供給される。
【0009】図7は、図5に示すBで囲まれた部分の拡
大図であり、図8は、図7のVIII−VIII線断面図であ
る。出力および入力ボンディングパッド8,9、FPC
入力端子(不図示)、出力および入力配線4,5は、表
示部3に形成されたパネル電極配線と同じ導電体により
形成されている。これらの接続プロセスは次の通りであ
る。先に基板上に圧着されたACF14を介し、加圧機
構および加熱機構を備えたツールヘッドを用いて、駆動
用IC6を基板へ加熱圧着する。これにより、出力およ
び入力ボンディングパッド8,9上に、駆動用IC6に
設けられたボンディング用バンプ電極13が配設され
る。ACF14中の導電性粒子をボディング用バンプ電
極と、出力および入力ボンディングパッド8、9との間
に、それぞれ挟みこむことにより、電気的導通が生まれ
る。その際、絶縁性接着剤が熱硬化することにより、接
続が強固なものとなる。出力および入力配線4,5は、
露出状態にあるので、樹脂モールド17にて露出部の腐
食を防止している。また、透過型の液晶表示装置におい
て、ACF14は、駆動用IC6への光起電力による誤
動作を防止する遮光膜の役目も担っている。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
COG方式において、駆動用ICに設けられた複数のボ
ンディング用バンプ電極と、液晶パネルなどの表示パネ
ルにおける駆動用ICの接続領域に設けられた複数のボ
ンディングパッドとは、一対一の位置関係にあるので、
表示パネルは搭載される個々の駆動用ICに専用化され
たパターン設計となっていた。
【0011】一方で、近年、駆動用ICの各供給者は、
それぞれ製造コストの削減を目的としたIC製造プロセ
ス革新等を行うことにより、駆動用ICのサイズや、駆
動用ICに設けられるバンプ電極の配置が、各供給者か
らの製品毎に異なる(規格が異なる)ものになってきて
いる。このように、駆動用ICの各供給者毎に、製品規
格が異なる傾向が強まる中で、必要な数量の部材を確保
するためには、製品規格が異なる駆動用ICを用いて表
示装置を生産する必要性がある。
【0012】しかし、前述のように、液晶パネルに搭載
する駆動用ICを製品規格の異なったものに変更する場
合、変更する駆動用ICに対応するように駆動用IC接
続領域の再設計(ボンディングパッドの位置を変更す
る)が必要であった。このため、製造コストの増加を招
いていた。
【0013】
【課題を解決するための手段】本発明の配線基板は、複
数の電極と、前記複数の電極に信号を出力する複数の出
力配線と、前記複数の出力配線にそれぞれ接続された複
数の出力端子と、前記複数の出力端子に信号を出力する
駆動用回路基板に信号を入力する複数の入力端子とを有
する配線基板であって、前記出力端子および/または前
記入力端子が、開口部を有する絶縁層が積層された導電
層を有し、前記開口部のそれぞれは、前記駆動用回路基
板に設けられた複数のバンプ電極が前記開口部内の前記
導電層に当接するように形成された配線基板である。
【0014】本発明の配線基板は、前記駆動用回路基板
が略矩形状であり、前記複数の出力端子および前記複数
の入力端子のうち少なくとも1の端子の前記開口部が、
前記駆動用回路基板の短手方向に長辺を有する略矩形状
であることが好ましい。ここで「略矩形」とは、相対す
る辺の長さが等しく、長辺と短辺とを有する四角形であ
って、長辺と短辺との角度が略90°の長方形をいい、
角が直角の場合のみならず、丸まっている場合も含まれ
る。また、長方形の角が切り欠けられて、厳密には多角
形となる場合も「略矩形」に含まれる。
【0015】本発明の表示装置は、本発明の配線基板
と、前記配線基板に対向する対向電極と、前記配線基板
に形成された複数の電極および前記対向電極間に介在す
る表示媒体層とを有する表示パネルに、複数のバンプ電
極が設けられた駆動用回路基板が接続された表示装置で
あって、前記配線基板の出力端子および入力端子と前記
駆動用回路基板のバンプ電極とが接続された、表示装置
である。表示媒体層は、入射する外光の透過率を変化さ
せ得る液晶層などの光変調層だけでなく、それ自体が発
光する有機EL材料からなる層を包含する。
【0016】
【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態を説明する。なお、以下の実施形態で
は、配線基板として、信号線および走査線に接続された
薄膜トランジスタ(TFT:Thin Film Transister)が
マトリクス状に設けられたアクティブマトリクス配線基
板を例に説明するが、本発明の配線基板は、MIM(Me
tal Insulator Metal )などの2端子素子が基板上に形
成された配線基板に適用することができる。また、本発
明の表示装置は、光変調層を挟む一対の基板のそれぞれ
に設けられた電極が互いに交差する単純マトリックス駆
動の表示装置に適用することもできる。
【0017】図1は、本実施形態のアクティブマトリク
ス配線基板を用いた液晶パネル1を模式的に示す平面図
であり、液晶パネル1はアクティブマトリクス配線基
板、後述の対向基板および液晶層を有する。アクティブ
マトリクス配線基板は絶縁性基板上に形成された接続領
域2と表示領域3と有する。アクティブマトリクス配線
基板の表示領域3には、互いに平行な複数の走査配線
(ゲートバスライン)と、走査配線に交差し、互いに平
行な複数の信号配線(ソースバスライン)とが設けられ
ており、走査配線と信号配線とがそれぞれ交差する付近
に複数のTFTが形成されている。また、表示領域3に
は、TFTを介して信号配線に接続された絵素電極がマ
トリクス状に形成されている。
【0018】アクティブマトリクス配線基板に対向する
対向基板20は、シール材を介してアクティブマトリク
ス配線基板に貼り合わされる。対向基板20には、赤、
緑、青の各色がストライプ状に配列されたカラーフィル
ター層と、共通電極とが積層されている。さらに、アク
ティブマトリクス配線基板と対向基板20との間には、
液晶材料が注入され、液晶層が形成されている。
【0019】アクティブマトリクス配線基板と対向基板
20との間に介在する液晶層は、以下の動作により絵素
領域ごとに光透過率が変調され得る。アクティブマトリ
クス配線基板の表示領域3における絵素電極は、データ
信号(信号電圧)が与えられる信号配線(ソース電極を
含む)に半導体層を介して接続されている。信号配線と
絵素電極との間の半導体層中のチャネル領域は、走査配
線(ゲート電極を含む)から与えられる走査信号によっ
て開閉制御される。走査信号によってTFTのチャネル
領域がON状態とされ、絵素電極に信号電圧が印加され
る。信号電圧が印加された絵素電極と共通電極との間に
電界が生じることによって、液晶層中の液晶分子の配列
が変化して、液晶層の光透過率が変調される。
【0020】アクティブマトリクス配線基板の接続領域
2のうち表示領域3の下側(図1参照)には、ソース電
極(不図示)にデータ信号を出力する信号配線4aが延
びており、この信号配線4aに接続されたソース出力端
子8aが形成されている。また、表示領域3の右側(図
1参照)には、ゲート電極(不図示)に走査信号を出力
する走査配線4bが延びており、この走査配線4bに接
続されたゲート出力端子8bが形成されている。
【0021】ソース出力端子8aの近傍には、複数のソ
ース入力端子9aが設けられ、同様に、ゲート出力端子
8bの近傍には、複数のゲート入力端子9bが設けられ
ている。ソース入力端子9aおよびゲート入力端子9b
から、後述する駆動用ICへ電力や制御信号が入力さ
れ、駆動用IC内の回路によってソース出力端子8aお
よびゲート出力端子8bへ出力する信号が制御される。
【0022】アクティブマトリクス配線基板の下方端に
は、複数のFPC入力端子10が設けられており、それ
ぞれのFPC入力端子10は、ソース入力端子9aおよ
びゲート入力端子9bに、それぞれのソース入力配線5
aおよびゲート入力配線5bを介して接続されている。
【0023】本実施形態のアクティブマトリクス配線基
板には、略矩形状の駆動用ICおよびFPCが接続され
る。図2は、駆動用ICおよびFPCが接続された状態
の液晶パネル1を模式的に示す平面図である。駆動用I
Cは、ソース電極またはゲート電極を駆動させるための
回路が形成されたシリコンチップなどの半導体集積回路
基板であり、駆動用ICの一方面には、ソース出力端子
8a(またはゲート出力端子8b)およびソース入力端
子9a(またはゲート入力端子9b)と接触する複数の
バンプ電極(不図示)が設けられている。本実施形態で
は、表示領域3の下側に、ソース電極駆動用のIC6a
が設けられ、表示領域3の右側に、ゲート電極駆動用の
IC6bが設けられる。
【0024】駆動用IC6a,6bのバンプ電極は、出
力端子8a,8bおよび入力端子9a,9bと異方性導
電膜(ACF)を介して電気的に接続される。ACF
は、表面に金メッキが施されたプラスチック粒子をエポ
キシ系の熱硬化性樹脂内に分散させたシートである。バ
ンプ電極と、出力端子8a,8bおよび入力端子9a,
9bとの間にACFを介在させ、加圧することによっ
て、ACF中の導電性粒子がバンプ電極と出力端子8
a,8bおよび入力端子9a,9bとで挟みこまれて、
駆動用IC6a,6bのバンプ電極と出力端子8a,8
bおよび入力端子9a,9bとが導通される。さらに、
加熱によりACF中の絶縁性接着剤が熱硬化して、出力
端子8a,8bと入力端子9a,9bとの接続が強固と
なる。
【0025】アクティブマトリクス配線基板のFPC入
力端子10には、信号および電力を供給する外部回路
(不図示)に結線されたFPC7が接続されている。F
PC7の一方面には回路配線が設けられ、回路配線の一
部が露出した電極とFPC入力端子10とがACFを介
して導通される。これにより、外部回路からFPC7を
介してソース入力配線5aおよびゲート入力配線5bへ
信号および電力が供給される。
【0026】次に、ソース出力端子8aおよびソース入
力端子9aを例にして、各端子8a,9aの構造を説明
するが、ゲート出力端子8bおよびゲート入力端子9b
も同様の構造を有していても良い。図3は、図2に示す
液晶パネル1においてAで囲まれた部分の拡大図であ
り、図4は、図3のIV−IV線断面図である。出力および
入力端子8a,9aは、絶縁性基板上に形成されたタン
タル(Ta)やアルミニウム(Al)などの導電層11
と、導電層11を覆う窒化シリコンなどからなる絶縁層
12とを有する。なお、絶縁層12は、出力および入力
端子8a,9aの領域以外の基板上の領域に形成されて
いる。
【0027】絶縁層12には、所定の大きさの開口部1
5が設けられており、開口部15により露出した導電層
11は、ITO(Indium Tin Oxide)やアルミニウム
(Al)などからなる島状パターンの金属層16で覆わ
れている。出力および入力端子8a,9aの導電層11
は、信号配線4aおよびソース入力配線5aのそれぞれ
と電気的に接続されており、通常は、信号配線4aおよ
びソース入力配線5aのそれぞれと同じ膜から形成され
得る。これにより、金属層16は、信号配線4aおよび
ソース入力配線5aのそれぞれと電気的に接続される。
【0028】なお、露出した導電層11をITOやAl
などからなる金属層16で覆う理由は、ACFを用いた
バンプ電極との接続を確実に行うためである。具体的に
説明すると、導電層11にTaを用いた場合、その表面
に酸化膜が形成される。Taの酸化膜は強固なので、A
CF中の粒子がその酸化膜を突き破ることができず、電
気的な導通が生じないおそれがある。一方、ITOは表
面酸化が生じない安定した導電膜である。また、Alは
表面酸化が生じるが、その酸化膜は柔らかいので、AC
F中の粒子で容易に突き破ることができ、電気的な導通
を図ることができる。したがって、最上導通膜としてI
TOやAlなどからなる金属層16でTaなどの導電層
11を覆うことによって、ACFを介したバンプ電極と
の接続を確実に生じさせている。
【0029】出力および入力端子8a,9aの各開口部
15は、駆動用IC6aに設けられた複数のバンプ電極
13が開口部15内の金属層16に当接する程度の大き
さを有する。各開口部15の大きさをこのように規定す
ることによって、バンプ電極の配置される間隔が異なる
駆動用ICや、複数のバンプ電極からなるバンプ電極群
間の距離が異なる駆動用ICをアクティブマトリクス配
線基板に接続する場合でも、出力および入力端子8a,
9aの位置を変更する必要がない。したがって、新たな
アクティブマトリクス配線基板を設計する必要がなく、
部材コストの低減による製造コストの削減を図ることが
できる。
【0030】また、出力および入力端子8a,9aの各
開口部15内の導電層11に、駆動用IC6aの複数の
バンプ電極13を当接させることができるので、バンプ
電極13と導電層11との接続抵抗を小さくすることが
できる。特に、入力端子9aに接するバンプ電極13
は、電力が供給され、低抵抗であることが要求されるの
で、図3に示すように、複数のバンプ電極13を各入力
端子9aa,9ab,9acの開口部15内に配置させ
ることが好ましい。
【0031】本実施形態では、複数のソース出力端子8
aおよび複数のソース入力端子9aのうち少なくとも1
の端子の開口部15が、駆動用IC6aの短手方向に長
辺を有する略矩形状である。図3では、2つのソース出
力端子8aa,8abおよび2つのソース入力端子9a
b,9acにおける開口部15が、駆動用IC6aの短
手方向(図3中のx方向)に長辺を有する略矩形状であ
る。このように、駆動用IC6aの短手方向に開口部1
5を拡張することによって、駆動用IC6aの短手方向
に複数のバンプ電極13を開口部15内に配置すること
ができるので、短辺の長さが異なる種々の駆動用ICに
対応することができる。
【0032】本実施形態では、ソース出力端子8aおよ
びソース入力端子9aのいずれの開口部15も、複数の
バンプ電極13が当接する程度の大きさを有する。しか
し、駆動用IC6aの規格に応じて、ソース出力端子8
aまたはソース入力端子9aのいずれかの開口部15
が、複数のバンプ電極13が当接する程度の大きさであ
っても良い。
【0033】本実施形態のアクティブマトリクス配線基
板は、例えば以下の方法により製造することができる。
なお、表示領域3に形成されるTFTの製造工程の説明
は省略する。まず、絶縁性基板上に、スパッタリングな
どによってタンタル(Ta)やアルミニウム(Al)な
どの導電性金属膜(膜厚500nm)を形成する。導電
性金属膜をパターニングして、各配線4a,4b,5
a,5bおよび各端子8a,8b,9a,9bの導電層
11を形成する。絶縁性基板の全面に、CVD法などに
よって窒化シリコンなどからなる絶縁膜12(膜厚30
0nm)を形成する。各端子8a,8b,9a,9bに
形成する開口部15の領域の絶縁膜12をエッチング除
去する。絶縁性基板の全面に、ITOやアルミニウム
(Al)などからなる金属膜(膜厚150nm)を形成
した後、開口部15の領域以外の金属膜を除去して、開
口部15内の導電層11上に金属層16を形成する。
【0034】次に、本実施形態のアクティブマトリクス
配線基板へ駆動用ICを実装する工程について説明す
る。なお、駆動用ICの実装に先立って、アクティブマ
トリクス配線基板の表示領域3には、対向基板が貼り合
わせられ、両基板間に液晶材料が注入されて、液晶パネ
ルが形成される。
【0035】まず、端子8a,8b,9a,9b上にA
CF14を配置し、さらにACF14上に駆動用IC6
a,6bを重畳させる。予め設けられたアライメントマ
ークを画像処理装置により自動アライメントして、各端
子8a,8b,9a,9bと、駆動用IC6a,6bと
の位置合わせを行なう。このとき、各端子8a,8b,
9a,9bに設けられた各開口部15の領域内に、各駆
動用IC6a,6bにそれぞれ設けられた複数のバンプ
電極13(バンプ電極13群)が位置するようにアライ
メントを行なう。
【0036】ソースおよびゲート入力端子9a,9bは
300μm×310μmであり、その開口部15は14
0μm×300μmである。ソースおよびゲート出力端
子8a,8bは50μm×200μmであり、その開口
部15は45×170μmである。さらに、各端子8
a,8b,9a,9bの金属層16は、各開口部15と
相似形であり、例えばソース入力端子9aの金属層16
は、開口部15が10μm拡大した略矩形状である。ま
た、駆動用IC6a,6bに設けられたバンプ電極13
は、ソースおよびゲート入力端子9a,9bに接触させ
るバンプ電極13が120μm×50μmであり、ソー
スおよびゲート出力端子8a,8bに接触させるバンプ
電極13が40μm×80μmである。
【0037】本実施形態では、接触抵抗の小さい金(A
u)からなる多角柱のバンプ電極13を用いるが、バン
プ電極13の材料は導電性材料であれば、特に制限され
ない。また、バンプ電極13の形状は、多角柱状に限ら
ず、球状、半球状、円柱状、楕球状、円錐状などであっ
てもよく、端子8a,8b,9a,9bの金属層16と
の接続面を持たせることができる形状であればよい。
【0038】次に、180℃に加熱されたSUS(ステ
ンレス鋼)材からなるツールを駆動用IC6a,6bに
押し当てることによって、各バンプ電極13と各端子8
a,8b,9a,9bとの電気的な接続を図るととも
に、駆動用IC6a,6bをアクティブマトリクス配線
基板1の接続領域2に固定する。同様に、FPC入力端
子10とFPC7との間にACF14を介在させ、AC
F14をツールで加熱することによって、FPC入力端
子10とFPC7とを接続する。以上の工程を経て、本
実施形態の液晶パネルに駆動用IC6a,6bおよびF
PC7が接続されて液晶表示装置が形成される。
【0039】
【発明の効果】本発明の配線基板によれば、出力端子お
よび/または入力端子に設けられた開口部内に、駆動用
ICに設けられた複数のバンプ電極が配置され得るの
で、バンプ電極と開口部内の導電層との接続抵抗を小さ
くすることができる。また、製品規格の異なる駆動用I
Cを搭載することができるので、新たな配線基板を設計
する必要がなく、部材コストの低減による製造コストの
削減を図ることができる。
【図面の簡単な説明】
【図1】実施形態の液晶パネル1を模式的に示す平面図
である。
【図2】駆動用ICおよびFPCが接続された状態の液
晶パネル1を模式的に示す平面図である。
【図3】図2に示すAで囲まれた部分の拡大図である。
【図4】図3のIV−IV線断面図である。
【図5】従来の液晶パネル21の概略平面図である。
【図6】駆動用ICおよびFPCが接続されていない液
晶パネルの概略平面図である。
【図7】図5に示すBで囲まれた部分の拡大図である。
【図8】図7のVIII−VIII線断面図である。
【符号の説明】
1 液晶パネル 2 接続領域 3 表示領域 4a 信号配線 4b 走査配線 5a ソース入力配線 5b ゲート入力配線 6a ソース電極駆動用IC 6b ゲート電極駆動用IC 7 FPC 8a ソース出力端子 8b ゲート出力端子 9a ソース入力端子 9b ゲート入力端子 10 FPC入力端子 11 導電層 12 絶縁層 13 バンプ電極 14 ACF 15 開口部 16 金属層 17 樹脂モールド

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極と、前記複数の電極に信号を
    出力する複数の出力配線と、前記複数の出力配線にそれ
    ぞれ接続された複数の出力端子と、前記複数の出力端子
    に信号を出力する駆動用回路基板に信号を入力する複数
    の入力端子とを有する配線基板であって、 前記出力端子および/または前記入力端子は、開口部を
    有する絶縁層が積層された導電層を有し、前記開口部の
    それぞれは、前記駆動用回路基板に設けられた複数のバ
    ンプ電極が前記開口部内の前記導電層に当接するように
    形成された配線基板。
  2. 【請求項2】 前記駆動用回路基板は略矩形状であり、
    前記複数の出力端子および前記複数の入力端子のうち少
    なくとも1の端子の前記開口部は、前記駆動用回路基板
    の短手方向に長辺を有する略矩形状である、請求項1に
    記載の配線基板。
  3. 【請求項3】 請求項1または2に記載の配線基板と、
    前記配線基板に対向する対向電極と、前記配線基板に形
    成された複数の電極および前記対向電極間に介在する表
    示媒体層とを有する表示パネルに、複数のバンプ電極が
    設けられた駆動用回路基板が接続された表示装置であっ
    て、前記配線基板の出力端子および入力端子と前記駆動
    用回路基板のバンプ電極とが接続された、表示装置。
JP2002002412A 2002-01-09 2002-01-09 配線基板およびこれを用いた表示装置 Pending JP2003202814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002002412A JP2003202814A (ja) 2002-01-09 2002-01-09 配線基板およびこれを用いた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002002412A JP2003202814A (ja) 2002-01-09 2002-01-09 配線基板およびこれを用いた表示装置

Publications (1)

Publication Number Publication Date
JP2003202814A true JP2003202814A (ja) 2003-07-18

Family

ID=27642272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002412A Pending JP2003202814A (ja) 2002-01-09 2002-01-09 配線基板およびこれを用いた表示装置

Country Status (1)

Country Link
JP (1) JP2003202814A (ja)

Similar Documents

Publication Publication Date Title
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
US7164460B2 (en) Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US8016181B2 (en) Method of producing electro-optical device using anisotropic conductive adhesive containing conductive particles to bond terminal portions and electro-optical device
WO2007039959A1 (ja) 配線基板及びそれを備えた表示装置
JP2007335607A (ja) Icチップ実装パッケージ、及びこれを用いた画像表示装置
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
KR20070117110A (ko) 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치
JP2002215059A (ja) 電気光学装置
JP2005203745A (ja) 駆動チップ及びこれを有する表示装置
US20050185127A1 (en) Method of manufacturing liquid crystal display
KR20070102048A (ko) 액정표시장치
KR101002307B1 (ko) 액정표시장치와 그 제조방법
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
JP2003068795A (ja) 表示装置およびその製造方法
KR20060134662A (ko) 씨오지 방식의 액정표시장치
JP2008203484A (ja) 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器
JP2003202814A (ja) 配線基板およびこれを用いた表示装置
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP2003203945A (ja) 配線基板およびこれを用いた表示装置
JP2000111939A (ja) 液晶表示素子
JP2009016578A (ja) フレキシブル配線基板、該フレキシブル配線基板を用いた半導体装置、および該半導体装置を備えた表示装置
JP2004118089A (ja) 液晶表示装置
JP3575482B2 (ja) 表示装置
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置