WO2007039960A1 - 配線基板及びそれを備えた表示装置 - Google Patents

配線基板及びそれを備えた表示装置 Download PDF

Info

Publication number
WO2007039960A1
WO2007039960A1 PCT/JP2006/311801 JP2006311801W WO2007039960A1 WO 2007039960 A1 WO2007039960 A1 WO 2007039960A1 JP 2006311801 W JP2006311801 W JP 2006311801W WO 2007039960 A1 WO2007039960 A1 WO 2007039960A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
substrate body
terminal portion
integrated circuit
circuit chip
Prior art date
Application number
PCT/JP2006/311801
Other languages
English (en)
French (fr)
Inventor
Kenichi Yamashita
Yoshiki Nakatani
Tetsuya Aita
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US12/089,059 priority Critical patent/US20090039495A1/en
Publication of WO2007039960A1 publication Critical patent/WO2007039960A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a wiring board and a display device including the wiring board.
  • Patent Documents 1 to 3 Conventionally, methods for mounting various integrated circuit chips (hereinafter sometimes referred to as “IC chips”) have been proposed (for example, Patent Documents 1 to 3). For example, a method of directly bonding a bump electrode of a semiconductor element and an electrode of a circuit board, an anisotropic conductive film (hereinafter referred to as “ACF”), an anisotropic conductive paste (hereinafter referred to as “ACF”). A chip mounting method using “ACP”), a method of bonding the terminal portion and the bump electrode using solder, and the like.
  • ACF anisotropic conductive film
  • ACF anisotropic conductive paste
  • the IC chip is mounted through a thermocompression bonding process. Specifically, it is mounted through the following thermocompression bonding process. Place the IC chip at a predetermined position on the board and temporarily fix it. In this state, the substrate is placed on the crimping stage, and the IC chip is mounted on the substrate by pressing the IC chip with a heated crimping tool.
  • thermocompression bonding process of the IC chip a uniform pressure should be applied to each part of the IC chip (specifically, between each terminal portion and the bump electrode). Is preferred. Therefore, it is preferable to perform the thermocompression bonding process in a state where the crimping stage and the crimping tool are in parallel. However, it is difficult to make the crimping stage and the crimping tool completely parallel to each other, and the crimping stage and the crimping tool are usually inclined to some extent in the thermocompression bonding process. In this case, a deviation occurs in the pressure applied between each terminal portion and the bump electrode.
  • the substrate and the IC chip are heated at the time of mounting, there is a possibility that the substrate or the IC chip may be deformed, particularly when mounted on a thin substrate, a glass substrate or a resin substrate. is there. Even in this case, a deviation occurs in the pressure applied between each terminal portion and the bump electrode. Therefore, there is a problem that there may be a place where conduction is not ensured or a place where the terminal portion or the bump electrode is broken or disconnected.
  • Patent Document 1 JP-A-10-319419
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2000-323523
  • Patent Document 3 JP 2002-198397
  • Patent Document 1 discloses a technique in which a metal protrusion electrode at a corner portion of an IC chip, which is difficult to ensure conduction due to warpage of the IC chip or the substrate, is used as a dummy electrode.
  • the effect of reducing the deviation of the pressure applied to the terminal part is not so much obtained, and the terminal part and the bump electrode are destroyed because excessive pressure is applied.
  • ⁇ There is a risk that the location where the wire breaks and the connection between the terminal part and the bump electrode cannot be reliably achieved.
  • Patent Document 2 discloses a technique in which a spherical spacer is contained in an ACF provided between a circuit board and a semiconductor chip (IC chip).
  • this spacer when this spacer is provided, the active surface of the semiconductor chip and the facing surface of the circuit board are prevented from coming into direct contact except at the connection portion, and deformation of the semiconductor chip or the like is suppressed.
  • the spacer in the ACF is arranged at a place other than the connection portion, the inclination of the semiconductor chip and the circuit board is reduced by the spacer in the thermocompression bonding process, and the applied pressure is reduced. The effect of reducing the deviation can be expected to some extent.
  • Patent Document 3 discloses a technique for providing a space (bubble) in an ACF provided between a semiconductor element and a substrate. Patent Document 3 describes that a connection state of a semiconductor element mounted by buffering a space provided in the ACF can be stably maintained.
  • the present invention has been made in view of the above points, and an object of the present invention is to provide a wiring board on which an IC chip is mounted with high reliability.
  • a wiring board includes a substrate body, a plurality of wirings provided on the substrate body, and a plurality of bump electrodes provided to face the substrate body and electrically connected to the terminal portion.
  • An integrated circuit chip having poles and a support member (preferably insulating).
  • the plurality of wirings extend in parallel with each other and each have a terminal portion.
  • the support member is provided between the substrate body and the integrated circuit chip so as to be in contact with both the substrate body and the integrated circuit chip.
  • the bump electrode and the terminal portion may be electrically connected by direct contact. Further, for example, it may be electrically connected through a conductive member such as conductive fine particles or solder.
  • the substrate body may be made of resin or glass.
  • thermocompression bonding process it is preferable to uniformly apply pressure to the integrated circuit chip in the thermocompression bonding process of the integrated circuit chip. Therefore, it is preferable to perform the thermocompression bonding process in a state where the crimping stage and the crimping tool are in parallel.
  • the crimping stage and the crimping tool it is difficult to make the crimping stage and the crimping tool completely parallel, and usually the crimping stage and the crimping tool are inclined to some extent in the heat-bonding process.
  • a deviation occurs in the pressure applied between each terminal portion and the bump electrode. That is, there are places where excessive pressure is applied and places where sufficient pressure is not applied to join the terminal portion and the bump electrode. Therefore, the terminal part and bump electrode are damaged or disconnected due to excessive pressure, and the conduction between the terminal part and the bump electrode cannot be ensured. There is a risk of occurrence of spots.
  • the wiring board according to the present invention includes a support member provided so as to be in contact with both the integrated circuit chip and the substrate body, the wiring board according to the present invention has an inclination between the crimping tool and the crimping stage. The deviation of the applied pressure due to the is effectively reduced. For this reason, it is possible to uniformly apply a pressure suitable for bonding between each terminal portion and the bump electrode. Therefore, the integrated circuit chip can be mounted with high reliability.
  • the support member is preferably provided so as to support the integrated circuit chip evenly.
  • the support member may be provided between at least a part of the peripheral portion of the integrated circuit chip and the substrate body.
  • the support member may be provided in a wall shape so as to go around the integrated circuit chip in a band shape.
  • the support member may be provided between each of the four corners of the integrated circuit chip and the substrate body.
  • the support member may be provided between adjacent wirings on the substrate body.
  • the substrate body when the substrate body is made of resin or plastic, or when it is made of thin glass, the substrate body may be deformed such as warpage or deflection due to the heating and pressing process. Even in such a case, by providing the support member between the adjacent wirings, the substrate body can be flattened, and the deviation of the applied pressure can be reduced. Therefore, the integrated circuit chip can be mounted with high reliability.
  • a support member may be provided between the terminal portion and the wiring, and a support member may be provided between at least a part of the peripheral portion of the integrated circuit chip and the substrate body.
  • the wiring substrate according to the present invention is provided between the substrate body and the integrated circuit chip, and conductive fine particles that electrically connect the terminal portion and the plurality of bump electrodes are dispersed and mixed in the insulating resin.
  • An anisotropic conductive adhesive layer may be provided. That is, the integrated circuit chip may be mounted via an anisotropic conductive layer.
  • the terminal portion is further isolated from the wiring and bump electrode adjacent to the terminal portion, and the bump electrode facing the terminal portion is further separated from the bump electrode and wiring adjacent to the bump electrode. It is preferable to have it.
  • Adjacent bump electrodes and terminals may be short-circuited by the conductive fine particles, which may cause leakage current.
  • the terminal portion and the wiring and the bump electrode adjacent to the terminal portion are separated by the insulating insulating member, and the bump electrode and the bump electrode facing the terminal portion are adjacent to each other.
  • the bump electrode and the wiring are separated from each other. For this reason, it is possible to suppress a short circuit between adjacent bump electrodes and terminal portions due to the conductive fine particles. Accordingly, generation of leakage current can be suppressed.
  • “isolating the terminal portion from the wiring and bump electrode adjacent to the terminal portion” specifically means that the terminal portion is connected to the wiring and bump electrode adjacent to the terminal portion. This means that the gap is isolated to such an extent that it is not short-circuited by the conductive fine particles, and it is not limited to spatially and completely separating the terminal portion and the adjacent wiring and bump electrode.
  • “isolating the bump electrode from the bump electrode and the wiring adjacent to the bump electrode” specifically means that there is a conductive fine particle between the bump electrode and the wiring and the bump electrode adjacent to the bump electrode. This means that the bump electrode and the wiring adjacent to the bump electrode and the bump electrode are completely separated from each other.
  • the insulating member may be provided between the terminal portion on the substrate body and the wiring adjacent to the terminal portion. In that case, it is preferable that the distance to the integrated circuit chip of the tip of the insulating member is equal to or less than the particle size of the conductive fine particles.
  • the insulating member has a substantially trapezoidal cross section with a narrow width from the substrate body toward the integrated circuit chip.
  • the top surface of the insulating member is preferably narrow. More preferably, the width of the top surface of the insulating member is equal to or smaller than the particle size of the conductive fine particles.
  • the particle diameter of the conductive fine particles is the average particle diameter of the conductive fine particles.
  • the particle size of the conductive fine particles is determined by Horiba Seisakusho, a laser diffraction / scattering particle size distribution analyzer LA-3 It can be measured by 00.
  • the insulating member may be provided between adjacent bump electrodes on the integrated circuit chip.
  • the distance from the tip of the insulating member to the substrate body may be equal to or smaller than the particle size of the conductive fine particles.
  • the conductive fine particles are interposed between the insulating member and the substrate body by setting the distance from the tip of the insulating member to the substrate main body to be equal to or smaller than the particle size of the conductive fine particles. Can prevent you from doing. For this reason, it is possible to effectively suppress a short circuit between adjacent bump electrodes separated by the insulating member and a short circuit between the bump electrode and a terminal portion facing the bump electrode adjacent to the bump electrode.
  • the insulating member has a substantially trapezoidal cross section that becomes narrower toward the integrated circuit chip force substrate body. That is preferred.
  • the top surface of the insulating substrate is preferably narrow. More preferably, the width of the top surface of the insulating member is equal to or smaller than the particle size of the conductive fine particles.
  • the insulating member is in contact with both the substrate body and the integrated circuit chip. According to this configuration, it is possible to more effectively isolate the terminal portion adjacent to the insulating member, the adjacent bump electrode, and the terminal portion and the bump electrode facing the terminal portion adjacent to the terminal portion more effectively. In particular, it can suppress the generation of leakage current.
  • the insulating member also has a function as a support member. For this reason, for example, when the substrate body is made of resin or plastic, even if the substrate body deforms such as warping or deflection, the substrate body is flattened by an insulating member that also functions as a support member. The deviation of the applied pressure can be reduced. Therefore, the integrated circuit chip can be mounted with high reliability.
  • the terminal portion is wider than the portion other than the terminal portion of the wiring, and the terminal portion is arranged linearly in the width direction of the terminal portion, and the insulating members are adjacent to each other. It is provided only between the terminals.
  • the terminal portion is wider than the portion other than the terminal portion of the wiring and the terminal portion is arranged linearly in the width direction of the terminal portion, the terminal portion is formed between the terminal portions formed relatively wide.
  • the gap width is the gap between the part other than the terminal part of the wiring and the part adjacent to the terminal part or the part other than the terminal part. Narrow compared to width. For this reason, leakage current is particularly likely to occur between adjacent terminal portions.
  • the insulating member is provided between the relatively narrow adjacent terminal portions. For this reason, it is possible to effectively suppress a short circuit between adjacent terminal portions. Therefore, generation of leakage current can be effectively suppressed.
  • the terminal portion is wider than the portion other than the terminal portion of the wiring, and the terminal portion is arranged in a staggered manner along the width direction of the terminal portion. It may be provided only between the terminal portion and the wiring adjacent to the terminal portion.
  • the terminal portion is wider than the portion other than the terminal portion of the wiring and the terminal portions are arranged in a staggered manner along the width direction of the terminal portion, the terminal portion and the wiring adjacent to the terminal portion The gap width between them is relatively narrow, and leakage current is likely to occur between them.
  • an insulating member is provided between the relatively narrow terminal portion and the wiring adjacent to the terminal portion. For this reason, generation
  • the anisotropic conductive layer may be formed by a wet method. By using a wet method, an anisotropic conductive layer can be formed easily and inexpensively.
  • the "wet method” is a layer forming method performed using an ink containing a material for forming a layer (here, insulating resin and conductive fine particles). , Spin coating method, doctor blade method, discharge coating method, spray coating method, ink jet method, relief printing method, intaglio printing method, screen printing method, micro gravure coating method and the like.
  • the side surface and the top surface of the insulating member have at least liquid repellency. That is, it is preferable that the side surface and the top surface of the insulating member have a property of repelling ink used in the wet method.
  • Examples of a method of imparting liquid repellency (property to repel ink for layer formation) to the side surface and top surface of the insulating member include a method of forming the insulating member with a material having liquid repellency, plasma treatment on the insulating member A method of imparting liquid repellency by performing the liquid repellency treatment.
  • the first display device includes a wiring board, a display medium layer, and a second electrode.
  • the wiring board includes a board body, a plurality of wirings provided on the board body, an integrated circuit chip provided to face the board body, and a plurality of boards provided on the substrate body side surface of the integrated circuit chip.
  • a bump electrode, a support member, and a first electrode Multiple arrangements The lines extend in parallel to each other and each have a terminal portion. Each of the plurality of bump electrodes is electrically connected to the terminal portion.
  • the first electrode is connected to multiple wires
  • the support member is provided between the substrate body and the integrated circuit chip so as to be in contact with both the substrate body and the integrated circuit chip.
  • the display medium layer is provided between the first electrode and the second electrode.
  • the “display medium layer” refers to a layer in which light transmittance is modulated by a potential difference between electrodes facing each other, or light that is spontaneously emitted by a current flowing between electrodes facing each other. Refers to the layer.
  • Specific examples of the display medium layer include a liquid crystal layer, an inorganic or organic EL layer, a luminescent gas layer, an electrophoretic layer, an electochromic layer, and the like.
  • the second display device includes a first wiring board, a second wiring board on which the first wiring board is mounted, a display medium layer, and a second electrode.
  • the first wiring board includes a substrate body, a plurality of first wirings provided on the substrate body, an integrated circuit chip provided to face the substrate body, and a substrate body side surface of the integrated circuit chip.
  • a plurality of bump electrodes, a support member, and a plurality of first electrodes are provided.
  • the plurality of first wirings extend in parallel to each other and each has a terminal portion.
  • Each of the plurality of bump electrodes is electrically connected to the terminal portion.
  • the support member is provided between the substrate body and the integrated circuit chip so as to be in contact with both the substrate body and the integrated circuit chip.
  • the plurality of second wirings are electrically connected to the plurality of first wirings.
  • the first electrode is electrically connected to the plurality of second wirings.
  • the display medium layer is provided between the first electrode and the second electrode.
  • FIG. 1 is a plan view of a liquid crystal display device 1 according to Embodiment 1.
  • FIG. 2 is a cross-sectional view of a portion cut out along a cutting line ⁇ _ ⁇ in FIG.
  • FIG. 3 is an enlarged plan view of the vicinity of a driving IC chip 50.
  • FIG. 4 is a cross-sectional view of a portion cut out along a cut line IV-IV in FIG.
  • FIG. 5 is a schematic cross-sectional view showing a mounting process when the support member 90 is not provided.
  • FIG. 6 is a schematic cross-sectional view showing a mounting process in the first embodiment.
  • FIG. 7 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 1.
  • FIG. 8 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 2.
  • FIG. 9 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 3.
  • FIG. 10 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to a second embodiment.
  • FIG. 11 is a cross-sectional view of a portion cut out along the cutting line XI-XI in FIG.
  • FIG. 12 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 4.
  • FIG. 13 is a cross-sectional view of the part cut out along the cutting line ⁇ - ⁇ in FIG.
  • FIG. 14 is an enlarged plan view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 5.
  • FIG. 15 is a cross-sectional view of a portion cut out along the cutting line XV—XV in FIG.
  • FIG. 16 is an enlarged cross-sectional view of the vicinity of a driving IC chip 50 of a liquid crystal display device according to Modification 6.
  • FIG. 17 is an enlarged cross-sectional view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the third embodiment.
  • FIG. 18 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the fourth embodiment.
  • FIG. 19 is a cross-sectional view taken along line XIX—XIX in FIG.
  • FIG. 20 is a schematic cross-sectional view showing a mounting process in the fourth embodiment.
  • FIG. 21 is a plan view of a liquid crystal display device 2 according to Embodiment 5.
  • FIG. 22 is a cross-sectional view of the portion cut out along the cutting line ⁇ - ⁇ in FIG. 21.
  • FIG. 23 is an enlarged plan view of the vicinity of the driving IC chip 50.
  • FIG. 24 is a cross-sectional view of the part cut out at XXIV-XXIV in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a plan view of the liquid crystal display device 1 according to the first embodiment.
  • FIG. 2 is a cross-sectional view of a portion cut out along the cut line II II in FIG.
  • the liquid crystal display device 1 includes an active matrix substrate 10, a counter substrate 20 disposed so as to face the active matrix substrate 10, and an active matrix substrate 10 and a counter substrate 20.
  • a liquid crystal layer 40 as a display medium layer, an active matrix substrate 10, and the counter substrate 20 are bonded to each other, and a sealing member 30 that seals the liquid crystal layer 40 is provided.
  • the active matrix substrate 10 includes a first substrate body 11 made of resin or glass, and a first polarizing plate 12 provided on the opposite side of the liquid crystal layer 40 of the first substrate body 11.
  • the active matrix substrate 10 includes a plurality of gate lines extending in parallel with each other and a plurality of source lines extending in parallel with each other at an angle (typically at right angles) in the extending direction of the gate lines.
  • electrode lines such as gate lines and source lines are collectively referred to as “wiring” 14).
  • a switching element such as a TFT element, which is electrically connected to both the gate line and the source line, is provided in the vicinity of each intersection of the gate line and the source line.
  • a plurality of pixel electrodes 13 arranged in a predetermined arrangement are provided on the surface of the active matrix substrate 10 on the liquid crystal layer 40 side.
  • Each pixel electrode 13 is electrically connected to a switching element (not shown) and is driven by the switching element.
  • the counter substrate 20 includes a second substrate body 22, a second polarizing plate 23 provided on the opposite side of the second substrate body 22 from the liquid crystal layer 40, and the liquid crystal layer 40 side of the second substrate body 22. And an upper common electrode 21 provided on the surface. A voltage is applied to the liquid crystal layer 40 by the upper common electrode 21 and the plurality of pixel electrodes 13 provided on the active matrix substrate 10, and the liquid crystal display device 1 is driven and controlled.
  • the active matrix substrate 10 and the counter substrate 20 are rectangular, and the active matrix substrate 10 is larger than the counter substrate 20.
  • the counter substrate 20 is provided so as to cover the liquid crystal layer 40 on the active matrix substrate 10, and a driving integrated circuit chip (hereinafter, “ It may be referred to as a driving IC chip.) 50 is mounted on a bare chip.
  • FIG. 3 is an enlarged plan view of the vicinity of the driving IC chip 50.
  • FIG. 4 is a cross-sectional view of a portion cut out along the cutting line IV-IV in FIG.
  • the driving IC chip 50 as an integrated circuit chip is provided with a plurality of bump electrodes 51 as input / output terminals.
  • the bump electrodes 51 are arranged in a staggered manner along the long side direction of the driving IC chip 50 (the width direction of the terminal portion 14a).
  • the bump electrode 51 also has a function as a bump electrode for bonding.
  • the bump electrode 51 is provided on the peripheral portion of the active matrix substrate 10 through an anisotropic conductive layer 60 in which conductive fine particles 61 are dispersed and mixed in an insulating resin. It is electrically connected to the terminal portion 14a of the routed wiring 14.
  • the support member 90 is provided so as to be in contact with both the driving IC chip 50 and the active matrix substrate 10.
  • the support member 90 is formed in a wall shape, and is provided so as to go around the driving IC chip 50 in a belt shape.
  • FIG. 5 is a schematic cross-sectional view showing a mounting process when the support member 90 is not provided, for example.
  • FIG. 5 (A) is a schematic cross-sectional view showing a state before pressurization.
  • Fig. 5 (B) is a schematic cross-sectional view showing the state when mounting is completed.
  • the crimping stage 8 and the crimping tool 9 be completely parallel. However, it is difficult to adjust the crimping stage 8 and the crimping tool 9 completely in parallel, and the crimping stage 8 and the crimping tool 9 are usually inclined to some extent as shown in FIG. When pressure is applied in this state, a deviation occurs in the pressure applied to each terminal portion 14a. While the active matrix substrate 10 and the driving IC chip 50 are relatively close to each other (the left side in FIG. 5), excessive pressure is applied to the active matrix substrate 10 and the driving IC chip 50. A sufficient pressure for electrically connecting the terminal portion 14a and the bump electrode 51 is not applied to the far portion (the right portion in FIG. 5).
  • the terminal portion 14a and the bump electrode 51 need to be pressed to such an extent that the conductive fine particles 61 are flattened (deformed) to some extent.
  • the pressure sufficient to deform the conductive fine particles 61 is not applied to the right side portion.
  • the terminal portion 14a, The bump electrode 51 may be deformed or disconnected. Further, in FIG. 5 where sufficient pressure is not applied, there is a possibility that the terminal portion 14a and the bump electrode 51 are not suitably electrically connected in the right portion, and there is a possibility that the mounting is not suitably performed. .
  • the support member 90 that contacts both the active matrix substrate 10 and the driving IC chip 50 is provided, it is highly reliable for driving.
  • An IC chip 50 can be mounted.
  • FIG. 6 is a schematic cross-sectional view showing the mounting process in the first embodiment. Specifically, FIG. 6 (A) is a schematic cross-sectional view showing a state before pressurization. FIG. 6 (B) is a schematic cross-sectional view showing a state during pressurization. Fig. 6 (C) is a schematic cross-sectional view showing the state when mounting is completed.
  • the support member formed higher than the terminal portion 14a. 90 corrects the parallelism between the crimping stage 8 and the crimping tool 9 to some extent. Specifically, as shown in FIG. 6B, when a part of the support member 90 comes into contact with the active matrix substrate 10, a reaction force is applied to the crimping tool 9 through the part of the support member 90. For this reason, the inclination of the crimping tool 9 with respect to the crimping stage 8 is relaxed, and the pressure is applied to each terminal portion 14a relatively uniformly. Therefore, the driving IC chip 50 can be mounted with high reliability.
  • the support member 90 is preferably insulative.
  • the conductive fine particles 61 dispersed and mixed in the anisotropic conductive layer 60 and the support member 90 are interposed between the terminal portions 14a and between the terminal portions 14a and the bump electrodes 51. Etc. may be short-circuited, causing leakage current.
  • the insulating support member 90 it is possible to prevent a short circuit through the support member 90, and to effectively suppress the occurrence of leakage current.
  • the support member 90 is provided so as to protrude from the periphery of the driving IC chip 50 in consideration of the alignment margin. By doing so, for example, even when the mounting position of the driving IC chip 50 with respect to the supporting member 90 is shifted, the supporting member 90 can be reliably brought into contact with the peripheral edge of the driving IC chip 50. it can.
  • various wirings 14 such as gate lines and source lines, TFTs, pixel electrodes 13 and the like are formed on the first substrate body 11.
  • the support member 90 is formed.
  • the support member 90 can be formed by forming a resin insulating film using a wet method such as a screen printing method and patterning the insulating film using a patterning technique such as a photolithographic technique. wear.
  • the height of the support member 90 can be 5 111 to 25 111 (for example, 10 ⁇ m).
  • Examples of the material of the support member 90 include acrylic resin, novolac resin, polyimide resin, and epoxy resin.
  • a seal member 30 to form a space (empty cell) into which liquid crystal is injected.
  • a liquid crystal layer 40 is formed by injecting liquid crystal into the space (empty cell) (for example, vacuum injection).
  • the driving IC chip 50 is mounted. Specifically, first, an active matrix substrate
  • An anisotropic conductive layer 60 is formed on a peripheral portion where the ten driving IC chips 50 are mounted by a wet method such as an inkjet method. Then, a driving IC chip 50 is arranged thereon and alignment is performed. In this state, the active matrix substrate 10 is placed on a flat crimping stage, and the driving IC chip 50 is mounted by heating and pressing the driving IC chip 50 using a heated crimping tool. The liquid crystal display device 1 is completed.
  • the surface of the support member 90 is previously provided with liquid repellency (property of repelling ink for forming the anisotropic conductive layer 60). It is preferable to give it.
  • FIG. 7 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the first modification.
  • the support member 90 may be provided in a prismatic shape between the four corners of the driving IC chip 50 and the active matrix substrate 10. According to this configuration, the support member 90 can be arranged so as not to overlap the wiring 14, and it is possible to suppress unnecessary pressure from being applied to the wiring 14.
  • Modification 2 Modification of Embodiment 1
  • FIG. 8 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the second modification.
  • the bump electrode 51 and the wiring 14 are not drawn in FIG.
  • the support member 90 may be provided between at least a part of the peripheral portion of the driving IC chip 50 and the active matrix substrate 10. According to this configuration, it is possible to suppress the support member 90 from inhibiting the flow of the insulating resin when the anisotropic conductive layer 60 is formed.
  • FIG. 9 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the third modification.
  • the bump electrode 51 and the wiring 14 are not drawn.
  • the prismatic support member 90 may be provided in the central portion of the driving IC chip 50 that is not provided with the bump electrode 51 and does not contact the wiring 14. According to this configuration, the force S that can suitably eliminate pressure deviation caused by warping or deformation of the active matrix substrate 10 can be achieved.
  • a support member 90 is further provided between at least a part of the peripheral portion of the driving IC chip 50 and the active matrix substrate 10. Also good. According to this configuration, the pressure deviation caused by the inclination between the crimping stage and the crimping tool can be preferably eliminated, and the pressure deviation caused by the warp or deformation of the active matrix substrate 10 can be eliminated preferably.
  • FIG. 10 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the second embodiment.
  • FIG. 11 is a cross-sectional view of a portion cut out along the cutting line XI-XI in FIG.
  • the liquid crystal display device according to the second embodiment has the same form as the liquid crystal display device 1 according to the first embodiment except that the liquid crystal display device further includes an insulating member 70.
  • the insulating member 70 will be described in detail.
  • FIG. 1 and FIG. Refers to form 1 in common.
  • constituent elements having substantially the same functions are described with reference numerals common to the first embodiment, and description thereof is omitted.
  • the terminal portion 14a and the wiring 14 and the bump electrode 51 adjacent to the terminal portion 14a are isolated from each other, and the bump electrode 51 facing the terminal portion 14a is separated from the bump.
  • An insulating insulating member (insulating wall) 70 is provided that is isolated from the bump electrode 51 adjacent to the electrode 51 and the wiring 14. Specifically, the insulating member 70 is provided between the terminal portion 14a on the active matrix substrate 10 and the wiring 14 adjacent to the terminal portion 14a.
  • the conductive fine particles 61 included in the anisotropic conductive layer 60 cause the adjacent wiring 14, the adjacent bump electrode 51, or the wiring 14 and the bump electrode 51 to May short-circuit and leak current may occur.
  • the anisotropic conductive layer 60 containing the conductive fine particles 61 in a high concentration is used to reliably connect the terminal portion 14a and the bump electrode 51, or when the arrangement interval of the bump electrodes 51 is narrow.
  • the insulating member 70 between the adjacent terminal portions 14a, the adjacent wiring 14, the adjacent bump electrode 51, or the wiring 14 and the bump electrode 51 are provided. It is possible to effectively suppress the occurrence of a leak current due to a short circuit with.
  • the insulating member 70 may be provided along the entire portion of the wiring 14 in contact with the anisotropic conductive layer 60 along the wiring 14. Since the terminal portion 14a is formed wider than the portion other than the terminal portion 14a of the wiring 14, the gap width between the terminal portion 14a and the wiring 14 adjacent to the terminal portion 14a is relatively narrow. . For this reason, for example, in the case where the insulating member 70 is provided, leak current is likely to occur between them. However, in the second embodiment, as shown in FIG. 10, the insulating member 70 is provided between the terminal portion 14a having a relatively narrow gap width and the wiring 14 adjacent to the terminal portion 14a. Therefore, generation of leakage current can be effectively suppressed.
  • the insulating member 70 is preferably formed in a substantially trapezoidal cross section.
  • the width of the top surface of the insulating member 70 is narrow from the viewpoint of effectively suppressing the occurrence of leakage current. Is preferred. More preferably, the width of the top surface of the insulating member 70 is equal to or smaller than the particle size (specifically, the average particle size) of the conductive fine particles 61.
  • the top surface of the insulating member 70 is in contact with the driving IC chip 50.
  • the top surface of the insulating member 70 is not necessarily in contact with the driving IC chip 50.
  • a gap may exist between the insulating member 70 and the driving IC chip 50. Even in that case, the generation of leakage current can be suppressed as compared with the case where the insulating member 70 is not provided.
  • the gap width between the insulating member 70 and the driving IC chip 50 is preferably equal to or smaller than the particle size of the conductive fine particles 61 (specifically, the average particle size, for example, about 3 to 5 ⁇ m).
  • the height of the insulating member 70 is, for example, the height of the insulating member 70 is H, the cell gap of the liquid crystal layer 40 is hi, the height of the bump electrode 51 is h2, and the height of the terminal portion 14a is h3.
  • the particle size of the conductive fine particles 61 is r and the flatness is A
  • the height of the insulating member 70 is expressed by the following formula 1, for example.
  • examples of the material of the insulating member 70 include acrylic resin, novolac resin, polyimide resin, and epoxy resin.
  • the material of the insulating member 70 and the material of the support member 90 may be the same, or the insulating member 70 and the support member 90 may be formed from the same film by the same process.
  • liquid repellency (property of repelling ink for forming the anisotropic conductive layer 60) is previously imparted to the surface of the insulating member 70. It ’s better to leave it. By doing so, it is possible to effectively suppress short circuits between the wirings 14, between the bump electrodes 51, or between the wiring 14 and the bump electrodes 51, and thus it is possible to effectively suppress the occurrence of leakage current.
  • a method of imparting liquid repellency to the surface of the insulating member 70 for example, a method of forming the insulating member 70 with a liquid repellent material containing fluorine, and after the insulating member 70 is formed.
  • Method for imparting liquid repellency by applying liquid repellency treatment such as plasma treatment to the surface Etc.
  • FIG. 12 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the fourth modification.
  • FIG. 13 is a cross-sectional view of a portion cut out along the cutting line XIII-XIII in FIG.
  • the insulating member 70 in contact with P may be formed so as to straddle the wiring 14. According to this configuration, the terminal portion 14a and the wiring 1 adjacent to the terminal portion 1
  • FIG. 14 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the fifth modification.
  • FIG. 15 is a cross-sectional view of a portion cut out along the cutting line XV-XV in FIG.
  • the bump electrodes 51 are linearly arranged in a line along the long side direction of the driving IC chip 50 (the width direction of the terminal portion 14a).
  • the terminal portion 14a is formed wider than the portion other than the terminal portion 14a of the wiring 14, in the case of the modified example 5, the portion between the adjacent terminal portions 14a is relatively narrow except for the terminal portion 14a.
  • the space between the wirings 14 and between the part other than the terminal part 14a of the wiring 14 and the terminal part 14a is relatively wide. Accordingly, in this configuration, as shown in FIG. 14, the generation of a leak current can be effectively suppressed by providing the insulating member 70 at a portion where the terminal portions 14a are adjacent to each other.
  • FIG. 16 is an enlarged sectional view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to Modification 6.
  • an insulating layer 100 covering the wiring 14 provided with an opening 100a exposing the terminal portion 14a on the surface of the peripheral portion of the active matrix substrate 10. . According to this configuration, a short circuit between the wirings 14 can be extremely effectively suppressed.
  • FIG. 17 is an enlarged view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the third embodiment.
  • FIG. 17 is an enlarged view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the third embodiment.
  • the liquid crystal display device according to the third embodiment has the same configuration as the liquid crystal display device according to the second embodiment except for the arrangement configuration of the insulating member 70.
  • an arrangement configuration of the insulating member 70 according to the third embodiment will be described with reference to FIG.
  • FIGS. 1, 2, and 5 are referred to in common with the second embodiment.
  • components having substantially the same function are described with reference numerals common to the second embodiment, and description thereof is omitted.
  • the insulating member 70 is a wiring adjacent to the active matrix substrate 10.
  • the third embodiment is provided between adjacent bump electrodes 51 on the driving IC chip 50.
  • the distance from the tip of the insulating member 70 to the active matrix substrate 10 is equal to or smaller than the particle size (average particle size) of the conductive fine particles 61.
  • the insulating member 70 has a substantially trapezoidal cross section that becomes narrower from the driving IC chip 50 toward the active matrix substrate 10. More preferably, the width of the top surface of the insulating member 70 is equal to or smaller than the particle size (average particle size) of the conductive fine particles 61. By doing so, the generation of leakage current can be more effectively suppressed.
  • FIG. 18 is an enlarged plan view of the vicinity of the driving IC chip 50 of the liquid crystal display device according to the fourth embodiment.
  • FIG. 19 is a cross-sectional view of a portion cut out along the cutting line XIX-XIX in FIG.
  • the liquid crystal display device according to the fourth embodiment is the same as the liquid crystal display device 1 according to the first embodiment except that the support member 90 is further provided between the adjacent wirings 14. It has the form.
  • the configuration and operation of the support member 90 provided between the wirings 14 in contact with P will be described in detail.
  • FIGS. 1 and 2 are referred to in common with the first embodiment.
  • constituent elements having substantially the same functions are described with reference numerals common to the second embodiment, and description thereof is omitted.
  • the mounting process (heating and pressing) is performed by providing the support member 90 between at least a part of the peripheral portion of the driving IC chip 50 and the active matrix substrate 10.
  • the inclination (inclination between the crimping stage and the crimping tool) between the driving IC chip 50 and the active matrix substrate 10 in the process) can be reduced. Further, as in the fourth embodiment, by further providing the support member 90 in each gap of the wiring 14 in contact with P, the inclination between the driving IC chip 50 and the active matrix substrate 10 can be further effectively reduced. it can. Therefore, the driving IC chip 50 can be mounted with high reliability.
  • FIG. 20 is a schematic cross-sectional view showing a mounting process in the fourth embodiment. Specifically, FIG. 20 (A) is a schematic cross-sectional view showing a state before pressurization. FIG. 20 (B) is a schematic cross-sectional view showing a state during pressurization. FIG. 20 (C) is a schematic cross-sectional view showing the state when mounting is completed.
  • the active matrix substrate 10 is formed by laminating a plurality of members having different thermal expansion coefficients. For this reason, internal stress is generated in the active matrix substrate 10 due to thermal expansion (or thermal contraction) of each member in a mounting process involving a heating process. Therefore, the active matrix substrate 10 may be deformed such as warpage or undulation.
  • the first substrate body 11 is made of resin or thin glass, the first substrate body 11 has a relatively low rigidity, so that a large deformation may occur.
  • FIG. 20 (A) when the active matrix substrate 10 is deformed, the partial force that is convex in the active matrix substrate 10 in the heating and pressurizing step shown in FIG. It contacts the support member 90 provided between the two.
  • each terminal portion 14a—bump electrode 51 can be suitably electrically connected, so that the driving IC chip 50 can be mounted with high reliability.
  • the support member 90 is provided between the wirings 14 to isolate the adjacent wirings 14 and the adjacent bump electrodes 51 from each other. That is, between wiring 14
  • the provided support member 90 also has a function as the insulating member 70.
  • the conductive fine particles 61 included in the anisotropic conductive layer 60 adjoin the adjacent wiring 14, the adjacent bump electrode 51, or the wiring 14 and the bump electrode. Short-circuiting with 51 is effectively suppressed. Therefore, by providing the support member 90 between the wirings 14 as in the fourth embodiment, the generation of leakage current can be effectively suppressed.
  • the wide terminal portions 14a are provided in a staggered manner along the width direction of the terminal portions 14a (longitudinal direction of the driving IC chip 50). For this reason, the space between the terminal portion 14a and the wiring 14 adjacent to the terminal portion 14a is relatively narrow, and this portion is easily short-circuited. As shown in FIG. 18, by providing an insulating member 70 between the relatively narrow terminal portion 14a and the wiring 14, generation of leakage current can be effectively suppressed.
  • FIG. 21 is a plan view of the liquid crystal display device 2 according to the fifth embodiment.
  • FIG. 22 is a cross-sectional view of a portion cut out along the cutting line XXII-XXII in FIG.
  • the liquid crystal display device 2 includes an active matrix substrate 10, a counter substrate 20 disposed so as to face the active matrix substrate 10, and an active matrix substrate 10 and a counter substrate 20.
  • the liquid crystal layer 40 as a display medium layer, the active matrix substrate 10 and the counter substrate 20 provided between them, and the seal member 30 for sealing the liquid crystal layer 40 and the active matrix substrate 10 are mounted.
  • Flexible printed circuit board 80 (hereinafter sometimes referred to as “FPC board 80”).
  • the active matrix substrate 10 includes a first substrate body 11 made of resin (plastic) or glass, and a first polarizing plate 12 provided on the opposite side of the liquid crystal layer 40 of the first substrate body 11. .
  • the active matrix substrate 10 is provided with a plurality of gate lines extending in parallel with each other and a plurality of source lines extending in parallel with each other at an angle in the direction in which the gate lines extend (typically at right angles). You're being.
  • a switching element such as a TFT element that is electrically connected to both the gate line and the source line is provided in the vicinity of each intersection of the gate line and the source line.
  • a plurality of pixel electrodes 13 arranged in a predetermined arrangement are provided on the surface of the active matrix substrate 10 on the liquid crystal layer 40 side.
  • Each pixel electrode 13 is electrically connected to a switching element (not shown). Connected and driven by the switching element.
  • the counter substrate 20 includes a second substrate body 22, a second polarizing plate 23 provided on the side opposite to the liquid crystal layer 40 of the second substrate body 22, and a liquid crystal layer 40 side of the second substrate body 22. And an upper common electrode 21 provided on the surface. A voltage is applied to the liquid crystal layer 40 by the upper common electrode 21 and the plurality of pixel electrodes 13 provided on the active matrix substrate 10, and the liquid crystal display device 2 is driven and controlled.
  • the active matrix substrate 10 has the wiring 14 routed around the periphery of the active matrix substrate 10 that is not covered by the opposing substrate 20 that is larger than the opposing substrate 20.
  • a printed wiring 81 is provided on the FPC board 80, and the printed wiring 81 is electrically connected to the wiring 14 through the anisotropic conductive layer 60.
  • the printed wiring 81 is provided with a terminal part 81a, and the driving IC chip 50 is mounted so that the terminal part 81a is electrically connected to the bump electrode 51 of the driving IC chip 50.
  • FIG. 23 is an enlarged plan view of the vicinity of the driving IC chip 50.
  • FIG. 24 is a cross-sectional view of a portion cut out along the cutting line XXIV—XXIV in FIG.
  • the driving IC chip 50 is provided with a plurality of bump electrodes 51 as input / output terminals.
  • the bump electrodes 51 are arranged in a staggered manner along the long side direction of the driving IC chip 50 (the width direction of the terminal portion 81a).
  • the bump electrode 51 also has a function as a bonding bump electrode.
  • the terminal 81a of the printed wiring 81 is provided through an anisotropic conductive layer 60 in which conductive fine particles 61 are dispersed and mixed in an insulating resin. Is electrically connected.
  • the support member 90 is provided so as to contact both the driving IC chip 50 and the FPC board 80.
  • the support member 90 is formed in a wall shape and is provided so as to go around the driving IC chip 50 in a belt shape. For this reason, as in the case described in the first embodiment, the inclination of the crimping tool 9 with respect to the crimping stage 8 is relaxed, and the pressure is applied relatively uniformly between the terminal portions 8 la and the bump electrodes 51. become. Therefore, it is possible to mount the driving IC chip 50 with high reliability.
  • the support member 90 is preferably insulative.
  • the supporting member 90 When the supporting member 90 is conductive, the conductive fine particles 61 dispersed and mixed in the anisotropic conductive layer 60 and the supporting member 90 are interposed between the terminal portions 8 la and the terminal portions 8 la and the bump electrodes 51. There is a risk that leakage current will occur due to short circuit. By making the support member 90 insulative, a short circuit through the support member 90 can be prevented, and the occurrence of leakage current can be effectively suppressed.
  • support members 90 are also provided in the gaps of the printed wiring 81 in P contact. Therefore, the tilt between the driving IC chip 50 and the FPC board 80 can be more effectively reduced. Therefore, the driving IC chip 50 can be mounted with high reliability. Further, by providing the support member 90 between the printed wirings 81, it is possible to effectively suppress mounting defects caused by deformations such as warping and waviness of the FPC board 80.
  • the support member 90 is provided between the printed wirings 81 to isolate the adjacent printed wiring 81 and the adjacent bump electrode 51 from each other.
  • the support member 90 provided between the printed wirings 81 also has a function as the insulating member 70, and the adjacent printed wirings 81 are adjacent to each other by the conductive fine particles 61 included in the anisotropic conductive layer 60.
  • a short circuit between the bump electrode 51 or the printed wiring 81 and the bump electrode 51 is effectively suppressed. Therefore, by providing the support member 90 between the printed wirings 81 as in the fifth embodiment, the generation of leakage current can be effectively suppressed.
  • the wide terminal portions 81a are provided in a staggered manner along the width direction of the terminal portions 81a (longitudinal direction of the driving IC chip 50). For this reason, the space between the terminal portion 81a and the printed wiring 81 adjacent to and adjacent to the terminal portion 81a becomes relatively narrow, and this portion is easily short-circuited.
  • the function of the insulating member 70 is provided between the terminal portion 81a whose gap width is relatively narrow and the wiring portion 81 adjacent to the terminal portion 81a.
  • a supporting member 90 is provided. Therefore, it is possible to effectively suppress the generation of leakage current.
  • the display device in which the driving IC chip 50 is mounted via the anisotropic conductive layer has been described as an example.
  • the mounting method of the C chip 50 is not limited.
  • the driving IC chip 50 may be mounted using a solder, or may be directly mounted without using a conductive member.
  • the active matrix liquid crystal display device has been described as an example, but the present invention is not limited to this.
  • passive matrix type liquid crystal display devices segment type liquid crystal display devices, and various types of organic electroluminescence display devices, inorganic electroluminescence display devices, plasma display devices, field emission display devices, etc. May be
  • the flexible printed circuit board mounted on the liquid crystal display device has been described as an example, but the present invention is not limited to this.
  • it may be a flexible printed circuit board mounted on an electronic device such as a communication device, sound device, computer device, or information processing device.
  • the wiring board according to the present invention it is possible to effectively suppress the occurrence of mounting defects, and therefore, cellular phones, PDAs, televisions, electronic books, monitors, electronic posters, watches. Useful for electronic shelf labels, emergency information, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

　アクティブマトリクス基板（１０）は、第１基板本体（１１）と、第１基板本体（１１）上に実装された駆動用ＩＣチップ（５０）とを備えている。アクティブマトリクス基板（１０）と駆動用ＩＣチップ（５０）との間には、それら双方に接するように設けられた支持部材（９０）が設けられている。

Description

明 細 書
配線基板及びそれを備えた表示装置
技術分野
[0001] 本発明は配線基板及びそれを備えた表示装置に関する。
背景技術
[0002] 従来、種々の集積回路チップ (以下、「ICチップ」とすることがある。）の実装方法が 提案されている（例えば特許文献 1〜3等）。例えば、半導体素子のバンプ電極と回 路基板の電極とを直接接合させる方法、異方導電性フィルム（以下、「ACF」とするこ と力 Sある。）や異方性導電性ペースト（以下、「ACP」とすることがある。）を使用したフ リップチップ実装方法、ハンダ等を用いて端子部とバンプ電極とを接合する方法等が 挙げられる。
[0003] これらのいずれの方法においても、 ICチップは加熱圧着工程を経て実装される。具 体的には以下の加熱圧着工程を経て実装される。 ICチップを基板上の所定の位置 に配置し、仮固定する。その状態で、基板を圧着ステージ上に配置し、 ICチップをカロ 熱した圧着ツールにより押圧することにより ICチップを基板に実装する。
[0004] ICチップを好適に実装する観点から、 ICチップの加熱圧着工程において、 ICチッ プの各所に (詳細には、各端子部とバンプ電極との間に）均一な圧力を付与すること が好ましい。そのために、圧着ステージと圧着ツールとを平行にした状態で加熱圧着 工程を行うことが好ましい。し力 ながら、圧着ステージと圧着ツールとを完全に平行 にするのは困難であり、通常、加熱圧着工程において圧着ステージと圧着ツールと はある程度傾いている。この場合、各端子部とバンプ電極との間に付与される圧力に 偏差が生じる。すなわち、過剰な圧力が付与される箇所や、端子部とバンプ電極とを 接合するために十分な大きさの圧力が付与されない箇所が生じる。従って、過剰な 圧力により端子部やバンプ電極が損傷、断線してしまう箇所や、端子部とバンプ電極 との導通が確実に図れない箇所が発生する虞がある。
[0005] また、実装に際して、基板及び ICチップが加熱されることから、特に、薄レ、ガラス基 板や樹脂製の基板に実装する場合、基板や ICチップに反り等の変形が生じる虞が ある。この場合においても、各端子部とバンプ電極との間に付与される圧力に偏差が 生じる。従って、導通が確保されない箇所や、端子部やバンプ電極が破壊 '断線され る箇所等が生じる虞があるという問題もある。
[0006] 以上のような問題に鑑み、従来、種々の技術が開示されている（例えば、特許文献 ：!〜 3)。
特許文献 1 :特開平 10— 319419号公報
特許文献 2 :特開 2000— 323523号公報
特許文献 3 :特開 2002— 198397号公報
発明の開示
[0007] 解決課題
例えば、特許文献 1には、 ICチップや基板の反りに起因して導通を確保することが 困難な ICチップのコーナー部の金属突起電極をダミー電極とする技術が開示されて いる。し力しながら、この特許文献 1に記載された技術では端子部に付与される圧力 の偏差を低減する効果はあまり得られず、過剰な圧力が付与されるが故に端子部や バンプ電極が破壊 ·断線してしまう箇所、及び端子部とバンプ電極との導通が確実に 図れなレ、箇所が生じる虞がある。
[0008] また、特許文献 2には、回路基板と半導体チップ (ICチップ）との間に設けられた A CF中に球状のスぺーサを含有させる技術が開示されている。特許文献 2には、この スぺーサを設けることにより、半導体チップのアクティブ面と回路基板の対向面とが接 続部以外で直接接触しないようになり、半導体チップ等の変形が抑制されると記載さ れている。また、 ACF中のスぺーサが接続部以外の箇所に配置された場合は、加熱 圧着工程において、スぺーサにより半導体チップと回路基板との傾きが低減されると 共に、付与される圧力の偏差を低減する効果がある程度は望める。し力 ながら、ス ぺーサは必ずしも接続部以外の箇所に配置されるとは限らず、スぺーサが端子部と バンプ電極との間に配設されてしまう虞がある。その場合、スぺーサが介在する端子 部とバンプ電極との電気的接続が図れないばかりか、かえって半導体チップと回路 基板との傾きを増大してしまう虞がある。このため、特許文献 2に記載された技術では 、高い信頼性で半導体チップを実装することが困難である。 [0009] また、特許文献 3には、半導体素子と基板との間に設けられた ACF中に空間（気泡 )を設ける技術が開示されている。特許文献 3には、 ACF中に設けた空間の緩衝作 用により実装された半導体素子の接続状態を安定に保持できると記載されている。し 力 ながら、十分な緩衝作用が得られるように空間 (気泡）を設けることは非常に困難 である。例えば、空間の位置制御が困難であることから、端子部とバンプ電極との間 に空間が位置する可能性がある。そのような場合には、空間が介在する端子部とバ ンプ電極との電気的接続が図れないとレ、う問題がある。
[0010] 本発明は係る点に鑑みてなされたものであり、その目的とするところは、高い信頼性 で ICチップが実装された配線基板を提供することにある。
[0011] 本発明に係る配線基板は、基板本体と、基板本体上に設けられた複数の配線と、 基板本体に対向するように設けられ、端子部に電気的に接続された複数のバンプ電 極を有する集積回路チップと、（好ましくは絶縁性の）支持部材とを備えている。複数 の配線は、相互に並行に延びており、それぞれ端子部を有する。支持部材は、基板 本体と集積回路チップとの間に、基板本体と集積回路チップとの双方に接するように 設けられている。
[0012] 尚、本発明に係る配線基板では、バンプ電極と端子部とが直接接触することにより 電気的に接続されていてもよい。また、例えば導電性微粒子やハンダ等の導電部材 を介在させて電気的に接続されていてもよい。基板本体は樹脂製又はガラス製であ つてもよい。
[0013] 集積回路チップを好適に実装する観点から、集積回路チップの加熱圧着工程にお いて、集積回路チップに均一に圧力を付与することが好ましい。そのために、圧着ス テージと圧着ツールとを平行にした状態で加熱圧着工程を行うことが好ましい。しか しながら、圧着ステージと圧着ツールとを完全に平行にするのは困難であり、通常、 加熱圧着工程において圧着ステージと圧着ツールとはある程度傾いている。この場 合、各端子部とバンプ電極との間に付与される圧力に偏差が生じる。すなわち、過剰 な圧力が付与される箇所や、端子部とバンプ電極とを接合するために十分な大きさ の圧力が付与されない箇所が生じる。従って、過剰な圧力により端子部やバンプ電 極が損傷、断線してしまう箇所や、端子部とバンプ電極との導通が確実に図れない 箇所が発生する虞がある。
[0014] 本発明に係る配線基板は、集積回路チップ及び基板本体の双方に接するように設 けられた支持部材を備えているため、本発明に係る配線基板では圧着ツールと圧着 ステージとの傾きに起因する付与圧力の偏差が効果的に低減される。このため、各 端子部とバンプ電極との間に、接合するために好適な圧力をムラなく付与することが できる。従って、集積回路チップを高い信頼性で実装することができる。
[0015] より高い信頼性を実現する観点から、支持部材は集積回路チップを均等に支持で きるように設けられていることが好ましい。具体的には、支持部材は集積回路チップ の周縁部分の少なくとも一部と基板本体との間に設けられていてもよい。支持部材は 帯状でもって集積回路チップを周回するように壁状に設けられていてもよい。また、 支持部材は集積回路チップの四隅のそれぞれと基板本体との間に設けられてレ、ても よい。
[0016] また、支持部材は基板本体上の隣接する配線間に設けられていてもよい。例えば、 基板本体が樹脂やプラスチック製である場合や、薄いガラス製である場合は、加熱圧 着工程にぉレ、て基板本体が反りやたわみ等の変形を起こす場合がある。このような 場合においても、隣接する配線間に支持部材を設けておくことによって、基板本体を 平坦ィ匕することができ、付与される圧力の偏差を低減することができる。従って、集積 回路チップを高レ、信頼性で実装することができる。
[0017] さらに、端子部と配線との間に支持部材を設けると共に、集積回路チップの周縁部 分の少なくとも一部と基板本体との間にも支持部材を設けてもよい。
[0018] 本発明に係る配線基板は、基板本体と集積回路チップとの間に設けられ、端子部 と複数のバンプ電極とを電気的に接続する導電性微粒子が絶縁性樹脂中に分散混 入されてなる異方性導電接着層を有していてもよい。すなわち、集積回路チップは異 方性導電層を介して実装されていてもよい。この場合に、端子部を端子部に隣接す る配線及びバンプ電極から隔離すると共に、端子部に対向するバンプ電極をバンプ 電極に隣接するバンプ電極及び配線から隔離する絶縁性の絶縁部材とをさらに備え ていることが好ましい。
[0019] 異方性導電層を介して集積回路チップを実装した場合、異方性導電層に含まれる 導電性微粒子により隣接するバンプ電極や端子部等が短絡し、リーク電流が発生す る虞がある。し力しながら、この構成では、絶縁性の絶縁部材により端子部と端子部 に隣接する配線及びバンプ電極とが離間されており、且つ、端子部に対向するバン プ電極とバンプ電極に隣接するバンプ電極及び配線とが離間されている。このため、 導電性微粒子による隣接するバンプ電極や端子部等の間の短絡を抑制することが できる。従って、リーク電流の発生を抑制することができる。
[0020] 尚、本発明において、「端子部をその端子部に隣接する配線及びバンプ電極から 隔離する」とは、詳細には、端子部と、その端子部に隣接する配線及びバンプ電極と の間が導電性微粒子によって短絡されない程度に隔離することを意味し、端子部と 隣接する配線及びバンプ電極とを空間的に完全に隔離することに限定されない。同 様に、「バンプ電極をそのバンプ電極に隣接するバンプ電極及び配線から隔離する」 とは、詳細には、バンプ電極と、そのバンプ電極に隣接する配線及びバンプ電極との 間が導電性微粒子によって短絡されない程度に隔離することを意味し、バンプ電極 と隣接する配線及びバンプ電極とを空間的に完全に隔離することに限定されない。
[0021] 絶縁部材は、基板本体上の端子部と端子部に隣接する配線との間に設けられてい てもよレ、。その場合、絶縁部材の先端力 集積回路チップまでの距離が導電性微粒 子の粒径以下であることが好ましレ、。
[0022] 絶縁部材の先端から集積回路チップまでの距離が導電性微粒子の粒径以下とす ることにより、絶縁部材と集積回路チップとの間に導電性微粒子が介在することを効 果的に抑制することができる。このため、絶縁部材により隔離された端子部とその端 子部に隣接する配線及びその配線に対向するバンプ電極との短絡を効果的に抑制 すること力 Sできる。さらに、効果的に絶縁部材と集積回路チップとの間に導電性微粒 子が介在することを抑制する観点から、絶縁部材が基板本体から集積回路チップに 向けて幅狭となる断面略台形状であることが好ましい。言い換えれば、絶縁部材の頂 面が幅狭であることが好ましい。さらに好ましくは、絶縁部材の頂面の幅が導電性微 粒子の粒径以下である。
[0023] 尚、導電性微粒子の粒径とは、詳細には導電性微粒子の平均粒径をレ、う。導電性 微粒子の粒径は、堀場製作所製、レーザ回折/散乱式粒子径分布測定装置 LA— 3 00により測定することができる。
[0024] また、本発明に係る配線基板では、絶縁部材は、集積回路チップ上の隣接するバ ンプ電極の間に設けられていてもよい。その場合に、絶縁部材の先端から基板本体 までの距離が導電性微粒子の粒径以下であってもよい。
[0025] この場合も上述の場合と同様に、絶縁部材の先端から基板本体までの距離を導電 性微粒子の粒径以下とすることにより、絶縁部材と基板本体との間に導電性微粒子 が介在することを妨げることができる。このため、絶縁部材により隔離された隣接する バンプ電極の短絡、及びバンプ電極とそのバンプ電極に隣接するバンプ電極に対 向する端子部との短絡を効果的に抑制することができる。さらに、効果的に絶縁部材 と集積回路チップとの間に導電性微粒子が介在することを抑制する観点から、絶縁 部材は集積回路チップ力 基板本体に向けて幅狭となる断面略台形状であることが 好ましレ、。言い換えれば絶縁基板の頂面が幅狭であることが好ましい。さらに好ましく は、絶縁部材の頂面の幅が導電性微粒子の粒径以下である。
[0026] 本発明に係る配線基板では、絶縁部材が基板本体及び集積回路チップの双方に 接触していることが好ましい。この構成によれば、絶縁部材により隣接する端子部、 隣接するバンプ電極、さらには、端子部とその端子部に隣接する端子部に対向する バンプ電極とをさらに効果的に隔離できるため、より効果的にリーク電流の発生を抑 制すること力 Sできる。また、この場合、この絶縁部材は支持部材としての機能を兼ね 備える。このため、例えば、基板本体が樹脂やプラスチック製等である場合に、基板 本体が反りやたわみ等の変形がおこったときにも、基板本体が支持部材としての機 能を兼ね備える絶縁部材により平坦化され、付与される圧力の偏差を低減することが できる。従って、集積回路チップを高い信頼性で実装することができる。
[0027] 本発明に係る配線基板では、端子部が配線の端子部以外の部分よりも幅広であり 、且つ端子部は端子部の幅方向に直線状に配列されており、絶縁部材は隣接する 端子部の間にのみ設けられてレ、てもよレ、。
[0028] 端子部が配線の端子部以外の部分よりも幅広で、且つ端子部は端子部の幅方向 に直線状に配列されてレ、る場合、比較的幅広に形成された端子部間の間隙幅が、 配線の端子部以外の部分と端子部又は端子部以外の部分が隣接する部分との間隙 幅と比較して狭くなる。このため、隣接する端子部の間でリーク電流が特に発生しや すくなる。し力しながら、この構成では、比較的狭い隣接する端子部の間に絶縁部材 が設けられている。このため、隣接する端子部の短絡を効果的に抑制することができ る。従って、リーク電流の発生を効果的に抑制することができる。
[0029] 本発明に係る配線基板では、端子部は配線の端子部以外の部分よりも幅広であり 、且つ端子部は端子部の幅方向に沿って千鳥状に配列されており、絶縁部材は端 子部とその端子部に隣接する配線との間にのみ設けられていてもよい。
[0030] 端子部は配線の端子部以外の部分よりも幅広で、且つ端子部は端子部の幅方向 に沿って千鳥状に配列されている場合、端子部とその端子部に隣接する配線との間 の間隙幅が比較的狭ぐその間でリーク電流が発生しやすレ、。し力 ながら、この構 成では、比較的狭い端子部とその端子部に隣接する配線との間に絶縁部材が設け られている。このため、リーク電流の発生を効果的に抑制することができる。
[0031] 異方性導電層は湿式法により形成されるものであってもよい。湿式法を用いること により、容易且つ安価に異方性導電層を形成することができる。
[0032] 尚、「湿式法」とは、層を形成するための材料 (ここでは、絶縁性樹脂及び導電性微 粒子）を含有するインクを用いて行う層形成法であり、具体例としては、スピンコート法 、ドクターブレード法、吐出コート法、スプレーコート法、インクジェット法、凸版印刷法 、凹版印刷法、スクリーン印刷法、マイクログラビアコート法等が挙げられる。
[0033] 異方性導電層を湿式法により形成する場合、絶縁部材の側面及び頂面が少なくと も撥液性を有することが好ましい。すなわち、絶縁部材の側面及び頂面が湿式法に 用いられるインクをはじく性質を有することが好ましい。絶縁部材の側面及び頂面に 撥液性 (層形成用のインクをはじく性質）を付与する方法としては、例えば、撥液性を 有する材料により絶縁部材を形成する方法、絶縁部材にプラズマ処理等の撥液処理 をすることにより撥液性を付与する方法が挙げられる。
[0034] 本発明に係る第 1の表示装置は、配線基板と、表示媒体層と、第 2電極とを備えて いる。配線基板は、基板本体と、基板本体上に設けられた複数の配線と、基板本体 に対向するように設けられた集積回路チップと、集積回路チップの基板本体側表面 の上に設けられた複数のバンプ電極と、支持部材と、第 1電極とを有する。複数の配 線は相互に並行に延びており、それぞれ端子部を有する。複数のバンプ電極のそれ ぞれは端子部に電気的に接続されている。第 1電極は複数の配線に接続されている
。支持部材は、基板本体と集積回路チップとの間に、基板本体と集積回路チップとの 双方に接するように設けられている。表示媒体層は第 1電極と第 2電極との間に設け られている。
[0035] 尚、本明細書において、「表示媒体層」とは、互いに対向する電極間の電位差によ り光透過率が変調される層、または互いに対向する電極間を流れる電流により自発 光する層をいう。表示媒体層の具体例としては、例えば、液晶層、無機または有機 E L層、発光ガス層、電気泳動層、エレクト口クロミック層等力挙げられる。
[0036] 本発明に係る第 2の表示装置は、第 1配線基板と、第 1配線基板が実装された第 2 配線基板と、表示媒体層と、第 2電極とを備えている。第 1配線基板は、基板本体と、 基板本体上に設けられた複数の第 1配線と、基板本体に対向するように設けられた 集積回路チップと、集積回路チップの基板本体側表面の上に設けられた複数のバン プ電極と、支持部材と、複数の第 1電極とを有する。複数の第 1配線は相互に並行に 延びており、それぞれ端子部を有する。複数のバンプ電極のそれぞれは端子部に電 気的に接続されている。支持部材は、基板本体と集積回路チップとの間に、基板本 体と集積回路チップとの双方に接するように設けられている。複数の第 2配線は複数 の第 1配線に電気的に接続されてレ、る。第 1電極は複数の第 2配線に電気的に接続 されている。表示媒体層は第 1電極と第 2電極との間に設けられている。
図面の簡単な説明
[0037] [図 1]実施形態 1に係る液晶表示装置 1の平面図である。
[図 2]図 1中の切り出し線 Π_Πで切り出された部分の断面図である。
[図 3]駆動用 ICチップ 50近傍部分を拡大した平面図である。
[図 4]図 3中の切り出し線 IV—IVで切り出された部分の断面図である。
[図 5]支持部材 90が設けられていない場合の実装工程を表す模式断面図である。
[図 6]実施形態 1における実装工程を表す模式断面図である。
[図 7]変形例 1に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平面 図である。 [図 8]変形例 2に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平面 図である。
[図 9]変形例 3に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平面 図である。
[図 10]実施形態 2に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。
[図 11]図 10中の切り出し線 XI— XIで切り出された部分の断面図である。
[図 12]変形例 4に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平面 図である。
[図 13]図 12中の切り出し線 ΧΙΠ— ΧΙΠで切り出された部分の断面図である。
[図 14]変形例 5に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平面 図である。
[図 15]図 14中の切り出し線 XV— XVで切り出された部分の断面図である。
[図 16]変形例 6に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した断面 図である。
[図 17]実施形態 3に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した断 面図である。
[図 18]実施形態 4に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。
[図 19]図 18中の切り出し線 XIX— XIXで切り出された部分の断面図である。
[図 20]実施形態 4における実装工程を表す模式断面図である。
[図 21]本実施形態 5に係る液晶表示装置 2の平面図である。
[図 22]図 21中の切り出し線 ΧΧΠ—ΧΧΠで切り出された部分の断面図である。
[図 23]駆動用 ICチップ 50近傍部分を拡大した平面図である。
[図 24]図 23中の切り出し線 XXIV—XXIVで切り出された部分の断面図である。 発明を実施するための最良の形態
[0038] 以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
[0039] (実施形態 1) 図 1は本実施形態 1に係る液晶表示装置 1の平面図である。
[0040] 図 2は図 1中の切り出し線 II IIで切り出された部分の断面図である。
[0041] 本実施形態 1に係る液晶表示装置 1は、アクティブマトリクス基板 10と、アクティブマ トリタス基板 10に対向するように配置された対向基板 20と、アクティブマトリクス基板 1 0と対向基板 20との間に設けられた，表示媒体層としての液晶層 40と、アクティブマ トリタス基板 10と対向基板 20とを接着すると共に、液晶層 40を封止するシール部材 30とを有する。
[0042] アクティブマトリクス基板 10は、樹脂製やガラス製の第 1基板本体 11と、第 1基板本 体 11の液晶層 40とは反対側に設けられた第 1偏光板 12とを有する。アクティブマトリ タス基板 10には、相互に並行に延びる複数のゲートラインと、ゲートラインの延びる 方向に角度を成して (典型的には、直角に）相互に並行に延びる複数のソースライン とが設けられている（本明細書においては、ゲートラインやソースラインといった電極 ラインを総称して「配線」 14とする。）。ゲートラインとソースラインの各交差部近傍に は、ゲートライン及びソースラインの双方に電気的に接続された、 TFT素子等のスィ ツチング素子（図示せず）が設けられている。一方、アクティブマトリクス基板 10の液 晶層 40側表面には、所定配列で (典型的にはマトリクス配列で)配列された複数の画 素電極 13が設けられている。各画素電極 13はスィッチング素子（図示せず）に電気 的に接続されており、そのスイッチング素子により駆動される。
[0043] 対向基板 20は、第 2基板本体 22と、第 2基板本体 22の液晶層 40とは反対側に設 けられた第 2偏光板 23と、第 2基板本体 22の液晶層 40側表面に設けられた上部共 通電極 21とを有する。この上部共通電極 21と、アクティブマトリクス基板 10に設けら れた複数の画素電極 13とにより液晶層 40に電圧が印加され、液晶表示装置 1が駆 動制御される。
[0044] 本実施形態 1では、アクティブマトリクス基板 10及び対向基板 20は矩形状であり、 アクティブマトリクス基板 10は対向基板 20よりも大きい。対向基板 20はアクティブマト リクス基板 10上の液晶層 40を覆うように設けられており、対向基板 20に覆われてい ないアクティブマトリクス基板 10の周縁部分には、駆動用集積回路チップ（以下、「駆 動用 ICチップ」とすることがある。 ) 50がベアチップ実装されている。 [0045] 図 3は駆動用 ICチップ 50近傍部分を拡大した平面図である。
[0046] 図 4は図 3中の切り出し線 IV - IVで切り出された部分の断面図である。
[0047] 図 3及び図 4に示すように、集積回路チップとしての駆動用 ICチップ 50には入出力 端子としての複数のバンプ電極 51が設けられている。バンプ電極 51は駆動用 ICチ ップ 50の長辺方向（端子部 14aの幅方向）に沿って千鳥状に配列されている。バン プ電極 51はボンディング用バンプ電極としての機能を兼ね備えており、絶縁性樹脂 中に導電性微粒子 61が分散混入されてなる異方性導電層 60を介して、アクティブ マトリクス基板 10の周縁部分に引き回された配線 14の端子部 14aに電気的に接続さ れている。
[0048] 本実施形態 1に係る液晶表示装置 1では、駆動用 ICチップ 50及びアクティブマトリ タス基板 10の双方に接するように支持部材 90が設けられている。詳細には、支持部 材 90は壁状に形成されており、帯状でもって駆動用 ICチップ 50を周回するように設 けられている。
[0049] 図 5は、例えば、支持部材 90が設けられていない場合の実装工程を表す模式断面 図である。詳細には、図 5 (A)は、加圧前の状態を表す模式断面図である。図 5 (B) は実装完了時の状態を表す模式断面図である。
[0050] 本来、圧着ステージ 8と圧着ツール 9とは完全に平行であることが好ましい。しかし ながら、圧着ステージ 8と圧着ツール 9とを完全に平行に調整することは困難であり、 通常、図 5 (A)に示すように、圧着ステージ 8と圧着ツール 9とはある程度傾いている 。この状態で加圧した場合、各端子部 14aに付与される圧力に偏差が生じる。ァクテ イブマトリクス基板 10と駆動用 ICチップ 50とが比較的近い部分（図 5において左側部 分）には過剰な圧力が付与される一方、アクティブマトリクス基板 10と駆動用 ICチッ プ 50とが比較的遠い部分（図 5において右側部分）には端子部 14aとバンプ電極 51 とを電気的に接続するために十分な圧力が付与されない。すなわち、端子部 14aと バンプ電極 51との導通を図るためには、端子部 14aとバンプ電極 51とにより導電性 微粒子 61がある程度扁平 (変形）する程度に押圧される必要があるところ、図 5にお レ、て右側部分では導電性微粒子 61が変形するだけの圧力が付与されない。
[0051] このため、図 5 (B)に示すように、過剰な圧力が加わる左側部分では、端子部 14a、 バンプ電極 51の変形や断線等が発生する虞がある。且つ、十分な圧力が加わらな い図 5において右側部分では端子部 14aとバンプ電極 51とが好適に電気的に接続 されなレ、虞があり、実装が好適に行われなレ、虞がある。
[0052] それに対して、本実施形態 1に係る液晶表示装置ではアクティブマトリクス基板 10 及び駆動用 ICチップ 50の双方に接触する支持部材 90が設けられているために、高 い信頼性で駆動用 ICチップ 50を実装することが可能である。以下、その理由につい て、図 6を参照しながら詳細に説明する。
[0053] 図 6は本実施形態 1における実装工程を表す模式断面図である。詳細には、図 6 ( A)は、加圧前の状態を表す模式断面図である。図 6 (B)は加圧中の状態を表す模 式断面図である。図 6 (C)は実装完了時の状態を表す模式断面図である。
[0054] 本実施形態 1の場合、圧着ステージ 8と圧着ツール 9とがある程度傾いている場合 であっても、図 6 (B)に示すように、端子部 14aよりも高く形成された支持部材 90によ り、圧着ステージ 8と圧着ツール 9との平行度がある程度補正される。具体的には、図 6 (B)に示すように、支持部材 90の一部がアクティブマトリクス基板 10に接触すると、 その支持部材 90の部分を介して圧着ツール 9に反力が加わる。このため、圧着ツー ノレ 9の圧着ステージ 8に対する傾きが緩和され、各端子部 14aに圧力が比較的均一 に加わるようになる。従って、高い信頼性で駆動用 ICチップ 50を実装することが可能 となる。
[0055] 尚、支持部材 90は絶縁性であることが好ましい。支持部材 90が導電性である場合 、異方性導電層 60に分散混入している導電性微粒子 61と支持部材 90とを介して端 子部 14a間や端子部 14aとバンプ電極 51との間等が短絡し、リーク電流が発生する 虞がある。絶縁性を有する支持部材 90を用いることにより、支持部材 90を介した短 絡を防止することができ、リーク電流の発生を効果的に抑制することができる。
[0056] 尚、本実施形態 1では、ァライメントマージンを考慮して、支持部材 90は駆動用 IC チップ 50の周縁からはみ出すように設けられている。このようにすることによって、例 えば、支持部材 90に対する駆動用 ICチップ 50の実装位置がずれた場合であっても 、支持部材 90を駆動用 ICチップ 50の周縁に確実に当接させることができる。
[0057] 次に、本実施形態 1に係る液晶表示装置 1の製造工程、そのなかでも特に、支持部 材 90の製造工程及び駆動用 ICチップ 50の実装工程について詳細に説明する。
[0058] まず、第 1基板本体 11上に、ゲートライン、ソースライン等の各種配線 14、 TFT、画 素電極 13等を形成する。その後、支持部材 90を形成する。支持部材 90はスクリーン 印刷法等の湿式法を用いて樹脂製の絶縁膜を形成し、その絶縁膜をフォトリソグラフ ィー技術等のパターユング技術を用いてパターユングすることにより形成することがで きる。支持部材 90の高さは、 5 111〜25 111 (例ぇば、 10 μ m)とすることができる。 また、支持部材 90の材料としては、例えば、アクリル樹脂、ノボラック樹脂、ポリイミド 樹脂、エポキシ樹脂等が挙げられる。
次に、アクティブマトリクス基板 10の周縁部分と対向基板 20の周縁部分とをシール 部材 30により貼り合わせ、内部に液晶を注入する空間（空セル)を形成する。その後 、その空間（空セル）に液晶を注入 (例えば、真空注入)することにより液晶層 40を形 成する。
[0059] 次に、駆動用 ICチップ 50を実装する。具体的には、まず、アクティブマトリクス基板
10の駆動用 ICチップ 50が実装される周縁部分に、例えばインクジェット法等の湿式 法により異方性導電層 60を形成する。そして、その上に駆動用 ICチップ 50を配置し 、ァライメントを行う。その状態でアクティブマトリクス基板 10を平坦な圧着ステージ上 に配置し、さらに加熱した圧着ツールを用レ、て駆動用 ICチップ 50を加熱押圧するこ とにより駆動用 ICチップ 50を実装することにより、液晶表示装置 1を完成させる。
[0060] このように、湿式法により異方性導電層 60を形成する場合、予め支持部材 90の表 面に撥液性（異方性導電層 60を形成するためのインクをはじく性質）を付与しておく ことが好ましい。
[0061] (変形例 1：実施形態 1の変形例）
図 7は変形例 1に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。
[0062] 図 7に示すように、支持部材 90を駆動用 ICチップ 50の四隅とアクティブマトリクス基 板 10との間に角柱状に設けてもよい。この構成によれば、支持部材 90を配線 14と重 畳しないように配置することができ、配線 14に不要な圧力が加わることを抑制すること ができる。 [0063] (変形例 2：実施形態 1の変形例）
図 8は変形例 2に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。尚、説明の便宜上、図 8では、バンプ電極 51、及び配線 14は描画して いない。
[0064] 図 8に示すように、支持部材 90を駆動用 ICチップ 50の周縁部分の少なくとも一部と アクティブマトリクス基板 10との間に設けてもよい。この構成によれば、異方性導電層 60の形成時に支持部材 90が絶縁性樹脂の流れを阻害することを抑制することがで きる。
[0065] (変形例 3：実施形態 1の変形例）
図 9は変形例 3に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。尚、説明の便宜上、図 9では、バンプ電極 51、及び配線 14は描画して いない。
[0066] 図 9に示すように、角柱状の支持部材 90をバンプ電極 51が設けられておらず、且 つ配線 14と抵触しない駆動用 ICチップ 50の中央部分に設けてもよい。この構成によ れば、アクティブマトリクス基板 10の反りや変形に起因する圧力偏差も好適に解消す ること力 Sできる。
[0067] また、この場合、図 3、図 8、及び図 7に示すように、駆動用 ICチップ 50の周縁部分 の少なくとも一部とアクティブマトリクス基板 10との間にさらに支持部材 90を設けても よい。この構成によれば、圧着ステージと圧着ツールとの傾きに起因する圧力偏差を 好適に解消でき、且つ、アクティブマトリクス基板 10の反りや変形に起因する圧力偏 差も好適に解消することができる。
[0068] (実施形態 2)
図 10は本実施形態 2に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大し た平面図である。
[0069] 図 11は図 10中の切り出し線 XI - XIで切り出された部分の断面図である。
[0070] 本実施形態 2に係る液晶表示装置は絶縁部材 70をさらに有する点を除いて上記 実施形態 1に係る液晶表示装置 1と同様の形態を有する。ここでは絶縁部材 70につ いて詳細に説明する。尚、本実施形態 2の説明において、図 1及び図 2は上記実施 形態 1と共通に参照する。また、実質的に同じ機能を有する構成要素を実施形態 1と 共通の参照符号で説明し、説明を省略する。
[0071] 本実施形態 2に係る液晶表示装置では、端子部 14aとその端子部 14aに隣接する 配線 14及びバンプ電極 51から隔離すると共に、その端子部 14aに対向するバンプ 電極 51を、そのバンプ電極 51に隣接するバンプ電極 51及び配線 14から隔離する 絶縁性の絶縁部材 (絶縁壁） 70が設けられている。具体的には、絶縁部材 70はァク ティブマトリクス基板 10上の端子部 14aとその端子部 14aと隣接する配線 14の間に 設けられている。
[0072] 例えば、絶縁部材 70が設けられていない場合、異方性導電層 60に含まれる導電 性微粒子 61により、隣接する配線 14、隣接するバンプ電極 51、又は配線 14とバン プ電極 51とが短絡し、リーク電流が発生する虞がある。特に、端子部 14aとバンプ電 極 51とを確実に電気的に接続するために導電性微粒子 61が高濃度に含まれる異 方性導電層 60を用いる場合や、バンプ電極 51の配列間隔が狭いファインピッチな 駆動用 ICチップ 50を用いる場合等は、特に短絡しやすくなる。
[0073] し力 ながら、本実施形態 2のように、隣接する端子部 14aの間に絶縁部材 70を設 けることによって、隣接する配線 14、隣接するバンプ電極 51、又は配線 14とバンプ 電極 51との短絡に起因してリーク電流が発生することを効果的に抑制することができ る。
[0074] 絶縁部材 70は配線 14に沿って、異方性導電層 60と接する配線 14の部分全体に 沿って設けられていてもよい。尚、端子部 14aは配線 14の端子部 14a以外の部分よ りも幅広に形成されているため、端子部 14aとその端子部 14aに隣接する配線 14と の間の間隙幅が比較的狭くなる。このため、例えば絶縁部材 70が設けられてレ、なレ、 場合、その間でリーク電流が発生しやすくなる。し力 ながら、本実施形態 2では、図 10に示すように間隙幅が比較的狭くなる端子部 14aとその端子部 14aと隣接する配 線 14との間に絶縁部材 70が設けられている。従って、リーク電流の発生を効果的に 抑制することができる。
[0075] 図 11に示すように、絶縁部材 70は断面略台形状に形成されていることが好ましレ、 。リーク電流の発生を効果的に抑制する観点から、絶縁部材 70の頂面の幅は狭い 方が好ましい。より好ましくは絶縁部材 70の頂面の幅が導電性微粒子 61の粒径 (詳 細には、平均粒径）以下である。
[0076] また、リーク電流の発生を効果的に抑制する観点からは、絶縁部材 70の頂面が駆 動用 ICチップ 50に接していることが好ましい。し力 ながら、絶縁部材 70の頂面は必 ずしも駆動用 ICチップ 50に接している必要はなレ、。図 11に示すように、絶縁部材 70 と駆動用 ICチップ 50との間に間隙が存在していてもよい。その場合であっても、絶縁 部材 70を設けない場合と比較して、リーク電流の発生を抑制することができる。絶縁 部材 70と駆動用 ICチップ 50との間の間隙幅は導電性微粒子 61の粒径 (詳細には、 平均粒径、例えば、 3〜5 x m程度）以下であることが好ましい。そうすることによって 、絶縁部材 70と駆動用 ICチップ 50との間に導電性微粒子 61が介在することを効果 的に抑制することができる。この場合、絶縁部材 70の高さは、例えば、絶縁部材 70 の高さを Hとし、液晶層 40のセルギャップを hi、バンプ電極 51の高さを h2、端子部 1 4aの高さを h3、導電性微粒子 61の粒径を r、扁平率を Aとすると、絶縁部材 70の高 さは、例えば、下記式 1に表される。
[0077] hl -r=h2 +h3 +r X (1— A)— r≤H≤h2 +h3 +r X (1— A) =hl · · · (式 1) 具体的には、例えば、 3 μ ΐη〜25 /ι πι (例えば、 10 /i m)とすることができる。
[0078] 尚、絶縁部材 70の材料としては、例えば、アクリル樹脂、ノボラック樹脂、ポリイミド 樹脂、エポキシ樹脂等が挙げられる。絶縁部材 70の材料と支持部材 90の材料とが 同じであってもよぐまた、絶縁部材 70と支持部材 90とを同一工程により同一膜から 形成してもよい。
[0079] また、湿式法により異方性導電層 60を形成する場合、予め絶縁部材 70の表面に 撥液性 (異方性導電層 60を形成するためのインクをはじく性質)を付与しておくことが 好ましレ、。そうすることによって、配線 14同士、バンプ電極 51同士、又は配線 14とバ ンプ電極 51との短絡を効果的に抑制できるので、リーク電流の発生を効果的に抑制 すること力 Sできる。
[0080] 尚、絶縁部材 70の表面に撥液性を付与する方法としては、例えば、フッ素を含有 する撥液性を有する材料により絶縁部材 70を形成する方法、絶縁部材 70を形成し た後に、表面にプラズマ処理等の撥液処理を施すことにより撥液性を付与する方法 等が挙げられる。
[0081] (変形例 4 :実施形態 2の変形例）
図 12は変形例 4に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。
[0082] 図 13は図 12中の切り出し線 XIII - XIIIで切り出された部分の断面図である。
[0083] 図 12及び図 13に示すように、 P 接する絶縁部材 70を、配線 14を跨ぐように連結さ せて形成してもよい。この構成によれば、端子部 14aとその端子部に隣接する配線 1
4との間の電極リークをより効果的に抑制することができる。
[0084] (変形例 5：実施形態 2の変形例）
図 14は変形例 5に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した平 面図である。
[0085] 図 15は図 14中の切り出し線 XV—XVで切り出された部分の断面図である。
[0086] バンプ電極 51は駆動用 ICチップ 50の長辺方向（端子部 14aの幅方向）に沿って 一列に直線状に配列されている。尚、端子部 14aは配線 14の端子部 14a以外の部 分よりも幅広に形成されているため、変形例 5の場合、隣接する端子部 14aの間が比 較的狭ぐ端子部 14a以外の配線 14同士の間、及び配線 14の端子部 14a以外の部 分と端子部 14aとの間は比較的広い。従ってこの構成においては、図 14に示すよう に、端子部 14a同士が隣接する部分に絶縁部材 70を設けることにより効果的にリー ク電流の発生を抑制することができる。
[0087] (変形例 6：変形例 5のさらなる変形例）
図 16は変形例 6に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大した断 面図である。
[0088] 図 16に示すように、アクティブマトリクス基板 10の周縁部分の表面に端子部 14aを 露出させる開口 100aが設けられた、配線 14を被覆する絶縁層 100が設けられてい てもよレ、。この構成によれば、配線 14間の短絡を極めて効果的に抑制することができ る。
[0089] (実施形態 3)
図 17は本実施形態 3に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大し た断面図である。
[0090] 本実施形態 3に係る液晶表示装置は、絶縁部材 70の配置構成を除いては上記実 施形態 2に係る液晶表示装置と同様の構成を有する。ここでは、図 17を参照しながら 、本実施形態 3に係る絶縁部材 70の配置構成について説明する。尚、本実施形態 3 の説明において、図 1、図 2、及び図 5は上記実施形態 2と共通に参照する。また、実 質的に同じ機能を有する構成要素を実施形態 2と共通の参照符号で説明し、説明を 省略する。
[0091] 上記実施形態 2では、絶縁部材 70がアクティブマトリクス基板 10上の隣接する配線
14の間に設けられているのに対して、本実施形態 3では、駆動用 ICチップ 50上の隣 接するバンプ電極 51の間に設けられている。絶縁部材 70の先端からアクティブマトリ タス基板 10までの距離は導電性微粒子 61の粒径（平均粒径）以下である。この場合 もアクティブマトリクス基板 10上に絶縁部材 70を設ける場合と同様に、隣接するバン プ電極 51間、配線 14間、及びバンプ電極 51と配線 14との間の電極リークを効果的 に抑制することができる。図 17に示すように、絶縁部材 70は駆動用 ICチップ 50から アクティブマトリクス基板 10に向けて幅狭となる断面略台形状であることが好ましい。 さらに好ましくは、絶縁部材 70の頂面の幅が導電性微粒子 61の粒径（平均粒径）以 下である。そうすることによって、リーク電流の発生をより効果的に抑制することができ る。
[0092] (実施形態 4)
図 18は本実施形態 4に係る液晶表示装置の駆動用 ICチップ 50近傍部分を拡大し た平面図である。
[0093] 図 19は図 18中の切り出し線 XIX—XIXで切り出された部分の断面図である。
[0094] 本実施形態 4に係る液晶表示装置は、支持部材 90が隣接する配線 14の間にもさ らに設けられている点を除いては上記実施形態 1に係る液晶表示装置 1と同様の形 態を有する。ここでは、 P 接する配線 14の間に設けられた支持部材 90の構成及び 作用について詳細に説明する。尚、本実施形態 4の説明において、図 1及び図 2は 上記実施形態 1と共通に参照する。また、実質的に同じ機能を有する構成要素を実 施形態 2と共通の参照符号で説明し、説明を省略する。 [0095] 実施形態 1等において詳述したように、駆動用 ICチップ 50の周縁部分の少なくとも 一部とアクティブマトリクス基板 10との間に支持部材 90を設けることによって、実装ェ 程 (加熱加圧工程）における駆動用 ICチップ 50とアクティブマトリクス基板 10との傾き (圧着ステージと圧着ツールとの傾き）を低減することができる。また、本実施形態 4の ように、 P 接する配線 14の各間隙にも支持部材 90をさらに設けることによって、駆動 用 ICチップ 50とアクティブマトリクス基板 10との傾きをさらに効果的に低減することが できる。従って、高い信頼性で駆動用 ICチップ 50を実装することが可能となる。
[0096] また、配線 14の間に支持部材 90を設けることによって、アクティブマトリクス基板 10 の反りやうねりといった変形に起因する実装不良を効果的に抑制することができる。 以下、その理由について、図 20を参照しながら詳細に説明する。
[0097] 図 20は実施形態 4における実装工程を表す模式断面図である。詳細には、図 20 ( A)は、加圧前の状態を表す模式断面図である。図 20 (B)は加圧中の状態を表す模 式断面図である。図 20 (C)は実装完了時の状態を表す模式断面図である。
[0098] アクティブマトリクス基板 10は熱膨張係数の相互に異なる複数の部材が積層されて 成る。このため、加熱工程を伴う実装工程においてアクティブマトリクス基板 10には各 部材の熱膨張（或いは熱収縮）により内部応力が発生する。従って、アクティブマトリ タス基板 10に反りやうねりといった変形が生じる場合がある。特に、第 1基板本体 11 が樹脂製や薄いガラス製である場合は第 1基板本体 11の剛性が比較的低いため、 大きな変形を生じる場合がある。図 20 (A)に示すように、アクティブマトリクス基板 10 が変形した場合、図 20 (B)に表される加熱加圧工程において、アクティブマトリクス 基板 10のうち凸状となった部分力 まず配線 14の間に設けられた支持部材 90に当 接する。その当接した支持部材 90により凸状となった部分が押圧されるため、加熱 加圧工程の進行と共に、支持部材 90によってアクティブマトリクス基板 10が平坦ィ匕さ れつつ、実装が行われる。従って、図 20 (C)に示すように、各端子部 14a—バンプ電 極 51を好適に電気的に接続させることができるので、高い信頼性で駆動用 ICチップ 50を実装することができる。
[0099] また、本実施形態 4において、支持部材 90は配線 14間に設けられており、隣接す る配線 14、及び隣接するバンプ電極 51を隔離している。すなわち、配線 14の間に 設けられた支持部材 90は絶縁部材 70としての機能を兼ね備えており、異方性導電 層 60に含まれる導電性微粒子 61によって隣接する配線 14、隣接するバンプ電極 5 1、又は配線 14とバンプ電極 51とが短絡することが効果的に抑制される。従って、本 実施形態 4のように配線 14の間に支持部材 90を設けることによって、リーク電流の発 生を効果的に抑制することができる。
[0100] 本実施形態 4では、幅広の端子部 14aは端子部 14aの幅方向（駆動用 ICチップ 50 の長手方向）に沿って千鳥状に設けられている。このため、端子部 14aとその端子部 14aに隣接する配線 14との間が比較的狭くなり、この箇所が短絡しやすくなる。図 18 に示すように、この比較的狭くなる端子部 14aと配線 14との間に絶縁部材 70を設け ることによって効果的にリーク電流の発生を抑制することができる。
[0101] (実施形態 5)
図 21は本実施形態 5に係る液晶表示装置 2の平面図である。
[0102] 図 22は図 21中の切り出し線 XXII— XXIIで切り出された部分の断面図である。
[0103] 本実施形態 5に係る液晶表示装置 2は、アクティブマトリクス基板 10と、アクティブマ トリタス基板 10に対向するように配置された対向基板 20と、アクティブマトリクス基板 1 0と対向基板 20との間に設けられた、表示媒体層としての液晶層 40と、アクティブマ トリタス基板 10と対向基板 20とを接着すると共に、液晶層 40を封止するシール部材 30と、アクティブマトリクス基板 10に実装されたフレキシブルプリント回路基板 80 (以 下、「FPC基板 80」とすることがある。）を有する。
[0104] アクティブマトリクス基板 10は、樹脂（プラスチック)製やガラス製の第 1基板本体 11 と、第 1基板本体 11の液晶層 40とは反対側に設けられた第 1偏光板 12とを有する。 アクティブマトリクス基板 10には、相互に並行に延びる複数のゲートラインと、ゲートラ インの延びる方向に角度を成して (典型的には、直角に）相互に並行に延びる複数 のソースラインとが設けられてレ、る。ゲートラインとソースラインの各交差部近傍には、 ゲートライン及びソースラインの双方に電気的に接続された、 TFT素子等のスィッチ ング素子（図示せず）が設けられている。一方、アクティブマトリクス基板 10の液晶層 40側表面には、所定配列で (典型的にはマトリクス配列で)配列された複数の画素電 極 13が設けられている。各画素電極 13はスィッチング素子（図示せず）に電気的に 接続されており、そのスイッチング素子により駆動される。
[0105] 対向基板 20は、第 2基板本体 22と、第 2基板本体 22の液晶層 40とは反対側に設 けられた第 2偏光板 23と、第 2基板本体 22の液晶層 40側表面に設けられた上部共 通電極 21とを有する。この上部共通電極 21と、アクティブマトリクス基板 10に設けら れた複数の画素電極 13により液晶層 40に電圧が印加され、液晶表示装置 2が駆動 制御される。
[0106] 本実施形態 5では、アクティブマトリクス基板 10は対向基板 20よりも大きぐ対向基 板 20に覆われていないアクティブマトリクス基板 10の周縁部分には、配線 14が引き 回されている。一方、図 22に示すように、 FPC基板 80にはプリント配線 81が設けら れており、そのプリント配線 81が異方性導電層 60を介して配線 14と電気的に接続さ れている。プリント配線 81には端子部 81aが設けられており、端子部 81aが駆動用 IC チップ 50のバンプ電極 51に電気的に接続されるように駆動用 ICチップ 50が実装さ れている。
[0107] 図 23は駆動用 ICチップ 50近傍部分を拡大した平面図である。
[0108] 図 24は図 23中の切り出し線 XXIV— XXIVで切り出された部分の断面図である。
[0109] 図 23及び図 24に示すように、駆動用 ICチップ 50には入出力端子としての複数の バンプ電極 51が設けられている。バンプ電極 51は駆動用 ICチップ 50の長辺方向（ 端子部 81aの幅方向）に沿って千鳥状に配列されている。バンプ電極 51はボンディ ング用バンプ電極としての機能を兼ね備えており、絶縁性樹脂中に導電性微粒子 6 1が分散混入されてなる異方性導電層 60を介して、プリント配線 81の端子部 81aに 電気的に接続されている。
[0110] 本実施形態 5に係る液晶表示装置 2では、駆動用 ICチップ 50及び FPC基板 80の 双方に接するように支持部材 90が設けられている。詳細には、支持部材 90は壁状 に形成されており、帯状でもって駆動用 ICチップ 50を周回するように設けられている 。このため、実施形態 1において説明した場合と同様に、圧着ツール 9の圧着ステー ジ 8に対する傾きが緩和され、各端子部 8 la及びバンプ電極 51との間に圧力が比較 的均一に加わるようになる。従って、高い信頼性で駆動用 ICチップ 50を実装すること が可能となる。 [0111] 尚、支持部材 90は絶縁性であることが好ましい。支持部材 90が導電性である場合 、異方性導電層 60に分散混入している導電性微粒子 61と支持部材 90とを介して端 子部 8 la間や端子部 8 laとバンプ電極 51との間等が短絡し、リーク電流が発生する 虞がある。支持部材 90を絶縁性とすることにより、支持部材 90を介した短絡を防止 することができ、リーク電流の発生を効果的に抑制することができる。
[0112] また、本実施形態 5では、 P 接するプリント配線 81の各間隙にも支持部材 90が設 けられている。このため、駆動用 ICチップ 50と FPC基板 80との傾きをさらに効果的 に低減することができる。従って、高い信頼性で駆動用 ICチップ 50を実装することが 可能となる。また、プリント配線 81の間に支持部材 90を設けることによって、 FPC基 板 80の反りやうねりといった変形に起因する実装不良を効果的に抑制することがで きる。
[0113] また、本実施形態 5において、支持部材 90はプリント配線 81間に設けられており、 隣接するプリント配線 81、及び隣接するバンプ電極 51を隔離している。このため、プ リント配線 81の間に設けられた支持部材 90は絶縁部材 70としての機能を兼ね備え ており、異方性導電層 60に含まれる導電性微粒子 61によって隣接するプリント配線 81、隣接するバンプ電極 51、又はプリント配線 81とバンプ電極 51とが短絡すること が効果的に抑制される。従って、本実施形態 5のようにプリント配線 81の間に支持部 材 90を設けることによって、リーク電流の発生を効果的に抑制することができる。
[0114] 本実施形態 5では、幅広の端子部 81aは端子部 81aの幅方向（駆動用 ICチップ 50 の長手方向）に沿って千鳥状に設けられている。このため、端子部 81aとその端子部 81aに隣接隣接するプリント配線 81との間が比較的狭くなり、この箇所が短絡しやす くなる。し力 ながら、本実施形態 5では、図 23に示すように、間隙幅が比較的狭くな る端子部 81aとその端子部 81aと隣接する配線 81との間に絶縁部材 70の機能を兼 ね備える支持部材 90が設けられている。従って、リーク電流の発生を効果的に抑制 すること力 Sできる。
[0115] (その他の変形例）
以上、実施形態 1〜5及びそれらの変形例では異方性導電層を介して駆動用 ICチ ップ 50が実装されている表示装置を例示して説明したが、本発明において駆動用 I Cチップ 50の実装方法は限定されるものではない。例えば、駆動用 ICチップ 50は半 田を用いて実装されていてもよぐまた、導電部材を介さず直接実装されていてもよ レ、。
[0116] また、実施形態 1〜5及びそれらの変形例では、アクティブマトリクス方式の液晶表 示装置を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、 パッシブマトリクス方式の液晶表示装置、セグメント方式の液晶表示装置、さらには、 それら各種方式の有機エレクト口ルミネッセンス表示装置、無機エレクト口ルミネッセ ンス表示装置、プラズマ表示装置、フィールドェミッション表示装置等であってもよい
[0117] また、実施形態 5では、液晶表示装置に実装されるフレキシブルプリント基板を例に 挙げて説明したが、本発明はこれに限定されるものではない。例えば、通信装置、音 響装置、電算装置、情報処理装置等の電子機器装置に実装されるフレキシブルプリ ント基板であってもよい。
産業上の利用可能性
[0118] 以上説明したように、本発明に係る配線基板によれば実装不良の発生を効果的に 抑制することができるため、携帯電話、 PDA,テレビ、電子ブック、モニター、電子ポ スター、時計、電子棚札、非常案内等に有用である。

Claims

請求の範囲
[1] 基板本体と、
上記基板本体上に設けられ、それぞれ端子部を有する、相互に並行に延びる複数 の配線と、
上記基板本体に対向するように設けられ、上記端子部に電気的に接続された複数 のバンプ電極を有する集積回路チップと、
上記基板本体と上記集積回路チップとの間に、該基板本体と該集積回路チップと の双方に接するように設けられた支持部材と、
を備えた配線基板。
[2] 請求項 1に記載された配線基板において、
上記支持部材は絶縁性を有する配線基板。
[3] 請求項 1に記載された配線基板において、
上記支持部材は上記集積回路チップの周縁部分の少なくとも一部と上記基板本体 との間に設けられてレ、る配線基板。
[4] 請求項 1に記載された配線基板にぉレ、て、
上記支持部材は帯状でもって上記集積回路チップを周回するように壁状に設けら れている配線基板。
[5] 請求項 1に記載された配線基板において、
上記支持部材は上記集積回路チップの四隅のそれぞれと上記基板本体との間に 設けられている配線基板。
[6] 請求項 1に記載された配線基板において、
上記支持部材は上記基板本体上の隣接する上記配線間に設けられている配線基 板。
[7] 請求項 1に記載された配線基板において、
上記基板本体は樹脂製である配線基板。
[8] 請求項 1に記載された配線基板において、
上記基板本体と上記集積回路チップとの間に設けられ、上記端子部と上記複数の バンプ電極とを電気的に接続する導電性微粒子が絶縁性樹脂中に分散混入されて なる異方性導電接着層と、
上記端子部を該端子部に隣接する配線及びバンプ電極から隔離すると共に、該端 子部に対向するバンプ電極を該バンプ電極に隣接するバンプ電極及び配線から隔 離する絶縁性の絶縁部材と、
をさらに備えた配線基板。
請求項 8に記載された配線基板において、
上記絶縁部材は、上記基板本体上の上記端子部と該端子部に隣接する配線との 間に設けられており、且つ、該絶縁部材の先端力 上記集積回路チップまでの距離 が導電性微粒子の粒径以下である配線基板。
請求項 8に記載された配線基板において、
上記絶縁部材は、上記集積回路チップ上の隣接する上記バンプ電極の間に設け られており、且つ該絶縁部材の先端から上記基板本体までの距離が導電性微粒子 の粒径以下である配線基板。
請求項 8に記載された配線基板において、
上記端子部は、上記配線の該端子部以外の部分よりも幅広であり、且つ、該端子 部の幅方向に直線状に配列されており、
上記絶縁部材は隣接する上記端子部の間にのみ設けられてレ、る配線基板。 請求項 8に記載された配線基板において、
上記端子部は、上記配線の該端子部以外の部分よりも幅広であり、且つ該端子部 の幅方向に沿って千鳥状に配列されており、
上記絶縁部材は上記端子部と該端子部に隣接する配線との間にのみ設けられて いる配線基板。
請求項 9に記載された配線基板において、
上記絶縁部材は上記基板本体から上記集積回路チップに向けて幅狭となる断面 略台形状である配線基板。
請求項 10に記載された配線基板において、
上記絶縁部材は上記集積回路チップから上記基板本体に向けて幅狭となる断面 略台形状である配線基板。 [15] 請求項 13又は 14に記載された配線基板において、
上記絶縁部材の頂面の幅は上記導電性微粒子の粒径以下である配線基板。
[16] 請求項 9又は 10に記載された配線基板において、
上記絶縁部材は上記基板本体と上記集積回路チップとの双方に接触している配 基板。
[17] 請求項 8に記載された配線基板において、
上記異方性導電層は湿式法により形成されてなるものである配線基板。
[18] 請求項 17に記載された配線基板において、
上記絶縁部材の側壁面及び頂面は撥液性を有する配線基板。
[19] 基板本体と、該基板本体上に設けられ、それぞれ端子部を有する相互に並行に延 びる複数の配線と、上記基板本体に対向するように設けられた集積回路チップと、該 集積回路チップの上記基板本体側表面の上に設けられると共に、上記端子部に電 気的に接続された複数のバンプ電極と、上記基板本体と上記集積回路チップとの間 に、該基板本体と該集積回路チップとの双方に接するように設けられた支持部材と、 上記複数の配線に接続された第 1電極とを有する配線基板と、
上記第 1電極の上に設けられた表示媒体層と、
上記表示媒体層の上に設けられた第 2電極と、
を備えた表示装置。
[20] 基板本体と、該基板本体上に設けられた、それぞれ端子部を有する相互に並行に 延びる複数の第 1配線と、上記基板本体に対向するように設けられた集積回路チッ プと、該集積回路チップの上記基板本体側表面の上に設けられると共に、上記端子 部に電気的に接続された複数のバンプ電極と、上記基板本体と上記集積回路チッ プとの間に、該基板本体と該集積回路チップとの双方に接するように設けられた支持 部材とを有する第 1配線基板と、
上記複数の第 1配線に電気的に接続された複数の第 2配線と、該複数の第 2配線 に電気的に接続された第 1電極とを有する，上記第 1配線基板が実装された第 2配 線基板と、
上記第 1電極の上に設けられた表示媒体層と、 上記表示媒体層の上に設けられた第 2電極と、 を備えた表示装置。
請求項 19又は 20に記載された表示装置において 上記表示媒体層は液晶層である表示装置。
PCT/JP2006/311801 2005-10-05 2006-06-13 配線基板及びそれを備えた表示装置 WO2007039960A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/089,059 US20090039495A1 (en) 2005-10-05 2006-06-13 Wiring substrate and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-292153 2005-10-05
JP2005292153 2005-10-05

Publications (1)

Publication Number Publication Date
WO2007039960A1 true WO2007039960A1 (ja) 2007-04-12

Family

ID=37906006

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311801 WO2007039960A1 (ja) 2005-10-05 2006-06-13 配線基板及びそれを備えた表示装置

Country Status (2)

Country Link
US (1) US20090039495A1 (ja)
WO (1) WO2007039960A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138443A1 (ja) * 2016-02-10 2017-08-17 シャープ株式会社 半導体装置及び表示装置
CN107623017A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 显示设备及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
US7781784B2 (en) * 2007-05-07 2010-08-24 Samsung Electronics Co., Ltd. Display apparatus with color pixels
KR101195688B1 (ko) * 2008-08-11 2012-10-30 샤프 가부시키가이샤 플렉시블 기판 및 전기 회로 구조체
JP2013160942A (ja) * 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
KR20130091521A (ko) * 2012-02-08 2013-08-19 삼성디스플레이 주식회사 이방성 도전층을 포함하는 미세 전자 소자 및 미세 전자 소자 형성 방법
KR101849339B1 (ko) 2013-09-30 2018-04-17 삼성디스플레이 주식회사 플렉서블 표시장치
KR102535557B1 (ko) 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
KR102613421B1 (ko) * 2016-08-30 2023-12-15 엘지디스플레이 주식회사 칩온필름 및 그를 구비한 표시장치
JP6984183B2 (ja) * 2017-06-05 2021-12-17 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
CN111385969A (zh) * 2018-12-29 2020-07-07 余姚舜宇智能光学技术有限公司 一种线路板间的压合连接结构、压合连接方法
KR20200145985A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7438905B2 (ja) * 2020-09-17 2024-02-27 株式会社東芝 ディスク装置
KR20240034970A (ko) * 2022-09-07 2024-03-15 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572551A (ja) * 1991-09-18 1993-03-26 Nec Corp 表示素子の端子接続方法
JPH08181172A (ja) * 1994-10-14 1996-07-12 Samsung Display Devices Co Ltd ピーク形誘電性ダムを有する装置及びその製造方法
JPH11340282A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 半導体ユニット
JP2004111808A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
JP2004128259A (ja) * 2002-10-03 2004-04-22 Canon Inc 接合構造とこの接合構造を備えた電子機器
JP2004134653A (ja) * 2002-10-11 2004-04-30 Sharp Corp 基板接続構造およびその基板接続構造を有する電子部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990397A (ja) * 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
JP2002169172A (ja) * 2000-11-17 2002-06-14 Internatl Business Mach Corp <Ibm> 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
JP2006012992A (ja) * 2004-06-23 2006-01-12 Sharp Corp 回路基板の電極接続構造
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
US20070045647A1 (en) * 2005-09-01 2007-03-01 Wintek Corporation Display panel package
WO2007039959A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572551A (ja) * 1991-09-18 1993-03-26 Nec Corp 表示素子の端子接続方法
JPH08181172A (ja) * 1994-10-14 1996-07-12 Samsung Display Devices Co Ltd ピーク形誘電性ダムを有する装置及びその製造方法
JPH11340282A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 半導体ユニット
JP2004111808A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
JP2004128259A (ja) * 2002-10-03 2004-04-22 Canon Inc 接合構造とこの接合構造を備えた電子機器
JP2004134653A (ja) * 2002-10-11 2004-04-30 Sharp Corp 基板接続構造およびその基板接続構造を有する電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138443A1 (ja) * 2016-02-10 2017-08-17 シャープ株式会社 半導体装置及び表示装置
CN107623017A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 显示设备及其制造方法
CN107623017B (zh) * 2016-07-15 2023-06-20 三星显示有限公司 显示设备及其制造方法

Also Published As

Publication number Publication date
US20090039495A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
US8013454B2 (en) Wiring substrate and display device including the same
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
JP4820372B2 (ja) 回路部材、電極接続構造及びそれを備えた表示装置
US6756975B1 (en) Matrix type display apparatus, method of production thereof, and thermo-compression bonding head
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
KR101195688B1 (ko) 플렉시블 기판 및 전기 회로 구조체
US8101869B2 (en) Mounting structure, electro-optical device, and electronic apparatus
US20090310314A1 (en) Flexible Display Module and Method of Manufacturing the same
KR20050083020A (ko) 액정표시장치
JP2009049225A (ja) 電子部品の実装構造体
JP2002215059A (ja) 電気光学装置
JP3543676B2 (ja) マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
JP2007011030A (ja) 表示装置及びその製造方法
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
JP2002063958A (ja) 電気光学装置および電子機器
JP5091513B2 (ja) 液晶表示装置
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP3985634B2 (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JPH09101533A (ja) 液晶表示装置
JPH08292443A (ja) 液晶表示装置及びその製造方法
JP2000111939A (ja) 液晶表示素子
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP5358923B2 (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12089059

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06766613

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP