JP2003197459A - 積層型電子部品の製法 - Google Patents

積層型電子部品の製法

Info

Publication number
JP2003197459A
JP2003197459A JP2001393085A JP2001393085A JP2003197459A JP 2003197459 A JP2003197459 A JP 2003197459A JP 2001393085 A JP2001393085 A JP 2001393085A JP 2001393085 A JP2001393085 A JP 2001393085A JP 2003197459 A JP2003197459 A JP 2003197459A
Authority
JP
Japan
Prior art keywords
ceramic
powder
electronic component
pattern
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001393085A
Other languages
English (en)
Inventor
Katsushi Asaumi
克志 浅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001393085A priority Critical patent/JP2003197459A/ja
Publication of JP2003197459A publication Critical patent/JP2003197459A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】絶縁層および内部電極層を薄層化して積層数を
増加した場合にも、途切れのない内部電極層を形成で
き、内部電極層の厚みによる段差を無くすことができる
とともに、クラックやデラミネーションの発生を抑制で
きる積層型電子部品の製法を提供する。 【解決手段】誘電体グリーンシート1上に、平均粒径差
が0.1μm以下の導電性粉末とセラミック粉末とを含
有する導電性ペーストを印刷して矩形状の導体パターン
3を所定間隔をおいて複数形成し、前記導体パターン3
を加圧して平滑化するとともに、該導体パターン3間に
セラミックパターン5を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型電子部品の
製法に関し、特に、積層型アクチュエータや積層セラミ
ックコンデンサのように誘電体グリーンシートおよび導
体パターンが薄層多層化された積層型電子部品の製法に
関する。
【0002】
【従来技術】近年、電子機器の小型化、高密度化に伴
い、積層型電子部品中に導体パターンが形成された配線
基板や積層セラミックコンデンサは、小型薄型化および
高寸法精度が求められており、例えば、積層セラミック
コンデンサでは小型高容量化が求められ、このため誘電
体グリーンシートや導体パターンの薄層化および多層化
が進められている。
【0003】このような積層型電子部品では、誘電体グ
リーンシートの薄層化および多層化に伴い、誘電体グリ
ーンシート上に形成された導体パターンの厚みが大きく
影響するようになり、導体パターンが形成されている部
分と形成されていない部分との間で導体パターンの厚み
による段差が累積し、導体パターンの無い周囲の誘電体
グリーンシート同士の密着が弱くなり、デラミネーショ
ンやクラックが発生しやすくなることから、誘電体グリ
ーンシート上の段差を無くす工夫が図られている。
【0004】このような積層型電子部品の製法として、
例えば、特開2000−311831号公報に開示され
るようなものが知られている。この公報に開示された積
層型電子部品の製法では、図2に示すように、誘電体グ
リーンシート81の主面に導電性ペーストを印刷して導
体パターン83を形成する工程において、導体パターン
83の端部85は、誘電体グリーンシート81の主面に
対して鋭角をもつ傾斜面87を与えるように形成される
とともに、この導体パターン83の周辺にセラミックペ
ーストを付与する工程において、セラミックペースト
は、導体パターン83の傾斜面87に重なるように付与
されることを特徴としている。
【0005】上記の製法によれば、導体パターン83の
端部85には傾斜面87が形成されていることから、こ
の傾斜面87に重なるようにセラミックペーストを付与
することにより、導体パターン83の厚みによる段差を
低減し、この導体パターン83の厚みの影響を受けない
状態で、誘電体グリーンシート81を積層することがで
きる、と記載されている。
【0006】
【発明が解決しようとする課題】しかしながら、特開2
000−311831号公報に開示されるような積層型
電子部品の製法では、導体パターン83がスクリーン印
刷、グラビア印刷、凸版印刷等の印刷により形成される
が、これらの印刷方法に用いられる導電性ペーストは、
粘度を調製して形成されているものの、この導電性ペー
スト中に含まれる導電性粉末とセラミック粉末の平均粒
径が調整されていないことから、導電性ペースト中にお
いて導電性粉末やセラミック粉末が凝集し、局部的な濃
度勾配が発生しやすくなり、印刷された導体パターン8
3や焼成後の内部電極層に途切れが発生し、設計した通
りの静電容量が得られないという問題があった。
【0007】また、上記のように導電性粉末とセラミッ
ク粉末とが粒度調整されていないような導電性ペースト
を用いて形成された導体パターン83では、印刷後の表
面粗さが大きくかつ密度が低いために、導体パターン8
3の次に形成されるセラミックパターン89用のセラミ
ックペーストが、この導体パターン83に染み込みやす
いことから導体パターン83の端部85に形成された傾
斜面87に重なるようにセラミックペーストが付与され
たときに、セラミックパターン89が盛り上がりやすく
なり局部的に厚みが増加し、積層型電子部品にデラミネ
ーションやクラックが発生しやすいという問題があっ
た。
【0008】従って、本発明は、絶縁層および内部電極
層を薄層化して積層数を増加した場合にも、途切れのな
い内部電極層を形成できるとともに、内部電極層の厚み
による段差を無くすことができ、クラックやデラミネー
ションの発生を抑制できる積層型電子部品の製法を提供
することを目的とする。
【0009】
【課題を解決するための手段】本発明の積層型電子部品
の製法は、誘電体粉末を含有する誘電体スラリをキャリ
アフィルム上に塗布して誘電体グリーンシートを形成す
る工程と、該誘電体グリーンシート上に、平均粒径差が
0.1μm以下の導電性粉末とセラミック粉末とを含有
する導電性ペーストを印刷して矩形状の導体パターンを
所定間隔をおいて複数形成する工程と、該導体パターン
間にセラミックパターンを形成する工程と、前記導体パ
ターンおよびセラミックパターンが形成された誘電体グ
リーンシートを複数積層して母体積層体を形成する工程
と、該母体積層体の前記セラミックパターンが形成され
た部分を、前記誘電体グリーンシートの積層方向に切断
し、電子部品本体成形体を形成する工程と、該電子部品
本体成形体を焼成する工程とを具備することを特徴とす
る。
【0010】このような製法によれば、まず、導電性ペ
ースト中に含まれる導電性粉末とセラミック粉末との平
均粒径差が小さいことから、分散性が高まり導電性ペー
スト中での導電性粉末やセラミック粉末の凝集による局
部的な濃度勾配の発生が抑制され、印刷後の導体パター
ンおよび焼成後の内部電極層に発生する途切れを防止し
均質で緻密にできることから設計した通りの静電容量を
容易に得ることができる。
【0011】また、このように均質で緻密な導体パター
ンを容易に形成できるために、導体パターンの次に形成
されるセラミックパターン用のセラミックペーストの導
体パターンへの染み込みが抑制され、導体パターンの端
部に形成された傾斜面に重なるようにセラミックペース
トが付与されたとしても、セラミックパターンの盛り上
がりを抑え、局部的な厚みの増加を抑制でき、積層型電
子部品のデラミネーションやクラックを防止することが
できる。
【0012】上記積層型電子部品の製法では、導電性ペ
ーストに含まれる導電性粉末およびセラミック粉末の平
均粒径が0.15〜0.5μmであることが望ましい。
導電性ペーストを構成する導電性粉末およびセラミック
粉末の平均粒径をこのような範囲とすることによりこれ
らの粉末の凝集を抑制できるとともに、導体パターンお
よびそれを焼成して得られる内部電極層の導電性粉末お
よびセラミック粉末の充填性を容易に高めることができ
る。
【0013】上記積層型電子部品の製法では、導体パタ
ーンの表面粗さ(Ra)が200nm以下であることが
望ましい。本発明のように平均粒径の近い粉末を用いて
調整された導電性ペーストを用いることにより導体パタ
ーンの表面粗さ(Ra)を容易に低減でき、200nm
以下まで平滑化することによりセラミックペーストの染
み込みをさらに抑制できるとともに、セラミックパター
ンの盛り上がりを抑制できる。
【0014】上記積層型電子部品では、印刷後の導体パ
ターンを加圧することが望ましい。本発明の積層型電子
部品の製法では、導体パターンを形成した後これを加圧
することにより印刷後の表面粗さをさらに小さくかつ緻
密化できることから、導体パターンの次に形成されるセ
ラミックパターン用のセラミックペーストの導体パター
ンへの染み込みがさらに抑制され、導体パターンの端部
に形成された傾斜面に重なるようにセラミックペースト
が付与されたとしても、セラミックパターンの盛り上が
りを抑え、局部的な厚みの増加を抑制でき、積層型電子
部品のデラミネーションやクラックをさらに防止するこ
とができる。
【0015】
【発明の実施の形態】本発明の積層型電子部品の製法
は、例えば、電子部品の一つである積層セラミックコン
デンサに適用される。図1は積層セラミックコンデンサ
の製造工程を示す工程図である。
【0016】積層セラミックコンデンサを構成する誘電
体グリーンシート1は、図1(a)に示すように、ま
ず、キャリアフィルム2上にセラミックスラリを塗布し
て形成される。尚、誘電体グリーンシート1の厚みは小
型、高容量化に対して3μm以下、特に、静電容量と絶
縁性を確保するという理由からその厚みは1〜3μmで
あることが望ましい。
【0017】ここで用いるキャリアフィルム2として、
例えば、PETフィルムからなるキャリアフィルム2が
用いられ、薄層化した誘電体グリーンシート1の剥離性
を良くするために、その表面にシリコン樹脂をコーティ
ングして離型処理されていることが望ましい。
【0018】また、セラミックスラリは、例えば、誘電
体粉末と、ポリビニルブチラール樹脂からなるバインダ
と、このバインダを溶解する溶媒として、トルエンとエ
チルアルコールとを混合したものが好適に用いられる。
その他のバインダとしては、セラミック粉末や溶媒との
分散性、誘電体グリーンシート1の強度、脱バインダ性
の点でアクリル樹脂を用いることもできる。
【0019】誘電体粉末としては、具体的には、BaT
iO3−MnO−MgO−Y23等の誘電体粉末が耐還
元性を有するという理由から使用可能である。また、ガ
ラス粉末を加えてもよい。
【0020】そして、この誘電体グリーンシート1に用
いる誘電体粉末の平均粒径は、誘電体グリーンシート1
の薄層化という理由から0.4μm以下が望ましく、特
に、高誘電性、高絶縁性という点で0.1〜0.4μm
が望ましい。
【0021】このように、誘電体グリーンシート1に用
いられるセラミック粉末の平均粒径が0.4μm以下で
あれば、この誘電体グリーンシート1の表面粗さ(R
a)を成形直後に300nm以下にでき、このように表
面粗さ(Ra)の低減された表面上に前記したように
0.15〜0.5μmの平均粒径を有する導電性ペース
トを印刷して導体パターン3を形成することにより、印
刷直後でも導体パターン3の途切れのない状態を容易に
形成でき、このことにより内部電極層の有効面積の減少
を抑制し、静電容量の向上を図ることができる。
【0022】また、セラミック粉末の主原料であるBa
TiO3粉末の合成法は、固相法、液相法(蓚酸塩を経
過する方法等)、水熱合成法等があるが、そのうち粒度
分布が狭く、結晶性が高いという理由から水熱合成法が
望ましい。そして、BaTiO3粉末の平均比表面積は
1.1〜10m2/gが好ましい。
【0023】また、誘電体グリーンシート1の成形方法
の具体的な方法としては、引き上げ法、ドクターブレー
ド法、リバースロールコータ法、グラビアコータ法、ス
クリーン印刷法、グラビア印刷法およびダイコータ法を
用いることができる。
【0024】そして、このような積層型電子部品の製法
においては、離型処理したキャリアフィルム上に塗布さ
れたセラミックスラリは、いずれの工程においても、室
温からその溶媒の蒸発温度以上の温度まで加熱して乾燥
される。
【0025】次に、図1(b)に示すように、この誘電
体グリーンシート1の一方主面上に導体ペーストを印刷
することにより導体パターン3が所定間隔をおいて複数
形成される。
【0026】ここで、本発明の積層型電子部品の製法に
かかる導電性ペーストについて説明する。
【0027】本発明の導電性ペースト中には、導電性粉
末とともにセラミック粉末を含有することを特徴とし、
導電性粉末とセラミック粉末との平均粒径差が0.1μ
m以下であることが重要である。そして、その平均粒径
差が0.1μm以下、望ましくは、0.05μm以下で
あることが、導電性ペーストに含まれる微細な粉末の分
散性を高め、均質な導体パターン3を形成する上で望ま
しい。
【0028】また、導電性ペーストに含まれる導電性粉
末およびセラミック粉末の平均粒径は0.15〜0.5
μmの範囲であることが望ましく、この導体パターン3
が焼成され形成される内部電極層を緻密にし、かつ表面
が平滑な金属膜を形成するという理由から両粉末の平均
粒径は0.2〜0.3μmがより望ましい。
【0029】また、この導電性ペーストに含まれるセラ
ミック粉末は、セラミック粉末自体の低温での軟化を抑
えるとともに導電性粉末の焼結速度に近づけるために非
晶質のガラスを含まず結晶質のセラミック粉末であるこ
とが望ましく、誘電体粉末であれば、チタン酸バリウム
やこのチタン酸バリウム粉末に酸化マグネシウム、酸化
マンガン、酸化イットリウムおよび希土類を含んだもの
が望ましい。チタン酸バリウム以外に酸化マグネシウム
等を含む場合の平均粒径も導電性粉末の平均粒径に近い
ものである。
【0030】また、導電性ペースト中に含まれる金属粒
子としては、卑金属が用いられ、Ni、Cuがあり、金
属の焼成温度が一般の絶縁体の焼成温度と一致する点、
およびコストが安いという点からNiが望ましい。
【0031】また、この導電性ペーストは、導電性粉末
やセラミック粉末と、脂肪族炭化水素と高級アルコール
との混合物からなる有機溶剤と、この有機溶剤に対して
可溶性のエチルセルロースからなる有機粘結剤とを含有
するものであり、導電性ペーストの印刷性を容易に制御
でき、導体パターン3の途切れを防止し均質性を高める
ために、有機粘結剤は導電性粉末とセラミック粉末10
0質量部に対して1〜10質量部、有機溶剤量が80〜
120質量部含有することが望ましい。
【0032】また、このような導電性粉末とセラミック
粉末により構成される導電性ペーストの粘度特性は、印
刷後の導体パターン3の保形性を保つために降伏値を有
するとともに、高せん断での印刷においてもにじみを抑
制するという理由からチクソトロピー性であることが望
ましい。このセラミックペーストの粘度は、この導電性
ペースト中の導電性粉末、粘結剤、溶媒と場合によって
は分散剤を適正化して制御でき、このことにより導電性
ペーストにチクソトロピー性を付与することができる。
【0033】また、導体パターン3の厚みは1.5μm
以下であることが望ましく、特に、多層化において積層
体の薄型化および低コスト化とともに静電容量の確保を
図る上で0.5〜1.0μmであることが望ましい。
【0034】また、本発明の積層型電子部品の製法で
は、印刷により形成された導体パターン3に対し、図1
(c)に示すように、例えば、金属ロール4を用いた加
圧処理等により連続的に加圧されることが望ましい。こ
のことにより誘電体グリーンシート1上に形成された導
体パターン3のその表面粗さ(Ra)を小さくし導体パ
ターン3の密度を高めることができる。
【0035】尚、この加圧処理は誘電体グリーンシート
1上の導体パターン3のみに適用されるものではなく、
導体パターン3形成前の誘電体グリーンシート1や、セ
ラミックパターン5形成後に行ってもよく、特に、積層
体形成時の導体パターン3やセラミックパターン5の変
形を抑え且つ各層の平坦度を高めるという理由から加圧
処理はいずれの工程ごとに行っても良い。
【0036】そして、加圧処理後の表面粗さ(Ra)は
200nm以下、特に、導体パターン3の平滑性ととも
に平坦度を高めるために150nm以下であることがよ
り望ましい。
【0037】また、加圧処理後の導体パターン3として
は導電性ペーストに含まれる溶媒を除いた導電性粉末お
よびセラミック粉末の粒界にバインダが充填され、空隙
の無い状態であることが望ましい。
【0038】次に、図1(d)に示すように、この導体
パターン3の間に、この導体パターン3の厚みによる段
差を実質的に無くすようにセラミックペーストを印刷
し、導体パターン3の厚みと実質的に同一厚みのセラミ
ックパターン5が形成される。尚、この場合、セラミッ
クパターン5が導体パターン3の端部の傾斜面に乗り上
げてもよいし、導体パターン3間に、この導体パターン
3と接触しないように形成しても良い。特に、セラミッ
クパターン5による導体パターン3への乗り上げによる
局所的な厚みばらつきを抑制できる点で導体パターン3
と接触する場合に本発明の意義を有する。
【0039】また、セラミックペーストのバインダ組成
は、導体パターン3を形成した導体ペーストと同組成も
しくは異なる組成のセラミックペーストの両方を適用で
きるが、特に、導電性ペーストの印刷と同じ条件を採用
できることおよび誘電体グリーンシート1の表面からの
粘結剤の揮発速度を一致させるという理由から、セラミ
ックペーストは導電性ペーストと同じ組成であることが
望ましい。
【0040】また、このセラミックペーストに用いる誘
電体粉末組成は、誘電体グリーンシート1の粉末組成も
しくは異なる粉末組成のセラミックペーストの両方を適
用できるが、誘電体グリーンシート1とセラミックパタ
ーン5との密着性を高め、焼成収縮率を合致させるとい
う理由から、セラミックペーストは誘電体グリーンシー
ト1を形成するセラミックスラリと同じ粉末組成である
ことが望ましい。
【0041】また、このセラミックペースト中に含まれ
る材料比率は、80%以下が望ましく、特に、近接する
導体パターン3に滲まないという理由から、溶剤量は2
0〜70重量%が望ましい。そして、ここで用いる溶剤
もまた、導電性ペーストに用いる溶剤と同じものが望ま
しい。
【0042】また、このようなセラミックパターン5を
形成するためには、セラミックペーストの粘度もまたチ
クソトロピー性を有することが望ましい。
【0043】また、このセラミックペーストの粘度は、
このセラミックペースト中のセラミック粉末、粘結剤、
溶媒および分散剤を適正化して制御でき、このことによ
りセラミックペーストにチクソトロピー性を付与するこ
とができる。そして、このようにセラミックペーストの
粘度特性を制御することによりセラミックパターン5の
端部に傾斜面7を形成できるとともに、その角度を制御
することもできる。
【0044】次に、図1(e)に示すように、導体パタ
ーン3およびセラミックパターン5を形成したセラミッ
クグリーンシート1を複数積層することにより母体積層
体9を形成し、次に、この母体積層体9を切断すること
により電子部品本体成形体が得られる。さらには、この
電子部品本体成形体を所定の雰囲気下、温度条件で焼成
し、外部電極を形成して積層型電子部品である積層セラ
ミックコンデンサが形成される。この積層数は150層
以上、特に、200層以上である場合に本発明の意義を
有する。
【0045】
【実施例】積層型電子部品の一つである積層セラミック
コンデンサを以下のように作製した。
【0046】誘電体グリーンシートは、BaTiO3
9.5モル%と、MnO0.5モル%とからなる組成物
100モル部に対して、Y23を0.5モル部、MgO
を0.5モル部添加し、これらのセラミック成分100
重量部に対して、エチルセルロース5.5重量%と石油
系アルコール94.5重量%からなるビヒクル55重量
%を添加し、3本ロールで混練して調製してセラミック
スラリを作成し、ダイコーター法を用いてポリエステル
より成る帯状のキャリアフィルム上に成膜した。ここで
用いた誘電体粉末の平均粒径は0.4μmとした。ま
た、誘電体グリーンシートの平均厚みは2.5μmとし
た。この誘電体グリーンシートの表面粗さ(Ra)は平
均で196nmであった。
【0047】導体ペーストは、各々所定の平均粒径を有
するNi粉末とチタン酸バリウムを主成分とするセラミ
ック粉末53.5質量%と、エチルセルロース5.5質
量%と石油系アルコール94.5質量%からなるビヒク
ル55質量%とを3本ロールで混練して調製した後、せ
ん断速度0〜1000s-1の範囲において粘度特性の測
定を行った。本発明の導電性ペーストは降伏値を有し、
粘性挙動としてはチクソトロピー性であった。
【0048】この導電性ペーストに用いる導電性粉末と
セラミック粉末の平均粒径は、導電性粉末あるいはセラ
ミック粉末をステージ上に粉末のまま分散させ、これを
電子顕微鏡を用いて観察を行い切片法を用いて測定し
た。
【0049】また、セラミックパターン用のセラミック
ペーストは、上記のセラミックスラリの一部をBaTi
3の粒子径が0.3μm以下になるまで粉砕し、導電
ペーストと同様にペースト化して調製した。
【0050】次に、得られた誘電体グリーンシートの主
面状に、150mm角の印刷スクリーンを有するスクリ
ーン印刷装置を用いて、上記した導体ペーストを矩形状
パターン形状に印刷し、乾燥させ、表1に示す平均厚み
の導体パターンを形成した。その際、導体パターンの外
周端部の傾斜面の角度を1〜10°とした。
【0051】本発明の導電性ペーストは高い分散性を有
していることから、これを用いて形成された導体パター
ンは途切れや凝集が無い状態で形成されていた。
【0052】次に、試料によっては、この導体パターン
に対して対向する金属ロールを備えた圧延装置を用いて
加圧処理を行った。
【0053】尚、このような導体パターンに対し加圧処
理前後の表面粗さ(Ra)を原子間力顕微鏡を用いて評
価した。測定領域は0.3mm×0.3mmの面積とし
各試料について3箇所測定しその平均値を求めた。
【0054】さらに、この誘電体グリーンシート上に形
成された導体パターン間に、傾斜面に重なるように15
0mm角の印刷スクリーンを用いてセラミックペースト
を印刷、乾燥させ、導体パターンとともにセラミックパ
ターンが形成された誘電体グリーンシートを作製した。
本発明の導電性ペーストを用いて形成した導体パターン
間に形成したセラミックパターンを重なるように形成し
ても乗り上げは抑制されていた。
【0055】次に、その表面に導体パターンとセラミッ
クパターンとが形成された誘電体グリーンシートを20
0層積層し、さらにその上下に、導体パターン、セラミ
ックパターンが形成されていない誘電体グリーンシート
を各10枚積層し、第1回目の加圧プレスを行い、仮積
層体を形成した。
【0056】この条件で作製した仮積層体は、誘電体グ
リーンシートが完全に密着されていない状態であり、導
体パターン、セラミックパターンおよびグリーンシート
で囲まれる部分に、僅かな空間が形成されていた。
【0057】次に、この仮積層体を温度100℃、圧力
20MPaで第2回目の積層プレスを行い、導体パター
ンを塗布した誘電体グリーンシートおよびその上下の誘
電体グリーンシートと同一材料からなる誘電体グリーン
シートを積層して完全に密着させて母体積層体を得た。
【0058】本発明の積層型電子部品を形成する母体積
層体は、導体パターンを形成した誘電体グリーンシート
の一方主面に、導体パターンとともにセラミックパター
ンを形成しているため、この積層プレス工程において、
加熱加圧によるセラミックグリーンシートや導体パター
ンの変形が生じることが無く母体積層体を形成すること
ができた。
【0059】次に、この母体積層体を格子状に切断し
て、電子部品本体成形体を得た。この母体積層体に形成
されていた電子部品本体成形体の両端面に露出した導体
パターンを観察したところ導体パターンの変形が無く各
層の平坦度も高かった。
【0060】次に、この電子部品本体成形体を大気中2
50℃または0.1Paの酸素/窒素雰囲気中500℃
に加熱し、脱バイ処理を行った。
【0061】さらに、脱バイ後の電子部品本体成形体に
対して、10-7Paの酸素/窒素雰囲気中、1250℃
で2時間焼成し、さらに、10-2Paの酸素窒素雰囲気
中にて900℃で4時間の再酸化処理を行い、積層型電
子部品を得た。焼成後、セラミック焼結体の端面にCu
ペーストを900℃で焼き付け、さらにNi/Snメッ
キを施し、内部電極層と接続する外部導体を形成した。
【0062】このようにして得られた積層セラミックコ
ンデンサの外形寸法は、幅0.8mm、長さ1.6mm
であった。また、導体パターン間にセラミックパターン
を形成したものは焼成後においても内部電極層に起因す
る段差はなく、この内部電極層は湾曲することなく平坦
であった。
【0063】次に、焼成後に得られた積層セラミックコ
ンデンサについて、40倍の双眼顕微鏡にて観察し、こ
の積層セラミックコンデンサの端面のクラックの有無を
評価し、また積層セラミックコンデンサの端面及び側面
からそれぞれ研磨し、内部電極層周縁部のデラミネーシ
ョンの有無を評価した。
【0064】また、上記のようにして得られた積層セラ
ミックコンデンサを用いて、試料数300個について、
周波数1.0MHz、測定電圧0.5Vrmsの測定条
件で静電容量を測定しその平均値とそのばらつき(CV
値)を算出した。
【0065】
【表1】
【0066】表1の結果から明らかなように、導電性ペ
ーストを構成する導電性粉末とセラミック粉末との平均
粒径差を0.1μm以下とし、この導電性ペーストによ
って形成された導体パターン間にセラミックパターンを
形成した試料No.1、2、4〜10および13では、
静電容量が1.8μF以上、CV値が2.7%以下とな
り、焼成後においてもクラックやデラミネーションが見
られなかった。
【0067】さらに、導電性粉末およびセラミック粉末
の平均粒径を0.2〜0.3μmとした試料No.6〜
10および13では、静電容量が1.9μF以上、CV
値が2.4%以下と積層セラミックコンデンサの電気特
性をさらに向上できた。特に、誘電体グリーンシート上
に形成された導体パターンに対し加圧処理を行い作製し
た試料No.9では、静電容量、CV値をさらに高くで
きた。
【0068】一方、導電性ペースト中の導電性粉末とセ
ラミック粉末との平均粒径差を0.1μmよりも大きく
した試料No.3、11では、デラミネーションが0.
4〜0.5%となり静電容量が1.79μF以下でCV
値が3.4%以上であった。また、導体パターン間にセ
ラミックパターンを形成しなかった試料No.12で
は、静電容量は1.92μFと高かったものの、CV値
が大きく、磁器にクラックが発生していた。
【0069】
【発明の効果】以上詳述したとおり、導電性ペースト中
に含まれる導電性粉末とセラミック粉末との平均粒径差
が小さいことから、分散性が高まり導電性ペースト中で
の局部的な濃度勾配の発生が抑制され、焼成後において
も内部電極層の途切れが防止できることから設計した通
りの静電容量を容易に得ることができる。
【0070】また、導体パターンの次に形成されるセラ
ミックパターン用のセラミックペーストの、導体パター
ンへの染み込みが抑制され導体パターンの端部に形成さ
れた傾斜面に重なるようにセラミックペーストが付与さ
れたとしても、セラミックパターンの盛り上がりを抑
え、局部的な厚み増加を抑制でき、積層型電子部品のデ
ラミネーションやクラックを防止できる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品を製造するための工程
図である。
【図2】誘電体グリーンシート上において導体パターン
に重なるように形成された従来のセラミックパターンを
示す概略断面図である。
【符号の説明】
1 誘電体グリーンシート 2 キャリアフィルム 3 導体パターン 5 セラミックパターン 9 母体積層体
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G031 AA03 AA06 AA08 AA11 AA19 AA39 BA02 BA09 CA03 CA08 GA03 GA06 GA15 5E082 AB03 BC32 BC38 EE04 EE11 EE21 EE22 EE35 FG06 FG26 LL01 LL02 MM22 PP04 PP09 5E346 AA12 AA15 AA32 AA38 BB01 BB15 CC17 CC31 DD02 DD34 EE24 EE25 EE29 EE30 GG02 GG05 GG06 GG07 HH07 HH11 HH24 HH33

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】誘電体粉末を含有する誘電体スラリをキャ
    リアフィルム上に塗布して誘電体グリーンシートを形成
    する工程と、該誘電体グリーンシート上に、平均粒径差
    が0.1μm以下の導電性粉末とセラミック粉末とを含
    有する導電性ペーストを印刷して矩形状の導体パターン
    を所定間隔をおいて複数形成する工程と、該導体パター
    ン間にセラミックパターンを形成する工程と、前記導体
    パターンおよびセラミックパターンが形成された誘電体
    グリーンシートを複数積層して母体積層体を形成する工
    程と、該母体積層体の前記セラミックパターンが形成さ
    れた部分を前記誘電体グリーンシートの積層方向に切断
    し、電子部品本体成形体を形成する工程と、該電子部品
    本体成形体を焼成する工程とを具備することを特徴とす
    る積層型電子部品の製法。
  2. 【請求項2】導電性ペーストに含まれる導電性粉末およ
    びセラミック粉末の平均粒径が0.15〜0.5μmで
    あることを特徴とする請求項1に記載の積層型電子部品
    の製法。
  3. 【請求項3】導体パターンの表面粗さ(Ra)が200
    nm以下であることを特徴とする請求項1または2に記
    載の積層型電子部品の製法。
  4. 【請求項4】印刷後の導体パターンを加圧することを特
    徴とする請求項1乃至3のうちいずれか記載の積層型電
    子部品の製法。
JP2001393085A 2001-12-26 2001-12-26 積層型電子部品の製法 Withdrawn JP2003197459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001393085A JP2003197459A (ja) 2001-12-26 2001-12-26 積層型電子部品の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001393085A JP2003197459A (ja) 2001-12-26 2001-12-26 積層型電子部品の製法

Publications (1)

Publication Number Publication Date
JP2003197459A true JP2003197459A (ja) 2003-07-11

Family

ID=27600158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001393085A Withdrawn JP2003197459A (ja) 2001-12-26 2001-12-26 積層型電子部品の製法

Country Status (1)

Country Link
JP (1) JP2003197459A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060263A (ja) * 2006-08-30 2008-03-13 Nitto Denko Corp 配線回路基板およびその製造方法
US7352116B2 (en) 2004-04-20 2008-04-01 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for manufacturing the same, and piezoelectric resonator component
JP2009177021A (ja) * 2008-01-25 2009-08-06 Panasonic Electric Works Co Ltd 多層板の製造方法
US8134080B2 (en) 2005-07-07 2012-03-13 Nitto Denko Corporation Wired circuit board
US8760815B2 (en) 2007-05-10 2014-06-24 Nitto Denko Corporation Wired circuit board
JP2016508079A (ja) * 2012-12-21 2016-03-17 エプコス アクチエンゲゼルシャフトEpcos Ag 多層キャリア基板の製造方法
US10021776B2 (en) 2012-12-21 2018-07-10 Epcos Ag Component carrier and component carrier arrangement
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352116B2 (en) 2004-04-20 2008-04-01 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for manufacturing the same, and piezoelectric resonator component
US8134080B2 (en) 2005-07-07 2012-03-13 Nitto Denko Corporation Wired circuit board
JP2008060263A (ja) * 2006-08-30 2008-03-13 Nitto Denko Corp 配線回路基板およびその製造方法
US8266794B2 (en) 2006-08-30 2012-09-18 Nitto Denko Corporation Method of producing a wired circuit board
US8760815B2 (en) 2007-05-10 2014-06-24 Nitto Denko Corporation Wired circuit board
JP2009177021A (ja) * 2008-01-25 2009-08-06 Panasonic Electric Works Co Ltd 多層板の製造方法
JP2016508079A (ja) * 2012-12-21 2016-03-17 エプコス アクチエンゲゼルシャフトEpcos Ag 多層キャリア基板の製造方法
US10021776B2 (en) 2012-12-21 2018-07-10 Epcos Ag Component carrier and component carrier arrangement
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Similar Documents

Publication Publication Date Title
JP3527899B2 (ja) 積層型電子部品およびその製法
JP3726035B2 (ja) セラミック積層体の製法
WO2006001358A1 (ja) 積層型電子部品の製造方法
JP4357531B2 (ja) 積層型電子部品の製造方法
JP2002075771A (ja) 積層型電子部品および導電性ペースト
JP4549203B2 (ja) 積層セラミックコンデンサ
JP2003197459A (ja) 積層型電子部品の製法
JP4671530B2 (ja) 積層型電子部品
JP2002289456A (ja) セラミック積層体およびその製法
JP2008085041A (ja) 積層セラミックコンデンサおよびその製法
JP3784293B2 (ja) セラミック積層体の製法
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP2004179349A (ja) 積層型電子部品およびその製法
JP2002299145A (ja) セラミック積層体およびその製法
JP4506755B2 (ja) グリーンシート、グリーンシートの製造方法、および電子部品の製造方法
JP2004345873A (ja) ペースト、その製造方法、積層型セラミック電子部品およびその製造方法
JP4022162B2 (ja) 積層型電子部品およびその製法
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4529358B2 (ja) セラミックグリーンシート
JP2008198655A (ja) 積層セラミック電子部品とその製造方法
JP4663173B2 (ja) セラミック積層体の製法
JP4626455B2 (ja) 積層型電子部品の製造方法
JP2007123758A (ja) 積層型電子部品の製造方法
JP2007258643A (ja) 積層型電子部品の製造方法
JP2003209026A (ja) 積層型電子部品の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050126