JP2003196928A - Method and device for modulating address, method and device for demodulating address, information recording medium, recorder, and recording and playback device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an address modulating method for modulating address information with high density for recording while maintaining phase continuity, an address modulating device, address demodulating method, address demodulating device, information recording medium and recording and playback device. <P>SOLUTION: In preliminarily recording address information on a pregroove of an information recording medium with wobble modulation, a wobble frequency f<SB>c</SB>is generated, an address channel bit bi, phase information, and a clock of the same frequency as the frequency are generated on the address information, and an FSK (frequency-shift keying) modulated wave obtained by making (1 and 0) of the address information correspond to f<SB>c</SB>+Δf<SB>c</SB>and f<SB>c</SB>-Δf<SB>c</SB>respectively is subsequently generated on the basis of the address channel bit bi, the phase information and the clock. The basic cycle of the frequency is defined as T (T=1/f<SB>c</SB>), the phase difference of the FSK modulated wave satisfies are relation of 2πΔf<SB>c</SB>T=π. The FSK modulated wave is demodulated with reverse procedures. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、データを記録する
トラックが予め形成されているとともに、アドレスデー
タに対応して前記トラックがウォブル変調されている情
報記録媒体並びにそのアドレス変調方法、アドレス変調
装置、アドレス復調方法、アドレス復調装置、記録装置
及び記録再生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information recording medium in which a track for recording data is formed in advance and the track is wobble-modulated corresponding to address data, an address modulation method therefor, and an address modulation device. The present invention relates to an address demodulation method, an address demodulation device, a recording device and a recording / reproducing device.

【０００２】[0002]

【従来の技術】ＣＤ−Ｒ（Compact Disk-Recordable）
やＭＤ（Mini Disk）などの記録可能な光ディスクに
は、所定の位置にデータを記録することができるよう
に、アドレス（または時間）情報が予め記録されてい
る。このアドレス情報は、アドレス情報で周波数変調
（Frequency Modulation）した周波数変調波によりプリ
グルーブをウォブリング（蛇行）させることにより記録
されており、このウォブリングにより、レーザービーム
照射位置の位置情報、時間情報等（以下ウォブルデータ
と呼ぶ）を検出するようになされている。2. Description of the Related Art CD-R (Compact Disk-Recordable)
Address (or time) information is pre-recorded on a recordable optical disk such as a disc or an MD (Mini Disk) so that data can be recorded at a predetermined position. This address information is recorded by wobbling (meandering) the pre-groove with a frequency-modulated wave that is frequency-modulated by the address information. With this wobbling, position information of the laser beam irradiation position, time information, etc. (Hereinafter referred to as wobble data).

【０００３】一般的な光ディスクについて図１３を用い
て説明する。図１３は、一般的な光ディスクを示し、
（ａ）は、その平面図、（ｂ）は、プリグルーブ部分周
辺を拡大した斜視図である。図１３（ａ）に示すよう
に、光ディスク３７には、プリグルーブ４３がスパイラ
ル状に内周から外周に向かって予め形成されている。も
ちろん、このプリグルーブ４３は、同心円状に形成する
ことも可能である。図１３（ｂ）に示すように、このプ
リグルーブ４３は、その左右の側壁が、アドレス情報に
対応してウォブリングされ、周波数変調波に対応して蛇
行している。１つのトラックは、複数のウォブリングア
ドレスフレームを有している。A general optical disc will be described with reference to FIG. FIG. 13 shows a general optical disc,
(A) is the top view, (b) is the perspective view which expanded the pre-groove part periphery. As shown in FIG. 13A, the optical disc 37 has pregrooves 43 spirally formed in advance from the inner circumference to the outer circumference. Of course, this pre-groove 43 can also be formed concentrically. As shown in FIG. 13B, the left and right side walls of the pre-groove 43 are wobbled in correspondence with the address information and meander in correspondence with the frequency modulated wave. One track has a plurality of wobbling address frames.

【０００４】次に、トラックに記録されているウォブリ
ングアドレスフレームについて図１４を用いて説明す
る。図１４は、ウォブリングアドレスフレームの構成
（フォーマット）を示す図である。同図に示したよう
に、ウォブリングアドレスフレームは４２ビットで構成
され、最初の４ビットは、ウォブリングアドレスフレー
ムのスタートを示す同期信号（Sync）を表している。次
の８ビットは、最内周の再生開始点からの経過時間のう
ち分（Minutes）の部分を表している。Next, the wobbling address frame recorded on the track will be described with reference to FIG. FIG. 14 is a diagram showing the structure (format) of a wobbling address frame. As shown in the figure, the wobbling address frame is composed of 42 bits, and the first 4 bits represent a synchronization signal (Sync) indicating the start of the wobbling address frame. The next 8 bits represent the minutes portion of the elapsed time from the reproduction start point of the innermost circumference.

【０００５】次の８ビットは秒（Seconds）、さらに次
の８ビットは、ウォブリングアドレスフレームのフレー
ム番号(Frames)を表している。その後の１４ビットは、
誤り訂正符号（ECC）であり、同期信号（Sync）を除い
たエラー訂正符号を表している。The next 8 bits represent seconds, and the next 8 bits represent frame numbers of the wobbling address frame. The subsequent 14 bits are
It is an error correction code (ECC) and represents an error correction code excluding the synchronization signal (Sync).

【０００６】次に、図１４に示すフォーマットのウォブ
リングアドレスフレームに対応して、プリグルーブ４３
をウォブリングさせるためのウォブリング信号を発生す
るアドレス変調装置について図１５を用いて説明する。
図１５は、従来のアドレス変調装置を示すブロック図で
ある。発生回路４４は、４４．１ｋＨｚの周波数の信号
を発生する。発生回路４４が発生する信号は、割算器４
５に供給され、値７で割算された後、周波数６．３ｋＨ
ｚの位相変調クロック信号として位相変調回路４６に供
給される。また、位相変調回路４６には、図１４に示す
フレームフォーマットのＡＴＩＰ(Absolute Time In Pr
e-groove)データが供給される。Next, the pre-groove 43 corresponding to the wobbling address frame of the format shown in FIG.
An address modulation device that generates a wobbling signal for wobbling the signal will be described with reference to FIG.
FIG. 15 is a block diagram showing a conventional address modulator. The generation circuit 44 generates a signal having a frequency of 44.1 kHz. The signal generated by the generation circuit 44 is the divider 4
Frequency of 6.3 kH after being fed to 5 and divided by the value 7
The phase modulation clock signal of z is supplied to the phase modulation circuit 46. In addition, the phase modulation circuit 46 includes an ATIP (Absolute Time In Pr) of the frame format shown in FIG.
e-groove) data is provided.

【０００７】位相変調回路４６は、割算器４５より供給
される位相変調クロックを、図示せぬ回路から供給され
るＡＴＩＰデータで位相変調（Phase Encoding：ＰＥ）
し、得られた位相変調信号をＦＭ変調回路４８に出力す
る。また、ＦＭ変調回路４８には、発生回路４４が発生
した４４．１ｋＨｚの信号を、割算器４７により値２で
割算して得られた周波数２２．０５ｋＨｚのキャリア信
号が入力される。The phase modulation circuit 46 modulates the phase modulation clock supplied from the divider 45 with ATIP data supplied from a circuit (not shown) (Phase Encoding: PE).
Then, the obtained phase modulation signal is output to the FM modulation circuit 48. Further, the FM modulation circuit 48 is supplied with a carrier signal having a frequency of 22.05 kHz obtained by dividing the signal of 44.1 kHz generated by the generation circuit 44 by a value of 2 by the divider 47.

【０００８】ＦＭ変調回路４８は、この割算器４７より
入力されるキャリア信号を、位相変調回路４６より入力
される位相変調信号でアナログ周波数変調し、その結果
得られる周波数変調波を出力する。光ディスク３７のプ
リグルーブ４３の左右側壁は、この周波数変調波に対応
してウォブリング形成される。The FM modulation circuit 48 analog-frequency-modulates the carrier signal input from the divider 47 with the phase modulation signal input from the phase modulation circuit 46, and outputs the resulting frequency-modulated wave. The left and right sidewalls of the pre-groove 43 of the optical disc 37 are formed by wobbling corresponding to this frequency modulated wave.

【０００９】図１６は、２値化されたウォブリング変調
成分（周波数変調波）の一例を示し、（ａ）は、波形、
（ｂ）は、アドレスチャンネルビット、（ｃ）はアドレ
スデータを示す図である。図１６（ｃ）に示すアドレス
データは、記録しようとするＡＴＩＰデータのビットの
状態を示している。図１６（ｂ）に示すアドレスチャン
ネルビットは、アドレスデータビットをバイフェーズ変
調、即ち、ディジタル周波数変調した場合に得られるビ
ットの状態を示している。また、図１６（ａ）に示す波
形は、アドレスチャンネルビットの１，０のパターン
を、１を高レベル、０を低レベルの信号として表したも
のである。FIG. 16 shows an example of a binarized wobbling modulation component (frequency modulation wave), where (a) is a waveform,
(B) is a diagram showing address channel bits, and (c) is a diagram showing address data. The address data shown in FIG. 16C indicates the bit state of the ATIP data to be recorded. The address channel bits shown in FIG. 16 (b) indicate the states of the bits obtained when the address data bits are biphase-modulated, that is, digital frequency modulated. In addition, the waveform shown in FIG. 16A represents the pattern of address channel bits 1, 0, where 1 is a high level signal and 0 is a low level signal.

【００１０】ＦＭ変調回路４８は、図１６（ｂ）に示す
アドレスチャンネルビット（ＰＥ信号）に対応して、割
算器４７より供給されるキャリア信号をアナログ周波数
変調し、得られたアナログ信号（周波数変調波）により
プリグルーブをウォブリングさせる。The FM modulation circuit 48 performs analog frequency modulation of the carrier signal supplied from the divider 47 corresponding to the address channel bit (PE signal) shown in FIG. 16 (b), and the obtained analog signal ( The pre-groove is wobbled by the frequency modulation wave.

【００１１】すなわち、図１６（ｂ）に示すアドレスチ
ャンネルビット（位相変調信号）が１である場合、ＦＭ
変調回路４８は、１ビットのビットデータの半分の長さ
に対応する１ビットのチャンネルデータ期間に、例えば
２１．０５ＫＨｚ＋１ＫＨｚのキャリア信号周波数を出
力し、図１６（ｂ）に示すアドレスチャンネルビットが
０であるとき、１ビットのチャンネルビットデータの半
分の長さに対応する期間に、例えば２１．０５ＫＨｚ−
１ＫＨｚのキャリア信号周波数を出力する。That is, when the address channel bit (phase modulation signal) shown in FIG.
The modulation circuit 48 outputs a carrier signal frequency of, for example, 21.05 KHz + 1 KHz in the 1-bit channel data period corresponding to half the length of 1-bit bit data, and the address channel bit shown in FIG. In the period corresponding to half the length of 1-bit channel bit data, for example, 21.05 KHz-
It outputs a carrier signal frequency of 1 KHz.

【００１２】このとき、位相変調クロックは、６．３Ｋ
Ｈｚ、キャリア信号周波数は、２２．０５ＫＨｚである
ので、１ビットのアドレスチャンネルビットの周波数
は、６．３ＫＨｚ、１ビットのアドレスデータビットの
周波数は、３．１５ＫＨｚでキャリア信号周波数の１／
７であり、１ビットのアドレスデータビットの周期に７
周期のキャリアが出力されることになる。At this time, the phase modulation clock is 6.3K.
Since the frequency of the carrier signal frequency is 22.05 KHz, the frequency of the 1-bit address channel bit is 6.3 KHz, and the frequency of the 1-bit address data bit is 3.15 KHz, which is 1 / the carrier signal frequency.
7 and 7 in the cycle of 1-bit address data bit.
The carrier of the cycle will be output.

【００１３】このようにして記録されたアドレス情報
は、図１７に示す復調装置によって復調される。図１７
は、アドレス情報を復調する従来のアドレス復調装置の
ブロック図である。図１７において、バッファ４９は、
光ディスク３７（図１３参照）からの反射光を電気信号
に変換する受光部（図示せず）より出力される信号を所
定のゲインで増幅して出力する。バンドパスフィルタ
（Band Pass Filter（以下、ＢＰＦ））５０は、前記し
た受光部（図示せず）から出力される電気信号から、ウ
ォブル信号を抽出し、ウォブルＰＬＬ回路５１に出力す
る。The address information thus recorded is demodulated by the demodulator shown in FIG. FIG. 17
FIG. 4 is a block diagram of a conventional address demodulation device that demodulates address information. In FIG. 17, the buffer 49 is
A signal output from a light receiving unit (not shown) that converts the reflected light from the optical disc 37 (see FIG. 13) into an electric signal is amplified by a predetermined gain and output. A band pass filter (BPF) 50 extracts a wobble signal from an electric signal output from the above-described light receiving unit (not shown) and outputs the wobble signal to the wobble PLL circuit 51.

【００１４】ウォブルＰＬＬ回路５１は、キャリア周波
数に平均的にロックしたクロック信号を生成すると共
に、ＢＰＦ５０より出力される信号との位相のずれに応
じた位相誤差信号を出力する。ＬＰＦ５２は、ウォブル
ＰＬＬ回路５１から出力された位相誤差信号の高域雑音
を除去し、コンパレータ５３に出力する。The wobble PLL circuit 51 generates a clock signal which is averagely locked to the carrier frequency and outputs a phase error signal corresponding to the phase shift from the signal output from the BPF 50. The LPF 52 removes high frequency noise of the phase error signal output from the wobble PLL circuit 51, and outputs it to the comparator 53.

【００１５】コンパレータ５３は、ＬＰＦ５２の出力信
号を基準電圧と比較し、ＬＰＦ５２の出力レベルが基準
電圧よりも大きい場合は、出力を“１”の状態とし、そ
の逆の場合は、出力を“０”の状態とする。コンパレー
タ５３から出力された信号を２値のチャンネルデータと
してバイフェーズ復調回路５４に入力して、図１６で示
した変調記録手順と逆のプロセスでアドレスデータ（Ａ
ＴＩＰデータ）を復調する。The comparator 53 compares the output signal of the LPF 52 with a reference voltage. When the output level of the LPF 52 is higher than the reference voltage, the output is set to "1", and in the opposite case, the output is set to "0". The state of ". The signal output from the comparator 53 is input to the bi-phase demodulation circuit 54 as binary channel data, and the address data (A
TIP data) is demodulated.

【００１６】上記のようなアドレスデータの復調を行う
場合、ウォブルＰＬＬ回路５１から出力された位相誤差
信号をＬＰＦ５２で高域雑音を除去し、コンパレータ５
３で２値化し、図１６（ｂ）に相当するチャンネルデー
タを正しく検出するためには、ウォブルＰＬＬ回路５１
及びＬＰＦ５２の応答特性を考慮して、チャンネルデー
タの周波数とキャリア信号周波数の比をある程度大きく
とり、チャンネルデータ１ビットあたりのウォブルの数
を増やしておく必要がある。このため、図１５のアドレ
ス変調装置の場合には、チャンネルデータの周波数とキ
ャリア信号周波数の比を７倍にとっている。When demodulating the address data as described above, the LPF 52 removes high frequency noise from the phase error signal output from the wobble PLL circuit 51, and the comparator 5
In order to correctly detect the channel data corresponding to FIG.
In consideration of the response characteristics of the LPF 52 and the LPF 52, it is necessary to increase the ratio of the frequency of the channel data to the carrier signal frequency to some extent and increase the number of wobbles per 1 bit of the channel data. Therefore, in the case of the address modulator of FIG. 15, the ratio between the frequency of channel data and the carrier signal frequency is set to 7 times.

【００１７】[0017]

【発明が解決しようとする課題】しかしながら、チャン
ネルデータの周波数とキャリア信号周波数を等しくし
て、ウォブル１つにチャンネルデータ１ビットを割り当
てて記録した場合、図１７に示す復調装置では、回路の
応答性が間に合わないため周波数の変調分を位相誤差と
して検出できず、アドレスデータを検出できなかった。However, when the frequency of the channel data and the carrier signal frequency are made equal and 1 bit of channel data is assigned to one wobble and recorded, the demodulator shown in FIG. Since the characteristics were not in time, the frequency modulation component could not be detected as a phase error, and the address data could not be detected.

【００１８】また、アドレスデータとしてより多くの情
報を記録しようとすると、アドレスデータを記録するた
めのウォブルのキャリア信号周波数をより高くする必要
があり、ウォブルのキャリア信号周波数が記録再生する
情報信号の周波数帯域に近くなるので、記録再生信号に
悪影響を与えていた。Further, if more information is to be recorded as the address data, it is necessary to raise the wobble carrier signal frequency for recording the address data, and the wobble carrier signal frequency of the information signal to be recorded / reproduced. Since it is close to the frequency band, it adversely affects the recording / reproducing signal.

【００１９】一方、周波数変調された信号に対しては、
同期検波による検出が有効であることが知られている。
なかでも２値の周波数変調波を直交する関係にして、復
調時に直交同期検波が行えれば、雑音の少ない高精度な
検出が可能であり、高密度なビット割り当ても可能にな
る。On the other hand, for a frequency-modulated signal,
It is known that detection by synchronous detection is effective.
In particular, if the binary frequency-modulated waves are made orthogonal to each other and quadrature synchronous detection can be performed at the time of demodulation, highly accurate detection with less noise is possible, and high-density bit allocation is also possible.

【００２０】ここで、直交同期検波を行うためのよく知
られた条件を図１８を用いて説明する。図１８は、直交
同期検波器のブロック図である。図１８に示すように、
入力端子５５にＦＳＫ変調された再生信号ｐ（ｔ）を入
力し、乗算器５６と第１のＬＰＦ５８及び乗算器５７と
第２のＬＰＦ５９で検波した後、判定回路６０から復号
データを出力する。Now, a well-known condition for performing the quadrature synchronous detection will be described with reference to FIG. FIG. 18 is a block diagram of the quadrature synchronous detector. As shown in FIG.
The FSK-modulated reproduction signal p (t) is input to the input terminal 55, detected by the multiplier 56 and the first LPF 58, and detected by the multiplier 57 and the second LPF 59, and then the decoded data is output from the determination circuit 60.

【００２１】変調時の入力ビットをｂ_iとし、周波数ｆ_c
のキャリア信号に変調を施し、変調後の周波数をｆ₀，
ｆ₁（ただしｆ₁＞ｆ₀）とすると、再生信号ｐ(t)は下記
の式（４）で表される。 ｐ(t)＝ｓｉｎ（２πｆ_mｔ) ｆ_m ＝ｆ₀：ｂ_i＝０ ・・・（４） ｆ_m ＝ｆ₁：ｂ_i＝１When the input bit at the time of modulation is b _i , the frequency f _c
Of the carrier signal is modulated, and the frequency after modulation is f ₀ ,
Assuming that f ₁ (where f ₁ > f ₀ ) is satisfied, the reproduction signal p (t) is expressed by the following equation (4). p (t) = sin (2πf _m t) f _m = f ₀ : b _i = 0 (4) f _m = f ₁ : b _i = 1

【００２２】ここでｂ_i＝１が再生されたとすると、再
生信号はｐ(t)=ｓｉｎ（２πｆ₁ｔ)であるので、乗算器
５６では２ｓｉｎ（２πｆ₁ｔ)が乗算され、 ｒ₁（ｔ）＝２ｓｉｎ（２πｆ₁ｔ）ｓｉｎ（２πｆ₁ｔ） ＝−ｃｏｓ２π（ｆ₁＋ｆ₁）t＋ｃｏｓ２π（ｆ₁−ｆ₁）t・・・（ ５） である。第２項は1であり、第１項は第１のＬＰＦ５８
で除去されるので、 ｒ₁（ｔ）≒１ ・・・（ ６） が成り立つ。なお、ｒ₁（ｔ）は入力位相によって−１
を取る場合もある。[0022] where b _i = 1 is to have been reproduced, the reproduction signal because it is p (t) = sin (2πf 1 t), the multiplier 56 2sin (2πf ₁ t) is multiplied, r ₁ ( t) = 2 sin (2πf ₁ t) sin (2πf ₁ t) = −cos 2π (f ₁ + f ₁ ) t + cos 2π (f ₁ −f ₁ ) t (5). The second term is 1, and the first term is the first LPF 58.
Since it is removed in step ₁ , r ₁ (t) ≈1 (6) holds. Note that r ₁ (t) is -1 depending on the input phase.
You may take

【００２３】一方、乗算器５７では２ｓｉｎ（２πｆ₀
ｔ)が乗算され、 ｒ₀（ｔ）＝２ｓｉｎ（２πｆ₁ｔ）ｓｉｎ（２πｆ₀ｔ） ＝−ｃｏｓ２π（ｆ₁＋ｆ₀）ｔ＋ｃｏｓ２π（ｆ₁−ｆ₀）t ・・・（ ７） である。第１項は第２のＬＰＦ５９で除去されるので、 ｒ₀（ｔ）≒ｃｏｓ２π（ｆ₁−ｆ₀）ｔ ・・・(８) さらに前記キャリア信号の基本周期をＴ（Ｔ＝１／
ｆ_c）として、（ｆ₁−ｆ₀）が１／（２Ｔ）の整数倍で
あれば、Ｔ＝１として ｒ₀（ｔ）≒ｃｏｓ(πt) ・・・（９ ） が成り立つ。On the other hand, in the multiplier 57, 2 sin (2πf ₀
t) is multiplied, and r ₀ (t) = 2 sin (2πf ₁ t) sin (2πf ₀ t) = −cos 2π (f ₁ + f ₀ ) t + cos 2π (f ₁ −f ₀ ) t (7) . Since the first term is removed by the second LPF 59, r ₀ (t) ≈cos 2π (f ₁ −f ₀ ) t (8) Further, the fundamental period of the carrier signal is T (T = 1/1 /
If (f ₁ −f ₀ ) is an integral multiple of 1 / (2T) as f _c ), r ₀ (t) ≈cos (πt) (9) holds with T = 1.

【００２４】逆にｂ_i＝０が再生されたとすると、再生
信号はｐ（ｔ）＝ｓｉｎ(２πｆ₀t)であるので、同様に ｒ₁（ｔ）≒ｃｏｓ(πt) ・・・（１０） ｒ₀（ｔ）≒１ ・・・（１１） なおｒ₀（ｔ）は、入力位相によって−１を取る場合も
ある。On the contrary, if b _i = 0 is reproduced, the reproduction signal is p (t) = sin (2πf ₀ t), and similarly r ₁ (t) ≈cos (πt) (10 ) R ₀ (t) ≈1 (11) Note that r ₀ (t) may take −1 depending on the input phase.

【００２５】よって、ｂ_i＝１の場合には式（６）と式
（９）から明らかなようにｒ₁（ｔ）は±1の何れかの定
数となり、ｒ₀（ｔ）は、ビット周期１／２で０と交わ
る。一方、ｂ_i＝０の場合には式（１０）と式（１１）
から明らかなようにｒ₀（ｔ）は±1の何れかの定数とな
り、ｒ₁（ｔ）は、ビット周期１／２で０と交わる。Therefore, when b _i = 1, r ₁ (t) is a constant of ± 1 as is clear from equations (6) and (9), and r ₀ (t) is a bit. It intersects with 0 at a cycle of 1/2. On the other hand, when b _i = 0, equations (10) and (11)
As is clear from the above, r ₀ (t) is any constant of ± 1, and r ₁ (t) intersects 0 at the bit period ½.

【００２６】この場合、同期検波にはｒ₁（ｔ）、ｒ
₀（ｔ）の何れかを用いれば、入力ビットは、ビット周
期の１／２で０と交差する場合としない場合とで復号が
可能であり、ビット周期の１／２で０と交わることから
復号時の位相余裕が最大となり同期検波が精度良く行え
る。In this case, r ₁ (t), r
_If any of ₀ (t) is used, the input bit can be decoded with or without crossing at 0 in 1/2 of the bit period, and it can intersect with 0 at 1/2 of the bit period. The phase margin at the time of decoding is maximized, and synchronous detection can be performed with high accuracy.

【００２７】すなわち、同期検波を精度良く行うために
は直交同期検波が必要であり、その条件として、変調後
の周波数が互いに直交の関係にあること、すなわちｆ₁
−ｆ₀＝Ｋ／（２Ｔ）であることが必要である。 また、
この条件を与えると各ビットの境界で位相が連続となる
位相連続性が得られることが知られている。That is, in order to perform the synchronous detection with high accuracy, the quadrature synchronous detection is required, and the condition is that the frequencies after modulation are in a mutually orthogonal relationship, that is, f ₁
It is necessary that -f ₀ = K / (2T). Also,
It is known that if this condition is given, phase continuity in which the phase is continuous at the boundary of each bit can be obtained.

【００２８】そこで、本発明は上記の点に着目してなさ
れたものであり、ウォブルのキャリア周波数を高くする
ことなく、簡単な位相変調によって、位相連続性を保ち
つつ、高密度なアドレス情報を変調記録するアドレス変
調方法及びアドレス変調装置を提供することを目的とす
る。また、検出精度の高いアドレス情報の復調を行うア
ドレス復調方法及びアドレス復調装置を提供することを
目的とする。更にまた、上記変調及び復調に用いられる
情報記録媒体、記録装置及び記録再生装置を提供するこ
とを目的とする。Therefore, the present invention has been made by paying attention to the above-mentioned point, and high-density address information can be obtained while maintaining phase continuity by simple phase modulation without increasing the wobble carrier frequency. An object of the present invention is to provide an address modulation method and an address modulation device for performing modulation recording. Another object of the present invention is to provide an address demodulation method and an address demodulation device for demodulating address information with high detection accuracy. Still another object is to provide an information recording medium, a recording device and a recording / reproducing device used for the above modulation and demodulation.

【００２９】[0029]

【課題を解決するための手段】本発明の第１の発明は、
情報記録媒体のプリグルーブに予めアドレス情報をウォ
ブル変調で記録するアドレス変調方法であって、ウォブ
ルの基本周波数ｆ_cを生成し、前記アドレス情報に基づ
いて、アドレスチャンネルビットｂ_i、位相情報、及び
前記基本周波数ｆ_cと同じ周波数のクロックを生成した
後、前記アドレスチャンネルビットｂ_i、前記位相情
報、及び前記クロックに基づいて、前記アドレス情報の
［１,０］をそれぞれｆ_c＋Δｆ_c，ｆ_c−Δｆ_cに対応さ
せたＦＳＫ（周波数シフトキーイング）変調波を生成
し、前記基本周波数の基本周期をＴ（Ｔ＝１／ｆ_c）と
する時、前記ＦＳＫ変調波の位相差が２πΔｆ_cＴ＝π
の関係を満足することを特徴とするアドレス変調方法を
提供する。第２の発明は、前記アドレス情報のアドレス
データビット [１，０]をアドレスチャンネルビットｂ_i
＝［１,−１］に割り当てた場合、tを時間情報、ｉを前
記基本周波数ｆ_cの周期Ｔ間隔でのビット位置、ｂ_iをｉ
時点の前記アドレスチャンネルビット、ｂ_i-1を（ｉ−
１）Ｔ時点の前記アドレスチャンネルビット、φ_iを位
相情報、φ_i-1を１Ｔ期間前の位相情報として、前記Ｆ
ＳＫ変調波の変調信号ｓ（ｔ）をs(t)＝ｓｉｎ（２πｆ
_cｔ(１＋ｂ_i／４)+φ_i)とする時、前記位相情報は、 ｂ_i＝ｂ_i-1ならば、φ_i＝φ_i-1 ｂ_i≠ｂ_i-1ならば、 ｉ＝odd :φ_i＝φ_i-1 ｉ＝even :φ_i＝φ_i-1＋π であることを特徴とする請求項１記載のアドレス変調方
法を提供する。第３の発明は、情報記録媒体のプリグル
ーブに予めアドレス情報をウォブル変調で記録するアド
レス変調装置であって、ウォブルの基本周波数ｆ_cを生
成する発生手段と、前記アドレス情報に基づいて、アド
レスチャンネルビットｂ_i、位相情報、及び前記基本周
波数ｆ_cと同じ周波数のクロックを生成する変調処理手
段と、前記アドレスチャンネルビットｂ_i、前記位相情
報、及び前記クロックに基づいて、前記アドレス情報の
［１，０］をそれぞれｆ_c＋Δｆ_c，ｆ_c−Δｆ_cに対応さ
せたＦＳＫ（周波数シフトキーング）変調波を生成する
ＦＳＫ変調手段と、からなり、前記周波数の基本周期を
Ｔ（Ｔ＝１／ｆ_c）とする時、前記ＦＳＫ変調波の位相
差が２πΔｆ_cＴ＝πの関係を満足するようにして変調
記録することを特徴とするアドレス変調装置を提供す
る。第４の発明は、前記アドレス情報のアドレスデータ
ビット [１，０]をアドレスチャンネルビットｂ_i＝
［１，−１］に割り当てた場合、tを時間情報、ｉを前
記基本周期Ｔ間隔でのビット位置、ｂ_iをｉ時点の前記
アドレスチャンネルビット、ｂ_i-1をｉ−１Ｔ時点の前
記アドレスチャンネルビット、φ_iを位相情報、φ _i-1を
１Ｔ期間前の位相情報として、前記ＦＳＫ変調信号ｓ
（ｔ）をs(t)＝ｓｉｎ（２πｆ_cｔ(１＋ｂ_i／４)+φ_i)
とする時、前記位相情報は、 ｂ_i＝ｂ_i-1ならば、φ_i＝φ_i-1 ｂ_i≠ｂ_i-1ならば、 ｉ＝odd :φ_i＝φ_i-1 ｉ＝even :φ_i＝φ_i-1+ π であることを特徴とする請求項３記載のアドレス変調装
置を提供する。第５の発明は、情報記録媒体のプリグル
ーブに変調記録されたアドレス情報を抽出する復調方法
であって、アドレス信号が重畳されたウォブル信号を検
出し、このウォブル信号からｆ_c＋Δｆ_c,ｆ_c−Δｆ_cの
うち何れかのウォブル周波数に位相同期した信号を生成
し、前記ウォブル周波数に位相同期した信号を前記アド
レス信号が重畳されたウォブル信号に乗算して乗算信号
を生成し、前記乗算信号の高周波成分を減衰させ、低周
波成分を通過させた後、前記低周波成分の前記乗算信号
から前記アドレス信号を復調するアドレス復調方法を提
供する。第６の発明は、情報記録媒体のプリグルーブに
変調記録されたアドレス情報を抽出する復調装置であっ
て、アドレス信号が重畳されたウォブル信号を抽出する
検出手段と、前記検出手段によって検出したウォブル信
号から、ｆ_c＋Δｆ_c,ｆ_c−Δｆ_cのうち何れかのウォブ
ル周波数に位相同期した信号を生成する位相同期回路
と、前記ウォブル周波数に位相同期した信号を前記アド
レス信号が重畳されたウォブル信号に乗算して乗算信号
を生成する乗算手段と、前記乗算信号の高周波成分を減
衰させ、低周波成分を通過させる低域通過フィルタ手段
と、前記低周波成分の前記乗算信号から前記アドレス信
号を復調するアドレス信号判別手段と、を備えたことを
特徴するアドレス復調装置を提供する。第７の発明は、
請求項１から請求項４のいずれかに記載のアドレス変調
方法あるいはアドレス変調装置によって生成されたウォ
ブルされた案内溝を少なくとも一部備えていることを特
徴とする情報記録媒体を提供する。第８の発明は、請求
項２又は３のいずれかに記載のアドレス変調装置を備え
ていることを特徴とする記録装置を提供する。第９の発
明は、請求項５又は６のいずれかに記載のアドレス復調
装置を備えていることを特徴とする記録再生装置を提供
する。The first invention of the present invention is as follows:
Address information is preliminarily written in the pregroove of the information recording medium.
Wobbling is an address modulation method that records with bull modulation.
Fundamental frequency f_cBased on the address information
Address channel bit b_i, Phase information, and
The fundamental frequency f_cGenerated a clock with the same frequency as
Then, the address channel bit b_i, The phase information
Information and the address information based on the clock.
[1,0] is f_c+ Δf_c, F_c-Δf_cCorresponding to
Generated FSK (frequency shift keying) modulated wave
Then, the fundamental cycle of the fundamental frequency is T (T = 1 / f_c)When
The phase difference of the FSK modulated wave is 2πΔf_cT = π
Address modulation method characterized by satisfying the relationship of
provide. The second invention is the address of the address information.
Data bit [1,0] is set to address channel bit b_i
= [1, -1], t is time information and i is before
Basic frequency f_cBit positions at intervals T of period b_iI
Said address channel bit at time b_i-1To (i-
1) The address channel bit at time T, φ_iRank
Phase information, φ_i-1Is the phase information of 1T period before,
The modulation signal s (t) of the SK modulated wave is s (t) = sin (2πf
_ct (1 + b_i/ 4) + φ_i), The phase information is b_i= B_i-1Then φ_i= Φ_i-1 b_i≠ b_i-1Then, i = odd: φ_i= Φ_i-1 i = even: φ_i= Φ_i-1+ Π The address modulation method according to claim 1, wherein
Provide the law. A third invention is a prepreg for an information recording medium.
Address information recorded in advance in the wobble modulation
A wobble fundamental frequency f_cLive
Based on the address information and the generating means
Less channel bit b_i, Phase information, and the basic circumference
Wave number f_cModulation process that generates a clock with the same frequency as
And the address channel bit b_i, The phase information
Information and the address information based on the clock.
[1,0] is f_c+ Δf_c, F_c-Δf_cCorresponding to
FSK (frequency shift keying) modulated wave
FSK modulation means, and the basic cycle of the frequency is
T (T = 1 / f_c), The phase of the FSK modulated wave
The difference is 2πΔf_cModulate to satisfy the relationship of T = π
Provide an address modulation device characterized by recording
It A fourth invention is address data of the address information.
Bit [1,0] is the address channel bit b_i=
When assigned to [1, -1], t is time information and i is
Bit position at basic interval T interval, b_iAt time i
Address channel bit, b_i-1Before i-1T
Address channel bit, φ_iPhase information, φ _i-1To
As the phase information before the 1T period, the FSK modulation signal s
Let (t) be s (t) = sin (2πf_ct (1 + b_i/ 4) + φ_i)
Then, the phase information is b_i= B_i-1Then φ_i= Φ_i-1 b_i≠ b_i-1Then, i = odd: φ_i= Φ_i-1 i = even: φ_i= Φ_i-1+ π 4. The address modulation device according to claim 3, wherein
Provide the storage. A fifth aspect of the invention is a prepreg for an information recording medium.
Demodulation method for extracting address information modulated and recorded in a slave
The wobble signal on which the address signal is superimposed is detected.
Out and f from this wobble signal_c+ Δf_c, f_c-Δf_cof
Generates a signal that is phase-locked to one of the wobble frequencies
The signal that is phase-synchronized with the wobble frequency.
Multiply the wobble signal by superimposing the response signal
To attenuate the high frequency components of the multiplication signal,
After passing the wave component, the multiplication signal of the low frequency component
Address demodulation method for demodulating the address signal from
To serve. A sixth invention is a pregroove for an information recording medium.
It is a demodulator that extracts the address information that is modulated and recorded.
To extract the wobble signal on which the address signal is superimposed
The detection means and the wobble signal detected by the detection means.
From the issue, f_c+ Δf_c, f_c-Δf_cOne of the wobs
Phase-locked circuit that generates a signal that is phase-locked to the frequency
And the signal synchronized in phase with the wobble frequency
Multiply the wobble signal by superimposing the response signal
And a high-frequency component of the multiplication signal.
Low-pass filter means that attenuates and passes low-frequency components
And the address signal from the multiplication signal of the low frequency component.
Address signal discrimination means for demodulating the signal.
A characteristic address demodulating device is provided. The seventh invention is
Address modulation according to any one of claims 1 to 4.
Method or a wobble generated by an address modulator.
It has at least a part of a guide groove
To provide an information recording medium to be collected. The eighth invention is a request
An address modulator according to any one of items 2 and 3 is provided.
A recording device characterized by the above. 9th departure
Ming is the address demodulation according to claim 5 or 6.
Providing a recording / reproducing device characterized by being equipped with a device
To do.

【００３０】[0030]

【発明の実施の形態】以下、本発明の実施形態につい
て、図１乃至図１２を参照して説明する。従来例と同一
構成には同一符号を付し、その説明を省略する。図１
は、本発明の実施形態の変調装置を示すブロック図であ
る。図２は、アドレスフレームフォーマットのＡＤＩＰ
(Address In Pre-groove)データを示す図である。図３
は、アドレスデータビット１，０に対する変調信号s(t)
を示し、（ａ）は、アドレスデータビット１に対する変
調信号、（ｂ）は、アドレスデータビット０に対する変
調信号を示す図である。図４は、アドレス変調信号の位
相変遷図である。図５は、図１における変調装置の変調
処理回路を示すブロック図である。図６は、ＦＳＫ変調
回路を示すブロック図である。図７は、変調ウォブル信
号を示す図である。図８は、本発明の実施形態の復調装
置を示すブロック図である。図９は、復調波を示す図で
ある。図１０は、本発明の実施形態の記録装置を示すブ
ロック図である。図１１は、本発明の実施形態の記録再
生装置を示すブロック図である。図１２は、本発明の実
施形態のアドレス変調方法により記録されたカード状記
録媒体の平面図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS. The same components as those of the conventional example are designated by the same reference numerals, and the description thereof will be omitted. Figure 1
FIG. 3 is a block diagram showing a modulation device according to an embodiment of the present invention. FIG. 2 shows the ADIP of the address frame format.
It is a figure which shows (Address In Pre-groove) data. Figure 3
Is the modulation signal s (t) for address data bits 1 and 0
FIG. 6A is a diagram showing a modulation signal for address data bit 1 and FIG. 7B is a diagram showing a modulation signal for address data bit 0. FIG. 4 is a phase transition diagram of the address modulation signal. FIG. 5 is a block diagram showing a modulation processing circuit of the modulation device in FIG. FIG. 6 is a block diagram showing the FSK modulation circuit. FIG. 7 is a diagram showing a modulated wobble signal. FIG. 8 is a block diagram showing the demodulation device according to the embodiment of the present invention. FIG. 9 is a diagram showing demodulated waves. FIG. 10 is a block diagram showing the recording apparatus according to the embodiment of the present invention. FIG. 11 is a block diagram showing the recording / reproducing apparatus of the embodiment of the present invention. FIG. 12 is a plan view of a card-shaped recording medium recorded by the address modulation method according to the embodiment of the present invention.

【００３１】図１に示すように、本発明の実施形態の変
調装置は、ウォブルの基本周波数４４１ｋＨｚの変調ク
ロックを発生する発生回路１と、図示せぬ回路から供給
されるアドレスデータに基づいて前記変調クロックを変
調して、１,０のアドレスチャンネルビット、位相情報
及び変調クロックと同じ周波数のクロックを生成する変
調処理回路２と、この変調処理回路２から生成された前
記クロック、前記アドレスチャンネルビット及び前記位
相情報に基づいて、ＦＳＫ（周波数シフトキーイング）
変調波を生成するＦＳＫ変調回路３と、からなる。As shown in FIG. 1, the modulation apparatus according to the embodiment of the present invention uses the generation circuit 1 for generating a modulation clock having a wobble fundamental frequency of 441 kHz and address data supplied from a circuit (not shown). A modulation processing circuit 2 that modulates a modulation clock to generate a clock having the same frequency as an address channel bit of 1,0, phase information and a modulation clock, the clock generated from the modulation processing circuit 2, and the address channel bit. And FSK (frequency shift keying) based on the phase information
And an FSK modulation circuit 3 that generates a modulated wave.

【００３２】この変調装置の動作は以下のようにして行
う。まず、発生回路１から４４１ｋＨｚの周波数の信号
を発生する。発生回路１が発生する信号を周波数４４１
ｋＨｚの変調クロック信号として変調処理回路２に供給
する。また、変調処理回路２には、図示せぬ回路からア
ドレスデータが供給される。アドレスデータとしては、
例えば図２に示すフレームフォーマットのＡＤＩＰ(Add
ress In Pre-groove)データが用いられる。The operation of this modulator is performed as follows. First, the generation circuit 1 generates a signal having a frequency of 441 kHz. The signal generated by the generation circuit 1 is set to the frequency 441.
The modulated clock signal of kHz is supplied to the modulation processing circuit 2. Further, the modulation processing circuit 2 is supplied with address data from a circuit (not shown). As address data,
For example, ADIP (Add
ress In Pre-groove) data is used.

【００３３】変調処理回路２は、発生回路１より供給さ
れる変調クロックと、図示せぬ回路から供給されるアド
レスデータに基づいて、後段のＦＳＫ変調回路３の処理
に必要なアドレスチャンネルビット、位相情報及び変調
クロックと同じ周波数のクロックを生成する。ＦＳＫ変
調回路３は、変調処理回路２から供給されるアドレスチ
ャンネルビット、位相情報及び変調クロックと同じ周波
数のクロックに基づいて、ＦＳＫ変調波を出力する。こ
うして、従来で説明した光ディスク３７のプリグルーブ
４３の左右側壁は、このＦＳＫ変調波に対応してウォブ
リング形成される。The modulation processing circuit 2 operates on the basis of the modulation clock supplied from the generation circuit 1 and the address data supplied from a circuit (not shown), and the address channel bits and phase necessary for the processing of the FSK modulation circuit 3 in the subsequent stage. Generate a clock with the same frequency as the information and modulation clock. The FSK modulation circuit 3 outputs the FSK modulated wave based on the address channel bits, the phase information and the clock having the same frequency as the modulation clock supplied from the modulation processing circuit 2. In this way, the left and right side walls of the pre-groove 43 of the optical disc 37 described in the related art are wobbled corresponding to this FSK modulated wave.

【００３４】更に、詳細に説明する。発生回路１から生
成される変調クロックの周波数をｆ_cとする時、アドレ
スデータビットの１，０に対してそれぞれｆ_c＋Δｆ_c,
ｆ_c−Δｆ_cに設定し、このとき位相差は、２πΔｆ_cＴ
＝πを満足するようにする。つまり、アドレスデータビ
ット１，０をそれぞれｂ_i＝[１,−１]に割り当て、変調
信号s(t)を ｓ(t)＝ｓｉｎ（２πｆ_cｔ（１＋ｂ_i／４)+φ_i) ・・・（１） とする。ｉは、基本周波数ｆ_cの周期Ｔ間隔でのビット
位置であり、φ_iは，アドレスデータの信号開始点での
位相であり、０またはπである。Further details will be described. When the frequency of the modulated clock generated from the generation circuit 1 is f _c , f _c + Δf _c ,
Set f _c -.DELTA.f _c, the phase difference at this time, 2πΔf _c T
To satisfy π. In other words, the address data bits 1 and 0 b _i = [1, -1] allocation, modulation signal s (t) s (t) = sin (2πf c t (1 + b i / 4) + φ i) ·・ ・ (1) i is the bit position in the period T interval of the fundamental frequency f _c , φ _i is the phase at the signal start point of the address data, and is 0 or π.

【００３５】図３（ａ）に示すように、アドレスデータ
ビット１に対応する出力は、周期Ｔ毎に＋π／２毎に増
加していく。同様に、図３（ｂ）に示すように、アドレ
スデータビット０に対応する出力は、周期Ｔ毎に−π／
２毎に減少していく。また、例えば２ビット目が０だっ
たとき、位相がつながらないのは明らかである。As shown in FIG. 3A, the output corresponding to the address data bit 1 increases every + π / 2 in every cycle T. Similarly, as shown in FIG. 3B, the output corresponding to the address data bit 0 is −π / for each cycle T.
It decreases every two. Also, it is clear that the phase is not connected when the second bit is 0, for example.

【００３６】図４に示される横軸を時間、縦軸を位相と
した位相平面でもわかるように、偶数ビットの開始位相
は、π／２のずれを持つ。そこで、ｉ時点のビットをｂ
_i、ビットｂ_iに対応する信号開始点の位相をφ_iとする
と、φ_i-1とφ_iの関係は、ｂ _i-1とｂ_iの関係から次のよ
うになる。The horizontal axis shown in FIG. 4 is time, and the vertical axis is phase.
As can be seen in the phase plane, the start phase of even bits
Has a shift of π / 2. Therefore, the bit at time i is set to b
_i, Bit b_iThe phase of the signal start point corresponding to_iTo
And φ_i-1And φ_iThe relationship is b _i-1And b_iBecause of the relationship
Growls

【００３７】 ｂ_i＝ｂ_i-1 ： φ_i＝φ_i-1 ｂ_i≠ｂ_i-1 ： i = odd：φ_i＝φ_i-1（奇数ビットならφ_iはかわらない）・・・（２） i = even：φ_i＝φ_i-1+π（偶数ビットならφ_iは反転）B _i = b _i-1 : φ _i = φ _i-1 b _i ≠ b _i-1 : i = odd: φ _i = φ _i-1 (φ _i does not change for odd bits) ... (2) i = even: φ _i = φ _i-1 + π (φ _i is inverted for even bits)

【００３８】式（１）及び式（２）によって、２πΔｆ
_cＴ＝πを満足するＦＳＫ変調が可能となる。これを図
１の変調装置の構成例で説明すると、変調処理回路２
は、アドレスデータビット１，０をそれぞれアドレスチ
ャンネルビットｂ_i＝[１,−１]に割り当てて、式（２）
からｂ_iに対応する位相φ_iを生成し、ｂ_i、φ_iをＦＳＫ
変調回路３に出力する。ＦＳＫ変調回路３は、変調処理
回路２で生成したｂ_i、φ_iを式（１）に入力して、発生
回路１より入力される変調クロックの基本周期としたＦ
ＳＫ変調波を生成する。From equations (1) and (2), 2πΔf
FSK modulation that satisfies _c T = π is possible. This will be described with reference to the configuration example of the modulator of FIG.
Assigns the address data bits 1 and 0 to the address channel bits b _i = [1, −1], respectively, and formula (2)
Generating a phase phi _i corresponding to b _i from, b _i, the phi _i FSK
Output to the modulation circuit 3. The FSK modulation circuit 3 inputs b _i and φ _i generated by the modulation processing circuit 2 into the equation (1) and sets the basic cycle of the modulation clock input from the generation circuit 1 as F _i.
Generate an SK modulated wave.

【００３９】次に、変調処理回路２について図５を用い
て説明する。図５に示すように、変調処理回路２は、入
力端子４から入力されたアドレスデータビットを変調に
適したアドレスチャンネルビットｂ_iに変換するチャン
ネルビット交換回路６と、アドレスチャンネルビットｂ
_iと発生回路１から出力されたクロックに基づいて、１
クロック遅延されたアドレスチャンネルビットｂ_iを出
力するディレイ７と、発生回路１から出力されたクロッ
クに基づいて、アドレスチャンネルビットｂ_iの先頭デ
ータからのデータ順の偶奇を常に判定するｅｖｅｎ，ｏ
ｄｄ判定回路８と、アドレスチャンネルビットｂ_iと１
クロック遅延されたアドレスチャンネルビットｂ_iとを
比較し、ｅｖｅｎ，ｏｄｄ判定回路８からの出力を参照
して、位相φ_iを生成する位相生成回路９と、位相φ_iと
アドレスチャンネルビットｂ_iをタイミングを揃えて出
力端子１２、１３に出力するシフトレジスタ１０、１１
と、からなる。Next, the modulation processing circuit 2 will be described with reference to FIG. As shown in FIG. 5, the modulation processing circuit 2 includes a channel bit exchange circuit 6 for converting address data bits input from the input terminal 4 into address channel bits b _i suitable for modulation, and an address channel bit b.
1 based on _i and the clock output from the generation circuit 1.
Based on the delay 7 for outputting the clock-delayed address channel bit b _i and the clock output from the generating circuit 1, it is always determined whether the data order from the leading data of the address channel bit b _i is even or odd.
dd decision circuit 8 and address channel bits b _i and 1
Comparing the address channel bits b _i that is clock delay, the even, with reference to the output from the odd judging circuit 8, a phase generating circuit 9 which generates a phase phi _i, the phase phi _i and the address channel bits b _i Shift registers 10 and 11 which output to the output terminals 12 and 13 at the same timing
And consists of.

【００４０】次に、この動作について説明する。入力端
子４にアドレスデータ、入力端子５に前記した発生回路
１からの変調クロックを入力する。アドレスチャンネル
ビット変換回路６は、アドレスデータを変調に適したア
ドレスチャンネルビットｂ_iに変換する。つまり、アド
レスデータビット１,０をそれぞれｂ_i＝［１,−１］に
変換する。入力端子５から入力された変調クロックは、
図示しないバッファを介して各動作ブロック及び出力端
子１４にクロック信号として供給される。ｅｖｅｎ,ｏ
ｄｄ判定回路８は、アドレスチャンネルビットｂ_iの先
頭ビットからのデータ順の偶奇を常に判定し、位相生成
回路９に出力する。位相生成回路９は、アドレスチャン
ネルビット変換回路６で生成されたアドレスチャンネル
ビットｂ_iとディレイ７で１クロック遅延されたアドレ
スチャンネルビットｂ_iとを比較し、ｅｖｅｎ,ｏｄｄ判
定回路８の出力を参照して、式（２）に基づいて位相φ
_iを生成する。位相φ_iとアドレスチャンネルビットｂ_i
をシフトレジスタ１０，１１でタイミングをそろえて、
それぞれ出力端子１２，１３から出力する。Next, this operation will be described. Address data is input to the input terminal 4, and the modulated clock from the generation circuit 1 is input to the input terminal 5. The address channel bit conversion circuit 6 converts address data into address channel bits b _i suitable for modulation. That is, to convert the address data bits _{1,0 b i = [1, -1} ] respectively. The modulated clock input from the input terminal 5 is
It is supplied as a clock signal to each operation block and the output terminal 14 via a buffer (not shown). even, o
The dd decision circuit 8 always decides whether the data order from the leading bit of the address channel bit b _i is even or odd, and outputs it to the phase generation circuit 9. The phase generation circuit 9 compares the address channel bit b _i generated by the address channel bit conversion circuit 6 with the address channel bit b _i delayed by one clock by the delay 7, and refers to the output of the even, odd determination circuit 8. Then, based on equation (2), the phase φ
generate _i . Phase φ _i and address channel bits b _i
Align the timing with the shift registers 10 and 11,
It outputs from the output terminals 12 and 13, respectively.

【００４１】次に、ＦＳＫ変調回路３について図６を用
いて説明する。ＦＳＫ変調回路３は、アドレスチャンネ
ルビットｂ_i、位相φ_i及び変調クロックと同じ周波数の
クロックに基づいて、ＦＳＫ変調波を出力するＦＳＫ変
調ブロック１８と、このＦＳＫ変調波から低域成分を通
過させるＬＰＦ１９と、からなる。なお、ＦＳＫ変調ブ
ロック１８は、例えば、ＤＳＰ(Digital Signal Proces
sor)などで構成されるデジタル信号処理回路である。Next, the FSK modulation circuit 3 will be described with reference to FIG. The FSK modulation circuit 3 outputs an FSK modulation wave based on the address channel bit b _i , the phase φ _i, and a clock having the same frequency as the modulation clock, and an FSK modulation block 18 that passes a low-frequency component from this FSK modulation wave. LPF 19 and. The FSK modulation block 18 is, for example, a DSP (Digital Signal Process).
It is a digital signal processing circuit composed of a sor).

【００４２】次に、この動作について説明する。入力端
子１５，１６，１７に入力されたアドレスチャンネルビ
ットｂ_i、位相φ_i、クロックをＦＳＫ変調ブロック１８
に供給し、このＦＳＫ変調ブロック１８から前記した式
（１）に基づいたＦＳＫ変調波を出力する。次に、この
ＦＳＫ変調波をＬＰＦ１９で低域成分だけを通過させて
なめらかなウォブル波形にして出力端子２０から出力す
る。Next, this operation will be described. The address channel bit b _i , the phase φ _i , and the clock input to the input terminals 15, 16 and 17 are supplied to the FSK modulation block 18.
And the FSK modulation block 18 outputs the FSK modulated wave based on the above-mentioned equation (1). Then, this FSK modulated wave is passed through the LPF 19 to pass only the low-frequency component to form a smooth wobble waveform, which is output from the output terminal 20.

【００４３】このようにして生成されたＦＳＫ変調波を
図７に示す。図７に示すＦＳＫ変調波は、アドレスデー
タ[００１０１０１０１０]を入力し、前記アドレスデー
タビットの１，０をそれぞれアドレスチャンネルビット
ｂ_i＝[１，０]に割り当てた時の変調後ウォブル波形で
ある。アドレスチャンネルビットｂ_iは、ＮＲＺＩ方式
で記録され、波長の長い方の変調波、つまりＦＳＫ変調
信号ｓ(t)＝ｓｉｎ（２πｆ_cｔ（１−１／４))を基本波
とし、波長の短い方の変調波つまりｓ(t)＝ｓｉｎ（２
πｆ_cｔ（１＋１／４))で反転する。The FSK modulated wave generated in this way is shown in FIG. The FSK modulated wave shown in FIG. 7 is a wobble waveform after modulation when address data [0010101010] is input and the address data bits 1 and 0 are assigned to address channel bits b _i = [1,0], respectively. . Address channel bit b _i is recorded in NRZI scheme, and the modulated wave of the longer wavelength, i.e. FSK modulated signal s (t) = sin a _{(2πf c t (1-1 / 4} )) and the fundamental wave, the wavelength The shorter modulation wave, that is, s (t) = sin (2
_{πf c t (1 + 1/} 4)) is inverted by.

【００４４】図５、図６では、ハードウエアによる構成
例を示したが、いずれもＤＳＰ（デジタルシグナルプロ
セッサ）等により、ソフトウエアで処理することも可能
であることは言うまでも無い。Although FIG. 5 and FIG. 6 show the configuration examples by hardware, it goes without saying that both can be processed by software by a DSP (digital signal processor) or the like.

【００４５】本発明の実施形態の変調装置によれば、周
波数ｆ_cの変調クロックを発生する発生回路１と、この
変調クロックとアドレスデータに基づいて、アドレスチ
ャンネルビットｂ_i、位相φ_i及び変調クロックと同じ周
波数のクロックを生成する変調処理回路２と、アドレス
チャンネルビットｂ_i、位相φ_i及びクロックに基づいて
ＦＳＫ変調波を出力するＦＳＫ変調回路３と、からなる
ので、変調クロックと同じ周期でアドレスチャンネルビ
ットｂ_iが変調され、高密度なアドレス情報を変調記録
することが出来る。According to the modulator of the embodiment of the present invention, the generation circuit 1 for generating the modulated clock of the frequency f _c , and the address channel bit b _i , the phase φ _i and the modulation based on the modulated clock and the address data. The modulation processing circuit 2 that generates a clock having the same frequency as the clock and the FSK modulation circuit 3 that outputs the FSK modulated wave based on the address channel bit b _i , the phase φ _i, and the clock have the same period as the modulation clock. The address channel bits b _i are modulated by, and high density address information can be modulated and recorded.

【００４６】図１５に示した従来のアドレス変調装置で
は、アドレスデータの周波数とキャリア信号周波数の比
を７倍にとっているのに比べ、同じキャリア信号周波数
では７倍の信号を記録することが出来る。更に、変調後
の信号は、上述のように位相連続性を保ちつつ、また前
記アドレス情報の１と０に対応する変調後の周波数は、
互いに直交の関係にあるので、後述するように復調時に
ノイズに強い高精度な復調を可能とすることが出来る。In the conventional address modulation device shown in FIG. 15, the ratio of the frequency of the address data to the carrier signal frequency is set to 7 times, but a signal of 7 times can be recorded at the same carrier signal frequency. Further, the modulated signal maintains the phase continuity as described above, and the modulated frequencies corresponding to 1 and 0 of the address information are
Since they are orthogonal to each other, highly accurate demodulation that is resistant to noise during demodulation can be made possible, as will be described later.

【００４７】次に、本発明の実施形態の復調装置につい
て図８を用いて説明する。図８は、図１８を用いて従来
例で説明した直交同期検波器から、１つの周波数検波ブ
ロックを抜き出したものと等価である。Next, the demodulation device of the embodiment of the present invention will be described with reference to FIG. FIG. 8 is equivalent to one quadrature detection block extracted from the quadrature synchronous detector described in the conventional example with reference to FIG.

【００４８】図８に示すように、本発明の実施形態の復
調装置は、入力端子２１を介して光ディスク３７（図１
３参照）からの反射光を電気信号に変換する受光部（図
示せず）より出力される再生信号を所定のゲインに増幅
するバッファ２２と、前記した再生信号からアドレス信
号が重畳したウォブル信号を抽出するバンドパスフィル
タ（Band Pass Filter（以下、ＢＰＦ））２３と、この
抽出されたウォブル信号に位相同期がかけられた検波信
号ｃ（ｔ）を出力するＰＬＬ回路（位相同期回路）２４
と、このＰＬＬ回路２４から出力された検波信号ｃ
（ｔ）とＢＰＦ２３で抽出されたウォブル信号を乗算し
て乗算信号を出力する乗算器２５と、この乗算信号の高
周波成分を減衰して、低周波成分を通過させるＬＰＦ２
６と、このＬＰＦ２６を通過した低周波成分の乗算した
信号を２値化する２値化回路２７と、この２値化した信
号をＮＲＺＩ変換してアドレスデータを復調する判定回
路２８と、からなる。As shown in FIG. 8, the demodulator according to the embodiment of the present invention uses the optical disk 37 (see FIG. 1) via the input terminal 21.
3), a buffer 22 that amplifies a reproduction signal output from a light receiving unit (not shown) that converts the reflected light into an electric signal to a predetermined gain, and a wobble signal in which an address signal is superimposed on the reproduction signal. A band pass filter (BPF) 23 for extracting and a PLL circuit (phase synchronizing circuit) 24 for outputting a detection signal c (t) in which the extracted wobble signal is phase-locked.
And the detection signal c output from the PLL circuit 24
(T) and the wobble signal extracted by the BPF 23, and a multiplier 25 for outputting a multiplication signal, and an LPF 2 for attenuating the high frequency component of the multiplication signal and passing the low frequency component.
6, a binarization circuit 27 that binarizes the low-frequency component multiplied signal that has passed through the LPF 26, and a determination circuit 28 that NRZI-converts the binarized signal to demodulate address data. .

【００４９】そして、光ディスクからの反射光を電気信
号に変換する受光部（図示せず）より出力される再生信
号を入力端子２１を介してバッファ２２に入力し、ここ
で所定のゲインで増幅する。この時、バッファ２２には
ＡＧＣ(Auto Gain Control Amp.)等、他の処理機能が含
まれても良い。Then, a reproduction signal output from a light receiving portion (not shown) for converting the reflected light from the optical disk into an electric signal is input to the buffer 22 via the input terminal 21 and is amplified here with a predetermined gain. . At this time, the buffer 22 may include other processing functions such as AGC (Auto Gain Control Amp.).

【００５０】バンドパスフィルタ（Band Pass Filter
（以下、ＢＰＦ））２３は、受光部から出力される電気
信号からウォブル変調成分を抽出し、乗算器２５に出力
する。ＰＬＬ２４は、ＢＰＦ２３の出力のウォブル変調
成分に位相同期がかけられた検波信号ｃ（ｔ）を出力す
るが、検波信号ｃ（ｔ）の周波数は、予めわかっている
ので、ＰＬＬ２４に用いるＶＣＯの発振周波数をｂ_i＝
−１の場合かｂ_i＝１の場合かの何れかの周波数の直近
で発振するようにし、ＰＬＬのループゲインを低くする
ことによって正確な検波信号ｃ（ｔ）を得ることが可能
である。前記検波信号としては例えば、式（１）におい
てｂ_i＝−１とした時の周波数である ｃ（ｔ）＝ｓｉｎ（２πｆ_cｔ（１−１／４)) ・・・（３） が選ばれる。もちろん、ｂ_i＝１とした周波数でもかま
わない。Band Pass Filter
(Hereinafter, BPF) 23 extracts the wobble modulation component from the electric signal output from the light receiving unit, and outputs the wobble modulation component to the multiplier 25. The PLL 24 outputs a detection signal c (t) that is phase-locked with the wobble modulation component of the output of the BPF 23. Since the frequency of the detection signal c (t) is known in advance, oscillation of the VCO used for the PLL 24 is generated. Frequency is b _i =
It is possible to obtain an accurate detection signal c (t) by oscillating near the frequency of either −1 or b _i = 1 and lowering the loop gain of the PLL. Examples of the detection signal, for example, is a frequency when the b _i = -1 in the equation (1) c (t) = sin (2πf c t (1-1 / 4)) ··· (3) is selected Be done. Of course, the frequency with b _i = 1 may also be used.

【００５１】乗算器２５には、ＰＬＬ２４で生成された
検波信号ｃ（ｔ）とＢＰＦ２３で抽出されたウォブル変
調成分とが入力され、乗算信号を出力する。この乗算信
号からは、ＬＰＦ２６で式（７）の第２項に相当する高
周波ノイズが除去され、２値化回路２７で２値化され、
判定回路２８で復号されてアドレスデータが出力端子２
９から出力される。The detection signal c (t) generated by the PLL 24 and the wobble modulation component extracted by the BPF 23 are input to the multiplier 25, and the multiplication signal is output. From this multiplication signal, the LPF 26 removes the high frequency noise corresponding to the second term of Expression (7), and the binarization circuit 27 binarizes it.
The address data decoded by the judgment circuit 28 is output to the output terminal 2
It is output from 9.

【００５２】図７で示した変調ウォブル信号を、図８の
復調装置で復調したときの波形を図９に示す。乗算器２
５の出力をＬＰＦ２６で低周波成分だけを抽出し、２値
化回路２７で２値化した信号を判定回路２８に入力し、
ＮＲＺＩ変換することで、図７で変調したときと同じア
ドレスデータが復調されている様子がわかる。FIG. 9 shows waveforms when the modulated wobble signal shown in FIG. 7 is demodulated by the demodulator of FIG. Multiplier 2
The LPF 26 extracts only the low frequency component from the output of 5, and the binarization circuit 27 inputs the binarized signal to the determination circuit 28.
By performing the NRZI conversion, it can be seen that the same address data as when it is modulated in FIG. 7 is demodulated.

【００５３】本発明の実施形態の復調装置によれば、ア
ドレス信号が重畳されたウォブル信号を抽出するバンド
パスフィルタ２３と、このバンドパスフィルタ２３によ
って検出したウォブル信号から、ｆ_c＋Δｆ_c,ｆ_c−Δｆ
_cのうち何れかのウォブル周波数に位相同期した信号を
生成するＰＬＬ回路２４と、ウォブル周波数に位相同期
した信号をアドレス信号が重畳されたウォブル信号に乗
算して乗算信号を生成する乗算器２５と、この乗算信号
の高周波成分を減衰して、低周波成分を通過させるＬＰ
Ｆ２６と、このＬＰＦ２６を通過した低周波成分の乗算
信号からアドレス信号を復調する判定回路２８と、から
なるので、変調後のウォブル周波数が互いに直交の関係
になるため、同期検波によって検出精度の高いアドレス
情報の復調を行なうことができる。もちろん、図８をＤ
ＳＰ等によってソフトウエア処理することも本発明では
有効である。According to the demodulator of the embodiment of the present invention, the band pass filter 23 for extracting the wobble signal on which the address signal is superimposed and the wobble signal detected by the band pass filter 23 are used to calculate f _c + Δf _c , f _c- Δf
a PLL circuit 24 that generates a signal that is phase-locked to any wobble frequency of _c ; and a multiplier 25 that multiplies the wobble signal on which the address signal is superimposed by the signal that is phase-locked to the wobble frequency to generate a multiplication signal. , LP that attenuates the high frequency component of this multiplication signal and passes the low frequency component
Since it is composed of F26 and the determination circuit 28 that demodulates the address signal from the multiplication signal of the low frequency component that has passed through the LPF 26, the wobble frequencies after modulation have an orthogonal relationship with each other, and therefore the detection accuracy is high by the synchronous detection. Address information can be demodulated. Of course, FIG. 8D
Software processing by SP or the like is also effective in the present invention.

【００５４】次に、光ディスク原盤３３にアドレス情報
を記録する本発明の実施形態の記録装置について図１０
を用いて説明する。図１０に示すように、本発明の実施
形態の記録装置は、ＦＳＫ変調波を出力するアドレス変
調装置３０と、このＦＳＫ変調波に応じてプリグルーブ
を形成するための制御信号を出力する記録回路３１と、
この制御信号に基づいて、レーザ光を出力して光ディス
ク原盤３３全体に渡ってプリグルーブを形成する光ヘッ
ド３２と、光ディスク原盤３３に対して半径方向に移動
するスレッドモータ３４と、光ディスク原盤３３を一定
角速度（ＣＡＶ：Ｃｏｎｓｔａｎｎｔ Ａｎｇｕｌａｒ
Ｖｅｌｏｃｉｔｙ）又は一定線速度（ＣＬＶ：Ｃｏｎ
ｓｔａｎｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）で回
転するスピンドルモータ３５と、これら全体をコントロ
ールするコントローラ３６と、からなる。Next, the recording apparatus of the embodiment of the present invention for recording the address information on the optical disc master 33 is shown in FIG.
Will be explained. As shown in FIG. 10, the recording apparatus according to the embodiment of the present invention includes an address modulator 30 that outputs an FSK modulated wave and a recording circuit that outputs a control signal for forming a pre-groove according to the FSK modulated wave. 31 and
Based on this control signal, an optical head 32 that outputs a laser beam to form a pre-groove over the entire optical disc master 33, a sled motor 34 that moves in a radial direction with respect to the optical disc master 33, and an optical disc master 33 are provided. Constant angular velocity (CAV: Constant Angular)
Velocity) or constant linear velocity (CLV: Con)
It is composed of a spindle motor 35 which rotates by stannt linear velocity) and a controller 36 which controls the whole of them.

【００５５】以下、その動作について説明する。アドレ
ス変調装置３０は、前記した図１に示した構成を有して
おり、ＦＳＫ変調回路３が出力する周波数変調波を記録
回路３１に供給する。記録回路３１は、コントローラ３
６を介してアドレス変調装置３０より供給された信号に
応じて光ヘッド３２を制御し、ディスク原盤３３にプリ
グルーブを形成するためのレーザ光を照射する。光ヘッ
ド３２は、スレッドモータ３４によって半径方向に移動
され、光ディスク原盤３３全周にわたるプリグルーブの
形成を行う。スピンドルモータ３５は、ディスク原盤３
３を一定角速度（ＣＡＶ：Constant Angular Velocit
y）または一定線速度（ＣＬＶ：Constant Linear Veloc
ity）で回転させる。なお、コントローラ３６は、これ
らの動作を総合的に制御している。The operation will be described below. The address modulation device 30 has the configuration shown in FIG. 1 described above, and supplies the frequency modulation wave output from the FSK modulation circuit 3 to the recording circuit 31. The recording circuit 31 is the controller 3
The optical head 32 is controlled in accordance with a signal supplied from the address modulator 30 via 6 to irradiate the disk master 33 with laser light for forming a pre-groove. The optical head 32 is moved in the radial direction by the thread motor 34 to form a pre-groove over the entire circumference of the optical disc master 33. The spindle motor 35 is the disk master 3
3 is a constant angular velocity (CAV: Constant Angular Velocit
y) or constant linear velocity (CLV)
ity) to rotate. The controller 36 comprehensively controls these operations.

【００５６】光ディスク原盤３３に予め塗布されている
レジストは、光ヘッド３２より照射されるレーザ光で感
光し、この光ディスク原盤３３を現像すると上記レーザ
光で記録されたプリグルーブが除去されて、プリグルー
ブが形成された光ディスク原盤３３が作製できる。この
ディスク原盤３３からスタンパを作製し、スタンパから
レプリカとしての図１３に示したプリグルーブ４３が形
成された光ディスク３７を作製する。本発明の実施形態
の記録装置によれば、位相連続性を保ちつつ高度なアド
レス情報が変調記録された光ディスク３７を得ることが
できる。The resist pre-coated on the optical disc master 33 is exposed to the laser beam emitted from the optical head 32, and when the optical disc master 33 is developed, the pre-groove recorded by the laser beam is removed and the pre-groove is removed. An optical disc master 33 having grooves formed therein can be manufactured. A stamper is produced from the disc master 33, and an optical disc 37 having a pregroove 43 shown in FIG. 13 as a replica is produced from the stamper. According to the recording apparatus of the embodiment of the present invention, it is possible to obtain the optical disc 37 in which high-level address information is modulated and recorded while maintaining phase continuity.

【００５７】次に、従来例で説明したプリグルーブ４３
が形成された光ディスク３７に情報を記録再生する本発
明の実施形態の記録再生装置について図１１を用いて説
明する。従来例と同一構成には同一符号を付し、その説
明を省略する。図１１に示すように、記録時には、記録
再生信号処理部３８は、記録信号を光ディスク３７に記
録するための信号処理を行い、光ヘッド３９は、記録再
生信号処理部３８からの信号に応じてレーザ光を光ディ
スク３７に照射して、記録信号を記録する。再生時に
は、光ヘッド３９は、レーザ光を光ディスク３７に照射
して、記録再生信号処理部３８に再生信号を出力し、記
録再生信号処理部３８は、光ヘッド３９からの再生信号
をデータとして外部出力可能な形式に処理し、外部に出
力する。Next, the pregroove 43 described in the conventional example.
A recording / reproducing apparatus according to an embodiment of the present invention that records / reproduces information on / from the optical disc 37 on which is formed will be described with reference to FIG. The same components as those of the conventional example are designated by the same reference numerals, and the description thereof will be omitted. As shown in FIG. 11, at the time of recording, the recording / reproducing signal processing unit 38 performs signal processing for recording the recording signal on the optical disc 37, and the optical head 39 responds to the signal from the recording / reproducing signal processing unit 38. A recording signal is recorded by irradiating the optical disc 37 with laser light. During reproduction, the optical head 39 irradiates the optical disc 37 with laser light and outputs a reproduction signal to the recording / reproduction signal processing unit 38, and the recording / reproduction signal processing unit 38 outputs the reproduction signal from the optical head 39 as data to the outside. Process it in a format that can be output and output it to the outside.

【００５８】また、光ヘッド３９は、情報の記録再生と
同時にウォブル信号を再生し、アドレス復調装置４０に
出力する。アドレス復調装置４０は、図８に示す構成を
有している。アドレス復調装置４０からは、復号された
アドレスデータが出力され、記録再生処理部３８とシス
テムコントローラ４１に供給される。記録再生信号処理
部３８では、前記再生されるアドレスデータとシステム
コントローラ４１から指定される指定アドレスに基づい
て所定のアドレスに記録信号を記録する。システムコン
トローラ４１では、前記再生されるアドレスデータを各
種制御に利用する。Further, the optical head 39 reproduces a wobble signal at the same time as recording / reproducing information and outputs it to the address demodulating device 40. The address demodulation device 40 has the configuration shown in FIG. Decoded address data is output from the address demodulation device 40 and supplied to the recording / reproducing processing unit 38 and the system controller 41. The recording / reproducing signal processing unit 38 records a recording signal at a predetermined address based on the reproduced address data and the designated address designated by the system controller 41. The system controller 41 uses the reproduced address data for various controls.

【００５９】アドレス復調装置４０は、同時に、ウォブ
ル信号に同期したクロックであるＰＬＬ出力を生成し、
システムコントローラ４１及びスピンドル制御部４２に
供給する。スピンドル制御部４２は、前記ＰＬＬ出力に
基づいてスピンドルモータ３５を制御し、光ディスク３
７を所定の回転数で回転させる。スレッドモータ３４
は、光ヘッド３９を光ディスク３７の半径方向に移動さ
せる。システムコントローラ４１は、これらの動作全体
を制御するものである。At the same time, the address demodulation device 40 generates a PLL output which is a clock synchronized with the wobble signal,
It is supplied to the system controller 41 and the spindle control unit 42. The spindle control unit 42 controls the spindle motor 35 based on the PLL output,
7 is rotated at a predetermined rotation speed. Thread motor 34
Moves the optical head 39 in the radial direction of the optical disk 37. The system controller 41 controls all of these operations.

【００６０】本発明の実施形態の記録再生装置によれ
ば、光ディスク３７上の所定のアドレス位置に良好な情
報の記録再生を行うことが出来る。なお、本発明におい
てトラックがプリグルーブに形成されているとして説明
したが、ランドに形成してもよい。また、本発明の実施
形態においては、アドレス情報としてＡＤＩＰデータを
記録するものとして説明したが、従来例で説明したＡＴ
ＩＰデータなど、記録媒体上の位置を特定する情報であ
ればこれに限定させるものではない。According to the recording / reproducing apparatus of the embodiment of the present invention, excellent information can be recorded / reproduced at a predetermined address position on the optical disc 37. In the present invention, the track is described as being formed in the pre-groove, but it may be formed in the land. Further, although the ADIP data is recorded as the address information in the embodiment of the present invention, the AT described in the conventional example is described.
The information is not limited to this as long as it is information that specifies the position on the recording medium, such as IP data.

【００６１】また、本発明は記録媒体として、ディスク
状の光記録媒体で説明したが、これに限るものではな
く、例えばディスク形状の一部をカットしたものを内部
に含み、カード状に形成された光記録媒体であってもよ
い。図１２に示すように、ゾーン０からゾーンＺ’−１
までが記録再生に使用され、ゾーンＺからゾーンＺ＋ｎ
までは使用されない形態であってもよいものである。Further, although the present invention has been described with respect to a disc-shaped optical recording medium as the recording medium, the present invention is not limited to this, and for example, a disc-shaped part is cut inside and formed into a card. It may be an optical recording medium. As shown in FIG. 12, zone 0 to zone Z′-1
Are used for recording / playback, zone Z to zone Z + n
It may be a form that is not used until.

【００６２】[0062]

【発明の効果】以上のように、本発明によれば、簡単な
位相変調によって、位相連続性を保ちつつ、ウォブルの
キャリア周波数を高くすることなく高密度なアドレス情
報を連続溝に変調記録することが可能である。また、ア
ドレス情報の１と０に対応する変調後の周波数は、互い
に直交の関係にあるように位相変調を行うので、直交同
期検波によって検出精度の高いアドレス情報の復調が可
能である。As described above, according to the present invention, the high-density address information is modulated and recorded in the continuous groove by keeping the phase continuity by the simple phase modulation without increasing the carrier frequency of the wobble. It is possible. Further, since the modulated frequencies corresponding to 1 and 0 of the address information are phase-modulated so as to be in a mutually orthogonal relationship, it is possible to demodulate the address information with high detection accuracy by quadrature synchronous detection.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施形態の変調装置を示すブロック図
である。FIG. 1 is a block diagram showing a modulation device according to an embodiment of the present invention.

【図２】フレームフォーマットのＡＤＩＰ(Address In
Pre-groove)データを示す図である。FIG. 2 is a frame format of ADIP (Address In
It is a figure which shows Pre-groove) data.

【図３】アドレスデータビット１，０に対する変調信号
s(t)を示し、（ａ）は、アドレスデータ１ビットに対す
る変調信号、（ｂ）は、アドレスデータビット０に対す
る変調信号を示す図である。FIG. 3 is a modulation signal for address data bits 1 and 0.
8A and 8B show s (t), (a) shows a modulation signal for 1 bit of address data, and (b) shows a modulation signal for 0 bit of address data.

【図４】アドレス変調信号の位相変遷図である。FIG. 4 is a phase transition diagram of an address modulation signal.

【図５】図１における変調装置の変調処理回路を示すブ
ロック図である。5 is a block diagram showing a modulation processing circuit of the modulation device in FIG. 1. FIG.

【図６】ＦＳＫ変調回路を示すブロック図である。FIG. 6 is a block diagram showing an FSK modulation circuit.

【図７】変調ウォブル信号を示す図である。FIG. 7 is a diagram showing a modulated wobble signal.

【図８】本発明の実施形態の復調装置を示すブロック図
である。FIG. 8 is a block diagram showing a demodulation device according to an embodiment of the present invention.

【図９】復調波を示す図である。FIG. 9 is a diagram showing a demodulated wave.

【図１０】ディスク原盤にアドレス情報を記録する記録
装置を示すブロック図である。FIG. 10 is a block diagram showing a recording device for recording address information on a master disc.

【図１１】本発明の実施形態の記録再生装置を示すブロ
ック図である。FIG. 11 is a block diagram showing a recording / reproducing apparatus of an embodiment of the present invention.

【図１２】本発明のアドレス変調方法により記録された
カード状記録媒体の平面図である。FIG. 12 is a plan view of a card-shaped recording medium recorded by the address modulation method of the present invention.

【図１３】一般的な光ディスクを示し、（ａ）は、その
平面図、（ｂ）は、プリグルーブ部分周辺を拡大した斜
視図である。13A and 13B show a general optical disc, FIG. 13A is a plan view thereof, and FIG. 13B is an enlarged perspective view of the periphery of a pre-groove portion.

【図１４】ウォブリングアドレスフレームの構成（フォ
ーマット）を示す図である。FIG. 14 is a diagram showing a structure (format) of a wobbling address frame.

【図１５】従来のアドレス変調装置を示すブロック図で
ある。FIG. 15 is a block diagram showing a conventional address modulator.

【図１６】２値化されたウォブリング変調成分（周波数
変調波）の一例を示し、（ａ）は、波形、（ｂ）は、ア
ドレスチャンネルビット、（ｃ）はアドレスデータを示
す図である。FIG. 16 is a diagram showing an example of a binarized wobbling modulation component (frequency modulation wave), (a) is a waveform, (b) is an address channel bit, and (c) is address data.

【図１７】従来のアドレス復調回路を示すブロック図で
ある。FIG. 17 is a block diagram showing a conventional address demodulation circuit.

【図１８】直交同期検波器のブロック図である。FIG. 18 is a block diagram of a quadrature synchronous detector.

【符号の説明】[Explanation of symbols]

１…発生回路、２…変調処理回路（変調処理手段）、３
…ＦＳＫ変調回路（ＦＳＫ変調手段）、４、５、１５、
１６、１７、２１…入力端子、６…アドレスチャンネル
ビット変換回路、７…ディレイ、８…ｅｖｅｎ、ｏｄｄ
偏低回路、９…位相生成回路、１０、１１…シフトレジ
スタ、１２、１３、１４、２０、２９…出力端子、１８
…ＦＳＫ変調ブロック、１９、２６…ＬＰＦ（低域通過
フィルタ手段）、２２…バッファ、２３…バンドパスフ
ィルタ（検出手段）、２４…ＰＬＬ回路（位相同期回
路）、２５…乗算器（乗算手段）、２７…２値化回路、
２８…判定回路（アドレス信号判別手段）、３０…アド
レス変調装置、３１…記録回路、３２…光ヘッド、３３
…光ディスク原盤、３４…スレッドモータ、３５…スピ
ンドルモータ、３６…コントローラ、３７…光ディス
ク、３８…記録再生信号処理部、３９…光ヘッド、４０
…アドレス復調装置、４１…システムコントロータ、４
２…スピンドル制御部1 ... Generation circuit, 2 ... Modulation processing circuit (modulation processing means), 3
... FSK modulation circuit (FSK modulation means) 4, 5, 15,
16, 17, 21 ... Input terminals, 6 ... Address channel bit conversion circuit, 7 ... Delay, 8 ... Even, odd
Declination circuit, 9 ... Phase generation circuit, 10, 11 ... Shift register, 12, 13, 14, 20, 29 ... Output terminal, 18
... FSK modulation block, 19, 26 ... LPF (low-pass filter means), 22 ... Buffer, 23 ... Bandpass filter (detection means), 24 ... PLL circuit (phase synchronization circuit), 25 ... Multiplier (multiplication means) , 27 ... Binarization circuit,
28 ... Judgment circuit (address signal judgment means), 30 ... Address modulator, 31 ... Recording circuit, 32 ... Optical head, 33
Optical disc master 34, thread motor 35, spindle motor 36, controller 37, optical disc 38, recording / reproducing signal processor 39, optical head 40
... Address demodulator, 41 ... System controller, 4
2… Spindle controller

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】情報記録媒体のプリグルーブに予めアドレ
ス情報をウォブル変調で記録するアドレス変調方法であ
って、 ウォブルの基本周波数ｆ_cを生成し、 前記アドレス情報に基づいて、アドレスチャンネルビッ
トｂ_i、位相情報、及び前記基本周波数ｆ_cと同じ周波数
のクロックを生成した後、前記アドレスチャンネルビッ
トｂ_i、前記位相情報、及び前記クロックに基づいて、
前記アドレス情報の［１,０］をそれぞれｆ_c＋Δｆ_c，
ｆ_c−Δｆ_cに対応させたＦＳＫ（周波数シフトキーイン
グ）変調波を生成し、 前記基本周波数の基本周期をＴ（Ｔ＝１／ｆ_c）とする
時、前記ＦＳＫ変調波の位相差が２πΔｆ_cＴ＝πの関
係を満足することを特徴とするアドレス変調方法。1. An address modulation method for recording address information in advance on a pre-groove of an information recording medium by wobble modulation, wherein a wobble fundamental frequency f _c is generated, and an address channel bit b _i is generated based on the address information. , Phase information, and a clock having the same frequency as the fundamental frequency f _c , based on the address channel bits b _i , the phase information, and the clock,
[1,0] of the address information is respectively f _c + Δf _c ,
When an FSK (frequency shift keying) modulated wave corresponding to f _c −Δf _c is generated and the fundamental cycle of the fundamental frequency is T (T = 1 / f _c ), the phase difference of the FSK modulated wave is 2πΔf. An address modulation method characterized by satisfying the relationship of _c T = π. 【請求項２】前記アドレス情報のアドレスデータビット
[１，０]をアドレスチャンネルビットｂ_i＝［１,−
１］に割り当てた場合、tを時間情報、ｉを前記基本周
波数ｆ_cの周期Ｔ間隔でのビット位置、ｂ_iをｉ時点の前
記アドレスチャンネルビット、ｂ_i-1を（ｉ−１）Ｔ時
点の前記アドレスチャンネルビット、φ_iを位相情報、
φ _i-1を１Ｔ期間前の位相情報として、前記ＦＳＫ変調
波の変調信号ｓ（ｔ）をs(t)＝ｓｉｎ（２πｆ_cｔ(１＋
ｂ_i／４)+φ_i)とする時、 前記位相情報は、 ｂ_i＝ｂ_i-1ならば、φ_i＝φ_i-1 ｂ_i≠ｂ_i-1ならば、 ｉ＝odd :φ_i＝φ_i-1 ｉ＝even :φ_i＝φ_i-1＋π であることを特徴とする請求項１記載のアドレス変調方
法。2. An address data bit of the address information
 [1,0] is the address channel bit b_i= [1,-
1], t is time information and i is the basic cycle.
Wave number f_cBit positions at intervals T of period b_iBefore time point i
Address channel bit, b_i-1At (i-1) T
Said address channel bit of point, φ_iThe phase information,
φ _i-1Is used as the phase information before the 1T period, and the FSK modulation is performed.
The modulated signal s (t) of the wave is s (t) = sin (2πf_ct (1+
b_i/ 4) + φ_i), The phase information is b_i= B_i-1Then φ_i= Φ_i-1 b_i≠ b_i-1Then, i = odd: φ_i= Φ_i-1 i = even: φ_i= Φ_i-1+ Π The address modulation method according to claim 1, wherein
Law. 【請求項３】情報記録媒体のプリグルーブに予めアドレ
ス情報をウォブル変調で記録するアドレス変調装置であ
って、 ウォブルの基本周波数ｆ_cを生成する発生手段と、 前記アドレス情報に基づいて、アドレスチャンネルビッ
トｂ_i、位相情報、及び前記基本周波数ｆ_cと同じ周波数
のクロックを生成する変調処理手段と、 前記アドレスチャンネルビットｂ_i、前記位相情報、及
び前記クロックに基づいて、前記アドレス情報の［１，
０］をそれぞれｆ_c＋Δｆ_c，ｆ_c−Δｆ_cに対応させたＦ
ＳＫ（周波数シフトキーング）変調波を生成するＦＳＫ
変調手段と、からなり、 前記周波数の基本周期をＴ（Ｔ＝１／ｆ_c）とする時、
前記ＦＳＫ変調波の位相差が２πΔｆ_cＴ＝πの関係を
満足するようにして変調記録することを特徴とするアド
レス変調装置。3. An address modulation device for recording address information in advance on a pre-groove of an information recording medium by wobble modulation, comprising: generating means for generating a wobble fundamental frequency f _c; and an address channel based on the address information. A modulation processing unit that generates a bit b _i , phase information, and a clock having the same frequency as the fundamental frequency f _c , and [1] of the address information based on the address channel bit b _i , the phase information, and the clock. ，
0] corresponding to f _c + Δf _c and f _c −Δf _c , respectively.
FSK for generating SK (frequency shift keying) modulated wave
When the fundamental cycle of the frequency is T (T = 1 / f _c ),
An address modulation apparatus, wherein modulation recording is performed such that the phase difference of the FSK modulated wave satisfies the relationship of 2πΔf _c T = π. 【請求項４】前記アドレス情報のアドレスデータビット
[１，０]をアドレスチャンネルビットｂ_i＝［１，−
１］に割り当てた場合、tを時間情報、ｉを前記基本周
期Ｔ間隔でのビット位置、ｂ_iをｉ時点の前記アドレス
チャンネルビット、ｂ_i-1をｉ−１Ｔ時点の前記アドレ
スチャンネルビット、φ_iを位相情報、φ_i-1を１Ｔ期間
前の位相情報として、前記ＦＳＫ変調信号ｓ（ｔ）をs
(t)＝ｓｉｎ（２πｆ_cｔ(１＋ｂ_i／４)+φ_i)とする時、 前記位相情報は、 ｂ_i＝ｂ_i-1ならば、φ_i＝φ_i-1 ｂ_i≠ｂ_i-1ならば、 ｉ＝odd :φ_i＝φ_i-1 ｉ＝even :φ_i＝φ_i-1+ π であることを特徴とする請求項３記載のアドレス変調装
置。4. The address data bit of the address information
[1,0] is the address channel bit b _i = [1, −
1], t is time information, i is a bit position at the basic period T interval, b _i is the address channel bit at time _i , b _i−1 is the address channel bit at time i−1T, The φSK modulated signal s (t) is s, where φ _i is the phase information and φ _i-1 is the phase information before the 1T period.
(t) = when the _{sin (2πf c t (1 +} b i / 4) + φ i), the phase information, b _i = b _{i-1 if, φ i = φ i-1} b i ≠ b i ₋₁ , i = odd: φ _i = φ _i-1 i = even: φ _i = φ _i-1 + π. 4. The address modulator according to claim 3, wherein 【請求項５】情報記録媒体のプリグルーブに変調記録さ
れたアドレス情報を抽出する復調方法であって、 アドレス信号が重畳されたウォブル信号を検出し、この
ウォブル信号からｆ_c＋Δｆ_c,ｆ_c−Δｆ_cのうち何れか
のウォブル周波数に位相同期した信号を生成し、 前記ウォブル周波数に位相同期した信号を前記アドレス
信号が重畳されたウォブル信号に乗算して乗算信号を生
成し、 前記乗算信号の高周波成分を減衰させ、低周波成分を通
過させた後、 前記低周波成分の前記乗算信号から前記アドレス信号を
復調するアドレス復調方法。5. A demodulation method for extracting address information modulated and recorded in a pre-groove of an information recording medium, wherein a wobble signal on which an address signal is superimposed is detected and f _c + Δf _c , f _c is detected from the wobble signal. generating a phase synchronization signal to one of the wobble frequency of the -.DELTA.f _c, by multiplying the phase synchronization signal wobble signal the address signal is superimposed to generate a multiplied signal to the wobble frequency, the multiplication signal The address demodulation method of attenuating the high-frequency component and passing the low-frequency component, and then demodulating the address signal from the multiplication signal of the low-frequency component. 【請求項６】情報記録媒体のプリグルーブに変調記録さ
れたアドレス情報を抽出する復調装置であって、 アドレス信号が重畳されたウォブル信号を抽出する検出
手段と、 前記検出手段によって検出したウォブル信号から、ｆ_c
＋Δｆ_c,ｆ_c−Δｆ_cのうち何れかのウォブル周波数に位
相同期した信号を生成する位相同期回路と、 前記ウォブル周波数に位相同期した信号を前記アドレス
信号が重畳されたウォブル信号に乗算して乗算信号を生
成する乗算手段と、 前記乗算信号の高周波成分を減衰させ、低周波成分を通
過させる低域通過フィルタ手段と、 前記低周波成分の前記乗算信号から前記アドレス信号を
復調するアドレス信号判別手段と、を備えたことを特徴
するアドレス復調装置。6. A demodulation device for extracting address information modulated and recorded in a pre-groove of an information recording medium, the detecting means extracting a wobble signal on which an address signal is superimposed, and the wobble signal detected by the detecting means. From f _c
+ Delta] f _c, by multiplying one of the phase synchronization circuit for generating a phase signal synchronized with the wobble frequency, wobble signal the address signal phase synchronization signal to the wobble frequency is superimposed out of f _c -.DELTA.f _c Multiplication means for generating a multiplication signal; low-pass filter means for attenuating a high-frequency component of the multiplication signal and passing a low-frequency component; address signal discrimination for demodulating the address signal from the multiplication signal of the low-frequency component An address demodulation device comprising: 【請求項７】請求項１から請求項４のいずれかに記載の
アドレス変調方法あるいはアドレス変調装置によって生
成されたウォブルされた案内溝を少なくとも一部備えて
いることを特徴とする情報記録媒体。7. An information recording medium comprising at least a part of a wobbled guide groove generated by the address modulation method or the address modulation device according to any one of claims 1 to 4. 【請求項８】請求項２又は３のいずれかに記載のアドレ
ス変調装置を備えていることを特徴とする記録装置。8. A recording apparatus comprising the address modulating apparatus according to claim 2 or 3. 【請求項９】請求項５又は６のいずれかに記載のアドレ
ス復調装置を備えていることを特徴とする記録再生装
置。9. A recording / reproducing apparatus comprising the address demodulating device according to claim 5 or 6.