JP2003188391A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2003188391A JP2003188391A JP2001389655A JP2001389655A JP2003188391A JP 2003188391 A JP2003188391 A JP 2003188391A JP 2001389655 A JP2001389655 A JP 2001389655A JP 2001389655 A JP2001389655 A JP 2001389655A JP 2003188391 A JP2003188391 A JP 2003188391A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- type
- semiconductor
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 260
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 abstract description 24
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 耐圧向上を目的としてショットキ接合にＰＮ
接合を並置したＪＢＳ構造のショットキバリアダイオ−
ドはチップ面積が大きくなった。 【解決手段】 Ｎ+形の第１の半導体領域７の上にエピ
タキシャル層から成るＮ形の第２の半導体領域を形成す
る。断面形状において複数の島状部分9´を有するＮ+形
の第３の半導体領域９を設ける。第３の半導体領域９の
島状部分9´の相互間に面積の小さいＰ+形の第４の半導
体領域１０を設ける。第３の半導体領域９にショットキ
接触し、第４の半導体領域に低抵抗接触するアノ−ド電
極２を設ける。
接合を並置したＪＢＳ構造のショットキバリアダイオ−
ドはチップ面積が大きくなった。 【解決手段】 Ｎ+形の第１の半導体領域７の上にエピ
タキシャル層から成るＮ形の第２の半導体領域を形成す
る。断面形状において複数の島状部分9´を有するＮ+形
の第３の半導体領域９を設ける。第３の半導体領域９の
島状部分9´の相互間に面積の小さいＰ+形の第４の半導
体領域１０を設ける。第３の半導体領域９にショットキ
接触し、第４の半導体領域に低抵抗接触するアノ−ド電
極２を設ける。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＮ接合整流部と
ショットキ障壁整流部が交互に配置された半導体素子及
びその製造方法に関する。
ショットキ障壁整流部が交互に配置された半導体素子及
びその製造方法に関する。
【０００２】
【従来の技術】ＰＮ接合整流部とショットキ障壁整流部
とが、半導体素子の表面に交互に配置された半導体素
子、いわゆるＪＢＳ構造のショットキバリアダイオ−ド
は公知である。このＪＢＳ構造のダイオ−ドは、Ｎ+形
半導体基体とこの上面に形成されたＮ形のエピタキシャ
ル層と、このＮ形エピタキシャル層に島状に形成された
複数のＰ+形半導体領域と、アノ−ド電極と、カソ−ド
電極とから成る。アノ−ド電極はＰ+形半導体領域に低
抵抗性接触（オ−ミック接触）し、Ｎ形エピタキシャル
層にショットキ接触している。カソ−ド電極はＮ+形半
導体基体に低抵抗接触（オ−ミック接触）している。上
述のダイオ−ドでは、順方向電流が主としてアノ−ド電
極とＮ形エピタキシャル層との界面に形成されるショッ
トキ障壁を介して流れる。一方、ダイオ−ドに逆方向の
電圧が印加された時には、Ｐ+形半導体領域とＮ形エピ
タキシャル層との界面に形成されるＰＮ接合から広がる
空乏層が、Ｎ形エピタキシャル層の表面側に良好に広が
る。このため、この空乏層によって逆方向電圧（漏れ電
流）の流が抑制され、結果として逆方向降伏電圧を向上
させることができる。即ち、ＪＢＳ構造のダイオ−ド
は、ＰＮダイオ−ドの特性とショットキバリアダイオ−
ドの特性を兼ね備えている。
とが、半導体素子の表面に交互に配置された半導体素
子、いわゆるＪＢＳ構造のショットキバリアダイオ−ド
は公知である。このＪＢＳ構造のダイオ−ドは、Ｎ+形
半導体基体とこの上面に形成されたＮ形のエピタキシャ
ル層と、このＮ形エピタキシャル層に島状に形成された
複数のＰ+形半導体領域と、アノ−ド電極と、カソ−ド
電極とから成る。アノ−ド電極はＰ+形半導体領域に低
抵抗性接触（オ−ミック接触）し、Ｎ形エピタキシャル
層にショットキ接触している。カソ−ド電極はＮ+形半
導体基体に低抵抗接触（オ−ミック接触）している。上
述のダイオ−ドでは、順方向電流が主としてアノ−ド電
極とＮ形エピタキシャル層との界面に形成されるショッ
トキ障壁を介して流れる。一方、ダイオ−ドに逆方向の
電圧が印加された時には、Ｐ+形半導体領域とＮ形エピ
タキシャル層との界面に形成されるＰＮ接合から広がる
空乏層が、Ｎ形エピタキシャル層の表面側に良好に広が
る。このため、この空乏層によって逆方向電圧（漏れ電
流）の流が抑制され、結果として逆方向降伏電圧を向上
させることができる。即ち、ＪＢＳ構造のダイオ−ド
は、ＰＮダイオ−ドの特性とショットキバリアダイオ−
ドの特性を兼ね備えている。
【０００３】
【発明が解決しょうとする課題】上述のように、ＪＢＳ
構造のショットキバリアダイオ−ドでは、アノ−ド電極
下部にＰ+形半導体領域を形成して、逆方向漏れ電流の
低減を図っている。しかし、このＰ+形半導体領域は、
順方向動作時においては実質的に機能しない、いわば不
活性な半導体領域となる。このため、素子の電流容量を
増加するためには、素子の面積を増大する必要がある。
素子の面積を増大すれば、当然のこと素子の高コスト化
を招来する。
構造のショットキバリアダイオ−ドでは、アノ−ド電極
下部にＰ+形半導体領域を形成して、逆方向漏れ電流の
低減を図っている。しかし、このＰ+形半導体領域は、
順方向動作時においては実質的に機能しない、いわば不
活性な半導体領域となる。このため、素子の電流容量を
増加するためには、素子の面積を増大する必要がある。
素子の面積を増大すれば、当然のこと素子の高コスト化
を招来する。
【０００４】そこで、本発明の目的は、ＰＮ接合整流部
とショットキ障壁整流部が交互に配置された半導体素子
において、素子面積を小さくすること又は電流容量を増
大することにある。
とショットキ障壁整流部が交互に配置された半導体素子
において、素子面積を小さくすること又は電流容量を増
大することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、第１及び第２の主面を
有する半導体基板と前記第１の主面に形成された第１の
電極と前記第２の主面に形成された第２の電極とを有
し、前記半導体基板は、前記第２の主面に露出するよう
に配置され且つ第１導電形を有している第１の半導体領
域と、前記第１の半導体領域に隣接配置され且つ前記第
１の半導体領域よりも低い不純物濃度を有し且つ第１導
電形を有している第２の半導体領域と、前記半導体基板
の前記第１の主面に露出するように配置され且つ断面形
状において所定間隔を有して並置された複数の部分又は
領域を有し且つ前記第２の半導体領域よりも高い不純物
濃度を有し且つ第１導電形を有し且つ前記第１の主面か
らの深さが前記第１の半導体領域に達しないように設定
されている第３の半導体領域と、前記半導体基板の前記
第１の主面に露出し且つ断面形状において前記第３の半
導体領域の前記複数の部分又は領域の相互間に配置され
且つ前記第１の主面からの深さが前記第３の半導体領域
の深さと同一又はこれよりも浅く設定され且つ第１導電
形と反対の第２導電形を有している第４の半導体領域と
を備え、前記第１の電極は前記第３の半導体領域にショ
ットキ接触し且つ前記第４の半導体領域に低抵抗接触
し、前記第２の電極は前記第１の半導体領域に低抵抗接
触していることを特徴とする半導体素子に係わるもので
ある。
目的を達成するための本発明は、第１及び第２の主面を
有する半導体基板と前記第１の主面に形成された第１の
電極と前記第２の主面に形成された第２の電極とを有
し、前記半導体基板は、前記第２の主面に露出するよう
に配置され且つ第１導電形を有している第１の半導体領
域と、前記第１の半導体領域に隣接配置され且つ前記第
１の半導体領域よりも低い不純物濃度を有し且つ第１導
電形を有している第２の半導体領域と、前記半導体基板
の前記第１の主面に露出するように配置され且つ断面形
状において所定間隔を有して並置された複数の部分又は
領域を有し且つ前記第２の半導体領域よりも高い不純物
濃度を有し且つ第１導電形を有し且つ前記第１の主面か
らの深さが前記第１の半導体領域に達しないように設定
されている第３の半導体領域と、前記半導体基板の前記
第１の主面に露出し且つ断面形状において前記第３の半
導体領域の前記複数の部分又は領域の相互間に配置され
且つ前記第１の主面からの深さが前記第３の半導体領域
の深さと同一又はこれよりも浅く設定され且つ第１導電
形と反対の第２導電形を有している第４の半導体領域と
を備え、前記第１の電極は前記第３の半導体領域にショ
ットキ接触し且つ前記第４の半導体領域に低抵抗接触
し、前記第２の電極は前記第１の半導体領域に低抵抗接
触していることを特徴とする半導体素子に係わるもので
ある。
【０００６】なお、上記半導体装置は、第１導電形の第
１の半導体領域の上に第１導電形を有し且つ前記第１の
半導体領域よりも低い不純物濃度を有する第２の半導体
領域をエピタキシャル成長によって形成する工程と、前
記第２の半導体領域に第１導電形の不純物を拡散するこ
とによって、前記第２の半導体領域の主面に露出するよ
うに配置され且つ断面形状において所定間隔を有して並
置された複数の部分又は領域を有し且つ前記第２の半導
体領域よりも高い不純物濃度を有し且つ第１導電形を有
し且つ前記第１の半導体領域に達しない深さを有してい
る第３の半導体領域を形成する工程と、前記第２の半導
体領域に第１導電形と反対の第２導電形の不純物を拡散
することによって、前記第２の半導体領域の主面に露出
し且つ断面形状において前記第３の半導体領域の前記複
数の部分又は領域の相互間に配置され且つ前記第３の半
導体領域と同一又はこれよりも浅い拡散の深さを有し且
つ第２導電形を有している第４の半導体領域を形成する
工程と、前記第３の半導体領域にショットキ接触し且つ
前記第４の半導体領域に低抵抗接触するように第１の電
極を形成し、且つ前記第１の半導体領域に低抵抗接触す
るように第２の電極を形成する工程とによって製造るこ
とが望ましい。
１の半導体領域の上に第１導電形を有し且つ前記第１の
半導体領域よりも低い不純物濃度を有する第２の半導体
領域をエピタキシャル成長によって形成する工程と、前
記第２の半導体領域に第１導電形の不純物を拡散するこ
とによって、前記第２の半導体領域の主面に露出するよ
うに配置され且つ断面形状において所定間隔を有して並
置された複数の部分又は領域を有し且つ前記第２の半導
体領域よりも高い不純物濃度を有し且つ第１導電形を有
し且つ前記第１の半導体領域に達しない深さを有してい
る第３の半導体領域を形成する工程と、前記第２の半導
体領域に第１導電形と反対の第２導電形の不純物を拡散
することによって、前記第２の半導体領域の主面に露出
し且つ断面形状において前記第３の半導体領域の前記複
数の部分又は領域の相互間に配置され且つ前記第３の半
導体領域と同一又はこれよりも浅い拡散の深さを有し且
つ第２導電形を有している第４の半導体領域を形成する
工程と、前記第３の半導体領域にショットキ接触し且つ
前記第４の半導体領域に低抵抗接触するように第１の電
極を形成し、且つ前記第１の半導体領域に低抵抗接触す
るように第２の電極を形成する工程とによって製造るこ
とが望ましい。
【０００７】
【発明の効果】各請求項の発明によれば、第１導電形の
第３の半導体領域が第２導電形の第４の半導体領域の横
方向への広がりを制限する。第４の半導体領域は、逆バ
イアス時における空乏層の広がりを大きくするために設
けられている。従って、第４の半導体領域の面積は出来
るだけ小さいことが望ましい。本発明では、第３の半導
体領域の働きによって第４の半導体領域の広がりが抑制
され、半導体基板全体の面積に対する第４の半導体領域
の面積の割合を小さくでき、半導体素子の小型化、低コ
スト化を図ることができる。なお、半導体基板の面積を
従来と同一に保つ場合には、半導体素子の電流容量が増
大する。さらに、第４の半導体領域に挟まれた第３の半
導体領域の第１導電形の濃度は従来のＪＢＳ構造のバリ
ア面に接触している半導体領域と比較し、その濃度を高
めることが可能となり、逆方向耐圧を高めることにより
発生するバリア面と接触している半導体領域の濃度の低
下を抑制することができる。このことにより、従来のＪ
ＢＳに比べ第４の半導体領域の面積の割合を小さくした
以上に順方向の特性を改善することができる。
第３の半導体領域が第２導電形の第４の半導体領域の横
方向への広がりを制限する。第４の半導体領域は、逆バ
イアス時における空乏層の広がりを大きくするために設
けられている。従って、第４の半導体領域の面積は出来
るだけ小さいことが望ましい。本発明では、第３の半導
体領域の働きによって第４の半導体領域の広がりが抑制
され、半導体基板全体の面積に対する第４の半導体領域
の面積の割合を小さくでき、半導体素子の小型化、低コ
スト化を図ることができる。なお、半導体基板の面積を
従来と同一に保つ場合には、半導体素子の電流容量が増
大する。さらに、第４の半導体領域に挟まれた第３の半
導体領域の第１導電形の濃度は従来のＪＢＳ構造のバリ
ア面に接触している半導体領域と比較し、その濃度を高
めることが可能となり、逆方向耐圧を高めることにより
発生するバリア面と接触している半導体領域の濃度の低
下を抑制することができる。このことにより、従来のＪ
ＢＳに比べ第４の半導体領域の面積の割合を小さくした
以上に順方向の特性を改善することができる。
【０００８】
【第1の実施形態】次に、図１〜図３を参照して本発明
の第1の実施形態に係わる半導体素子としてのＪＢＳ構
造のショットキバリアダイオ−ドを説明する。
の第1の実施形態に係わる半導体素子としてのＪＢＳ構
造のショットキバリアダイオ−ドを説明する。
【０００９】このダイオ−ドは、図２に示すように、シ
リコン半導体基板１と第１の電極としてアノ−ド電極２
と、第２の電極としてのカソ−ド電極３と保護絶縁膜４
とから成る。アノ−ド電極２及び絶縁膜４は半導体基板
１の第１の主面５に設けられ、カソ−ド電極３は第２の
主面６に設けられている。
リコン半導体基板１と第１の電極としてアノ−ド電極２
と、第２の電極としてのカソ−ド電極３と保護絶縁膜４
とから成る。アノ−ド電極２及び絶縁膜４は半導体基板
１の第１の主面５に設けられ、カソ−ド電極３は第２の
主面６に設けられている。
【００１０】半導体基板１は、エピタキシャル成長の基
板から成るＮ+形の第１の半導体領域７と、エピタキシ
ャル成長層から成るＮ形の第２の半導体領域８と、Ｎ+
形拡散層から成る第３の半導体領域９と、Ｐ+形拡散層
から成る第４の半導体領域１０と、Ｐ+形拡散層から成
るガ−ドリング領域としての第５の半導体領域１１とを
備えている。
板から成るＮ+形の第１の半導体領域７と、エピタキシ
ャル成長層から成るＮ形の第２の半導体領域８と、Ｎ+
形拡散層から成る第３の半導体領域９と、Ｐ+形拡散層
から成る第４の半導体領域１０と、Ｐ+形拡散層から成
るガ−ドリング領域としての第５の半導体領域１１とを
備えている。
【００１１】Ｎ+形（第１導電形）の第１の半導体領域
７は、この上に形成されるＮ形エピタキシャル層を支持
するに十分な厚みを有しており、その不純物濃度はＮ形
エピタキシャル層即ち第３の半導体領域８の不純物濃度
よりも高く設定されている。
７は、この上に形成されるＮ形エピタキシャル層を支持
するに十分な厚みを有しており、その不純物濃度はＮ形
エピタキシャル層即ち第３の半導体領域８の不純物濃度
よりも高く設定されている。
【００１２】Ｎ形の第２の半導体領域８はＮ+形の第１
の半導体領域の上面に周知のエピタキシャル成長によっ
て形成された半導体領域であり、その不純物濃度は前述
のようにＮ+形の第１の半導体領域よりも低く設定され
ている。また、第２の半導体領域８の不純物濃度はその
厚み方向の全体にわたって実質的に均一である。
の半導体領域の上面に周知のエピタキシャル成長によっ
て形成された半導体領域であり、その不純物濃度は前述
のようにＮ+形の第１の半導体領域よりも低く設定され
ている。また、第２の半導体領域８の不純物濃度はその
厚み方向の全体にわたって実質的に均一である。
【００１３】Ｎ+形の第３の半導体領域９は、基板１の
第1の主面５に網目状に露出するようにＮ形不純物を拡
散した領域であつて、図２及び図３の断面形状において
複数の島状部分９´を有するように形成されている。Ｎ
+形の第３の半導体領域９はＮ形の第２の半導体領域８
よりも高い不純物濃度を有し、且つ第１の半導体領域７
に達しない拡散の深さを有している。なお、第3の半導
体領域9の不純物濃度はアノ−ド電極2とショットキ接触
が可能なように設定されている。
第1の主面５に網目状に露出するようにＮ形不純物を拡
散した領域であつて、図２及び図３の断面形状において
複数の島状部分９´を有するように形成されている。Ｎ
+形の第３の半導体領域９はＮ形の第２の半導体領域８
よりも高い不純物濃度を有し、且つ第１の半導体領域７
に達しない拡散の深さを有している。なお、第3の半導
体領域9の不純物濃度はアノ−ド電極2とショットキ接触
が可能なように設定されている。
【００１４】Ｐ+形（第2導電形）の第４の半導体領域１
０は、図１から明らかなようにＸ軸方向及びＹ軸方向に
それぞれ７個づつ、４９個設けられている、４９個の第
４の半導体領域１０は、Ｎ+形の第３の半導体領域９の
網目を埋めるように配置されている。即ち、図２の断面
形状においてはＮ+形の第３の半導体領域９の島状部分
９´の相互間にＰ+形の第４の半導体領域１０が配置さ
れている。４９個のＰ+形の半導体領域１０は同一の平
面形状を有し、相互に同一の間隔を有して規則的に配置
されている。Ｐ+形の第４の半導体領域１０の側面はＮ+
型の第３の半導体領域９に隣接し、底面はＮ形の第２の
半導体領域８に隣接し、これ等の間にＰＮ接合が形成さ
れている。第4の半導体領域10のパタ−ンは、ダイオ−
ドに所定の逆方向電圧を印加した時に第3の半導体領域9
を空乏層で埋めることができるように決定されている。
Ｐ+形の第４の半導体領域１０の第1の主面５からの深さ
は、Ｎ+形の第３の半導体領域９の深さよりも浅い。な
お、第４の半導体領域１０の深さは第３の半導体領域９
の深さと同一又はこれよりも浅いことが望ましい。な
お、第４の半導体領域１０の深さはＰ形不純物濃度が第
２の半導体領域８のＮ形不純物濃度と同一になる位置で
ある。従来のＪＢＳ構造のショットキバリアダイオ−ド
においてもＰ+形の第４の半導体領域１０に相当するも
のが設けられている。しかし、従来のＮ+形の第３の半
導体領域９に相当するものを有さないので、Ｐ+形の第
４の半導体領域１０に相当するものの表面の面積が比較
的大きくなった。これに比べて本発明に従う第４の半導
体領域１０の面積は小さい。
０は、図１から明らかなようにＸ軸方向及びＹ軸方向に
それぞれ７個づつ、４９個設けられている、４９個の第
４の半導体領域１０は、Ｎ+形の第３の半導体領域９の
網目を埋めるように配置されている。即ち、図２の断面
形状においてはＮ+形の第３の半導体領域９の島状部分
９´の相互間にＰ+形の第４の半導体領域１０が配置さ
れている。４９個のＰ+形の半導体領域１０は同一の平
面形状を有し、相互に同一の間隔を有して規則的に配置
されている。Ｐ+形の第４の半導体領域１０の側面はＮ+
型の第３の半導体領域９に隣接し、底面はＮ形の第２の
半導体領域８に隣接し、これ等の間にＰＮ接合が形成さ
れている。第4の半導体領域10のパタ−ンは、ダイオ−
ドに所定の逆方向電圧を印加した時に第3の半導体領域9
を空乏層で埋めることができるように決定されている。
Ｐ+形の第４の半導体領域１０の第1の主面５からの深さ
は、Ｎ+形の第３の半導体領域９の深さよりも浅い。な
お、第４の半導体領域１０の深さは第３の半導体領域９
の深さと同一又はこれよりも浅いことが望ましい。な
お、第４の半導体領域１０の深さはＰ形不純物濃度が第
２の半導体領域８のＮ形不純物濃度と同一になる位置で
ある。従来のＪＢＳ構造のショットキバリアダイオ−ド
においてもＰ+形の第４の半導体領域１０に相当するも
のが設けられている。しかし、従来のＮ+形の第３の半
導体領域９に相当するものを有さないので、Ｐ+形の第
４の半導体領域１０に相当するものの表面の面積が比較
的大きくなった。これに比べて本発明に従う第４の半導
体領域１０の面積は小さい。
【００１５】Ｐ+形の第５の半導体領域１１はＰ+形の第
４の半導体領域１０と同時に形成された領域であり、両
者は同一の深さを有する。この第５の半導体領域１１は
図１及び図２から明らかなように、Ｎ+形の第３の半導
体領域９を環状に囲むように形成されている。最外周側
の第４の半導体領域１０と第５の半導体領域１１との間
隔は、複数の第４の半導体領域１０の相互間隔と同一で
ある。Ｐ+形の第５の半導体領域１１の内側はＮ+形の第
３の半導体領域９に隣接し、外側及び底面はＮ形の第２
の半導体領域８に隣接し、これ等の間にＰＮ接合が生じ
ている。この第５の半導体領域１１はガ−ドリングとし
て機能する。
４の半導体領域１０と同時に形成された領域であり、両
者は同一の深さを有する。この第５の半導体領域１１は
図１及び図２から明らかなように、Ｎ+形の第３の半導
体領域９を環状に囲むように形成されている。最外周側
の第４の半導体領域１０と第５の半導体領域１１との間
隔は、複数の第４の半導体領域１０の相互間隔と同一で
ある。Ｐ+形の第５の半導体領域１１の内側はＮ+形の第
３の半導体領域９に隣接し、外側及び底面はＮ形の第２
の半導体領域８に隣接し、これ等の間にＰＮ接合が生じ
ている。この第５の半導体領域１１はガ−ドリングとし
て機能する。
【００１６】アノ−ド電極２は、ショットキ障壁を形成
することが可能な金属材料から成り、基板１の第1の主
面５に配置され、Ｎ+形の第３の半導体領域９に所定の
バリアハイトを有してショットキ接触し、Ｐ+形の第４
及び第５の半導体領域１０、１１に低抵抗接触してい
る。
することが可能な金属材料から成り、基板１の第1の主
面５に配置され、Ｎ+形の第３の半導体領域９に所定の
バリアハイトを有してショットキ接触し、Ｐ+形の第４
及び第５の半導体領域１０、１１に低抵抗接触してい
る。
【００１７】カソ−ド電極３は基板１の第2の主面６に
配置され、Ｎ+形の第１の半導体領域７に低抵抗接触し
ている。
配置され、Ｎ+形の第１の半導体領域７に低抵抗接触し
ている。
【００１８】図２に示すショットキダイオ−ドを製造す
る時には、まず、Ｎ+形半導体領域７に相当するシリコ
ン基板を用意し、この上にエピタキシャル成長法によっ
てＮ形のシリコンから成る第２の半導体領域８を形成す
る。
る時には、まず、Ｎ+形半導体領域７に相当するシリコ
ン基板を用意し、この上にエピタキシャル成長法によっ
てＮ形のシリコンから成る第２の半導体領域８を形成す
る。
【００１９】次に、Ｎ形不純物（例えばリン）を周知の
方法で選択的に拡散して図３に示すようにＮ+形の第３
の半導体領域９を網目状に形成する。
方法で選択的に拡散して図３に示すようにＮ+形の第３
の半導体領域９を網目状に形成する。
【００２０】次に、周知の方法でマスクを形成し、Ｐ形
不純物（例えばホウ素）を選択的に拡散して図２に示す
Ｐ+形の第４及び第５の半導体領域１０、１１を形成す
る。既に説明したように、予め設けたＮ+形の第３の半
導体領域９がＰ+形の第４の半導体領域１０の横方向へ
の広がりを制限するように働き、第４の半導体領域１０
の面積が小さくなる。
不純物（例えばホウ素）を選択的に拡散して図２に示す
Ｐ+形の第４及び第５の半導体領域１０、１１を形成す
る。既に説明したように、予め設けたＮ+形の第３の半
導体領域９がＰ+形の第４の半導体領域１０の横方向へ
の広がりを制限するように働き、第４の半導体領域１０
の面積が小さくなる。
【００２１】次に、アノ−ド電極２とカソ−ド電極３を
形成してダイオ−ドを完成させる。
形成してダイオ−ドを完成させる。
【００２２】本実施形態のダイオ−ドは次の効果を有す
る。 （１） Ｎ形の第２の半導体領域８よりも不純物濃度が
高いＮ+形の第３の半導体領域９が設けられているの
で、Ｐ+形の第４の半導体領域１０を形成するためのＰ
形不純物を拡散した時に、Ｐ+形の第４の半導体領域１
０の広がりが制限され、この面積を小さくすることがで
きる。即ち、Ｐ+形の第４の半導体領域１０のＰ形の不
純物の濃度とＮ+形の第３の半導体領域９のＮ形の不純
物濃度とが等しい位置がＰＮ接合面となる。このため、
従来の低不純物濃度のＮ形の第２の半導体領域８が側面
に隣接する場合に比べて、Ｎ形不純物によるＰ形不純物
の相殺の作用即ち打ち消しの作用が大きくなり、Ｐ形の
第４の半導体領域１０の面積が小さくなる。これによ
り、ダイオ−ドの小形化及び低コスト化を図ることがで
きる。また、基板１の主面の面積を従来と同一に設定す
る場合には、基板１の面積に対するＰ+形の第４の半導
体領域１０の面積の割合が従来よりも小さくなり、順方
向の電流容量を増大することができる。 （２） Ｎ+形の第３の半導体領域９は、ダイオ−ドに
許容範囲の上限の逆方向電圧又は通常動作時の逆方向電
圧が印加された時に、ＰＮ接合に基づく空乏層によって
埋められるような面積及び不純物濃度を有するので、Ｐ
Ｎ接合による逆方向漏れ電流の電流抑制効果及び耐圧向
上効果を従来と同様に得ることができる。 （３） Ｎ+形の第３の半導体領域９の深さがＰ+形の第
４の半導体領域１０の深さと同一又はこれよりも深いの
で、Ｐ+形の第４の半導体領域１０の横方向への広がり
をこの深さ方向の全てにおいて制限することができる。 （４） 第４の半導体領域１０に挟まれた第３の半導体
領域９の第１導電形の濃度は、従来のＪＢＳ構造のバリ
ア面に接触している半導体領域の濃度と比較し、その濃
度を高めることが可能に成り、逆方向耐圧を高くするこ
とにより発生するバリア面と接触している半導体領域の
濃度の低下を抑制することができる。このことにより、
従来のＪＢＳに比べ第４の半導体領域１０の面積の割合
を小さくした以上に順方向の特性を改善することができ
る。即ち、従来構造において、たとえＰＮ接合のための
Ｐ+形半導体領域の面積を小さくしても、ショットキバ
リアダイオ−ドの順方向特性即ち順方向抵抗を十分に小
さくすることができない。これに対し、本実施形態で
は、不純物濃度の高いＮ+形の第３の半導体領域９を設
けるので、ショットキバリアダイオ−ドの順方向特性が
改善される。
る。 （１） Ｎ形の第２の半導体領域８よりも不純物濃度が
高いＮ+形の第３の半導体領域９が設けられているの
で、Ｐ+形の第４の半導体領域１０を形成するためのＰ
形不純物を拡散した時に、Ｐ+形の第４の半導体領域１
０の広がりが制限され、この面積を小さくすることがで
きる。即ち、Ｐ+形の第４の半導体領域１０のＰ形の不
純物の濃度とＮ+形の第３の半導体領域９のＮ形の不純
物濃度とが等しい位置がＰＮ接合面となる。このため、
従来の低不純物濃度のＮ形の第２の半導体領域８が側面
に隣接する場合に比べて、Ｎ形不純物によるＰ形不純物
の相殺の作用即ち打ち消しの作用が大きくなり、Ｐ形の
第４の半導体領域１０の面積が小さくなる。これによ
り、ダイオ−ドの小形化及び低コスト化を図ることがで
きる。また、基板１の主面の面積を従来と同一に設定す
る場合には、基板１の面積に対するＰ+形の第４の半導
体領域１０の面積の割合が従来よりも小さくなり、順方
向の電流容量を増大することができる。 （２） Ｎ+形の第３の半導体領域９は、ダイオ−ドに
許容範囲の上限の逆方向電圧又は通常動作時の逆方向電
圧が印加された時に、ＰＮ接合に基づく空乏層によって
埋められるような面積及び不純物濃度を有するので、Ｐ
Ｎ接合による逆方向漏れ電流の電流抑制効果及び耐圧向
上効果を従来と同様に得ることができる。 （３） Ｎ+形の第３の半導体領域９の深さがＰ+形の第
４の半導体領域１０の深さと同一又はこれよりも深いの
で、Ｐ+形の第４の半導体領域１０の横方向への広がり
をこの深さ方向の全てにおいて制限することができる。 （４） 第４の半導体領域１０に挟まれた第３の半導体
領域９の第１導電形の濃度は、従来のＪＢＳ構造のバリ
ア面に接触している半導体領域の濃度と比較し、その濃
度を高めることが可能に成り、逆方向耐圧を高くするこ
とにより発生するバリア面と接触している半導体領域の
濃度の低下を抑制することができる。このことにより、
従来のＪＢＳに比べ第４の半導体領域１０の面積の割合
を小さくした以上に順方向の特性を改善することができ
る。即ち、従来構造において、たとえＰＮ接合のための
Ｐ+形半導体領域の面積を小さくしても、ショットキバ
リアダイオ−ドの順方向特性即ち順方向抵抗を十分に小
さくすることができない。これに対し、本実施形態で
は、不純物濃度の高いＮ+形の第３の半導体領域９を設
けるので、ショットキバリアダイオ−ドの順方向特性が
改善される。
【００２３】
【第２の実施形態】次に、図４を参照して第２の実施形
態を説明する。但し、図４及び後述する図５〜図８にお
いて図１〜図３と実質的に同一の部分には同一の符号を
付してその説明を省略する。
態を説明する。但し、図４及び後述する図５〜図８にお
いて図１〜図３と実質的に同一の部分には同一の符号を
付してその説明を省略する。
【００２４】第２の実施形態のショットキダイオ−ド
は、図１の第３及び第４の半導体領域９、１０を図４に
示す第３及び第４の半導体領域９ａ、１０ａに変形し、
この他は図１〜図３と同一に形成したものである。図４
では、Ｎ+形の第３の半導体領域９ａが格子状に形成さ
れ、Ｐ+形の第４の半導体領域１０ａが複数（５本）の
帯状領域から成る。図１のＡ−Ａ線と同様な位置におけ
る図４の中央断面形状は図２と同様になるので、第2の
実施形態によっても第１の実施形態と同様な効果を得る
ことができる。
は、図１の第３及び第４の半導体領域９、１０を図４に
示す第３及び第４の半導体領域９ａ、１０ａに変形し、
この他は図１〜図３と同一に形成したものである。図４
では、Ｎ+形の第３の半導体領域９ａが格子状に形成さ
れ、Ｐ+形の第４の半導体領域１０ａが複数（５本）の
帯状領域から成る。図１のＡ−Ａ線と同様な位置におけ
る図４の中央断面形状は図２と同様になるので、第2の
実施形態によっても第１の実施形態と同様な効果を得る
ことができる。
【００２５】
【第３の実施形態】図５に示す第３の実施形態のショッ
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｂを複
数（３６個）の島状領域とし、Ｐ+形の第４の半導体領
域１０ｂを網目状領域とし、この他は図１〜図３と同一
に構成したものである。図１のＡ−Ａ線と同様な位置に
おける図５の中央断面形状は図２と実質的に同一になる
ので、第１の実施形態と同様な効果を得ることができ
る。
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｂを複
数（３６個）の島状領域とし、Ｐ+形の第４の半導体領
域１０ｂを網目状領域とし、この他は図１〜図３と同一
に構成したものである。図１のＡ−Ａ線と同様な位置に
おける図５の中央断面形状は図２と実質的に同一になる
ので、第１の実施形態と同様な効果を得ることができ
る。
【００２６】
【第４の実施形態】図６に示す第４の実施形態のショッ
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｃを複
数（６本）の帯状領域とし、Ｐ+形の第４の半導体領域
１０ｃを複数（５本）の帯状領域とし、この他は図１〜
図３と同一に形成したものである。なお、Ｐ+形の第４
及び第５の半導体領域１０ｃ、１１とを合わせて格子状
領域と呼ぶこともできる。図１のＡ−Ａ線と同様な位置
における図６の中央断面形状は図２と実質的に同一にな
るので、第１の実施形態と同様な効果を得ることができ
る。
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｃを複
数（６本）の帯状領域とし、Ｐ+形の第４の半導体領域
１０ｃを複数（５本）の帯状領域とし、この他は図１〜
図３と同一に形成したものである。なお、Ｐ+形の第４
及び第５の半導体領域１０ｃ、１１とを合わせて格子状
領域と呼ぶこともできる。図１のＡ−Ａ線と同様な位置
における図６の中央断面形状は図２と実質的に同一にな
るので、第１の実施形態と同様な効果を得ることができ
る。
【００２７】
【第５の実施形態】図７に示す第５の実施形態のショッ
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｄをく
し歯状領域とし、Ｐ+形の第４の半導体領域１０ｄを複
数（５本）の帯状領域とし、この他は図１〜図３と同一
に形成したものである。図１のＡ−Ａ線と同様な位置に
おける図７の中央断面形状は図２と実質的に同一になる
ので、第１の実施形態と同一の効果を得ることができ
る。
トキダイオ−ドは、Ｎ+形の第３の半導体領域９ｄをく
し歯状領域とし、Ｐ+形の第４の半導体領域１０ｄを複
数（５本）の帯状領域とし、この他は図１〜図３と同一
に形成したものである。図１のＡ−Ａ線と同様な位置に
おける図７の中央断面形状は図２と実質的に同一になる
ので、第１の実施形態と同一の効果を得ることができ
る。
【００２８】
【第６の実施形態】図８の第６の実施形態のショットキ
ダイオ−ドは、Ｎ+形の第３の半導体領域９ｅを複数
（３個）の環状半導体領域とし、Ｐ+形の第４の半導体
領域１０ｅを１個の島状領域と２個の環状領域とし、こ
の他は図１〜図３と同一に形成した物である。図１のＡ
−Ａ線と同様な位置における図８の中央断面形状は図２
と実質的に同一であるので、第１の実施形態と同一の効
果を得ることができる。
ダイオ−ドは、Ｎ+形の第３の半導体領域９ｅを複数
（３個）の環状半導体領域とし、Ｐ+形の第４の半導体
領域１０ｅを１個の島状領域と２個の環状領域とし、こ
の他は図１〜図３と同一に形成した物である。図１のＡ
−Ａ線と同様な位置における図８の中央断面形状は図２
と実質的に同一であるので、第１の実施形態と同一の効
果を得ることができる。
【００２９】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば、次の変形が可能なものである。 （１） Ｎ+形の第３の半導体領域９又はＰ+形の第４の
半導体領域１０を図４〜図８のパタ−ン以外のパタ−ン
に更に変形することができる。例えば、図７においてＰ
+形の第４の半導体領域１０ｄをくし歯状に形成するこ
と、または図８において中心にＮ+形の島状の第３の半
導体領域９ｅを追加配置することができる。 （２） Ｐ+形の第５の半導体領域１１をＮ+形の第３の
半導体領域９から少し離らかすことができる。また、第
５の半導体領域１１を省くこともできる。
なく、例えば、次の変形が可能なものである。 （１） Ｎ+形の第３の半導体領域９又はＰ+形の第４の
半導体領域１０を図４〜図８のパタ−ン以外のパタ−ン
に更に変形することができる。例えば、図７においてＰ
+形の第４の半導体領域１０ｄをくし歯状に形成するこ
と、または図８において中心にＮ+形の島状の第３の半
導体領域９ｅを追加配置することができる。 （２） Ｐ+形の第５の半導体領域１１をＮ+形の第３の
半導体領域９から少し離らかすことができる。また、第
５の半導体領域１１を省くこともできる。
【図１】第１の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
【図２】第１の実施形態のショットキダイオ−ドの図１
のＡ−Ａ線に相当する部分の断面図である。
のＡ−Ａ線に相当する部分の断面図である。
【図３】第３の半導体領域を形成した半導体基板の断面
図である。
図である。
【図４】第２の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
【図５】第３の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
【図６】第４の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
【図７】第５の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
【図８】第６の実施形態のショットキダイオ−ドの半導
体基板を示す平面図である。
体基板を示す平面図である。
１〜１ｅ 半導体基板
２ アノ−ド電極
３ カソ−ド電極
７ 第１の半導体領域
８ 第２の半導体領域
９〜９ｅ 第３の半導体領域
１０〜１０ｅ 第４の半導体領域
１１ 第５の半導体領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年３月５日（２００３．３．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】ＰＮ接合整流部とショットキ障壁整流部
とが、半導体素子の表面に交互に配置された半導体素
子、いわゆるＪＢＳ構造のショットキバリアダイオ−ド
は公知である。このＪＢＳ構造のダイオ−ドは、Ｎ+形
半導体基体とこの上面に形成されたＮ形のエピタキシャ
ル層と、このＮ形エピタキシャル層に島状に形成された
複数のＰ+形半導体領域と、アノ−ド電極と、カソ−ド
電極とから成る。アノ−ド電極はＰ+形半導体領域に低
抵抗性接触（オ−ミック接触）し、Ｎ形エピタキシャル
層にショットキ接触している。カソ−ド電極はＮ+形半
導体基体に低抵抗接触（オ−ミック接触）している。上
述のダイオ−ドでは、順方向電流が主としてアノ−ド電
極とＮ形エピタキシャル層との界面に形成されるショッ
トキ障壁を介して流れる。一方、ダイオ−ドに逆方向の
電圧が印加された時には、Ｐ+形半導体領域とＮ形エピ
タキシャル層との界面に形成されるＰＮ接合から広がる
空乏層が、Ｎ形エピタキシャル層の表面側に良好に広が
る。このため、この空乏層によって逆方向電流（漏れ電
流）の流が抑制され、結果として逆方向降伏電圧を向上
させることができる。即ち、ＪＢＳ構造のダイオ−ド
は、ＰＮダイオ−ドの特性とショットキバリアダイオ−
ドの特性を兼ね備えている。
とが、半導体素子の表面に交互に配置された半導体素
子、いわゆるＪＢＳ構造のショットキバリアダイオ−ド
は公知である。このＪＢＳ構造のダイオ−ドは、Ｎ+形
半導体基体とこの上面に形成されたＮ形のエピタキシャ
ル層と、このＮ形エピタキシャル層に島状に形成された
複数のＰ+形半導体領域と、アノ−ド電極と、カソ−ド
電極とから成る。アノ−ド電極はＰ+形半導体領域に低
抵抗性接触（オ−ミック接触）し、Ｎ形エピタキシャル
層にショットキ接触している。カソ−ド電極はＮ+形半
導体基体に低抵抗接触（オ−ミック接触）している。上
述のダイオ−ドでは、順方向電流が主としてアノ−ド電
極とＮ形エピタキシャル層との界面に形成されるショッ
トキ障壁を介して流れる。一方、ダイオ−ドに逆方向の
電圧が印加された時には、Ｐ+形半導体領域とＮ形エピ
タキシャル層との界面に形成されるＰＮ接合から広がる
空乏層が、Ｎ形エピタキシャル層の表面側に良好に広が
る。このため、この空乏層によって逆方向電流（漏れ電
流）の流が抑制され、結果として逆方向降伏電圧を向上
させることができる。即ち、ＪＢＳ構造のダイオ−ド
は、ＰＮダイオ−ドの特性とショットキバリアダイオ−
ドの特性を兼ね備えている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】Ｐ+形（第2導電形）の第４の半導体領域１
０は、図１から明らかなようにＸ軸方向及びＹ軸方向に
それぞれ７個づつ、４９個設けられている。４９個の第
４の半導体領域１０は、Ｎ+形の第３の半導体領域９の
網目を埋めるように配置されている。即ち、図２の断面
形状においてはＮ+形の第３の半導体領域９の島状部分
９´の相互間にＰ+形の第４の半導体領域１０が配置さ
れている。４９個のＰ+形の半導体領域１０は同一の平
面形状を有し、相互に同一の間隔を有して規則的に配置
されている。Ｐ+形の第４の半導体領域１０の側面はＮ+
型の第３の半導体領域９に隣接し、底面はＮ形の第２の
半導体領域８に隣接し、これ等の間にＰＮ接合が形成さ
れている。第4の半導体領域10のパタ−ンは、ダイオ−
ドに所定の逆方向電圧を印加した時に第3の半導体領域9
を空乏層で埋めることができるように決定されている。
Ｐ+形の第４の半導体領域１０の第1の主面５からの深さ
は、Ｎ+形の第３の半導体領域９の深さよりも浅い。な
お、第４の半導体領域１０の深さは第３の半導体領域９
の深さと同一又はこれよりも浅いことが望ましい。な
お、第４の半導体領域１０の深さはＰ形不純物濃度が第
２の半導体領域８のＮ形不純物濃度と同一になる位置で
ある。従来のＪＢＳ構造のショットキバリアダイオ−ド
においてもＰ+形の第４の半導体領域１０に相当するも
のが設けられている。しかし、従来のショットキバリア
ダイオ−ドはＮ+形の第３の半導体領域９に相当するも
のを有さないので、Ｐ+形の第４の半導体領域１０に相
当するものの表面の面積が比較的大きくなった。これに
比べて本発明に従う第４の半導体領域１０の面積は小さ
い。
０は、図１から明らかなようにＸ軸方向及びＹ軸方向に
それぞれ７個づつ、４９個設けられている。４９個の第
４の半導体領域１０は、Ｎ+形の第３の半導体領域９の
網目を埋めるように配置されている。即ち、図２の断面
形状においてはＮ+形の第３の半導体領域９の島状部分
９´の相互間にＰ+形の第４の半導体領域１０が配置さ
れている。４９個のＰ+形の半導体領域１０は同一の平
面形状を有し、相互に同一の間隔を有して規則的に配置
されている。Ｐ+形の第４の半導体領域１０の側面はＮ+
型の第３の半導体領域９に隣接し、底面はＮ形の第２の
半導体領域８に隣接し、これ等の間にＰＮ接合が形成さ
れている。第4の半導体領域10のパタ−ンは、ダイオ−
ドに所定の逆方向電圧を印加した時に第3の半導体領域9
を空乏層で埋めることができるように決定されている。
Ｐ+形の第４の半導体領域１０の第1の主面５からの深さ
は、Ｎ+形の第３の半導体領域９の深さよりも浅い。な
お、第４の半導体領域１０の深さは第３の半導体領域９
の深さと同一又はこれよりも浅いことが望ましい。な
お、第４の半導体領域１０の深さはＰ形不純物濃度が第
２の半導体領域８のＮ形不純物濃度と同一になる位置で
ある。従来のＪＢＳ構造のショットキバリアダイオ−ド
においてもＰ+形の第４の半導体領域１０に相当するも
のが設けられている。しかし、従来のショットキバリア
ダイオ−ドはＮ+形の第３の半導体領域９に相当するも
のを有さないので、Ｐ+形の第４の半導体領域１０に相
当するものの表面の面積が比較的大きくなった。これに
比べて本発明に従う第４の半導体領域１０の面積は小さ
い。
Claims (2)
- 【請求項１】 第１及び第２の主面を有する半導体基板
と前記第１の主面に形成された第１の電極と前記第２の
主面に形成された第２の電極とを有し、 前記半導体基板は、 前記第２の主面に露出するように配置され且つ第１導電
形を有している第１の半導体領域と、 前記第１の半導体領域に隣接配置され且つ前記第１の半
導体領域よりも低い不純物濃度を有し且つ第１導電形を
有している第２の半導体領域と、 前記半導体基板の前記第１の主面に露出するように配置
され且つ断面形状において所定間隔を有して並置された
複数の部分又は領域を有し且つ前記第２の半導体領域よ
りも高い不純物濃度を有し且つ第１導電形を有し且つ前
記第１の主面からの深さが前記第１の半導体領域に達し
ないように設定されている第３の半導体領域と、 前記半導体基板の前記第１の主面に露出し且つ断面形状
において前記第３の半導体領域の前記複数の部分又は領
域の相互間に配置され且つ前記第１の主面からの深さが
前記第３の半導体領域の深さと同一又はこれよりも浅く
設定され且つ第１導電形と反対の第２導電形を有してい
る第４の半導体領域とを備え、 前記第１の電極は前記第３の半導体領域にショットキ接
触し且つ前記第４の半導体領域に低抵抗接触し、 前記第２の電極は前記第１の半導体領域に低抵抗接触し
ていることを特徴とする半導体素子。 - 【請求項２】 第１導電形の第１の半導体領域の上に第
１導電形を有し且つ前記第１の半導体領域よりも低い不
純物濃度を有する第２の半導体領域をエピタキシャル成
長によって形成する工程と、 前記第２の半導体領域に第１導電形の不純物を拡散する
ことによって、前記第２の半導体領域の主面に露出する
ように配置され且つ断面形状において所定間隔を有して
並置された複数の部分又は領域を有し且つ前記第２の半
導体領域よりも高い不純物濃度を有し且つ第１導電形を
有し且つ前記第１の半導体領域に達しない深さを有して
いる第３の半導体領域を形成する工程と、 前記第２の半導体領域に第１導電形と反対の第２導電形
の不純物を拡散することによって、前記第２の半導体領
域の主面に露出し且つ断面形状において前記第３の半導
体領域の前記複数の部分又は領域の相互間に配置され且
つ前記第３の半導体領域と同一又はこれよりも浅い拡散
の深さを有し且つ第２導電形を有している第４の半導体
領域を形成する工程と、 前記第３の半導体領域にショットキ接触し且つ前記第４
の半導体領域に低抵抗接触するように第１の電極を形成
し、且つ前記第１の半導体領域に低抵抗接触するように
第２の電極を形成する工程とを備えた半導体素子の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389655A JP3987957B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体素子及びその製造方法 |
| TW91134836A TW578312B (en) | 2001-12-21 | 2002-11-29 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389655A JP3987957B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188391A true JP2003188391A (ja) | 2003-07-04 |
| JP3987957B2 JP3987957B2 (ja) | 2007-10-10 |
Family
ID=27597819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001389655A Expired - Fee Related JP3987957B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3987957B2 (ja) |
| TW (1) | TW578312B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
| WO2008147670A1 (en) * | 2007-05-30 | 2008-12-04 | Intersil Americas Inc. | Junction barrier schottky diode |
| US7750426B2 (en) | 2007-05-30 | 2010-07-06 | Intersil Americas, Inc. | Junction barrier Schottky diode with dual silicides |
| JP2010225878A (ja) * | 2009-03-24 | 2010-10-07 | Denso Corp | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 |
| WO2011151901A1 (ja) * | 2010-06-02 | 2011-12-08 | 株式会社日立製作所 | 半導体装置 |
| US8368166B2 (en) | 2007-05-30 | 2013-02-05 | Intersil Americas Inc. | Junction barrier Schottky diode |
| DE102012219510A1 (de) | 2011-10-28 | 2013-05-02 | Hitachi, Ltd. | Halbleiterbauelement |
| JP2013165284A (ja) * | 2013-04-09 | 2013-08-22 | Panasonic Corp | 半導体装置の製造方法 |
| CN105679836A (zh) * | 2016-03-23 | 2016-06-15 | 上海安微电子有限公司 | 一种超低电容tvs二极管结构及其制备方法 |
| US9466735B2 (en) | 2014-06-25 | 2016-10-11 | Synaptics Display Devices Gk | Junction barrier schottky diode and method for manufacturing the same |
| CN113471277A (zh) * | 2020-03-30 | 2021-10-01 | 三菱电机株式会社 | 半导体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315281B (zh) * | 2010-09-07 | 2013-09-18 | 成都芯源***有限公司 | 肖特基二极管及其制作方法 |
-
2001
- 2001-12-21 JP JP2001389655A patent/JP3987957B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-29 TW TW91134836A patent/TW578312B/zh not_active IP Right Cessation
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
| US8647971B2 (en) | 2007-05-30 | 2014-02-11 | Intersil Americas Inc. | Method of manufacturing junction barrier schottky diode with dual silicides |
| WO2008147670A1 (en) * | 2007-05-30 | 2008-12-04 | Intersil Americas Inc. | Junction barrier schottky diode |
| US7750426B2 (en) | 2007-05-30 | 2010-07-06 | Intersil Americas, Inc. | Junction barrier Schottky diode with dual silicides |
| US7829970B2 (en) | 2007-05-30 | 2010-11-09 | Intersil Americas Inc. | Junction barrier schottky diode having high reverse blocking voltage |
| US8101511B2 (en) | 2007-05-30 | 2012-01-24 | Intersil Americas Inc. | Method of manufacturing a junction barrier Schottky diode with dual silicides |
| US8368166B2 (en) | 2007-05-30 | 2013-02-05 | Intersil Americas Inc. | Junction barrier Schottky diode |
| JP2010225878A (ja) * | 2009-03-24 | 2010-10-07 | Denso Corp | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 |
| WO2011151901A1 (ja) * | 2010-06-02 | 2011-12-08 | 株式会社日立製作所 | 半導体装置 |
| JP5452718B2 (ja) * | 2010-06-02 | 2014-03-26 | 株式会社日立製作所 | 半導体装置 |
| DE102012219510A1 (de) | 2011-10-28 | 2013-05-02 | Hitachi, Ltd. | Halbleiterbauelement |
| US8890278B2 (en) | 2011-10-28 | 2014-11-18 | Hitachi, Ltd. | Semiconductor device |
| JP2013165284A (ja) * | 2013-04-09 | 2013-08-22 | Panasonic Corp | 半導体装置の製造方法 |
| US9466735B2 (en) | 2014-06-25 | 2016-10-11 | Synaptics Display Devices Gk | Junction barrier schottky diode and method for manufacturing the same |
| CN105679836A (zh) * | 2016-03-23 | 2016-06-15 | 上海安微电子有限公司 | 一种超低电容tvs二极管结构及其制备方法 |
| CN113471277A (zh) * | 2020-03-30 | 2021-10-01 | 三菱电机株式会社 | 半导体装置 |
| JP2021158296A (ja) * | 2020-03-30 | 2021-10-07 | 三菱電機株式会社 | 半導体装置 |
| US11824014B2 (en) | 2020-03-30 | 2023-11-21 | Mitsubishi Electric Corporation | Semiconductor device |
| JP7412246B2 (ja) | 2020-03-30 | 2024-01-12 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200301568A (en) | 2003-07-01 |
| JP3987957B2 (ja) | 2007-10-10 |
| TW578312B (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4500891B1 (ja) | Ｐｉｎダイオード | |
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
| TWI466183B (zh) | 肖特基二極體及其製造方法 | |
| JP2012023199A (ja) | ショットキバリアダイオード | |
| JP6064547B2 (ja) | 半導体装置 | |
| JP2004127968A (ja) | 半導体装置およびその製造方法 | |
| JP2003188391A (ja) | 半導体素子及びその製造方法 | |
| JP5092610B2 (ja) | 半導体装置 | |
| JP3737524B2 (ja) | 整流用半導体装置 | |
| JP2000312011A (ja) | 整流用半導体装置 | |
| JP2006186134A (ja) | 半導体装置 | |
| JP2017201724A (ja) | ショットキバリアダイオード | |
| WO2022107854A1 (ja) | 炭化珪素半導体装置 | |
| JP3482959B2 (ja) | 半導体素子 | |
| JP4264316B2 (ja) | 半導体装置とその製造方法 | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3551154B2 (ja) | 半導体素子 | |
| CN111916441A (zh) | 半导体器件 | |
| JPH04233281A (ja) | 半導体装置 | |
| TWI804731B (zh) | 半導體裝置 | |
| WO2022065002A1 (ja) | 半導体装置 | |
| JP3329376B2 (ja) | 半導体装置 | |
| JP2003258270A5 (ja) | ||
| JP2023053145A (ja) | Ｒｃ－ｉｇｂｔ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |