JP2003174596A - 固体撮像装置用出力回路 - Google Patents
固体撮像装置用出力回路Info
- Publication number
- JP2003174596A JP2003174596A JP2001372201A JP2001372201A JP2003174596A JP 2003174596 A JP2003174596 A JP 2003174596A JP 2001372201 A JP2001372201 A JP 2001372201A JP 2001372201 A JP2001372201 A JP 2001372201A JP 2003174596 A JP2003174596 A JP 2003174596A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- source
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 消費電流の低減をはかることの出来る固体撮
像装置用出力回路を提供する。 【解決手段】 固体撮像装置用出力回路は、電流でバイ
アスされる出力アンプと、前記出力アンプに印加される
バイアス電流を遮断する電流遮断手段とを有する。
像装置用出力回路を提供する。 【解決手段】 固体撮像装置用出力回路は、電流でバイ
アスされる出力アンプと、前記出力アンプに印加される
バイアス電流を遮断する電流遮断手段とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置の出
力回路に関し、より詳しくは消費電力を考慮した固体撮
像装置の出力回路に関する。
力回路に関し、より詳しくは消費電力を考慮した固体撮
像装置の出力回路に関する。
【０００２】
【従来の技術】図４は、従来のＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサの出
力アンプの回路図の例である。
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサの出
力アンプの回路図の例である。
【０００３】ＣＣＤ転送レジスタ３２から転送された電
荷は、例えば、フローティング・ディフュージョン方式
により、ダイオード３４の容量に従い電位差に変換され
る。ＦＤ部３３の容量を大きくしないためにサイズを小
さくしたＮ−ｃｈトランジスタ３７ａを能動トランジス
タとしたソースフォロア３６ａで、フローティング・デ
ィフュージョン（ＦＤ）部３３の電位はインピーダンス
変換され、次段のソースフォロア３６ｂへ入力される。
２段目のソースフォロア３６ｂの出力がそのまま外部に
出力される。ＣＣＤの駆動には、１６Ｖ、０Ｖ、−８Ｖ
の電圧が使用されるので、ソースフォロア回路のＶｄｄ
電圧はも１６Ｖである。なお、３段以上のソースフォロ
アを設けることもあり、また、最終段のソースフォロア
に５Ｖ等の電源電圧（Ｖｄｄ）を用いることもある。
荷は、例えば、フローティング・ディフュージョン方式
により、ダイオード３４の容量に従い電位差に変換され
る。ＦＤ部３３の容量を大きくしないためにサイズを小
さくしたＮ−ｃｈトランジスタ３７ａを能動トランジス
タとしたソースフォロア３６ａで、フローティング・デ
ィフュージョン（ＦＤ）部３３の電位はインピーダンス
変換され、次段のソースフォロア３６ｂへ入力される。
２段目のソースフォロア３６ｂの出力がそのまま外部に
出力される。ＣＣＤの駆動には、１６Ｖ、０Ｖ、−８Ｖ
の電圧が使用されるので、ソースフォロア回路のＶｄｄ
電圧はも１６Ｖである。なお、３段以上のソースフォロ
アを設けることもあり、また、最終段のソースフォロア
に５Ｖ等の電源電圧（Ｖｄｄ）を用いることもある。
【０００４】各ソースフォロアの負荷は定電流源であ
り、図４（Ａ）は、ディプレッション型トランジスタ３
８のゲートをソースに接続して定電流源３９としている
例であり、図４（Ｂ）は、エンハンスメント型トランジ
スタ４８のゲートに定電圧（ＣＧ）を印加して定電流源
４９としている例である。
り、図４（Ａ）は、ディプレッション型トランジスタ３
８のゲートをソースに接続して定電流源３９としている
例であり、図４（Ｂ）は、エンハンスメント型トランジ
スタ４８のゲートに定電圧（ＣＧ）を印加して定電流源
４９としている例である。
【０００５】
【発明が解決しようとする課題】従来の出力アンプで
は、ソースフォロワアンプの電流源は、常時電流を流し
つづけている。しかし、イメージセンサの場合は、周知
のように常時有効画素を出力しているわけではなく、無
効画素を出力している期間もかなりある。オプティカル
ブラック画素等の有効画素ではないが、後段の信号処理
用に用いられる分の画素を差し引いたとしても、相当な
期間にわたり、完全に無駄な画素出力の分まで電流を消
費していることになる。
は、ソースフォロワアンプの電流源は、常時電流を流し
つづけている。しかし、イメージセンサの場合は、周知
のように常時有効画素を出力しているわけではなく、無
効画素を出力している期間もかなりある。オプティカル
ブラック画素等の有効画素ではないが、後段の信号処理
用に用いられる分の画素を差し引いたとしても、相当な
期間にわたり、完全に無駄な画素出力の分まで電流を消
費していることになる。
【０００６】このように、従来の出力アンプでは、完全
に無駄な画素出力の分まで電流を消費する等、ＣＣＤイ
メージセンサの消費電力については、ほとんど考慮され
ていなかった。このため、デジタルカメラの用途では、
消費電力が大きいために電池の消耗が激しいなどの問題
がある。
に無駄な画素出力の分まで電流を消費する等、ＣＣＤイ
メージセンサの消費電力については、ほとんど考慮され
ていなかった。このため、デジタルカメラの用途では、
消費電力が大きいために電池の消耗が激しいなどの問題
がある。
【０００７】本発明の目的は、消費電流の低減をはかる
ことの出来る固体撮像装置用出力回路を提供することで
ある。
ことの出来る固体撮像装置用出力回路を提供することで
ある。
【０００８】
【課題を解決するための手段】本発明の一観点によれ
ば、固体撮像装置用出力回路は、電流でバイアスされる
出力アンプと、前記出力アンプに印加されるバイアス電
流を遮断する電流遮断手段とを有する。
ば、固体撮像装置用出力回路は、電流でバイアスされる
出力アンプと、前記出力アンプに印加されるバイアス電
流を遮断する電流遮断手段とを有する。
【０００９】
【発明の実施の形態】図１は、本発明の第１の実施例に
よるＣＣＤ型イメージセンサの出力アンプ１の回路図で
ある。
よるＣＣＤ型イメージセンサの出力アンプ１の回路図で
ある。
【００１０】出力アンプ１は、フローティング・ディフ
ュージョン（ＦＤ）３、ダイオード４、ディプレッショ
ン型のＮ−ｃｈトランジスタ５、及び複数段のソースフ
ォロア６ａ及び６ｂを含んで構成される。出力アンプ１
の電源電圧はＶｄｄ＝１６Ｖ、ＧＮＤ＝０Ｖである。入
力信号ＲＳ、＿ＳＬＰは３Ｖレベルである。
ュージョン（ＦＤ）３、ダイオード４、ディプレッショ
ン型のＮ−ｃｈトランジスタ５、及び複数段のソースフ
ォロア６ａ及び６ｂを含んで構成される。出力アンプ１
の電源電圧はＶｄｄ＝１６Ｖ、ＧＮＤ＝０Ｖである。入
力信号ＲＳ、＿ＳＬＰは３Ｖレベルである。
【００１１】出力アンプ１は、ハイレベル（ＨｉｇｈＬ
ｅｖｅｌ）のリセットパルス（ＲＳ）がディプレッショ
ン型のＮ−ｃｈトランジスタ５のゲートに供給される
と、ＦＤ３の電位をＶｄｄ（１６Ｖ）に充電する。その
後、リセットパルス（ＲＳ）がＬｏｗＬｅｖｅｌに戻る
と、Ｎ−ｃｈトランジスタ５は、オフとなる。ＦＤ３
は、浮いた状態になり、ＣＣＤ転送レジスタ２から電荷
が転送される。
ｅｖｅｌ）のリセットパルス（ＲＳ）がディプレッショ
ン型のＮ−ｃｈトランジスタ５のゲートに供給される
と、ＦＤ３の電位をＶｄｄ（１６Ｖ）に充電する。その
後、リセットパルス（ＲＳ）がＬｏｗＬｅｖｅｌに戻る
と、Ｎ−ｃｈトランジスタ５は、オフとなる。ＦＤ３
は、浮いた状態になり、ＣＣＤ転送レジスタ２から電荷
が転送される。
【００１２】出力アンプ１は、ＣＣＤ転送レジスタ２か
ら転送される電荷を、例えば、フローティング・ディフ
ュージョン方式により、ダイオード４の容量に従い電位
差に変換する。その後出力アンプ１は、変換された電位
差を、ソースフォロア６ａでインピーダンス変換し、次
段のソースフォロア６ｂへ入力する。最後に２段目のソ
ースフォロア６ｂの出力がそのまま出力ＯＳとして外部
に出力する。
ら転送される電荷を、例えば、フローティング・ディフ
ュージョン方式により、ダイオード４の容量に従い電位
差に変換する。その後出力アンプ１は、変換された電位
差を、ソースフォロア６ａでインピーダンス変換し、次
段のソースフォロア６ｂへ入力する。最後に２段目のソ
ースフォロア６ｂの出力がそのまま出力ＯＳとして外部
に出力する。
【００１３】ソースフォロア６ａは、サイズを小さくし
たＮ−ｃｈトランジスタである能動トランジスタ７ａ、
ディプレッション型トランジスタ８のゲートとソースを
接続した定電流源９及び電流遮断用のＮ−ｃｈトランジ
スタ１０を含んで構成される。定電流源９は、ソースフ
ォロア６ａの負荷として働く。
たＮ−ｃｈトランジスタである能動トランジスタ７ａ、
ディプレッション型トランジスタ８のゲートとソースを
接続した定電流源９及び電流遮断用のＮ−ｃｈトランジ
スタ１０を含んで構成される。定電流源９は、ソースフ
ォロア６ａの負荷として働く。
【００１４】電流遮断用のＮ−ｃｈトランジスタ１０
は、定電流源９とＧＮＤの間に配置される。電流遮断用
のＮ−ｃｈトランジスタ１０のゲートには、ＬｏｗＬｅ
ｖｅｌ又はＨｉｇｈＬｅｖｅｌの制御信号＿ＳＬＰが印
加され、該制御信号＿ＳＬＰがＬｏｗＬｅｖｅｌの電圧
になると電流遮断用のＮ−ｃｈトランジスタ１０がオフ
になり、ソースフォロア６ａの電流を遮断する。
は、定電流源９とＧＮＤの間に配置される。電流遮断用
のＮ−ｃｈトランジスタ１０のゲートには、ＬｏｗＬｅ
ｖｅｌ又はＨｉｇｈＬｅｖｅｌの制御信号＿ＳＬＰが印
加され、該制御信号＿ＳＬＰがＬｏｗＬｅｖｅｌの電圧
になると電流遮断用のＮ−ｃｈトランジスタ１０がオフ
になり、ソースフォロア６ａの電流を遮断する。
【００１５】ソースフォロア６ｂは、Ｎ−ｃｈトランジ
スタである能動トランジスタ７ｂ、ディプレッション型
トランジスタ８のゲートとソースを接続した定電流源９
及び電流遮断用のＮ−ｃｈトランジスタ１０を含んで構
成される。定電流源９は、ソースフォロア６ｂの負荷と
して働く。本実施例では、ソースフォロア６ｂの出力が
そのまま出力ＯＳとして出力される。
スタである能動トランジスタ７ｂ、ディプレッション型
トランジスタ８のゲートとソースを接続した定電流源９
及び電流遮断用のＮ−ｃｈトランジスタ１０を含んで構
成される。定電流源９は、ソースフォロア６ｂの負荷と
して働く。本実施例では、ソースフォロア６ｂの出力が
そのまま出力ＯＳとして出力される。
【００１６】ソースフォロア６ａと同様に、電流遮断用
のＮ−ｃｈトランジスタ１０は、定電流源９とＧＮＤの
間に配置される。電流遮断用のＮ−ｃｈトランジスタ１
０のゲートには、ＬｏｗＬｅｖｅｌ又はＨｉｇｈＬｅｖ
ｅｌの制御信号＿ＳＬＰが印加され、該制御信号＿ＳＬ
ＰがＬｏｗＬｅｖｅｌの電圧になると電流遮断用のＮ−
ｃｈトランジスタ１０がオフになり、ソースフォロア６
ｂの電流を遮断する。
のＮ−ｃｈトランジスタ１０は、定電流源９とＧＮＤの
間に配置される。電流遮断用のＮ−ｃｈトランジスタ１
０のゲートには、ＬｏｗＬｅｖｅｌ又はＨｉｇｈＬｅｖ
ｅｌの制御信号＿ＳＬＰが印加され、該制御信号＿ＳＬ
ＰがＬｏｗＬｅｖｅｌの電圧になると電流遮断用のＮ−
ｃｈトランジスタ１０がオフになり、ソースフォロア６
ｂの電流を遮断する。
【００１７】制御信号＿ＳＬＰは、外部のＬｏｇｉｃＩ
Ｃによって発生し、ＨｉｇｈＬｅｖｅｌの電圧は、例え
ば、３．３Ｖである。制御信号＿ＳＬＰは、例えば、Ｃ
ＣＤの水平ブランキング期間にＬｏｗＬｅｖｅｌの電圧
になり、それ以外の期間にはＨｉｇｈＬｅｖｅｌの電圧
になるように設定される。すなわち、ＣＣＤが、有効画
素及び無効画素から後に信号処理に使われる画素を出力
している間は、制御信号＿ＳＬＰは、ＨｉｇｈＬｅｖｅ
ｌの電圧となり、それ以外の期間は、ＬｏｗＬｅｖｅｌ
の電圧となるように設定される。
Ｃによって発生し、ＨｉｇｈＬｅｖｅｌの電圧は、例え
ば、３．３Ｖである。制御信号＿ＳＬＰは、例えば、Ｃ
ＣＤの水平ブランキング期間にＬｏｗＬｅｖｅｌの電圧
になり、それ以外の期間にはＨｉｇｈＬｅｖｅｌの電圧
になるように設定される。すなわち、ＣＣＤが、有効画
素及び無効画素から後に信号処理に使われる画素を出力
している間は、制御信号＿ＳＬＰは、ＨｉｇｈＬｅｖｅ
ｌの電圧となり、それ以外の期間は、ＬｏｗＬｅｖｅｌ
の電圧となるように設定される。
【００１８】制御信号＿ＳＬＰのＨｉｇｈＬｅｖｅｌの
電圧が３．３Ｖと低いので、電流遮断用のＮ−ｃｈトラ
ンジスタ１０は、その低い電圧で充分オンするような低
い閾値電圧（Ｖｔｈ）に設定される。
電圧が３．３Ｖと低いので、電流遮断用のＮ−ｃｈトラ
ンジスタ１０は、その低い電圧で充分オンするような低
い閾値電圧（Ｖｔｈ）に設定される。
【００１９】図２は、本発明の第２の実施例によるＣＣ
Ｄ型イメージセンサの出力アンプ１１の回路図である。
Ｄ型イメージセンサの出力アンプ１１の回路図である。
【００２０】この第２の実施例では、ソースフォロア１
６ａ及び１６ｂの定電流源１９がエンハンスメント型の
Ｎ−ｃｈトランジスタ１８により構成されている。それ
以外の構成は第１の実施例と同様であるので説明を省略
する。
６ａ及び１６ｂの定電流源１９がエンハンスメント型の
Ｎ−ｃｈトランジスタ１８により構成されている。それ
以外の構成は第１の実施例と同様であるので説明を省略
する。
【００２１】定電流源１９は、制御信号ＣＧがゲートに
供給されるエンハンスメント型のＮ−ｃｈトランジスタ
１８により構成されている。制御信号ＣＧは、制御信号
＿ＳＬＰがＨｉｇｈＬｅｖｅｌの電圧である時、すなわ
ち電流遮断用のＮ−ｃｈトランジスタ１０がオンである
時に、所定の電流が流れるような電圧に設定されてい
る。
供給されるエンハンスメント型のＮ−ｃｈトランジスタ
１８により構成されている。制御信号ＣＧは、制御信号
＿ＳＬＰがＨｉｇｈＬｅｖｅｌの電圧である時、すなわ
ち電流遮断用のＮ−ｃｈトランジスタ１０がオンである
時に、所定の電流が流れるような電圧に設定されてい
る。
【００２２】以上、本発明の第１及び第２の実施例によ
れば、有効画素及び無効画素から後に信号処理に使われ
る画素を出力している間以外は、ＬｏｗＬｅｖｅｌの制
御信号＿ＳＬＰを供給して電流遮断用のＮ−ｃｈトラン
ジスタ１０をオフにして、ソースフォロア６ａ（１６
ａ）及び６ｂ（１６ｂ）のバイアス電流を遮断すること
ができる。よって、出力回路の消費電力を削減すること
が出来る。
れば、有効画素及び無効画素から後に信号処理に使われ
る画素を出力している間以外は、ＬｏｗＬｅｖｅｌの制
御信号＿ＳＬＰを供給して電流遮断用のＮ−ｃｈトラン
ジスタ１０をオフにして、ソースフォロア６ａ（１６
ａ）及び６ｂ（１６ｂ）のバイアス電流を遮断すること
ができる。よって、出力回路の消費電力を削減すること
が出来る。
【００２３】図３は、本発明の第３の実施例によるＣＣ
Ｄ型イメージセンサの出力アンプの回路図である。
Ｄ型イメージセンサの出力アンプの回路図である。
【００２４】出力アンプ２１は、フローティング・ディ
フュージョン（ＦＤ）３、ダイオード４、ディプレッシ
ョン型のＮ−ｃｈトランジスタ５、及び複数段のソース
フォロア２６ａ及び２６ｂを含んで構成される。
フュージョン（ＦＤ）３、ダイオード４、ディプレッシ
ョン型のＮ−ｃｈトランジスタ５、及び複数段のソース
フォロア２６ａ及び２６ｂを含んで構成される。
【００２５】出力アンプ２１は、ＨｉｇｈＬｅｖｅｌの
リセットパルス（ＲＳ）がディプレッション型のＮ−ｃ
ｈトランジスタ５のゲートに供給されると、ＦＤ３の電
位をＶｄｄ（１６Ｖ）に充電する。その後、リセットパ
ルス（ＲＳ）がＬｏｗＬｅｖｅｌになると、Ｎ−ｃｈト
ランジスタ５はオフする。ＦＤ３は、浮いた状態にな
り、ＣＣＤ転送レジスタ２から電荷が転送される。
リセットパルス（ＲＳ）がディプレッション型のＮ−ｃ
ｈトランジスタ５のゲートに供給されると、ＦＤ３の電
位をＶｄｄ（１６Ｖ）に充電する。その後、リセットパ
ルス（ＲＳ）がＬｏｗＬｅｖｅｌになると、Ｎ−ｃｈト
ランジスタ５はオフする。ＦＤ３は、浮いた状態にな
り、ＣＣＤ転送レジスタ２から電荷が転送される。
【００２６】出力アンプ２１は、ＣＣＤ転送レジスタ２
から転送される電荷を、例えば、フローティング・ディ
フュージョン方式により、ダイオード４の容量に従い電
位差に変換する。その後出力アンプ２１は、変換された
電位差を、ソースフォロア２６ａでインピーダンス変換
し、次段のソースフォロア２６ｂへ入力する。最後に２
段目のソースフォロア２６ｂの出力がそのまま出力ＯＳ
として外部に出力する。
から転送される電荷を、例えば、フローティング・ディ
フュージョン方式により、ダイオード４の容量に従い電
位差に変換する。その後出力アンプ２１は、変換された
電位差を、ソースフォロア２６ａでインピーダンス変換
し、次段のソースフォロア２６ｂへ入力する。最後に２
段目のソースフォロア２６ｂの出力がそのまま出力ＯＳ
として外部に出力する。
【００２７】ソースフォロア２６ａ及び２６ｂは、Ｎ−
ｃｈトランジスタである能動トランジスタ７、電流源で
あるエンハンスメント型トランジスタ２８を含んで構成
される。
ｃｈトランジスタである能動トランジスタ７、電流源で
あるエンハンスメント型トランジスタ２８を含んで構成
される。
【００２８】エンハンスメント型トランジスタ２８のゲ
ートは、もう１つのエンハンスメント型Ｎ−ｃｈトラン
ジスタ３０のゲートとドレインに接続されており、いわ
ゆるカレントミラー回路を構成している。すなわち、ド
レインとゲートが共通に接続された、いわゆるダイオー
ド接続されたトランジスタ３０に流れる電流を参照する
形でソースフォロア２６ａ及び２６ｂに電流が流れる。
ートは、もう１つのエンハンスメント型Ｎ−ｃｈトラン
ジスタ３０のゲートとドレインに接続されており、いわ
ゆるカレントミラー回路を構成している。すなわち、ド
レインとゲートが共通に接続された、いわゆるダイオー
ド接続されたトランジスタ３０に流れる電流を参照する
形でソースフォロア２６ａ及び２６ｂに電流が流れる。
【００２９】例えば、ダイオード接続されたトランジス
タ３０のＷ／Ｌ比をＺ１とし、ソースフォロア２６ａ及
び２６ｂの電流源トランジスタ２８のＷ／Ｌ比をＺ２と
すると、ダイオード接続されたトランジスタ３０に流れ
る電流のＺ２／Ｚ１倍の電流がソースフォロア２６ａ及
び２６ｂの電流源トランジスタ２８に流れる。
タ３０のＷ／Ｌ比をＺ１とし、ソースフォロア２６ａ及
び２６ｂの電流源トランジスタ２８のＷ／Ｌ比をＺ２と
すると、ダイオード接続されたトランジスタ３０に流れ
る電流のＺ２／Ｚ１倍の電流がソースフォロア２６ａ及
び２６ｂの電流源トランジスタ２８に流れる。
【００３０】ダイオード接続されたトランジスタ３０の
ドレインには、抵抗２９を介して外部から制御信号＿Ｓ
ＬＰが供給される。
ドレインには、抵抗２９を介して外部から制御信号＿Ｓ
ＬＰが供給される。
【００３１】制御信号＿ＳＬＰは、上記第１及び第２の
実施例と同様に外部のＬｏｇｉｃＩＣによって発生し、
ＨｉｇｈＬｅｖｅｌの電圧は、例えば、３．３Ｖであ
る。制御信号＿ＳＬＰは、例えば、ＣＣＤの水平ブラン
キング期間にＨｉｇｈＬｅｖｅｌの電圧になり、それ以
外の期間にはＬｏｗＬｅｖｅｌの電圧になるように設定
される。すなわち、ＣＣＤが、有効画素及び無効画素か
ら後に信号処理に使われる画素を出力している間は、制
御信号＿ＳＬＰは、ＨｉｇｈＬｅｖｅｌの電圧となり、
それ以外の期間は、ＬｏｗＬｅｖｅｌの電圧となるよう
に設定される。
実施例と同様に外部のＬｏｇｉｃＩＣによって発生し、
ＨｉｇｈＬｅｖｅｌの電圧は、例えば、３．３Ｖであ
る。制御信号＿ＳＬＰは、例えば、ＣＣＤの水平ブラン
キング期間にＨｉｇｈＬｅｖｅｌの電圧になり、それ以
外の期間にはＬｏｗＬｅｖｅｌの電圧になるように設定
される。すなわち、ＣＣＤが、有効画素及び無効画素か
ら後に信号処理に使われる画素を出力している間は、制
御信号＿ＳＬＰは、ＨｉｇｈＬｅｖｅｌの電圧となり、
それ以外の期間は、ＬｏｗＬｅｖｅｌの電圧となるよう
に設定される。
【００３２】ダイオード接続されたトランジスタ３０に
流れる電流は、ＨｉｇｈＬｅｖｅｌ出力電圧と抵抗値と
トランジスタの特性によって決まる。
流れる電流は、ＨｉｇｈＬｅｖｅｌ出力電圧と抵抗値と
トランジスタの特性によって決まる。
【００３３】この時、制御信号＿ＳＬＰがＬｏｗＬｅｖ
ｅｌ（０Ｖ）になると、ダイオード接続されたトランジ
スタ３０に流れる電流はゼロとなり、カレントミラー回
路によりソースフォロア２６ａ及び２６ｂに流れる電流
もゼロとなる。よって、制御信号＿ＳＬＰにより、ソー
スフォロア２６ａ及び２６ｂに流れる電流をコントロー
ルすることが出来る。
ｅｌ（０Ｖ）になると、ダイオード接続されたトランジ
スタ３０に流れる電流はゼロとなり、カレントミラー回
路によりソースフォロア２６ａ及び２６ｂに流れる電流
もゼロとなる。よって、制御信号＿ＳＬＰにより、ソー
スフォロア２６ａ及び２６ｂに流れる電流をコントロー
ルすることが出来る。
【００３４】以上、本発明の第３の実施例によれば、ダ
イオード接続したＮ−ｃｈトランジスタのゲートに制御
信号＿ＳＬＰを供給することにより、不必要な期間のソ
ースフォロアに流れるバイアス電流をカットすることが
出来る。よって、出力回路の消費電力を削減することが
出来る。
イオード接続したＮ−ｃｈトランジスタのゲートに制御
信号＿ＳＬＰを供給することにより、不必要な期間のソ
ースフォロアに流れるバイアス電流をカットすることが
出来る。よって、出力回路の消費電力を削減することが
出来る。
【００３５】なお、本発明の実施例では、２段のソース
フォロアを用いて出力アンプを構成したが、これに限ら
ず例えば３段のソースフォロアで出力アンプを構成する
ことも出来る。その場合には、最終段のソースフォロア
のＶｄｄを５Ｖ等にすることも出来る。また、上述の実
施例においても２段目のソースフォロアのＶｄｄを５Ｖ
等にすることも出来る。
フォロアを用いて出力アンプを構成したが、これに限ら
ず例えば３段のソースフォロアで出力アンプを構成する
ことも出来る。その場合には、最終段のソースフォロア
のＶｄｄを５Ｖ等にすることも出来る。また、上述の実
施例においても２段目のソースフォロアのＶｄｄを５Ｖ
等にすることも出来る。
【００３６】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組合せ等が可能なことは当業者に自明
であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組合せ等が可能なことは当業者に自明
であろう。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
消費電流の低減をはかることの出来る固体撮像装置用出
力回路を提供することができる。
消費電流の低減をはかることの出来る固体撮像装置用出
力回路を提供することができる。
【図１】 本発明の第１の実施例によるＣＣＤ型イメー
ジセンサの出力アンプ１の回路図である。
ジセンサの出力アンプ１の回路図である。
【図２】 本発明の第２の実施例によるＣＣＤ型イメー
ジセンサの出力アンプ１１の回路図である。
ジセンサの出力アンプ１１の回路図である。
【図３】 本発明の第３の実施例によるＣＣＤ型イメー
ジセンサの出力アンプ２１の回路図である。
ジセンサの出力アンプ２１の回路図である。
【図４】 従来のＣＣＤ型イメージセンサの出力アンプ
の回路図である。
の回路図である。
１、１１、２１、３１、４１…出力アンプ、
２、３２…ＣＣＤ転送レジスタ、
３、３３…ＦＤ部、
４、３４…ダイオード、
５、８、３５、３８…ディプレッション型トランジス
タ、 ６、１６、２６、３６…ソースフォロア、 ７、３７…能動トランジスタ、 ２８、４８…エンハンスメント型トランジスタ、 ９、１９、２９、３９、４９…定電流源、 １０、２０…電流遮断用トランジスタ、 ３０…ダイオード接続トランジスタ
タ、 ６、１６、２６、３６…ソースフォロア、 ７、３７…能動トランジスタ、 ２８、４８…エンハンスメント型トランジスタ、 ９、１９、２９、３９、４９…定電流源、 １０、２０…電流遮断用トランジスタ、 ３０…ダイオード接続トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C021 PA02 XA03
5C024 CY42 GY01 HX02 HX40
5C051 AA01 BA03 DA02 DB01 DB04
DB07 DC02 DC03 DC07 DE01
Claims (4)
- 【請求項１】 電流でバイアスされる出力アンプと、 前記出力アンプに印加されるバイアス電流を遮断する電
流遮断手段とを有する固体撮像装置用出力回路。 - 【請求項２】 前記出力アンプは、少なくとも１つのソ
ースフォロアで構成され、 前記電流遮断手段は、前記ソースフォロアを形成する電
流経路に組み込まれたトランジスタである請求項１記載
の固体撮像装置用出力回路。 - 【請求項３】 前記電流遮断手段は、外部から前記トラ
ンジスタのゲートに供給される制御信号に従い電流を遮
断する請求項２記載の固体撮像装置用出力回路。 - 【請求項４】 前記出力アンプは、少なくとも１つのソ
ースフォロアで構成され、 前記ソースフォロアは、ゲートに印加された電圧に相応
した電流を流す電流源トランジスタを有し、 さらに、前記電流源トランジスタのゲート電圧を制御す
る制御手段を有する請求項１記載の固体撮像装置用出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372201A JP2003174596A (ja) | 2001-12-06 | 2001-12-06 | 固体撮像装置用出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372201A JP2003174596A (ja) | 2001-12-06 | 2001-12-06 | 固体撮像装置用出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174596A true JP2003174596A (ja) | 2003-06-20 |
Family
ID=19181132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372201A Pending JP2003174596A (ja) | 2001-12-06 | 2001-12-06 | 固体撮像装置用出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174596A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049986A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 固体撮像装置 |
| JP2008160344A (ja) * | 2006-12-22 | 2008-07-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置、カメラシステム、および固体撮像装置の駆動方法 |
| JP2008271186A (ja) * | 2007-04-20 | 2008-11-06 | Olympus Corp | 固体撮像装置 |
| US7985993B2 (en) | 2006-11-13 | 2011-07-26 | Samsung Electronics Co., Ltd. | CMOS image sensor and image signal detecting method thereof |
| US8432471B2 (en) | 2009-08-24 | 2013-04-30 | Samsung Electronics Co., Ltd. | CMOS image sensor and image signal detecting method |
-
2001
- 2001-12-06 JP JP2001372201A patent/JP2003174596A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049986A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 固体撮像装置 |
| US7985993B2 (en) | 2006-11-13 | 2011-07-26 | Samsung Electronics Co., Ltd. | CMOS image sensor and image signal detecting method thereof |
| JP2008160344A (ja) * | 2006-12-22 | 2008-07-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置、カメラシステム、および固体撮像装置の駆動方法 |
| JP2008271186A (ja) * | 2007-04-20 | 2008-11-06 | Olympus Corp | 固体撮像装置 |
| US8159586B2 (en) | 2007-04-20 | 2012-04-17 | Olympus Corporation | Solid-state imaging apparatus |
| US8432471B2 (en) | 2009-08-24 | 2013-04-30 | Samsung Electronics Co., Ltd. | CMOS image sensor and image signal detecting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2178293A2 (en) | Active pixel sensor circuit | |
| US20080007325A1 (en) | Current source circuit | |
| US7745776B2 (en) | Photo detecting apparatus comprising a current control element | |
| JP2004241491A (ja) | 固体撮像装置 | |
| US20060113461A1 (en) | Dark current reduction circuitry for CMOS active pixel sensors | |
| EP1369997A3 (en) | Input/output buffer | |
| US10785437B2 (en) | Area and power efficient multi-voltage row driver circuitry for image sensors | |
| US11006062B2 (en) | Pixel sensing circuit and driving method thereof, image sensor and electronic device | |
| JP5335318B2 (ja) | 光センサ、測定装置及びカメラシステム | |
| US7619667B2 (en) | Solid-state image device and camera including solid-state image device for selective outputs | |
| JP3295661B2 (ja) | 集積回路装置 | |
| KR100436074B1 (ko) | 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 | |
| JP2003174596A (ja) | 固体撮像装置用出力回路 | |
| US6744297B2 (en) | Inverter circuit | |
| JP2013157731A (ja) | 受光回路 | |
| JP3165751B2 (ja) | 半導体集積回路装置 | |
| JPH09163247A (ja) | 昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラ | |
| US7046493B2 (en) | Input/output buffer protection circuit | |
| JP3586985B2 (ja) | 半導体装置の出力回路 | |
| CN111654070B (zh) | 切换光传感器单元控制电压的方法、切换电路和光传感器 | |
| KR100724254B1 (ko) | 이미지 센서 | |
| JP2007049671A (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
| JPS62162972A (ja) | 電流比較回路 | |
| KR100313509B1 (ko) | 고체촬상소자의 리셋 게이트 바이어싱회로 | |
| JP2008147991A (ja) | 固体撮像装置及びこれを備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070523 |