JP2003172947A - Liquid crystal display device and driving method therefor - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To apply a common voltage to memory type liquid crystals of laminated liquid crystal cells employing a single power supply circuit. <P>SOLUTION: Liquid crystal cells 11<SB>a</SB>to 11<SB>c</SB>having respectively different cell gaps are formed. Then, let d be the cell gap of each liquid crystal cell, λbe the selected reflection wavelength of the memory type liquid crystals of each layer, n be an average reflactive index, A be a maximum value of nd/λ of each liquid crystal cell and B be a minimum value of nd/λ of each liquid crystal cell. Then, it is set to satisfy the inequality of (A-B)/((A+B)/2)≤0.15. Electrodes of the laminated liquid crystal cells 11<SB>a</SB>to 11<SB>c</SB>are connected to drivers 12<SB>a</SB>to 12<SB>c</SB>respectively and the drivers 12<SB>a</SB>to 12<SB>c</SB>are connected to a common power supply circuit 13. Note that a light absorbing body 14 is provided on a back surface. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、液晶表示装置およ
び液晶表示装置の駆動方法に関し、特に複数の液晶セル
が積層された液晶表示装置およびその駆動方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for driving a liquid crystal display device, and more particularly to a liquid crystal display device in which a plurality of liquid crystal cells are stacked and a method for driving the same.

【０００２】[0002]

【従来の技術】現在、ＴＮ、ＳＴＮ、ＴＦＴ液晶を備え
た液晶表示装置が広く使用されている。これらの液晶表
示装置は、所定の駆動を常時行って表示を行う。これに
対し、メモリ性の動作モードを有するコレステリックま
たはカイラルネマチック液晶等のメモリ性液晶が注目さ
れ、それを備えた液晶表示装置の実用化が検討されてい
る。2. Description of the Related Art At present, liquid crystal display devices having TN, STN and TFT liquid crystals are widely used. These liquid crystal display devices always perform predetermined driving to display. On the other hand, a memory liquid crystal such as a cholesteric or chiral nematic liquid crystal having a memory operation mode has been attracting attention, and practical application of a liquid crystal display device including the same has been studied.

【０００３】一対の平行基板間に挟持されたメモリ性液
晶は、その液晶ディレクタが一定周期でねじれた「ねじ
れ構造」を有する。そのねじれの中心軸（以下、ヘリカ
ル軸という。）が基板に対して平均的に垂直方向になる
配列が存在する。The liquid crystal having a memory property sandwiched between a pair of parallel substrates has a "twist structure" in which the liquid crystal director is twisted at a constant cycle. There is an array in which the central axis of the twist (hereinafter referred to as the helical axis) is in the direction perpendicular to the substrate on average.

【０００４】複数の液晶ドメインの各ヘリカル軸の平均
的な方向が基板面に対してほぼ垂直となる状態をプレナ
ー状態という。プレナー状態では、入射光のうちの、液
晶層のねじれの向きに対応した円偏光を選択反射する。
選択反射波長λは、液晶組成物の平均屈折率ｎと液晶組
成物のピッチｐの積にほぼ等しい（λ＝ｎ・ｐ）。従っ
て、ピッチｐは、ｐ＝λ／ｎとなる。A state in which the average directions of the helical axes of a plurality of liquid crystal domains are substantially perpendicular to the substrate surface is called a planar state. In the planar state, of the incident light, circularly polarized light corresponding to the twist direction of the liquid crystal layer is selectively reflected.
The selective reflection wavelength λ is approximately equal to the product of the average refractive index n of the liquid crystal composition and the pitch p of the liquid crystal composition (λ = n · p). Therefore, the pitch p is p = λ / n.

【０００５】ピッチｐは、カイラル剤等の光学活性物質
の添加量ｃと光学活性物質の定数ＨＴＰ（Ｈｅｌｉｃａ
ｌ Ｔｗｉｓｔｉｎｇ Ｐｏｗｅｒ）から、ｐ＝１／
（ｃ・ＨＴＰ）によって決まる。したがって、選択反射
波長は、光学活性物質の種類と添加量によって調整でき
る。メモリ性液晶の選択反射波長を可視域外となるよう
にピッチを設定すれば、選択反射時に目視では透明にな
り透過散乱の動作モードを呈する。The pitch p is the addition amount c of an optically active substance such as a chiral agent and the constant HTP (Helica) of the optically active substance.
l Twisting Power), p = 1 /
(C · HTP). Therefore, the selective reflection wavelength can be adjusted by the kind and addition amount of the optically active substance. If the pitch is set so that the selective reflection wavelength of the memory-type liquid crystal is out of the visible range, it becomes transparent at the time of selective reflection and exhibits an operation mode of transmission and scattering.

【０００６】選択反射を呈するプレナー状態に対して、
複数の液晶ドメインのヘリカル軸が基板面に対してラン
ダム方向または非垂直方向に配列したフォーカルコニッ
ク状態をとることもできる。一般的に、フォーカルコニ
ック状態の液晶層は全体として弱い散乱状態を示す。選
択反射時のように特定の波長の光を反射することはな
い。また、フォーカルコニック状態およびプレナー状態
は、無電界時でも安定に存在する。図１７（ａ）はプレ
ナー状態、図１７（ｂ）はフォーカルコニック状態の模
式図であり、鼓型で示す液晶ドメインの配列状態を示
す。For a planar state exhibiting selective reflection,
It is also possible to take a focal conic state in which the helical axes of a plurality of liquid crystal domains are arranged randomly or non-perpendicularly to the substrate surface. Generally, the liquid crystal layer in the focal conic state exhibits a weak scattering state as a whole. It does not reflect light of a specific wavelength as in selective reflection. Further, the focal conic state and the planar state are stable even when there is no electric field. FIG. 17A is a schematic diagram of a planar state and FIG. 17B is a schematic diagram of a focal conic state, showing an arrangement state of liquid crystal domains shown as a drum shape.

【０００７】図１７（ｂ）のフォーカルコニック状態の
ときに、液晶セルの裏面側に吸収層を設けることよって
吸収層の色の表示が得られる。したがって、明状態であ
るプレナー状態と、暗状態（吸収層が黒の場合）である
フォーカルコニック状態の２状態を利用したメモリ型の
表示動作を実現できる。In the focal conic state shown in FIG. 17 (b), the color of the absorption layer can be displayed by providing the absorption layer on the back surface side of the liquid crystal cell. Therefore, it is possible to realize a memory-type display operation using the two states of the planar state which is a bright state and the focal conic state which is a dark state (when the absorbing layer is black).

【０００８】このようなカイラルネマチック液晶または
コレステリック液晶を備えた液晶表示装置の基本構成に
ついては、George H.Heilmeier, Joel E.Goldmacher et
al,Appl. Phys. Lett., 13(1968),132やＵＳ３９３６
８１５に示されている。また、ＵＳ４０９７１２７は、
プレナー状態とフォーカルコニック状態が混在した安定
的な中間状態が存在し、表示に利用できることを示して
いる。Regarding the basic configuration of a liquid crystal display device including such a chiral nematic liquid crystal or a cholesteric liquid crystal, George H. Heilmeier, Joel E. Goldmacher et.
al, Appl. Phys. Lett., 13 (1968), 132 and US3936.
815. In addition, US4097127
It shows that there is a stable intermediate state in which the planar state and the focal conic state are mixed and can be used for display.

【０００９】次に、液晶表示装置の駆動法について説明
をする。ＵＳ３９３６８１５では、駆動電圧の振幅の大
きさによって、プレナー状態をフォーカルコニック状態
に、またフォーカルコニック状態をプレナー状態にそれ
ぞれ変化させている。後者の相転移の場合には、液晶分
子が電圧印加方向にほぼ平行になるホメオトロピック状
態を経由するので、最も高い電圧が必要とされる。Next, a method of driving the liquid crystal display device will be described. In US3936815, the planar state is changed to the focal conic state and the focal conic state is changed to the planar state depending on the magnitude of the amplitude of the drive voltage. In the case of the latter phase transition, the highest voltage is required because the liquid crystal molecules go through a homeotropic state in which they are almost parallel to the voltage application direction.

【００１０】メモリ性液晶では、一連の印加電圧波形の
実効値が電圧消去後の状態を直接決定するのではなく、
電圧消去後の表示は、直前に印加された電圧パルスの印
加時間および振幅値に依存する。In a memory type liquid crystal, the effective value of a series of applied voltage waveforms does not directly determine the state after voltage erase, but
The display after voltage erase depends on the application time and the amplitude value of the voltage pulse applied immediately before.

【００１１】メモリ性液晶が備えられた液晶表示装置を
駆動する場合、液晶層の両側に位置する電極の電位を所
定値に設定して、フォーカルコニック状態に移行させる
電圧またはプレナー状態に移行させる電圧をメモリ性液
晶に印加する。ホメオトロピック状態を経由してプレナ
ー状態に移行させるための電圧をＶ_ｔｈとする。When driving a liquid crystal display device provided with a liquid crystal having a memory property, the potentials of the electrodes located on both sides of the liquid crystal layer are set to a predetermined value, and a voltage for shifting to a focal conic state or a voltage for shifting to a planar state. Is applied to the liquid crystal having a memory effect. The voltage for shifting to the planar state via the homeotropic state is V _th .

【００１２】１層の液晶セルを有する液晶表示装置で
は、メモリ性液晶の二つの状態（プレナー状態およびフ
ォーカルコニック状態）によって２色の表示を行うこと
ができる。そして、選択反射波長が異なる複数の液晶セ
ルを積層することで、表示する色の種類を増やすことが
できる。従来は、セルギャップが等しい複数の液晶セル
を積層して、多くの種類の色を表示できるようにしてい
た。In a liquid crystal display device having a single-layer liquid crystal cell, two colors can be displayed by the two states (planar state and focal conic state) of the liquid crystal having a memory effect. Then, by stacking a plurality of liquid crystal cells having different selective reflection wavelengths, it is possible to increase the kinds of colors to be displayed. Conventionally, a plurality of liquid crystal cells having the same cell gap are stacked so that many types of colors can be displayed.

【００１３】図１８は、積層された複数の液晶セルの駆
動法として、ＩＡＰＴ（Improved Alto Pleshko Techni
que ）を採用した場合の駆動波形の例を示す。ここで
は、二つの液晶セルが積層されている場合を例に説明す
る。図１８（ａ），（ｂ）は、それぞれ、一方の液晶セ
ルの行電極、列電極の駆動波形の例である。図１８
（ｃ），（ｄ）は、それぞれ、他方の液晶セルの行電
極、列電極の駆動波形の例である。なお、各電圧Ｖ_０〜
Ｖ_５は、Ｖ_５−Ｖ_４＝Ｖ_１−Ｖ_０＝Ｖ_４−Ｖ_３＝Ｖ_２−
Ｖ_１となるように定める。また、Ｖ_５−Ｖ_０は、メモリ
性液晶をプレナー状態（オン表示）にするための電圧で
あり、Ｖ_５−Ｖ_２、Ｖ_３−Ｖ_０は、フォーカルコニック
状態（オフ表示）にするための電圧である。他方の液晶
セルに印加する電圧Ｖ_０’〜Ｖ_５’も同様に定める。FIG. 18 shows an IAPT (Improved Alto Pleshko Techni) as a driving method of a plurality of laminated liquid crystal cells.
An example of the drive waveform when que) is adopted is shown. Here, a case where two liquid crystal cells are stacked will be described as an example. 18A and 18B are examples of drive waveforms of the row electrode and the column electrode of one liquid crystal cell, respectively. FIG.
(C) and (d) are examples of drive waveforms of the row electrode and the column electrode of the other liquid crystal cell, respectively. In addition, each voltage V ₀ ~
V ₅ is V ₅ −V ₄ = V ₁ −V ₀ = V ₄ −V ₃ = V ₂ −
It is determined to be V ₁ . Further, V ₅ -V ₀ is a voltage for bringing the liquid crystal having a memory property into a planar state (on display), and V ₅ -V ₂ and V ₃ -V ₀ are for a focal conic state (off display). Is the voltage of. The voltages V ₀ ′ to V ₅ ′ applied to the other liquid crystal cell are similarly determined.

【００１４】一方の液晶セルでは、選択した行電極の電
位を二種類の電位Ｖ_５，Ｖ_０に交互に設定する。また、
選択していない行電極の電位も二種類の電位Ｖ_１，Ｖ_４
に交互に設定する（図１８（ａ）参照）。そして、他の
液晶セルにおいても同様に、選択した行電極の電位を二
種類の電位Ｖ_５’，Ｖ_０’に交互に設定し、選択してい
ない行電極の電位も二種類の電位Ｖ_１’，Ｖ_４’に交互
に設定する（図１８（ｃ）参照）。そして、一方の液晶
セルで、選択した行電極の電位を高い方の電位Ｖ_５に設
定するときには、他方の液晶セルにおいて選択した行電
極の電位も高い方の電位Ｖ_５’に設定する。一方の液晶
セルで、選択した行電極の電位を低い方の電位Ｖ_０に設
定するときには、他方においても、低い方の電位Ｖ_０’
に設定する。同様に、選択していない行に関しても、一
方で低い方の電位Ｖ_１を設定するときには、他方でも低
い方の電位Ｖ_１’を設定し、一方で高い方の電位Ｖ_４を
設定するときには、他方でも高い方の電位Ｖ_４’を設定
する。In one liquid crystal cell, the potentials of the selected row electrodes are alternately set to two types of potentials V ₅ and V ₀ . Also,
The potentials of the row electrodes not selected are also two types of potentials V ₁ and V _4.
Alternately (see FIG. 18A). Similarly, in other liquid crystal cells, the potentials of the selected row electrodes are alternately set to two types of potentials V ₅ ′ and V ₀ ′, and the potentials of the unselected row electrodes are also of two types of potential V _1. ', _{V 4'} is set to alternately (see FIG. 18 (c)). Then, when the potential of the selected row electrode in one liquid crystal cell is set to the higher potential V ₅ , the potential of the row electrode selected in the other liquid crystal cell is also set to the higher potential V ₅ ′. In one liquid crystal cell, when the potential of the selected row electrode is set to the lower potential V ₀ , in the other liquid crystal cell, the lower potential V ₀ 'is also set.
Set to. Similarly, with respect to the unselected rows, when the lower potential V ₁ is set on the one hand, the lower potential V ₁ ′ is set on the other side, and when the higher potential V ₄ is set on the other hand, On the other hand, the higher potential V ₄ 'is set.

【００１５】表示を書き込むときには、まず全ての画素
がプレナー状態（オン表示）となるように行電極および
列電極を駆動する。この期間をリセット期間と記す。リ
セット期間の後、表示データに対応する電圧を印加する
ように行電極および列電極を駆動する。この期間を表示
書き込み期間と記す。When writing a display, first, the row electrodes and the column electrodes are driven so that all the pixels are in the planar state (ON display). This period is referred to as a reset period. After the reset period, the row electrodes and the column electrodes are driven so as to apply the voltage corresponding to the display data. This period is referred to as a display writing period.

【００１６】リセット期間中、一方の液晶セルの各列電
極には、図１８（ｂ）に示すように電圧Ｖ_０，Ｖ_５を交
互に印加する。他方の液晶セルの各列電極には、図１８
（ｄ）に示すように電圧Ｖ_０’，Ｖ_５’を交互に印加す
る。リセット期間中、一方の液晶セルで、各列電極の電
位を低い方の電位Ｖ_０に設定するときには、他方の液晶
セルにおける列電極の電位も低い方の電位Ｖ_０’に設定
する。一方の液晶セルで、各列電極の電位を高い方の電
位Ｖ_５に設定するときには、他の液晶セルの列電極も高
い方の電位Ｖ_５’に設定する。リセット期間では、各液
晶セルの選択行の画素に、それぞれ電圧Ｖ_５−Ｖ_０、電
圧Ｖ_５’−Ｖ_０’を印加してメモリ性液晶を順次プレナ
ーに移行させ、オン表示とする。リセット期間中、選択
されていない行の画素のメモリ性液晶には、電圧Ｖ_５−
Ｖ_４，Ｖ_１−Ｖ_０あるいは電圧Ｖ _５’−Ｖ_４’，Ｖ_１’
−Ｖ_０’が印加されるが、表示状態は変化しない。During the reset period, each column voltage of one liquid crystal cell is
As shown in FIG. 18 (b), the voltage V₀, V₅Exchange
Apply to each other. Each column electrode of the other liquid crystal cell has a structure shown in FIG.
As shown in (d), the voltage V₀’, V₅’Is applied alternately
It During the reset period, one of the liquid crystal cells has a voltage on each column electrode.
Lower potential V₀When setting to
The potential of the column electrode in the cell is also the lower potential V₀Set to ’
To do. In one liquid crystal cell, set the potential of each column electrode to the higher voltage.
Rank V₅When set to, the column electrodes of other liquid crystal cells are
One potential V₅’ During the reset period, each liquid
The voltage V is applied to the pixels in the selected row of the crystal cells, respectively.₅-V₀, Electric
Pressure V₅’-V₀Is applied to sequentially plan the memory liquid crystal.
, And turn it on. Select during reset period
The voltage of V₅−
V_Four, V₁-V₀Or voltage V ₅’-V_Four’, V₁’
-V₀'Is applied but the display state does not change.

【００１７】表示書き込み期間では、一方の液晶セルの
各列電極には、選択した行の表示データに応じて、
Ｖ_０，Ｖ_５，Ｖ_２，Ｖ_３のいずれかの電位を設定する。
他方の液晶セルの列電極にも、同様にＶ_０’，Ｖ_５’，
Ｖ_２’，Ｖ_３’のいずれかの電位を設定する。この結
果、所望の表示が書き込まれる。During the display writing period, each column electrode of one of the liquid crystal cells is supplied with data corresponding to the display data of the selected row.
The potential of any one of V ₀ , V ₅ , V ₂ , and V ₃ is set.
Similarly, for the column electrodes of the other liquid crystal cell, V ₀ ′, V ₅ ′,
_{V 2} ', V _3' to set any of the potential of. As a result, the desired display is written.

【００１８】なお、行電極のように、個々の電極が順次
選択されていく電極を走査電極あるいはコモン電極とい
う。また、列電極のように、順次選択されていく電極と
対をなして、選択行等における表示データに応じた電位
が設定される電極を信号電極あるいはセグメント電極と
いう。An electrode in which individual electrodes are sequentially selected, like a row electrode, is called a scanning electrode or a common electrode. An electrode, such as a column electrode, which is paired with an electrode that is sequentially selected and whose potential is set according to display data in a selected row or the like is called a signal electrode or a segment electrode.

【００１９】[0019]

【発明が解決しようとする課題】ｐ＝λ／ｎであるの
で、各液晶セルにおける選択反射波長や平均屈折率が異
なれば各層のピッチも異なっていた。そして、ピッチが
異なると、メモリ性液晶をプレナー状態に移行させるた
めの電圧Ｖ_ｔｈも変化する。そのため、液晶セルを積層
する場合には、各液晶セルに電源回路がそれぞれ設けら
れていた。図１９は、従来の液晶表示装置の構成を示す
模式図である。積層された液晶セル１０１_ａ〜１０１_ｃ
には、それぞれドライバ１０２_ａ〜１０２_ｃが接続され
る。そして、各電源回路１０３_ａ〜１０３_ｃは、各ドラ
イバ１０２_ａ〜１０２_ｃに必要な電圧を供給する。な
お、背面側の液晶セル１０３_ｃには、光吸収体１０４が
設けられる。Since p = λ / n, the pitch of each layer is different if the selective reflection wavelength or the average refractive index in each liquid crystal cell is different. Then, if the pitch is different, the voltage _Vth for shifting the liquid crystal with memory effect to the planar state also changes. Therefore, when the liquid crystal cells are stacked, each liquid crystal cell is provided with a power supply circuit. FIG. 19 is a schematic diagram showing a configuration of a conventional liquid crystal display device. Stacked liquid crystal cells ₁₀₁ a to 101 _c
In it is connected a driver ₁₀₂ a to 102 _c, respectively. Then, the power supply circuits ₁₀₃ a 10 @ 2 to 10 @ 3 _c supplies a voltage required for each driver ₁₀₂ a to 102 _c. Note that the liquid crystal cell 103 _c of the rear side, the light absorber 104 is provided.

【００２０】複数の液晶セルの各層毎では、異なる電源
回路を用いて、プレナー状態に移行させるための電圧Ｖ
_ｔｈとしてそれぞれ異なる電圧を印加していた。しか
し、電源回路を複数設けるのではなく、一つの電源回路
で各層のドライバに電圧を供給できることが望ましい。In each layer of the plurality of liquid crystal cells, different power supply circuits are used, and the voltage V for shifting to the planar state is used.
Different voltages were applied as _th . However, it is desirable that one power supply circuit can supply a voltage to the driver of each layer instead of providing a plurality of power supply circuits.

【００２１】また、二つの液晶セルが積層され、一つの
液晶セルでは電圧Ｖ_ａでメモリ性液晶をプレナー状態に
移行させれば最良のコントラストが得られるとする。同
様に、他方の液晶セルでは電圧Ｖ_ｂでプレナー状態に移
行させれば最良のコントラストが得られるとする。電圧
Ｖ_ａが、Ｖ_ｂの動作許容電圧の範囲内にあれば、両方の
液晶セルを一つの電圧Ｖ_ａで駆動することができる。こ
こで、動作許容電圧について説明する。プレナー状態に
移行するためにＶ_ｂから少しずれた電圧を印加しても良
好なコントラスト比の表示を維持できる。電圧Ｖ_ｂを中
心にして、良好なコントラスト比の表示を維持できる電
圧の幅を電圧Ｖ_ｂの動作許容電圧という。Further, the two liquid crystal cells are laminated, in one liquid crystal cell and the best contrast is obtained if caused to migrate memory-type liquid crystal in the planar state at the voltage V _a. Similarly, in the other liquid crystal cell, the best contrast can be obtained by shifting to the planar state with the voltage _Vb . If the voltage V _a is within the operation allowable voltage range of V _b , both liquid crystal cells can be driven by one voltage V _a . Here, the operation allowable voltage will be described. Be applied to slightly offset voltage from V _b to shift to the planar state can be maintained display of good contrast ratio. Around the voltage V _b, that allowable operating voltage of width voltage V _b of the voltage capable of maintaining a display of good contrast ratio.

【００２２】このように、一方の電圧が、他方の電圧を
中心とする動作許容電圧の範囲内にあれば、電源回路を
共通化して良好なコントラスト比の表示を維持できる。
しかし、ある液晶セルの選択反射波長の逆数が、他の液
晶セルの選択反射波長の逆数の０．９倍以下であった
り、１．１倍以上となると、各層において最良のコント
ラスト比の表示を得るための電圧が大きく異なり、電源
回路を共通化できなかった。As described above, if one voltage is within the range of the operation allowable voltage centered on the other voltage, the power supply circuit can be shared and the display with a good contrast ratio can be maintained.
However, when the reciprocal of the selective reflection wavelength of a liquid crystal cell is 0.9 times or less or 1.1 times or more the reciprocal of the selective reflection wavelength of another liquid crystal cell, the display of the best contrast ratio in each layer is performed. The voltage used to obtain the voltage was so different that the power supply circuit could not be shared.

【００２３】また、一つの電源回路で各層のドライバに
電圧を供給できることが望ましいが、電源回路を共通化
する場合には、電源回路にできるだけ負荷がかからない
ようにすることが望ましい。なお、電源回路は、供給さ
れる電圧を分圧する抵抗部と、分圧した電圧が入力され
る複数の演算増幅器（以下、オペアンプと記す。）との
組み合わせを一組のみ備えるものを一つと数える。Further, it is desirable that one power supply circuit can supply a voltage to the drivers in each layer, but when the power supply circuits are commonly used, it is desirable that the power supply circuits are loaded as little as possible. Note that the power supply circuit includes only one set of a combination of a resistance portion for dividing the supplied voltage and a plurality of operational amplifiers (hereinafter referred to as operational amplifiers) to which the divided voltage is input, as one. .

【００２４】本発明は、積層した各液晶セルのメモリ性
液晶に対して、一つの電源回路で共通の電圧を印加して
表示を書き込むことができる液晶表示装置を提供するこ
とを目的とする。また、一つの電源回路で各層のドライ
バに電圧を供給する際、電源回路に大きな負荷がかから
ないようにする液晶表示装置の駆動方法を提供すること
を目的とする。It is an object of the present invention to provide a liquid crystal display device capable of writing a display by applying a common voltage to a memory liquid crystal of each laminated liquid crystal cell with a single power supply circuit. Another object of the present invention is to provide a driving method of a liquid crystal display device, which prevents a large load from being applied to the power supply circuit when a voltage is supplied to the driver of each layer by one power supply circuit.

【００２５】[0025]

【課題を解決するための手段】本発明の態様１は、複数
の走査電極と複数の信号電極との間に、少なくともプレ
ナー状態を呈するカイラルネマチック液晶が備えられた
液晶セルが複数積層された液晶表示装置であって、ある
液晶セルの選択反射波長の逆数が、他の液晶セルの選択
反射波長の逆数の０．９倍以下または１．１倍以上とな
るように設けられ、各液晶セルのセルギャップと選択反
射波長とが所定の関係を有していることを特徴とする液
晶表示装置を提供する。A first aspect of the present invention is a liquid crystal in which a plurality of liquid crystal cells including at least a chiral nematic liquid crystal exhibiting a planar state are stacked between a plurality of scan electrodes and a plurality of signal electrodes. The display device is provided such that the reciprocal of the selective reflection wavelength of a liquid crystal cell is 0.9 times or less or 1.1 times or more of the reciprocal of the selective reflection wavelength of another liquid crystal cell. Provided is a liquid crystal display device characterized in that a cell gap and a selective reflection wavelength have a predetermined relationship.

【００２６】本発明の態様２は、各液晶セルのセルギャ
ップをｄ、各液晶セルの選択反射波長をλ、各液晶セル
のメモリ性液晶の平均屈折率をｎとし、各液晶セルのｎ
ｄ／λの最大値をＡ、各液晶セルのｎｄ／λの最小値を
Ｂとしたときに、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦
０．１５を満足する液晶表示装置を提供する。In the second aspect of the present invention, the cell gap of each liquid crystal cell is d, the selective reflection wavelength of each liquid crystal cell is λ, the average refractive index of the memory liquid crystal of each liquid crystal cell is n, and n of each liquid crystal cell is
When the maximum value of d / λ is A and the minimum value of nd / λ of each liquid crystal cell is B, (A−B) / ((A + B) / 2) ≦
A liquid crystal display device satisfying 0.15 is provided.

【００２７】本発明の態様３は、（Ａ−Ｂ）／（（Ａ＋
Ｂ）／２）≦０．１を満足する液晶表示装置を提供す
る。Aspect 3 of the present invention is (AB) / ((A +
A liquid crystal display device satisfying B) / 2) ≦ 0.1 is provided.

【００２８】本発明の態様４は、一の液晶セルは、オン
表示またはオフ表示とするための電圧をメモリ性液晶に
印加するときに、信号電極の電位と選択した走査電極の
電位の高低関係を逆転させながら電圧を印加し、他の液
晶セルのうちの少なくとも一つの液晶セルは、一の液晶
セルの選択した走査電極の電位が一の液晶セルの信号電
極の電位よりも高く設定されたときには、信号電極の電
位を選択した走査電極の電位よりも高く設定し、一の液
晶セルの信号電極の電位が一の液晶セルの選択した走査
電極の電位よりも高く設定されたときには、選択した走
査電極の電位を信号電極の電位よりも高く設定する液晶
表示装置を提供する。そのような構成によれば、一の液
晶セルと、少なくとも一つの他の液晶セルにおいて、走
査電極に同時に高い電位が設定されたり、信号電極に同
時に高い電位が設定されることがなくなる。その結果、
各層の走査電極に同時に流れる電流や各層の信号電極に
同時に流れる電流を減少させることができる。According to a fourth aspect of the present invention, in one liquid crystal cell, when a voltage for performing on-display or off-display is applied to the memory liquid crystal, the potential relationship between the signal electrode potential and the selected scan electrode potential is high or low. The voltage is applied while reversing the voltage, and the potential of the selected scanning electrode of one liquid crystal cell is set higher than the potential of the signal electrode of the one liquid crystal cell in at least one of the other liquid crystal cells. Sometimes, the potential of the signal electrode is set higher than that of the selected scan electrode, and when the potential of the signal electrode of one liquid crystal cell is set to be higher than the potential of the selected scan electrode of one liquid crystal cell, it is selected. Provided is a liquid crystal display device in which the potential of a scanning electrode is set higher than the potential of a signal electrode. According to such a configuration, in one liquid crystal cell and at least one other liquid crystal cell, a high potential is not simultaneously set to the scanning electrodes and a high potential is not simultaneously set to the signal electrodes. as a result,
It is possible to reduce the current that simultaneously flows through the scan electrodes of each layer and the current that simultaneously flows through the signal electrodes of each layer.

【００２９】本発明の態様５は、各液晶セルのメモリ性
液晶の平均屈折率が同一である液晶表示装置を提供す
る。Aspect 5 of the present invention provides a liquid crystal display device in which the liquid crystal cells have the same average refractive index of the memory liquid crystals.

【００３０】本発明の態様６は、各液晶セルのドライバ
が共通の電源回路から電源が供給されてなる液晶表示装
置を提供する。Aspect 6 of the present invention provides a liquid crystal display device in which the driver of each liquid crystal cell is supplied with power from a common power supply circuit.

【００３１】本発明の態様７は、複数の走査電極と複数
の信号電極との間に、少なくとも二つの安定状態を呈す
るメモリ性液晶が備えられた液晶セルが複数積層された
液晶表示装置の駆動方法であって、供給される電圧を分
圧する抵抗部と、分圧した電圧が入力される複数の演算
増幅器との組み合わせを一組のみ備える一つの電源回路
を用いて、各液晶セルが備えるメモリ性液晶にオン表示
またはオフ表示とするための電圧を印加する第一の段階
と、各液晶セルが備えるメモリ性液晶に表示データに対
応する電圧を印加する第二の段階とを含み、第一の段階
では、一の液晶セルは、信号電極の電位と選択した走査
電極の電位の高低関係を逆転させながらメモリ性液晶に
電圧を印加し、他の液晶セルのうちの少なくとも一つの
液晶セルは、一の液晶セルが一の液晶セルの選択した走
査電極の電位を一の液晶セルの信号電極よりも高く設定
したときには、信号電極の電位を選択した走査電極の電
位よりも高く設定してメモリ性液晶に電圧を印加し、一
の液晶セルが一の液晶セルの信号電極の電位を一の液晶
セルの選択した走査電極よりも高く設定したときには、
選択した走査電極の電位を信号電極の電位よりも高く設
定してメモリ性液晶に電圧を印加することを特徴とする
液晶表示装置の駆動方法を提供する。A seventh aspect of the present invention is for driving a liquid crystal display device in which a plurality of liquid crystal cells, each of which has at least two memory-state liquid crystals exhibiting a stable state, are stacked between a plurality of scanning electrodes and a plurality of signal electrodes. A memory provided in each liquid crystal cell using a single power supply circuit that includes only one set of a combination of a resistance unit that divides a voltage that is supplied and a plurality of operational amplifiers that input the divided voltage. A first step of applying a voltage for performing on-display or off-display to the liquid crystalline liquid crystal, and a second step of applying a voltage corresponding to display data to the memory liquid crystal included in each liquid crystal cell, In the stage of 1, the voltage of one liquid crystal cell is applied to the memory liquid crystal while reversing the level relation between the potential of the signal electrode and the potential of the selected scan electrode, and at least one of the other liquid crystal cells is , Ichino When the potential of the selected scanning electrode of the liquid crystal cell having one crystal cell is set higher than that of the signal electrode of the one liquid crystal cell, the potential of the signal electrode is set to be higher than the potential of the selected scanning electrode to obtain the memory liquid crystal. When a voltage is applied and the potential of the signal electrode of one liquid crystal cell is set higher than the selected scanning electrode of the one liquid crystal cell,
Provided is a method for driving a liquid crystal display device, characterized in that the potential of a selected scanning electrode is set higher than the potential of a signal electrode and a voltage is applied to a liquid crystal having a memory effect.

【００３２】本発明の態様８は、第一の段階および第二
の段階で、一の液晶セルは、選択した走査電極に第一の
電位または第二の電位を設定し、選択していない走査電
極に第三の電位または第四の電位を設定し、他の液晶セ
ルのうちの少なくとも一つの液晶セルは、一の液晶セル
が一の液晶セルの選択した走査電極に第一の電位を設定
したときには、選択した走査電極に第二の電位を設定
し、一の液晶セルが一の液晶セルの選択した走査電極に
第二の電位が設定したときには、選択した走査電極に第
一の電位を設定し、一の液晶セルが一の液晶セルの選択
していない走査電極に第三の電位を設定したときには、
選択していない走査電極に第四の電位を設定し、一の液
晶セルが一の液晶セルの選択していない走査電極に第四
の電位を設定したときには、選択していない走査電極に
第三の電位を設定する液晶表示装置の駆動方法を提供す
る。According to an eighth aspect of the present invention, in the first stage and the second stage, one liquid crystal cell sets the first potential or the second potential to the selected scanning electrode and performs scanning not selected. A third electric potential or a fourth electric potential is set to the electrode, and at least one liquid crystal cell of the other liquid crystal cells is set to the first electric potential at the scanning electrode selected by the one liquid crystal cell. Then, the second potential is set to the selected scan electrode, and when one liquid crystal cell is set to the second potential to the selected scan electrode of the one liquid crystal cell, the first potential is set to the selected scan electrode. When one liquid crystal cell is set and the third potential is set to the unselected scanning electrodes of the one liquid crystal cell,
When the fourth potential is set to the unselected scan electrodes and the one liquid crystal cell is set to the fourth potential to the unselected scan electrodes of the one liquid crystal cell, the third potential is set to the unselected scan electrodes. Provided is a method for driving a liquid crystal display device, which sets the potential of the.

【００３３】[0033]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の液晶表示装置に
おいて積層される液晶セルの模式的断面図を示す。図１
に示す液晶セルは、ガラス基板１_Ａ、１_Ｂ、電極２_Ａ、
２_Ｂ、薄膜３ _Ａ、３_Ｂ、液晶組成物（メモリ性液晶）４
が配置され、フォーカルコニック状態とプレナー状態を
安定に表示する液晶セルである。電極２_Ａ、２_Ｂの一方
は行電極（走査電極）であり、他方は列電極（信号電
極）である。以下の説明では、電極２_Ａが列電極であ
り、電極２_Ｂが行電極であるとする。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described with reference to the drawings.
Will be described with reference to. FIG. 1 shows a liquid crystal display device of the present invention.
The schematic cross-sectional view of the liquid crystal cell laminated | stacked in FIG. Figure 1
The liquid crystal cell shown in FIG._A1_B, Electrode 2_A,
Two_B, Thin film 3 _AThree_B, Liquid crystal composition (memory type liquid crystal) 4
Are placed in the focal conic state and the planar state.
It is a liquid crystal cell that displays stably. Electrode 2_ATwo_BOne side
Is a row electrode (scan electrode), and the other is a column electrode (signal electrode).
Pole). In the following description, the electrode 2_AIs the column electrode
Electrode 2_BIs a row electrode.

【００３４】薄膜３_Ａ、３_Ｂには、ポリイミドのような
高分子が用いられるが、シリカなどの無機薄膜を形成し
てもよい。しかし、メモリ性液晶に接する薄膜の表面を
ラビング処理すると、薄膜の種類によってはメモリ性液
晶のフォーカルコニック状態の安定性が失われてしまう
ことがある。よって、ラビング無しの薄膜を設けるか、
または、電極と液晶組成物が直接接するように設ける。 _A polymer such as polyimide is used for the thin films 3 _A and 3 _B , but an inorganic thin film such as silica may be formed. However, if the surface of the thin film in contact with the liquid crystal with memory properties is rubbed, the stability of the focal conic state of the liquid crystal with memory properties may be lost depending on the type of thin film. Therefore, provide a thin film without rubbing,
Alternatively, the electrode and the liquid crystal composition are provided so as to be in direct contact with each other.

【００３５】電極２_Ａ、２_Ｂは、それぞれドライバ（列
ドライバおよび行ドライバ）に接続され、ドライバによ
って電位が設定される。その結果、メモリ性液晶４に電
圧が印加され、メモリ性液晶４は印加電圧に応じてプレ
ナー状態またはフォーカルコニック状態に移行する。以
下、プレナー状態の表示をオン表示、フォーカルコニッ
ク状態の表示をオフ表示とする。The electrodes 2 _A and 2 _B are respectively connected to drivers (column driver and row driver), and the potential is set by the drivers. As a result, a voltage is applied to the memory liquid crystal 4, and the memory liquid crystal 4 shifts to the planar state or the focal conic state according to the applied voltage. Hereinafter, the display of the planar state is turned on and the display of the focal conic state is turned off.

【００３６】表示の態様は、セグメント表示などの非フ
ルドットマトリクス表示でも、ドットマトリクス表示で
もよい。基板は、ガラス基板でも樹脂基板でもよく、ま
た、ガラス基板と樹脂基板の組み合わせでもよい。The display mode may be non-full dot matrix display such as segment display or dot matrix display. The substrate may be a glass substrate or a resin substrate, or a combination of a glass substrate and a resin substrate.

【００３７】図２は、本発明の液晶表示装置の模式的断
面図である。液晶表示装置は、積層された液晶セル１１
_ａ〜１１_ｃを備え、背面側の液晶セル１１_ｃの裏面に
は、黒色の光吸収体１４を備える。光吸収体１４は、液
晶セル１１_ｃの内面に設けてもよく、または、液晶セル
１１_ｃの背面側の基板として光吸収機能を有するものを
用いてもよい。図２では、３つの液晶セルが積層された
場合を示したが、液晶セルの数は３つに限定されない。
例えば、二つの液晶セルが積層されていてもよい。FIG. 2 is a schematic sectional view of the liquid crystal display device of the present invention. The liquid crystal display device includes a stacked liquid crystal cell 11
_{a to} 11 _c, and a black light absorber 14 is provided on the back surface of the liquid crystal cell 11 _{c on} the back surface side. Light absorber 14 may be provided on the inner surface of the liquid crystal cell 11 _c, or may be used those having a light absorption function as a back side of the substrate of the liquid crystal cell 11 _c. Although FIG. 2 shows the case where three liquid crystal cells are stacked, the number of liquid crystal cells is not limited to three.
For example, two liquid crystal cells may be laminated.

【００３８】各液晶セル１１_ａ〜１１_ｃに配置される電
極２_Ａ、２_Ｂには、それぞれドライバ１２_ａ〜１２_ｃが
接続され、各液晶セル１１_ａ〜１１_ｃは、このドライバ
によって駆動される。また、液晶表示装置は、一つの電
源回路１３を備え、電源回路１３は、各ドライバ１１_ａ
〜１１_ｃに必要な電圧を供給する。[0038] The electrodes ₂ A, _{2 B} are arranged in the liquid crystal cells ₁₁ a to 11 _c are connected to the driver ₁₂ a to 12 _c, respectively, each liquid crystal cell ₁₁ a to 11 _c is driven by the driver It In addition, the liquid crystal display device includes one power supply circuit 13, and the power supply circuit 13 includes each driver 11 _a.
Supply the required voltage to ~ 11 _c .

【００３９】各液晶セル１１_ａ〜１１_ｃに配置される各
メモリ性液晶４の選択反射波長は、それぞれ異なる。液
晶セル１１_ａ〜１１_ｃのうちの一層に配置されたメモリ
性液晶４の選択反射波長の逆数は、他層に配置されたメ
モリ性液晶の選択反射波長の逆数の０．９倍以下または
１．１倍以上であるものとする。例えば、各層は、選択
反射によってそれぞれ赤、緑、青を呈するものとする。
また、各液晶セル１１ _ａ〜１１_ｃに配置される各メモリ
性液晶４の平均屈折率は同一であっても、異なっていて
もよい。Each liquid crystal cell 11_a~ 11_cPlaced in each
The selective reflection wavelengths of the memory-type liquid crystal 4 are different from each other. liquid
Crystal cell 11_a~ 11_cMemory located in one of the
The reciprocal of the selective reflection wavelength of the organic liquid crystal 4 is the reciprocal of the selective reflection wavelength.
0.9 times or less of the reciprocal of the selective reflection wavelength of the liquid crystal
It is 1.1 times or more. For example, each layer can be selected
By reflection, it shall show red, green, and blue, respectively.
In addition, each liquid crystal cell 11 _a~ 11_cEach memory located in
Liquid crystals 4 have the same average refractive index but different
Good.

【００４０】また、各液晶セル１１_ａ〜１１_ｃのセルギ
ャップは、各液晶セルのセルギャップをｄ、各液晶セル
の選択反射波長をλ、各液晶セルのメモリ性液晶の平均
屈折率をｎとし、各液晶セルのｎｄ／λの最大値をＡ、
各液晶セルのｎｄ／λの最小値をＢとしたときに、（Ａ
−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１５を満足するよう
に、定める。特に、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦
０．１を満足するように定めることが好ましい。Further, the cell gap of the liquid crystal cells 11 _a to 11 _c is a cell gap of the liquid crystal cell d, the selective reflection wavelength of the liquid crystal cell lambda, the memory of the average refractive index of the liquid crystal of each liquid crystal cell n And the maximum value of nd / λ of each liquid crystal cell is A,
When the minimum value of nd / λ of each liquid crystal cell is B, (A
−B) / ((A + B) / 2) ≦ 0.15 is set. In particular, (A−B) / ((A + B) / 2) ≦
It is preferable to set it so as to satisfy 0.1.

【００４１】例えば、各液晶セル１１_ａ〜１１_ｃに配置
されるメモリ性液晶の選択反射波長がそれぞれλ_ａ，λ
_ｂ，λ_ｃであり、平均屈折率がそれぞれｎ_ａ，ｎ_ｂ，ｎ
_ｃであるとする。また、各液晶セル１１_ａ〜１１_ｃのセ
ルギャップを、それぞれｄ_ａ，ｄ_ｂ，ｄ_ｃとする。この
とき、ｎ_ａｄ_ａ／λ_ａ、ｎ_ｂｄ_ｂ／λ_ｂ、ｎ_ｃｄ_ｃ／λ
_ｃの中の最大値Ａと最小値Ｂによって、（Ａ−Ｂ）／
（（Ａ＋Ｂ）／２）≦０．１５が満たされるように各セ
ルギャップｄ_ａ，ｄ_ｂ，ｄ_ｃを定める。[0041] For example, the liquid crystal cells ₁₁ a to 11 selective reflection wavelength of the memory-type liquid crystal disposed in _c respectively lambda _a, lambda
_b , λ _c , and the average refractive indices are n _a , n _b , and n, respectively.
_{Let c} . Further, a cell gap of each liquid crystal cell ₁₁ a to 11 _c, respectively, and _{d a, d b, d c} . At this time, n _a d _a / λ _a , n _b d _b / λ _b , n _c d _c / λ
Depending on the maximum value A and the minimum value B in _c , (AB) /
The cell gaps d _a , d _b and d _c are determined so that ((A + B) / 2) ≦ 0.15 is satisfied.

【００４２】この条件を満たすように各層のセルギャッ
プを定めれば、共通の電圧で複数の液晶セルの各層のメ
モリ性液晶をプレナー状態に移行させることができ、従
来のように複数の電源回路を設ける必要がなくなる。If the cell gaps of the respective layers are determined so as to satisfy this condition, the memory-type liquid crystals of the respective layers of the plurality of liquid crystal cells can be shifted to the planar state by a common voltage. It becomes unnecessary to provide.

【００４３】一つの液晶セルのセルギャップｄ、その液
晶セルに配置されたメモリ性液晶のピッチｐ、およびそ
のメモリ性液晶をプレナー状態に移行させるための電圧
Ｖ_{ｔ ｈ}の間には、ｄ／ｐ∝Ｖ_ｔｈという関係が成立す
る。また、既に述べたように、ｐ＝λ／ｎであるので、
ｎｄ／λ∝Ｖ_ｔｈという関係が成り立つ。したがって、
各層におけるｎｄ／λの差が小さくなるように定めれ
ば、各層のメモリ性液晶をプレナー状態にするための電
圧Ｖ_ｔｈの差も小さくなり、共通の電圧で各層のメモリ
性液晶をプレナー状態に移行させることができるように
なる。The cell gap d of one of the liquid crystal cell, between the pitch p of the arranged memory-type liquid crystal in the liquid crystal cell, and the voltage V _{t h} for shifting the memory-type liquid crystal in the planar state, d / The relationship of p∝V _th is established. Also, as already mentioned, since p = λ / n,
The relationship of nd / λ∝V _th is established. Therefore,
If the difference in nd / λ in each layer is set to be small, the difference in voltage V _th for setting the memory liquid crystal in each layer in the planar state is also small, and the memory liquid crystal in each layer is set in the planar state at a common voltage. It will be possible to transfer.

【００４４】上述した例において、ｎ_ａｄ_ａ／λ_ａ、ｎ
_ｂｄ_ｂ／λ_ｂ、ｎ_ｃｄ_ｃ／λ_ｃの大小関係が、図３に示
すようになっているとする。すなわち、ｎ_ａｄ_ａ／λ_ａ
が最大値Ａとなり、ｎ_ｃｄ_ｃ／λ_ｃが最小値Ｂになると
する。（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１５とい
う条件において”Ａ−Ｂ”は、この最大値と最小値の差
である。そして、”（Ａ＋Ｂ）／２”は、この最大値Ａ
と最小値Ｂの平均値である。したがって、（Ａ−Ｂ）／
（（Ａ＋Ｂ）／２）≦０．１５という条件は、各層にお
けるｎｄ／λの最大値と最小値の差が、最大値と最小値
の平均値の１５％以内になるということを示している。
この程度まで、各層におけるｎｄ／λの差を小さくすれ
ば、共通の電圧で各層のメモリ性液晶４をプレナー状態
に移行させることができる。In the above example, n _a d _a / λ _a , n
magnitude of _{b d b / λ b, n} c d c / λ c is a is as shown in FIG. That is, n _a d _a / λ _a
Is the maximum value A, and n _c d _c / λ _c is the minimum value B. Under the condition of (A−B) / ((A + B) / 2) ≦ 0.15, “A−B” is the difference between the maximum value and the minimum value. And "(A + B) / 2" is the maximum value A
And the average value of the minimum value B. Therefore, (AB) /
The condition of ((A + B) / 2) ≦ 0.15 indicates that the difference between the maximum value and the minimum value of nd / λ in each layer is within 15% of the average value of the maximum value and the minimum value. .
To this extent, if the difference in nd / λ in each layer is reduced, the memory liquid crystal 4 in each layer can be shifted to the planar state with a common voltage.

【００４５】（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１
という条件を満たすようにすれば、各層におけるｎｄ／
λの最大値と最小値の差は、最大値と最小値の平均値の
１０％以内になり、電圧を共通化するうえでさらに好ま
しい。(A-B) / ((A + B) / 2) ≤0.1
By satisfying the condition, nd / in each layer
The difference between the maximum value and the minimum value of λ is within 10% of the average value of the maximum value and the minimum value, which is more preferable in order to make the voltage common.

【００４６】図４は、動作許容電圧の説明図である。メ
モリ性液晶に電圧Ｖ_ｔｈを印加してプレナー状態に移行
させたときに最も良好なコントラストが得られるとす
る。このときの動作許容電圧は、図４に示すようにＶ
_ｔｈを中心とする、良好なコントラストを維持できる電
圧の幅である。この幅は、Ｖ_ｔｈの約２０％である。例
えば、最も良好なコントラストを得るために、プレナー
状態に移行させる液晶に印加すべき電圧が２０Ｖである
とする。この場合、約１８Ｖ〜約２２Ｖの電圧範囲で液
晶をプレナー状態に移行させたとしても、良好なコント
ラストを維持できる。FIG. 4 is an explanatory diagram of the operation allowable voltage. It is assumed that the best contrast can be obtained when the voltage V _th is applied to the liquid crystal having a memory effect to shift to the planar state. The operation allowable voltage at this time is V as shown in FIG.
It is a voltage width centered on _th and capable of maintaining a good contrast. This width is approximately 20% of V _th . For example, it is assumed that the voltage to be applied to the liquid crystal that is brought into the planar state is 20V in order to obtain the best contrast. In this case, good contrast can be maintained even if the liquid crystal is moved to the planar state in the voltage range of about 18V to about 22V.

【００４７】また、Ｖ_ｔｈを中心とする、Ｖ_ｔｈの１０
％の幅に収まる電圧でプレナー状態に移行させれば、よ
り良好なコントラスト比の表示を維持できる。In addition, V _th of 10 with V _th at the center
If the voltage shifts to the planar state with the voltage falling within the range of%, it is possible to maintain the display with a better contrast ratio.

【００４８】（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１
５という条件を満たすように各層のセルギャップを定め
れば、各層において、最も良好なコントラストを得るた
めに印加すべき電圧の差も小さくなる。その結果、共通
の電圧で各層のメモリ性液晶をプレナー状態に移行させ
るとしても、その共通の電圧は、各層における動作許容
電圧の範囲内に収まり、各層において良好なコントラス
ト比の表示を維持できる。また、（Ａ−Ｂ）／（（Ａ＋
Ｂ）／２）≦０．１という条件を満たすように各層のセ
ルギャップを定めれば、さらに良好なコントラストを維
持できる。(A−B) / ((A + B) / 2) ≦ 0.1
If the cell gap of each layer is determined so as to satisfy the condition of 5, the difference in the voltage to be applied to obtain the best contrast in each layer also becomes small. As a result, even if the memory-type liquid crystal of each layer is moved to the planar state with a common voltage, the common voltage falls within the operation allowable voltage range of each layer, and a good contrast ratio display can be maintained in each layer. Also, (A−B) / ((A +
If the cell gap of each layer is determined so as to satisfy the condition of B) / 2) ≦ 0.1, a better contrast can be maintained.

【００４９】二つの液晶セルが積層され、一つの液晶セ
ルでは電圧Ｖ_ａでメモリ性液晶をプレナー状態に移行さ
せれば最良のコントラストが得られ、他方の液晶セルで
は電圧Ｖ_ｂでプレナー状態に移行させれば最良のコント
ラストが得られるとする。上述のように、動作許容電圧
は、最良のコントラストが得られるときの電圧を中心と
する約２０％の幅の電圧である。したがって、電圧Ｖ_ａ
を中心とするＶ_ａの２０％の幅と、電圧Ｖ_ｂを中心とす
るＶ_ｂの２０％の幅が十分に重なっていれば、その重な
っている範囲の電圧を共通電圧として使用することによ
って、双方の液晶セルで良好なコントラストが得られ
る。The two liquid crystal cells are laminated, if in one of the liquid crystal cell caused to migrate memory-type liquid crystal at a voltage V _a in planar state best contrast is obtained, the planar state at the voltage V _b at the other liquid crystal cell It is assumed that the best contrast can be obtained by shifting. As described above, the operation allowable voltage is a voltage having a width of about 20% centered on the voltage at which the best contrast is obtained. Therefore, the voltage V _a
And 20% of the width of the V _a centered and if 20% of the width of the V _b around the voltage V _b is long overlap fully, by using a voltage in the range that overlaps the common voltage Good contrast is obtained in both liquid crystal cells.

【００５０】図５は、電圧Ｖ_ａを中心とする動作許容電
圧と電圧Ｖ_ｂを中心とする動作許容電圧の重なりを示す
説明図である。図５に示す幅５０は、電圧Ｖ_ａを中心と
する動作許容電圧の１／２の幅を示す。幅５０の範囲の
電圧は、０．１・Ｖ_ａである。同様に、幅５１は、電圧
Ｖ_ｂを中心とする動作許容電圧の１／２の幅を示す。幅
５１の範囲の電圧は、０．１・Ｖ_ｂである。また、幅５
２は、幅５０と幅５１が重なる範囲である。幅５２の範
囲の電圧は、幅５０，５１の和から、電圧Ｖ_ａ，Ｖ_ｂの
差を差し引くことによって求められる。したがって、幅
５２の範囲の電圧は、（０．１・Ｖ_ａ＋０．１・Ｖ_ｂ）
−（Ｖ_ａ−Ｖ_ｂ）と表される。すなわち、０．１・（Ｖ
_ａ＋Ｖ_ｂ）−（Ｖ_ａ−Ｖ_ｂ）と表される。FIG. 5 is an explanatory diagram showing the overlap between the operation allowance voltage centered on the voltage V _a and the operation allowance voltage centered on the voltage V _b . The width 50 shown in FIG. 5 indicates a width of 1/2 of the operation allowable voltage centered on the voltage V _a . The voltage in the range of the width 50 is 0.1 · V _a . Similarly, the width 51 indicates a half of the operation allowable voltage centered on the voltage V _b . The voltage in the range of the width 51 is 0.1 · V _b . Also, width 5
2 is a range in which the width 50 and the width 51 overlap. The voltage in the range of the width 52 is obtained by subtracting the difference between the voltages V _a and V _b from the sum of the widths 50 and 51. Therefore, the voltage in the range of the width 52 is (0.1 · V _a + 0.1 · V _b ).
- represented as _(V a -V _b). That is, 0.1 · (V
_a + _V b) - represented as _(V a -V _b).

【００５１】０．１・（Ｖ_ａ＋Ｖ_ｂ）−（Ｖ_ａ−Ｖ_ｂ）
≧０であれば、動作許容電圧が重なることになる。しか
し、幅５２が狭いと、二つの液晶セルで良好なコントラ
ストが得られない。良好なコントラストが得られるの
は、電圧Ｖ_ａ，Ｖ_ｂの平均値に対する幅５２の割合が５
％以上の場合であった。この条件を式に表すと、以下の
様になる。0.1 · (V _a + V _b ) − (V _a −V _b ).
If ≧ 0, the operation allowable voltages will overlap. However, if the width 52 is narrow, good contrast cannot be obtained between the two liquid crystal cells. Good contrast is obtained when the ratio of the width 52 to the average value of the voltages V _a and V _b is 5.
% Or more. This condition is expressed in the following formula.

【００５２】（０．１・（Ｖ_ａ＋Ｖ_ｂ）−（Ｖ_ａ−
Ｖ_ｂ））／（（Ｖ_ａ＋Ｖ_ｂ）／２）≧０．０５(0.1 · (V _a + V _b ) − (V _a −
V _b )) / ((V _a + V _b ) / 2) ≧ 0.05

【００５３】この式を整理すると、以下の式のようにな
る。When this equation is organized, it becomes the following equation.

【００５４】（Ｖ_ａ−Ｖ_ｂ）／（（Ｖ_ａ＋Ｖ_ｂ）／２）
≦０．１５[0054] _{(V a -V b) / (} (V a + V b) / 2)
≤0.15

【００５５】ｎｄ／λ∝Ｖ_ｔｈという関係が成り立つの
で、上記の式をＶ_ａに対応するＡ（ｎｄ／λの最大値）
と、Ｖ_ｂに対応するＢ（ｎｄ／λの最小値）で表せば、
（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１５という条件
が得られる。Since the relationship of nd / λ∝V _th is established, the above expression is A corresponding to V _a (maximum value of nd / λ)
And B (minimum value of nd / λ) corresponding to V _b ,
The condition of (A−B) / ((A + B) / 2) ≦ 0.15 is obtained.

【００５６】なお、各層における平均屈折率が同一であ
る場合には、各液晶セルのｄ／λの最大値をＡ、各液晶
セルのｄ／λの最小値をＢとして上記条件を満足するよ
うに、セルギャップを定めてもよい。When the average refractive index in each layer is the same, the maximum value of d / λ of each liquid crystal cell is A, and the minimum value of d / λ of each liquid crystal cell is B so that the above conditions are satisfied. Alternatively, the cell gap may be set.

【００５７】次に、各液晶セル１１_ａ〜１１_ｃの駆動方
法について説明する。各ドライバ１１_ａ〜１１_ｃによっ
て設定される各層の行電極２_Ｂおよび列電極２_Ａの電位
の種類は、予め定められる。各層の行電極２_Ｂおよび列
電極２_Ａには、０Ｖ、Ｖ_ｏｎ、Ｖ_ｏｆｆのいずれかの電
位が設定されるものとする。ここで、Ｖ_ｏｎは、メモリ
性液晶をオン表示にするための電圧（プレナー状態に移
行させるための電圧）であり、Ｖ_ｏｆｆは、メモリ性液
晶をオフ表示にするための電圧（フォーカルコニック状
態に移行させるための電圧）である。行電極２_Ｂおよび
列電極２_Ａには、０Ｖ、Ｖ_ｏｎ、Ｖ_ｏｆｆ以外の電位が
設定されてもよい。Next, it describes a method of driving the liquid crystal cells ₁₁ a to 11 _c. Type of potentials of the driver ₁₁ a to 11 layers, which is set by the _c row electrodes _{2 B} and the column electrodes _{2 A} is predetermined. It is assumed that the row electrode 2 _B and the column electrode 2 _A of each layer are set to a potential of 0 V, V _on , or V _off . Here, V _on is a voltage for turning on the liquid crystal with a memory effect (a voltage for shifting to a planar state), and V _off is a voltage for turning off the liquid crystal with a memory effect (focal conic state). Voltage for shifting to). _A potential other than 0 V, V _on , and V _off may be set to the row electrode 2 _B and the column electrode 2 _A.

【００５８】メモリ性液晶４をオン表示にする場合、選
択した行電極２_Ｂの電位を０Ｖ、列電極２_Ａの電位をＶ
_ｏｎとする設定と、選択した行電極２_Ｂの電位を
Ｖ_ｏｎ、列電極２_Ａの電位を０Ｖとする設定を交互に繰
り返す。同様にメモリ性液晶をオフ表示にする場合、選
択した行電極２_Ｂの電位を０Ｖ、列電極２_Ａの電位をＶ
_{ｏｆ ｆ}とする設定と、選択した行電極２_Ｂの電位をＶ
_ｏｆｆ、列電極２_Ａの電位を０Ｖとする設定を交互に繰
り返す。各ドライバ１２_ａ〜１２_ｃは、このように行電
極２_Ｂの電位と列電極２_Ａの電位の高低関係を逆転させ
ながら、オン表示にするための電圧Ｖ_ｏｎやオフ表示に
するための電圧Ｖ_ｏｆｆを印加する。When the liquid crystal with memory effect 4 is turned on, the potential of the selected row electrode 2 _B is 0 V and the potential of the column electrode 2 _A is V.
_The setting to _{turn on} and the setting to set the potential of the selected row electrode 2 _B to V _on and the potential of the column electrode 2 _A to 0 V are alternately repeated. Similarly, when the liquid crystal with a memory effect is turned off, the potential of the selected row electrode 2 _B is 0 V and the potential of the column electrode 2 _A is V.
_{of f} and the potential of the selected row electrode 2 _B is set to V
_The setting of turning _off and setting the potential of the column electrode 2 _A to 0 V is alternately repeated. Each of the drivers 12 _{a to} 12 _c reverses the level relation between the potential of the row electrode 2 _{B and} the potential of the column electrode 2 _A as described above, and the voltage V _on for turning on the display and the voltage for turning off the display. _Apply V _off .

【００５９】行電極２_Ｂの電位と列電極２_Ａの電位の高
低関係を逆転するタイミングは、例えば、全ての行電極
２_Ｂを選択して１回の走査を終了したときである。また
は、各行の選択時間内で、行電極２_Ｂの電位と列電極２
_Ａの電位の高低関係を逆転させながらメモリ性液晶４に
電圧を印加してもよい。The timing of reversing the level relationship between the potential of the row electrode 2 _{B and} the potential of the column electrode 2 _A is, for example, when all the row electrodes 2 _B are selected and one scan is completed. Or, within the selection time of each row, the potential of the row electrode 2 _B and the column electrode 2
_A voltage may be applied to the memory-type liquid crystal 4 while reversing the relationship of the potential of _A.

【００６０】各ドライバ１２_ａ〜１２_ｃのうちの一つ
（ここでは、ドライバ１２_ａとする。）が、行電極２_Ｂ
の電位を列電極２_Ａの電位よりも高く設定しているとき
には、他のドライバのうちの少なくとも一つ（ここで
は、ドライバ１２_ｂとする。）は、列電極２_Ａの電位を
行電極２_Ａの電位よりも高く設定する。ドライバ１２_ａ
が、列電極２_Ａの電位を行電極２_Ｂの電位よりも高く設
定しているときには、ドライバ１２は、行電極２_Ｂの電
位を列電極２_Ａの電位よりも高く設定する。[0060] One (Here, the driver 12 _a.) Of the driver ₁₂ a to 12 _c are the row electrodes _{2 B}
When the potential of the column electrode 2 _A is set higher than the potential of the column electrode 2 _A , at least one of the other drivers (here, the driver 12 _b ) sets the potential of the column electrode 2 _{A to} the row electrode 2 _{A. It} is set higher than the potential of _A. Driver _12a
But when they are set higher than the potential of the column electrodes 2 _A potential row electrodes 2 _B of the driver 12 is set higher than the potential of the row electrode 2 _B potential column electrodes 2 _A.

【００６１】図６は、液晶セル１１_ａおよび液晶セル１
１_ｂの列電極２_Ａと行電極２_Ｂに設定される電位の例を
示す。例えば、液晶セル１１_ａでは、選択された行電極
２_Ｂの電位が０Ｖで、列電極２_Ａの電位がＶ_ｏｎに設定
されたとする。すなわち、列電極の電位の方が高くなっ
ているとする。このとき、液晶セル１１_ｂでは、選択さ
れた行電極２_Ｂの電位を列電極２_Ａよりも高くなるよう
に設定する。例えば、オン表示にする場合、行電極２_Ｂ
の電位をＶ_ｏｎに設定し、列電極２_Ａの電位を０Ｖにす
る。液晶セル１１_ａにおいて、行電極２_Ｂと列電極２_Ａ
の電位の高低関係が逆転した場合には（例えば、行電極
がＶ_ｏｎ、列電極が０Ｖ。）、液晶セル１１_ｂにおいて
も電位の高低関係を逆転させる。ここでは、液晶セル１
１_ａのメモリ性液晶４に電圧Ｖ_ｏｎを印加する場合につ
いて説明したが、図６に示すように、液晶セル１１_ａの
メモリ性液晶４に電圧Ｖ_ｏｆｆを印加する場合でも、同
様である。FIG. 6 shows a liquid crystal cell _11a and a liquid crystal cell 1.
An example of potentials set in the column electrode 2 _A and the row electrode 2 _B of 1 _b is shown. For example, in the liquid crystal cell 11 _a , it is assumed that the potential of the selected row electrode 2 _B is set to 0 V and the potential of the column electrode 2 _A is set to V _on . That is, it is assumed that the potential of the column electrode is higher. At this time, in the liquid crystal cell 11 _b , the potential of the selected row electrode 2 _B is set to be higher than that of the column electrode 2 _A. For example, to turn on the display, the row electrode 2 _B
Is set to V _on, and the potential of the column electrode 2 _A is set to 0V. In the liquid crystal cell 11 _a , the row electrode 2 _B and the column electrode 2 _A
When the level relationship of the potential of 1 is reversed (for example, the row electrode is V _on and the column electrode is 0 V), the potential relationship of the liquid crystal cell 11 _b is also reversed. Here, the liquid crystal cell 1
The case of applying the voltage V _on to the memory liquid crystal 4 of 1 _a has been described, but the same applies to the case of applying the voltage V _off to the memory liquid crystal 4 of the liquid crystal cell 11 _a as shown in FIG. 6.

【００６２】なお、液晶セル１１_ａにおいて、行電極２
_Ｂよりも列電極２_Ａの電位が高い場合、液晶セル１１_ｃ
における行電極２_Ｂの電位は、列電極より高くても低く
てもよい。ただし、液晶セル１１_ａにおいて電位の高低
関係を逆転させるときに、液晶セル１１_ｃにおける電位
の高低関係も逆転させる。[0062] In the liquid crystal cell 11 _a, the row electrodes 2
_When the potential of the column electrode 2 _A is higher than that of _B , the liquid crystal cell 11 _c
The electric potential of the row electrode 2 _B in the line may be higher or lower than that of the column electrode. However, when reversing the high and low relationship of the potential in the liquid crystal cell 11 _a, a relationship among the potentials in the liquid crystal cell 11 _c also be reversed.

【００６３】このように一つの液晶セル１１_ａと他の液
晶セル１１_ｂとで、行電極２と列電極２_Ａの電位の高低
関係が逆になるようにする。このような構成によって、
一つの液晶セル１１_ａと他の液晶セル１１_ｂにおいて行
電極２_Ｂに同時に高い電位が設定されたり、列電極２_Ａ
に同時に高い電位が設定されなくなる。すなわち、液晶
セル１１_ａと液晶セル１１_ｂの両方の行電極にＶ_ｏｎ等
の高い電位が同時に設定されることがない。この結果、
同時に二つの層の行電極に多くの電流が流れることを防
止できる。同様に、同時に二つの層の列電極に多くの電
流が流れることを防止できる。In this way, one liquid crystal cell 11 _a and the other liquid crystal cell 11 _b are arranged so that the potential relationship between the row electrode 2 and the column electrode 2 _A is reversed. With this configuration,
One or set simultaneously higher potential to the row electrodes 2 _B in the liquid crystal cell 11 _a and the other liquid crystal cell 11 _b of the column electrodes 2 _A
At the same time, a high potential is not set. That is, high potentials such as V _on are not simultaneously set to the row electrodes of both the liquid crystal cell 11 _a and the liquid crystal cell 11 _b . As a result,
It is possible to prevent a large amount of current from flowing through the row electrodes of the two layers at the same time. Similarly, it is possible to prevent a large amount of current from flowing through the column electrodes of the two layers at the same time.

【００６４】[0064]

【実施例】［例１］２４０本の行電極を有する液晶セル
を二つ作成した。一方の液晶セルのセルギャップｄを
３．６μｍとし、もう一方の液晶セルのセルギャップｄ
を４．６μｍとした。そして、ｄ＝３．６μｍとした液
晶セルには、選択反射波長λ＝４９０ｎｍのメモリ性液
晶を注入した。このメモリ性液晶は、プレナー状態で青
を呈する。ｄ＝４．６μｍとした液晶セルには、λ＝６
２０ｎｍのメモリ性液晶を注入した。このメモリ性液晶
は、プレナー状態で橙を呈する。二つの液晶セルに注入
したメモリ性液晶の平均屈折率は同一である。EXAMPLE [Example 1] Two liquid crystal cells having 240 row electrodes were prepared. The cell gap d of one liquid crystal cell was set to 3.6 μm, and the cell gap d of the other liquid crystal cell was set.
Was 4.6 μm. Then, the liquid crystal cell with d = 3.6 μm was injected with the memory type liquid crystal having the selective reflection wavelength λ = 490 nm. This memory-type liquid crystal exhibits blue in the planar state. For a liquid crystal cell with d = 4.6 μm, λ = 6
A 20 nm memory liquid crystal was injected. This memory-type liquid crystal exhibits orange in the planar state. The average refractive index of the memory liquid crystal injected into the two liquid crystal cells is the same.

【００６５】作成した二つの液晶セルを積層した。そし
て、各層に対応するドライバ（行ドライバおよび列ドラ
イバ）を各層の電極に接続し、一つの電源回路を各ドラ
イバに接続した。また、Ｖ_ｒ＋Ｖ_ｃ＝１８Ｖ、Ｖ_ｒ／Ｒ
_ｃ＝７を満足するＶ_ｒ，Ｖ_ｃを定めた。そして、オン表
示とするための電圧をＶ_ｒ＋Ｖ_ｃ、オフ表示とするため
の電圧をＶ_ｒ−Ｖ_ｃとして液晶表示装置を駆動した。The two liquid crystal cells thus prepared were laminated. Then, the drivers (row driver and column driver) corresponding to each layer were connected to the electrodes of each layer, and one power supply circuit was connected to each driver. In addition, V _r + V _c = 18 V, V _r / R
V _r and V _c satisfying _c = 7 were defined. Then, the liquid crystal display device was driven with the voltage for turning on the display as V _r + V _c and the voltage for turning off the display as V _r −V _c .

【００６６】選択した行に位置するメモリ性液晶をオン
表示とするために、電圧１８Ｖを印加しながら、２回走
査を行った。この結果、画面全体がオン表示となった。
次に、表示を書き込むための走査を２回行った。この結
果、各層の各画素はオン表示またはオフ表示となり、所
望の表示が書き込まれた。なお、各行電極の選択時間は
２０ｍｓとし、５ｍｓ毎に各層の行電極の電位と列電極
の電位の高低関係を逆転させながら電圧を印加した。Scanning was performed twice while applying a voltage of 18 V in order to turn on the display of the memory type liquid crystal located in the selected row. As a result, the entire screen was turned on.
Next, scanning for writing a display was performed twice. As a result, each pixel in each layer is turned on or off and the desired display is written. The selection time of each row electrode was 20 ms, and the voltage was applied while reversing the level relationship between the potential of the row electrode and the potential of the column electrode in each layer every 5 ms.

【００６７】［比較例１］２４０本の行電極を有する液
晶セルを二つ作成した。どちらの液晶セルもセルギャッ
プを４μｍとした。一方の液晶セルには選択反射波長λ
＝４９０ｎｍのメモリ性液晶を注入し、もう一方の液晶
セルにはλ＝６２０ｎｍのメモリ性液晶を注入した。各
メモリ性液晶の平均屈折率は同一である。作成した二つ
の液晶セルを積層し、各層に対応するドライバを各層の
電極に接続した。また、各ドライバには、それぞれ異な
る電源回路を接続した。Comparative Example 1 Two liquid crystal cells having 240 row electrodes were prepared. The cell gap of both liquid crystal cells was 4 μm. One liquid crystal cell has a selective reflection wavelength λ
= 490 nm was injected into the liquid crystal, and the other liquid crystal cell was injected with λ = 620 nm into the liquid crystal. The average refractive index of each memory liquid crystal is the same. The two liquid crystal cells thus prepared were stacked, and the driver corresponding to each layer was connected to the electrode of each layer. Moreover, different power supply circuits were connected to the respective drivers.

【００６８】λ＝４９０ｎｍのメモリ性液晶を注入した
液晶セルでは、Ｖ_ｒ＋Ｖ_ｃ＝２０Ｖ、Ｖ_ｒ／Ｒ_ｃ＝７を
満足するＶ_ｒ，Ｖ_ｃを定め、オン表示とするための電圧
をＶ _ｒ＋Ｖ_ｃ、オフ表示とするための電圧をＶ_ｒ−Ｖ_ｃ
とした。同様に、λ＝６２０ｎｍのメモリ性液晶を注入
した液晶セルでは、Ｖ_ｒ＋Ｖ_ｃ＝１６Ｖ、Ｖ_ｒ／Ｖ_ｃ＝
７を満足するＶ_ｒ，Ｖ_ｃによって、オン表示とするため
の電圧およびオフ表示とするための電圧を定めた。A liquid crystal having a memory property of λ = 490 nm was injected.
In the liquid crystal cell, V_r+ V_c= 20V, V_r/ R_c= 7
Satisfied V_r, V_cVoltage to determine the on-state
To V _r+ V_c, The voltage for off display is V_r-V_c
And Similarly, a liquid crystal with a memory property of λ = 620 nm is injected.
In the liquid crystal cell_r+ V_c= 16V, V_r/ V_c=
V satisfying 7_r, V_cDepending on the display
And the voltage for off display.

【００６９】例１と同様に、画面全体をオン表示にする
ための走査と、表示を書き込むための走査を２回ずつ行
った。この結果、例１と同様に所望の表示を書き込むこ
とができた。As in Example 1, the scanning for turning on the entire screen and the scanning for writing the display were performed twice each. As a result, a desired display could be written as in Example 1.

【００７０】図７に、例１と比較例１におけるｄ／λの
値を示す。図７に示すｄ／λは、セルギャップおよび選
択反射波長をメートル単位に換算したうえで算出した値
である。例１において、ｄ／λの最大値Ａは７．４２で
あり、最小値Ｂは７．３４である。したがって、例１で
は、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）＝０．０１であ
り、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１という条
件を満足している。この例１では、オン表示とするため
の電圧およびオフ表示とするための電圧を各層で共通と
し、一つの電源回路を用いて所望の表示を書き込むこと
ができた。FIG. 7 shows the values of d / λ in Example 1 and Comparative Example 1. D / λ shown in FIG. 7 is a value calculated after converting the cell gap and the selective reflection wavelength into units of meters. In Example 1, the maximum value A of d / λ is 7.42 and the minimum value B is 7.34. Therefore, in Example 1, (AB) / ((A + B) / 2) = 0.01 and the condition of (AB) / ((A + B) / 2) ≦ 0.1 is satisfied. . In this example 1, the voltage for turning on the display and the voltage for turning off the display were common to each layer, and a desired display could be written using one power supply circuit.

【００７１】一方、比較例１において、ｄ／λの最大値
Ａは８．１６であり、最小値Ｂは６．４５である。この
場合、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）＝０．２３であ
り、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１という条
件も、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１５とい
う条件も満足していない。比較例１では、オン表示とす
るための電圧およびオフ表示とするための電圧が各層で
異なり、二つの電源回路を使用することで所望の表示を
書き込むことができた。On the other hand, in Comparative Example 1, the maximum value A of d / λ is 8.16 and the minimum value B is 6.45. In this case, (A−B) / ((A + B) / 2) = 0.23, and the condition of (A−B) / ((A + B) / 2) ≦ 0.1 is also (A−B) / The condition of ((A + B) / 2) ≦ 0.15 is also not satisfied. In Comparative Example 1, the voltage for turning on the display and the voltage for turning off were different in each layer, and the desired display could be written by using two power supply circuits.

【００７２】以上のことから、各液晶セルのセルギャッ
プを個別に定めることで、印加電圧を共通化できること
がわかる。From the above, it is understood that the applied voltage can be made common by individually defining the cell gap of each liquid crystal cell.

【００７３】なお、例１において、さらに他の液晶セル
を積層させ、共通化した電圧で駆動することもできる。
例えば、セルギャップｄ＝４．２μｍであり、選択反射
波長λが５３０ｎｍであるメモリ性液晶を注入した液晶
セルを例１に示す液晶セルに追加してもよい。この場合
であっても、（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１
という条件を満足し、三つの液晶セルを共通の電圧で駆
動することができる。なお、選択反射波長λ＝５３０ｎ
ｍのメモリ性液晶は、プレナー状態で緑を呈する。In Example 1, another liquid crystal cell may be further stacked and driven by a common voltage.
For example, a liquid crystal cell having a cell gap d = 4.2 μm and a memory liquid crystal having a selective reflection wavelength λ of 530 nm may be added to the liquid crystal cell shown in Example 1. Even in this case, (A−B) / ((A + B) / 2) ≦ 0.1
That is, the three liquid crystal cells can be driven with a common voltage. The selective reflection wavelength λ = 530n
The memory-type liquid crystal of m exhibits green in the planar state.

【００７４】［例２］セルギャップｄが４．２μｍ、
４．６μｍである液晶セルをそれぞれ作成した。そし
て、ｄ＝４．２μｍの液晶セルには、選択反射波長λ＝
５３２ｎｍのメモリ性液晶を注入し、もう一方の液晶セ
ルには、λ＝６３５ｎｍのメモリ性液晶を注入した。二
つの液晶セルを積層し、同一の電源回路で駆動したとこ
ろ、良好なコントラスト比の表示が得られた。[Example 2] The cell gap d is 4.2 μm,
Liquid crystal cells each having a size of 4.6 μm were prepared. Then, in the liquid crystal cell with d = 4.2 μm, the selective reflection wavelength λ =
A liquid crystal with a memory property of 532 nm was injected, and a liquid crystal with a memory property of λ = 635 nm was injected into the other liquid crystal cell. When two liquid crystal cells were laminated and driven by the same power supply circuit, a display with a good contrast ratio was obtained.

【００７５】［比較例２］セルギャップｄが４μｍであ
る液晶セルを二つ作成し、各液晶セルに例２と同じメモ
リ性液晶を注入した。二つの液晶セルを積層し、同一の
電源回路で駆動したところ、良好なコントラスト比の表
示が得られなかった。Comparative Example 2 Two liquid crystal cells having a cell gap d of 4 μm were prepared, and the same memory-type liquid crystal as in Example 2 was injected into each liquid crystal cell. When two liquid crystal cells were laminated and driven by the same power supply circuit, display with a good contrast ratio could not be obtained.

【００７６】図８（ａ）は、例２および比較例２におけ
る（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）の値を示す。例２で
は、この値が０．１以下であり、良好なコントラスト比
の表示が得られたが、比較例２では０．１５よりも大き
く、良好なコントラスト比の表示が得られなかった。FIG. 8A shows the value of (AB) / ((A + B) / 2) in Example 2 and Comparative Example 2. In Example 2, this value was 0.1 or less, and a good contrast ratio display was obtained, but in Comparative Example 2, it was larger than 0.15, and a good contrast ratio display was not obtained.

【００７７】［例３］セルギャップｄが３．８μｍ、
４．６μｍである液晶セルをそれぞれ作成した。そし
て、ｄ＝３．８μｍの液晶セルには、選択反射波長λ＝
５０５ｎｍのメモリ性液晶を注入し、もう一方の液晶セ
ルには、λ＝６５０ｎｍのメモリ性液晶を注入した。二
つの液晶セルを積層し、同一の電源回路で駆動したとこ
ろ、良好なコントラスト比の表示が得られた。[Example 3] The cell gap d is 3.8 μm,
Liquid crystal cells each having a size of 4.6 μm were prepared. In the liquid crystal cell with d = 3.8 μm, the selective reflection wavelength λ =
A liquid crystal having a memory property of 505 nm was injected, and a liquid crystal having a memory property of λ = 650 nm was injected into the other liquid crystal cell. When two liquid crystal cells were laminated and driven by the same power supply circuit, a display with a good contrast ratio was obtained.

【００７８】［例４］例３で作成したｄ＝３．８μｍの
液晶セルの代わりに、ｄ＝３．６μｍの液晶セルを作成
した。他の条件は、例３と同様とした。この場合、例３
よりもさらに良好なコントラスト比の表示が得られた。Example 4 Instead of the liquid crystal cell of d = 3.8 μm prepared in Example 3, a liquid crystal cell of d = 3.6 μm was prepared. Other conditions were the same as in Example 3. In this case, Example 3
An even better display of contrast ratio was obtained.

【００７９】［比較例３］セルギャップｄが４μｍであ
る液晶セルを二つ作成し、各液晶セルに例３と同じメモ
リ性液晶を注入した。二つの液晶セルを積層し、同一の
電源回路で駆動したところ、良好なコントラスト比の表
示が得られなかった。[Comparative Example 3] Two liquid crystal cells each having a cell gap d of 4 µm were prepared, and the same liquid crystal as in Example 3 was injected into each liquid crystal cell. When two liquid crystal cells were laminated and driven by the same power supply circuit, display with a good contrast ratio could not be obtained.

【００８０】図８（ｂ）は、例３、例４、および比較例
３における（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）の値を示
す。例３では、この値が０．１以下であり、良好なコン
トラスト比の表示が得られ、例４では、この値が０であ
り、さらに良好なコントラスト比の表示が得られた。比
較例３では、０．１５よりも大きい値となり、良好なコ
ントラスト比の表示が得られなかった。FIG. 8B shows the values of (AB) / ((A + B) / 2) in Examples 3 and 4 and Comparative Example 3. In Example 3, this value was 0.1 or less, and a good contrast ratio display was obtained. In Example 4, this value was 0, and an even better contrast ratio display was obtained. In Comparative Example 3, the value was larger than 0.15, and a display with a good contrast ratio could not be obtained.

【００８１】［例５］セルギャップｄが４．２μｍ、
５．０μｍ、３．６μｍである液晶セルをそれぞれ作成
した。そして、ｄ＝４．２μｍの液晶セルには、選択反
射波長λ＝５３２ｎｍのメモリ性液晶を注入し、ｄ＝
５．０μｍの液晶セルには、λ＝６５０ｎｍのメモリ性
液晶を注入した。また、ｄ＝３．６μｍのメモリ性液晶
には、λ＝４８０ｎｍのメモリ性液晶を注入した。三つ
の液晶セルを積層し、同一の電源回路で駆動したとこ
ろ、良好なコントラスト比の表示が得られた。[Example 5] The cell gap d is 4.2 μm,
Liquid crystal cells of 5.0 μm and 3.6 μm were prepared. Then, a liquid crystal cell with d = 4.2 μm was injected with a memory-type liquid crystal with a selective reflection wavelength λ = 532 nm, and d =
A liquid crystal cell of λ = 650 nm was injected into the 5.0 μm liquid crystal cell. Further, the liquid crystal with a memory property of λ = 480 nm was injected into the liquid crystal with a memory property of d = 3.6 μm. When three liquid crystal cells were laminated and driven by the same power supply circuit, a display with a good contrast ratio was obtained.

【００８２】［比較例４］セルギャップｄが４μｍであ
る液晶セルを三つ作成し、各液晶セルに例５と同じメモ
リ性液晶を注入した。三つの液晶セルを積層し、同一の
電源回路で駆動したところ、良好なコントラスト比の表
示が得られなかった。[Comparative Example 4] Three liquid crystal cells having a cell gap d of 4 µm were prepared, and the same memory-type liquid crystal as in Example 5 was injected into each liquid crystal cell. When three liquid crystal cells were laminated and driven by the same power supply circuit, display with a good contrast ratio could not be obtained.

【００８３】図８（ａ）は、例５および比較例４におけ
る（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）の値を示す。例５で
は、この値が０．１以下であり、良好なコントラスト比
の表示が得られたが、比較例４では０．１５よりも大き
く、良好なコントラスト比の表示が得られなかった。FIG. 8A shows the value of (AB) / ((A + B) / 2) in Example 5 and Comparative Example 4. In Example 5, this value was 0.1 or less, and a good contrast ratio display was obtained, but in Comparative Example 4, it was larger than 0.15, and a good contrast ratio display was not obtained.

【００８４】次に、積層された液晶セルを一つの電源回
路で駆動するときに、電源回路に大きな負荷がかからな
いようにする駆動方法について説明する。図９は、積層
された液晶セルを一つの電源回路で駆動する液晶表示装
置の例を示すブロック図である。本例では、二つの液晶
セル（第一の液晶セル６１および第二の液晶セル７１）
が積層される場合を例に説明する。第一の液晶セル６１
と第二の液晶セル７１は、複数の行電極と複数の列電極
との間にカイラルネマチック液晶等のメモリ性液晶を備
える。第一の液晶セル６１および第二の液晶セル７１
は、一つの電源回路７７が出力する共通の駆動電圧によ
って駆動される。Next, a driving method for preventing a large load from being applied to the power supply circuit when driving the stacked liquid crystal cells with one power supply circuit will be described. FIG. 9 is a block diagram showing an example of a liquid crystal display device in which stacked liquid crystal cells are driven by one power supply circuit. In this example, two liquid crystal cells (first liquid crystal cell 61 and second liquid crystal cell 71)
An example will be described in which the layers are stacked. First liquid crystal cell 61
The second liquid crystal cell 71 includes a memory liquid crystal such as a chiral nematic liquid crystal between a plurality of row electrodes and a plurality of column electrodes. First liquid crystal cell 61 and second liquid crystal cell 71
Are driven by a common drive voltage output from one power supply circuit 77.

【００８５】各層の行ドライバおよび列ドライバ（第一
の行ドライバ６２、第一の列ドライバ６３、第二の行ド
ライバ７２、および第二の列ドライバ７３）は、それぞ
れ複数の電圧出力端子を有する。第一の液晶セル６１の
個々の行電極は、第一の行ドライバ６２の個々の電圧出
力端子と一対一に接続される。第一の液晶セル６１の個
々の列電極は、第一の列ドライバ６３の個々の電圧出力
端子と一対一に接続される。同様に、第二の液晶セル７
１の行電極および列電極も、それぞれ第二の行ドライバ
７２、第二の列ドライバ７３に接続される。The row driver and column driver (first row driver 62, first column driver 63, second row driver 72, and second column driver 73) of each layer each have a plurality of voltage output terminals. . Each row electrode of the first liquid crystal cell 61 is connected to each voltage output terminal of the first row driver 62 in a one-to-one relationship. The individual column electrodes of the first liquid crystal cell 61 are connected to the individual voltage output terminals of the first column driver 63 in a one-to-one relationship. Similarly, the second liquid crystal cell 7
One row electrode and one column electrode are also connected to the second row driver 72 and the second column driver 73, respectively.

【００８６】第一の行ドライバ６２は、行電極を選択し
ながら全ての行電極を走査するように第一の液晶セル６
１を駆動する。第一の列ドライバ６３は、第一の液晶セ
ル６１の列電極に表示データに対応する電圧を印加して
第一の液晶セル６１を駆動する。第一の液晶セル６１
は、第一の行ドライバ６２および第一の列ドライバ６３
に駆動され、行電極や列電極の電位を設定する。第二の
行ドライバ７２および第二の列ドライバ７３は、第一の
行ドライバ６２および第一の列ドライバ６３と同様に、
第二の液晶セル７１を駆動する。第二の液晶セル７１
は、第二の行ドライバ７２および第二の列ドライバ７３
に駆動され、行電極や列電極の電位を設定する。The first row driver 62 selects the row electrodes and scans all the row electrodes so as to scan all the row electrodes.
Drive 1 The first column driver 63 drives the first liquid crystal cell 61 by applying a voltage corresponding to display data to the column electrode of the first liquid crystal cell 61. First liquid crystal cell 61
Is a first row driver 62 and a first column driver 63.
Driven to set the potentials of the row electrodes and column electrodes. The second row driver 72 and the second column driver 73, like the first row driver 62 and the first column driver 63,
The second liquid crystal cell 71 is driven. Second liquid crystal cell 71
Is a second row driver 72 and a second column driver 73.
Driven to set the potentials of the row electrodes and column electrodes.

【００８７】メモリ７５は、各層の表示データを保持す
る。コントローラ７６は、メモリ７５から表示データを
読み込む。そして、第一層の表示データであるＤａｔａ
_１を第一の列ドライバ６３に出力し、第二層の表示デー
タであるＤａｔａ_２を第二の列ドライバ７３に出力す
る。The memory 75 holds the display data of each layer. The controller 76 reads display data from the memory 75. Then, Data which is the display data of the first layer
₁ is output to the first column driver 63, and Data ₂ which is the display data of the second layer is output to the second column driver 73.

【００８８】コントローラ７６は、第一の列ドライバ６
３および第二の列ドライバ７３に、一行分の表示データ
の中から各列のデータを順次取得するタイミングを規定
するＣＰ（データ転送用クロック）と、選択する行電極
の切り替えを示すＬＰ（ラッチパルス）とを出力する。
また、コントローラ７６は第一の行ドライバ６２および
第二の行ドライバ７２に、ＬＰと、１フレームの開始を
示すＦＬＭ（ファーストラインマーカ）とを出力する。The controller 76 uses the first column driver 6
3 and the second column driver 73, CP (data transfer clock) that defines the timing for sequentially acquiring the data of each column from the display data for one row, and LP (latch that indicates the switching of the row electrode to be selected). Pulse) and are output.
Further, the controller 76 outputs LP and FLM (first line marker) indicating the start of one frame to the first row driver 62 and the second row driver 72.

【００８９】さらに、コントローラ７６は、第一の行ド
ライバ６２、第一の列ドライバ６３、第二の行ドライバ
７２、および第二の列ドライバ７３に、駆動電圧を交流
化するときの電位切替タイミングを規定するＦＲ（交流
化のための電位切替信号）を出力する。ＦＲに応じて、
どのように電位が切り替えられるかについては後述す
る。以下、コントローラ７６が第一の行ドライバ６２お
よび第一の列ドライバ６３に出力するＦＲをＦＲ_１と表
し、第二の行ドライバ７２および第二の列ドライバ７３
に出力するＦＲをＦＲ_２と表す。コントローラ７６は、
ＦＲ_１，ＦＲ_２のレベルの設定（ハイレベルとするかロ
ーレベルとするかの設定）を切り替えながら、ＦＲ_１が
ハイレベルの時にＦＲ_２がローレベルとなり、ＦＲ_１が
ローレベルの時にＦＲ_２がハイレベルになるようにＦＲ
_１，ＦＲ_２を出力する。Further, the controller 76 causes the first row driver 62, the first column driver 63, the second row driver 72, and the second column driver 73 to switch the potential at the time of switching the potential. FR (potential switching signal for alternating current) that specifies Depending on FR
How to switch the potential will be described later. Hereinafter, the FR output from the controller 76 to the first row driver 62 and the first column driver 63 will be referred to as FR _1, and the second row driver 72 and the second column driver 73 will be described.
The FR output to is shown as FR ₂ . The controller 76
While switching the FR _1, FR ₂ of the level setting (or settings and or low level to high level), FR ₂ becomes a low level when FR ₁ is at a high level, FR ₂ when FR ₁ is at a low level FR to be at a high level
₁ and FR ₂ are output.

【００９０】図１０（ａ）は、駆動時に行ドライバに入
力される信号のタイミングを示す説明図である。第一の
行ドライバ６２および第二の行ドライバ７２は、ＦＬＭ
が入力されると、それに続いて入力されるＬＰに応じて
選択する行電極を順次切り替える。ＬＰが入力されてか
ら、次のＬＰが入力されるまでの期間が、一つの行電極
の選択期間である。図１０（ｂ）は、駆動時に列ドライ
バに入力される信号のタイミングを示す説明図である。
第一の列ドライバ６３および第二の列ドライバ７３は、
それぞれＣＰが入力されると、そのタイミングで、これ
から選択される１行分の表示データの中から各列のデー
タを順次取得する。続いて、ＬＰが入力されると、取得
したデータに基づいて各列電極の電位を設定する。FIG. 10A is an explanatory diagram showing the timing of signals input to the row driver during driving. The first row driver 62 and the second row driver 72 are
Is input, the row electrodes to be selected are sequentially switched according to the LP input subsequently. The period from the input of LP to the input of the next LP is the selection period of one row electrode. FIG. 10B is an explanatory diagram showing the timing of signals input to the column driver during driving.
The first column driver 63 and the second column driver 73 are
When each CP is input, at that timing, the data in each column is sequentially acquired from the display data for one row to be selected. Then, when LP is input, the potential of each column electrode is set based on the acquired data.

【００９１】図９に示す電源回路７７は、第一の行ドラ
イバ６２、第一の列ドライバ６３、第二の行ドライバ７
２、および第二の列ドライバ７３に駆動電圧を出力す
る。電源回路７７は、駆動電圧として電圧Ｖ_０〜Ｖ_５を
出力する。図１１は、電源回路７７の一例を示すブロッ
ク図である。電源回路７７は、一つの電源回路であり、
供給される電圧を分圧する抵抗部（抵抗８３〜８７）
と、分圧した電圧が入力される複数のオペアンプ９１〜
９５との組み合わせを一組のみ備える。The power supply circuit 77 shown in FIG. 9 includes a first row driver 62, a first column driver 63, and a second row driver 7.
2 and the drive voltage is output to the second column driver 73. The power supply circuit 77 outputs voltages V _{0 to} V ₅ as drive voltages. FIG. 11 is a block diagram showing an example of the power supply circuit 77. The power supply circuit 77 is one power supply circuit,
A resistance part (resistors 83 to 87) that divides the supplied voltage
And a plurality of operational amplifiers 91 to which the divided voltage is input.
Only one combination with 95 is provided.

【００９２】電源回路７７には、定電圧Ｖ_ｃｃが入力さ
れる。オペアンプ９６は、反転入力端子および接地電位
の間に接続された抵抗８２および、出力端子と反転入力
端子の間に接続された抵抗８１に応じて、電圧Ｖ_５ｉｎ
を出力する。この電圧Ｖ_{５ｉ ｎ}は、抵抗部（抵抗８３〜
８７）に供給される。電圧Ｖ_５ｉｎと電圧Ｖ_０（接地電
位に相当）との間の電圧は、抵抗８３〜８７で分圧さ
れ、電圧Ｖ_４ｉｎ〜Ｖ_{１ ｉｎ}が発生する。ここで、一般
には、電圧Ｖ_０は接地電位と同一である。The constant voltage V _cc is input to the power supply circuit 77. The operational amplifier 96 has a voltage V ₅ in according to the resistance 82 connected between the inverting input terminal and the ground potential and the resistance 81 connected between the output terminal and the inverting input terminal.
Is output. This voltage _{V 5i n} is the resistance portion (resistor 83 to
87). Voltage between the voltage _{V 5in} the voltage _{V 0} (corresponding to the ground potential) is divided by resistors 83 to 87 min, the voltage _V 4in _{~V 1 in} occurs. Here, in general, the voltage V ₀ is the same as the ground potential.

【００９３】抵抗８３〜８７の分圧回路は液晶セルを駆
動する電流能力が小さいので、ボルテージフォロワ接続
されたオペアンプ９１〜９５によって駆動能力が上げら
れる。すなわち、電圧Ｖ_５ｉｎ〜Ｖ_１ｉｎは、ボルテー
ジフォロワ接続されたオペアンプ９１〜９５の非反転入
力端子に入力される。そして、オペアンプ９１〜９５の
出力電圧がＶ_５〜Ｖ_１として、各行ドライバおよび各列
ドライバに出力される。電圧Ｖ_５ｉｎ〜Ｖ_１ｉｎは、そ
れぞれ電圧Ｖ_５〜Ｖ_１と同じである。Since the voltage dividing circuit of the resistors 83 to 87 has a small current capacity for driving the liquid crystal cell, the driving capacity is increased by the operational amplifiers 91 to 95 connected to the voltage follower. That is, the voltage _V 5in _{~V 1in} is input to the non-inverting input terminal of the operational amplifier 91 to 95 which is voltage-follower connected. Then, the output voltages of the operational amplifiers 91 to 95 are output as V _{5 to} V ₁ to each row driver and each column driver. Voltage _V 5in _{~V 1in} is the same as the voltage _V 5 ~V ₁ respectively.

【００９４】各層のメモリ性液晶をプレナーに移行させ
る電圧を電圧Ｖ_５として定める。また、抵抗８３〜８７
は、以下の各条件を満足するように定める。Ｖ_５−Ｖ_４
＝Ｖ _１−Ｖ_０＝Ｖ_４−Ｖ_３＝Ｖ_２−Ｖ_１が成立するよう
に定める。また、Ｖ_５−Ｖ_２およびＶ_３−Ｖ_０がメモリ
性液晶をフォーカルコニックに移行させる電圧となり、
Ｖ_５−Ｖ_４，Ｖ_１−Ｖ_０，Ｖ_４−Ｖ_３，Ｖ_２−Ｖ_１がメ
モリ性液晶に変化を与えない電圧となるように定める。The memory liquid crystal of each layer is transferred to the planar.
Voltage V₅As specified. In addition, resistors 83 to 87
Is set to satisfy the following conditions. V₅-V_Four
= V ₁-V₀= V_Four-V_Three= V_Two-V₁So that
Specified in. Also, V₅-V_TwoAnd V_Three-V₀Is memory
Becomes a voltage that shifts the liquid crystal to focal conic,
V₅-V_Four, V₁-V₀, V_Four-V_Three, V_Two-V₁The
The voltage is set so as not to change the liquid crystal.

【００９５】なお、電圧Ｖ_５は、正極性駆動時に選択さ
れた行電極に印加され、また、負極性駆動時にオン表示
とする列電極に印加される電圧である。電圧Ｖ_４は、負
極性駆動時に選択されていない行電極に印加される電圧
である。電圧Ｖ_３は、負極性駆動時にオフ表示とする列
電極に印加される電圧である。電圧Ｖ_２は、正極性駆動
時にオフ表示とする列電極に印加される電圧である。電
圧Ｖ_１は、正極性駆動時に選択されていない行電極に印
加される電圧である。電圧Ｖ_０は、負極性駆動時に選択
された行電極に印加され、また、正極性駆動時にオン表
示とする列電極に印加される電圧である。ここで、正極
性駆動とは、選択した行電極の電位が列電極の電位より
高くなるように駆動することをいい、負極性駆動とは、
選択した行電極の電位が列電極の電位より低くなるよう
に駆動することをいう。The voltage V ₅ is a voltage applied to the selected row electrode during positive polarity driving and to the column electrode that is turned on during negative polarity driving. The voltage V ₄ is a voltage applied to a row electrode that is not selected during negative driving. The voltage V ₃ is a voltage applied to the column electrode that is turned off during negative driving. The voltage V ₂ is a voltage applied to the column electrode that is turned off during positive polarity driving. The voltage V ₁ is a voltage applied to a row electrode that is not selected during positive polarity driving. The voltage V ₀ is a voltage applied to the selected row electrode during negative polarity driving, and to the column electrode that is turned on during positive polarity driving. Here, positive polarity driving means driving so that the potential of the selected row electrode is higher than the potential of the column electrode, and negative driving is
Driving is performed so that the potential of the selected row electrode becomes lower than the potential of the column electrode.

【００９６】第一の行ドライバ６２および第一の列ドラ
イバ６３は、ＦＲ_１がローレベルのときに正極性駆動で
駆動し、ＦＲ_１がハイレベルのときに負極性駆動で駆動
する。同様に、第二の行ドライバ７２および第二の列ド
ライバ７３は、ＦＲ_２がローレベルのときに正極性駆動
で駆動し、ＦＲ_２がハイレベルのときに負極性駆動で駆
動する。The first row driver 62 and the first column driver 63 are driven by positive polarity drive when FR ₁ is low level, and are driven by negative polarity drive when FR ₁ is high level. Similarly, the second row driver 72 and the second column driver 73 are driven by positive polarity drive when FR ₂ is low level, and are driven by negative polarity drive when FR ₂ is high level.

【００９７】コントローラ７６は、ＦＲ_１およびＦＲ_２
の設定を切り替えながら、互いにレベルが逆になるよう
にしてＦＲ_１，ＦＲ_２を出力する。従って、各液晶セル
では、列電極と選択した行電極の電位の高低関係を逆転
させながらメモリ性液晶に電圧を印加する。また、第一
の液晶セル６１で、選択した行電極の電位を列電極の電
位よりも高くしてメモリ性液晶に電圧を印加する場合、
第二の液晶セル７１では、列電極の電位を選択した行電
極の電位よりも高く設定してメモリ性液晶に電圧を印加
する。第一の液晶セル６１で、列電極の電位を選択した
行電極の電位よりも高くしてメモリ性液晶に電圧を印加
する場合、第二の液晶セル７１では、選択した行電極の
電位を列電極の電位よりも高く設定してメモリ性液晶に
電圧を印加する。The controller 76 controls the FR ₁ and FR ₂
FR ₁ and FR ₂ are output so that the levels are opposite to each other while switching the setting of. Therefore, in each liquid crystal cell, a voltage is applied to the memory liquid crystal while reversing the level relationship between the potentials of the column electrode and the selected row electrode. Further, in the first liquid crystal cell 61, when the potential of the selected row electrode is made higher than the potential of the column electrode to apply the voltage to the memory liquid crystal,
In the second liquid crystal cell 71, the potential of the column electrode is set higher than the potential of the selected row electrode, and a voltage is applied to the liquid crystal having a memory effect. In the first liquid crystal cell 61, when the potential of the column electrode is made higher than the potential of the selected row electrode and a voltage is applied to the liquid crystal having the memory property, in the second liquid crystal cell 71, the potential of the selected row electrode is changed to the column. The voltage is applied to the liquid crystal with memory by setting it higher than the potential of the electrode.

【００９８】図１２は、コントローラ７６が出力する信
号と駆動波形の関係を示す説明図である。図１２は、リ
セット期間において、各液晶セルの各行の画素をオン表
示とする場合の駆動波形を示す。コントローラ７６は、
第一の行ドライバ６２、第一の列ドライバ６３、第二の
行ドライバ７２、および第二の列ドライバ７３に、ＦＬ
Ｍ，ＬＰを出力する。コントローラ７６は、各層の行ド
ライバおよび列ドライバには、同一のＦＬＭ，ＬＰを出
力する。第一の行ドライバ６２および第二の行ドライバ
７２は、ＦＬＭが入力された後、ＬＰが入力される度
に、選択する行電極を切り替える。第一の列ドライバ６
３および第二の列ドライバ７３は、ＬＰが入力される
と、選択行の表示データに基づいて、液晶セルの各列電
極の電位を設定する。FIG. 12 is an explanatory diagram showing the relationship between the signal output from the controller 76 and the drive waveform. FIG. 12 shows a drive waveform when the pixels in each row of each liquid crystal cell are turned on during the reset period. The controller 76
The first row driver 62, the first column driver 63, the second row driver 72, and the second column driver 73 have FL
Output M and LP. The controller 76 outputs the same FLM and LP to the row driver and the column driver of each layer. The first row driver 62 and the second row driver 72 switch the row electrode to be selected each time LP is input after FLM is input. First row driver 6
When LP is input, the third and second column drivers 73 set the potential of each column electrode of the liquid crystal cell based on the display data of the selected row.

【００９９】また、コントローラ７６は、第一の行ドラ
イバ６２および第一の列ドライバ６３にＦＲ_１を出力
し、第二の行ドライバ７２および第二の列ドライバ７３
にＦＲ _２を出力する。第一の行ドライバ６２は、ＦＲ_１
がローレベルならば、選択した行電極の電位をＶ_５（第
一の電位）に設定し、ＦＲ_１がハイレベルならば、選択
した行電極の電位をＶ_０（第二の電位）に設定する。ま
た、第一の行ドライバ６２は、ＦＲ_１がローレベルなら
ば、選択していない行電極の電位をＶ_１（第三の電位）
に設定し、ＦＲ_１がハイレベルならば、選択していない
行電極の電位をＶ _４（第四の電位）に設定する。同様
に、第二の行ドライバ７２も、ＦＲ_２に応じて、選択し
た行電極の電位をＶ_５またはＶ_０に設定し、選択してい
ない行電極の電位をＶ_１またはＶ_４に設定する。Further, the controller 76 uses the first line driver.
FR to the Ibar 62 and the first column driver 63₁Output
The second row driver 72 and the second column driver 73.
To FR _TwoIs output. The first row driver 62 is FR₁
Is low level, the potential of the selected row electrode is V₅(No.
1 potential), FR₁Is high level, select
The potential of the row electrode₀(Second potential). Well
Also, the first row driver 62 is FR₁Is low level
The potential of the unselected row electrodes is V₁(Third potential)
Set to FR₁Is high level, it is not selected
The potential of the row electrode is V _FourSet to (fourth potential). As well
In addition, the second row driver 72 is also FR_TwoChoose according to
The potential of the row electrode is V₅Or V₀Set to and select
No row electrode potential is V₁Or V_FourSet to.

【０１００】コントローラ７６は、ＦＲ_１とＦＲ_２のレ
ベルが互いに逆になるようにＦＲ_１，ＦＲ_２を出力す
る。従って、第一の液晶セル６１において第一の行ドラ
イバ６２が、選択した行電極の電位をＶ_５（第一の電
位）に設定するときには、第二の行ドライバ７２は、第
二の液晶セル７１で選択した行電極の電位をＶ_０（第二
の電位）に設定する。逆に、第一の液晶セル６１で、選
択した行電極の電位をＶ_０（第二の電位）に設定すると
きには、第二の液晶セル７１で選択した行電極の電位を
Ｖ_５（第一の電位）に設定する。[0100] The controller 76, the level of FR ₁ and FR ₂ outputs the _FR 1, FR ₂ so as to be opposite to each other. Therefore, when the first row driver 62 in the first liquid crystal cell 61 sets the potential of the selected row electrode to V ₅ (first potential), the second row driver 72 causes the second liquid crystal cell The potential of the row electrode selected in 71 is set to V ₀ (second potential). Conversely, in the first liquid crystal cell 61, when the potential of the selected row electrode is set to V ₀ (second potential), the potential of the row electrode selected in the second liquid crystal cell 71 is set to V ₅ (first potential). Potential).

【０１０１】同様に、第一の行ドライバ６２が、第一の
液晶セル６１において選択していない行電極の電位をＶ
_１（第三の電位）に設定するときには、第二の行ドライ
バ７２は、第二の液晶セル７１で選択していない行電極
の電位をＶ_４（第四の電位）に設定する。逆に、第一の
液晶セル６１で、選択していない行電極の電位をＶ
_４（第四の電位）に設定するときには、第二の液晶セル
７１で選択していない行電極の電位をＶ_１（第三の電
位）に設定する。Similarly, the first row driver 62 sets the potential of the row electrode not selected in the first liquid crystal cell 61 to V.
When setting to ₁ (third potential), the second row driver 72 sets the potential of the row electrode not selected in the second liquid crystal cell 71 to V ₄ (fourth potential). On the contrary, in the first liquid crystal cell 61, the potential of the unselected row electrode is set to V
When setting to ₄ (fourth potential), the potential of the row electrode not selected in the second liquid crystal cell 71 is set to V ₁ (third potential).

【０１０２】また、リセット期間中、第一の列ドライバ
６３および第二の列ドライバ７３は、それぞれ、Ｆ
Ｒ_１，ＦＲ_２がローレベルのときに、各列電極の電位を
Ｖ_０に設定し、ハイレベルのときに各列電極の電位をＶ
_５に設定する。ＦＲ_１，ＦＲ_２のレベルは互いに逆であ
るので、リセット期間中は、一方の液晶セルの列電極の
電位がＶ_０であるなら、他方の列電極の電位はＶ_５とな
る。Further, during the reset period, the first column driver 63 and the second column driver 73 are set to F
When R ₁ and FR ₂ are low level, the potential of each column electrode is set to V ₀ , and when R ₁ and FR ₂ are high level, the potential of each column electrode is V _0.
Set to ₅ . Since the levels of FR ₁ and FR ₂ are opposite to each other, during the reset period, if the potential of the column electrode of one liquid crystal cell is V ₀ , the potential of the other column electrode is V ₅ .

【０１０３】リセット期間において、各行を選択して各
液晶セルの全ての画素をオン表示とすることで、それま
で表示していた表示内容を消去できる。続く表示書き込
み期間で新たなデータを書き込む。表示書き込み期間で
は、第一の行ドライバ６２および第二の行ドライバ７２
は、リセット期間と同様に各液晶セルの行電極の電位を
設定する。第一の列ドライバ６３および第二の列ドライ
バ７３は、選択行の表示データに応じて、オン表示とす
べき列電極の電位をＶ_５またはＶ_０に設定する。また、
オフ表示とすべき列電極の電位をＶ_３またはＶ_２に設定
する。In the reset period, by selecting each row and turning on all the pixels of each liquid crystal cell, the display contents that have been displayed up to that point can be erased. New data is written in the subsequent display writing period. In the display writing period, the first row driver 62 and the second row driver 72
Sets the potential of the row electrode of each liquid crystal cell as in the reset period. The first column driver 63 and the second column driver 73 set the potential of the column electrode to be turned on to V ₅ or V ₀ according to the display data of the selected row. Also,
Setting the potential of the column electrodes to be off display to V ₃ or V _2.

【０１０４】なお、リセット期間は、各液晶セルが備え
るメモリ性液晶にオン表示またはオフ表示とするための
電圧を印加する第一の段階に該当する。表示書き込み期
間は、各液晶セルが備えるメモリ性液晶に表示データに
対応する電圧を印加する第二の段階に該当する。The reset period corresponds to the first step of applying the voltage for the on-display or the off-display to the memory liquid crystal provided in each liquid crystal cell. The display writing period corresponds to the second stage in which a voltage corresponding to display data is applied to the memory liquid crystal included in each liquid crystal cell.

【０１０５】このような駆動方法によれば、第一の行ド
ライバ６２と、第二の行ドライバ７２とが、行電極の電
位を同時に同じ値に設定することがなくなる。この結
果、電源回路７７にかかる負荷が減少する。図１３は、
行ドライバへの電圧出力によって電源回路７７に生じる
負荷の例を示す説明図である。図１３（ａ），（ｂ）
は、それぞれ、電源回路７７が第一の行ドライバ６２，
第二の行ドライバ７２に出力する電圧の変動を示す。図
１３（ａ），（ｂ）に示すように、行電極の電位をＶ_１
からＶ_４に切り替えると、電源回路７７の出力電圧に
は、スパイク状の変動３０１が生じる。同様に、行電極
の電位をＶ_４からＶ_１に切り替えるときにも、スパイク
状の変動３０２が生じる。第一の行ドライバ６２と、第
二の行ドライバ７２は、同時に行電極の電位をＶ_１から
Ｖ_４に変更せず、一方がＶ_４に切り替える場合、他方は
Ｖ_１に切り替える。従って、電源回路７７が出力する電
圧Ｖ_４，Ｖ_１の変動は、図１３（ｃ）に示すようにな
り、電位をＶ_１からＶ_４に切り替えるときの変動３０１
が同時に生じないように分散できる。変動３０２につい
ても同様に分散できる。According to such a driving method, the first row driver 62 and the second row driver 72 do not set the potentials of the row electrodes to the same value at the same time. As a result, the load on the power supply circuit 77 is reduced. Figure 13
It is explanatory drawing which shows the example of the load which the power supply circuit 77 produces by the voltage output to a row driver. 13 (a), 13 (b)
Respectively, the power supply circuit 77 has a first row driver 62,
The fluctuation of the voltage output to the second row driver 72 is shown. As shown in FIGS. 13A and 13B, the potential of the row electrode is set to V ₁
From V to V ₄ , a spike-shaped fluctuation 301 occurs in the output voltage of the power supply circuit 77. Similarly, when the potential of the row electrode is switched from V ₄ to V ₁ , a spike-shaped fluctuation 302 occurs. The first row driver 62 and the second row driver 72 do not change the row electrode potentials from V ₁ to V ₄ at the same time, and when one switches to V ₄ , the other switches to V ₁ . Therefore, the fluctuations of the voltages V ₄ and V ₁ output from the power supply circuit 77 are as shown in FIG. 13C, and the fluctuation 301 when the potential is switched from V ₁ to V ₄
Can be dispersed so that they do not occur simultaneously. The fluctuation 302 can be similarly dispersed.

【０１０６】スパイク状に発生する変動（電源回路の負
荷）を分散することにより、電源回路の電圧出力端に設
けるコンデンサ（図示せず。）の容量を小さくすること
ができる。また、電源回路を選定しやすくなる。By dispersing the spike-like fluctuation (load of the power supply circuit), the capacity of the capacitor (not shown) provided at the voltage output terminal of the power supply circuit can be reduced. Also, it becomes easy to select the power supply circuit.

【０１０７】なお、図１３（ｄ）は、図１８に示す従来
の駆動波形と同様に、各層の極性を揃えて駆動した場合
の出力電圧の変動を示す。この場合、各層の行電極の電
位を同時にＶ_０からＶ_４に切り替えるので、変動３０１
が同時に生じ、変動量が大きくなってしまう。本発明に
よる駆動方法では、図１３（ｄ）に示す出力電圧の変動
を回避している。Incidentally, FIG. 13D shows the fluctuation of the output voltage when the polarities of the respective layers are driven in the same manner as the conventional driving waveform shown in FIG. In this case, since the potentials of the row electrodes of each layer are simultaneously switched from V ₀ to V ₄ , the fluctuation 301
Occur at the same time, and the fluctuation amount becomes large. The driving method according to the present invention avoids the fluctuation of the output voltage shown in FIG.

【０１０８】図１３では、電源回路７７が各行ドライバ
に出力する電圧の変動について説明した。本発明の駆動
方法によれば、電源回路７７が各列ドライバに出力する
電圧の変動も分散できる。この効果は、特にリセット期
間において発揮される。図１４は、列ドライバへの電圧
出力によって電源回路７７にかかる負荷の例を示す説明
図である。図１４（ａ），（ｂ）に示すように、列電極
の電位をＶ_０からＶ_５に切り替えると、電源回路７７の
出力電圧には、変動３１１が生じる。同様に、列電極の
電位をＶ_５からＶ_０に切り替えるときにも、変動３１２
が生じる。In FIG. 13, the fluctuation of the voltage output from the power supply circuit 77 to each row driver has been described. According to the driving method of the present invention, fluctuations in the voltage output from the power supply circuit 77 to each column driver can be dispersed. This effect is exerted especially in the reset period. FIG. 14 is an explanatory diagram showing an example of a load applied to the power supply circuit 77 by the voltage output to the column driver. As shown in FIGS. 14A and 14B, when the potential of the column electrode is switched from V ₀ to V ₅ , a fluctuation 311 occurs in the output voltage of the power supply circuit 77. Similarly, when the potential of the column electrode is switched from V ₅ to V ₀ , the fluctuation 312
Occurs.

【０１０９】第一の液晶セル６１において、列電極の電
位をＶ_０からＶ_５に切り替えるときに、第二の液晶セル
７２では、列電極の電位をＶ_５からＶ_０に切り替えれ
ば、電源回路７７が出力する電圧Ｖ_５，Ｖ_０の変動は、
図１４（ｃ）に示すようになる。すなわち、電位をＶ_０
からＶ_５に切り替えるときの変動３１１が同時に生じな
いように分散できる。電位をＶ_５からＶ_０に切り替える
ときの変動３１２についても同様に分散できる。リセッ
ト期間中は、一方の液晶セルで列電極の電位をＶ _５に切
り替える場合、他方の液晶セルの列電極をＶ_０に切り替
えるので、図１４（ｃ）に示すように出力電圧の変動を
分散できる。In the first liquid crystal cell 61, the voltage of the column electrodes is
Rank V₀To V₅When switching to the second liquid crystal cell
At 72, the potential of the column electrode is V₅To V₀Switch to
For example, the voltage V output from the power supply circuit 77₅, V₀The fluctuation of
This is as shown in FIG. That is, the potential is V₀
To V₅Fluctuation 311 when switching to
Can be distributed as you like. Potential is V₅To V₀Switch to
The fluctuation 312 at time can be similarly dispersed. Reset
In the liquid crystal cell, the potential of the column electrode is V ₅Cut off
When replacing the column electrode of the other liquid crystal cell with V₀Switch to
Therefore, as shown in FIG. 14C, the fluctuation of the output voltage
Can be dispersed.

【０１１０】図９では、二つの液晶セルを積層した場合
を示したが、三つ以上の液晶セルを積層している場合で
も、上述の駆動方法を適用できる。この場合、一つの液
晶セルを、上述の第一の液晶セル６１と同様に駆動し、
他の液晶セルのうちの少なくとも一つの液晶セルを、上
述の第二の液晶セル７１と同様に駆動すればよい。Although FIG. 9 shows a case where two liquid crystal cells are laminated, the above-described driving method can be applied even when three or more liquid crystal cells are laminated. In this case, one liquid crystal cell is driven similarly to the above-mentioned first liquid crystal cell 61,
At least one of the other liquid crystal cells may be driven in the same manner as the above-mentioned second liquid crystal cell 71.

【０１１１】また、上記の例では、リセット期間におい
て、各液晶セルの全ての画素をオン表示にし、それまで
の表示内容を消去する場合を示した。以前の表示内容を
消去する際、リセット期間中に、オン表示にした後、各
液晶セルの全ての画素をオフ表示にしてもよい。リセッ
ト期間において、各液晶セルの全ての画素をオフ表示に
するためには、信号電極（列電極）に設定する電位を変
更すればよい。図１２に示す信号電極の駆動波形におい
て、Ｖ_０の代わりにＶ_２を設定し、Ｖ_５の代わりにＶ_３
を設定すれば、選択した行の画素を全てオフ表示にする
ことができる。このとき、走査電極（行電極）の駆動波
形は、図１２に示す駆動波形と同様にすればよい。In the above example, the case where all the pixels of each liquid crystal cell are turned on in the reset period and the display contents up to that point are erased has been described. When erasing the previous display content, all the pixels of each liquid crystal cell may be turned off after being turned on during the reset period. In order to turn off all the pixels of each liquid crystal cell in the reset period, the potential set to the signal electrode (column electrode) may be changed. In the driving waveform of the signal electrodes as shown in FIG. 12, it sets the _{V 2} instead of _{V 0, V 3} in place of _{V 5}
By setting, all the pixels in the selected row can be turned off. At this time, the drive waveform of the scan electrodes (row electrodes) may be the same as the drive waveform shown in FIG.

【０１１２】図１２ではＩＡＰＴを採用した場合の駆動
波形を示したが、ＡＰＴ（Alto Pleshko Technique）を
採用した場合も、電源回路の負荷を軽減できる。ＡＰＴ
は、選択しない行電極の電位を一定に保つ駆動方法であ
る。この場合、リセット期間中、第一の液晶セル６１に
おいて、各列電極の電位を、選択した行電極よりも高く
設定したならば、第二の液晶セル７１では、各列電極の
電位を、選択した行電極よりも低く設定する。同様に、
リセット期間中、第一の液晶セル６１において、各列電
極の電位を、選択した行電極よりも低く設定したなら
ば、第二の液晶セル７１では、各列電極の電位を、選択
した行電極よりも高く設定する。そして、各層におい
て、選択した行電極の電位と、列電極の電位の高低関係
を逆転させながら駆動する。このように駆動すること
で、電源回路の負荷を軽減できる。FIG. 12 shows the drive waveform when the IAPT is adopted, but the load of the power supply circuit can be reduced also when the APT (Alto Pleshko Technique) is adopted. APT
Is a driving method for keeping the potential of the row electrode not selected constant. In this case, during the reset period, if the potential of each column electrode is set higher than that of the selected row electrode in the first liquid crystal cell 61, the potential of each column electrode is selected in the second liquid crystal cell 71. Set lower than the row electrode. Similarly,
During the reset period, in the first liquid crystal cell 61, if the potential of each column electrode is set lower than that of the selected row electrode, in the second liquid crystal cell 71, the potential of each column electrode is set to the selected row electrode. Set higher than. Then, in each layer, driving is performed while reversing the level relationship between the potential of the selected row electrode and the potential of the column electrode. By driving in this way, the load on the power supply circuit can be reduced.

【０１１３】図１５は、ＡＰＴを採用した場合における
電源回路の負荷を示す説明図である。図１５（ａ）は、
第一の液晶セル６１の駆動に伴う電源回路の出力電圧の
変動を示す。リセット期間中、列電極の電位をＶ_１１か
らＶ_１３に切り替えると、列電極の駆動に伴う出力電圧
には、変動３５１が生じる。このとき、行電極の駆動に
伴う出力電圧には、スパイク状の変動３６１が生じる。
列電極の電位をＶ_１３からＶ_１１に切り替えると、列電
極の駆動に伴う出力電圧には、変動３５２が生じる。こ
のとき、行電極の駆動に伴う出力電圧には、スパイク状
の変動３６２が生じる。図１５（ｂ）に示すように、第
二の液晶セル７２の駆動に伴う電源回路の出力電圧も同
様に変動する。FIG. 15 is an explanatory diagram showing the load of the power supply circuit when the APT is adopted. FIG. 15A shows
The fluctuation of the output voltage of the power supply circuit due to the driving of the first liquid crystal cell 61 is shown. When the potential of the column electrode is switched from V ₁₁ to V ₁₃ during the reset period, a fluctuation 351 occurs in the output voltage accompanying the driving of the column electrode. At this time, a spike-like fluctuation 361 occurs in the output voltage accompanying the driving of the row electrode.
When the potential of the column electrode is switched from V ₁₃ to V ₁₁ , a change 352 occurs in the output voltage accompanying the driving of the column electrode. At this time, a spike-like fluctuation 362 occurs in the output voltage accompanying the driving of the row electrodes. As shown in FIG. 15B, the output voltage of the power supply circuit accompanying the driving of the second liquid crystal cell 72 also changes.

【０１１４】選択した行電極の電位に対する列電極の電
位の高低は、二つの液晶セルで逆になるように駆動す
る。従って、図１５（ａ）に示すスパイク状の変動３６
１，３６２は、それぞれ、図１５（ｂ）に示す変動３６
２，３６１と打ち消し合う。この結果、図１５（ｃ）に
示すように、電源回路７７が出力する電圧Ｖ_１２には変
動が生じない。また、電源回路７７が出力する電圧Ｖ
_１３，Ｖ_１１の変動は、図１５（ｃ）に示すようにな
り、電位をＶ_１１からＶ_１３に切り替えるときの変動３
５１が同時に生じないように分散できる。同様に、変動
３５２についても分散できる。The level of the potential of the column electrode with respect to the potential of the selected row electrode is driven so as to be opposite in the two liquid crystal cells. Therefore, the spike-like fluctuation 36 shown in FIG.
1 and 362 are the fluctuations 36 shown in FIG.
2,361 cancel each other out. As a result, as shown in FIG. 15C, the voltage V ₁₂ output from the power supply circuit 77 does not change. In addition, the voltage V output from the power supply circuit 77
₁₃ and V ₁₁ change as shown in FIG. 15C, and change 3 when the potential is switched from V ₁₁ to V ₁₃
51 can be dispersed so that they do not occur simultaneously. Similarly, the variation 352 can be dispersed.

【０１１５】図１６は、選択した行電極の電位に対する
列電極の電位の高低関係が二つの液晶セルで同じになる
ように駆動した場合における電源回路の負荷を示す。こ
の場合、二つの液晶セルを駆動するために生じる変動３
６１，３６２が打ち消し合うことはなく、電源回路７７
が出力する電圧Ｖ_１２の変動は大きくなる。また、電位
をＶ_１１からＶ_１３に切り替えるときの変動３５１は分
散されず、電源回路７７が出力する電圧Ｖ_１３の変動は
大きくなってしまう。電源回路７７が出力する電圧Ｖ
_１１の変動も同様に大きくなってしまう。本発明による
駆動方法では、図１６に示す出力電圧の変動を回避して
いる。FIG. 16 shows the load of the power supply circuit when the two liquid crystal cells are driven so that the relationship between the potential of the selected row electrode and the potential of the column electrode is the same. In this case, fluctuation 3 caused by driving two liquid crystal cells
61 and 362 do not cancel each other, and the power supply circuit 77
The fluctuation of the voltage V ₁₂ output by the motor becomes large. Further, the fluctuation 351 when switching the potential from V ₁₁ to V ₁₃ is not dispersed, and the fluctuation of the voltage V ₁₃ output from the power supply circuit 77 becomes large. The voltage V output by the power supply circuit 77
The fluctuation of ₁₁ also becomes large similarly. The driving method according to the present invention avoids the fluctuation of the output voltage shown in FIG.

【０１１６】[0116]

【発明の効果】本発明によれば、積層した各液晶セルの
メモリ性液晶に対して共通の電圧を印加して表示を書き
込むことができる。そして、一つの電源回路で各液晶セ
ルのメモリ性液晶に電圧を印加することができる。According to the present invention, it is possible to write a display by applying a common voltage to the memory liquid crystal of each of the stacked liquid crystal cells. Then, a voltage can be applied to the memory liquid crystal of each liquid crystal cell with one power supply circuit.

【０１１７】また、一つの電源回路で各層のドライバに
電圧を供給する際、電源回路に大きな負荷がかからない
ようにすることができる。Further, it is possible to prevent a large load from being applied to the power supply circuit when the voltage is supplied to the driver of each layer by one power supply circuit.

【図面の簡単な説明】[Brief description of drawings]

【図１】 液晶表示装置において積層される液晶セルの
模式的断面図。FIG. 1 is a schematic cross-sectional view of liquid crystal cells stacked in a liquid crystal display device.

【図２】 本発明の液晶表示装置の模式的断面図。FIG. 2 is a schematic cross-sectional view of a liquid crystal display device of the present invention.

【図３】 各層のｎｄ／λの例を示す説明図。FIG. 3 is an explanatory diagram showing an example of nd / λ of each layer.

【図４】 動作許容電圧の説明図。FIG. 4 is an explanatory diagram of an operation allowable voltage.

【図５】 動作許容電圧の重なりを示す説明図。FIG. 5 is an explanatory diagram showing the overlap of operation allowable voltages.

【図６】 二つの層における列電極と行電極の電位の関
係を示す説明図。FIG. 6 is an explanatory diagram showing a relationship between potentials of column electrodes and row electrodes in two layers.

【図７】 セルギャップｄ、選択反射波長λ、およびｄ
／λの具体例を示す説明図。FIG. 7 is a cell gap d, a selective reflection wavelength λ, and d
Explanatory drawing which shows the specific example of / (lambda).

【図８】 （Ａ−Ｂ）／（（Ａ＋Ｂ）／２）の値の例を
示す図。FIG. 8 is a diagram showing an example of a value of (AB) / ((A + B) / 2).

【図９】 液晶表示装置の例を示すブロック図。FIG. 9 is a block diagram showing an example of a liquid crystal display device.

【図１０】 行ドライバおよび列ドライバに入力される
信号のタイミングを示す説明図。FIG. 10 is an explanatory diagram showing timings of signals input to a row driver and a column driver.

【図１１】 電源回路の例を示すブロック図。FIG. 11 is a block diagram illustrating an example of a power supply circuit.

【図１２】 コントローラが出力する信号と駆動波形の
関係を示す説明図。FIG. 12 is an explanatory diagram showing a relationship between a signal output from a controller and a drive waveform.

【図１３】 行ドライバへの電圧出力によって電源回路
にかかる負荷の例を示す説明図。FIG. 13 is an explanatory diagram showing an example of a load applied to a power supply circuit by voltage output to a row driver.

【図１４】 列ドライバへの電圧出力によって電源回路
にかかる負荷の例を示す説明図。FIG. 14 is an explanatory diagram showing an example of a load applied to a power supply circuit by a voltage output to a column driver.

【図１５】 ＡＰＴ採用時に電源回路にかかる負荷の例
を示す説明図。FIG. 15 is an explanatory diagram showing an example of a load applied to a power supply circuit when the APT is adopted.

【図１６】 ＡＰＴ採用時に電源回路にかかる負荷の例
を示す説明図。FIG. 16 is an explanatory diagram showing an example of a load applied to the power supply circuit when the APT is adopted.

【図１７】 メモリ性液晶の配向状態の一例を示す説明
図。FIG. 17 is an explanatory diagram showing an example of an alignment state of memory liquid crystal.

【図１８】 ＩＡＰＴでの駆動波形の例を示す説明図。FIG. 18 is an explanatory diagram showing an example of a drive waveform in IAPT.

【図１９】 従来の液晶表示装置の構成を示す模式図。FIG. 19 is a schematic diagram showing a configuration of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

１_Ａ，１_Ｂ ガラス基板 ２_Ａ，２_Ｂ 電極 ３_Ａ，３_Ｂ 薄膜 ４ 液晶組成物 １１_ａ〜１１_ｃ 液晶セル １２_ａ〜１２_ｃ ドライバ １３ 電源回路 １４ 光吸収体1 _A , 1 _B Glass substrate 2 _A , 2 _B Electrode 3 _A , 3 _B Thin film 4 Liquid crystal composition 11 _{a to} 11 _c Liquid crystal cell 12 _{a to} 12 _c Driver 13 Power supply circuit 14 Light absorber

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (72)発明者 永井 真 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 (72)発明者 末廣 紀子 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 Ｆターム(参考） 2H089 HA21 HA32 RA18 SA01 SA02 TA07 TA08 2H093 NA11 NA25 NC03 ND50 5C006 AC24 BA11 BB08 BB12 BF42 FA41 FA45 GA02 GA03 5C080 AA10 BB05 DD22 FF10 JJ02 JJ04 JJ05 JJ06 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁷ Identification code FI theme code (reference) G09G 3/36 G09G 3/36 (72) Inventor Shin Nagai 1150 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture Asahi Glass Co., Ltd. In-house (72) Inventor Noriko Suehiro 1150 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Asahi Glass Co., Ltd. F-term (reference) 2H089 HA21 HA32 RA18 SA01 SA02 TA07 TA08 2H093 NA11 NA25 NC03 ND50 5C006 AC24 BA11 BB08 BB12 BF42 FA41 FA45 GA02 GA03 5C080 AA10 BB05 DD22 FF10 JJ02 JJ04 JJ05 JJ06

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】複数の走査電極と複数の信号電極との間
に、少なくともプレナー状態を呈するカイラルネマチッ
ク液晶が備えられた液晶セルが複数積層された液晶表示
装置であって、ある液晶セルの選択反射波長の逆数が、
他の液晶セルの選択反射波長の逆数の０．９倍以下また
は１．１倍以上となるように設けられ、各液晶セルのセ
ルギャップと選択反射波長とが所定の関係を有している
ことを特徴とする液晶表示装置。1. A liquid crystal display device in which a plurality of liquid crystal cells each including at least a chiral nematic liquid crystal exhibiting a planar state are stacked between a plurality of scanning electrodes and a plurality of signal electrodes, and a certain liquid crystal cell is selected. The reciprocal of the reflected wavelength is
It is provided so as to be 0.9 times or less or 1.1 times or more the reciprocal of the selective reflection wavelength of other liquid crystal cells, and the cell gap of each liquid crystal cell and the selective reflection wavelength have a predetermined relationship. Liquid crystal display device characterized by. 【請求項２】各液晶セルのセルギャップをｄ、各液晶セ
ルの選択反射波長をλ、各液晶セルのメモリ性液晶の平
均屈折率をｎとし、各液晶セルのｎｄ／λの最大値を
Ａ、各液晶セルのｎｄ／λの最小値をＢとしたときに、 （Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１５ を満足する請求項１に記載の液晶表示装置。2. A cell gap of each liquid crystal cell is d, a selective reflection wavelength of each liquid crystal cell is λ, an average refractive index of a memory liquid crystal of each liquid crystal cell is n, and a maximum value of nd / λ of each liquid crystal cell is The liquid crystal display device according to claim 1, wherein (A−B) / ((A + B) / 2) ≦ 0.15 is satisfied, where A is the minimum value of nd / λ of each liquid crystal cell. 【請求項３】（Ａ−Ｂ）／（（Ａ＋Ｂ）／２）≦０．１
を満足する請求項２に記載の液晶表示装置。3. (A-B) / ((A + B) / 2) ≤0.1
The liquid crystal display device according to claim 2, which satisfies the above condition. 【請求項４】一の液晶セルは、オン表示またはオフ表示
とするための電圧をメモリ性液晶に印加するときに、信
号電極の電位と選択した走査電極の電位の高低関係を逆
転させながら電圧を印加し、他の液晶セルのうちの少な
くとも一つの液晶セルは、一の液晶セルの選択した走査
電極の電位が一の液晶セルの信号電極の電位よりも高く
設定されたときには、信号電極の電位を選択した走査電
極の電位よりも高く設定し、一の液晶セルの信号電極の
電位が一の液晶セルの選択した走査電極の電位よりも高
く設定されたときには、選択した走査電極の電位を信号
電極の電位よりも高く設定する請求項１、２または３に
記載の液晶表示装置。4. A liquid crystal cell according to claim 1, wherein when a voltage for turning on or off is applied to the liquid crystal having a memory property, the voltage is reversed while reversing the level relation between the potential of the signal electrode and the potential of the selected scanning electrode. When at least one liquid crystal cell of the other liquid crystal cells is set to have a potential of the selected scanning electrode of the one liquid crystal cell higher than that of the signal electrode of the one liquid crystal cell, When the potential is set higher than the potential of the selected scan electrode and the potential of the signal electrode of the one liquid crystal cell is set to be higher than the potential of the selected scan electrode of the one liquid crystal cell, the potential of the selected scan electrode is set. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is set higher than the potential of the signal electrode. 【請求項５】各液晶セルのメモリ性液晶の平均屈折率が
同一である請求項１、２、３または４に記載の液晶表示
装置。5. The liquid crystal display device according to claim 1, wherein the liquid crystal cells have the same average refractive index of the memory liquid crystals. 【請求項６】各液晶セルのドライバが共通の電源回路か
ら電源が供給されてなる請求項１、２、３、４または５
に記載の液晶表示装置。6. A driver for each liquid crystal cell is supplied with power from a common power supply circuit.
The liquid crystal display device according to item 1. 【請求項７】複数の走査電極と複数の信号電極との間
に、少なくとも二つの安定状態を呈するメモリ性液晶が
備えられた液晶セルが複数積層された液晶表示装置の駆
動方法であって、 供給される電圧を分圧する抵抗部と、分圧した電圧が入
力される複数の演算増幅器との組み合わせを一組のみ備
える一つの電源回路を用いて、各液晶セルが備えるメモ
リ性液晶にオン表示またはオフ表示とするための電圧を
印加する第一の段階と、 各液晶セルが備えるメモリ性液晶に表示データに対応す
る電圧を印加する第二の段階とを含み、 第一の段階では、一の液晶セルは、信号電極の電位と選
択した走査電極の電位の高低関係を逆転させながらメモ
リ性液晶に電圧を印加し、 他の液晶セルのうちの少なくとも一つの液晶セルは、 一の液晶セルが一の液晶セルの選択した走査電極の電位
を一の液晶セルの信号電極よりも高く設定したときに
は、信号電極の電位を選択した走査電極の電位よりも高
く設定してメモリ性液晶に電圧を印加し、 一の液晶セルが一の液晶セルの信号電極の電位を一の液
晶セルの選択した走査電極よりも高く設定したときに
は、選択した走査電極の電位を信号電極の電位よりも高
く設定してメモリ性液晶に電圧を印加することを特徴と
する液晶表示装置の駆動方法。7. A method of driving a liquid crystal display device, wherein a plurality of liquid crystal cells, each of which has at least two memory-state liquid crystals exhibiting a stable state, are stacked between a plurality of scanning electrodes and a plurality of signal electrodes. On-display on the memory liquid crystal of each liquid crystal cell by using one power supply circuit that has only one combination of a resistance unit that divides the supplied voltage and a plurality of operational amplifiers that input the divided voltage Alternatively, it includes a first step of applying a voltage for turning off display and a second step of applying a voltage corresponding to display data to the memory liquid crystal included in each liquid crystal cell. Liquid crystal cell applies a voltage to the memory liquid crystal while reversing the relationship between the potential of the signal electrode and the potential of the selected scanning electrode, and at least one of the other liquid crystal cells is one liquid crystal cell. Is the best When the potential of the selected scanning electrode of the crystal cell is set higher than the signal electrode of the one liquid crystal cell, the potential of the signal electrode is set higher than the potential of the selected scanning electrode, and a voltage is applied to the liquid crystal with memory effect, When one liquid crystal cell sets the potential of the signal electrode of the one liquid crystal cell higher than that of the selected scan electrode of the one liquid crystal cell, the potential of the selected scan electrode is set higher than the potential of the signal electrode and memory performance is improved. A method for driving a liquid crystal display device, which comprises applying a voltage to the liquid crystal. 【請求項８】第一の段階および第二の段階で、一の液晶
セルは、選択した走査電極に第一の電位または第二の電
位を設定し、選択していない走査電極に第三の電位また
は第四の電位を設定し、 他の液晶セルのうちの少なくとも一つの液晶セルは、 一の液晶セルが一の液晶セルの選択した走査電極に第一
の電位を設定したときには、選択した走査電極に第二の
電位を設定し、 一の液晶セルが一の液晶セルの選択した走査電極に第二
の電位が設定したときには、選択した走査電極に第一の
電位を設定し、 一の液晶セルが一の液晶セルの選択していない走査電極
に第三の電位を設定したときには、選択していない走査
電極に第四の電位を設定し、 一の液晶セルが一の液晶セルの選択していない走査電極
に第四の電位を設定したときには、選択していない走査
電極に第三の電位を設定する請求項７に記載の液晶表示
装置の駆動方法。8. In the first step and the second step, one liquid crystal cell sets a first potential or a second potential to a selected scan electrode and sets a third potential to a non-selected scan electrode. Potential or a fourth potential is set, and at least one of the other liquid crystal cells is selected when one liquid crystal cell sets the first potential to the selected scanning electrode of the one liquid crystal cell. When a second potential is set to the scan electrode and one liquid crystal cell is set to the second potential on the selected scan electrode of the one liquid crystal cell, the first potential is set to the selected scan electrode, When the liquid crystal cell sets the third potential to the non-selected scan electrodes of the one liquid crystal cell, the fourth potential is set to the non-selected scan electrodes, and the one liquid crystal cell selects the one liquid crystal cell. When the fourth potential is set on the scan electrodes that are not The driving method of claim 7, setting the third potential to the scanning electrodes not.