JP2003202544A - Method for driving liquid crystal display device - Google Patents
Method for driving liquid crystal display deviceInfo
- Publication number
- JP2003202544A JP2003202544A JP2001401598A JP2001401598A JP2003202544A JP 2003202544 A JP2003202544 A JP 2003202544A JP 2001401598 A JP2001401598 A JP 2001401598A JP 2001401598 A JP2001401598 A JP 2001401598A JP 2003202544 A JP2003202544 A JP 2003202544A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- electrode driver
- power supply
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のメモリ性液
晶セルが積層された液晶表示装置の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a liquid crystal display device in which a plurality of memory type liquid crystal cells are laminated.
【０００２】[0002]
【従来の技術】現在、ＴＮ、ＳＴＮ、ＴＦＴ液晶を備え
た液晶表示装置が広く使用されている。これらの液晶表
示装置は、所定の駆動を常時行って表示を行う。これに
対し、コレステリック液晶またはカイラルネマチック液
晶等のメモリ性液晶が注目され、それを備えた液晶表示
装置が提案されている。2. Description of the Related Art At present, liquid crystal display devices having TN, STN and TFT liquid crystals are widely used. These liquid crystal display devices always perform predetermined driving to display. On the other hand, cholesteric liquid crystals or chiral nematic liquid crystals have attracted attention, and liquid crystal display devices having them have been proposed.
【０００３】一対の平行基板間に挟持されたメモリ性液
晶は、その液晶ディレクタが一定周期でねじれた「ねじ
れ構造」を有する。そのねじれの中心軸（以下、ヘリカ
ル軸という。）が基板に対して平均的に垂直方向になる
配列が存在する。複数の液晶ドメインの各ヘリカル軸の
平均的な方向が基板面に対してほぼ垂直となる状態をプ
レナー状態という。プレナー状態では、入射光のうち
の、液晶層のねじれの向きに対応した円偏光を選択反射
する。選択反射波長λは、液晶組成物の平均屈折率ｎと
液晶組成物のピッチｐの積にほぼ等しい（λ＝ｎ・
ｐ）。従って、ピッチｐは、ｐ＝λ／ｎとなる。The liquid crystal having a memory property sandwiched between a pair of parallel substrates has a "twist structure" in which the liquid crystal director is twisted at a constant cycle. There is an array in which the central axis of the twist (hereinafter referred to as the helical axis) is in the direction perpendicular to the substrate on average. A state in which the average direction of each helical axis of a plurality of liquid crystal domains is substantially perpendicular to the substrate surface is called a planar state. In the planar state, of the incident light, circularly polarized light corresponding to the twist direction of the liquid crystal layer is selectively reflected. The selective reflection wavelength λ is approximately equal to the product of the average refractive index n of the liquid crystal composition and the pitch p of the liquid crystal composition (λ = n ·
p). Therefore, the pitch p is p = λ / n.
【０００４】選択反射を呈するプレナー状態に対して、
複数の液晶ドメインのヘリカル軸が基板面に対してラン
ダム方向または非垂直方向に配列したフォーカルコニッ
ク状態をとることもできる。一般的に、フォーカルコニ
ック状態の液晶層は全体として弱い散乱状態を示し、選
択反射時のように特定の波長の光を反射することはな
い。液晶セルの裏面側に吸収層を設ければ、フォーカル
コニック状態のときに吸収層の色の表示が得られる。For a planar state exhibiting selective reflection,
It is also possible to take a focal conic state in which the helical axes of a plurality of liquid crystal domains are arranged randomly or non-perpendicularly to the substrate surface. In general, the liquid crystal layer in the focal conic state shows a weak scattering state as a whole, and does not reflect the light of a specific wavelength unlike the selective reflection. When the absorption layer is provided on the back surface side of the liquid crystal cell, the color of the absorption layer can be displayed in the focal conic state.
【０００５】また、フォーカルコニック状態およびプレ
ナー状態は、電界が印加されていないときでも安定であ
る。従って、その性質を利用して、メモリ型の液晶表示
装置を実現することができる。The focal conic state and the planar state are stable even when no electric field is applied. Therefore, by utilizing this property, a memory type liquid crystal display device can be realized.
【０００６】次に、液晶表示装置の駆動法について説明
をする。メモリ性液晶が備えられた液晶表示装置を駆動
する場合、液晶層の両側に位置する電極の電位を所定値
に設定して、フォーカルコニック状態に移行させる電圧
またはプレナー状態に移行させる電圧をメモリ性液晶に
印加する。メモリ性液晶では、一連の印加電圧波形の実
効値が電圧消去後の状態を直接決定するのではなく、電
圧消去後の表示は、直前に印加された電圧パルスの印加
時間および振幅値に依存する。フォーカルコニック状態
からプレナー状態に移行させる場合には、液晶分子が電
圧印加方向にほぼ平行になるホメオトロピック状態を経
由するので、最も高い電圧が必要とされる。Next, a method of driving the liquid crystal display device will be described. When driving a liquid crystal display device provided with a liquid crystal having a memory property, the potential of the electrodes located on both sides of the liquid crystal layer is set to a predetermined value, and the voltage for shifting to the focal conic state or the voltage for shifting to the planar state is set to the memory property. Apply to liquid crystal. In a memory type liquid crystal, the effective value of a series of applied voltage waveforms does not directly determine the state after voltage erase, but the display after voltage erase depends on the application time and amplitude value of the voltage pulse applied immediately before. . When transitioning from the focal conic state to the planar state, the highest voltage is required because the liquid crystal molecules go through a homeotropic state in which they are substantially parallel to the voltage application direction.
【０００７】１層の液晶セルを有する液晶表示装置で
は、メモリ性液晶の二つの状態（プレナー状態およびフ
ォーカルコニック状態）によって２色の表示を行うこと
ができる。そして、選択反射波長が異なる複数の液晶セ
ルを積層することで、表示する色の種類を増やすことが
できる。In a liquid crystal display device having a single-layer liquid crystal cell, two colors can be displayed by the two states (planar state and focal conic state) of the liquid crystal having a memory effect. Then, by stacking a plurality of liquid crystal cells having different selective reflection wavelengths, it is possible to increase the kinds of colors to be displayed.
【０００８】ｐ＝λ／ｎであるので、複数の液晶セルを
積層して液晶表示装置を形成する場合、各液晶セルにお
ける選択反射波長や平均屈折率が異なれば各層のピッチ
も異なる。また、セルギャップをｄとし、メモリ性液晶
をプレナーに移行させる電圧をＶｔｈとすると、ｄ／ｐ
∝Ｖｔｈという関係が成立する。複数の液晶セルを積層
する場合に、各層のセルギャップが同一の値とされてい
ると、各層で駆動電圧は異なる。従って、各液晶セルに
は、それぞれ一つの電源回路が設けられている。ただ
し、供給される電圧を分圧する抵抗部と、分圧した電圧
が入力される複数の演算増幅器との組み合わせを一組の
み備える電源回路を、一つの電源回路として数える。Since p = λ / n, when forming a liquid crystal display device by laminating a plurality of liquid crystal cells, the pitch of each layer also differs if the selective reflection wavelength or the average refractive index in each liquid crystal cell is different. When the cell gap is d and the voltage for moving the memory-type liquid crystal to the planar is V th , d / p
The relationship of ∝V th is established. When a plurality of liquid crystal cells are stacked, if the cell gaps of the respective layers have the same value, the driving voltage differs between the layers. Therefore, each liquid crystal cell is provided with one power supply circuit. However, a power supply circuit that includes only one combination of a resistance unit that divides the supplied voltage and a plurality of operational amplifiers to which the divided voltage is input is counted as one power supply circuit.
【０００９】図１１は、二つの液晶セルが積層された液
晶表示装置を示す説明図である。第一の液晶セル２０１
は、第一の走査電極ドライバ２０２および第一の信号電
極ドライバ２０３によって駆動される。第二の液晶セル
２１１は、第二の走査電極ドライバ２１２および第二の
信号電極ドライバ２１３によって駆動される。第一の走
査電極ドライバ２０２および第一の信号電極ドライバ２
０３に駆動電圧を出力する電源回路と、第二の走査電極
ドライバ２１２および第二の信号電極ドライバ２１３に
駆動電圧を出力する電源回路は別個のものである。各電
源回路は、一つの電源装置によって定電圧を供給され、
この定電圧から複数種類の電圧を発生して、各層の走査
電極ドライバや信号電極ドライバに出力する。FIG. 11 is an explanatory view showing a liquid crystal display device in which two liquid crystal cells are laminated. First liquid crystal cell 201
Are driven by the first scan electrode driver 202 and the first signal electrode driver 203. The second liquid crystal cell 211 is driven by the second scan electrode driver 212 and the second signal electrode driver 213. First scan electrode driver 202 and first signal electrode driver 2
A power supply circuit that outputs a drive voltage to the drive circuit 03 and a power supply circuit that outputs a drive voltage to the second scan electrode driver 212 and the second signal electrode driver 213 are separate. Each power circuit is supplied with a constant voltage by one power supply,
A plurality of types of voltages are generated from this constant voltage and output to the scan electrode driver and the signal electrode driver of each layer.
【００１０】図１２（ａ）は、第一の走査電極ドライバ
２０２が第一の液晶セル２０１を駆動するときの駆動波
形の例である。図１２（ｂ）は、第一の信号電極ドライ
バ２０３が第一の液晶セル２０１を駆動するときの駆動
波形の例である。表示を書き込むときには、まず全ての
画素がオン表示となるように走査電極および信号電極を
駆動する。この期間をリセット期間と記す。リセット期
間後、表示データに対応する電圧を印加するように走査
電極および信号電極を駆動する。この期間を表示書き込
み期間と記す。選択された走査電極には電圧Ｖ５，Ｖ０
が交互に印加され、選択されていない走査電極には電圧
Ｖ１，Ｖ４が交互に印加される。また、リセット期間
中、信号電極には電圧Ｖ０，Ｖ５が交互に印加される。
表示書き込み期間中、信号電極には、表示データに応じ
て電圧Ｖ０，Ｖ５または電圧Ｖ２，Ｖ３が交互に印加さ
れる。各電圧Ｖ０〜Ｖ５は、Ｖ５−Ｖ４＝Ｖ１−Ｖ０＝
Ｖ４−Ｖ３＝Ｖ２−Ｖ１となるように設定される。FIG. 12A shows an example of drive waveforms when the first scan electrode driver 202 drives the first liquid crystal cell 201. FIG. 12B is an example of a drive waveform when the first signal electrode driver 203 drives the first liquid crystal cell 201. When writing a display, first, the scan electrodes and the signal electrodes are driven so that all the pixels are turned on. This period is referred to as a reset period. After the reset period, the scan electrodes and the signal electrodes are driven so as to apply the voltage corresponding to the display data. This period is referred to as a display writing period. Voltages V 5 and V 0 are applied to the selected scan electrodes.
Are alternately applied, and the voltages V 1 and V 4 are alternately applied to the unselected scan electrodes. Further, during the reset period, the voltages V 0 and V 5 are alternately applied to the signal electrodes.
During the display writing period, the voltages V 0 and V 5 or the voltages V 2 and V 3 are alternately applied to the signal electrodes according to the display data. Each voltage V 0 ~V 5 is, V 5 -V 4 = V 1 -V 0 =
It is set so that V 4 −V 3 = V 2 −V 1 .
【００１１】リセット期間中、選択された行の画素のメ
モリ性液晶には、オン表示にするための電圧としてＶ５
−Ｖ０が印加される。そして、電圧印加終了後、メモリ
性液晶はプレナー状態に移行し、オン表示となる。リセ
ット期間中、選択されていない行の画素のメモリ性液晶
には、Ｖ５−Ｖ４，Ｖ１−Ｖ０が印加されるが、表示状
態は変化しない。表示書き込み期間中、選択された行の
画素のメモリ性液晶には、表示データに対応して、オン
表示にするための電圧またはオフ表示にするための電圧
が印加される。オン表示にするための電圧はＶ５−Ｖ０
であり、オフ表示にするための電圧はＶ５−Ｖ２，Ｖ３
−Ｖ０である。表示書き込み期間中、選択されていない
行の画素のメモリ性液晶には、Ｖ５−Ｖ４，Ｖ１−
Ｖ０，Ｖ４−Ｖ３，Ｖ２−Ｖ１が印加されるが、表示状
態は変化しない。During the reset period, the memory liquid crystal of the pixel in the selected row is supplied with V 5 as a voltage for turning on the display.
-V 0 is applied. Then, after the voltage application is completed, the memory-type liquid crystal shifts to the planar state, and is turned on. During the reset period, V 5 -V 4 and V 1 -V 0 are applied to the memory liquid crystals of the pixels in the unselected rows, but the display state does not change. During the display writing period, a voltage for turning on the display or a voltage for turning off the display is applied to the memory-type liquid crystal of the pixels in the selected row in accordance with the display data. The voltage for turning on the display is V 5 −V 0
And the voltage for turning off the display is V 5 −V 2 , V 3
-V is 0. Showing write period, the memory-type liquid crystal of the pixels in a row that is not selected, V 5 -V 4, V 1 -
Although V 0, V 4 -V 3, V 2 -V 1 is applied, the display state does not change.
【００１２】図１２（ｃ）は、第二の走査電極ドライバ
２１２が第二の液晶セル２１１を駆動するときの駆動波
形の例である。図１２（ｄ）は、第二の信号電極ドライ
バ２１３が第二の液晶セル２１１を駆動するときの駆動
波形の例である。第二の走査電極ドライバ２１２および
第二の信号電極ドライバ２１３は、第一の走査電極ドラ
イバ２０２および第一の信号電極ドライバ２０３と同様
に走査電極および信号電極を駆動する。ただし、走査電
極や信号電極に印加する電圧Ｖ０’〜Ｖ５’の組み合わ
せは、電圧Ｖ０〜Ｖ５の組み合わせとは異なる。FIG. 12C is an example of a drive waveform when the second scan electrode driver 212 drives the second liquid crystal cell 211. FIG. 12D is an example of a drive waveform when the second signal electrode driver 213 drives the second liquid crystal cell 211. The second scan electrode driver 212 and the second signal electrode driver 213 drive the scan electrode and the signal electrode similarly to the first scan electrode driver 202 and the first signal electrode driver 203. However, the combination of the voltages V 0 ′ to V 5 ′ applied to the scan electrodes and the signal electrodes is different from the combination of the voltages V 0 to V 5 .
【００１３】従来の液晶表示装置では、液晶セルが積層
されたことにより重なるように配置される各層の走査電
極を同時に選択しながら、各層の画素をオン表示にし、
その後、所望の画像を表示していた。In the conventional liquid crystal display device, the pixels of each layer are turned on while simultaneously selecting the scanning electrodes of each layer which are arranged so as to overlap each other by stacking the liquid crystal cells.
After that, the desired image was displayed.
【００１４】[0014]
【発明が解決しようとする課題】このような液晶表示装
置では、各層の走査電極ドライバおよび信号電極ドライ
バが、各電源回路から電圧を入力され、同時に各層の液
晶セルを駆動していた。その結果、各電源回路に定電圧
を供給する電源装置の負荷が大きくなってしまうという
問題があった。図１３は、電源装置の負荷を示す説明図
である。第一の液晶セル２０１を駆動すると、電源装置
が供給する定電圧Ｖｃｃは図１３（ａ）に示すようにス
パイク状に変化する。第二の液晶セル２１１を駆動した
場合も同様に定電圧が変動する。従って、二つの液晶セ
ルを同時に駆動すると、定電圧の変動が大きくなってし
まう。そのため、電源装置のコンデンサの容量を大きく
しなければならなかったり、電源装置の選定がしにくく
なっていた。In such a liquid crystal display device, the scan electrode driver and the signal electrode driver of each layer are input with a voltage from each power supply circuit and simultaneously drive the liquid crystal cell of each layer. As a result, there is a problem that the load of the power supply device that supplies a constant voltage to each power supply circuit increases. FIG. 13 is an explanatory diagram showing the load of the power supply device. When the first liquid crystal cell 201 is driven, the constant voltage Vcc supplied by the power supply device changes in a spike shape as shown in FIG. The constant voltage also changes when the second liquid crystal cell 211 is driven. Therefore, when two liquid crystal cells are driven at the same time, the fluctuation of the constant voltage becomes large. Therefore, it has been necessary to increase the capacity of the capacitor of the power supply device, and it has become difficult to select the power supply device.
【００１５】また、従来の液晶表示装置では、各層の走
査電極ドライバおよび信号電極ドライバに駆動電圧を出
力するために、複数の電源回路を設けなければならなか
った。走査電極ドライバおよび信号電極ドライバに駆動
電圧を出力する電源回路の数は少ない方が好ましい。Further, in the conventional liquid crystal display device, it is necessary to provide a plurality of power supply circuits in order to output the drive voltage to the scan electrode driver and the signal electrode driver of each layer. It is preferable that the number of power supply circuits outputting the drive voltage to the scan electrode driver and the signal electrode driver is small.
【００１６】本発明は、液晶表示装置を駆動する場合
に、電源回路に定電圧を供給する電源装置の負荷を軽減
できる液晶表示装置の駆動方法を提供することを目的と
する。また、メモリ性液晶を有する液晶セルが複数積層
された液晶表示装置において、各層の走査電極ドライバ
および信号電極ドライバに駆動電圧を出力する電源回路
の数を少なくすることを目的とする。An object of the present invention is to provide a method of driving a liquid crystal display device, which can reduce the load of the power supply device which supplies a constant voltage to the power supply circuit when driving the liquid crystal display device. Another object of the present invention is to reduce the number of power supply circuits that output a driving voltage to the scan electrode driver and the signal electrode driver of each layer in a liquid crystal display device in which a plurality of liquid crystal cells having a memory-type liquid crystal are stacked.
【００１７】[0017]
【課題を解決するための手段】本発明の態様１は、複数
の走査電極と複数の信号電極との間に少なくとも二つの
安定状態を呈するメモリ性液晶を有する液晶セルが複数
備えられ、複数の電圧出力端子を有する走査電極ドライ
バが複数備えられ、複数の電圧出力端子を有する信号電
極ドライバが複数備えられ、各液晶セルの個々の走査電
極は対応する走査電極ドライバの各電圧出力端子と一対
一に接続され、各液晶セルの個々の信号電極は対応する
信号電極ドライバの各電圧出力端子と一対一に接続され
てなる液晶表示装置の駆動方法であって、液晶セルの駆
動期間に、複数の液晶セルのうちの一部の液晶セルの駆
動を行い、他の液晶セルの駆動を行なわず、次に、一部
の液晶セルの駆動を行なわず、他の液晶セルの駆動を行
うことを特徴とする液晶表示装置の駆動方法を提供す
る。According to a first aspect of the present invention, a plurality of liquid crystal cells having a memory-type liquid crystal exhibiting at least two stable states are provided between a plurality of scanning electrodes and a plurality of signal electrodes. A plurality of scan electrode drivers having voltage output terminals are provided, a plurality of signal electrode drivers having a plurality of voltage output terminals are provided, and each scan electrode of each liquid crystal cell has a one-to-one correspondence with each voltage output terminal of the corresponding scan electrode driver. In the driving method of the liquid crystal display device, each signal electrode of each liquid crystal cell is connected to each voltage output terminal of the corresponding signal electrode driver in a one-to-one correspondence. Some liquid crystal cells of the liquid crystal cells are driven, other liquid crystal cells are not driven, and next, some liquid crystal cells are not driven, and other liquid crystal cells are driven. Tosu It provides a method for driving a liquid crystal display device.
【００１８】本発明の態様２は、複数の液晶セルの全体
に対応する走査電極ドライバと信号電極ドライバとに、
駆動電圧を供給し得る電源回路を複数備え、各電源回路
がそれぞれ一つの液晶セルに対応する液晶表示装置の駆
動方法を提供する。Aspect 2 of the present invention is to provide a scan electrode driver and a signal electrode driver corresponding to a plurality of liquid crystal cells as a whole.
Provided is a method of driving a liquid crystal display device, comprising a plurality of power supply circuits capable of supplying a drive voltage, each power supply circuit corresponding to one liquid crystal cell.
【００１９】本発明の態様３は、複数の液晶セルの全体
に対応する走査電極ドライバと信号電極ドライバとに、
駆動電圧を供給し得る電源回路を１つ備える液晶表示装
置の駆動方法を提供する。Aspect 3 of the present invention is to provide a scan electrode driver and a signal electrode driver corresponding to a plurality of liquid crystal cells as a whole.
Provided is a method for driving a liquid crystal display device including one power supply circuit capable of supplying a drive voltage.
【００２０】本発明の態様４は、複数の液晶セルのなか
に、駆動電圧が異なる液晶セルが備えられ、駆動する液
晶セルを切り替える際に、電源回路の駆動電圧の設定を
変更する液晶表示装置の駆動方法を提供する。In a fourth aspect of the present invention, a liquid crystal display device in which liquid crystal cells having different drive voltages are provided among a plurality of liquid crystal cells and the setting of the drive voltage of the power supply circuit is changed when switching the liquid crystal cells to be driven. To provide a driving method.
【００２１】本発明の態様５は、複数の液晶セルのなか
の一部の液晶セルを、いったん所定の基本状態になるよ
うに駆動をしてから、表示データの書き込みのための駆
動を行い、次に、他の液晶セルの駆動を行なう液晶表示
装置の駆動方法を提供する。According to a fifth aspect of the present invention, a part of the plurality of liquid crystal cells is first driven so as to be in a predetermined basic state and then driven for writing display data. Next, a method of driving a liquid crystal display device for driving another liquid crystal cell is provided.
【００２２】本発明の態様６は、複数の液晶セルのすべ
ての液晶セルを、いったん所定の基本状態になるように
駆動を順次行い、次に、複数の液晶セルのすべての液晶
セルに表示データの書き込みのための駆動を順次行なう
液晶表示装置の駆動方法を提供する。According to the sixth aspect of the present invention, all the liquid crystal cells of the plurality of liquid crystal cells are sequentially driven so as to be once in a predetermined basic state, and then the display data is displayed in all the liquid crystal cells of the plurality of liquid crystal cells. Provided is a method for driving a liquid crystal display device, which sequentially drives for writing.
【００２３】[0023]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明による駆動方法が
適用される液晶表示装置の例を示すブロック図である。
液晶表示装置は、積層される２以上の液晶セルを備え
る。本例では、二つの液晶セル（第一の液晶セル１およ
び第二の液晶セル１１）が積層される場合を例に説明す
る。第一の液晶セル１および第二の液晶セル１１は、複
数の走査電極と複数の信号電極との間にカイラルネマチ
ック液晶等のメモリ性液晶を備える。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an example of a liquid crystal display device to which a driving method according to the present invention is applied.
The liquid crystal display device includes two or more liquid crystal cells that are stacked. In this example, a case where two liquid crystal cells (first liquid crystal cell 1 and second liquid crystal cell 11) are stacked will be described as an example. The first liquid crystal cell 1 and the second liquid crystal cell 11 are provided with a memory liquid crystal such as a chiral nematic liquid crystal between a plurality of scanning electrodes and a plurality of signal electrodes.
【００２４】各層の走査電極ドライバおよび信号電極ド
ライバ（第一の走査電極ドライバ２、第一の信号電極ド
ライバ３、第二の走査電極ドライバ１２、および第二の
信号電極ドライバ１３）は、それぞれ複数の電圧出力端
子を有する。第一の液晶セル１の個々の走査電極は、第
一の走査電極ドライバ２の個々の電圧出力端子と一対一
に接続される。第一の液晶セル１の個々の信号電極は、
第一の信号電極ドライバ３の個々の電圧出力端子と一対
一に接続される。同様に、第二の液晶セル１１の走査電
極および信号電極も、それぞれ第二の走査電極ドライバ
１２、第二の信号電極ドライバ１３に接続される。A plurality of scan electrode drivers and signal electrode drivers (first scan electrode driver 2, first signal electrode driver 3, second scan electrode driver 12, and second signal electrode driver 13) for each layer are provided. Voltage output terminal. The individual scan electrodes of the first liquid crystal cell 1 are connected to the individual voltage output terminals of the first scan electrode driver 2 in a one-to-one relationship. The individual signal electrodes of the first liquid crystal cell 1 are
It is connected to each voltage output terminal of the first signal electrode driver 3 in a one-to-one relationship. Similarly, the scan electrodes and the signal electrodes of the second liquid crystal cell 11 are also connected to the second scan electrode driver 12 and the second signal electrode driver 13, respectively.
【００２５】第一の走査電極ドライバ２は、走査電極を
選択しながら全ての走査電極を走査するように第一の液
晶セル１を駆動する。第一の信号電極ドライバ３は、リ
セット期間中は、第一の液晶セル１の信号電極にオン表
示（所定の基本状態）とするための電圧を印加して、第
一の液晶セル１を駆動する。また、表示書き込み期間中
は、第一の液晶セル１の信号電極に表示データに対応す
る電圧を印加して第一の液晶セル１を駆動する。第二の
走査電極ドライバ１２および第二の信号電極ドライバ１
３は、第一の走査電極ドライバ２および第一の信号電極
ドライバ３と同様に、第二の液晶セル１１を駆動する。The first scan electrode driver 2 drives the first liquid crystal cell 1 so as to scan all the scan electrodes while selecting the scan electrodes. During the reset period, the first signal electrode driver 3 drives the first liquid crystal cell 1 by applying a voltage for turning on the display (predetermined basic state) to the signal electrode of the first liquid crystal cell 1. To do. Further, during the display writing period, a voltage corresponding to display data is applied to the signal electrode of the first liquid crystal cell 1 to drive the first liquid crystal cell 1. Second scan electrode driver 12 and second signal electrode driver 1
Similarly to the first scan electrode driver 2 and the first signal electrode driver 3, 3 drives the second liquid crystal cell 11.
【００２６】メモリ２１は、各層の表示データを保持す
る。コントローラ２２は、メモリ２１から表示データを
読み込む。そして、第一層の表示データであるＤａｔａ
１を第一の信号電極ドライバ３に出力し、第二層の表示
データであるＤａｔａ２を第二の信号電極ドライバ１３
に出力する。以下、コントローラ２２が第一の走査電極
ドライバ２および第一の信号電極ドライバ３に出力する
データ等は「１」の添え字を付して表し、第二の走査電
極ドライバ１２および第二の信号電極ドライバ１３に出
力するデータ等は「２」の添え字を付して表す。The memory 21 holds display data of each layer. The controller 22 reads display data from the memory 21. Then, Data which is the display data of the first layer
1 is output to the first signal electrode driver 3 and Data 2 which is the display data of the second layer is output to the second signal electrode driver 13.
Output to. Hereinafter, the data and the like output from the controller 22 to the first scan electrode driver 2 and the first signal electrode driver 3 will be represented with a subscript of "1", and the second scan electrode driver 12 and the second signal will be described. Data and the like output to the electrode driver 13 are represented by adding a subscript of "2".
【００２７】コントローラ２２は、第一の信号電極ドラ
イバ３に、一行分の表示データの中から各列のデータを
順次取得するタイミングを規定するＣＰ１（データ転送
用クロックパルス）、選択する走査電極の切り替えを示
すＬＰ１（ラッチパルス）、および非表示指示信号であ
る／ＤＯＦＦ１（ディスプレイオフ）を出力する。コン
トローラ２２は、第二の信号電極ドライバ１３にも同様
に、ＣＰ２（データ転用クロックパルス）、ＬＰ２（ラ
ッチパルス）、および／ＤＯＦＦ２（ディスプレイオ
フ）を出力する。The controller 22 provides the first signal electrode driver 3 with CP 1 (clock pulse for data transfer) that defines the timing of sequentially acquiring the data of each column from the display data of one row, and the scan electrode to be selected. LP 1 (latch pulse) indicating the switching of and the / DOFF 1 (display off) which is a non-display instruction signal are output. Similarly, the controller 22 outputs CP 2 (data transfer clock pulse), LP 2 (latch pulse), and / DOFF 2 (display off) to the second signal electrode driver 13.
【００２８】さらに、コントローラ２２は、第一の走査
電極ドライバ２に、ＬＰ１、／ＤＯＦＦ１、および１フ
レームの開始を示すＦＬＭ１（ファーストラインマー
カ）を出力する。そして、第二の走査電極ドライバ１２
にも同様に、ＬＰ２、／ＤＯＦＦ２、およびＦＬＭ２を
出力する。Further, the controller 22 outputs LP 1 , / DOFF 1 and FLM 1 (first line marker) indicating the start of one frame to the first scan electrode driver 2. Then, the second scan electrode driver 12
Similarly, LP 2 , / DOFF 2 , and FLM 2 are output.
【００２９】図２（ａ）は、駆動時に走査電極ドライバ
に入力される信号のタイミングを示す説明図である。第
一の走査電極ドライバ２は、ＦＬＭ１が入力されると、
それに続いて入力されるＬＰ１に応じて選択する走査電
極を順次切り替える。ＬＰ１が入力されてから、次のＬ
Ｐ１が入力されるまでの期間が、一つの走査電極の選択
期間である。FIG. 2A is an explanatory diagram showing the timing of signals input to the scan electrode driver during driving. When the FLM 1 is input to the first scan electrode driver 2,
Then, the scan electrodes to be selected are sequentially switched according to LP 1 input subsequently. After LP 1 is input, the next L
The period until P 1 is input is the selection period of one scan electrode.
【００３０】図２（ｂ）は、駆動時に信号電極ドライバ
に入力される信号のタイミングを示す説明図である。第
一の信号電極ドライバ３は、ＣＰ１が入力されると、そ
のタイミングで、これから選択される１行分の表示デー
タの中から各列のデータを順次取得する。続いて、ＬＰ
１が入力されると、取得したデータに基づいて各信号電
極の電位を設定する。図２では、第一の走査電極ドライ
バ２および第一の信号電極ドライバ３を例に説明した
が、第二の走査電極ドライバ１２および第二の信号電極
ドライバ１３にも同様に信号が入力される。FIG. 2B is an explanatory diagram showing the timing of signals input to the signal electrode driver during driving. When CP 1 is input, the first signal electrode driver 3 sequentially acquires the data in each column from the display data for one row that will be selected at that timing. Then LP
When 1 is input, the potential of each signal electrode is set based on the acquired data. In FIG. 2, the first scan electrode driver 2 and the first signal electrode driver 3 are described as an example, but signals are similarly input to the second scan electrode driver 12 and the second signal electrode driver 13. .
【００３１】第一の走査電極ドライバ２および第一の信
号電極ドライバ３は、／ＤＯＦＦ１がローレベルになる
と出力を０Ｖとする。第二の走査電極ドライバ１２およ
び第二の信号電極ドライバ１３は、／ＤＯＦＦ２がロー
レベルになると出力を０Ｖとする。The first scan electrode driver 2 and the first signal electrode driver 3 set their outputs to 0 V when / DOFF 1 becomes low level. The second scan electrode driver 12 and the second signal electrode driver 13 set the output to 0 V when / DOFF 2 becomes low level.
【００３２】図１に示す電源回路２３は、第一の走査電
極ドライバ２、第一の信号電極ドライバ３、第二の走査
電極ドライバ１２、および第二の信号電極ドライバ１３
に駆動電圧を出力する。電源回路２３は、コントローラ
２２の制御によって、出力する駆動電圧を変更する。本
例では、電源回路２３は、駆動電圧を変更することによ
って、電圧Ｖ０〜Ｖ５の組み合わせまたは電圧Ｖ０’〜
Ｖ５’の組み合わせを出力するものとする。電圧Ｖ０〜
Ｖ５は、第一の液晶セル１の駆動電圧である。電圧
Ｖ０’〜Ｖ５’は、第二の液晶セル１１の駆動電圧であ
る。The power supply circuit 23 shown in FIG. 1 includes a first scan electrode driver 2, a first signal electrode driver 3, a second scan electrode driver 12, and a second signal electrode driver 13.
The drive voltage is output to. The power supply circuit 23 changes the output drive voltage under the control of the controller 22. In this example, the power supply circuit 23 changes the drive voltage to thereby combine the voltages V 0 to V 5 or the voltage V 0 ′ to
The combination of V 5 'is output. Voltage V 0 ~
V 5 is a drive voltage for the first liquid crystal cell 1. The voltages V 0 ′ to V 5 ′ are drive voltages for the second liquid crystal cell 11.
【００３３】図３は、電源回路２３の一例を示すブロッ
ク図である。電源回路２３は、一つの電源回路であり、
供給される電圧を分圧する抵抗部（抵抗４１〜４５）
と、分圧した電圧が入力される複数の演算増幅器（以
下、オペアンプと記す。）５１〜５４との組み合わせを
一組のみ備える。FIG. 3 is a block diagram showing an example of the power supply circuit 23. The power supply circuit 23 is one power supply circuit,
Resistor part that divides the supplied voltage (resistors 41 to 45)
And a plurality of operational amplifiers (hereinafter, referred to as operational amplifiers) 51 to 54 to which the divided voltage is input.
【００３４】電源回路２３は、コントローラ２２から、
ＶＤＩＮ（電子ボリューム用データ）と、ＶＣＬＫ（電
子ボリュームデータ転送用クロック）と、ＶＳＴＲＢ
（電子ボリュームデータラッチ用ストローブ）とを入力
される。ＶＤＩＮは、出力すべき駆動電圧を特定するた
めのデータである。ＶＣＬＫは、ＶＤＩＮをレジスタ３
１に取り込むタイミングを規定する信号である。ＶＳＴ
ＲＢは、ラッチ回路３２がレジスタ３１からＶＤＩＮを
読み込むタイミングを規定する信号である。ラッチ回路
３２は、レジスタ３１から読み込んだＶＤＩＮを、電子
ボリューム内蔵ＤＣ−ＤＣコンバータ（以下、単にＤＣ
−ＤＣコンバータと記す。）３４にそのまま出力する。The power supply circuit 23 is connected to the controller 22 by
VDIN (electronic volume data), VCLK (electronic volume data transfer clock), VSTRB
(Electronic volume data latch strobe) is input. VDIN is data for specifying the drive voltage to be output. VCLK registers VDIN to register 3
It is a signal that defines the timing of loading into 1. VST
RB is a signal that defines the timing at which the latch circuit 32 reads VDIN from the register 31. The latch circuit 32 transfers the VDIN read from the register 31 to a DC-DC converter (hereinafter, simply DC
-It is described as a DC converter. ) 34 is output as it is.
【００３５】コントローラ２２から入力されるＶＣＬＫ
がハイレベルになると、レジスタ３１にＶＤＩＮが１ビ
ットずつ取り込まれる。ラッチ回路３２は、コントロー
ラ２２からＶＳＴＲＢが入力され、ＶＳＴＲＢがハイレ
ベルになるとレジスタ３１からＶＤＩＮを読み込み、そ
のままＶＤＩＮをＤＣ−ＤＣコンバータ３４に出力す
る。また、アンド回路３３は、ＶＣＬＫとＶＳＴＲＢが
ともにハイレベルになると、レジスタ３１にリセット信
号を出力し、レジスタ３１が保持するＶＤＩＮを消去す
る。VCLK input from the controller 22
Becomes high level, VDIN is taken into the register 31 bit by bit. The latch circuit 32 receives VSTRB from the controller 22, reads VDIN from the register 31 when VSTRB goes high, and outputs VDIN to the DC-DC converter 34 as it is. Further, the AND circuit 33 outputs a reset signal to the register 31 to erase VDIN held in the register 31 when both VCLK and VSTRB become high level.
【００３６】ＤＣ−ＤＣコンバータ３４は、電源装置
（図示せず。）から定電圧Ｖｃｃを供給される。そし
て、ラッチ回路３２から入力されたＶＤＩＮに応じて、
電圧Ｖｃ ｃを昇圧して電圧Ｖ５または電圧Ｖ５’を生成
する。電圧Ｖ５，Ｖ５’の値は、各液晶セルのセルギャ
ップおよびメモリ性液晶のピッチに応じた値として予め
定められる。ここでは、ＤＣ−ＤＣコンバータ３４が、
電圧Ｖ５を出力する場合を例に説明する。電源回路２３
は、ＤＣ−ＤＣコンバータ３４が出力する電圧Ｖ５と接
地電位から電圧Ｖ０〜Ｖ５を発生して、各走査電極ドラ
イバおよび各信号電極ドライバに出力する。電圧Ｖ５と
電圧Ｖ０（接地電位に相当）との間の電圧は、抵抗４１
〜４５で分圧され、電圧Ｖ４ｉｎ〜Ｖ１ｉｎが発生す
る。ここで、一般には、電圧Ｖ０は、接地電位と同一で
ある。The DC-DC converter 34 is supplied with a constant voltage Vcc from a power supply device (not shown). Then, according to VDIN input from the latch circuit 32,
Generating a voltage V 5 or the voltage V 5 'boosts the voltage V c c. The values of the voltages V 5 and V 5 ′ are predetermined as values corresponding to the cell gap of each liquid crystal cell and the pitch of the memory liquid crystal. Here, the DC-DC converter 34 is
The case of outputting the voltage V 5 will be described as an example. Power supply circuit 23
Generates voltages V 0 to V 5 from the voltage V 5 output from the DC-DC converter 34 and the ground potential, and outputs the voltages V 0 to V 5 to each scan electrode driver and each signal electrode driver. The voltage between the voltage V 5 and the voltage V 0 (corresponding to the ground potential) is the resistance 41
The voltage is divided by 45 to generate voltages V 4in to V 1in . Here, in general, the voltage V 0 is the same as the ground potential.
【００３７】抵抗４１〜４５の分圧回路は液晶セルを駆
動する電流能力が小さいので、ボルテージフォロワ接続
されたオペアンプ５１〜５４によって駆動能力が上げら
れる。すなわち、電圧Ｖ４ｉｎ〜Ｖ１ｉｎがボルテージ
フォロワ接続されたオペアンプ５１〜５４の非反転入力
端子に入力される。そして、オペアンプ５１〜５４の出
力電圧が電圧Ｖ４〜Ｖ１として、各走査電極ドライバお
よび各信号電極ドライバに出力される。分圧で得られた
電圧Ｖ４ｉｎ〜Ｖ１ｉｎは、それぞれ電圧Ｖ４〜Ｖ１と
同じである。抵抗４１〜４５は、以下の各条件を満足す
るように定められる。Ｖ５−Ｖ４＝Ｖ１−Ｖ０＝Ｖ４−
Ｖ３＝Ｖ２−Ｖ１が成立しするように定められる。ま
た、Ｖ５−Ｖ２およびＶ３−Ｖ０がメモリ性液晶をフォ
ーカルコニックに移行させる電圧となり、Ｖ５−Ｖ４，
Ｖ１−Ｖ０，Ｖ４−Ｖ３，Ｖ２−Ｖ １がメモリ性液晶に
変化を与えない電圧となるように定められる。The voltage dividing circuit of the resistors 41 to 45 drives the liquid crystal cell.
Voltage follower connection due to small moving current capability
If the driving capability is increased by the operational amplifiers 51 to 54
Be done. That is, the voltage V4 in~ V1 inVoltage
Non-inverting input of follower-connected operational amplifiers 51-54
Input to the terminal. Then, the output of the operational amplifiers 51 to 54
Power voltage is voltage VFour~ V1As each scan electrode driver
And output to each signal electrode driver. Obtained with partial pressure
Voltage V4 in~ V1 inAre the voltage VFour~ V1When
Is the same. The resistors 41 to 45 satisfy the following conditions.
Is determined. V5-VFour= V1-V0= VFour−
VThree= VTwo-V1Is established. Well
V5-VTwoAnd VThree-V0Is the memory LCD
ー It becomes the voltage to shift to chalconic, and V5-VFour，
V1-V0, VFour-VThree, VTwo-V 1Is a liquid crystal memory
It is set so that the voltage does not change.
【００３８】なお、電圧Ｖ５は、正極性駆動時に選択さ
れた走査電極に印加され、また、負極性駆動時にオン表
示とする信号電極に印加される電圧である。電圧Ｖ
４は、負極性駆動時に選択されていない走査電極に印加
される電圧である。電圧Ｖ３は、負極性駆動時にオフ表
示とする信号電極に印加される電圧である。電圧Ｖ
２は、正極性駆動時にオフ表示とする信号電極に印加さ
れる電圧である。電圧Ｖ１は、正極性駆動時に選択され
ていない走査電極に印加される電圧である。電圧Ｖ
０は、負極性駆動時に選択された走査電極に印加され、
また、正極性駆動時にオン表示とする信号電極に印加さ
れる電圧である。ここで、正極性駆動とは、選択した走
査電極の電位が信号電極の電位より高くなるように駆動
することをいい、負極性駆動とは、選択した走査電極の
電位が信号電極の電位より低くなるように駆動すること
をいう。The voltage V 5 is a voltage applied to the selected scan electrode during the positive polarity driving and also applied to the signal electrode that is turned on during the negative polarity driving. Voltage V
Reference numeral 4 is a voltage applied to the scan electrodes that are not selected during the negative polarity driving. The voltage V 3 is a voltage applied to a signal electrode that is turned off during negative polarity driving. Voltage V
2 is a voltage applied to the signal electrode that is turned off during positive polarity driving. The voltage V 1 is a voltage applied to the scan electrodes that are not selected during positive polarity driving. Voltage V
0 is applied to the selected scan electrode during negative drive,
In addition, it is a voltage applied to a signal electrode that is turned on during positive polarity driving. Here, the positive polarity drive means driving so that the potential of the selected scan electrode becomes higher than the potential of the signal electrode, and the negative polarity drive means that the potential of the selected scan electrode is lower than the potential of the signal electrode. It means to drive so that.
【００３９】ここでは、駆動回路２３が電圧Ｖ０〜Ｖ５
を出力する場合を説明したが、ＤＣ−ＤＣコンバータ３
４に入力されるＶＤＩＮが変更されれば、同様に電圧Ｖ
０’〜Ｖ５’を出力する。In this case, the drive circuit 23 outputs the voltages V 0 to V 5
The case of outputting a DC-DC converter 3 has been described.
If VDIN input to 4 is changed, the voltage V
And outputs a 0 '~V 5'.
【００４０】図４は、電源回路２３に入力される信号の
タイミングを示す説明図である。電源回路２３が出力す
る電圧を切り替える場合、まずアンド回路３３に、ハイ
レベルのＶＣＬＫおよびＶＳＴＲＢが入力される。する
と、アンド回路３３は、レジスタ３１に保持するデータ
を消去させる。続いて、ＶＣＬＫがハイレベルになる
と、その度にレジスタ３１にＶＤＩＮが１ビットずつ取
り込まれる。なお、本例では、レジスタ３１のビット数
は６ビットであるものとする。次に、ＶＳＴＲＢがハイ
レベルになると、ラッチ回路３２がレジスタ３１からＶ
ＤＩＮを読み込み、ＤＣ−ＤＣコンバータ３４に出力す
る。ＤＣ−ＤＣコンバータ３４は、入力されるＶＤＩＮ
に応じて、出力電圧をＶ５からＶ５’またはＶ５’から
Ｖ５に変更する。図４に示す電圧を切り替える期間を、
以下、電圧切替期間と記す。FIG. 4 is an explanatory diagram showing the timing of signals input to the power supply circuit 23. When switching the voltage output from the power supply circuit 23, first, high-level VCLK and VSTRB are input to the AND circuit 33. Then, the AND circuit 33 erases the data held in the register 31. Subsequently, when VCLK becomes high level, VDIN is taken into the register 31 bit by bit each time. In this example, the number of bits of the register 31 is 6 bits. Next, when VSTRB goes high, the latch circuit 32 shifts the register 31 to V
The DIN is read and output to the DC-DC converter 34. The DC-DC converter 34 receives the input VDIN.
Depending on, to change the output voltage to V 5 from V 5 'or V 5' from V 5. The period for switching the voltage shown in FIG.
Hereinafter, it will be referred to as a voltage switching period.
【００４１】図５は、コントローラ２２が出力する信号
と駆動波形の関係を示す説明図である。図５に示す例で
は、まず第一の液晶セル１のみを駆動し、その後、電圧
切替期間を設け、続いて第二の液晶セル２のみを駆動す
る。FIG. 5 is an explanatory diagram showing the relationship between the signal output from the controller 22 and the drive waveform. In the example shown in FIG. 5, first only the first liquid crystal cell 1 is driven, then a voltage switching period is provided, and then only the second liquid crystal cell 2 is driven.
【００４２】第一の液晶セル１のみを駆動する間、電源
回路２３は、電圧Ｖ０〜Ｖ５を出力する。また、コント
ローラ２２は／ＤＯＦＦ２をローレベルとする。従っ
て、電源回路２３は、第二の走査電極ドライバ１２およ
び第二の信号電極ドライバ１３に電圧Ｖ０〜Ｖ５を出力
するが、第二の走査電極ドライバ１２および第二の信号
電極ドライバ１３は出力を０Ｖとする。The power supply circuit 23 outputs voltages V 0 to V 5 while driving only the first liquid crystal cell 1. Further, the controller 22 sets / DOFF 2 to low level. Therefore, the power supply circuit 23 outputs the voltages V 0 to V 5 to the second scan electrode driver 12 and the second signal electrode driver 13, but the second scan electrode driver 12 and the second signal electrode driver 13 Output is 0V.
【００４３】一方、コントローラ２２は、／ＤＯＦＦ１
をハイレベルとし、ＦＬＭ１およびＬＰ１を出力する。
第一の走査電極ドライバ２は、ＦＬＭ１が入力された
後、ＬＰ１が入力される度に、選択する走査電極を順次
切り替える。第一の信号電極ドライバ３は、ＬＰ１が入
力されると、選択される行のデータに基づいて、第一の
液晶セル１の各信号電極の電位を設定する。On the other hand, the controller 22 sets / DOFF 1
Is set to a high level, and FLM 1 and LP 1 are output.
The first scan electrode driver 2 sequentially switches the scan electrodes to be selected each time LP 1 is input after FLM 1 is input. When LP 1 is input, the first signal electrode driver 3 sets the potential of each signal electrode of the first liquid crystal cell 1 based on the data of the selected row.
【００４４】第一の走査電極ドライバ２は、選択する走
査電極にＶ５，Ｖ０の電位を交互に設定する。また、選
択していない走査電極にＶ１，Ｖ４の電位を交互に設定
する。また、第一の信号電極ドライバ３は、リセット期
間中、信号電極の電位をＶ０，Ｖ５に交互に設定するこ
とによって、選択された行の画素をオン表示とする。す
なわち、リセット期間中、選択行の画素のメモリ性液晶
には、Ｖ５−Ｖ０の電圧が印加され、電圧印加終了後、
メモリ性液晶はプレナー状態に移行し、オン表示とな
る。リセット期間中、選択されていない行の画素のメモ
リ性液晶には、Ｖ ５−Ｖ４，Ｖ１−Ｖ０が印加される
が、表示状態は変化しない。The first scan electrode driver 2 drives the selected scan electrode.
V for inspection electrode5, V0Alternately set the potential of. Also, select
V for unselected scan electrodes1, VFourAlternately set the potential of
To do. In addition, the first signal electrode driver 3 is
The signal electrode potential is V0, V5Can be set to
The pixels in the selected row are turned on by and. You
That is, during the reset period, the memory liquid crystal of the pixels in the selected row
To V5-V0Voltage is applied, and after the voltage application is completed,
The liquid crystal with memory shifts to the planar state and the on-display is not displayed.
It Note of pixels in unselected rows during reset period
For liquid crystal, V 5-VFour, V1-V0Is applied
However, the display state does not change.
【００４５】続く表示書き込み期間において、第一の信
号電極ドライバ３は、選択された行の表示データに応じ
て各信号電極の電位を設定する。選択された行において
オン表示とすべき信号電極には、Ｖ０，Ｖ５の電位を交
互に設定する。また、オフ表示とすべき信号電極には、
Ｖ２，Ｖ３の電位を交互に設定する。この結果、選択さ
れた行のオン表示とすべき画素のメモリ性液晶にはＶ５
−Ｖ０の電圧が印加され、オン表示となる。また、オフ
表示とすべき画素のメモリ性液晶にはＶ５−Ｖ ２，Ｖ３
−Ｖ０の電圧が印加され、オフ表示となる。表示書き込
み期間中、選択されていない行の画素のメモリ性液晶に
は、Ｖ５−Ｖ４，Ｖ１−Ｖ０，Ｖ４−Ｖ ３，Ｖ２−Ｖ１
が印加されるが、表示状態は変化しない。In the subsequent display writing period, the first signal
The electrode driver 3 responds to the display data of the selected row.
To set the potential of each signal electrode. In the selected row
For the signal electrode that should be turned on, V0, V5Exchange the potential of
Set each other. Also, the signal electrodes that should be turned off include
VTwo, VThreeAlternately set the potential of. As a result, selected
V in the memory liquid crystal of the pixel to be turned on5
-V0Is applied to turn on the display. Also off
V is used for the liquid crystal of the memory of the pixel to be displayed5-V Two, VThree
-V0Is applied to turn off the display. Display
Only during the period, the liquid crystal with the memory function of the pixels in the unselected rows
Is V5-VFour, V1-V0, VFour-V Three, VTwo-V1
Is applied, but the display state does not change.
【００４６】第一の液晶セル１の駆動後の電圧切替期間
において、電源回路２３は、コントローラ２２の制御に
よって出力する電圧を、電圧Ｖ０’〜Ｖ５’に変更す
る。また、コントローラ２２は、／ＤＯＦＦ１および／
ＤＯＦＦ２をローレベルとする。従って、電圧切替期間
では、各層の走査電極および信号電極の電位は０Ｖに設
定される。In the voltage switching period after driving the first liquid crystal cell 1, the power supply circuit 23 changes the voltage output under the control of the controller 22 to the voltage V 0 ′ to V 5 ′. Further, the controller 22 uses / DOFF 1 and /
Set DOFF 2 to low level. Therefore, in the voltage switching period, the potentials of the scan electrodes and the signal electrodes of each layer are set to 0V.
【００４７】第二の液晶セル１１のみを駆動する間、コ
ントローラ２２は／ＤＯＦＦ２のみをハイレベルとし、
／ＤＯＦＦ１をローレベルとする。従って、電源回路２
３は、第一の走査電極ドライバ２および第一の信号電極
ドライバ３に電圧Ｖ０’〜Ｖ ５’を出力するが、第一の
走査電極ドライバ２および第一の信号電極ドライバ３は
出力を０Ｖとする。第二の走査電極ドライバ１２および
第二の信号電極ドライバ１３が第二の液晶セル１１を駆
動するときの動作は、第一の走査電極ドライバ２および
第一の信号電極ドライバ３が第一の液晶セル１を駆動す
るときの動作と同様である。While driving only the second liquid crystal cell 11,
The controller 22 is / DOFFTwoOnly high level,
/ DOFF1Is the low level. Therefore, the power supply circuit 2
3 is a first scan electrode driver 2 and a first signal electrode
The voltage V to the driver 30’～ V 5’, But the first
The scan electrode driver 2 and the first signal electrode driver 3 are
Output is 0V. Second scan electrode driver 12 and
The second signal electrode driver 13 drives the second liquid crystal cell 11.
The operation when moving is the first scan electrode driver 2 and
The first signal electrode driver 3 drives the first liquid crystal cell 1.
The operation is the same as when
【００４８】上記のような駆動方法によれば、各層の液
晶セルが同時に駆動されることがない。従って、電源回
路２３に定電圧Ｖｃｃを供給する電源装置の負荷が分散
される。図６は、電源装置の負荷を示す説明図である。
各液晶セルを駆動することにより、電源装置が供給する
定電圧Ｖｃｃは図６（ａ）（ｂ）に示すようにスパイク
状に変化する。しかし、液晶セルの駆動タイミングをず
らしているので、電源装置に生じる変動は図６（ｃ）の
ように分散され、図１３に示す場合よりも負荷が軽減さ
れる。従って、電源装置のコンデンサの容量は少なくて
済み、また電源装置を選定しやすくなる。さらに、上記
のような駆動方法では、液晶セル毎に電源回路を設ける
必要はなく、一つの電源回路２３のみで各層の走査電極
ドライバおよび信号電極ドライバに駆動電圧を出力でき
る。According to the driving method as described above, the liquid crystal cells of each layer are not driven simultaneously. Therefore, the load of the power supply device that supplies the constant voltage Vcc to the power supply circuit 23 is distributed. FIG. 6 is an explanatory diagram showing the load of the power supply device.
By driving each liquid crystal cell, the constant voltage V cc supplied by the power supply device changes in a spike shape as shown in FIGS. However, since the drive timing of the liquid crystal cell is shifted, the fluctuations occurring in the power supply device are dispersed as shown in FIG. 6C, and the load is reduced as compared with the case shown in FIG. Therefore, the capacity of the capacitor of the power supply device can be small, and the power supply device can be easily selected. Further, in the driving method as described above, it is not necessary to provide a power supply circuit for each liquid crystal cell, and only one power supply circuit 23 can output the drive voltage to the scan electrode driver and the signal electrode driver of each layer.
【００４９】リセット期間や表示書き込み期間のタイミ
ングは、図５に示すタイミングに限定されない。先に各
層の液晶セルの画素を全てオン表示とし、その後、各液
晶セルに新たな表示を書き込んでもよい。図７は、この
場合の駆動波形の例を示す。The timing of the reset period and the display writing period is not limited to the timing shown in FIG. It is also possible to first turn on all the pixels of the liquid crystal cells in each layer and then write a new display to each liquid crystal cell. FIG. 7 shows an example of drive waveforms in this case.
【００５０】図７に示す例では、まず、第一の液晶セル
１のリセット期間を設け、第一の液晶セル１の全画素を
オン表示とする。次に、電圧切替期間を設け、電源回路
２３の出力電圧を電圧Ｖ０’〜Ｖ５’に切り替える。そ
して、第二の液晶セル１１のリセット期間を設け、第二
の液晶セル１１の全画素をオン表示とする。この時点
で、以前に表示されていた画像は消去され、各層の画面
は全てオン表示になる。続いて、再び電圧切替期間を設
け、電源回路２３の出力電圧を電圧Ｖ０〜Ｖ５に切り替
える。そして、第一の液晶セル１の表示書き込み期間を
設け、第一の液晶セル１に新たな表示を書き込む。次
に、再び電圧切替期間を設け、電源回路２３の出力電圧
を電圧Ｖ０’〜Ｖ５’に切り替える。この後、第二の液
晶セル１１の表示書き込み期間を設け、第二の液晶セル
１１に新たな表示を書き込む。In the example shown in FIG. 7, first, the reset period of the first liquid crystal cell 1 is provided, and all the pixels of the first liquid crystal cell 1 are turned on. Next, a voltage switching period is provided, and the output voltage of the power supply circuit 23 is switched to the voltages V 0 ′ to V 5 ′. Then, the reset period of the second liquid crystal cell 11 is provided, and all the pixels of the second liquid crystal cell 11 are turned on. At this point, the previously displayed image is erased and all the screens of each layer are turned on. Then, the voltage switching period is provided again, and the output voltage of the power supply circuit 23 is switched to the voltages V 0 to V 5 . Then, a display writing period of the first liquid crystal cell 1 is provided, and a new display is written in the first liquid crystal cell 1. Next, the voltage switching period is provided again, and the output voltage of the power supply circuit 23 is switched to the voltage V 0 ′ to V 5 ′. After that, a display writing period of the second liquid crystal cell 11 is provided, and a new display is written in the second liquid crystal cell 11.
【００５１】図５に示す駆動波形の場合、第二の液晶セ
ル１１のリセット期間の前に、第一の液晶セル１の表示
書き込み期間が設けられる。従って、電圧切替期間で、
第一の液晶セル１の新たな表示と、第二の液晶セル１１
の古い画像が混在する。一方、図７に示す駆動波形の場
合、先に各層の液晶セルを全てオン表示とするので、新
たな表示と古い表示が混在することがなく、表示を書き
換えるときの見映えがよくなる。In the case of the driving waveform shown in FIG. 5, the display writing period of the first liquid crystal cell 1 is provided before the reset period of the second liquid crystal cell 11. Therefore, during the voltage switching period,
A new display of the first liquid crystal cell 1 and a second liquid crystal cell 11
Mixed with old images. On the other hand, in the case of the drive waveform shown in FIG. 7, since the liquid crystal cells of each layer are all turned on first, new display and old display do not coexist, and the appearance when rewriting the display is improved.
【００５２】図７では、電圧切替期間をはさみながら、
第一の液晶セル１のリセット期間、第二の液晶セル１１
のリセット期間、第一の液晶セル１の表示書き込み期
間、第二の液晶セル１１の表示書き込み期間を順番に設
けた場合を示した。第一の液晶セル１のリセット期間お
よび第二の液晶セル１１のリセット期間の後、第二の液
晶セル１１の表示書き込み期間を設けてから第一の液晶
セル１の表示書き込み期間を設けてもよい。この場合、
第二の液晶セル１１のリセット期間と第二の液晶セル１
１の表示書き込み期間の間に電圧切替期間を設ける必要
がない。従って、図７に示す場合に比べ、駆動電圧を切
り替える回数を減らすことができる。In FIG. 7, while sandwiching the voltage switching period,
During the reset period of the first liquid crystal cell 1, the second liquid crystal cell 11
The reset period, the display writing period of the first liquid crystal cell 1, and the display writing period of the second liquid crystal cell 11 are sequentially provided. After the reset period of the first liquid crystal cell 1 and the reset period of the second liquid crystal cell 11, the display write period of the second liquid crystal cell 11 may be provided before the display write period of the first liquid crystal cell 1. Good. in this case,
Second liquid crystal cell 1 reset period and second liquid crystal cell 1
It is not necessary to provide a voltage switching period between the 1 display writing periods. Therefore, compared to the case shown in FIG. 7, the number of times the drive voltage is switched can be reduced.
【００５３】また、本発明に適用される電源回路２３
は、図３に示すものに限定されない。図８は、電源回路
２３の他の例を示すブロック図である。図８に示す電源
回路は、一つの電源回路であり、供給される電圧を分圧
する抵抗部（抵抗６１〜６７）と、分圧した電圧が入力
される複数のオペアンプ７１〜７５との組み合わせを一
組のみ備える。Further, the power supply circuit 23 applied to the present invention.
Are not limited to those shown in FIG. FIG. 8 is a block diagram showing another example of the power supply circuit 23. The power supply circuit shown in FIG. 8 is one power supply circuit, and includes a combination of a resistance unit (resistors 61 to 67) that divides the supplied voltage and a plurality of operational amplifiers 71 to 75 to which the divided voltage is input. Have only one set.
【００５４】この電源回路は、電源装置から定電圧Ｖ
ｃｃを供給される。供給される定電圧Ｖｃｃと電圧Ｖ０
（接地電位に相当）との間の電圧は、抵抗６１および抵
抗６３〜６７の組み合わせ、または抵抗６２および抵抗
６３〜６７の組み合わせによって分圧される。抵抗の組
み合わせは、アナログスイッチ６８が、抵抗６１，６２
のどちらを選択するかによって決まる。ここでは、アナ
ログスイッチ６８が抵抗６１を選択している場合を例に
説明する。This power supply circuit has a constant voltage V
cc is supplied. Constant voltage V cc and voltage V 0 supplied
The voltage between (corresponding to the ground potential) is divided by the combination of the resistor 61 and the resistors 63 to 67, or the combination of the resistor 62 and the resistors 63 to 67. As for the combination of the resistors, the analog switch 68 has the resistors 61 and 62.
It depends on which one is selected. Here, a case where the analog switch 68 selects the resistor 61 will be described as an example.
【００５５】定電圧Ｖｃｃと電圧Ｖ０との間の電圧は、
抵抗６１および抵抗６３〜６７によって分圧され、電圧
Ｖ５ｉｎ〜Ｖ１ｉｎが発生する。この電圧は、ボルテー
ジフォロワ接続されたオペアンプ７１〜７５の非反転入
力端子に入力される。そして、オペアンプ７１〜７５の
出力電圧が電圧Ｖ５〜Ｖ１として、各走査電極ドライバ
および各信号電極ドライバに出力される。分圧で得られ
た電圧Ｖ５ｉｎ〜Ｖ１ ｉｎは、それぞれ電圧Ｖ５〜Ｖ１
と同じである。アナログスイッチ６８が抵抗６２を選択
した場合、各オペアンプ７１〜７５に入力される電圧が
変化し、オペアンプ７１〜７５の出力電圧が電圧Ｖ５’
〜Ｖ１’として出力される。The voltage between the constant voltage V cc and the voltage V 0 is
Divided by the resistors 61 and resistors 63 to 67, the voltage V 5in ~V 1in occur. This voltage is input to the non-inverting input terminals of the operational amplifiers 71 to 75 that are voltage follower connected. Then, the output voltages of the operational amplifiers 71 to 75 are output as the voltages V 5 to V 1 to each scan electrode driver and each signal electrode driver. The voltages V 5 in to V 1 in obtained by the voltage division are the voltages V 5 to V 1 respectively.
Is the same as. When the analog switch 68 selects the resistor 62, the voltage input to each operational amplifier 71 to 75 changes, and the output voltage of the operational amplifiers 71 to 75 changes to the voltage V 5 ′.
~ V 1 'is output.
【００５６】本例では、コントローラ２２は、アナログ
スイッチ６８の切替を制御するスイッチ制御信号を電源
回路２３に出力することによって、電源回路２３の出力
電圧を切り替える。In this example, the controller 22 switches the output voltage of the power supply circuit 23 by outputting a switch control signal for controlling the switching of the analog switch 68 to the power supply circuit 23.
【００５７】図９は、電源回路２３の他の例を示すブロ
ック図である。図９に示す電源回路は、一つの電源回路
であり、供給される電圧を分圧する抵抗部（抵抗８４〜
８８）と、分圧した電圧が入力される複数のオペアンプ
９１〜９５との組み合わせを一組のみ備える。FIG. 9 is a block diagram showing another example of the power supply circuit 23. The power supply circuit shown in FIG. 9 is one power supply circuit, and has a resistor section (resistors 84-
88) and a plurality of operational amplifiers 91 to 95 to which the divided voltage is input.
【００５８】この電源回路は、電源装置から定電圧Ｖ
ｃｃを供給される。オペアンプ９６は、反転入力端子お
よび接地電位の間に接続された抵抗８３および、出力端
子と反転入力端子の間に接続された抵抗８１または抵抗
８３に応じて、電圧Ｖ５ｉｎまたはＶ５ｉｎ’を出力す
る。オペアンプ９６の出力電圧は、アナログスイッチ８
９が抵抗８１，８２のどちらを選択するかによって決ま
る。ここでは、抵抗８１を選択し、オペアンプ９６が電
圧Ｖ５ｉｎを出力している場合を例に説明する。This power supply circuit has a constant voltage V from the power supply device.
cc is supplied. The operational amplifier 96 outputs the voltage V 5in or V 5in ′ according to the resistance 83 connected between the inverting input terminal and the ground potential and the resistance 81 or the resistance 83 connected between the output terminal and the inverting input terminal. To do. The output voltage of the operational amplifier 96 is the analog switch 8
9 depends on which of the resistors 81 and 82 is selected. Here, the case where the resistor 81 is selected and the operational amplifier 96 outputs the voltage V 5in will be described as an example.
【００５９】電圧Ｖ５ｉｎと電圧Ｖ０との間の電圧は、
抵抗８４〜８８によって分圧され、電圧Ｖ４ｉｎ〜Ｖ
１ｉｎが発生する。電圧Ｖ５ｉｎ〜Ｖ１ｉｎは、ボルテ
ージフォロワ接続されたオペアンプ９２〜９５の非反転
入力端子に入力される。そして、オペアンプ９１〜９５
の出力電圧が電圧Ｖ５〜Ｖ１として、各走査電極ドライ
バおよび各信号電極ドライバに出力される。電圧Ｖ
５ｉｎ〜Ｖ１ｉｎは、それぞれ電圧Ｖ５〜Ｖ１と同じで
ある。アナログスイッチ８９が抵抗８２を選択した場
合、各オペアンプ９６が電圧Ｖ５ｉｎ’を出力し、オペ
アンプ９１〜９５の出力電圧が電圧Ｖ５’〜Ｖ１’とし
て出力される。アナログスイッチ８９の切替は、図８に
示す場合と同様に、コントローラ２２が出力するスイッ
チ制御信号によって制御される。The voltage between the voltage V 5in and the voltage V 0 is
The voltage is divided by the resistors 84 to 88, and the voltage is V 4in to V.
1 in occurs. The voltages V 5in to V 1in are input to the non-inverting input terminals of the operational amplifiers 92 to 95 that are voltage follower connected. Then, the operational amplifiers 91 to 95
Is output to each scan electrode driver and each signal electrode driver as the voltage V 5 to V 1 . Voltage V
5 in to V 1 in are the same as the voltages V 5 to V 1 , respectively. When the analog switch 89 selects the resistor 82, each operational amplifier 96 outputs the voltage V 5in ′, and the output voltages of the operational amplifiers 91 to 95 are output as the voltage V 5 ′ to V 1 ′. Switching of the analog switch 89 is controlled by a switch control signal output from the controller 22, as in the case shown in FIG.
【００６０】また、上記の図５，７では、リセット期間
および表示書き込み期間における走査回数を１回とした
場合を示した。リセット期間および表示書き込み期間
で、複数回の走査を行ってもよい。Further, FIGS. 5 and 7 show the case where the number of scans in the reset period and the display writing period is one. Scanning may be performed plural times in the reset period and the display writing period.
【００６１】また、上記の各例では、リセット期間にお
いて液晶セルの全画素をオン表示とする場合を示した。
リセット期間では、各液晶セルをオン表示とした後に、
各液晶セルの全画素をオフ表示としてもよい。すなわ
ち、オフ表示を所定の基本状態としてもよい。このよう
に、所定の基本状態は、オン表示に限定されない。In each of the above examples, the case where all the pixels of the liquid crystal cell are turned on during the reset period is shown.
In the reset period, after turning on each liquid crystal cell,
All the pixels of each liquid crystal cell may be turned off. That is, the off display may be a predetermined basic state. As described above, the predetermined basic state is not limited to the ON display.
【００６２】上記の例では、二つの液晶セルを積層した
場合を例に説明したが、液晶セルの数は二つに限定され
ず、三つ以上であってもよい。また、三つ以上の液晶セ
ルを積層する場合、複数の液晶セルを同時に駆動しても
よい。ｎ個の液晶セルを積層する場合には、２ないしｎ
−１個の液晶セルを同時に駆動してもよい。例えば、三
つの液晶セルを積層した場合、二つの液晶セルを同時に
駆動し、次に駆動電圧を切り替えて、残りの一つを駆動
してもよい。このような駆動方法によれば、定電圧を供
給する電源装置の負荷を、三つの液晶セルを同時に駆動
する場合より低減できる。In the above example, the case where two liquid crystal cells are stacked has been described as an example, but the number of liquid crystal cells is not limited to two and may be three or more. Further, when three or more liquid crystal cells are stacked, a plurality of liquid crystal cells may be driven simultaneously. When stacking n liquid crystal cells, 2 to n
-1 liquid crystal cell may be driven simultaneously. For example, when three liquid crystal cells are stacked, two liquid crystal cells may be driven at the same time, and then the driving voltage may be switched to drive the other one. According to such a driving method, the load of the power supply device that supplies a constant voltage can be reduced as compared with the case where three liquid crystal cells are simultaneously driven.
【００６３】[0063]
【実施例】セルギャップが等しい二つの液晶セルを作成
した。各液晶セルのセルギャップｄ＝４μｍとした。一
方の液晶セルには、選択反射波長λ＝４９０ｎｍのメモ
リ性液晶を注入し、他方の液晶セルには、選択反射波長
λ＝６２０ｎｍのメモリ性液晶を注入した。セルギャッ
プが等しく、選択反射波長が異なるので、二つの液晶セ
ルの駆動電圧はそれぞれ異なる。λ＝４９０ｎｍのメモ
リ性液晶を注入した液晶セルを図１に示す第一の液晶セ
ル１とし、λ＝６２０ｎｍのメモリ性液晶を注入した液
晶セルを図１に示す第二の液晶セル１１として、図１に
示す液晶表示装置を作成した。Example Two liquid crystal cells having the same cell gap were prepared. The cell gap d of each liquid crystal cell was set to 4 μm. One of the liquid crystal cells was injected with a liquid crystal having a selective reflection wavelength λ = 490 nm, and the other liquid crystal cell was injected with a liquid crystal having a selective reflection wavelength of λ = 620 nm. Since the cell gaps are the same and the selective reflection wavelengths are different, the driving voltages of the two liquid crystal cells are different. A liquid crystal cell injected with a liquid crystal having a memory property of λ = 490 nm was used as a first liquid crystal cell 1 shown in FIG. 1, and a liquid crystal cell injected with a liquid crystal having a memory property of λ = 620 nm was used as a second liquid crystal cell 11 shown in FIG. The liquid crystal display device shown in FIG. 1 was produced.
【００６４】第一の液晶セル１を駆動するときには、電
源回路２３に、Ｖ５＝２０．０Ｖ、Ｖ４＝１７．５Ｖ、
Ｖ３＝１５．０Ｖ、Ｖ２＝５．０Ｖ、Ｖ１＝２．５Ｖ、
Ｖ０＝０．０Ｖという駆動電圧の組み合わせを出力させ
た。また、第二の液晶セル１１を駆動するときには、電
源回路２３に、Ｖ５’＝１６．０Ｖ、Ｖ４’＝１４．０
Ｖ、Ｖ３’＝１２．０Ｖ、Ｖ２’＝４．０Ｖ、Ｖ１’＝
２．０Ｖ、Ｖ０’＝０．０Ｖという駆動電圧の組み合わ
せを出力させた。そして、図５に示す駆動波形で液晶表
示装置を駆動したところ、一つの電源回路２３のみによ
って、画像を書き込むことができた。図７に示す駆動波
形で液晶表示装置を駆動したところ、一つの電源回路２
３のみによって、古い画像と新しい画像が混在すること
なく新たな画像を書き込むことができた。When the first liquid crystal cell 1 is driven, V 5 = 20.0V, V 4 = 17.5V are applied to the power supply circuit 23.
V 3 = 15.0V, V 2 = 5.0V, V 1 = 2.5V,
A combination of drive voltages of V 0 = 0.0V was output. Further, when the second liquid crystal cell 11 is driven, the power supply circuit 23 has V 5 ′ = 16.0V and V 4 ′ = 14.0V.
V, V 3 '= 12.0V, V 2 ' = 4.0V, V 1 '=
A combination of driving voltages of 2.0 V and V 0 '= 0.0 V was output. When the liquid crystal display device was driven with the drive waveform shown in FIG. 5, an image could be written with only one power supply circuit 23. When the liquid crystal display device was driven with the drive waveform shown in FIG. 7, one power supply circuit 2
Only with No. 3, it was possible to write a new image without mixing the old image and the new image.
【００６５】次に、本発明の他の実施の形態を説明す
る。図１０は、本例の駆動方法が適用される液晶表示装
置の例を示すブロック図である。図１０に示す液晶表示
装置では、液晶セルと同数の電源回路が設けられ、各電
源回路が出力電圧を変更することなく、各液晶セルの走
査電極ドライバおよび信号電極ドライバに駆動電圧を出
力する。すなわち、電源回路２４が、第一の走査電極ド
ライバ２および第一の信号電極ドライバ３に駆動電圧Ｖ
０〜Ｖ５を出力する。また、電源回路２５が、第二の走
査電極ドライバ１２および第二の信号電極ドライバ１３
に駆動電圧Ｖ０’〜Ｖ５’を出力する。各電源回路２
４，２５は、出力する駆動電圧を変更しない。従って、
コントローラ２２は、各電源回路２４，２５に、出力電
圧変更のための制御信号を出力する必要はない。また、
電源回路２４，２５は、同一の電源装置（図示せず。）
から定電圧を供給され、それぞれ駆動電圧を出力する。Next, another embodiment of the present invention will be described. FIG. 10 is a block diagram showing an example of a liquid crystal display device to which the driving method of this example is applied. The liquid crystal display device shown in FIG. 10 is provided with the same number of power supply circuits as the liquid crystal cells, and each power supply circuit outputs a drive voltage to the scan electrode driver and the signal electrode driver of each liquid crystal cell without changing the output voltage. That is, the power supply circuit 24 applies the drive voltage V to the first scan electrode driver 2 and the first signal electrode driver 3.
It outputs 0 to V 5 . In addition, the power supply circuit 25 includes the second scan electrode driver 12 and the second signal electrode driver 13
The drive voltage V 0 ′ to V 5 ′ is output to. Each power circuit 2
Nos. 4 and 25 do not change the output drive voltage. Therefore,
The controller 22 does not need to output a control signal for changing the output voltage to each power supply circuit 24, 25. Also,
The power supply circuits 24 and 25 are the same power supply device (not shown).
A constant voltage is supplied from each of them, and each of them outputs a driving voltage.
【００６６】コントローラ２２は、各液晶セル１，１１
を同時に駆動するのではなく、図５に示すタイミングと
同様のタイミングで、ＦＬＭ１、ＬＰ１、／ＤＯＦ
Ｆ１、ＦＬＭ２、ＬＰ２、／ＤＯＦＦ２を出力し、図５
に示す場合と同様の駆動波形で各液晶セル１，１１を駆
動する。あるいは、図７に示す場合と同様の駆動波形で
駆動してもよい。The controller 22 controls the liquid crystal cells 1 and 11
Are not driven at the same time, but the FLM 1 , LP 1 , / DOF are set at the same timing as that shown in FIG.
F 1 , FLM 2 , LP 2 , / DOFF 2 are output, and FIG.
The liquid crystal cells 1 and 11 are driven with the same drive waveform as in the case shown in FIG. Alternatively, the driving waveform may be the same as that shown in FIG.
【００６７】本例では、複数の電源回路２４，２５がそ
れぞれ、各層の走査電極ドライバおよび信号電極ドライ
バに駆動電圧を出力する。しかし、コントローラ２２
は、液晶セル１，１１の一方のみを駆動するように、／
ＤＯＦＦ１および／ＤＯＦＦ２を出力する。従って、各
電源回路２４，２５に定電圧を供給する電源装置が出力
する定電圧Ｖｃｃの変化は、図６に示す場合と同様にな
り、定電圧Ｖｃｃの変動は分散される。このように、本
例においても、電源装置の負荷は分散され、電源装置の
コンデンサの容量も小さくて済む。また、電源装置を選
定しやすくなる。In this example, each of the plurality of power supply circuits 24 and 25 outputs a drive voltage to the scan electrode driver and the signal electrode driver of each layer. However, the controller 22
Drive only one of the liquid crystal cells 1 and 11,
Output DOFF 1 and / DOFF 2 . Therefore, the change in the constant voltage Vcc output from the power supply device that supplies the constant voltage to each of the power supply circuits 24 and 25 is the same as that shown in FIG. 6, and the variation of the constant voltage Vcc is dispersed. As described above, also in this example, the load of the power supply device is dispersed, and the capacity of the capacitor of the power supply device can be small. Moreover, it becomes easy to select the power supply device.
【００６８】[0068]
【発明の効果】本発明によれば、液晶表示装置が備える
電源回路に定電圧を供給する電源装置の負荷を低減する
ことができる。また、メモリ性液晶を有する液晶セルが
複数積層された液晶表示装置において、各層の走査電極
ドライバおよび信号電極ドライバに駆動電圧を出力する
電源回路の数を少なくすることができる。According to the present invention, it is possible to reduce the load on the power supply device that supplies a constant voltage to the power supply circuit of the liquid crystal display device. Further, in a liquid crystal display device in which a plurality of liquid crystal cells having a memory-type liquid crystal are stacked, the number of power supply circuits that output a driving voltage to the scan electrode driver and the signal electrode driver of each layer can be reduced.
【図１】 本発明による駆動方法が適用される液晶表示
装置の例を示すブロック図。FIG. 1 is a block diagram showing an example of a liquid crystal display device to which a driving method according to the present invention is applied.
【図２】 走査電極ドライバおよび信号電極ドライバに
入力される信号のタイミングを示す説明図。FIG. 2 is an explanatory diagram showing timings of signals input to a scan electrode driver and a signal electrode driver.
【図３】 電源回路の一例を示すブロック図。FIG. 3 is a block diagram showing an example of a power supply circuit.
【図４】 電源回路に入力される信号のタイミングを示
す説明図。FIG. 4 is an explanatory diagram showing timing of signals input to a power supply circuit.
【図５】 コントローラが出力する信号と駆動波形の関
係を示す説明図。FIG. 5 is an explanatory diagram showing a relationship between a signal output from a controller and a drive waveform.
【図６】 電源装置の負荷を示す説明図。FIG. 6 is an explanatory diagram showing a load of a power supply device.
【図７】 他の駆動波形の例を示す説明図。FIG. 7 is an explanatory diagram showing an example of another drive waveform.
【図８】 電源回路の他の例を示すブロック図。FIG. 8 is a block diagram showing another example of a power supply circuit.
【図９】 電源回路の他の例を示すブロック図。FIG. 9 is a block diagram showing another example of a power supply circuit.
【図１０】 本発明の他の実施の形態が適用される液晶
表示装置の例を示すブロック図。FIG. 10 is a block diagram showing an example of a liquid crystal display device to which another embodiment of the present invention is applied.
【図１１】 二つの液晶セルが積層された液晶表示装置
を示す説明図。FIG. 11 is an explanatory diagram showing a liquid crystal display device in which two liquid crystal cells are stacked.
【図１２】 従来の駆動方法における駆動波形の例を示
す説明図。FIG. 12 is an explanatory diagram showing an example of drive waveforms in a conventional drive method.
【図１３】 従来の駆動方法における電源装置の負荷を
示す説明図。FIG. 13 is an explanatory diagram showing a load of a power supply device in a conventional driving method.
１ 第一の液晶セル ２ 第一の走査電極ドライバ ３ 第一の信号電極ドライバ １１ 第二の液晶セル １２ 第二の走査電極ドライバ １３ 第二の信号電極ドライバ ２１ メモリ ２２ コントローラ ２３ 電源回路 1 First liquid crystal cell 2 First scan electrode driver 3 First signal electrode driver 11 Second liquid crystal cell 12 Second scan electrode driver 13 Second signal electrode driver 21 memory 22 Controller 23 Power circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2H093 NB07 NC01 NC03 NC05 NC09 NC11 NC16 NC26 NC34 ND39 ND54 ND60 NE03 NE07 NF05 NF13 5C006 BA12 BB08 BB11 BC03 BC11 BC16 BF25 BF43 BF46 FA45 5C080 AA10 BB05 CC07 DD24 EE26 FF12 JJ02 JJ04 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/36 G09G 3/36 F term (reference) 2H093 NB07 NC01 NC03 NC05 NC09 NC11 NC16 NC26 NC34 ND39 ND54 ND60 NE03 NE07 NF05 NF13 5C006 BA12 BB08 BB11 BC03 BC11 BC16 BF25 BF43 BF46 FA45 5C080 AA10 BB05 CC07 DD24 EE26 FF12 JJ02 JJ04
Claims (6)
少なくとも二つの安定状態を呈するメモリ性液晶を有す
る液晶セルが複数備えられ、複数の電圧出力端子を有す
る走査電極ドライバが複数備えられ、複数の電圧出力端
子を有する信号電極ドライバが複数備えられ、各液晶セ
ルの個々の走査電極は対応する走査電極ドライバの各電
圧出力端子と一対一に接続され、各液晶セルの個々の信
号電極は対応する信号電極ドライバの各電圧出力端子と
一対一に接続されてなる液晶表示装置の駆動方法であっ
て、 液晶セルの駆動期間に、複数の液晶セルのうちの一部の
液晶セルの駆動を行い、他の液晶セルの駆動を行なわ
ず、次に、一部の液晶セルの駆動を行なわず、他の液晶
セルの駆動を行うことを特徴とする液晶表示装置の駆動
方法。1. A plurality of liquid crystal cells each having at least two stable liquid crystal molecules having a stable state are provided between a plurality of scan electrodes and a plurality of signal electrodes, and a plurality of scan electrode drivers having a plurality of voltage output terminals. A plurality of signal electrode drivers having a plurality of voltage output terminals, each scan electrode of each liquid crystal cell is connected to each voltage output terminal of the corresponding scan electrode driver in a one-to-one correspondence, and each signal of each liquid crystal cell is An electrode is a driving method of a liquid crystal display device, which is connected to each voltage output terminal of a corresponding signal electrode driver in a one-to-one correspondence, in which a part of a plurality of liquid crystal cells is driven during a liquid crystal cell driving period. A method for driving a liquid crystal display device, characterized in that driving is performed, other liquid crystal cells are not driven, and then some liquid crystal cells are not driven, and other liquid crystal cells are driven.
ドライバと信号電極ドライバとに、駆動電圧を供給し得
る電源回路を複数備え、各電源回路がそれぞれ一つの液
晶セルに対応する請求項１に記載の液晶表示装置の駆動
方法。2. A scan electrode driver and a signal electrode driver corresponding to all of the plurality of liquid crystal cells are provided with a plurality of power supply circuits capable of supplying a driving voltage, and each power supply circuit corresponds to one liquid crystal cell. 2. A method for driving a liquid crystal display device according to item 1.
ドライバと信号電極ドライバとに、駆動電圧を供給し得
る電源回路を１つ備える請求項１に記載に液晶表示装置
の駆動方法。3. The method of driving a liquid crystal display device according to claim 1, wherein the scan electrode driver and the signal electrode driver corresponding to all of the plurality of liquid crystal cells are provided with one power supply circuit capable of supplying a drive voltage.
る液晶セルが備えられ、駆動する液晶セルを切り替える
際に、電源回路の駆動電圧の設定を変更する請求項３に
記載の液晶表示装置の駆動方法。4. The liquid crystal display according to claim 3, wherein among the plurality of liquid crystal cells, liquid crystal cells having different drive voltages are provided, and the setting of the drive voltage of the power supply circuit is changed when switching the liquid crystal cells to be driven. Device driving method.
を、いったん所定の基本状態になるように駆動をしてか
ら、表示データの書き込みのための駆動を行い、 次に、他の液晶セルの駆動を行なう請求項１、２、３ま
たは４に記載の液晶表示装置の駆動方法。5. A liquid crystal cell of a part of a plurality of liquid crystal cells is once driven to a predetermined basic state, and then driven for writing display data. The method for driving a liquid crystal display device according to claim 1, wherein the liquid crystal cell is driven.
ったん所定の基本状態になるように駆動を順次行い、次
に、複数の液晶セルのすべての液晶セルに表示データの
書き込みのための駆動を順次行なう請求項１、２、３ま
たは４に記載の液晶表示装置の駆動方法。6. All the liquid crystal cells of the plurality of liquid crystal cells are sequentially driven so as to be in a predetermined basic state, and then, for writing display data to all the liquid crystal cells of the plurality of liquid crystal cells. The method for driving a liquid crystal display device according to claim 1, wherein the driving is sequentially performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401598A JP2003202544A (en) | 2001-12-28 | 2001-12-28 | Method for driving liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401598A JP2003202544A (en) | 2001-12-28 | 2001-12-28 | Method for driving liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003202544A true JP2003202544A (en) | 2003-07-18 |
Family
ID=27640216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401598A Pending JP2003202544A (en) | 2001-12-28 | 2001-12-28 | Method for driving liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003202544A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351896C (en) * | 2003-10-02 | 2007-11-28 | 恩益禧电子股份有限公司 | Controller/driver for driving display panel |
| JPWO2007043148A1 (en) * | 2005-10-05 | 2009-04-16 | 富士通株式会社 | Liquid crystal display device and display method |
| JPWO2008041290A1 (en) * | 2006-09-29 | 2010-01-28 | 富士通株式会社 | Display element, electronic paper including the same, electronic terminal device including the display element, display system including the display element, and image processing method for the display element |
| KR100976983B1 (en) * | 2003-07-31 | 2010-08-19 | 삼성전자주식회사 | Display apparatus |
| JP2011128441A (en) * | 2009-12-18 | 2011-06-30 | Fujitsu Ltd | Driving method and display device |
| US8368631B2 (en) | 2006-02-24 | 2013-02-05 | Samsung Electronics Co., Ltd. | Driving integrated circuit and methods thereof |
-
2001
- 2001-12-28 JP JP2001401598A patent/JP2003202544A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100976983B1 (en) * | 2003-07-31 | 2010-08-19 | 삼성전자주식회사 | Display apparatus |
| CN100351896C (en) * | 2003-10-02 | 2007-11-28 | 恩益禧电子股份有限公司 | Controller/driver for driving display panel |
| JPWO2007043148A1 (en) * | 2005-10-05 | 2009-04-16 | 富士通株式会社 | Liquid crystal display device and display method |
| JP4772057B2 (en) * | 2005-10-05 | 2011-09-14 | 富士通株式会社 | Liquid crystal display device and display method |
| US8466861B2 (en) | 2005-10-05 | 2013-06-18 | Fujitsu Limited | Liquid crystal display device and display method |
| US8368631B2 (en) | 2006-02-24 | 2013-02-05 | Samsung Electronics Co., Ltd. | Driving integrated circuit and methods thereof |
| JPWO2008041290A1 (en) * | 2006-09-29 | 2010-01-28 | 富士通株式会社 | Display element, electronic paper including the same, electronic terminal device including the display element, display system including the display element, and image processing method for the display element |
| JP2011128441A (en) * | 2009-12-18 | 2011-06-30 | Fujitsu Ltd | Driving method and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100513910B1 (en) | Method of driving electro-optical device, circuit for driving electro-optical device, electro-optical device, and electronic device | |
| CN101828143B (en) | Display device having dot matrix type display element and its driving method | |
| JP5082702B2 (en) | Liquid crystal display element, driving method thereof, and electronic paper using the same | |
| JPWO2009050778A1 (en) | Display device having dot matrix type display element | |
| CN100399116C (en) | Method for driving liquid crystal display devic and liquid crystal display device | |
| CN1881012B (en) | Bistable chiral alignment type liquid crystal display and drive method thereof | |
| US7218299B2 (en) | Liquid crystal display apparatus | |
| JP2006243336A (en) | Liquid crystal display device | |
| JP2004013121A (en) | Method for driving liquid crystal display device | |
| JP3807205B2 (en) | Cholesteric liquid crystal display device | |
| JP3705436B2 (en) | Display device and display method, and liquid crystal drive circuit and liquid crystal drive method | |
| JP2003202544A (en) | Method for driving liquid crystal display device | |
| JP5005039B2 (en) | Display device having simple matrix display element and simple matrix driver | |
| JP4706123B2 (en) | Liquid crystal display device and method for driving liquid crystal display element | |
| JP4924716B2 (en) | Liquid crystal display | |
| JP5115217B2 (en) | Dot matrix type liquid crystal display device | |
| JP5234829B2 (en) | Display device having simple matrix display element | |
| JP2002297112A (en) | Driving device for liquid crystal display elements | |
| JP2003172947A (en) | Liquid crystal display device and driving method therefor | |
| JP2003099006A (en) | Driving circuit for storable liquid crystal display device | |
| JP2002014323A (en) | Liquid crystal display device and method for driving liquid crystal display element | |
| US8330751B2 (en) | Display apparatus including passive matrix display element | |
| JP5310517B2 (en) | Liquid crystal drive method | |
| JP2001275128A (en) | Image display device, display method and writing method | |
| JP2003098506A (en) | Method for driving liquid crystal display device with memory property |