JP2003168976A - A/d変換器のオフセット補正装置及び電力量計 - Google Patents
A/d変換器のオフセット補正装置及び電力量計Info
- Publication number
- JP2003168976A JP2003168976A JP2001369419A JP2001369419A JP2003168976A JP 2003168976 A JP2003168976 A JP 2003168976A JP 2001369419 A JP2001369419 A JP 2001369419A JP 2001369419 A JP2001369419 A JP 2001369419A JP 2003168976 A JP2003168976 A JP 2003168976A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- offset
- input
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
動に常に追従することができるようにする。 【解決手段】 アナログの入力信号をデジタル信号に変
換するA/D変換器2のオフセット補正装置であって、
前記入力信号を該入力信号の周期とは異なる周期で反転
する入力反転手段1と、前記AD変換器の出力側で前記
入力反転手段の反転を戻す出力反転手段3と、該出力反
転手段の出力側に設けられ、前記入力信号の周波数帯域
を通すフィルター手段4とを有している。
Description
が零のときに発生するA/D変換器のオフセット誤差を
補正するA/D変換器のオフセット補正装置及びこのオ
フセット補正装置を具備した電力量計の改良に関するも
のである。
して出力するA/D変換器では、それに使用されるオペ
アンプのオフセットなどにより、アナログ入力電圧がゼ
ロの時においてもデジタル出力信号を生じるオフセット
誤差が存在する。A/D変換器に発生するオフセットを
補正する回路構成の一例を図14に示す。
は、クロック生成器51により発生されるクロックパル
スに同期して一定時間スイッチSWA及びSWCをオフ
とし、スイッチSWBをオンとし、A/D変換器52の
入力を短絡して0V入力とし、この時得られるA/D変
換器52のデジタル出力を累積回路53によりオフセッ
ト値として検出、保持する。通常の動作時においては、
スイッチSWA及びSWCをオンとし、スイッチSWB
をオフとして、減算回路54において該オフセット値を
サンプリングごとにA/D変換器52の出力値から減算
することにより、オフセット誤差相当分を除去したA/
D変換結果を得ることができる。
従来例では、サンプリングごとに、オフセット補正分を
加減算する必要があり、処理行程が増加する分だけ消費
電力が増加するほか、A/D変換器52が高分解能とな
るに伴って補正演算桁数が増え、回路規模が増加する。
また、オフセット誤差を検出するためにA/D変換器5
2の入力をゼロショートする必要があるので、温度、経
年変動によるオフセットのドリフトに追従するには定期
的に入力信号のA/D変換を止めて、オフセットの検出
処理を行う必要がある。
ロショートを不要にして、オフセットの変動に常に追従
することができると共に、加減算処理を不要にして、回
路規模の縮小を計ることができるA/D変換器のオフセ
ット補正装置及び電力量計を提供することである。
デルタシグマ変換器を用いた場合に、デルタシグマ変換
器の高精度の変換とオフセット除去を行うことができる
A/D変換器のオフセット補正装置及び電力量計を提供
することである。
るために、請求項1記載の本発明は、アナログの入力信
号をデジタル信号に変換するA/D変換器のオフセット
補正装置であって、前記入力信号を該入力信号の周期と
は異なる周期で反転する入力反転手段と、前記AD変換
器の出力側で前記入力反転手段の反転を戻す出力反転手
段と、該出力反転手段の出力側に設けられ、前記入力信
号の周波数帯域を通すフィルター手段とを有するもので
ある。
請求項3記載の本発明は、前記デルタシグマ変換器の積
分値及びフィードバック値の極性を、前記入力反転手段
による反転直後の所定サンプリング期間反転することに
よって、前記デルタシグマ変換器の高精度の変換とオフ
セット除去を行うようにしたことを特徴とするものであ
る。
ある、A/D変換器のオフセット補正装置の構成を示す
図であり、図2は、図1の各部a〜dの波形を示す図で
ある。
4のオンオフにより図2(a)の入力信号を図2(b)
に示されるように周期的に反転させ、その反転した信号
をA/D変換器2に入力する。A/D変換器2の出力波
形は図2(c)の信号波形+オフセットになる。(A/
D変換器2の出力波形はデジタル値であるので、図2
(c)のようにアナログ波形ではないが、ここではイメ
ージ図として表現している)その後、出力反転器3は例
えば複数の排他的ノアゲートによりA/D変換器2の出
力信号の反転戻しを入力反転器1による反転と同周期で
行う。これによって、図2(d)のようにオフセット分
は周期的に極性反転した波形になり、変換したい信号に
関しては反転する前の入力信号を変換したことになる。
周波数にすることによって、周期的に極性反転されたオ
フセットは、フィルター4を用いて除去される。入力反
転器1及び出力反転器3による反転は、A/D変換器2
のサンプリングクロックを生成するサンプリングクロッ
ク生成器5、サンプリングクロックと同期した反転クロ
ックを生成する反転クロック生成器6、バッファ7及び
インバータ8を用いて行う。なお、バッファ7及びイン
バータ8のハイレベルの信号によりスイッチSW1〜S
W4はオンとなり、ローレベルの信号によりスイッチS
W1〜SW4はオフとなる。
転クロックの周波数を十分高くし、フィルター4として
ローパスフィルターを用いて極性反転されたオフセット
の除去を行う。逆に、扱う入力信号の周波数帯域が高い
場合、反転クロックの周波数を十分低くし、フィルター
4としてハイパスフィルターを用いて極性反転されたオ
フセットの除去を行う。入力信号は直流信号であっても
扱うことができ、その場合の反転クロックの周波数は任
意のもので良い。。
ることなく、自動でオフセット補正が行うことができ
る。
がある場合のブロック図を示す。入力信号が小さい場
合、A/D変換器2の前段に増幅器9を挿入し、信号を
増幅してから、A/D変換器2に入力することが必要に
なるが、図1及び図2で説明した回路構成を用いた場
合、A/D変換器2のオフセット電圧と共に、増幅器9
のオフセット電圧も除去することができる。なお、OP
1,OP2は演算増幅器(以下オペアンプという)、R
1〜R3は抵抗である。
器10を用いた場合の本発明の他の実施形態を図4に示
す。図5は用いられる反転クロックの一例を示し、図6
は、デルタシグマ変換器10の一般的な構成を示す。
a、比較器10b、遅延器10c、インバータ10d,
10eから成り、積分器10aは加算器10f及び遅延
器10gを有する。11は出力反転器、12はローパス
フィルターである。
0を用いた場合は出力が1ビットなので、出力反転器1
1及び後段のローパスフィルター12の回路を縮小する
ことができる。
換器10は、入力信号X(z)、比較器10bで発生す
る量子化ノイズをQ(z)、デルタシグマ変換器10内
のオフセットをVoff とした場合、出力信号Y(z)
は、 Y(z)=X(z)+(1-Z-1)Q(z)+Voff (式1) になるが、図4の場合には、図5のようにサンプリング
クロックの期間をT0〜T7とすると、 T0〜T3区間 Y(z)=X(z)+(1-Z-1)Q(z)+Voff (式2) T4区間 Y(z)=X(z)+(1+Z-1)Q(z)-Voff (式3) T5〜T7区間 Y(z)=X(z)+(1-Z-1)Q(z)-Voff (式4) になる。
T3区間では時「+Voff 」、T4〜T7区間では「−
Voff 」となり、周期的に反転するために、後段のロー
パスフィルター12で除去することができる。しかし、
この構成の場合、極性の切り換え直後のT4区間におい
て変換誤差が生じる。
る量子化ノイズは(1−Z-1)Q(z)のように1次差
分になり、高周波成分ほどノイズが多く分布することに
なる。この量子化ノイズについては、必要精度まで、ロ
ーパスフィルターで除去することになる。しかし、図4
の構成の場合、T4区間の量子化ノイズが式3に示すよ
うに1次差分の形にならないため、 (1+Z-1)Q(z)-(1−Z-1)Q(z)=2Z-1Q(z) の式から分かるように、「2Z-1Q(z)」が変換誤差
として残ってしまう。したがって、高精度な変換結果が
得られない。
を得るための本発明の別の実施形態を図7に示す。
SW5〜SW8が挿入されている。極性反転後のT4区
間においてワンショット回路13のワンショット信号に
よりバッファ14及びインバータ15を介してスイッチ
SW5,SW6をオフに、スイッチSW7,SW8をオ
ンに制御して、1サンプリング区間T4において積分値
S(z)およびフィードバック値F(z)を反転させて
いる。10hはインバータである。
(z)は下式で表わされる。
X(z)になると、Q(z)は−Q(z)になり、入力
反転と同期して出力も反転されるので、Y(z)は−Y
(z)になる。また、T4区間において、ワンショット
信号によるスイッチSW7,SW8のオンにてS(z)
が−S(z)に、F(z)が−F(z)にそれぞれ反転
されるので、式5は、 -Y(z)=-X(z)-S(z)+F(z)-Q(z) Y(z)=X(z)+S(z)-F(z)+Q(z) =X(z)+{Z-1X(z)-Z-2Q(z)}-{Z-1X(z)+(Z-1-Z-2)Q(z)}+Q(z) =X(z)+(1-Z-1)Q(z) となって、量子化ノイズは1次差分となり、出力信号Y
(z)は結局式5と同一となる。これによって、T4区
間においても出力信号Y(z)は式4と同じになり、変
換誤差が発生しない。スイッチSW5〜SW8の切替タ
イミングを図8に示す。
前に反転区間があり、−X(z)が入力されていたの
で、積分値S(z)およびフィードバック値F(z)は
下式で表わされる。
(z)の反転が行われるので、出力信号Y(z)は下式
で表わされる。
およびワンショット回路13は、説明用に動作をわかり
やすくするために模式的に示したものに他ならない。本
明細書に示す動作をするものであれば、本願の特許の請
求範囲に含まれる。
増幅器9がある場合のブロック図を示す。入力信号が小
さい場合、デルタシグマ変換器10の前段に増幅器9を
挿入し、信号を増幅してから、デルタシグマ変換器10
に入力することが必要になるが、図7で説明した回路構
成を用いた場合、デルタシグマ変換器10のオフセット
電圧と共に、増幅器9のオフセット電圧も除去すること
ができる。
ット補正装置を電力量計に用いた場合の本発明の実施形
態を図10、図11、図12にそれぞれ示す。
電圧センサ16と電流センサ17によって取り込み、A
/D変換器2v,2iによるA/D変換後、フィルター
4v,4iを通し、電圧側と電流側を乗算器18により
乗算した電力値を後段の積分器19にて積分し、電力量
を計測する。この構成においては、増幅器9v,9i及
びA/D変換器2v,2iから発生するオフセットの補
正を入力反転器1v,1i、出力反転器3v,3i及び
後段のフィルター4v,4iを用いて、電圧側、電流側
それぞれ別々に行っているが、図11に示すように片側
だけにオフセット補正装置を用いるのみで全体のオフセ
ットを除去することができる。
力反転器1及び出力反転器3を入れることにより、図1
2に示すように、電圧側にはsin波と周期的に反
転したオフセット分、電流側にはsin波とオフセ
ットの直流が発生する。これを乗算するとの波
形が発生する。乗算器18の後に積分器19があるた
め、積分するとは除去され、の電力分だけ残る
ことになる。
後のフィルター4v,4iは無くてもオフセットを除去
することができる。但し、A/D変換器として2v,2
iを用いる場合には、量子化ノイズを除去するために、
フィルター4v,4i(ローパスフィルター)を用いる
方が良い。
についても同じ効果が得られる。
グマ変換器のオフセット補正装置を用いた場合の電力量
計において、電圧センサ及び電流センサとしてホール素
子を用いた場合の本発明の実施形態を示すものである。
ホール電流Icと、測定電流Iに比例した磁場Bを与え
ると、ホール素子20の出力には測定電圧Vと測定電流
Iの積に比例した電圧Vhが出力される。ホール電流I
cをスイッチSW1〜SW4で周期的に反転すること
で、ホール素子20の出力は、周期的に反転した波形に
なる。デルタシグマ変換器10の出力側で出力反転器1
1により反転を戻すことによって、測定する電力分は元
の波形に戻り、図13の増幅器9及びデルタシグマ変換
器10のオフセット電圧は周期的に反転した波形とな
る。デルタシグマ変換後の積分器19で積算することに
よって、オフセット電圧を除去した正確な電力量を検出
することができる。
れているデルタシグマ変換器10は1次デルタシグマ変
換器であるが、n次デルタシグマ変換器を用いることが
できる。その場合に、フィードバック値F(z)をm個
の遅延器を通してフィードバックする構成のものでは、
積分値S(z)およびフィードバック値F(z)を反転
させる区間は1サンプリング区間ではなく、mサンプリ
ング区間を必要とする。例えば、2次デルタシグマ変換
器において、フィードバック値F(z)が1個の遅延器
を通してフィードバックされるものについては1サンプ
リング区間反転させればよいが、2個の遅延器を通して
フィードバックされるものについては2サンプリング区
間反転させることが必要になる。
記載の本発明によれば、ゼロショートを不要にして、オ
フセットの変動に常に追従することができると共に、加
減算処理を不要にして、回路規模の縮小を計ることがで
きる。
れば、AD変換器としてデルタシグマ変換器を用いた場
合に、デルタシグマ変換器の高精度の変換とオフセット
除去を行うことができる。
オフセット補正装置の構成を示す図である。
してデルタシグマ変換器を用いた場合のA/D変換器の
オフセット補正装置の構成を示す図である。
クと反転クロックの関係の一例を示す図である。
ある。
してデルタシグマ変換器を用いた場合のA/D変換器の
オフセット補正装置の構成を示す図である。
8のオン・オフのタイミングを示す図である。
器のオフセット補正装置を有する電力量計の構成を示す
図である。
る。
としてデルタシグマ変換器を用いた場合のA/D変換器
のオフセット補正装置を有する電力量計の構成を示す図
である。
一例を示す図である。
Claims (4)
- 【請求項1】 アナログの入力信号をデジタル信号に変
換するA/D変換器のオフセット補正装置であって、前
記入力信号を該入力信号の周期とは異なる周期で反転す
る入力反転手段と、前記AD変換器の出力側で前記入力
反転手段の反転を戻す出力反転手段と、該出力反転手段
の出力側に設けられ、前記入力信号の周波数帯域を通す
フィルター手段とを有することを特徴とするA/D変換
器のオフセット補正装置。 - 【請求項2】 前記AD変換器としてデルタシグマ変換
器を用いた請求項1記載のA/D変換器のオフセット補
正装置。 - 【請求項3】 前記デルタシグマ変換器の積分値及びフ
ィードバック値の極性を、前記入力反転手段による反転
直後の所定サンプリング期間反転することによって、前
記デルタシグマ変換器の高精度の変換とオフセット除去
を行うようにしたことを特徴とする請求項2記載のA/
D変換器のオフセット補正装置。 - 【請求項4】 請求項1〜3のいずれかに記載のA/D
変換器のオフセット補正装置を備えた電力量計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001369419A JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001369419A JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168976A true JP2003168976A (ja) | 2003-06-13 |
JP3843232B2 JP3843232B2 (ja) | 2006-11-08 |
Family
ID=19178815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001369419A Expired - Fee Related JP3843232B2 (ja) | 2001-12-04 | 2001-12-04 | デルタシグマ変換器のオフセット補正装置及び電力量計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3843232B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008047428A1 (fr) * | 2006-10-18 | 2008-04-24 | Osaki Electric Co., Ltd. | COMPTEUR ÉLECTRONIQUE DE kWh |
DE202005021556U1 (de) | 2005-07-20 | 2008-08-28 | Biolog Biotechnologie Und Logistik Gmbh | Lösbarer elektrisch leitender Werkstoff auf der Basis funktionaler Saccharide und metallischer Partikel |
JP2013183292A (ja) * | 2012-03-01 | 2013-09-12 | Ricoh Co Ltd | 信号増幅回路 |
JP2014072723A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Semiconductor Ltd | センサ装置およびその制御方法 |
-
2001
- 2001-12-04 JP JP2001369419A patent/JP3843232B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202005021556U1 (de) | 2005-07-20 | 2008-08-28 | Biolog Biotechnologie Und Logistik Gmbh | Lösbarer elektrisch leitender Werkstoff auf der Basis funktionaler Saccharide und metallischer Partikel |
WO2008047428A1 (fr) * | 2006-10-18 | 2008-04-24 | Osaki Electric Co., Ltd. | COMPTEUR ÉLECTRONIQUE DE kWh |
JP4896150B2 (ja) * | 2006-10-18 | 2012-03-14 | 大崎電気工業株式会社 | 電子式電力量計 |
JP2013183292A (ja) * | 2012-03-01 | 2013-09-12 | Ricoh Co Ltd | 信号増幅回路 |
JP2014072723A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Semiconductor Ltd | センサ装置およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3843232B2 (ja) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11946987B2 (en) | Hall electromotive force signal detection circuit having a difference calculation circuit and current sensor thereof | |
JP2003046390A (ja) | フィルタリング方法及びフィルタ機能を有するa/d変換装置 | |
US6111529A (en) | Accurate gain calibration of analog to digital converters | |
JP2003065801A (ja) | 信号処理システム及び信号処理方法 | |
CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
JP5341745B2 (ja) | 磁気検出装置 | |
JP2010507945A (ja) | 測定増幅装置および方法 | |
JP5314619B2 (ja) | ホール起電力信号検出装置 | |
US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
EP1668779B1 (en) | Fractal sequencing schemes for offset cancellation in sampled data acquisition systems | |
KR101952813B1 (ko) | 정현파 승산 장치와 이것을 가지는 입력 장치 | |
JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
JP5081852B2 (ja) | 容量式センサおよび角速度センサ | |
JP2003168976A (ja) | A/d変換器のオフセット補正装置及び電力量計 | |
US9401725B2 (en) | Suppressing offset, offset drift, and 1/f noise during analog/digital conversion | |
JP3818877B2 (ja) | ホール素子を用いた電力量計 | |
JP7135097B2 (ja) | 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器 | |
JP5449417B2 (ja) | 信号処理装置及び回転角度検出装置 | |
US6304202B1 (en) | Delay correction system and method for a voltage channel in a sampled data measurement system | |
JP6445360B2 (ja) | 電流測定装置 | |
TWI433030B (zh) | 音訊處理系統及方法 | |
RU2303327C1 (ru) | Способ интегрирующего аналого-цифрового преобразования | |
JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
JPS62165281A (ja) | 積分回路 | |
JP6419675B2 (ja) | アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3843232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |