JP2003168601A - Chip resistor - Google Patents
Chip resistorInfo
- Publication number
- JP2003168601A JP2003168601A JP2001366791A JP2001366791A JP2003168601A JP 2003168601 A JP2003168601 A JP 2003168601A JP 2001366791 A JP2001366791 A JP 2001366791A JP 2001366791 A JP2001366791 A JP 2001366791A JP 2003168601 A JP2003168601 A JP 2003168601A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrodes
- electrode
- thick film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チップ型の絶縁性
基坂上に薄膜抵抗体が設けられるチップ抵抗器に関す
る。さらに詳しくは、人の汗や海水などに接触しても消
滅しない抵抗体或いは電極を備えたチップ抵抗器を提供
することである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor in which a thin film resistor is provided on a chip type insulating substrate. More specifically, it is to provide a chip resistor provided with a resistor or an electrode that does not disappear even when it comes into contact with human sweat or seawater.
【0002】[0002]
【従来の技術】従来のチップ抵抗器には、印刷と焼成に
より電極や抵抗体を形成する厚膜抵抗器と、スパッタリ
ングにより電極や抵抗体を製造する薄膜抵抗器とがあ
る。構造は厚膜と薄膜との違い、および抵抗体と上面電
極の上下関係の違いはあるが、両者とも殆ど同じ構造
で、たとえば図9に示されるような構造になっている。
すなわち、図9で、アルミナなどからなる絶縁性基板1
の対向する両端部に一対の電極2、3が上面電極21、
31および裏面電極22、32とこれらを連結する側面
電極23、33により形成され、両電極に接続されるよ
うに抵抗体4が絶縁性基板1上に形成されている。そし
て、抵抗体の表面側に保護膜5が1〜3層で形成されて
いる。2. Description of the Related Art Conventional chip resistors include a thick film resistor that forms electrodes and resistors by printing and firing, and a thin film resistor that manufactures electrodes and resistors by sputtering. Although there are differences in the structure between the thick film and the thin film and the vertical relationship between the resistor and the top electrode, both have almost the same structure, for example, the structure shown in FIG.
That is, in FIG. 9, the insulating substrate 1 made of alumina or the like is used.
A pair of electrodes 2 and 3 are provided on the opposite ends of the upper electrode 21,
The resistor 4 is formed on the insulative substrate 1 so as to be connected to both the electrodes 31 and the back electrodes 22 and 32 and the side electrodes 23 and 33 connecting these electrodes. The protective film 5 is formed in 1 to 3 layers on the surface side of the resistor.
【0003】厚膜抵抗器は、ガラスまたは樹脂を用いて
ペースト状にした材料を印刷などにより塗布して、60
0〜900℃程度で焼成(ガラスの場合)または200
〜240℃程度で硬化(樹脂の場合)させて各層を形成
することにより得られる。電極材料としては、AgにP
dを添加したAg系や、Auを主成分としたAu系の金
属ペーストが用いられ、抵抗体材料としては、酸化ルテ
ニウム(RuO2)に必要な抵抗値にするためのAgな
どを混入してガラスまたは樹脂によりペースト状にした
ものが用いられる。また、薄膜抵抗器は、金属材料をス
パッタリングなどにより成膜してパターニングすること
により得られ、電極材料としては、Al、Ni、Cr、
Cuなどが用いられ、抵抗材料としては、Ni−Cr合
金などが用いられる。The thick film resistor is formed by applying a paste material made of glass or resin by printing or the like, and
Baking (in case of glass) at around 0-900 ℃ or 200
It is obtained by curing (in the case of resin) at about 240 ° C. to form each layer. As electrode material, Ag to P
A d-added Ag-based or Au-based Au-based metal paste is used, and as the resistor material, ruthenium oxide (RuO 2 ) is mixed with Ag for achieving a necessary resistance value. A paste made of glass or resin is used. Further, the thin film resistor is obtained by forming a film of a metal material by sputtering and patterning it, and as the electrode material, Al, Ni, Cr,
Cu or the like is used, and as the resistance material, a Ni—Cr alloy or the like is used.
【0004】ここで厚膜とは、電極や抵抗体の材料をペ
ースト状にして塗布し、焼成または硬化させることによ
り形成される膜を意味し、薄膜とは、スパッタリング法
などにより金属膜などを直接成膜することにより形成さ
れる膜を意味する。Here, the thick film means a film formed by applying a material for an electrode or a resistor in the form of a paste and baking or curing it, and the thin film means a metal film or the like by a sputtering method or the like. It means a film formed by directly forming a film.
【0005】[0005]
【発明が解決しようとする課題】ところで、高精度のチ
ップ抵抗器を得るためには、抵抗体を薄膜で形成する必
要があり、抵抗体や側面電極にNi−Crの薄膜が使用
されたチップ抵抗器(薄膜チップ抵抗器)が広く製造さ
れている。しかし、この薄膜チップ抵抗器では、例え
ば、人の汗や海水等が付着するとそこに含まれるNaC
lとNi−Crが水分の存在で化学反応を起こしてNi
−Crの薄膜が消失するという問題がある。その場合、
抵抗体についてはNi−Cr以外のNaCl等に反応し
ない材料を選択することができるが、側面抵抗において
は比抵抗や酸化の問題からNi−CrやNi−Tiの使
用が避けられず以上の問題を解決することはできなかっ
た。By the way, in order to obtain a highly accurate chip resistor, it is necessary to form a resistor with a thin film, and a chip using a Ni-Cr thin film for the resistor and the side electrode. Resistors (thin film chip resistors) are widely manufactured. However, in this thin film chip resistor, for example, when human sweat, seawater, etc. adhere, the NaC contained therein
l and Ni-Cr undergo a chemical reaction in the presence of water to form Ni.
There is a problem that the thin film of -Cr disappears. In that case,
For the resistor, a material other than Ni-Cr that does not react with NaCl or the like can be selected, but in the case of the lateral resistance, the use of Ni-Cr or Ni-Ti is unavoidable because of the problems of specific resistance and oxidation. Could not be resolved.
【0006】本発明は、このような問題を解決するため
になされたもので、抵抗値の精度を維持すると共に、側
面電極が人の汗等に含まれるNaCl等と水分と反応し
て消失するのを防止し得る構造を備えたチップ抵抗器、
及びその製造方法を提供することであり、その際、薄膜
の上に厚膜を成膜する際の密着性の低下に対処した抵抗
器を得ることである。The present invention has been made in order to solve such a problem, and maintains the accuracy of the resistance value, and the side electrodes disappear by reacting with NaCl and the like contained in human sweat etc. and water. A chip resistor having a structure capable of preventing
Another object of the present invention is to provide a method of manufacturing the same, and at the same time, to obtain a resistor that copes with a decrease in adhesion when a thick film is formed on a thin film.
【0007】[0007]
【課題を解決するための手段】請求項1の発明は、絶縁
性基板と、該絶縁性基板の表面の対向端部に形成された
厚膜上面電極と、前記絶縁基板の上面及び前記厚膜電極
の一部上面に延在形成されたNaClと反応しない材料
でできた薄膜抵抗体と、前記絶縁基板の裏面において前
記上面電極に対応する位置に設けられた厚膜裏面電極
と、前記裏面電極と前記薄膜抵抗体から露出した上面電
極とを接続する厚膜側面電極からなることを特徴とする
チップ抵抗器である。According to a first aspect of the present invention, there is provided an insulating substrate, a thick film upper surface electrode formed on opposite ends of a surface of the insulating substrate, an upper surface of the insulating substrate and the thick film. A thin film resistor made of a material that does not react with NaCl and is formed on a part of the upper surface of the electrode, a thick film back electrode provided at a position corresponding to the top electrode on the back surface of the insulating substrate, and the back electrode And a thick film side surface electrode that connects the upper surface electrode exposed from the thin film resistor to the chip resistor.
【0008】請求項2の発明は、請求項1に記載された
チップ抵抗器において、前記抵抗体は薄膜を積層して形
成され、少なくとも最外層はNaClと反応しない材料
からなっていることを特徴とするチップ抵抗器である。According to a second aspect of the present invention, in the chip resistor according to the first aspect, the resistor is formed by laminating thin films, and at least the outermost layer is made of a material that does not react with NaCl. It is a chip resistor.
【0009】請求項3の発明は、請求項1又は2のいず
れかに記載されたチップ抵抗器において、前記厚膜電極
は互いに導通した第1及び第2の厚膜電極からなり、前
記薄膜抵抗体の端部を前記第1及び第2の電極で挟持し
たことを特徴とするチップ抵抗器である。According to a third aspect of the present invention, in the chip resistor according to any one of the first and second aspects, the thick film electrode includes first and second thick film electrodes which are electrically connected to each other, and the thin film resistor The chip resistor is characterized in that an end portion of a body is sandwiched between the first and second electrodes.
【0010】[0010]
【発明の実施の形態】本発明のチップ抵抗器の実施形態
について図面を参照して説明する。チップ抵抗器は、概
略的には、図1に示されるように例えばアルミナなどか
らなり、平面形状が矩形状の絶縁性基板1の表面両端部
の表面および裏面に厚膜により上面電極21、31と裏
面電極22、32とが形成され、更に、側面電極23、
33のような厚膜電極により両者が電気的に接続されて
いる。また、絶縁性基板1の表面両端部間の露出部と上
面電極の一部には薄膜抵抗体4が形成されており、さら
に抵抗体4表面には保護膜5が設けられている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a chip resistor of the present invention will be described with reference to the drawings. As shown in FIG. 1, the chip resistor is made of, for example, alumina, and the top surface electrodes 21 and 31 are formed by thick films on the front and back surfaces of both ends of the front surface of the insulating substrate 1 having a rectangular planar shape. And rear surface electrodes 22 and 32 are formed, and side surface electrodes 23 and
Both are electrically connected by a thick film electrode such as 33. In addition, a thin film resistor 4 is formed on the exposed portion between both ends of the surface of the insulating substrate 1 and a part of the upper surface electrode, and a protective film 5 is further provided on the surface of the resistor 4.
【0011】同図において、基板1は、例えばアルミ
ナ、サファイア、またはSiウェハなどが用いられる。
厚膜の電極材料としては、一般には金属粉末とガラスま
たは樹脂とを混合してペースト状にしたものが使用さ
れ、混入する金属粉末により、Ag系、Ag−Pd系、
Au系などが用いられている。ここに「系」とは、Ag
やAuを主成分として他の元素が添加され得ることを意
味する。なお、ガラスペーストは600〜900℃程度
で焼成することにより硬化され、樹脂ペーストは200
〜240℃程度に昇温することにより硬化される。In the figure, as the substrate 1, for example, alumina, sapphire, or Si wafer is used.
As a thick-film electrode material, a material in which metal powder and glass or resin are mixed to form a paste is generally used. Depending on the mixed metal powder, Ag-based, Ag-Pd-based,
Au system or the like is used. Here, "system" means Ag
And Au means that other elements can be added with the main component. The glass paste is hardened by baking at about 600 to 900 ° C., and the resin paste is 200
It is cured by raising the temperature to about 240 ° C.
【0012】この構造は、基板1の裏面から厚膜側面電
極を利用して、プリン卜基板などの実装基板に表面実装
によりハンダ付けし得る構造のチップ抵抗器である。即
ち、基板1の両端部には、その上下面に対応して、Ag
−Pd又はAuとそれらのバインダーとなる成分とを有
機溶剤によりペースト状にしたもの(Ag系又はAu系
ペースト)を印刷し、焼成することにより厚膜の表面電
極21、31及び裏面電極22、32が形成されてい
る。そして、NaClと反応しない、例えば,Ta−
N、Ta−Cr等の材料からなる抵抗体4の抵抗値の調
整後に樹脂及びAgペーストからなる電極材料を第2上
面電極21、31および裏面電極22、32の上に重な
るように基板1の側面に印刷して硬化させることによ
り、側面電極23、33が厚膜により形成される。な
お、電極23、33の露出面にはNiメッキからなる第
1メッキ層35、36およびPb−Sn、Snなどから
なる第2メッキ層37,38が施されている。This structure is a chip resistor having a structure in which the thick film side surface electrode can be used from the back surface of the substrate 1 to be soldered by surface mounting to a mounting substrate such as a printing substrate. That is, at both ends of the substrate 1, Ag and Ag
-Pd or Au and a component serving as a binder thereof are made into a paste with an organic solvent (Ag-based or Au-based paste) are printed and baked to form thick film front electrodes 21, 31 and a back electrode 22, 32 is formed. Then, it does not react with NaCl, for example, Ta-
After adjusting the resistance value of the resistor 4 made of a material such as N or Ta-Cr, an electrode material made of resin and Ag paste is formed on the substrate 1 so as to overlap the second upper surface electrodes 21 and 31 and the back surface electrodes 22 and 32. By printing on the side surface and curing it, the side surface electrodes 23 and 33 are formed of a thick film. The exposed surfaces of the electrodes 23, 33 are provided with first plating layers 35, 36 made of Ni plating and second plating layers 37, 38 made of Pb-Sn, Sn or the like.
【0013】本実施形態によるチップ抵抗器は、抵抗値
精度やノイズなどの抵抗特性に大きく影響する抵抗体4
のみをスパッタリング法などを用いる薄膜により形成
し、他の上面電極21、31や裏面電極22、32、側
面電極23、33などは厚膜により形成されている。The chip resistor according to the present embodiment has a resistor 4 that greatly affects resistance value accuracy and resistance characteristics such as noise.
Only the upper surface electrodes 21, 31 and the back surface electrodes 22, 32, the side surface electrodes 23, 33, etc. are formed by a thick film.
【0014】抵抗体4は、たとえばNi−Cr合金以外
の例えばTa−N、Ta−Cr系などの金属を所望の抵
抗値に応じて選択してこれをスパッタリングなどにより
成膜して、フォトリソグラフィ技術を用いて、所望の形
状にパターニングすることにより、薄膜で形成されてい
る。なお、「系」というのは、Al、Cr、Oなどを添
加して抵抗を調整し得ることを意味する。図1に示され
る例では、保護膜5が1層からなっているが、必ずしも
1層の必要はなく、2層または3層でもよい。For the resistor 4, for example, a metal other than Ni-Cr alloy, such as Ta-N or Ta-Cr, is selected according to a desired resistance value, and a film is formed by sputtering or the like, and photolithography is performed. A thin film is formed by patterning into a desired shape using a technique. The term "system" means that the resistance can be adjusted by adding Al, Cr, O or the like. In the example shown in FIG. 1, the protective film 5 is composed of one layer, but it is not always necessary to have one layer, and it may be two layers or three layers.
【0015】次に、このチップ抵抗器の製法について、
図2に示されるフローチャートを参照して説明をする。
なお、図2では1個分のチップ抵抗器の製造工程図が示
されているが、実際に製造する場合は、5〜10cm×
5〜10cm程度の大きな基板に100〜1万個分程度
の電極や抵抗体を同時に形成し、バー状に切断または分
割して露出する側面に側面電極を形成し、さらにその後
バー状に連なったチップ抵抗器を1個1個のチップに切
断または分割して分離することにより製造される。Next, regarding the manufacturing method of this chip resistor,
A description will be given with reference to the flowchart shown in FIG.
Although FIG. 2 shows a manufacturing process diagram of one chip resistor, it is 5 to 10 cm × when actually manufactured.
About 100 to 10,000 pieces of electrodes and resistors were simultaneously formed on a large substrate of about 5 to 10 cm, side electrodes were formed on the exposed side surfaces by cutting or dividing into bars, and then they were connected in bars. It is manufactured by cutting or dividing the chip resistor into individual chips and separating them.
【0016】まず、基板裏面の所定の場所に電極材料
(バインダー成分、Ag−Pd又はAuを有機溶剤によ
りペースト状にしたもの)のペーストを印刷する。そし
て、600〜900℃程度で焼成することにより裏面電
極22、32(図1参照)を形成する(S11)。つい
で、基板表面の所定の場所(裏面電極22、32に対応
する部分)に電極材料を印刷により塗布して焼成するこ
とにより、厚膜の上面電極21、31を形成する(S1
2)。その後、スパッタリング装置により、基板1の表
面及び前記上面電極の一部に薄膜抵抗体膜を成膜し、所
望の形状にパターニングすることによりTa−N、Ta
−Cr等の薄膜抵抗体4を形成する(S13)。First, a paste of an electrode material (binder component, Ag-Pd or Au made into a paste form with an organic solvent) is printed at a predetermined position on the back surface of the substrate. Then, the back electrodes 22 and 32 (see FIG. 1) are formed by firing at about 600 to 900 ° C. (S11). Then, a thick film upper surface electrode 21, 31 is formed by applying an electrode material by printing to a predetermined place on the surface of the substrate (a portion corresponding to the back surface electrode 22, 32) and baking it (S1).
2). After that, a thin film resistor film is formed on the surface of the substrate 1 and a part of the upper surface electrode by a sputtering device, and patterned into a desired shape to form Ta-N, Ta.
A thin film resistor 4 such as -Cr is formed (S13).
【0017】ついで、保護膜5を形成し(S14)、さ
らに抵抗体4にレーザトリミングを行い(S15)、そ
の後大きな基板を一対の電極21、31を結ぶ方向と垂
直な方向に並ぶ一列ごとになるようにバー状に切断また
は分割する(S16)。そして、上面電極21、31と
裏面電極22、32の間にその上面電極および裏面電極
上にも重なるようにAg系樹脂ペーストの電極材料を塗
布して硬化させることにより、側面電極23、33を形
成する(S17)。その後、バー状に連結されているチ
ップ抵抗器を1個1個のチップに分割し(S18)、電
極の露出面にNiメッキおよびPb/Snなどからなる
ハンダメッキを行うことにより(S19)、図1に示さ
れるチップ抵抗器が得られる。Next, a protective film 5 is formed (S14), laser trimming is further performed on the resistor 4 (S15), and then a large substrate is arranged in each row arranged in a direction perpendicular to the direction connecting the pair of electrodes 21, 31. It is cut or divided into bars so that it becomes (S16). Then, an electrode material of Ag-based resin paste is applied between the upper surface electrodes 21 and 31 and the rear surface electrodes 22 and 32 so as to overlap the upper surface electrodes and the rear surface electrodes, and is cured, whereby the side surface electrodes 23 and 33 are formed. It is formed (S17). Then, the chip resistors connected in a bar shape are divided into individual chips (S18), and the exposed surface of the electrode is plated with Ni and soldered with Pb / Sn or the like (S19). The chip resistor shown in FIG. 1 is obtained.
【0018】図3は別の実施形態を示す。図3に示され
る実施形態では、厚膜上面電極21、31を第1上面電
極21A、31Aと第2上面電極としての厚膜補助電極
21B、31Bとに分割し、薄膜である抵抗体4を厚膜
の第1上面電極21A、31Aと第2上面電極21B、
31Bとにより挟持したサンドイッチ構造にされてお
り、それ以外の点では前記実施形態1と同様である。FIG. 3 shows another embodiment. In the embodiment shown in FIG. 3, the thick film upper surface electrodes 21 and 31 are divided into the first upper surface electrodes 21A and 31A and the thick film auxiliary electrodes 21B and 31B serving as the second upper surface electrodes, and the thin film resistor 4 is formed. Thick film first upper surface electrodes 21A, 31A and second upper surface electrodes 21B,
It has a sandwich structure sandwiched by 31B, and is otherwise the same as the first embodiment.
【0019】また、第2の実施形態のチップ抵抗器の製
造は、前記第1の実施形態のチップ抵抗器の製造方法に
おいて、Ta−N、Ta−Cr等の薄膜抵抗体4を形成
した後に、たとえばAgなどと樹脂とを混合したペース
ト状の電極材料(Ag系樹脂ペースト)を、第1上面電
極21A、31A及び同電極上の薄膜抵抗体4の部分に
塗布して200℃程度で硬化させることにより、厚膜の
厚膜補助電極21B、31Bを形成する他は、前記第1
の実施形態のチップ抵抗器の製造方法と同様である。The chip resistor of the second embodiment is manufactured after the thin film resistor 4 such as Ta-N or Ta-Cr is formed in the method of manufacturing the chip resistor of the first embodiment. For example, a paste-like electrode material (Ag-based resin paste) in which Ag and a resin are mixed is applied to the first upper surface electrodes 21A and 31A and the thin film resistor 4 portion on the electrodes and cured at about 200 ° C. By forming the thick film auxiliary electrodes 21B and 31B,
This is the same as the method for manufacturing the chip resistor of the above embodiment.
【0020】ところで、チップ抵抗器を薄膜と厚膜との
混合体、とくに薄膜上に厚膜を形成すると、その密着性
が低下し接続抵抗が上昇したり、極端な場合には剥離し
やすいという問題がある。図4は、薄膜と厚膜との混合
体、とくに薄膜上に厚膜を形成する構成を採ったとき
に、薄膜とその上に配置される厚膜との密着性を向上さ
せるための手段を講じたチップ抵抗器の他の実施形態を
示している。即ち、図4に示される実施形態では、上面
電極21、31を第1上面電極21a、31aと第2上
面電極21b、31bとに分割し、第2実施形態と同様
に、薄膜である抵抗体4を厚膜の第1上面電極21a、
31aと第2上面電極21b、31bとにより挟持して
いるが、この場合は、第1上面電極21a、31a上の
抵抗体4の一部に貫通孔41を設けて第1上面電極21
a、31aと第2上面電極21b、31bとを密着させ
ている。By the way, when a chip resistor is formed of a mixture of a thin film and a thick film, in particular, a thick film is formed on the thin film, the adhesiveness thereof is lowered and the connection resistance is increased, or in an extreme case, it is easily peeled off. There's a problem. FIG. 4 shows a means for improving the adhesion between the thin film and the thick film arranged thereon when a mixture of the thin film and the thick film, particularly when the thick film is formed on the thin film. 9 illustrates another embodiment of a chip resistor as devised. That is, in the embodiment shown in FIG. 4, the upper surface electrodes 21 and 31 are divided into the first upper surface electrodes 21a and 31a and the second upper surface electrodes 21b and 31b. 4 is a thick film first upper surface electrode 21a,
It is sandwiched between 31a and the second upper surface electrodes 21b and 31b. In this case, the through hole 41 is provided in a part of the resistor 4 on the first upper surface electrodes 21a and 31a to form the first upper surface electrode 21.
The a and 31a are in close contact with the second upper surface electrodes 21b and 31b.
【0021】基板1、厚膜の電極材料等は第1の実施形
態のものと同様である。即ち、基板1の表裏面に、Au
とバインダー成分とを有機溶剤によりペースト状にした
もの(Au系ペースト)を印刷し、焼成することにより
厚膜の裏面電極22,32及び上面電極21a、31a
が形成されている。そして、抵抗体4の抵抗値の調整後
に第2上面電極21b、31bがAg系樹脂ペーストに
より形成され、その後、樹脂ペーストからなる電極材料
を第2上面電極21b、31bおよび裏面電極22、3
2の上に重なるように基板1の側面に印刷して硬化させ
ることにより、側面電極23、33が厚膜により形成さ
れる。なお、電極2、3の露出面には、図示しないNi
メッキおよびハンダメッキが施される。The substrate 1, the thick film electrode material and the like are the same as those in the first embodiment. That is, Au on the front and back surfaces of the substrate 1
A thick film of back surface electrodes 22 and 32 and upper surface electrodes 21a and 31a are formed by printing a paste (Au-based paste) made of an organic solvent and a binder component in an organic solvent and firing the paste.
Are formed. Then, after the resistance value of the resistor 4 is adjusted, the second upper surface electrodes 21b and 31b are formed of Ag-based resin paste, and then the electrode material made of the resin paste is used as the second upper surface electrodes 21b and 31b and the back surface electrodes 22 and 3.
The side electrodes 23 and 33 are formed of a thick film by printing and curing the side surface of the substrate 1 so as to overlap the top surface of the substrate 2. In addition, on the exposed surfaces of the electrodes 2 and 3, Ni (not shown)
Plated and solder plated.
【0022】抵抗体4は、実施形態1と同様であり、ス
パッタリングなどにより成膜して、フォトリソグラフィ
技術を用いて、所望の形状にパターニングすることによ
り、薄膜で形成されている。このパターニングの際に、
第1上面電極21a、31a上の抵抗体4の一部もエッ
チングされて貫通孔41が形成され、第1上面電極21
a、31aの一部が露出するように形成される。この貫
通孔41は、1個でなくて複数個設けてもよいし、スリ
ット状など他の形状でもよい。そして、その上に第2上
面電極21b、31bが形成される際に、その第2上面
電極材料が貫通孔内に埋まり、第2上面電極21b、3
1bが第1上面電極21a、31aと密着して接合され
る。このように、図4に示される例は、第1上面電極2
1a、31aと第2上面電極21b、31bとを相互に
密着させながら、抵抗体4をサンドイッチすることによ
り、薄膜抵抗体4上に設けられる上面電極21b、31
bとの密着性向上手段が構成されている。The resistor 4 is the same as that of the first embodiment, and is formed as a thin film by forming a film by sputtering or the like and patterning it into a desired shape using a photolithography technique. During this patterning,
Part of the resistor 4 on the first upper surface electrodes 21a and 31a is also etched to form a through hole 41.
It is formed so that parts of a and 31a are exposed. The number of the through holes 41 may be one instead of one, and may be another shape such as a slit shape. Then, when the second upper surface electrodes 21b and 31b are formed on the second upper surface electrodes 21b and 31b, the second upper surface electrode material is buried in the through holes, and the second upper surface electrodes 21b and 3b are formed.
1b is in close contact with the first upper surface electrodes 21a and 31a to be joined. As described above, the example shown in FIG.
1a, 31a and the second upper surface electrodes 21b, 31b are in close contact with each other, and the resistor 4 is sandwiched between the upper surface electrodes 21b, 31 provided on the thin film resistor 4.
Means for improving the adhesion with b are configured.
【0023】図4に示される例では、保護膜5が3層か
らなっているが、必ずしも3層の必要はなく、1層また
は2層でもよい。第1保護膜51は、たとえば絶縁性物
質を薄膜形成法により成膜することで形成されている。
また、第1保護膜51は、抵抗体4の抵抗値を調整する
ために、抵抗体4を形成した後にその抵抗値を測定しな
がらレーザトリミングにより抵抗体4の一部を削って調
整する工程が設けられており、その際に削った抵抗体材
料が飛び散って再度抵抗体4の上に付着し性能が変化す
るのを防ぐ目的で設けられているが、その心配がなけれ
ばとくに設けられる必要はない。In the example shown in FIG. 4, the protective film 5 is composed of three layers, but it is not always necessary to have three layers, and it may be one layer or two layers. The first protective film 51 is formed, for example, by forming an insulating material by a thin film forming method.
Further, the first protective film 51 is a step of adjusting the resistance value of the resistor 4 by, after forming the resistor 4, measuring the resistance value and then trimming a part of the resistor 4 by laser trimming. Is provided for the purpose of preventing the scraped resistor material from scattering and adhering again on the resistor 4 to change the performance. There is no.
【0024】第2保護膜52および第3保護膜53は、
レーザトリミングされて表面に凹凸のある第1保護膜5
1上に塗布して露出した抵抗体4の表面を保護すると共
に、チップ抵抗器の表面全体を保護するもので、第2保
護膜52だけでは、レーザトリミングによる溝を完全に
埋めて平坦化させることができないため、さらに第3の
保護膜53が設けられることにより、表面が完全に被覆
されると共に平坦化されている。この第2および第3保
護膜52、53は、高温で焼成すると抵抗体4の抵抗値
が変化する可能性があるため、エポキシ樹脂などからな
る樹脂製ペーストを塗布して200〜240℃程度で硬
化させるのが好ましい。しかし、ホウケイ酸鉛ガラスな
どを用いたガラス系のペーストを印刷して、600〜7
00℃程度で焼結することもできる。The second protective film 52 and the third protective film 53 are
The first protective film 5 that is laser-trimmed and has irregularities on the surface
It protects the surface of the resistor 4 which is exposed by being coated on 1 and also protects the entire surface of the chip resistor. The second protective film 52 alone completely fills the groove by laser trimming and flattens it. Therefore, the third protective film 53 is further provided, so that the surface is completely covered and planarized. Since the resistance value of the resistor 4 may change when the second and third protective films 52 and 53 are baked at a high temperature, a resin paste such as an epoxy resin is applied to the second and third protective films 52 and 53 at a temperature of about 200 to 240 ° C. It is preferably cured. However, when a glass-based paste such as lead borosilicate glass is printed, 600 to 7
It is also possible to sinter at about 00 ° C.
【0025】次に、図4に示すチップ抵抗器の製造工程
を図5に示される主要部の工程説明図および図6に示さ
れるフローチャートを参照しながら説明する。図6に示
すステップ(S2l)において、基板裏面の所定の場所
に電極材料のペーストを印刷する。そして、600〜9
00℃程度で焼成することにより裏面電極22、32
(図4参照)を形成する。ついで、基板表面の所定の場
所(裏面電極22、32に対応する部分)に電極材料を
印刷により塗布して焼成することにより、第1上面電極
21a、31aを形成する(S22、図5(a)参
照)。その後、スパッタリング装置により、基板1の表
面全面に薄膜抵抗体膜を成膜し、所望の形状にパターニ
ングすることにより抵抗体4を形成する。この際、第1
上面電極21a、31aの一部が露出するようにその上
面電極上の抵抗膜の一部もエッチングして、貫通孔41
を形成する(S23、図5(b)参照)。Next, the manufacturing process of the chip resistor shown in FIG. 4 will be described with reference to the process explanatory view of the main part shown in FIG. 5 and the flow chart shown in FIG. In step (S2l) shown in FIG. 6, a paste of an electrode material is printed at a predetermined position on the back surface of the substrate. And 600-9
The back electrodes 22, 32 are formed by baking at about 00 ° C.
(See FIG. 4). Next, the first upper surface electrodes 21a and 31a are formed by applying an electrode material by printing onto a predetermined place on the front surface of the substrate (portions corresponding to the back surface electrodes 22 and 32) and baking it (S22, FIG. )reference). After that, a thin film resistor film is formed on the entire surface of the substrate 1 by a sputtering device and patterned into a desired shape to form the resistor 4. At this time, the first
A part of the resistance film on the upper surface electrodes 21a and 31a is also etched so that a part of the upper surface electrodes 21a and 31a is exposed.
Are formed (S23, see FIG. 5B).
【0026】その後、抵抗体4の表面に薄膜にてAl2
O3、SiO2、SiNなどの成膜、またはPbガラス
などを含むガラスペーストを印刷などにより塗布して焼
成することにより、第1保護膜51を形成する(S2
4)。そして、一対の第1上面電極21、31にプロー
ブ電極を接触させて抵抗値を測定しながら、所望の抵抗
値になるようにレーザトリミングを行い抵抗値の調整を
行う(S25)。さらに、その表面に樹脂ペーストを塗
布して硬化させることにより、第2保護膜52を形成す
る(S26)。ついで、たとえばAgなどと樹脂とを混
合したペースト状の電極材料(Ag系樹脂ペースト)
を、第1上面電極21、31及び同電極上の薄膜抵抗体
4の部分に塗布して200℃程度で硬化させることによ
り、厚膜の第2上面電極(厚膜補助電極)21b、31
bを形成する(S27、図5(c)参照)。Then, a thin film of Al 2 is formed on the surface of the resistor 4.
The first protective film 51 is formed by forming a film of O 3 , SiO 2 , SiN, or the like, or by applying a glass paste containing Pb glass or the like by printing and firing the paste (S2).
4). Then, while the probe electrode is brought into contact with the pair of first upper surface electrodes 21 and 31, the resistance value is measured, laser trimming is performed to adjust the resistance value to a desired resistance value (S25). Further, the second protective film 52 is formed by applying a resin paste on the surface and curing it (S26). Next, for example, a paste-like electrode material (Ag-based resin paste) in which Ag or the like is mixed with a resin
Is applied to the first upper surface electrodes 21 and 31 and the portion of the thin film resistor 4 on the electrodes, and is cured at about 200 ° C., so that the thick second film upper surface electrodes (thick film auxiliary electrodes) 21 b and 31 are formed.
b is formed (S27, see FIG. 5C).
【0027】その後、第2保護膜52と、同じ材料を塗
布して硬化させることにより、第3保護膜53を第2上
面電極21b、31bの抵抗体4上に形成する(S2
8)。ついで、大きな基板を一対の電極21、31を結
ぶ方向と垂直な方向に並ぶ一列ごとになるようにバー状
に切断または分割する(S29)。そして、上面電極2
1、31と裏面電極22、32の間にその上面電極およ
び裏面電極上にも重なるようにAg系樹脂ペーストの電
極材料を塗布して硬化させることにより、側面電極2
3、33を形成する(S30)。その後、バー状に連結
されているチップ抵抗器を1個1個のチップに分割し
(S31)、電極の露出面にNiメッキおよびPb/S
nなどからなるハンダメッキを行うことにより、図4に
示されるチップ抵抗器が得られる。After that, the same material as the second protective film 52 is applied and cured to form the third protective film 53 on the resistor 4 of the second upper surface electrodes 21b and 31b (S2).
8). Next, the large substrate is cut or divided into bars so as to be arranged in a row arranged in a direction perpendicular to the direction connecting the pair of electrodes 21 and 31 (S29). And the upper surface electrode 2
The side electrode 2 is formed by applying and curing an electrode material of Ag-based resin paste so that the electrode material 1 and 31 and the back surface electrodes 22 and 32 also overlap the top surface electrode and the back surface electrode.
3, 33 are formed (S30). Thereafter, the chip resistors connected in a bar shape are divided into individual chips (S31), and the exposed surface of the electrode is plated with Ni and Pb / S.
By performing solder plating of n or the like, the chip resistor shown in FIG. 4 is obtained.
【0028】この際、一般的には薄膜抵抗の上にたとえ
ば側面電極などの厚膜電極を形成すると、両者間の密着
性が完全には得られず、接触抵抗などが発生しやすい
が、第2及び第3実施形態では、上面電極を第1上面電
極と第2上面電極とに分割し、一部を接続させた状態
で、薄膜抵抗体の下に第1上面電極、薄膜抵抗体の上に
第2上面電極を形成しており、とくに、第3実施形態で
は、更に第1上面電極上の薄膜抵抗体の少なくとも一部
に貫通孔を設けて第1上面電極と、第2上面電極とを直
接接触させている。このように前記第2及び第3実施形
態では、第1上面電極と第2上面電極とは共に厚膜同士
で密着性がよく、第1上面電極と薄膜抵抗体も、厚膜上
の薄膜であるため密着性がよい。また、以上の実施形態
1乃至3では、いずれも厚膜の上面電極上に接触するよ
うに側面電極が厚膜により形成されているため、側面電
極と上面電極および裏面電極との接触も厚膜同士で非常
に低抵抗で密着性よく接触し、抵抗特性を低下させるこ
とはない。At this time, generally, when a thick film electrode such as a side surface electrode is formed on the thin film resistor, the adhesion between the two cannot be obtained completely, and contact resistance is likely to occur. In the second and third embodiments, the upper surface electrode is divided into the first upper surface electrode and the second upper surface electrode, and the first upper surface electrode and the upper surface of the thin film resistor are below the thin film resistor in a state where some of them are connected. The second upper surface electrode is formed on the second upper surface electrode. Particularly, in the third embodiment, a through hole is further provided in at least a part of the thin film resistor on the first upper surface electrode to form the first upper surface electrode and the second upper surface electrode. Are in direct contact. As described above, in the second and third embodiments, the first upper surface electrode and the second upper surface electrode both have good adhesion between thick films, and the first upper surface electrode and the thin film resistor are also thin films on a thick film. Adhesion is good because it exists. Further, in any of the above-described first to third embodiments, since the side surface electrode is formed of a thick film so as to come into contact with the thick film upper surface electrode, the contact between the side surface electrode and the upper surface electrode and the back surface electrode is also a thick film. The two have very low resistance and are in close contact with each other with good adhesion, and do not deteriorate the resistance characteristics.
【0029】ところで、前述の実施形態では、薄膜抵抗
体とその上に設けられる厚膜電極(上面電極21、3
1)との密着性を向上させる手段が上面電極を2層にし
て、その間に抵抗体をサンドイッチする構造であった
が、図7に示される例は、抵抗体を2層にして、その間
に厚膜電極(上面電極)をサンドイッチすることによ
り、密着性の向上が図られており、厚膜の上面電極を露
出させることにより、側面電極と接続する構造になって
いる。By the way, in the above-described embodiment, the thin film resistor and the thick film electrode (the upper surface electrodes 21, 3) provided thereon.
1) has a structure in which the upper surface electrode has two layers and a resistor is sandwiched between them, but in the example shown in FIG. 7, the resistor has two layers and the resistor is sandwiched between them. Adhesion is improved by sandwiching the thick film electrode (upper surface electrode), and by exposing the thick film upper surface electrode, the structure is connected to the side surface electrode.
【0030】すなわち、図7において、絶縁性基板1上
に、たとえばNi−Cr抵抗体からなる第1層4aと、
たとえばTaNなどの抵抗体からなる第2層4bが共に
スパッタリングなどにより薄膜により形成されている。
そして、その両端部では、第1層4aと第2層4bとの
間に、厚膜により形成された上面電極21、31がサン
ドイッチされている。この上面電極21、31は、第1
層4aに形成される貫通孔を介して、絶縁性基板1と直
接接着しており、その上面は、第2層4bから一部が露
出し、たとえば側面電極が接続し得るように抵抗体4お
よび上面電極21、31が形成されている。その他は、
前述の図4に示される実施形態と同じで、同じ部分には
同じ符号を付してその説明を省略するが、図7では、保
護膜5が2層構造で図示され、また、側面電極23、3
3にはNiメッキ層23a、33aおよびハンダメッキ
層23b、33bが図示されている。その他の絶縁性基
板1、抵抗体の材料などは前述の例と同じで、その説明
を省略する。That is, in FIG. 7, a first layer 4a made of, for example, a Ni-Cr resistor is provided on the insulating substrate 1.
For example, the second layer 4b made of a resistor such as TaN is formed of a thin film by sputtering or the like.
Then, at both ends thereof, the upper surface electrodes 21 and 31 formed of a thick film are sandwiched between the first layer 4a and the second layer 4b. The upper electrodes 21, 31 are the first
It is directly bonded to the insulating substrate 1 through a through hole formed in the layer 4a, and the upper surface of the resistor 4 is partially exposed from the second layer 4b so that, for example, a side surface electrode can be connected. And upper surface electrodes 21 and 31 are formed. Others
The same parts as those of the embodiment shown in FIG. 4 described above are denoted by the same reference numerals and the description thereof will be omitted. However, in FIG. 7, the protective film 5 is illustrated as a two-layer structure, and the side electrode 23 Three
3 shows Ni plated layers 23a and 33a and solder plated layers 23b and 33b. The other materials such as the insulating substrate 1 and the resistors are the same as those in the above-mentioned example, and the description thereof will be omitted.
【0031】このチップ抵抗器を製造するには、まず、
絶縁性基板1の裏面に裏面電極を厚膜により形成し、つ
ぎに図8(a)に示すように、たとえばNi−Crから
なる第1層4aを絶縁性基板1の表面全面に成膜する。
この成膜厚さは、図4に示される実施形態の半分程度に
する必要はなく、パターニングによりその抵抗値を調整
することができ、所望の抵抗値を得るために必要な厚さ
に成膜される。そして、マスクを形成してエッチングを
するフォトリソグラフィ技術を用いて、両端部の電極形
成場所に貫通孔41を形成し、絶縁性基板1を露出させ
る。その際に第1層4aを必要なパターンにエッチング
してもよいが、第2層も同じパターニングをする場合に
は、第2層4bを設けてから行ってもよい。そして、3
00〜600℃程度で、30〜100分程度のアニール
処理を行う。In order to manufacture this chip resistor, first,
A back electrode is formed on the back surface of the insulating substrate 1 by a thick film, and then, as shown in FIG. 8A, a first layer 4a made of, for example, Ni—Cr is formed on the entire surface of the insulating substrate 1. .
The film thickness does not have to be about half that of the embodiment shown in FIG. 4, and its resistance value can be adjusted by patterning, and the film thickness can be adjusted to obtain a desired resistance value. To be done. Then, by using a photolithography technique of forming a mask and performing etching, through holes 41 are formed at the electrode formation locations at both ends, and the insulating substrate 1 is exposed. At that time, the first layer 4a may be etched into a required pattern, but when the same patterning is applied to the second layer, the second layer 4b may be provided first. And 3
Annealing is performed at about 00 to 600 ° C. for about 30 to 100 minutes.
【0032】さらに図8(b)に示されるように、抵抗
体の第1層4aの両端部で、貫通孔41が形成された部
分に、同様に厚膜法により上面電極21、31を形成す
る。これらの電極は、前述の例と同様に、印刷、乾燥お
よび硬化または焼成により形成される。すなわち電極材
料が樹脂系の場合は、200〜240℃程度で硬化し、
ガラス系の場合は400〜600℃程度で焼成する。Further, as shown in FIG. 8B, upper surface electrodes 21 and 31 are similarly formed by a thick film method at both ends of the first layer 4a of the resistor at the portions where the through holes 41 are formed. To do. These electrodes are formed by printing, drying and curing or baking, as in the above-mentioned example. That is, when the electrode material is a resin type, it cures at about 200 to 240 ° C.,
In the case of glass type, it is fired at about 400 to 600 ° C.
【0033】つぎに、たとえばTaNなどからなるNa
Clと化学反応しない材料からなる抵抗体4の第2層4
bを第1層4aと同様にスパッタリング法などにより成
膜し、パターニングをして所望の形状にする。その際、
両端部には、上面電極21、31が少なくとも露出する
ようにパターニングをする。このように、第1層4aと
第2層4bとが異なる材料からなる場合、それぞれのエ
ッチングに適したエッチング液を用いる。その後、30
0〜600℃程度でアニール処理を行う。その後、レー
ザトリミングにより抵抗値を調整し、樹脂保護層52、
53を必要な層数で形成する。そして、バー状にしてか
ら前述のように厚膜の側面電極23、33を形成し(図
8(d))、さらにチップ化してからNiメッキ層23
a、33aおよびハンダメッキ層23b、33bを形成
することにより図7に示されるチップ抵抗器が得られる
ことも前述の例と同じである。Next, for example, Na made of TaN or the like is used.
Second layer 4 of resistor 4 made of a material that does not chemically react with Cl
Similarly to the first layer 4a, b is formed into a film by a sputtering method or the like, and is patterned into a desired shape. that time,
Patterning is performed on both ends so that at least the upper surface electrodes 21 and 31 are exposed. Thus, when the first layer 4a and the second layer 4b are made of different materials, an etching solution suitable for each etching is used. Then 30
Annealing is performed at about 0 to 600 ° C. After that, the resistance value is adjusted by laser trimming, and the resin protective layer 52,
53 is formed with the required number of layers. Then, after forming the bar-like shape, the thick-film side surface electrodes 23 and 33 are formed as described above (FIG. 8D), and after further chipping, the Ni plating layer 23 is formed.
It is the same as the above example that the chip resistor shown in FIG. 7 can be obtained by forming a and 33a and the solder plating layers 23b and 33b.
【0034】図7および8に示される例によれば、特性
の良好な薄膜による抵抗体と、安価に製造することがで
きる厚膜電極とを組み合せながら、薄膜抵抗体の第1層
4a上に設けられる上面電極21、31は、第1層4a
に設けられる貫通孔41を介して絶縁性基板1と密着性
よく接着し、その上に設けられる薄膜抵抗体4の第2層
4bとは、厚膜上に設けられる薄膜であるため、上面電
極21、31と第2層4bとの密着性は非常に良好に得
られる。さらに第1層4aおよび第2層4bは共に薄膜
であるため、相互に密着性が良く、結果的に上面電極2
1、31は薄膜抵抗体4と密着性よく、また、絶縁性基
板1とも密着性よく積層される。しかも、この構造にす
ることにより、第2層は汗や海水中のNaClと化学反
応しないため、これらに接触しても消滅することはな
く、しかも、2層にする抵抗体にそれぞれ前述のNi−
CrとTaNの組合せのように、温度係数の正負が逆に
なる材料を用いることにより、温度によっても安定した
抵抗値のチップ抵抗器を得ることができる。According to the example shown in FIGS. 7 and 8, a thin film resistor having good characteristics and a thick film electrode which can be manufactured at low cost are combined on the first layer 4a of the thin film resistor. The upper surface electrodes 21 and 31 provided are the first layer 4a.
The second layer 4b of the thin-film resistor 4 which is adhered to the insulating substrate 1 with good adhesion through the through-hole 41 provided on the upper surface electrode is a thin film provided on the thick film, Adhesion between 21, 31 and the second layer 4b is very good. Further, since the first layer 4a and the second layer 4b are both thin films, they have good adhesion to each other, and as a result, the top electrode 2
1 and 31 are laminated with good adhesion to the thin film resistor 4 and also with good adhesion to the insulating substrate 1. Moreover, with this structure, since the second layer does not chemically react with NaCl in sweat or seawater, it does not disappear even if it comes into contact with them, and the above-mentioned Ni is added to each of the resistors to be two layers. −
By using a material in which the positive and negative of the temperature coefficient are reversed, such as a combination of Cr and TaN, it is possible to obtain a chip resistor having a stable resistance value depending on the temperature.
【0035】以上の実施形態はいずれも、抵抗体のみを
薄膜により形成しながら、電極はすべて厚膜により形成
しているため、製造工程の工数はそれほど増えず、安価
に得ることができる。しかも、抵抗特性に影響を及ぼし
やすい抵抗体は、スパッタリングによる薄膜により形成
されているため、金属薄膜が均一材料で均一厚さに形成
されており、非常に高精度の抵抗器が得られる。In each of the above embodiments, since only the resistor is formed of a thin film and all the electrodes are formed of a thick film, the number of steps in the manufacturing process does not increase so much and it can be obtained at low cost. Moreover, since the resistor that easily affects the resistance characteristics is formed of a thin film formed by sputtering, the metal thin film is formed of a uniform material and has a uniform thickness, so that a highly accurate resistor can be obtained.
【0036】[0036]
【発明の効果】本発明によれば、薄膜抵抗体はNaCl
と化学反応しない材料で、かつ、側面電極等は厚膜で形
成されているため、人の汗や海水が付着しても電極や抵
抗体が消滅することがない。また、抵抗特性に非常に大
きく影響する抵抗体は薄膜で形成されることにより、高
性能な抵抗器とされながら、他の電極はすべて厚膜によ
り形成されることにより、製造工程は非常に簡単で少な
い工数で非常に安価に得られる。しかも、薄膜上への厚
膜形成による密着性の問題も解決され、全て薄膜で形成
する場合に比べても特性の低下は殆ど生じない。According to the present invention, the thin film resistor is made of NaCl.
Since the side electrodes and the like are made of a material that does not chemically react with, and the side electrodes and the like are formed of a thick film, the electrodes and the resistors do not disappear even if human sweat or seawater adheres to them. In addition, the resistor, which greatly affects the resistance characteristics, is made of a thin film, making it a high-performance resistor, while all other electrodes are made of a thick film, making the manufacturing process very simple. It can be obtained at a very low cost with a small number of steps. In addition, the problem of adhesiveness due to the formation of a thick film on a thin film is solved, and there is almost no deterioration in characteristics even when compared with the case where all thin films are formed.
【図1】 本発明によるチップ抵抗器の第1の実施形態
を示す断面説明図である。FIG. 1 is an explanatory cross-sectional view showing a first embodiment of a chip resistor according to the present invention.
【図2】 図1のチップ抵抗器を製造する主要部の工程
説明図である。FIG. 2 is a process explanatory view of a main part of manufacturing the chip resistor of FIG.
【図3】 本発明によるチップ抵抗器の第2の実施形態
を示す断面説明図である。FIG. 3 is a sectional explanatory view showing a second embodiment of the chip resistor according to the present invention.
【図4】 本発明によるチップ抵抗器の第3の実施形態
を示す断面説明図である。FIG. 4 is a sectional explanatory view showing a third embodiment of the chip resistor according to the present invention.
【図5】 図4のチップ抵抗器を製造する主要部の工程
説明図である。5A and 5B are process explanatory views of a main part of manufacturing the chip resistor of FIG.
【図6】 図4のチップ抵抗器を製造する一例のフロー
チャートである。6 is a flow chart of an example of manufacturing the chip resistor of FIG.
【図7】 本発明によるチップ抵抗器の他の実施形態を
示す断面説明図である。FIG. 7 is a cross-sectional explanatory view showing another embodiment of the chip resistor according to the present invention.
【図8】 図7のチップ抵抗器を製造する主要部の工程
説明図である。FIG. 8 is a process explanatory view of a main part of manufacturing the chip resistor of FIG. 7.
【図9】 従来のチップ抵抗器の構造を説明する断面説
明図である。FIG. 9 is a cross-sectional explanatory diagram illustrating a structure of a conventional chip resistor.
1・・・基板、4・・・抵抗体、5・・・保護膜、21・・・上面電
極、21A、21a第1上面電極、21B、21b・・・
第2上面電極、22・・・裏面電極、23・・・側面電極1 ... Substrate, 4 ... Resistor, 5 ... Protective film, 21 ... Upper surface electrode, 21A, 21a 1st upper surface electrode, 21B, 21b ...
2nd upper surface electrode, 22 ... back surface electrode, 23 ... side surface electrode
Claims (3)
向端部に形成された厚膜上面電極と、前記絶縁基板の上
面及び前記厚膜電極の一部上面に延在形成されたNaC
lと反応しない材料でできた薄膜抵抗体と、前記絶縁基
板の裏面において前記上面電極に対応する位置に設けら
れた厚膜裏面電極と、前記裏面電極と前記薄膜抵抗体か
ら露出した上面電極とを接続する厚膜側面電極からなる
ことを特徴とするチップ抵抗器。1. An insulating substrate, a thick film upper surface electrode formed at opposite ends of the surface of the insulating substrate, and an extended surface formed on the upper surface of the insulating substrate and a partial upper surface of the thick film electrode. NaC
a thin film resistor made of a material that does not react with l, a thick film back electrode provided on the back surface of the insulating substrate at a position corresponding to the top electrode, and a top electrode exposed from the back electrode and the thin film resistor. A chip resistor comprising a thick film side surface electrode for connecting the chip resistor.
いて、前記抵抗体は薄膜を積層して形成され、少なくと
も最外層はNaClと反応しない材料からなっているこ
とを特徴とするチップ抵抗器。2. The chip resistor according to claim 1, wherein the resistor is formed by laminating thin films, and at least the outermost layer is made of a material that does not react with NaCl. .
チップ抵抗器において、前記厚膜電極は互いに導通した
第1及び第2の厚膜電極からなり、前記薄膜抵抗体の端
部を前記第1及び第2の電極で挟持したことを特徴とす
るチップ抵抗器。3. The chip resistor according to claim 1, wherein the thick film electrode is composed of first and second thick film electrodes which are electrically connected to each other, and an end portion of the thin film resistor is formed. A chip resistor sandwiched between the first and second electrodes.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001366791A JP4204029B2 (en) | 2001-11-30 | 2001-11-30 | Chip resistor |
US10/306,715 US6943662B2 (en) | 2001-11-30 | 2002-11-29 | Chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001366791A JP4204029B2 (en) | 2001-11-30 | 2001-11-30 | Chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168601A true JP2003168601A (en) | 2003-06-13 |
JP4204029B2 JP4204029B2 (en) | 2009-01-07 |
Family
ID=19176636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001366791A Expired - Fee Related JP4204029B2 (en) | 2001-11-30 | 2001-11-30 | Chip resistor |
Country Status (2)
Country | Link |
---|---|
US (1) | US6943662B2 (en) |
JP (1) | JP4204029B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219387A (en) * | 2007-03-01 | 2013-10-24 | Vishay Intertechnology Inc | Sulfuration resistant chip resistor and method for making the same |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004033251B3 (en) | 2004-07-08 | 2006-03-09 | Vishay Bccomponents Beyschlag Gmbh | Fuse for a chip |
EP1750309A3 (en) * | 2005-08-03 | 2009-07-29 | Samsung Electro-mechanics Co., Ltd | Light emitting device having protection element |
JP2009533836A (en) * | 2006-02-10 | 2009-09-17 | エヌエックスピー ビー ヴィ | Semiconductor device and manufacturing method thereof |
JP5225598B2 (en) * | 2007-03-19 | 2013-07-03 | コーア株式会社 | Electronic component and its manufacturing method |
JP4600687B2 (en) * | 2007-03-29 | 2010-12-15 | Tdk株式会社 | Electronic component and manufacturing method thereof |
TWI437582B (en) * | 2010-12-22 | 2014-05-11 | Yageo Corp | Method for manufacturing chip resistor |
CN102623115A (en) * | 2011-01-28 | 2012-08-01 | 国巨股份有限公司 | Chip resistor and its manufacturing method |
KR101892750B1 (en) * | 2011-12-19 | 2018-08-29 | 삼성전기주식회사 | chip resistor and fabricating method thereof |
CN103219964A (en) | 2012-01-18 | 2013-07-24 | 新科实业有限公司 | Attenuator |
TWM450811U (en) * | 2012-12-13 | 2013-04-11 | Viking Tech Corp | Electrical resistor element |
JP6227877B2 (en) * | 2013-02-26 | 2017-11-08 | ローム株式会社 | Chip resistor and manufacturing method of chip resistor |
CN104078173A (en) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | Chip resistor |
JP6274789B2 (en) * | 2013-08-30 | 2018-02-07 | ローム株式会社 | Chip resistor |
US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
JP2016192509A (en) * | 2015-03-31 | 2016-11-10 | Koa株式会社 | Chip resistor |
JP6495724B2 (en) * | 2015-04-15 | 2019-04-03 | Koa株式会社 | Chip resistor and manufacturing method thereof |
JP2017069441A (en) * | 2015-09-30 | 2017-04-06 | Koa株式会社 | Chip resistor |
JP2017168817A (en) * | 2016-03-15 | 2017-09-21 | ローム株式会社 | Chip resistor and manufacturing method for the same |
KR20180047411A (en) | 2016-10-31 | 2018-05-10 | 삼성전기주식회사 | Resistor element and resistor element assembly |
KR101994751B1 (en) * | 2016-11-04 | 2019-07-01 | 삼성전기주식회사 | Chip Resistor |
US10290403B2 (en) * | 2016-12-15 | 2019-05-14 | National Cheng Kung University | Methods of fabricating chip resistors using aluminum terminal electrodes |
KR102231104B1 (en) * | 2019-12-27 | 2021-03-23 | 삼성전기주식회사 | Resistor component |
US11123011B1 (en) | 2020-03-23 | 2021-09-21 | Nix, Inc. | Wearable systems, devices, and methods for measurement and analysis of body fluids |
CN114765086A (en) * | 2021-01-12 | 2022-07-19 | 国巨电子(中国)有限公司 | Method for manufacturing resistor |
US20220301747A1 (en) * | 2021-03-19 | 2022-09-22 | Holy Stone Enterprise Co., Ltd. | High-Power Resistor |
JP2022189028A (en) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | Chip component |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164402A (en) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | Structure of chip resistor |
JP2002025802A (en) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | Chip resistor |
-
2001
- 2001-11-30 JP JP2001366791A patent/JP4204029B2/en not_active Expired - Fee Related
-
2002
- 2002-11-29 US US10/306,715 patent/US6943662B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219387A (en) * | 2007-03-01 | 2013-10-24 | Vishay Intertechnology Inc | Sulfuration resistant chip resistor and method for making the same |
Also Published As
Publication number | Publication date |
---|---|
US20030127706A1 (en) | 2003-07-10 |
JP4204029B2 (en) | 2009-01-07 |
US6943662B2 (en) | 2005-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003168601A (en) | Chip resistor | |
JP4722318B2 (en) | Chip resistor | |
JP5792781B2 (en) | Metal strip resistor and manufacturing method thereof | |
WO2007034759A1 (en) | Chip resistor | |
JP4384787B2 (en) | Chip resistor | |
JP3869273B2 (en) | Manufacturing method of chip resistor | |
JP2003045703A (en) | Chip resistor and manufacturing method therefor | |
JP2001351801A (en) | Chip resistor | |
JP3825576B2 (en) | Manufacturing method of chip resistor | |
JPH10125508A (en) | Chip thermistor and its manufacture | |
JP3118509B2 (en) | Chip resistor | |
JP3134067B2 (en) | Low resistance chip resistor and method of manufacturing the same | |
JP2006080322A (en) | Chip type compound electronic part | |
JP2002231502A (en) | Fillet-less chip resistor and method for manufacturing the same | |
JPH0794308A (en) | Multilayer resistance module | |
JP2003297670A (en) | Chip type composite part | |
JP2003151425A (en) | Chip type current fuse and its manufacturing method | |
JPH01189102A (en) | Manufacture of electrodes of circuit component | |
JP3636190B2 (en) | Resistor and manufacturing method thereof | |
JP2002246206A (en) | Chip resistor and its manufacturing method | |
JPH04147695A (en) | Resistor built-in multilayer board | |
JP2001332407A (en) | Chip type electronic parts and method of manufacturing chip resistor | |
JP2949072B2 (en) | Manufacturing method of ball grid array type parts | |
JP2000091101A (en) | Resistor and its manufacture | |
JP2000164651A (en) | Multilayer interconnection substrate for wafer collective contact board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060323 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4204029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |