JP2003167756A5

JP2003167756A5 -

Info

Publication number: JP2003167756A5
Application number: JP2001367496A
Authority: JP
Filing date: 2001-11-30
Publication date: 2005-03-03
Anticipated expiration: 2021-11-30

Description

【０００８】
【課題を解決するための手段】
前記目的を達成する本発明のマイコンのロジック開発装置は、電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、ロジック処理を行う第１の中央処理装置、ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、
マイコンの周辺装置を疑似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、第１と第２のブロックを接続するインタフェースバスとを備え、これら第１と第２のブロック及びインタフェースバスによって、組込み用マイコンに置き換えてロジックを動作させるようにしたことを特徴としている。

【０００９】
また、この構成を第１の形態として、電子制御ユニットが被制御対象を制御することを規定した次の２つの変形形態が可能である。
第１の変形形態は、被制御対象を制御する電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、ロジック処理を行う第１の中央処理装置、ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、マイコン内部のマイコン周辺装置を疑似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、第１と第２のブロックを接続するインタフェースバスとを備え、被制御対象の制御情況を実現するために、擬似マイコン周辺装置の動作タイミングを制御し補正する補正手段を第２のブロックが備え、組込み用マイコンに置き換えてロジックを動作させるようにしたことを特徴とするマイコンのロジック開発装置である。
第２の変形形態は、被制御対象を制御する電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、ロジック処理を行う第１の中央処理装置、ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、組込み用マイコン内部のマイコン周辺装置を疑似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、第１と第２のブロックを接続するインタフェースバスとを備え、被制御対象の制御情況を実現するために行われる割込み処理を制御する割込み制御手段を第１又は第２のブロックの少なくとも一方が備え、組込み用マイコンに置き換えてロジックを動作させるようにしたことを特徴とするマイコンのロジック開発装置である。
また、これらの形態を基本形態として、第２のブロックに第１の中央処理装置よりも処理能力が低く、且つインタフェースバスによる通信を行うための第２の中央処理装置と、少なくとも通信に用いるデータを記憶する第２のメモリとが設けられた第２の形態と、入出力回路が実装された第３のブロックを備え、この第３のブロックが第２のブロックに接続された状態で、電子制御ユニットに置き換えて使用できる第３の形態が可能である。

【００１０】
更に、以下のような形態が可能である。
（１）第１のブロックに、第１のタイマが設けられている第４の形態。
（２）第２のメモリが、インタフェースバスに接続する共有メモリと、第２の内部バスに接続する内部メモリから構成される第５の形態。
（３）第２のブロックにおいて、疑似マイコン周辺装置が追加可能に構成されている第６の形態。
（４）第２のブロックに、時間管理を行う第２のタイマが更に設けられている第７の形態。

【００３３】
なお、本発明のマイコンのロジック開発装置２０は、このように車両１８に直接接続して使用することができる他に、パーソナルコンピュータ２４の制御によって動作して、車両の色々な運転状況を疑似的に発生することができる車両の運転状況発生装置２３に接続すれば、車両が無い状態でも、電子制御式エンジン用の組み込みマイコンのロジックを開発することができる。

【００３７】
なお、現状のエンジン制御用のマイコンの性能は、ＣＰＵが６４ＭＨｚ、メモリが１Ｍバイト程度であるので、パソコン等に用いられている汎用のものを用いれば、十分すぎる性能であるといえ、長期間にわたって何度でも使用することが可能となる。

【００３８】
また、コアボード４０は、ＣＰＵとメモリを含み、前述のＰＣＩバス３９と通信を行うためのＰＣＩ通信ソフト４１と、組込み用マイコン２のマイコン周辺リソース２６に対応する疑似マイコン周辺（ＦＰＧＡ：Field Programmable Gate Array)４２とがあり、内部バス４３で相互にデータの遣り取りができるようになっている。ＩＦボード５０には、ＥＣＵ１のＥＣＵ入出力回路２８に対応するＥＣＵ入出力回路５１と、ＥＣＵコネクタ２９とが設けられている。ＥＣＵ入出力回路５１は、標準回路ブロック単位で独立させ、その組み合わせで構成し、入出力回路の変更に対して柔軟に対応できるようにする。

【００７２】
ステップ１５２０では、割り込み優先度が最も低い割り込みＣがあるか否かをサーチして判定する。サーチの結果、割り込みＣがない場合は割り込みルーチンを終了するが、割り込みＣが存在する場合はステップ１５２１に進み、割り込みＣクリア要求をセットする。そして、ステップ１５２２において割り込みＣのルーチンを実行し、このルーチンが終了した後に割り込みルーチンを終了する。
（７）ＰＣＩ通信処理負荷軽減方法
ＥＮＧ制御アプリ３１の処理は、マザーボード３０に採用されるＣＰＵボードの性能向上によって対処することができるが、ＰＣＩ通信に係る処理は、ＰＣＩプロトコルにより制限を受けるため、ＰＣＩ通信処理負荷は、できるだけ抑えておく必要がある。ここで、割り込みイベント情報が何もない場合、付随する割り込み処理は発生しないため、入力情報をマザーボード３０に伝達する必要がなく、また、新たな出力要求も発生しないため、出力要求をコアボード４０に伝達する必要がない。即ち、ＰＣＩ通信処理は必要がない。

【００７６】
ステップ１６０４では、出力情報のセットが行われ、次のステップ１６０５では入力情報のセットが行われる。次のステップ１６０６では、割り込みイベントが何かあるか否かが判定される。割り込みイベントが何もない場合は、ステップ１６１０で待ちカウンタの値(waitcnt)を１だけ更新してこのルーチンを終了する。一方、何かしらの割り込みイベントがある場合はステップ１６０７に進み、このステップ１６０７では、待ちカウンタの値(waitcnt)がクリアされ、続くステップ１６０８においてマザーボード３０への割り込み要求が行われる。そして、次のステップ１６０９で通信同期カウンタモニタの値（syncnt_m)が１だけ更新されてこのルーチンが終了する。マザーボード３０側の処理は、図９又は図１１で説明した処理と同じであるので、ここではその説明を省略する。
（８）タイマ処理方法
ＥＮＧ制御アプリ３１では、コンペア機能を利用したパルス出力要求を算出するため、演算処理内でタイマ値を取得し、パルス出力要求を算出している。従って、タイマ値取得要求時には、正確なタイマ値を参照できなければならない。一方、本発明では、タイマ値情報はコアボード４０内にあり、マザーボード３０側ではＰＣＩバス３９を通じて取得する必要がある。ところが、ＰＣＩ通信間隔は、前述の実施例で説明したように、１００μｓであり、タイマの計数間隔である１μｓに比べて長いため、正確なタイマ値をマザーボード３０側で取得するための方策が必要である。

Claims

電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、
前記ロジック処理を行う第１の中央処理装置、前記ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、
マイコンの周辺装置を疑似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、
前記第１と第２のブロックを接続するインタフェースバスとを備え、
これら第１と第２のブロック及びインタフェースバスによって、前記組込み用マイコンに置き換えて前記ロジックを動作させるようにしたことを特徴とするマイコンのロジック開発装置。
被制御対象を制御する電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、
前記ロジック処理を行う第１の中央処理装置、前記ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、
マイコン内部のＣＰＵ周辺装置を疑似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、
前記第１と第２のブロックを接続するインタフェースバスとを備え、
前記被制御対象の制御情況を実現するために、前記擬似マイコン周辺装置の動作タイミングを制御し補正する補正手段を第２ブロックが備え、
前記組込み用マイコンに置き換えて前記ロジックを動作させるようにしたことを特徴とするマイコンのロジック開発装置。
被制御対象を制御する電子制御ユニットに組み込まれて使用される組込み用マイコンのロジックを開発する装置であって、
前記ロジック処理を行う第１の中央処理装置、前記ロジックのプログラムを含むデータを記憶する第１のメモリ、外部との通信を行う第１のインタフェース、及びこれらを接続する第１の内部バスとを少なくとも備えた第１のブロックと、
組込み用マイコン内部のＣＰＵ周辺装置を擬似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第２のインタフェース、及びこれらを接続する第２の内部バスとを少なくとも備えた第２のブロックと、
前記第１と第２のブロックを接続するインタフェースバスとを備え、
前記被制御対象の制御情況を実現するために行われる割込み処理を制御する割込み制御手段を前記第１又は第２のブロックの少なくとも一方が備え、
前記組込み用マイコンに置き換えて前記ロジックを動作させるようにしたことを特徴とするマイコンのロジック開発装置。
前記第２のブロックに、前記第１の中央処理装置よりも処理能力が低く、且つ前記インタフェースバスによる通信を行うための第２の中央処理装置と、少なくとも前記通信に用いるデータを記憶する第２のメモリとが設けられていることを特徴とする請求項１から３の何れか１項に記載のマイコン用ロジック開発装置。
更に、入出力回路が実装された第３のブロックを備え、この第３のブロックが前記第２のブロックに接続された状態で、前記電子制御ユニットに置き換えて使用できるようにしたことを特徴とする請求項１から４の何れか１項に記載のマイコンのロジック開発装置。
前記第１のブロックに、第１のタイマが設けられていることを特徴とする請求項１から５の何れか１項に記載のマイコンのロジック開発装置。
前記第２のメモリが、前記インタフェースバスに接続する共有メモリと、前記第２の内部バスに接続する内部メモリから構成されることを特徴とする請求項４から６の何れか１項に記載のマイコンのロジック開発装置。
前記第２のブロックにおいて、前記疑似マイコン周辺装置が追加可能に構成されていることを特徴とする請求項１から７の何れか１項に記載のマイコンのロジック開発装置。
前記第２のブロックに、時間管理を行う第２のタイマが更に設けられていることを特徴とする請求項１から８の何れか１項に記載のマイコンのロジック開発装置。
前記第１のメモリには、所定時間毎に実行される時間系処理アプリケーションと、所定の事象の発生毎に時間に関係なく実行される非時間系処理アプリケーションからなる制御用アプリケーションが備えられており、
前記第１の中央処理装置には、少なくとも時間系割り込み処理と非時間系割り込み処理とを行う仮想割り込みコントローラ機能が備えられており、
前記第１のインタフェースには、少なくともデータ及び割り込み事象の情報を前記インタフェースバスを通じて送受信する通信ソフトが備えられており、
前記第２の中央処理装置は、前記第２のメモリと前記第２のインタフェースを使用して前記第１のインタフェースと、前記インタフェースバスを通じて割り込み事象とデータの授受に関する通信を行い、
前記疑似マイコン周辺装置には、入力機能と出力機能が備えられていることを特徴とする、請求項４に記載のマイコンのロジック開発装置。
前記入力機能が、入力ポート、ラッチポート、Ａ／Ｄ変換、及びキャプチャであり、前記出力機能が、出力ポート、パルス出力、コンペア、シリアルであることを特徴とする、請求項１０に記載のマイコンのロジック開発装置。
前記第２のメモリに、前記インタフェースバスに接続する共有メモリが設けられており、
前記疑似マイコン周辺装置は、この共有メモリと前記インタフェースバスとを通じて、前記第１のメモリの時間系処理アプリケーションと非時間系処理アプリケーションとの間でデータの遣り取りを行うことを特徴とする請求項１０に記載のマイコンのロジック開発装置。
前記共有メモリに通信同期カウンタが設けられており、この通信同期カウンタにより、前記疑似マイコン周辺装置と前記非時間系処理アプリケーションとの間のデータの遣り取りの同期をとることを特徴とする請求項１２に記載のマイコンのロジック開発装置。
前記疑似マイコン周辺装置の処理起動タイミングを、所定のサンプリング周期で固定することなく任意とし、前記第１のブロックにおける前記非時間系処理アプリケーションの処理の終了をもって前記疑似マイコン周辺装置の次の処理起動タイミングとしたことを特徴とする請求項１２又は１３に記載のマイコンのロジック開発装置。
前記疑似マイコン周辺装置の処理起動タイミングから、前記第１のブロックにおける前記非時間系処理アプリケーションの処理の終了までの時間が、予め定められた判定時間を越えた場合は、強制的に前記疑似マイコン周辺装置の処理の起動を行うことを特徴とする請求項１４に記載のマイコンのロジック開発装置。
前記疑似マイコン周辺装置で発生した割り込み事象を前記インタフェースバスを通じて前記第１のブロックに伝達して、前記非時間系処理アプリケーションの処理を行わせ、前記非時間系処理アプリケーションの処理の終了をもって前記疑似マイコン周辺装置の次の処理起動タイミングとしたことを特徴とする請求項１４又は１５に記載のマイコンのロジック開発装置。
前記非時間系処理アプリケーション側で、前記疑似マイコン周辺装置で発生する割り込み事象に優先順位を設定しておき、前記インタフェースバスを通じて前記第１のブロックに伝達された前記割り込み事象を、前記優先順位に従って前記非時間系処理アプリケーションが処理することを特徴とする請求項１４から１６の何れか１項に記載のマイコンのロジック開発装置。
前記疑似マイコン周辺装置で発生する割り込み事象が何もない場合、前記インタフェースバスを通じた前記第１のブロックへの情報の伝達を省略するようにしたことを特徴とする請求項１４から１７の何れか１項に記載のマイコンのロジック開発装置。
前記非時間系処理において、タイマ値取得要求時には、前記インタフェースバスにて取得したタイマ値を、前記第１のブロック内にある第１のタイマからのタイマ値で補正することを特徴とする請求項１４から１８の何れか１項に記載のマイコンのロジック開発装置。
前記第２のブロックからの割り込み要求により、前記制御アプリケーションにおいて前記出力機能におけるコンペア機能を使用したパルス出力要求を前記第２のブロックに出力する場合に、前記制御アプリケーションからは、前記コンペア機能の出力端子に設けられた一般出力ポート機能を選択して即時出力を行うイミディエート出力と、前記コンペア機能の出力端子に設けられたコンペア出力機能を選択し、出力時刻、出力レベルを設定して出力予約を行うタイムド出力の、少なくとも一方を出力することを特徴とする請求項１１に記載のマイコンのロジック開発装置。
前記制御アプリケーションからの、前記イミディエート出力、或いは、タイムド出力に対して、これらの出力に何れの組み合わせに対しても、前記第２のブロックにおける前記疑似マイコン周辺装置が対応できるようにしたことを特徴とする請求項２０に記載のマイコンのロジック開発装置。
前記制御アプリケーションからの、前記イミディエート出力、或いは、タイムド出力が、前記インタフェースバスを通じて前記第２のブロックに伝達される際の、前記インタフェースバスを経由することによる、前記出力要求から実際の出力までの遅れ時間を補正するようにしたことを特徴とする請求項２１に記載のマイコンのロジック開発装置。
前記出力要求から実際の出力までの遅れ時間の補正が必要であるか、必要でないかを信号の種類に応じて判定し、補正が必要な種類の信号の場合のみ、前記補正を実行することを特徴とする請求項２２に記載のマイコンのロジック開発装置。
前記第１から第３のブロックがそれぞれ汎用のボードから構成されていることを特徴とする請求項５から２３の何れか１項に記載のマイコンのロジック開発装置。
前記マイコンが、内燃機関制御用のものであることを特徴とする請求項１から２４の何れか１項に記載のマイコンのロジック開発装置。