JP2003167562A - 表示装置およびこれを用いた携帯端末装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示パネル上への電源発生回路の搭載を
考えた場合、その配置位置としてはパッド部の近傍が望
ましいが、電源発生回路を配置するためのスペースを新
たに確保する必要が生じるためパネルの狭額縁化の妨げ
となる。 【解決手段】 画素部１１を挟んでパッド部２１と反対
側に電源発生回路１６を配置してなる液晶表示装置にお
いて、電源発生回路１６の出力端とバイパスコンデンサ
２２が外付けされたパッド部２１の端子との間を、低イ
ンピーダンスの補助配線２３を引き回すことによって他
の回路を経由せずに直接配線する。また、電源配線２４
については、電源発生回路１６の出力端から直接引き出
すのではなく、補助配線２３上におけるパッド部２１の
近傍で分岐し、この分岐された電源配線２４で先ず第二
垂直駆動回路１３に配線し、さらに第二垂直駆動回路１
３を経由して第一垂直駆動回路１２に配線する配線構造
を採る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置およびこ
れを用いた携帯端末装置に関し、特に画素部と同一の基
板（パネル）上に電源発生回路を一体的に搭載してなる
表示装置およびこれを出力表示部として用いた携帯端末
装置に関する。

【０００２】

【従来の技術】近年、携帯電話機やＰＤＡ(Personal Di
gital Assistants)などの携帯端末装置の普及がめざま
しい。これら携帯端末装置の急速な普及の要因の一つと
して、その出力表示部として搭載される表示デバイス、
一般的には液晶表示装置が挙げられる。その理由は、液
晶表示装置は電界の有無によって液晶の分子配列形態を
変え、光の透過／遮断の制御を行うことによって画像表
示を行うものであり、原理的に、駆動するための電力を
あまり必要としない特性を持ち、消費電力が少なくて済
む低消費電力の表示デバイスだからである。

【０００３】携帯端末装置では、主電源として単一電源
電圧のバッテリが用いられる。これに対して、液晶表示
装置において、画素が行列状に配列されてなる画素部の
各画素に信号を書き込む水平駆動系では、ロジック部と
アナログ部とで異なる電圧値の電源電圧が用いられ、ま
た各画素を行単位で選択駆動する垂直駆動系では、水平
駆動系側よりも絶対値の大きい電源電圧が用いられる。
したがって、液晶表示装置を駆動するのに、電圧値が異
なる複数の電源電圧を用意する必要がある。

【０００４】ここで、複数の電源電圧ごとに電源発生回
路を用意するようにしたのでは、液晶表示装置全体の構
成が複雑になるとともにコスト高になり、ひいてはこれ
を搭載する携帯端末装置のコンパクト化、低コスト化の
妨げとなる。したがって、例えば携帯端末装置に搭載さ
れる液晶表示装置には、バッテリの電源電圧に基づい
て、これと電圧値が異なる電源電圧を発生する電源発生
回路、例えばＤＣ−ＤＣコンバータが用いられている。
このＤＣ−ＤＣコンバータとしては、従来、種々のタイ
プのものが知られている。その一つとして、チャージポ
ンプ型ＤＣ−ＤＣコンバータがある。

【０００５】チャージポンプ型ＤＣ−ＤＣコンバータ
は、従来一般的に知られているインダクタを用いた回路
構成のものに比較して、外付け部品としてインダクタを
使わなくて済むため、携帯端末装置の小型化に寄与でき
るという利点を持っている。その反面、チャージポンプ
型ＤＣ−ＤＣコンバータでは、クロックパルスに同期し
てポンピング動作を行う際に、図８の波形図に示すよう
に、クロックパルスが入力されるごとに出力電圧にリッ
プル電圧が乗ってしまうことが知られている。このリッ
プル電圧は、回路の誤動作や画質低下の原因となる。

【０００６】したがって、このようにクロックパルスに
同期して回路動作を行う電源発生回路、例えば上述した
チャージポンプ型ＤＣ−ＤＣコンバータを利用する場合
は、一般的に、ＤＣ−ＤＣコンバータの出力端にバイパ
スコンデンサを接続し、このバイパスコンデンサの作用
によってリップル電圧を低減する方策が採られることに
なる。このことは、画素部が形成された液晶表示パネル
上に駆動回路を一体的に形成してなるいわゆる駆動回路
一体型液晶表示装置において、液晶表示パネル上に電源
発生回路を搭載する場合にも同様に言える。

【０００７】このように、駆動回路一体型液晶表示装置
において、クロックパルスに同期して回路動作を行う電
源発生回路を液晶表示パネル上に搭載する場合には、パ
ネル外部との電気的接続をなすパッド部にバイパスコン
デンサを外付けし、そのパッド部を介して電源発生回路
の出力端とバイパスコンデンサとをパネル上の配線で接
続することになる。

【０００８】

【発明が解決しようとする課題】ところで、駆動回路一
体型液晶表示装置では、画素部の駆動回路や電源発生回
路などの周辺回路が、液晶表示パネル上における画素部
の周辺領域（いわゆる、額縁）に配置されることにな
る。ここで、決められたパネルサイズに対して画素部
（有効画面）のサイズをできるだけ大きく設定するには
額縁をできるだけ狭くすること（狭額縁化）が求められ
る。特に、携帯電話機やＰＤＡなどの携帯端末装置への
搭載を考えた場合、携帯端末装置では装置本体の小型化
が商品性を高める一つの要因となっていることから、こ
れに搭載する液晶表示装置にあっても、液晶表示パネル
の狭額縁化が重要な課題となってくる。

【０００９】ここで、駆動回路一体型液晶表示装置にお
いて、液晶表示パネル上への電源発生回路の搭載を考え
た場合、画素部に対して垂直駆動系や水平駆動系の配置
位置は必然的に決まってくることから、電源発生回路に
ついては額縁領域内の空いている部位に配置されること
になる。しかしながら、先述したリップル電圧を低減す
るための外付けコンデンサとの接続の観点からすると、
電源発生回路の配置位置はパッド部の近傍が望ましい。
となると、電源発生回路を配置するためのスペースを新
たに確保しなければならなく、結果として、液晶表示パ
ネルの狭額縁化の妨げとなる。

【００１０】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、電源発生回路の配置
位置に関係なくリップル電圧を低減できるとともに、電
源発生回路のパネル上における配置の自由度向上によっ
てパネルの狭額縁化を可能とした表示装置およびこれを
用いた携帯端末装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明による表示装置
は、画素が基板上に行列状に配列されてなる画素部と、
この画素部と同一の基板上に搭載され、クロックパルス
に同期して回路動作を行う電源発生回路と、基板外部と
の電気的接続をなすパッド部と電源発生回路の出力端と
を接続する補助配線と、この補助配線上のパッド部の近
傍から基板内部の各回路に対して電源発生回路の出力電
圧を供給する電源配線とを備えた構成となっている。こ
の表示装置は、携帯電話機やＰＤＡ等の携帯端末装置に
おいて、その出力表示部として用いられる。

【００１２】上記構成の表示装置またはこれを出力表示
部として用いた携帯端末装置において、パッド部に外付
けコンデンサが接続されることで、電源発生回路のリッ
プル電圧を含む出力電圧が補助配線を通して外付けコン
デンサに導かれ、当該コンデンサの作用によってリップ
ル電圧が低減される。そして、このリップル電圧が低減
された電源発生回路の出力電圧は、パッド部の近傍から
電源配線によって基板内の各回路にその電源電圧として
供給される。これにより、基板上の電源発生回路の配置
位置に関係なく、リップル電圧を低減できるため、電源
発生回路の基板（パネル）上の配置位置の自由度が増
し、結果として、パネルの狭額縁化が可能となる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る表示装置、例えば画素の表示素子として
液晶セルを用いた液晶表示装置の全体構成の概略を示す
ブロック図である。

【００１４】図１から明らかなように、本実施形態に係
る液晶表示装置は、画素回路が行列状に配列されてなる
画素部１１と、この画素部１１の各画素回路を行単位で
選択駆動する第一，第二垂直駆動回路１２，１３と、こ
れら垂直駆動回路１２，１３によって選択駆動された行
の画素回路に対して後述するセレクタ駆動方式による駆
動制御の下に選択的に画像信号を供給するセレクタ回路
１４と、パネル外部から入力される各種のタイミングパ
ルスをレベルシフトするレベルシフタ１５と、パネル内
の各回路に対して電源電圧を供給する電源発生回路１６
とを有する構成となっている。

【００１５】ここで、本実施形態に係る液晶表示装置
は、第一，第二垂直駆動回路１２，１３、セレクタ回路
１４、レベルシフタ１５および電源発生回路１６が、画
素部１１が形成された基板（以下、「液晶表示パネル」
と称す）１７上に一体的に形成された駆動回路一体型の
構成となっている。液晶表示パネル１７は、各画素回路
のスイッチング素子である例えば薄膜トランジスタ(Thi
n Film Transistor；ＴＦＴ)が形成されたＴＦＴ基板
と、カラーフィルタや対向電極などが形成された対向基
板とが重ね合わされ、これら基板間に液晶材料が封入さ
れた構造となっている。

【００１６】画素部１１には、ｎ行ｍ列の画素配列に対
してｎ本の走査線１８−１〜１８−ｎおよびｍ本の信号
線１９−１〜１９−ｍがマトリクス状に配線され、その
交差部分に画素回路が配置されている。これら画素回路
の各々に対して、セレクタ回路１４による選択制御の下
に、交流化された画像信号が信号線１９−１〜１９−ｍ
を通して供給される。ここで、交流駆動化された画像信
号とは、液晶に同極性の直流電圧が印加され続けること
によって液晶の比抵抗（物質固有の抵抗値）等が劣化す
ることから、この液晶の劣化を防ぐために、コモン電圧
(シグナルセンター)ＶＣＯＭを中心にある周期にて極性
が反転する画像信号のことを言う。

【００１７】また、交流駆動化された画像信号による駆
動は、画像信号の極性反転のタイミングにより、１Ｆ
（１Ｆは１フィールド期間）反転駆動と１Ｈ（１Ｈは１
水平走査期間）反転駆動とに大別される。１Ｆ反転駆動
は、ある極性の画像信号を全画素に書き込んだ後に、画
像信号の極性を反転させる駆動法である。一方、１Ｈ反
転駆動は、１ライン（１行）ごとに画像信号の極性を反
転させ、これをさらにフィールドごとに反転させる駆動
法である。

【００１８】なお、本実施形態に係る液晶表示装置にお
いては、交流化された画像信号として、通常表示のため
のアナログ画像信号と静止画用のデジタル画像データと
が、液晶表示パネル１７の外部に設けられたドライバＩ
Ｃ２０から、パネル外部との電気的接続をなすパッド部
２１を介してパネル内に入力され、セレクタ回路１４を
通して適宜供給されることになる。

【００１９】［画素回路］図２は、ｉ行ｉ列目の画素回
路の構成の一例を示す回路図である。当該画素回路は、
液晶セル３１、保持容量３２、画素選択用スイッチ３
３、データ書き込み用スイッチ３４、メモリ回路３５、
データ読み出し用バッファ３６およびデータ読み出し用
スイッチ３７を有する構成となっている。

【００２０】液晶セル３１および保持容量３２はその各
一端が共通接続されて液晶セル部を構成している。液晶
セル３１の他端にはコモン電圧ＶＣＯＭが印加され、保
持容量３２の他端には１Ｈ（または、１Ｆ）ごとに極性
が反転する電位Ｃｓが印加される。画素選択用スイッチ
３３は、その一端が信号線１９−ｉに、その他端が液晶
セル３１および保持容量３２の各一端にそれぞれ接続さ
れ、走査線１８−ｉを介して与えられる走査信号ＧＡＴ
Ｅによって駆動されることで、液晶セル部に対するアナ
ログ画像信号の書き込みを行う。

【００２１】データ書き込み用スイッチ３４は、その一
端が信号線１９−ｉに、その他端がメモリ回路３５の入
力端にそれぞれ接続されており、データ書き込み制御線
３８−ｉを介して与えられる書き込み制御信号ｄｗＧＡ
ＴＥによって駆動されることで、メモリ回路３５に対す
るデジタル画像データの書き込みを行う。メモリ回路３
５に書き込まれたデジタル画像データ（以下、「メモリ
データ」と略称する場合もある）は、読み出し用バッフ
ァ３６を通して読み出される。

【００２２】データ読み出し用スイッチ３７は、その一
端が読み出し用バッファ３６の出力端に、その他端が液
晶セル３１および保持容量３２の各一端にそれぞれ接続
されており、データ読み出し制御線３９−ｉを介して与
えられるデータ読み出し制御信号ｄｒＧＡＴＥによって
駆動されることで、読み出し用バッファ３６を通してメ
モリ回路３５から読み出されたデジタル画像データの液
晶セル部への書き込みを行う。なお、メモリ回路３５に
は、電源制御線４０−ｉを介して電源電圧ＶＣＣＭＥＭ
が供給される。

【００２３】なお、画素回路としては、必ずしもメモリ
回路を有する構成のものに限られるものではなく、液晶
セル３１、保持容量３２および画素トランジスタ（ＴＦ
Ｔ）からなる基本的な構成の画素回路あるいはその変形
例に係る画素回路などであっても良いことは勿論であ
る。

【００２４】［垂直駆動系］画素部１１の各画素（画素
回路）を行単位で選択駆動する垂直駆動系は、図１から
明らかなように、第一垂直駆動回路１２と第二垂直駆動
回路１３との２系統に分けられ、画素部１１の左右両側
に分離して配置されている。そして、これら垂直駆動回
路１２，１３は、図２の画素回路が有する４本の配線、
即ち走査線１８−ｉ、データ書き込み制御線３８−ｉ、
データ読み出し制御線３９−ｉおよび電源制御線４０−
ｉの駆動を２本ずつ担っている。一例として、第一垂直
駆動回路１２が走査線１８−ｉおよびデータ読み出し制
御線３９−ｉの駆動を担い、第二垂直駆動回路１３がデ
ータ書き込み制御線３８−ｉおよび電源制御線４０−ｉ
の駆動を担っている。

【００２５】なお、本実施形態に係る液晶表示装置にお
いては、メモリ内蔵の画素回路を前提とし、当該画素回
路に用いる複数本の制御線の駆動を２系統の垂直駆動回
路１２，１３によって分担する構成を採っているが、メ
モリを内蔵しない画素回路を用いる場合には、画素回路
の制御線が少ないため、一般的には垂直駆動回路が１系
統で済むことになる。ただし、このような場合でも、垂
直駆動回路を２系統に分け、画素部１１の左右両側に分
離して配置する構成を採ることも可能である。この左右
両側配置の構成を採ることにより、走査線１８−１〜１
８−ｎによって各画素回路、特に中心部の画素回路に伝
送される走査パルスの遅延を防止できる効果がある。

【００２６】［水平駆動系］ここで、本実施形態に係る
液晶表示装置においては、液晶表示パネル１７の信号線
１９−１〜１９−ｍを駆動する水平駆動系にセレクタ駆
動方式（時分割駆動方式）を用いている。このセレクタ
駆動方式とは、信号線１９−１〜１９−ｍをドライバＩ
Ｃ２０の１つの出力に対して複数本を単位（組）として
割り当て、この複数本の信号線を時分割にて選択してそ
の選択した信号線にドライバＩＣ２０の出力信号を時分
割にて振り分けて供給する駆動方式である。

【００２７】具体的には、ドライバＩＣ２０の１つの出
力と信号線１９−１〜１９−ｍとを１対Ｎ（Ｎは２以上
の整数）の対応関係に設定し、ドライバＩＣ２０の１つ
の出力信号に対して割り当てられたＮ本の信号線をＮ時
分割にて選択して駆動するというものである。このセレ
クタ駆動方式を採用することにより、ドライバＩＣ２０
の出力数および当該ドライバＩＣ２０と液晶表示パネル
１７との間の配線の本数を、信号線１９−１〜１９−ｍ
の本数ｍの１／Ｎに削減可能になるという利点がある。

【００２８】このセレクタ駆動方式を採るために、画素
部１１において、信号線１９−１〜１９−ｍを、互いに
隣り合う複数本ずつを組にしている。一例として、画素
回路が水平方向に例えばＢ（青）Ｇ（緑）Ｒ（赤）の繰
り返しで配列されているカラー対応の液晶表示パネル１
７の場合は、信号線１９−１〜１９−ｍについて互いに
隣り合う３本ずつ（ＢＧＲ）が組になる。すなわち、本
例の場合には、３時分割駆動ということになる。

【００２９】一方、セレクタ回路１４には、液晶表示パ
ネル１７の外部に設けられたドライバＩＣ２０から、ｍ
本の信号線１９−１〜１９−ｍに対してｍ／３チャンネ
ル分のカラー画像信号が供給される。すなわち、ドライ
バＩＣ２０は、各チャンネルから対応する各組の３本の
信号線に与えるＢＧＲの各信号を時系列で出力する。こ
れに対して、セレクタ回路１４は、ドライバＩＣ２０か
ら各チャンネルごとに出力される時系列の信号を時分割
にてサンプリングして各組の３本の信号線に順次供給す
る。

【００３０】図３は、３時分割駆動のセレクタ回路１４
の概念図である。図３から明らかなように、セレクタ回
路１４は、ドライバＩＣ２０の１本の出力線と各組の３
本の信号線との間に接続され、これら３本の信号線に与
えられる信号を時分割にてサンプリングする３個のアナ
ログスイッチＳＷ１，ＳＷ２，ＳＷ３からなるセレクタ
（ＳＥＬ）１４−１〜１４−ｋ（ｋ＝ｍ／３）を、ドラ
イバＩＣ２０の各出力線に対応して有する構成となって
いる。

【００３１】ここで、ドライバＩＣ２０から１本の出力
線に対してＢＧＲの３画素分の画像信号が時系列で出力
されると、この１系統のＢＧＲ時系列の画像信号が３個
のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３による時分
割駆動によって３本の信号線に順次振り分けられて供給
される。３個のアナログスイッチＳＷ１，ＳＷ２，ＳＷ
３は、セレクタパルスＳＥＬＢ，ＳＥＬＧ，ＳＥＬＲに
よって順にＯＮ／ＯＦＦ駆動される。

【００３２】［レベルシフタ１５］上記構成の液晶表示
装置において、第一，第二垂直駆動回路１２，１３やセ
レクタ回路１４を含む駆動回路をコントロールするため
の各種のタイミングパルスが、液晶表示パネル１７の外
部に設けられた制御ＩＣ（図示せず）からパッド部２１
を通して例えばＴＴＬレベルの低電圧振幅で入力され
る。レベルシフタ１５は、この低電圧振幅の各種のタイ
ミングパルスを、液晶の駆動に必要な高電圧振幅のタイ
ミングパルスにレベルシフトして各回路部に供給する。

【００３３】一例として、レベルシフタ１５には、セレ
クタパルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲがパッド部２
１を通してパネル外部から低電圧振幅、例えば０−３Ｖ
で入力される。レベルシフタ１５は、これらセレクタパ
ルスｓｅｌＢ，ｓｅｌＧ，ｓｅｌＲを高電圧振幅、例え
ば０−７Ｖのパルスにレベルシフトしてセレクタ回路１
４に対してその３個のアナログスイッチＳＷ１，ＳＷ
２，ＳＷ３の制御パルスとして供給する。

【００３４】［電源発生回路１６］電源発生回路１６
は、内部回路電源電圧ＶＤＤに基づいて例えば負電源電
圧ＶＳＳを発生するために設けられたものである。この
電源発生回路１６としては、例えば、チャージポンプ型
ＤＣ−ＤＣコンバータが用いられる。このチャージポン
プ型ＤＣ−ＤＣコンバータの構成の一例を図４に示す。
同図から明らかなように、本回路例に係るＤＣ−ＤＣコ
ンバータは、チャージポンプ回路４１、分圧回路４２お
よびレギュレーション回路４３を有する構成となってい
る。以下に、各回路部分の構成および動作について詳細
に説明する。

【００３５】（チャージポンプ回路４１の構成）先ず、
チャージポンプ回路４１の構成について説明する。チャ
ージポンプ回路４１は、ＰｃｈＭＯＳトランジスタＱｐ
１１、ＮｃｈＭＯＳトランジスタＱｎ１１、コンデンサ
Ｃ１１，Ｃ１２、ダイオードＤ１１、ＮｃｈＭＯＳトラ
ンジスタＱｎ１２、ＰｃｈＭＯＳトランジスタＱｐ１
２，Ｑｐ１３および負荷コンデンサＣ１３を有し、クロ
ックパルス発生源４４からＡＮＤ回路４５を通して供給
されるクロックパルスｃｋに同期して充放電動作を繰り
返す構成となっている。

【００３６】このチャージポンプ回路４１において、Ｐ
ｃｈＭＯＳトランジスタＱｐ１１およびＮｃｈＭＯＳト
ランジスタＱｎ１１は、内部回路電源ＶＤＤとグランド
（ＧＮＤ）との間に直列に接続され、かつ各ゲートが共
通に接続されることによってＣＭＯＳインバータを構成
している。コンデンサＣ１１は、その一端がＭＯＳトラ
ンジスタＱｎ１１，Ｑｐ１１のドレイン共通接続点に接
続されている。

【００３７】ＮｃｈＭＯＳトランジスタＱｎ１２は、そ
のドレインがコンデンサＣ１１の他端に、そのソースが
回路出力端ＯＵＴにそれぞれ接続されている。負荷コン
デンサＣ１３は回路出力端ＯＵＴとグランドとの間に接
続されている。ＰｃｈＭＯＳトランジスタＱｐ１２は、
そのソースがコンデンサＣ１１の他端に、そのドレイン
がグランドにそれぞれ接続されている。これらＭＯＳト
ランジスタＱｎ１２，Ｑｐ１２は、各ゲートに後述する
スイッチングパルスが印加されることによってＯＮ（導
通）状態となるスイッチング素子として機能する。

【００３８】コンデンサＣ１２は、その一端がＭＯＳト
ランジスタＱｎ１１，Ｑｐ１１のゲート共通接続点に接
続されている。ダイオードＤ１１は、そのアノードがコ
ンデンサＣ１２の他端に、そのカソードがグランドにそ
れぞれ接続されている。このダイオードＤ１１は、回路
の起動時にＭＯＳトランジスタＱｎ１２，Ｑｐ１２の各
ゲートに印加するスイッチングパルス電圧をダイオード
クランプする作用をなす。ＭＯＳトランジスタＱｐ１３
は、そのソースがコンデンサＣ１２の他端に、そのドレ
インがグランドにそれぞれ接続されている。

【００３９】ＭＯＳトランジスタＱｐ１３のゲートには
クランプパルス発生源４６で発生されるクランプパルス
ｃｌｐがレベルシフタ４７を介して供給される。ＭＯＳ
トランジスタＱｐ１３は、そのゲートにクランプパルス
ｃｌｐが印加されることで、ＭＯＳトランジスタＱｎ１
２，Ｑｐ１２のゲートに印加するスイッチングパルス電
圧を内部回路電源電圧ＶＤＤにクランプする作用をな
す。

【００４０】レベルシフタ４７は、内部回路電源電圧Ｖ
ＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回
路出力電圧ＶＳＳを負側電源電圧とし、クランプパルス
発生源４６で発生される第１の振幅電圧（ＶＤＤ−０
Ｖ）のクランプパルスを、第２の振幅電圧（ＶＤＤ−Ｖ
ＳＳ）のクランプパルスにレベルシフトしてＰｃｈＭＯ
ＳトランジスタＱｐ１３のゲートに与える。これによ
り、ＰｃｈＭＯＳトランジスタＱｐ１３のスイッチング
動作をより確実に行えることになる。

【００４１】（チャージポンプ回路４１の動作）ここ
で、上記構成のチャージポンプ回路４１の動作について
説明する。電源投入時（回路起動時）には、クロックパ
ルス発生器４４で発生されるクロックパルスがＡＮＤ回
路４５を通してスイッチングパルスとして供給される
と、そのスイッチングパルスに基づくコンデンサＣ１２
の出力電位は、先ず、ダイオードＤ１１によってグラン
ドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分
だけレベルシフトした電位にクランプされる。そして、
スイッチングパルスが低レベル（０Ｖ）のときは、Ｐｃ
ｈＱｐ１１，Ｑｐ１２が導通状態となるため、コンデン
サＣ１１が充電される。このとき、ＮｃｈＭＯＳトラン
ジスタＱｎ１１が非導通状態にあるため、ＭＯＳトラン
ジスタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位
がＶＤＤレベルとなる。

【００４２】次いで、スイッチングパルスが高レベル
（ＶＤＤレベル）になると、ＮｃｈＭＯＳトランジスタ
Ｑｎ１１，Ｑｎ１２が導通状態となり、ＭＯＳトランジ
スタＱｐ１１，Ｑｎ１１のドレイン共通接続点の電位が
グランドレベル（０Ｖ）になるため、コンデンサＣ１１
の出力端の電位が−ＶＤＤレベルになる。この電位（−
ＶＤＤ）がそのままＮｃｈＭＯＳトランジスタＱｎ１２
を通して回路出力端ＯＵＴから回路出力電圧ＶＳＳとし
て導出される。

【００４３】次に、回路出力電圧ＶＳＳがある程度立ち
上がると（起動プロセス終了時）、クランプパルスｃｌ
ｐをレベルシフトするためのレベルシフタ４７が動作を
始める。レベルシフタ４７が動作し始めると、クランプ
パルス発生源４６で発生された振幅電圧ＶＤＤ−０Ｖの
クランプパルスｃｌｐは、レベルシフタ４７において振
幅電圧ＶＤＤ−ＶＳＳのクランプパルスにレベルシフト
され、しかる後ＰｃｈＭＯＳトランジスタＱｐ１３のゲ
ートに印加される。

【００４４】このとき、クランプパルスの低レベルが回
路出力電圧ＶＳＳ、即ち−ＶＤＤレベルであるため、Ｐ
ｃｈＭＯＳトランジスタＱｐ１３が確実に導通状態にな
る。これにより、ダイオードＤ１１のアノードの電位
は、グランドレベルからダイオードＤ１１のしきい値電
圧Ｖｔｈ分だけシフトした電位ではなく、グランドレベ
ルにクランプされる。これにより、以降のポンピング動
作において、特にＰｃｈＭＯＳトランジスタＱｐ１２に
対して十分な駆動電圧が得られる。

【００４５】これにより、ＰｃｈＭＯＳトランジスタＱ
ｐ１２において十分なスイッチング電流が得られるよう
になるため、安定したＤＣ−ＤＣ変換動作が行えるよう
になるとともに、変換効率を向上させることができる。
特に、ＰｃｈＭＯＳトランジスタＱｐ１２のトランジス
タサイズを大きくしなくても、十分なスイッチング電流
を得ることができるため、小面積の回路規模にて電流容
量の大きなＤＣ−ＤＣコンバータを実現できる。その効
果は、しきい値電圧Ｖｔｈが大きいトランジスタ、例え
ばＴＦＴ（薄膜トランジスタ）を用いた場合に特に大き
い。

【００４６】（分圧回路４２の構成）次に、分圧回路４
２の構成について説明する。この分圧回路４２は、図４
から明らかなように、互いに直列に接続された分圧抵抗
Ｒ１，Ｒ２と、これら抵抗Ｒ１，Ｒ２に対して直列に接
続されたスイッチ素子、例えばＰｃｈＭＯＳトランジス
タＱｐ２１，Ｑｐ２２とを有する構成となっている。Ｐ
ｃｈＭＯＳトランジスタＱｐ２１は基準電位点（本例で
は、内部回路電源ＶＤＤ）と抵抗Ｒ１の一端との間に接
続されている。ＰｃｈＭＯＳトランジスタＱｐ２２は、
抵抗Ｒ２の一端と回路出力端ＯＵＴとの間に接続されて
いる。

【００４７】この分圧回路４２において、本例では、分
圧抵抗Ｒ１，Ｒ２は各抵抗値が等しくなるように設定さ
れている。これにより、回路出力端ＯＵＴに導出される
負側電源電圧ＶＳＳが−ＶＤＤレベルとなったときに
は、分圧抵抗Ｒ１，Ｒ２の分圧点Ｐの電位が０Ｖ（グラ
ンドレベル）となる。なお、分圧抵抗Ｒ１，Ｒ２の各抵
抗値については必ずしも等しく設定する必要はなく、必
要に応じて任意に設定可能である。

【００４８】また、分圧回路４２は、ＰｃｈＭＯＳトラ
ンジスタＱｐ２１，Ｑｐ２２が導通状態となる一定期間
のみアクティブ状態となって分圧動作を行うようになっ
ている。ＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２
は、イネーブルパルス発生源４８で発生され、レベルシ
フタ４９を介して供給されるイネーブルパルスｅｎｂを
各ゲート入力とする。ＰｃｈＭＯＳトランジスタＱｐ２
１，Ｑｐ２２は、各ゲートにイネーブルパルスｅｎｂが
印加されることで導通状態となり、分圧回路４２をアク
ティブ状態とする。

【００４９】ここで、クロックパルス発生源４４で発生
されるクロックパルスｃｋの周期を２Ｈ（Ｈは水平走査
期間）とした場合に、イネーブルパルス発生源４８から
はイネーブルパルスｅｎｂを１Ｈ周期で発生するように
する。そして、１Ｈ期間のうちのある一定期間において
のみ低レベルとなる。この低レベルの期間に、イネーブ
ルパルスｅｎｂはＭＯＳトランジスタＱｐ２１，Ｑｐ２
２を導通させることによって分圧回路４２をアクティブ
状態とする。

【００５０】レベルシフタ４９は、内部回路電源電圧Ｖ
ＤＤを正側電源電圧、回路出力端ＯＵＴに導出される回
路出力電圧ＶＳＳを負側電源電圧とし、イネーブルパル
ス発生源４８で発生される第１の振幅電圧（ＶＤＤ−０
Ｖ）のイネーブルパルスを、第２の振幅電圧（ＶＤＤ−
ＶＳＳ）のイネーブルパルスにレベルシフトしてＰｃｈ
ＭＯＳトランジスタＱｐ２１，Ｑｐ２２の各ゲートに与
える。これにより、ＰｃｈＭＯＳトランジスタＱｐ２
１，Ｑｐ２２に対して駆動電圧を十分にとることがで
き、それらのスイッチング動作をより確実に行えるにな
る。

【００５１】（レギュレーション回路４３の構成）最後
に、レギュレーション回路４３の構成について説明す
る。このレギュレーション回路４３は、図４から明らか
なように、スイッチ素子、例えばＰｃｈＭＯＳトランジ
スタＱｐ３１、サンプルホールド（Ｓ／Ｈ）回路５０、
コンパレータ５１および先述したＡＮＤ回路４５を有す
る構成となっている。

【００５２】このレギュレーション回路４３において、
ＰｃｈＭＯＳトランジスタＱｐ３１は、分圧回路４２の
分圧点Ｐとコンパレータ５１の非反転（＋）入力端との
間に接続されており、先述したイネーブルパルスｅｎｂ
をゲート入力とする。これにより、ＭＯＳトランジスタ
Ｑｐ３１は、分圧回路４２がアクティブ状態となる期間
に導通状態となって分圧点Ｐに得られる分圧電圧をサン
プルホールド回路５０およびコンパレータ５１に伝達す
る。

【００５３】サンプルホールド回路５０は、ＭＯＳトラ
ンジスタＱｐ３１を介して伝達される分圧電圧を、ＭＯ
ＳトランジスタＱｐ３１が次に導通状態になるまでホー
ルドし、コンパレータ５１の非反転入力端に与え続け
る。コンパレータ５１は、その反転（−）入力端に基準
電圧（本例では、グランドレベル）が与えられており、
分圧回路４２の分圧点Ｐに得られる分圧電圧と基準電圧
とを比較し、分圧電圧が基準電圧を越えるときに高レベ
ルの比較結果をＡＮＤ回路４５にそのゲート制御信号と
して与える。

【００５４】（レギュレーション回路４３の動作）ここ
で、上記構成のレギュレーション回路４３のレギュレー
ション動作について説明する。

【００５５】先ず、イネーブルパルスｅｎｂが低レベル
となるレギュレーション期間では、分圧回路４２がアク
ティブ状態となることにより、その分圧点Ｐには回路出
力端ＯＵＴの電位に応じた分圧電圧が得られる。ここ
で、回路出力端ＯＵＴに得られる負側出力電圧ＶＳＳ
が、目標電圧である−ＶＤＤレベルに達しないときに
は、分圧点Ｐの電位が０Ｖ(グランドレベル)よりも高く
なる。

【００５６】このとき、コンパレータ５１は、非反転入
力電圧（分圧点Ｐの電圧）が反転入力電圧（グランドレ
ベル）を越えることから、高レベルの比較結果をＡＮＤ
回路４５に与える。すると、ＡＮＤ回路４５はクロック
パルスｃｋをチャージポンプ回路４１に供給する。これ
により、チャージポンプ回路４１ではクロックパルスｃ
ｋに同期してポンピング動作が行われる。この一連の動
作が１Ｈ周期ごとに繰り返して実行される。そして、最
終的に、負側出力電圧ＶＳＳが目標電圧である−ＶＤＤ
レベルに達する。

【００５７】負側出力電圧ＶＳＳが目標電圧である−Ｖ
ＤＤレベルに達すると、分圧点Ｐの電位が０Ｖ(グラン
ドレベル)となる。このとき、コンパレータ５１は、非
反転入力電圧（分圧点Ｐの電圧）と反転入力電圧（グラ
ンドレベル）とが等しくなるため、低レベルの比較結果
をＡＮＤ回路４５に与える。すると、ＡＮＤ回路４５は
クロックパルスｃｋのチャージポンプ回路４１への供給
を遮断する。

【００５８】このようにして、回路出力端ＯＵＴに得ら
れる回路出力電圧ＶＳＳと内部回路電源電圧ＶＤＤとの
差分を分圧回路４１で分圧し、その分圧点Ｐに得られる
分圧電圧をコンパレータ５１において基準電圧（本例で
は、グランドレベル）と比較し、その比較結果に基づい
てＡＮＤ回路４５でクロックパルスｃｋ（スイッチング
パルス）のチャージポンプ回路４１への供給／停止を制
御することにより、回路出力電圧ＶＳＳが目標電圧であ
る−ＶＤＤレベルになるようにレギュレーションする回
路動作が行われる。

【００５９】また、上記構成のＤＣ−ＤＣコンバータで
は、分圧回路４２において、イネーブルパルスｅｎｂに
基づくＰｃｈＭＯＳトランジスタＱｐ２１，Ｑｐ２２の
ＯＮ／ＯＦＦ制御により、レギュレーション期間におい
てのみ分圧回路４２をアクティブ状態とし、それ以外の
期間では非アクティブ状態とするようにしたことによ
り、レギュレーション動作に必要な一定期間においての
み分圧抵抗Ｒ１，Ｒ２に電流が流れることになるため、
分圧抵抗Ｒ１，Ｒ２に常時電流を流すことに伴う消費電
力のロスを抑えることができる。

【００６０】なお、上記回路例においては、内部回路電
源電圧ＶＤＤを基に、−ＶＤＤレベルの回路出力電圧Ｖ
ＳＳを発生する負電圧発生タイプのチャージポンプ型Ｄ
Ｃ−ＤＣコンバータを例に採って説明したが、その電圧
レベルは−ＶＤＤレベルに限られるものではなく、さら
には、内部回路電源電圧ＶＤＤを基に、これと電圧値が
異なる正の電源電圧を発生する正電圧発生タイプのチャ
ージポンプ型ＤＣ−ＤＣコンバータであっても良い。

【００６１】ところで、上述した如きチャージポンプ型
ＤＣ−ＤＣコンバータでは、クロックパルス発生源４４
で発生されるクロックパルス（スイッチングパルス）に
同期してポンピング動作を行う際に、図８の波形図に示
すように、クロックパルスが入力されるごとに出力電圧
にリップル電圧が乗ってしまう。また、上記回路例に係
るチャージポンプ型ＤＣ−ＤＣコンバータの場合には、
スイッチングパルスに限らず、クランプパルス発生源４
６からクランプパルスが入力されるときにも出力電圧に
リップル電圧が乗ってしまう。

【００６２】チャージポンプ型ＤＣ−ＤＣコンバータに
代表されるように、クロックパルスに同期して回路動作
を行う電源発生回路では、クロックパルスが入力される
ごとに出力電圧にリップル電圧が乗り、このリップル電
圧が回路の誤動作や画質低下の原因となることから、当
該電源発生回路を液晶表示パネル１７上に搭載する際
は、図１に示すように、パッド部２１に外付けのバイパ
スコンデンサ２２を接続し、このバイパスコンデンサ２
２を用いてリップル電圧を低減する方策が採られる。そ
の際の電源発生回路１６の配置位置はパッド部２１の近
傍が望ましい。

【００６３】ところが、本実施形態に係る液晶表示装置
では、図１からも明らかなように、液晶表示パネル１７
の額縁領域（画素部１１の周辺領域）において、パッド
部２１側には、セレクタ回路１４やレベルシフタ１５な
どが配置されていることから電源発生回路１６の配置ス
ペースを確保できない。さらに、画素部１１の左右両側
にも、第一，第二垂直駆動回路１２，１３が配置されて
いることから電源発生回路１６の配置スペースを確保で
きない。したがって、画素部１１を挟んでパッド部２１
と反対側に、電源発生回路１６を配置せざるを得ない。

【００６４】［配線構造］このように、液晶表示パネル
１７上に電源発生回路１６を搭載するとともに、当該電
源発生回路１６の出力端と外付けコンデンサ２２とをパ
ッド部２１を介して電気的に接続することによって電源
発生回路１６の出力電圧に含まれるリップル電圧を低減
する構成を採る液晶表示装置において、本発明では、電
源発生回路１６と第一，第二垂直駆動回路１２，１３お
よびパッド部２１との配線構造を特徴としている。

【００６５】具体的には、画素部１１を挟んでパッド部
２１と反対側に配置された電源発生回路１６の出力端
と、バイパスコンデンサ２２が外付けされたパッド部２
１の端子との間を、補助配線（専用配線）２３を引き回
すことによって他の回路を経由せずに直接配線する。補
助配線２３の配線材料としては、配線距離が長くなるこ
とから、低インピーダンスのものが望ましい。また、電
源発生回路１６の出力電圧を第一，第二垂直駆動回路１
２，１３に供給するための電源配線２４については、電
源発生回路１６の出力端から直接引き出すのではなく、
図１から明らかなように、補助配線２３上におけるパッ
ド部２１の近傍で分岐し、先ず第二垂直駆動回路１３に
配線し、さらに第二垂直駆動回路１３を経由して第一垂
直駆動回路１２に配線する配線構造を採っている。

【００６６】ところで、液晶表示パネル１７上に電源発
生回路１６を搭載するとともに、当該電源発生回路１６
の出力端と外付けコンデンサ２２とをパッド部２１を介
して電気的に接続する構成の液晶表示装置において、画
素部１１を挟んでパッド部２１と反対側に電源発生回路
１６を配置する構成を採らざるを得ない場合には、一般
的に、配線構造の簡略化を図るために、図５に示すよう
に、電源発生回路１６の出力端と第一，第二垂直駆動回
路１２，１３との間を電源配線２４で直接に配線し、そ
の後にパッド部２１と配線する配線構造が採られる。

【００６７】ところが、この配線構造を採った場合に
は、配線距離上、電源発生回路１６の出力端からはパッ
ド部２１よりも第一，第二垂直駆動回路１２，１３の方
が近いため、電源発生回路１６から出力されるリップル
電圧が乗った出力電圧がそのまま第一，第二垂直駆動回
路１２，１３に入力されることになり、バイパスコンデ
ンサ２２によるリップル電圧の低減効果を得ることがで
きない。

【００６８】これに対して、上述した配線構造、即ち電
源発生回路１６の出力端とパッド部２１との間を他の回
路を経由せずに補助配線２３で直接配線するとともに、
補助配線２３上におけるパッド部２１の近傍で分岐し、
その分岐した電源配線２４で垂直駆動系（第一，第二垂
直駆動回路１２，１３）に配線する配線構造を採ること
により、バイパスコンデンサ２２によってリップル電圧
が十分に低減された後の電源発生回路１６の出力電圧を
第一，第二垂直駆動回路１２，１３に入力できることに
なる。

【００６９】すなわち、上述した配線構造を採ることに
より、液晶表示パネル１７上における電源発生回路１６
の配置位置に関係なく、電源発生回路１６の出力電圧に
含まれるリップル電圧を確実に低減でき、リップル電圧
低減後の電源発生回路１６の出力電圧を第一，第二垂直
駆動回路１２，１３に電源電圧として供給できる。これ
により、液晶表示パネル１７上における電源発生回路１
６の配置の自由度が増し、額縁領域内の空スペースを有
効に利用して配置できることから、電源発生回路１６を
配置するための専用のスペースを特別に確保する必要が
ないため、液晶表示パネル１７の狭額縁化が可能とな
る。

【００７０】なお、上記実施形態では、水平駆動系がセ
レクタ駆動方式の場合であって、セレクタ回路１４がパ
ッド部２１側に配置された構成の液晶表示装置を例に採
って説明したが、図６に示すように、垂直走査によって
選択駆動された行の各画素回路に対して信号線１９−１
〜１９−ｍを介して線順次（行単位）または点順次（画
素単位）にて信号を書き込むための信号線駆動回路２５
によって水平駆動系が構成され、その信号線駆動回路２
５がパッド部２１と反対側に配置された構成の液晶表示
装置にも同様に適用可能である。

【００７１】水平駆動系が信号線駆動回路２５からなる
液晶表示装置では、信号線駆動回路２５がシフトレジス
タなどによって構成されることから、当該信号線駆動回
路２５にも第一，第二垂直駆動回路１２，１３と同様に
電源発生回路１６の出力電圧を供給する必要が生じる。
この場合、信号線駆動回路２５がパッド部２１と反対側
に配置されていることから、パッド部２１側に電源発生
回路１６を配置するスペースを確保しやすい。ところ
が、何らかの理由によってパッド部２１側に電源発生回
路１６を配置するスペースを確保できなく、パッド部２
１と反対側に電源発生回路１６を配置する構成を採らざ
るを得ない場合には、先の実施形態に係る液晶表示装置
と同様の配線構造を採るようにすれば良い。

【００７２】すなわち、図６から明らかなように、電源
発生回路１６の出力端とパッド部２１との間を他の回路
を経由せずに補助配線２３で直接配線するとともに、パ
ッド部２１の近傍で分岐し、その分岐した電源配線２４
で第二垂直駆動回路１３、これを経由して信号線駆動回
路２５、さらにこれを経由して第一垂直駆動回路１２に
配線するようにする。この配線構造を採ることにより、
第一，第二垂直駆動回路１２，１３と同様に信号線駆動
回路２５にも、バイパスコンデンサ２２によってリップ
ル電圧が十分に低減された後の電源発生回路１６の出力
電圧を電源電圧として入力できることになる。

【００７３】また、上記実施形態に係る配線構造におい
ては、電源発生回路１６としてチャージポンプ型ＤＣ−
ＤＣコンバータを用いた場合を例に採って説明したが、
これに限られるものではなく、クロックパルスに同期し
て回路動作を行うことによって出力電圧にリップル電圧
が乗る可能性のある電源発生回路全般の配線構造に対し
て適用可能である。

【００７４】さらに、上記実施形態においては、画素の
表示素子として液晶セルを用いた液晶表示装置に適用し
た場合を例に採って説明したが、液晶表示装置への適用
に限られるものではなく、画素の表示素子としてエレク
トロルミネッセンス(liquidcrystal display;ＥＬ)素子
を用いたＥＬ表示装置など、電源発生回路を搭載した駆
動回路一体型表示装置全般に適用可能である。

【００７５】図７は、本発明に係る携帯端末装置、例え
ば携帯電話機の構成の概略を示す外観図である。

【００７６】本例に係る携帯電話機は、装置筐体６１の
前面側に、スピーカ部６２、出力表示部６３、操作部６
４およびマイク部６５を上部側から順に配置された構成
となっている。かかる構成の携帯電話機において、出力
表示部６３には液晶表示装置が用いられ、この液晶表示
装置として先述した実施形態に係る液晶表示装置が用い
られる。

【００７７】このように、電源発生回路を液晶表示パネ
ル上に搭載してなる液晶表示装置を出力表示部６３とし
て用いた携帯電話機において、先述したように、液晶表
示パネル上における電源発生回路の配置位置に関係な
く、電源発生回路の出力電圧に含まれるリップル電圧を
低減可能な配線構造を採るようにすることにより、電源
発生回路の配置の自由度向上に伴って液晶表示パネルの
狭額縁化が図れるため、携帯端末装置本体のさらなる小
型化が可能となる。逆に、携帯端末装置本体のサイズを
一定とした場合には、液晶表示パネルの狭額縁化の分だ
け画面サイズの大型化が可能となる。

【００７８】なお、ここでは、携帯電話機に適用した場
合を例に採って説明したが、これに限られるものではな
く、親子電話の子機やＰＤＡなど携帯端末装置全般に適
用可能である。

【００７９】

【発明の効果】以上説明したように、本発明によれば、
クロックパルスに同期して回路動作を行う電源発生回路
が画素部と同一の基板上に搭載されてなる表示装置にお
いて、電源発生回路の出力端とパッド部とを補助配線で
直接接続するとともに、この補助配線上におけるパッド
部の近傍で分岐し、この分岐された電源配線によって基
板内部の各回路に対して電源発生回路の出力電圧を供給
する配線構造を採ることにより、電源発生回路の配置位
置に関係なく、電源発生回路の出力電圧に含まれるリッ
プル電圧を確実に低減できるため、電源発生回路の配置
の自由度を向上でき、これに伴ってパネルの狭額縁化が
可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る液晶表示装置の全体
構成の概略を示すブロック図である。

【図２】画素回路の構成の一例を示す回路図である。

【図３】３時分割駆動のセレクタ回路の概念図である。

【図４】チャージポンプ型ＤＣ−ＤＣコンバータの回路
例を示す回路図である。

【図５】電源発生回路を搭載した場合の一般的な配線構
造を示す図である。

【図６】本発明の他の実施形態に係る液晶表示装置の全
体構成の概略を示すブロック図である。

【図７】本発明に係る携帯電話機の構成の概略を示す外
観図である。

【図８】リップル電圧を示す波形図である。

【符号の説明】 １１…画素部（有効画面）、１２…第一垂直駆動回路、
１３…第二垂直駆動回路、１４…セレクタ回路、１５…
レベルシフタ、１６…電源発生回路、１７…液晶表示パ
ネル、１８−１〜１８−ｎ…走査線、１９−１〜１９−
ｍ…信号線、２１…パッド部、２２…バイパスコンデン
サ、２３…補助配線、２４…電源配線、３１…液晶セ
ル、３２…保持容量、３３…画素選択用スイッチ、３４
…データ書き込み用スイッチ、３５…メモリ回路、３６
…データ読み出し用バッファ、３７…データ読み出し用
スイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６１２ Ｇ０９Ｇ 3/20 ６１２Ｄ ５Ｃ０９４ ６２１ ６２１Ｍ ６８０ ６８０Ｇ ６８０Ｔ 3/30 3/30 Ｈ Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 Ｆターム(参考） 2H092 GA59 GA60 NA01 NA07 PA06 2H093 NC01 NC05 ND22 ND42 ND43 NE07 3K007 AB18 GA00 5C006 AA22 AF84 BB16 BC02 BC20 BF34 BF37 BF46 EB06 FA41 5C080 AA10 BB05 DD09 DD22 FF11 JJ02 JJ03 JJ04 JJ06 KK07 KK47 5C094 AA02 AA15 AA23 BA03 BA27 BA43 CA19 DB01 DB10 EA10 FB12 HA08 HA10

Claims (13)

【特許請求の範囲】
1. 【請求項１】 画素が基板上に行列状に配列されてなる
   画素部と、 前記画素部と同一の基板上に搭載され、クロックパルス
   に同期して回路動作を行う電源発生回路と、 基板外部との電気的接続をなすパッド部と前記電源発生
   回路の出力端とを接続する補助配線と、 前記補助配線上の前記パッド部の近傍から基板内部の各
   回路に対して前記電源発生回路の出力電圧を供給する電
   源配線とを備えたことを特徴とする表示装置。
2. 【請求項２】 前記パッド部に接続された外付けコンデ
   ンサを有することを特徴とする請求項１記載の表示装
   置。
3. 【請求項３】 前記電源発生回路は、クロックパルスに
   同期してポンピング動作を行うチャージポンプ型ＤＣ−
   ＤＣコンバータであることを特徴とする請求項１記載の
   表示装置。
4. 【請求項４】 前記電源発生回路は、前記画素部を挟ん
   で前記パッド部と反対側に配置されていることを特徴と
   する請求項１記載の表示装置。
5. 【請求項５】 前記画素部の各画素を行単位で選択駆動
   する垂直駆動系を有し、この垂直駆動系が前記画素部の
   左右両側に分離して配置されていることを特徴とする請
   求項４記載の表示装置。
6. 【請求項６】 前記垂直駆動系によって選択駆動された
   行の各画素に対して信号を書き込む水平駆動系を有し、
   この水平駆動系が前記パッド部側に配置されていること
   を特徴とする請求項４記載の表示装置。
7. 【請求項７】 前記画素の表示素子が液晶セルであるこ
   とを特徴とする請求項１記載の表示装置。
8. 【請求項８】 前記画素の表示素子がエレクトロルミネ
   ッセンス素子であることを特徴とする請求項１記載の表
   示装置。
9. 【請求項９】 出力表示部として、 画素が基板上に行列状に配列されてなる画素部と、前記
   画素部と同一の基板上に搭載され、クロックパルスに同
   期して回路動作を行う電源発生回路と、基板外部との電
   気的接続をなすパッド部と前記電源発生回路の出力端と
   を接続する補助配線と、前記補助配線上の前記パッド部
   の近傍から基板内部の各回路に対して前記電源発生回路
   の出力電圧を供給する電源配線とを備えた表示装置を用
   いたことを特徴とする携帯端末装置。
10. 【請求項１０】 前記表示装置は、前記パッド部に接続
    された外付けコンデンサを有することを特徴とする請求
    項９記載の携帯端末装置。
11. 【請求項１１】 前記電源発生回路は、クロックパルス
    に同期してポンピング動作を行うチャージポンプ型ＤＣ
    −ＤＣコンバータであることを特徴とする請求項９記載
    の携帯端末装置。
12. 【請求項１２】 前記表示装置は、前記画素の表示素子
    として液晶セルを用いた液晶表示装置であることを特徴
    とする請求項９記載の携帯端末装置。
13. 【請求項１３】 前記表示装置は、前記画素の表示素子
    としてエレクトロルミネッセンス素子を用いたエレクト
    ロルミネッセンス表示装置であることを特徴とする請求
    項９記載の携帯端末装置。