TWI415085B - 電晶體電路與電晶體電路控制方法 - Google Patents

Description

電晶體電路與電晶體電路控制方法

本發明係有關於一種電晶體輸出電路，即具有用來隨著時間提供可變輸出電壓或電流之輸出電晶體的電路。此電路之一例子是根據感測功能而提供電流輸出之電流取樣電路。

在一些感測應用中，感測裝置(例如二極體或電晶體)產生輸出電流，且此輸出電流相依於被將感測之參數。可使用電流感測器之應用範圍廣大，且此發明可實施於任何應用，例如，在光感測器的例子中，將被感測之參數可以是光位準；或者在溫度感測器的例子中，將被感測之參數可以是溫度。此感測器將量測物理特性，例如光、溫度、張力或其他力量。

對了維護信號的品質，例如信號雜訊比，感測器之輸出電流通常將非常小，其有利於將信號轉換成接近感測器之更堅固的形式。在信號隨時間改變的情況下或當多個感測器之輸出為多路傳送時(如同感測器陣列之情況)，則需要電流的取樣。

第1圖係表示已知的簡單取樣電路。

舉例來說，將被取樣之電流包括光電流，其以電流源CS1來表示。此電流流經P型驅動電晶體T1p，P型驅動電晶體T1p具有電容器C1，連接於其源極與閘極之間。此電 容器因此可儲存對應正被取樣之電流的閘-源極電壓。

此電路具有第一開關S1(以時序Clk1來控制)，其介於電晶體T1p之閘極與汲極之間，以導通電晶體T1p，使得其可提供正被取樣之電流。第二開關S2(以時序Clk2來控制)將電晶體T1p耦接至電流源CS1，且第三開關S3(以時序Clk3來控制)將電晶體T1p耦接至取樣電路之輸出端OUT。

如第2圖所示，在取樣期間S，開關S1與S2關閉且開關S3打開。將被取樣之電流(在此例子中為光電流)流經電晶體T1P。出現在電晶體T1p之閘極與汲極的電壓穩定於產生電晶體T1p之汲極電流的數值，其中，此汲極電流等於光電流。此電壓變為儲存在電容器C1。在維持期間H，開關S1與S2打開，而開關S3關閉。電晶體T1p之閘-源極電壓由電容器C1維持住，因此，在此電路之輸出端可得到被取樣之光電流。

取樣此電流所需要之時間與(C1+Cd)/gm1成比例，其中Cd表示感測器(即感光二極體)之電容值，而gm1表示電晶體Tp1之轉導。當將被量測之電流較小時，電晶體T1p將操作在次門檻區。在此區域中，gm1之值與汲極電流Id1成比例。因此，當將被取樣之電流較低時，穩定時間將會延長。

低溫多晶矽(low temperature polysilicon，LTPS)技術提供了整合在大面積基底之複數CMOS電路，且用來製造例如為主動式陣列液晶顯示器的裝置。將感測器整合至 顯示器逐漸地受到關注，因此，用來處理來自這些感測器之薄膜電晶體(thin film transistor，TFT)電路設計變成更為重要。處理來自感測裝置之電路中的薄模電晶受到接近其臨界電壓之偏壓，或者尤其是當處理非常小的電流時，甚至處於如上所說明之次門檻區域。在這些偏壓情況下，薄模電晶可顯露出一些非期望的反應。

當施加於薄模電晶之偏壓電壓改變時，薄膜電晶體顯示出電流過衝(overshoot)或下衝(undershoot)現象。如第3圖所示，其表示出當步級電壓(step voltage)實施於電晶體之閘極時，電晶體之汲極電流如何改變。當閘-源極電壓由第一數值VGS1切換至較低之第二數值VGS2時，n型薄膜電晶體之汲極電流ID初始地朝向一較低位準下降，但隨著時間而增加，直到其到達一穩定狀態數值。當閘-源極電壓由較低之第二數值VGS2切換至第一數值VGS1時，汲極電流ID初始地朝向一較高位準增加，但隨著時間而下降，直到其到達一穩定狀態數值。此暫態電流反應是來自在此裝置內的載子俘獲(trapping)，且暫態電流的大小與電流達到其穩定狀態數值所需之時間會顯著地影響使用此裝置的電路性能。如同在類比電路中裝置被施加偏壓之典型情況般，當薄膜電晶體正操作在次門檻區域但也有意義地接近臨界電壓時，此反應最為明顯。

暫態電流的大小可多於50%，且電流達到其穩定狀態所需的時間可多餘50ms。這遠慢於在此電路中的其他暫態電流反應，例如來自電容器充電時間的反應。因此，在電 流取樣電路之輸出中，暫態電流反應變成首要的錯誤來源。

第4圖係表示當閘-源極電壓於時間t=0由2.5V躍進至1.0V時，所量測到的n型低溫多晶矽薄膜電晶體的汲極電流暫態電流反應。汲極電流初始下降至接近於0.5nA，但在大約30ms的期間內上升至2.3nA。

在一些電路中，除了與被處理之信號相關的任何改變以外，這些薄膜電晶體在其閘極電壓上經歷了顯著的擾亂。這樣的例子可能是，在一信號電壓被施於加或產生於此電路之一節點上之前，此節點必須被預先充電至某一電壓位準。這些擾亂會觸發第4圖所示之緩慢暫態電流，接著可能在此電路之輸出產生錯誤。

不僅是關於電流感測應用，當電晶體提供一變化輸出電壓或電流時，一般會發生這種問題。

本發明提供一種電晶體電路，包括第一輸出電晶體、第二輸出電晶體、以及開關配置。第一與第二輸出電晶體用來提供輸出信號至電晶體電路之共通輸出端。開關配置將第一輸出電晶體之輸出端與第二電晶體之輸出端依序地耦接至共通輸出端，其中，第一與第二輸出電晶體受到控制以提供相同的穩定狀態輸出。開關配置適應地操作，使得當第一輸出電晶體之輸出端耦接至共通輸出端時，在第一輸出電晶體之驅動狀態電壓上的複數改變隔離於第二輸出電晶體。

在一例子中，此電晶體電路為一電流取樣電路。第一輸出電晶體包括一電流取樣電晶體用以對電流進行取樣。第二輸出電晶體包括傳送電流輸出之電晶體，且第二輸出電晶體與第一輸出電晶體並聯。此電晶體電路更包括一第一電晶體閘-源極電容。開關配置選擇性地將第一輸出電晶體之閘極電壓耦合至第二輸出電晶體之閘極。開關配置包括耦合開關，當變化無關於由第一輸出電晶體所取樣之電流時，耦合開關打開以避免第一輸出電晶體之閘-源極電壓耦合至第二輸出電晶體，且耦合開關關閉以將第一輸出電晶體之閘極電壓傳送至第一電晶體閘-源極電容。

此電晶體電路更包括一第二電晶體閘-源極電容。

此電晶體電路操作在三個模式。在電流取樣模式中，第一輸出電晶體對電流進行取樣，且第一輸出電晶體之閘-源極電壓儲存在第二電晶體閘-源極電容。在傳送模式中，第一輸出電晶體之閘極電壓透過耦合開關而傳送至第一電晶體閘-源極電容。在輸出模式中，第二輸出電晶體提供一輸出電流，輸出電流取得自在第二電晶體閘-源極電容之電壓。

在另一實施中，第一輸出電晶體為第一放大器之一部分。第二輸出電晶體為第二放大器之一部分，且第二放大器並聯於第一放大器。開關配置包括複數輸出開關，分別配置給第一與第二放大器，以選擇性地將第一與第二放大器之每一者的一放大輸出端耦合至共通輸出端。開關配置包括回授開關與輸入開關。回授開關耦接於共通輸出端與 輸入端之間，且耦接第一與第二放大器。輸入開關耦接於電路輸入端與輸入端之間，且耦接第一與第二放大器。在一例子中，此電晶體電路操作在三個模式下。在重置模式下，回授開關與等輸出開關打開，且輸入開關關閉。在第一輸入模式下，第一放大器提供輸出信號至共通輸出端，且回授開關關閉，輸入開關打開。在第二輸入模式下，第二放大器提供輸出信號至共通輸出端，且回授開關關閉，輸入開關打開。

本發明另提供一種電晶體電路控制方法，包括以下步驟：將第一輸出電晶體之輸出端耦接至共通輸出端；將第二輸出電晶體之輸出端耦接至共通輸出端。當第一輸出電晶體之輸出端耦接至共通輸出端時，在第一輸出電晶體之驅動狀態電壓上的複數改變隔離於第二輸出電晶體。第一與第二輸出電晶體受到控制以提供相同的穩定狀態輸出。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

本發明提供一種電晶體電路與控制方法，於其中，輸出信號是由第一輸出電晶體提供，接著是由第二輸出電晶體提供。當第一輸出電晶體之輸出端耦接共通輸出端時，在第一輸出電晶體之閘-源極電壓上的改變隔離於第二輸出電晶體。然而，第一與第二輸出電晶體受到控制以提供 相同的穩定狀態輸出信號。與控制輸入信號不相關(例如關於重置操作)且在電晶體驅動電壓上的改變僅施加於第一電晶體。

首先，將使用一實施例來說明本發明之電流取樣電路及方法。第一(電流取樣)電晶體用來取樣一電流，且第二(電流輸出)電晶體與第一電晶體並聯。在此情況下，與被取樣電流且在閘-源極電壓上的改變僅施加於第一電晶體。只有第一電晶體之穩定閘極電壓被傳送至第二電晶體，使得第二電晶體避開了暫態電流反應延遲。

第5圖係表示電晶體配置之例子，其使用作為部分之電流取樣電路。在第5圖中，顯示在左側之電晶體由右側之電晶體與開關的配置來取代。這些開關表示個別的電晶體或CMOS傳輸閘(CMOS transmission gate)。

此電路包括第一(電流取樣)電晶體10(T1)，用以對一電流取樣，且包括與第一電晶體10並聯之第二(電流輸出)電晶體12(T2)。閘-源極電壓儲存電容器14(Cgs)係用來儲存第二電晶體12之閘-源極電壓。

耦合開關16用來選擇性地將第一電晶體10之閘極耦接至第二電晶體12之閘極。

此兩電晶體10與12耦接於電源軌”汲極(D)”與”源極(S)”之間。每一電晶體10與12具有相串聯之開關18/20，使得每一電晶體可以切換為脫離或進入電路。

當耦合開關16打開時，其防止第一電晶體10之閘-源極電壓上的改變耦合至第二電晶體12。在這些電壓改變 與取樣電流不相關但反而與此電路之一重置操作相關的情況下，耦合開關16提供的防止功能是有用的。當耦合開關16關閉時，則將閘極電壓傳送至電容器14。

此電路操作在以下三種模式：電流取樣模式：第一電晶體10對一電流取樣，且閘-源極電壓被儲存；傳送模式：第一電晶體10之閘極電壓透過耦合開關16而傳送至第二電晶體12之閘極；以及輸出模式：第二電晶體12提供由儲存電容器14之電壓中所獲取之輸出電流。

當此電路操作在第一模式(電流取樣模式)時，電晶體之閘-源極電壓預計會顯著地改變。第一電晶體10提供汲極電流。開關18關閉，而開關16與20打開。在此狀態下，第二電晶體12之閘-源極電壓由電容器14(電容器14可以是一真實電容器或僅是電晶體本身之電容)所維持。

當此電路操作在閘-源極電壓上的改變更加受到限制或者閘-源極電壓上的改變只由此電路正處理之信號上的改變所產生的模式下，第二電晶體12可提供汲極電流。在此模式下，開關18打開，而開關16與20關閉。

在此方法下，操作此電路以使第二電晶體12只遭受到在閘-源極電壓上的顯著改變，而此閘-源極電壓上的顯著改變係對應於正被處理之信號上的改變。此操作模式對應上述之輸出模式。

電晶體10與12之特性表面上相同，但第一電晶體10 之汲極電流藉由緩慢暫態電流效應來修改，而第二電晶體12之汲極電流則不受到緩慢暫態電流反應的限制。

本發明所提出之方法的關鍵應用為具有操作在次門檻區域之電路，尤其是用來取樣非常低之電流的電路。此概念是將來自已對電流取樣且正經歷緩慢暫態電流效應之取樣電晶體的之閘-源極電壓傳送至未經歷閘-源極電壓之較大變化且因此不會顯現緩慢暫態電流效應之輸出電晶體。

第6圖係表示使用本發明之電流取樣電路之實施例，且第7圖係表示可能的控制信號時序。

將被取樣之電流(光電流)由感光二極體30所產生，在第6圖中，感光二極體由電流源CS6與並聯之電容器Cp來表示。

此電流由電晶體10與12之結合所取樣並維持住。兩個CMOS反相器A1與A2放大誤差電壓，其中，此誤差電壓是根據光電流與電晶體10或12之汲極電流間的差異而產生的。此放大步驟減少的電路的穩定時間。

此電路具有複數開關，用以控制不同的操作模式。這些開關包括了第一組開關，其受到時序控制信號Φ1所控制。其中一個是重置開關38，用以將與第一電晶體10連接之閘-源極電壓電容器32(Cs)短路。反相器A1與A2也包括具有相同時序之旁路開關，用以重置回授控制回路(其包括放大器鏈)。

第二組開關具有時序控制信號Φ2。其中一個是將第一 電晶體10放置在電路內或外之開關(開關18)，另一個則是輸出開關34。耦合開關16是受到時序控制信號所控制，其相反於時序控制信號Φ2。用來將電晶體12切換進入至電路之開關20也受到時序控制信號(即Φ2之互補信號)所控制。

回授控制回路包括電容器40(Ck)，其將具有時序控制信號(即Φ1之互補信號)之電壓耦合至放大器鏈之輸入端。如上所述，這更加確定了在取樣期間內，一正電壓施加於電晶體之閘極。此放大器鏈具有輸出電容器42(Cc)。放大器鏈之電容器儲存偏移電壓，且當在這些電容器上之電荷隨著時間而消失時，這些電容器被重置，作為取樣操作之一部分。

如第7圖所示，控制信號Φ1與Φ2初始地為高位準。第一電晶體之閘-源極電壓設定為0V以作為重置操作，且跨越反相器A1與A2之開關關閉，使得反相器之臨界電壓建立在其輸入與輸出端。這表示回授回路的重置。

在將近50μs的取樣期間(S)，控制信號Φ1變為低位準，而控制信號Φ2為持在高位準。

電容器40在反相器A1之輸入端產生以少量增加之電壓，接著，在第一電晶體10之閘極電壓上產生一正步級。與維持在0V或變成負值的第一電晶體10之閘極電壓比較起來，上述的正步級是較好的，因為假使已發生第一電晶體10之閘極電壓維持在0V或變成負值，取樣電路之穩定時間變成受到感光二極體之光電流與電容值所限制。

在取樣期間，回授操作用來控制第一電晶體10之閘-源極電壓，使得汲極電流變為等於光電流(在回授鏈之反相器在其輸出端引出可忽略的電流)。然而，第一電晶體10之閘-源極電壓的初始步級與隨後控制在此裝置中可引起前述之暫態電流反應。

當回授被致能時，其藉由調整閘-源極電壓之值來補償暫態電流。然而，假使光電流由第一電晶體10來取樣且接著藉由將此裝置之閘-源極電壓保持在一固定值來維持光電流，汲極電流則隨著時間改變，且朝向對應此閘-源極電壓之一穩定狀態值移動。在回授回路開啟後，於取樣操作之終端時被取樣電流中的錯誤增加。為了避免此效應，一旦閘-源極電壓已建立在第一電晶體10之閘極時，此電壓傳送至第二電晶體12之閘極，其中，第二電晶體12不會經歷第一電晶體10之閘極的初始步級，因此，在汲極電流上不會顯現產生的緩慢變化。此傳送是藉由將控制信號Φ2切換至低位準且將控制信號Φ1維持在低位準來完成(即在將近50μs的傳送期間(T))。

介於兩電晶體10與12之間的耦合開關16關閉，且電荷共享發生在電容器14/32與放大器配置之輸出電容器42之間。同時，與第一電晶體10之汲極串聯之開關18打開，而與第二電晶體12之汲極串聯之開關20關閉，此得第二電晶體12變為連接至回授回路。

回授接著操作來調整第二電晶體12之閘-源極電壓，直到第二電晶體12之汲極電流等於光電流。

因此，具有使用第二電晶體12之有效的第二取樣期間，作為傳送期間之一部分。

在傳送期間之終端，控制信號Φ1與Φ2變為高位準(即進入維持期間(H))，第二電晶體12之閘極變為被隔離，且閘-源極電壓由電容器14來維持。第二電晶體12之汲極電流接著提供致電流取樣電路之輸出端OUT。

所提出之方法可應用在薄膜電晶體電路，於其中，由於閘極電壓的改變，則此裝置之汲極電流的緩慢暫態電流反應則導致了錯誤。

此電路是在感測應用中一特殊情況例子，尤其是當感測關於光強度或溫度之小電流時。此電路也可應用在其他電路，於其中，薄膜電晶體經歷閘極電壓暫態現象，且被要求來產生適當定義的汲極電流，例如，使用預先充電技術之電路。

舉例來說，本發明可用於處理光感測器信號之顯示裝置中。在此例子下，光感測可用來控制顯示能自動地相依於環境光位準，此控制架構為已知。光感測也可用來描繪光源之衰老，例如在電致發光顯示器內之背光或者更確切地來說是顯示畫素本身。

本發明之另一應用為放大器或緩衝電路。

第8圖係表示使用本發明之方法的電壓放大電路，其再次提供減少緩慢暫態電流錯誤之優點。

此電路具有兩個反相電壓放大器INVA與INVB，其以操作如單元增益放大器之方式配置，即在回授操作後， 輸出電壓Vout等於輸入電壓Vin。當然，這僅是一個放大器如緩衝器般操作的例子，但以相同的原則實施於放大電路。

一開關配置包括輸出開關80與82，以選擇性地將每一放大器輸出端耦合至共通輸出端84。回授開關85連接於共通輸出端84與輸入端86之間，且連接至第一與第二放大器。輸入開關88耦接於電路輸入端Vin與輸入端86之間，且耦接至第一與第二放大器。

每一放大器具有一回授開關，用以短路其輸入端與輸出端，其強迫放大器之臨界電壓呈現於輸入端與輸出端之間。每一放大器在其輸入端也具有一電容器CA/CB。

第9圖顯示各個開關之時序，如信號Φ1至Φ4之時序。

在第一操作期間90(可以是重置期間)，信號Φ1為高位準，使得輸入電壓被提供至兩放大器。信號Φ2、Φ3、及Φ4為低位準。等於(VthA-Vin)之電壓越過電容器CA而建立，而等於(VthB-Vin)之電壓越過電容器CB而建立，其中，VthA與VthB分別為放大器INVA與INVB之臨界電壓。

假使供電電壓為5V，則臨界電壓VthA與VthB可假設為2.5V。

在第二操作期間92(第一回授期間)，信號Φ1與Φ4為低位準，而信號Φ2與Φ3為高位準。這表示放大器INVA正操作在回授模式，且一開始其輸入信號將為：VthA+VthB-Vin=5-Vin

舉例來說，假使Vin為4V，放大器INVA之輸入端為2V，這表示形成放大器INVA之薄膜電晶體將經歷由將近2.5V至1V的閘極電壓之步級。

此步級很可能引發如第3圖所述之緩慢暫態電流，這表示在輸出電壓Vout變成等於Vin之前，將需要等待數毫秒(ms)(依據放大器的增益)。

在第三期間94(第二回授期間)中，信號Φ4變為高位準，而信號Φ3變為低位準。放大器INVA與回授回路分離，且放大器INVB將操作在回授模式。在此期間，與當信號Φ3為高位準時放大器INVB之薄膜電晶體所經歷的狀況比較起來，由於當信號Φ3為高位準時輸出電壓Vout已經歷一些暫態電流，因此，在放大器INVB之薄膜電晶體將經歷較少的電壓步級。

因此，可得知，本發明致能來自一電晶體之輸出信號(不論是電壓或電流)係由兩相異電晶體或相異電晶體電路連續地提供。此兩電晶體或電晶體電路被控制，使其被驅動來提供相同輸出信號。然而，在此次序中，只有第一電晶體或第一電晶體電路完全地經歷在兩輸出週期之間的驅動狀態改變，例如由重置期間所產生。

所顯示之電路僅是一個獨立出來的例子，對於本發明所屬技術領域中具有通常知識者而言，具有許多已知的其他電流感測電路與放大電路。此外，本發明更普遍地應用於輸出電路，以提供根據輸入狀態且來自一輸出電晶體之電流或電壓輸出。

在此電路中所示之開關當然也可以個別的電晶體或電晶體閘電路來實施，且假使此電路被整合至另一裝置(例如顯示器)之基底，相同技術之裝置將使用給這些開關以及在此基底上的其他電路元件。因此，對於本發明所屬技術領域中具有通常知識者而言，所顯示之電路實現將成為常規的。

一般而言，本發明可應用在一電路，於其中，此電路經歷週期性的重置或預先充電操作，導致不是起源於控制輸入信號之改變的電晶體閘極電壓改變，而此電晶體閘極電壓改變。本發明之方法提供與這些改變隔離之一輸出電晶體，使得輸出電晶體避開緩慢暫態電流反應(除了正被取樣之電流上的較大改變效果以外)。

在此說明與專利範圍中，將可理解涉及閘-源極電容之部分可包括電晶體之本身電容，或者是在電晶體電路中可儲存閘-源極電壓之額外電容器。

本發明所屬技術領域中具有通常知識者將可理解不同的改變。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

C1、Cd‧‧‧電容器

Clk1、Clk2、Clk3‧‧‧時序

CS1‧‧‧電流源

OUT‧‧‧輸出端

Tp1‧‧‧電晶體

VDD、VDD‧‧‧電壓源

S1、S2、S3‧‧‧開關

H‧‧‧維持期間

S‧‧‧取樣期間

VGS1‧‧‧閘-源極電壓之第一數值

VGS2‧‧‧閘-源極電壓之第二數值

ID‧‧‧汲極電流

10(T1)、12(T2)‧‧‧電晶體

14(Cgs)‧‧‧儲存電容器

16、18、20‧‧‧開關

D‧‧‧汲極

G‧‧‧閘極

S‧‧‧源極

10(T1)、12(T2)‧‧‧電晶體

14(Ct)‧‧‧儲存電容器

16、18、20‧‧‧開關

30‧‧‧感光二極體

32(Cs)‧‧‧電容器

34、38‧‧‧開關

40(Ck)、42(Cc)、Cp‧‧‧電容器

A1、A2‧‧‧反相器

CS6‧‧‧電流源

OUT‧‧‧輸出端

Φ1、Φ2、、‧‧‧控制信號

S‧‧‧取樣期間

T‧‧‧傳送期間

H‧‧‧維持期間

80、82、85、88‧‧‧開關

84‧‧‧輸出端

86‧‧‧輸入端

Cload‧‧‧電容

INVA、INVB‧‧‧放大器

Vin‧‧‧輸入電壓

Vout‧‧‧輸出電壓

Φ1、Φ2、Φ3、Φ4‧‧‧控制信號

90‧‧‧重置期間

92‧‧‧第一回授期間

94‧‧‧第二回授期間

第1圖表示已知電流取樣電路；第2圖為時序圖，用以說明第1圖之電路操作；第3圖表示在薄膜二極體的反應中可觀察到的電流過衝或下衝現象；第4圖說明在n型低溫多晶矽薄膜中量測到的汲極電流暫態電流反應；第5圖表示根據本發明實施例之電晶體之配置；第6圖根據本發明實施例之電流取樣電路；第7圖表示第6圖中之控制信號時序圖；第8圖根據本發明實施例之電壓放大電路；以及第9圖表示第8圖中之控制信號時序圖。

10(T1)、12(T2)‧‧‧電晶體

14(Cgs)‧‧‧儲存電容器

16、18、20‧‧‧開關

D‧‧‧汲極

G‧‧‧閘極

S‧‧‧源極

Claims (16)

1. 一種電晶體電路，包括：一第一輸出電晶體；一第二輸出電晶體，其中，該等第一與第二輸出電晶體用來提供一輸出信號至該電晶體電路之一共通輸出端；以及一開關配置，包括：至少兩輸出開關，分別配置給該等第一與第二輸出電晶體，用以選擇性地將該第一輸出電晶體之一輸出端與該第二輸出電晶體之一輸出端耦接至該共通輸出端，其中，該等第一與第二輸出電晶體受到控制以提供相同的穩定狀態輸出；以及一耦合開關，分別電性連接該等第一與第二輸出電晶體，其中，該耦合開關適應地操作，使得當該第一輸出電晶體之該輸出端耦接至該共通輸出端時，在該第一輸出電晶體之驅動狀態電壓上的複數改變隔離於該第二輸出電晶體。
2. 如申請專利範圍第1項所述之電晶體電路，更包括一電流取樣電路，其中：該第一輸出電晶體包括一電流取樣電晶體用以對一電流進行取樣；該第二輸出電晶體包括傳送一電流輸出之一電晶體，且該第二輸出電晶體與該第一輸出電晶體並聯；該電晶體電路更包括一第一電晶體閘-源極電容； 該耦合開關選擇性地將該第一輸出電晶體之一閘極電壓耦合至該第二輸出電晶體之閘極；其中，當該等變化無關於由該第一輸出電晶體所取樣之該電流時，該耦合開關打開以避免該第一輸出電晶體之一閘-源極電壓耦合至該第二輸出電晶體，且該耦合開關關閉以將該第一輸出電晶體之該閘極電壓傳送至該第一電晶體閘-源極電容。
3. 如申請專利範圍第2項所述之電晶體電路，更包括一第二電晶體閘-源極電容。
4. 如申請專利範圍第3項所述之電晶體電路，其中，該電晶體電路操作在三個模式：一電流模式，在該電流取樣模式中，該第一輸出電晶體對該電流進行取樣，且該第一輸出電晶體之該閘-源極電壓儲存在該第二電晶體閘-源極電容；一傳送模式，在該傳送模式中，該第一輸出電晶體之該閘極電壓透過該耦合開關而傳送至該第一電晶體閘-源極電容；以及一輸出模式，在該輸出模式中，該第二輸出電晶體提供一輸出電流，該輸出電流取得自在該第二電晶體閘-源極電容之電壓。
5. 如申請專利範圍第4項所述之電晶體電路，其中，在該傳送模式中，該電流更由該第二輸出電晶體來取樣。
6. 如申請專利範圍第3項所述之電晶體電路，更包括一重置開關，用以短路該第二電晶體閘-源極電容。
7. 如申請專利範圍第1項所述之電晶體電路，其中：該第一輸出電晶體為一第一放大器之一部分；以及該第二輸出電晶體為一第二放大器之一部分，該第二放大器並聯於該第一放大器。
8. 如申請專利範圍第7項所述之電晶體電路，其中，該開關配置包括：一回授開關，耦接於該共通輸出端與一輸入端之間，且耦接該等第一與第二放大器；以及一輸入開關，耦接於一電路輸入端與該輸入端之間，且耦接該等第一與第二放大器。
9. 如申請專利範圍第8項所述之電晶體電路，其中，該電晶體電路操作在三個模式下：一重置模式，在該重置模式下，該回授開關與該等輸出開關打開，且該輸入開關關閉；一第一輸出模式，在該第一輸入模式下，該第一放大器提供該輸出信號至該共通輸出端，且該回授開關關閉，該輸入開關打開；以及一第二輸出模式，在該第二輸入模式下，該第二放大器提供該輸出信號至該共通輸出端，且該回授開關關閉，該輸入開關打開。
10. 如申請專利範圍第5項所述之電晶體電路，其中，該等第一與第二輸出電晶體包括複數薄膜CMOS低溫多晶矽電晶體。
11. 如申請專利範圍第1項所述之電晶體電路，該等第 一與第二輸出電晶體包括複數個薄膜CMOS低溫多晶矽電晶體。
12. 一種電晶體電路控制方法，包括：將一第一輸出電晶體之一輸出端耦接至一共通輸出端；將一第二輸出電晶體之一輸出端耦接至該共通輸出端；使用該第一輸出電晶體來取樣一電流，且將該第一輸出電晶體之一閘-源極電壓儲存在一第一電晶體閘-源電容，其中，當在該閘-源極電壓之複數變化無關於被取樣之該電流時，在該閘-源極電壓之該等變化隔離於該第二輸出電晶體；將該第一輸出電晶體之一閘極電壓傳送至一第二電晶體閘-源電容；以及使用該第二輸出電晶體來提供一輸出電流，其中，該輸出電流取得自在該第二電晶體閘-源極電容之電壓；其中，該等第一與第二輸出電晶體受到控制以提供相同的穩定狀態輸出。
13. 如申請專利範圍第12項所述之電晶體電路控制方法，更包括在介於電流取樣時序之間的一重置操作內，短路該第一電晶體閘-源電容。
14. 如申請專利範圍第12項所述之電晶體電路控制方法，更包括當該第一輸出電晶體之該閘極電壓被傳送時，使用該第二輸出電晶體，並將該第二輸出電晶體之一閘-源 極電壓儲存在該第二電晶體閘-源極電容。
15. 如申請專利範圍第13項所述之電晶體電路控制方法，更包括在介於電流取樣時序之間的一重置操作內，短路該第一電晶體閘-源電容。
16. 如申請專利範圍第12項所述之電晶體電路控制方法，更包括一電壓放大方法，其中，該第一輸出電晶體為一第一放大器之一部分，該第二輸出電晶體為一第二放大器之一部分，且該第二放大器並聯於該第一放大器。