JP2003163370A - 半導体結晶の製造方法 - Google Patents
半導体結晶の製造方法Info
- Publication number
- JP2003163370A JP2003163370A JP2002210805A JP2002210805A JP2003163370A JP 2003163370 A JP2003163370 A JP 2003163370A JP 2002210805 A JP2002210805 A JP 2002210805A JP 2002210805 A JP2002210805 A JP 2002210805A JP 2003163370 A JP2003163370 A JP 2003163370A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor crystal
- crystal
- layer
- semiconductor
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
ること。 【解決手段】 GaN層103(シード層第2層)とA
lNバッファ層102(シード層第1層)とから成るシ
ード層をサファイア基板101上に成膜し、その表面を
ストライプ幅(シード幅S)≒5μm、ウイング幅W≒
15μm、深さ約0.5μmのストライプ状にエッチング
した。これより、断面形状が略矩形のメサが形成され、
上記の複層のシード層を平頂部に有する侵食残骸部が配
置周期L≒20μmで配置され、ウイングの谷部にサフ
ァイア基板101の一部が露出した。ウイングに対する
シード幅の比S/Wは1/3〜1/5程度が望ましい。
次に、50μm以上に半導体結晶Aを成長させ、下地基
板と分離することにより、下地基板から独立した高品質
の単結晶が得られる。
Description
族窒化物系化合物半導体から成る半導体結晶を成長さ
せ、下地基板から独立した良質の半導体結晶を得る方法
に関する。また、本発明は、LED等に代表される各種
の半導体素子の結晶成長基板の製造等に適用することが
できる。
体から成る半導体結晶を成長させ、その下地基板から独
立した半導体結晶を得る従来技術としては、例えば、公
開特許公報「特開平7−202265: III族窒化物半
導体の製造方法」に記載されている湿式エッチングによ
る方法や、或いは、サファイア基板上にHVPE法等に
より厚膜のGaN(目的の半導体結晶)を成長させ、レ
ーザ照射や研磨等によりサファイア基板を取り除く方法
等が一般に知られている。
の従来技術においては、下地基板(例:サファイア等)
と III族窒化物系化合物半導体との間の熱膨張率差や格
子定数差等に起因して、結晶成長工程完了後の降温時等
に目的の単結晶(例:GaN等)に応力が加わり、目的
の単結晶に転位やクラックが多数発生すると言う問題が
ある。
サファイアや或いはシリコン(Si)等から形成された
下地基板上に窒化ガリウム(GaN)等の窒化物半導体
を結晶成長させ、その後常温まで冷却すると、熱膨張係
数差や或いは格子定数差等に起因する応力により窒化物
半導体層に転位やクラックが多数入る。
位やクラックが多数入ると、その上にデバイスを作製し
た場合に、デバイス中に格子欠陥や転位、変形、クラッ
ク等が多数生じる結果となり、デバイス特性の劣化を引
き起こす原因となる。また、下地基板を除去し、成長層
のみを残して独立した基板(結晶)を得ようとする場
合、上記の転位やクラック等の作用により、大面積のも
のが得られない。また、厚膜成長の場合には、成長中に
さえ目的の単結晶にクラックが入り、部分的に小片剥離
が発生する等の問題が非常に生じ易い。
されたものであり、その目的は、下地基板から独立した
良質の半導体結晶を得ることである。
効果】上記の課題を解決するためには、以下の手段が有
効である。即ち、第1の手段は、下地基板上に III族窒
化物系化合物半導体から成る半導体結晶を成長させ、そ
の下地基板から独立した良質の半導体結晶Aを得る製造
工程において、下地基板上に単層又は複層のシード層を
積層するシード積層工程と、下地基板のシード層が成膜
されている側の面の一部を化学的若しくは物理的に侵食
処理して、シード層を下地基板上に部分的或いは分散的
に残留させる侵食残骸部形成工程と、シード層の侵食残
骸部の露出面を半導体結晶Aが結晶成長し始める最初の
結晶成長面とし、この結晶成長面が結晶成長により各々
互いに連結されて少なくとも一連の略平面に成長するま
で半導体結晶Aを結晶成長させる結晶成長工程と、侵食
残骸部を破断することにより半導体結晶Aと下地基板と
を分離する分離工程とを設けることである。
物半導体」一般には、2元、3元、又は4元の「Al
1-x-y Gay Inx N;0≦x≦1,0≦y≦1,0≦
1−x−y≦1」成る一般式で表される任意の混晶比の
半導体が含まれ、更に、p型或いはn型の不純物が添加
された半導体も、本明細書の「 III族窒化物系化合物半
導体」の範疇とする。また、上記の III族元素(Al,
Ga,In)の内の少なくとも一部をボロン(B)やタ
リウム(Tl)等で置換したり、或いは、窒素(N)の
少なくとも一部をリン(P)、砒素(As)、アンチモ
ン(Sb)、ビスマス(Bi)等で置換したりした半導
体等もまた、本明細書の「 III族窒化物系化合物半導
体」の範疇とする。また、上記のp型の不純物として
は、例えば、マグネシウム(Mg)や、或いはカルシウ
ム(Ca)等を添加することができる。また、上記のn
型の不純物としては、例えば、シリコン(Si)や、硫
黄(S)、セレン(Se)、テルル(Te)、或いはゲ
ルマニウム(Ge)等を添加することができる。また、
これらの不純物は、同時に2元素以上を添加しても良い
し、同時に両型(p型とn型)を添加しても良い。
ファイア、スピネル、酸化マンガン、酸化ガリウムリチ
ウム(LiGaO2 )、硫化モリブデン(MoS)、シ
リコン(Si)、炭化シリコン(SiC)、AlN,G
aAs,InP,GaP,MgO,ZnO、又はMgA
l2 O4 等を用ることができる。即ち、これらの下地基
板の材料としては、 III族窒化物系化合物半導体の結晶
成長に有用な、公知或いは任意の結晶成長基板を使用す
ることができる。
熱膨張係数差、及び高温での安定性の観点から、サファ
イアを選択することがより望ましい。
II族窒化物系化合物より成る目的の半導体結晶Aを成長
させる場合、下地基板と半導体結晶Aとは侵食残骸部の
みで接続される。このため、半導体結晶Aの厚さを十分
に大きくすれば、内部応力または外部応力がこの侵食残
骸部に集中的に作用し易くなる。その結果、特にこれら
の応力は、侵食残骸部に対する剪断応力等として作用
し、この応力が大きくなった時に、侵食残骸部が破断す
る。
力を利用すれば、容易に下地基板と半導体結晶Aとを分
離(剥離)することが可能となる。この手段により、下
地基板から独立した単結晶(半導体結晶A)を得ること
ができる。
方向成長させることにより、下地基板と半導体結晶Aと
の格子定数差に基づく歪が生じ難くなり、「下地基板と
半導体結晶Aの間の格子定数差に基づく応力」が緩和さ
れる。このため、所望の半導体結晶Aが結晶成長する際
に、成長中の半導体結晶Aに働く不要な応力が抑制され
て転位やクラックの発生密度が低減される。
なくとも例えば図1の様な垂直断面から見る限りにおい
て「多数」であれば良く、その平面形状としては一つに
繋がっていても差し支えない。したがって、例えば、一
次元的な一繋がりの矩形波形状や急峻なsin波形状、
或いは渦巻き状等にストライプ(侵食残骸部)の平面形
状を形成しても、本発明の作用・効果を得ることは可能
である。また、ストライプ形状に限らず、略円形、略楕
円形、略多角形、又は略正多角形等の任意の島型の形状
等に上記の侵食残骸部の平面形状を形成しても、勿論本
発明の作用・効果を得ることは可能である。
(剥離)する際に、下地基板側に半導体結晶Aの一部が
残っても良いし、或いは、半導体結晶A側に下地基板の
一部(例:侵食残骸部の破断残骸)が残っても良い。即
ち、上記の分離工程は、これらの材料の一部の残骸を皆
無とする様な各材料の完全な分離を前提(必要条件)と
するものではない。
結晶成長工程において、半導体結晶Aの膜厚を50μm
以上にすることである。結晶成長させる目的の半導体結
晶Aの厚さは、約50μm以上が望ましく、この厚さが
厚い程、半導体結晶Aを強固にでき、更に、上記の剪断
応力を上記の侵食残骸部に集中させ易くなる。また、こ
れらの作用により、格子定数差に基づいて結晶成長中等
の高温状態においても剥離現象は生じ得るため、その剥
離後には、熱膨張係数差に起因する応力が殆ど半導体結
晶Aに対して作用しなくなり、よって、転位やクラック
が発生せず、高品質の半導体結晶A(例:GaN単結
晶)が得られる。
の手段において、半導体結晶Aと下地基板とを冷却また
は加熱することにより、半導体結晶Aと下地基板との熱
膨張係数差に基づく応力を発生させ、この応力を利用し
て侵食残骸部を破断することである。即ち、上記の破断
(剥離)は、半導体結晶Aと下地基板との熱膨張係数差
に基づく応力(剪断応力)によるものとしても良い。ま
た、この手段によれば、特に、半導体結晶Aの膜厚を5
0μm以上に形成した場合に、半導体結晶Aの結晶性を
高く維持しつつ、確実に半導体結晶Aと下地基板とを破
断することができる。
の何れか1つの手段において、シード層を、単層又は複
層から成る III族窒化物系化合物半導体としたことであ
る。
おいて、シード層、又はシード層の最上層を窒化ガリウ
ム(GaN)から形成することである。半導体結晶Aの
具体的な組成としては、半導体の結晶成長基板等に最適
で非常に有用な窒化ガリウム(GaN)が、今のところ
産業上最も利用価値が高いものと考えられる。したがっ
て、この様な場合、シード層、又はシード層の最上層を
窒化ガリウム(GaN)から形成することにより、目的
の半導体結晶A(GaN単結晶)の結晶成長を最も良好
に実施することができる。ただし、AlGaNや、或い
はAlGaInN等についても、勿論産業上の利用価値
は大きいので、半導体結晶層Aのより具体的な組成とし
てこれらを選択しても良い。これらの場合にも、目的の
単結晶(半導体結晶層A)の組成に比較的近い組成の半
導体( III族窒化物系化合物半導体)か或いは略同組成
の半導体からシード層、又はシード層の最上層を形成す
ることが望ましい。
おいて、シード層、又はシード層の最下層を窒化アルミ
ニウム(AlN)から形成することである。これによ
り、窒化アルミニウム(AlN)から所謂バッファ層を
形成することができるので、このバッファ層(AlN)
の積層に基づいた公知の作用を得ることができる。即
ち、格子定数差に起因して目的の半導体結晶層Aに働く
応力を緩和できる等の周知の作用原理により、目的の半
導体結晶層Aの結晶性を向上させることが容易又は可能
となる。
層と下地基板間の応力をより大きくすることができるた
め、下地基板の分離を更に容易にすることができる。更
に、上記の作用効果を十分に得るためには、例えばシー
ド層を2層から形成し、その下層をAlNバッファ層
(シード層第1層)とし、その上層をGaN層(シード
層第2層)とする複層のシード層の層構成等が非常に有
効である。この組み合わせによれば、上記の第5及び第
6の手段の作用・効果を両方同時に良好に得ることがで
きる。
の何れか1つの手段において、シード層、又はシード層
の最上層又は最下層を酸化亜鉛(ZnO)又は窒化チタ
ン(TiNx)から形成したことを特徴とする。これら
化合物のような、 III族窒化物系化合物半導体を異種基
板にエピタキシャル成長させる際のバッファ層となり得
る化合物は、本願発明の単層のシード層又は複層のシー
ド層の最上層又は最下層として用いることができる。
の何れか1つの手段において、侵食残骸部形成工程にお
いて、侵食残骸部の配置間隔を1μm以上、50μm以
下にすることである。より望ましくは、結晶成長の実施
条件にも依存するが、侵食残骸部の配置間隔は、5〜3
0μm程度が良い。ただし、この配置間隔とは、互いに
接近する各侵食残骸部の中心点間の距離のことを言う。
方を半導体結晶Aで覆うことが可能となる。また、この
値が大きくなり過ぎると、確実に侵食残骸部間の谷部の
上方を半導体結晶Aで覆うことができなくなり、結晶性
が均質かつ良質の結晶(半導体結晶A)が得られなくな
る。或いは、この値が更に大き過ぎると、結晶方位のズ
レが顕著となり望ましくない。
さ、幅又は直径をSとし、上記の配置間隔(配置周期)
をLとすると、S/Lの値は1/4〜1/6程度が望ま
しい。この様な設定により、所望の半導体結晶Aの横方
向成長(ELO)が十分に促進されるため、高品質の単
結晶を得ることができる。以下、互いに向かい合う侵食
残骸部の側壁間の距離をW(=L−S)とし、この側壁
間の領域(即ち、侵食された凹部とその上方領域)をウ
イングと呼ぶことがある。また、以下、上記の幅Sをシ
ード幅と呼ぶことがある。したがって、ウイングに対す
るシード幅の比S/Wは1/3〜1/5程度が望まし
い。
期で配置される様に上記の侵食処理を実施することがよ
り望ましい。これにより、横方向成長の成長条件が全体
的に略均等となり、結晶性の良否や成長膜厚にムラが生
じ難くなる。また、侵食残骸部間の谷部の上方が、半導
体結晶Aによって完全に覆われるまでの時間に、局所的
なバラツキが生じ難くなるため、例えば、結晶成長速度
の遅い結晶成長法から、結晶成長速度の速い結晶成長法
に、途中で結晶成長法を変更する場合に、その時期を的
確に、早期に、或いは一意に決定することが容易とな
る。また、この様な方法により、上記の剪断応力を各侵
食残骸部に略均等に分配することが可能となるため、全
侵食残骸部の破断がムラなく生じ、下地基板と半導体結
晶Aとの分離が確実に実施できる様になる。
イプ状のメサ型に形成し、これを等方向、等間隔に配置
する様にしても良い。この様な侵食残骸部の形成は、容
易かつ確実に実施できる等の、現行一般のエッチング加
工の技術水準の現状に照らしたメリットがある。この
時、メサ(侵食残骸部)の方向は、半導体結晶の<1−
100>か<11−20>で良い。
基調とする2次元三角格子の格子点上に侵食残骸部を形
成する方法も有効である。この方法によれば、下地基板
との接触面積をより小さくできるため、上記の作用に基
づいて、転位数を確実に低減できると共に下地基板の分
離を容易にすることができる。
三角形、略正六角形、略円形、又は四角形に形成する方
法も有効である。この方法により、 III族窒化物系化合
物半導体より形成される結晶の結晶軸の方向が各部で揃
い易くなるため、或いは、任意の水平方向に対して侵食
残骸部の水平方向の長さ(太さ)を略一様に制限できる
ため、転位の数を抑制することができる。特に、正六角
形や正三角形は、半導体結晶の結晶構造と合致し易いの
でより望ましい。また、円形や四角形は製造技術の面で
形成し易いと言う、現行一般のエッチング加工の技術水
準の現状に照らしたメリットが有る。
板を0.01μm以上侵食処理することである。また、上
記の侵食処理(エッチング加工等)により、下地基板の
一部まで侵食すれば、その後の結晶成長工程において、
目的の半導体結晶Aの表面(結晶成長面)をより平坦化
し易くなり、更に、侵食残骸部の側方に「空洞」を形成
することが容易となる。この「空洞」は、大きく形成さ
れる程、侵食残骸部に応力(剪断応力)が集中し易くな
る。
9の何れか1つの手段の侵食残骸部形成工程において、
侵食残骸部の横方向の太さ、幅又は直径を0.1μm以
上、20μm以下にすることである。より望ましくは、
結晶成長の実施条件にも依存するが、侵食残骸部の横方
向の太さ、幅、又は直径は、0.5〜10μm程度が良
い。この太さが太過ぎると、格子定数差に基づいて半導
体結晶Aに働く応力の影響が大きくなり、半導体結晶A
の転位数が増加し易くなる。また、細過ぎると、侵食残
骸部自身の形成が困難となるか、或いは、侵食残骸部の
頭頂部の結晶成長速度bが遅くなり、望ましくない。
部を破断させる際にも、侵食残骸部の横方向の太さ、
幅、又は直径が大き過ぎると、下地基板との接触面積が
大きくなるため、確実に破断されない部分が生じ易くな
り、望ましくない。また、格子定数差に基づいて半導体
結晶Aに働く応力の影響の大小は、侵食残骸部の横方向
の太さ(長さ)だけに依るものではなく、侵食残骸部の
配置間隔等にも依存する。そして、これらの設定範囲が
不適切であれば、上記の様に格子定数差に基づく応力の
影響が大きくなり、半導体結晶Aの転位数が増加し易く
なり、望ましくない。
太さ、幅、又は直径には、上記の様に最適値又は適正範
囲があるため、侵食残骸部の上面、底面、又は水平断面
の形状は、少なくとも局所的に閉じた形状(島状)、更
には、外側に向かって凸状に閉じた形状が良く、より望
ましくは、この上面、底面、又は水平断面の形状は、略
円形や略正多角形等が良い。この様な設定により、任意
の水平方向に対して確実に、上記の最適値又は適正範囲
を実現することが容易となる。
9の何れか1つの手段の結晶成長工程において、結晶成
長速度の遅い結晶成長法から、結晶成長速度の速い結晶
成長法に、途中で結晶成長法を変更することである。例
えば、横方向成長の速い結晶成長法から、縦方向成長の
速い結晶成長法に途中で結晶成長法を変更することによ
り、短時間に結晶性の良質な半導体結晶Aを得ることが
できる。
11の何れか1つの手段において、少なくとも分離工程
よりも後に、半導体結晶Aの裏面に残った侵食残骸部の
破断残骸をエッチング等の、化学的或いは物理的な加工
処理により除去する残骸除去工程を設けることである。
この手段によれば、半導体結晶Aの裏面(下地基板を剥
離させた側の面)に、半導体発光素子等の電極を形成し
た際に、電極と半導体結晶Aとの界面付近に生じる電流
ムラや電気抵抗を抑制でき、よって駆動電圧の低減や、
或いは発光強度の向上等を図ることができる。
とにより、電極を半導体発光素子等の反射鏡としても利
用する際には、鏡面付近での光の吸収や散乱が低減され
て反射率が向上するので、発光強度が向上する。また、
例えば、研磨等の物理的な加工処理によりこの残骸除去
工程を実施した場合等には、半導体結晶Aの裏面のバッ
ファ層までをも取り除いたり、或いは、半導体結晶Aの
裏面の平坦度を向上したりすることもできるので、電流
ムラや電気抵抗の抑制、或いは、鏡面付近での光の吸収
や散乱の低減等の、上記の作用効果を更に補強すること
ができる。
良い。目的の半導体結晶Aの昇華温度よりも、除去した
い部分の昇華温度の方が低い場合等には、昇温処理やレ
ーザ照射等によっても不要な部分を除去することができ
る。
合物半導体発光素子において、上記の第1乃至第12の
何れか1つの手段に依る半導体結晶の製造方法を用いて
製造された半導体結晶を結晶成長基板として備えること
である。この手段によれば、結晶性が良質で、内部応力
の少ない半導体より、 III族窒化物系化合物半導体発光
素子を製造することが可能又は容易となる。
12の何れか1つの手段に依る半導体結晶の製造方法を
用いて製造された半導体結晶を結晶成長基板とした結晶
成長により、 III族窒化物系化合物半導体発光素子を製
造することである。この手段によれば、結晶性が良質
で、内部応力の少ない半導体より、 III族窒化物系化合
物半導体発光素子を製造することが可能又は容易とな
る。
層する半導体層として、「Alx Ga1-x N(0≦x<
1)」より成るバッファ層を成膜することが望ましい。
ただし、このバッファ層とは別に、更に、上記のバッフ
ァ層と略同組成(例:AlNや、AlGaN)の中間層
を周期的に、又は他の層と交互に、或いは、多層構造が
構成される様に、積層しても良い。この様なバッファ層
(或いは、中間層)の積層により、格子定数差に起因す
る半導体結晶Aに働く応力を緩和できる等の従来と同様
の作用原理により、結晶性を向上させることが可能であ
る。
と半導体結晶Aを降温する際には、これらを成長装置の
反応室に残し、略一定流量のアンモニア(NH3)ガスを反
応室に流したままの状態で、概ね「−100℃/min
〜−0.5℃/min」程度の冷却速度で略常温まで冷却
する方法が望ましい。例えば、この様な方法により、半
導体結晶Aの結晶性を安定かつ良質に維持したまま、確
実に前記の分離工程を実施することができる。以上の本
発明の手段により、前記の課題を効果的、或いは合理的
に解決することができる。
基づいて説明する。ただし、本発明は以下に示す実施例
に限定されるものではない。
結晶の製造工程を例示する、半導体結晶の模式的な断面
図である。本実施例では、シード層第1層(AlNバッ
ファ層102)とシード層第2層(GaN層103)よ
り成るシード層( III族窒化物系化合物半導体)を、有
機金属化合物気相成長法(以下「MOVPE」と示す)
による気相成長により成膜した。そこで用いられたガス
は、アンモニア(NH3 )とキャリアガス(H2 又はN
2 )とトリメチルガリウム(Ga(CH3)3,以下「TMG」
と記す)とトリメチルアルミニウム(Al(CH3)3,以下
「TMA」と記す)である。
イア基板101(下地基板)を有機洗浄及び熱処理(ベ
ーキング)によりクリーニングした。そして、この単結
晶の下地基板101のa面を結晶成長面として、H2 を
10リットル/分、NH3 を5リットル/分、TMAを
20μmol/分で供給し、AlNバッファ層102(シー
ド層第1層)を約200nmの厚さにまで結晶成長させ
た。尚、この時の結晶成長温度は、約400℃とした。
00℃に昇温し、H2 を20リットル/分、NH3 を1
0リットル/分、TMGを300μmol/分で導入し、膜
厚約1.5μmのGaN層103(シード層第2層)を成
膜した(図1(a))。
イオンエッチング(RIE)を用いた選択ドライエッチ
ングにより、配置周期L≒20μmのストライプ状の侵
食残骸部を形成した(図1(b))。 即ち、ストライプ幅(シード幅S)≒5μm、ウイング
幅W≒15μmで、基板が約0.1μmエッチングされる
までストライプ状にエッチングすることにより、断面形
状が略矩形の侵食残骸部を形成した。また、上記のレジ
ストマスクは、ストライプ状に残留した侵食残骸部の側
壁が、GaN層103(シード層第2層)の{11−2
0}面と成る様に形成した。本エッチングにより、Ga
N層103(シード層第2層)とAlNバッファ層10
2(シード層第1層)とから成るシード層を平頂部に有
するストライプ状の侵食残骸部が略周期的に形成され、
ウイングの谷部にサファイア基板101の一部が露出し
た。
初の結晶成長面としてGaN単結晶から成る目的の半導
体結晶AをHVPE法により形成した。
程度まで結晶成長させる。このとき成長初期はGaNが
横方向と縦方向に成長し、一旦各部が連結されて一連の
略平面状に平坦化された後は、GaN結晶は縦方向に成
長する。このHVPE法においては、横型のHVPE装
置を用いた。また、V族原料にはアンモニア(NH3)を、
III族原料にはGaとHClとを反応させて得られたG
aClを用いた。
によりシード層の側方が埋められ、その後は、縦方向成
長により、目的の膜厚の半導体結晶A(GaN単結晶)
が得られた(図1(c))。尚、図中の符号Rは「空
洞」を示している。尚、上記条件においては、GaNの
膜厚が250μmを超えると、結晶成長工程においてA
lNバッファ層102(シード層第1層)付近での剥離
が観測される。これは格子定数差に起因するものであ
り、以下の分離工程を省略することができる。この場
合、高温での剥離が可能であり、冷却時の熱膨張係数差
による欠陥発生を防止することができる。
℃から略室温までゆっくりと冷却する。これにより、A
lNバッファ層102(シード層第1層)付近で剥離が
生じ、下地基板101から独立した目的の膜厚の半導体
結晶A(GaN単結晶)が得られた(図1(d))。
結晶の製造工程を例示する、半導体結晶の模式的な断面
図である。本実施例では、シード層をZnOとし、スパ
ッタリングにより形成した他は、第1実施例と同様であ
る。
イア基板201(下地基板)を有機洗浄及び熱処理(ベ
ーキング)によりクリーニングした。そして、この単結
晶の下地基板201のa面に、スパッタリングにより膜
厚約200nmのZnO層202(シード層)を成膜し
た(図2(a))。
イオンエッチング(RIE)を用いた選択ドライエッチ
ングにより、配置周期L≒20μmのストライプ状の侵
食残骸部を形成した(図2(b))。即ち、ストライプ
幅(シード幅S)≒3μm、ウイング幅W≒15μm
で、基板が約0.1μmエッチングされるまでストライプ
状にエッチングすることにより、断面形状が略矩形の侵
食残骸部を形成した。本エッチングにより、ZnO層2
02(シード層)から成るシード層を平頂部に有するス
トライプ状の侵食残骸部が略周期的に形成され、ウイン
グの谷部にサファイア基板201の一部が露出した。
初の結晶成長面としてGaN単結晶から成る目的の半導
体結晶AをHVPE法により形成した。
程度まで結晶成長させる。このとき成長初期はGaNが
横方向と縦方向に成長し、一旦各部が連結されて一連の
略平面状に平坦化された後は、GaN結晶は縦方向に成
長する。このHVPE法においては、横型のHVPE装
置を用いた。また、V族原料にはアンモニア(NH3)を、
III族原料にはGaとHClとを反応させて得られたG
aClを用いた。
によりシード層の側方が埋められ、その後は、縦方向成
長により、目的の膜厚の半導体結晶A(GaN単結晶)
が得られた(図2(c))。尚、図中の符号Rは「空
洞」を示している。
℃から略室温までゆっくりと冷却する。これにより、Z
nO層202(シード層)付近で剥離が生じ、下地基板
201から独立した目的の膜厚の半導体結晶A(GaN
単結晶)が得られた(図2(d))。
タリングにより形成した厚さ40nmのTiNxとした
他は第2実施例と同様にして300μmの膜厚の半導体
結晶A(GaN単結晶)をサファイア基板上に形成し
た。1.5℃/分の冷却速度で1100℃から略室温まで
ゆっくりと冷却すことにより、TiNx層(シード層)
付近で剥離が生じ、下地基板から独立した目的の膜厚の
半導体結晶A(GaN単結晶)が得られた。
に、更に、上記のバッファ層と略同組成(例:AlN
や、AlGaN)の中間層を周期的に、又は他の層と交
互に、或いは、多層構造が構成される様に、積層しても
良い。この様なバッファ層(或いは、中間層)の積層に
より、格子定数差に起因する半導体結晶Aに働く応力を
緩和できる等の従来と同様の作用原理により、結晶性を
向上させることが可能である。
と半導体結晶Aを降温する際には、これらを成長装置の
反応室に残し、略一定流量のアンモニア(NH3)ガスを反
応室に流したままの状態で、概ね「−100℃/min
〜−0.5℃/min」程度の冷却速度で略常温まで冷却
する方法でも良い。この冷却速度が速過ぎると、半導体
結晶Aにワレ、クラックが発生する恐れがある。
キシャル成長は主としてHVPEにより行ったが、半導
体結晶Aのエピタキシャル成長を初期段階ではMOCV
Dとし、その後HVPEに切り換えても良い。この場
合、初期段階では結晶性良く半導体結晶Aの下層部分を
形成し、その後エピタキシャル成長を早めて全体の結晶
成長時間を冗長とせずに結晶性の良い半導体結晶Aを得
ることが可能となる。
造工程を例示する、半導体結晶の模式的な断面図。
造工程を例示する、半導体結晶の模式的な断面図。
体) R … 空洞 L … 侵食残骸部の配置周期 S … シード幅 W … ウイング幅
Claims (14)
- 【請求項1】下地基板上に III族窒化物系化合物半導体
から成る半導体結晶を成長させ、前記下地基板から独立
した良質の半導体結晶Aを得る方法であって、 前記下地基板上に単層又は複層のシード層を積層するシ
ード積層工程と、 前記下地基板の前記シード層が成膜されている側の面の
一部を化学的若しくは物理的に侵食処理して、前記シー
ド層を前記下地基板上に部分的或いは分散的に残留させ
る侵食残骸部形成工程と、 前記シード層の侵食残骸部の露出面を前記半導体結晶A
が結晶成長し始める最初の結晶成長面とし、この結晶成
長面が結晶成長により各々互いに連結されて少なくとも
一連の略平面に成長するまで、前記半導体結晶Aを結晶
成長させる結晶成長工程と、 前記侵食残骸部を破断することにより、前記半導体結晶
Aと前記下地基板とを分離する分離工程とを有すること
を特徴とする半導体結晶の製造方法。 - 【請求項2】前記結晶成長工程において、 前記半導体結晶Aの膜厚を50μm以上としたことを特
徴とする請求項1に記載の半導体結晶の製造方法。 - 【請求項3】前記半導体結晶Aと前記下地基板とを冷却
または加熱することにより、前記半導体結晶Aと前記下
地基板との熱膨張係数差に基づく応力を発生させ、この
応力を利用して前記侵食残骸部を破断することを特徴と
する請求項1又は請求項2に記載の半導体結晶の製造方
法。 - 【請求項4】前記シード層は単層又は複層の III族窒化
物系化合物半導体から成ること特徴とする請求項1乃至
3の何れか1項に記載の半導体結晶の製造方法。 - 【請求項5】前記シード層又は前記シード層の最上層を
窒化ガリウム(GaN)から形成したことを特徴とする
請求項4に記載の半導体結晶の製造方法。 - 【請求項6】前記シード層又は前記シード層の最下層を
窒化アルミニウム(AlN)から形成したことを特徴と
する請求項4に記載の半導体結晶の製造方法。 - 【請求項7】前記シード層又は前記シード層の最上層又
は最下層を酸化亜鉛(ZnO)又は窒化チタン(TiN
x)から形成したことを特徴とする請求項1乃至3の何
れか1項に記載の半導体結晶の製造方法。 - 【請求項8】前記侵食残骸部形成工程において、前記侵
食残骸部の配置間隔を1μm以上、50μm以下とする
ことを特徴とする請求項1乃至請求項7の何れか1項に
記載の半導体結晶の製造方法。 - 【請求項9】前記侵食残骸部形成工程において、前記下
地基板を0.01μm以上侵食処理したことを特徴とする
請求項1乃至請求項8の何れか1項に記載の半導体結晶
の製造方法。 - 【請求項10】前記侵食残骸部形成工程において、前記
侵食残骸部の横方向の太さ、幅、又は直径を0.1μm以
上、20μm以下とすることを特徴とする請求項1乃至
請求項9の何れか1項に記載の半導体結晶の製造方法。 - 【請求項11】前記結晶成長工程において、 結晶成長速度の遅い結晶成長法から、結晶成長速度の速
い結晶成長法に、途中で結晶成長法を変更することを特
徴とする請求項1乃至請求項10の何れか1項に記載の
半導体結晶の製造方法。 - 【請求項12】少なくとも前記分離工程よりも後に、 前記半導体結晶Aの裏面に残った前記侵食残骸部の破断
残骸をエッチング等の、化学的或いは物理的な加工処理
により除去する残骸除去工程を有することを特徴とする
請求項1乃至請求項11の何れか1項に記載の半導体結
晶の製造方法。 - 【請求項13】請求項1乃至請求項12の何れか1項に
記載の半導体結晶の製造方法を用いて製造された、前記
半導体結晶Aを結晶成長基板として有することを特徴と
する III族窒化物系化合物半導体発光素子。 - 【請求項14】請求項1乃至請求項12の何れか1項に
記載の半導体結晶の製造方法を用いて製造された、前記
半導体結晶Aを結晶成長基板とした結晶成長により製造
されたことを特徴とする III族窒化物系化合物半導体発
光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002210805A JP2003163370A (ja) | 2001-09-11 | 2002-07-19 | 半導体結晶の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-274376 | 2001-09-11 | ||
JP2001274376 | 2001-09-11 | ||
JP2002210805A JP2003163370A (ja) | 2001-09-11 | 2002-07-19 | 半導体結晶の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003163370A true JP2003163370A (ja) | 2003-06-06 |
Family
ID=26621960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002210805A Pending JP2003163370A (ja) | 2001-09-11 | 2002-07-19 | 半導体結晶の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003163370A (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
WO2012128375A1 (ja) * | 2011-03-22 | 2012-09-27 | 日本碍子株式会社 | 窒化ガリウム層の製造方法およびこれに用いる種結晶基板 |
US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
JP2012243815A (ja) * | 2011-05-16 | 2012-12-10 | Toshiba Corp | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 |
US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
JP2013151388A (ja) * | 2012-01-25 | 2013-08-08 | Nichia Corp | 窒化物半導体基板の製造方法 |
US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material |
CN113471062A (zh) * | 2021-06-30 | 2021-10-01 | 中国科学技术大学 | Iii族氧化物薄膜制备方法及其外延片 |
DE102014217479B4 (de) | 2013-09-30 | 2022-08-18 | Samsung Electronics Co., Ltd. | Verfahren zum Bilden einer Halbleiterschicht oder -struktur |
-
2002
- 2002-07-19 JP JP2002210805A patent/JP2003163370A/ja active Pending
Cited By (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8987028B2 (en) | 2005-05-17 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US8796734B2 (en) | 2005-05-17 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US9431243B2 (en) | 2005-05-17 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US9219112B2 (en) | 2005-05-17 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US10522629B2 (en) | 2005-05-17 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US11251272B2 (en) | 2005-05-17 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US8519436B2 (en) | 2005-05-17 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US8629477B2 (en) | 2005-05-17 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
US10074536B2 (en) | 2006-03-24 | 2018-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
US9318325B2 (en) | 2006-09-07 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
US9818819B2 (en) | 2006-09-07 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
US9559712B2 (en) | 2006-09-27 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US8860160B2 (en) | 2006-09-27 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US8629047B2 (en) | 2006-09-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US9105522B2 (en) | 2006-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
US10468551B2 (en) | 2006-10-19 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
US9040331B2 (en) | 2007-04-09 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US9853118B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US9231073B2 (en) | 2007-04-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US10680126B2 (en) | 2007-04-09 | 2020-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
US9449868B2 (en) | 2007-04-09 | 2016-09-20 | Taiwan Semiconductor Manufacutring Company, Ltd. | Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films |
US9853176B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
US9543472B2 (en) | 2007-04-09 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
US9780190B2 (en) | 2007-06-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
US10002981B2 (en) | 2007-09-07 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
US10961639B2 (en) | 2008-06-03 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
US9365949B2 (en) | 2008-06-03 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material |
US8629045B2 (en) | 2008-07-01 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US9356103B2 (en) | 2008-07-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US9640395B2 (en) | 2008-07-01 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US8994070B2 (en) | 2008-07-01 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
US9287128B2 (en) | 2008-07-15 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
US9607846B2 (en) | 2008-07-15 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
US9934967B2 (en) | 2008-09-19 | 2018-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation of devices by epitaxial layer overgrowth |
US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material |
US9455299B2 (en) | 2008-09-24 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for semiconductor sensor structures with reduced dislocation defect densities |
US8809106B2 (en) | 2008-09-24 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for semiconductor sensor structures with reduced dislocation defect densities |
US9105549B2 (en) | 2008-09-24 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
US9029908B2 (en) | 2009-01-09 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
US9299562B2 (en) | 2009-04-02 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
US9576951B2 (en) | 2009-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
US8795431B2 (en) | 2011-03-22 | 2014-08-05 | Ngk Insulators, Ltd. | Method for producing gallium nitride layer and seed crystal substrate used in same |
WO2012128375A1 (ja) * | 2011-03-22 | 2012-09-27 | 日本碍子株式会社 | 窒化ガリウム層の製造方法およびこれに用いる種結晶基板 |
JP5100919B2 (ja) * | 2011-03-22 | 2012-12-19 | 日本碍子株式会社 | 窒化ガリウム層の製造方法およびこれに用いる種結晶基板 |
JP2012243815A (ja) * | 2011-05-16 | 2012-12-10 | Toshiba Corp | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 |
JP2013151388A (ja) * | 2012-01-25 | 2013-08-08 | Nichia Corp | 窒化物半導体基板の製造方法 |
DE102014217479B4 (de) | 2013-09-30 | 2022-08-18 | Samsung Electronics Co., Ltd. | Verfahren zum Bilden einer Halbleiterschicht oder -struktur |
CN113471062A (zh) * | 2021-06-30 | 2021-10-01 | 中国科学技术大学 | Iii族氧化物薄膜制备方法及其外延片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4201541B2 (ja) | 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子の製造方法 | |
JP2003163370A (ja) | 半導体結晶の製造方法 | |
JP4084541B2 (ja) | 半導体結晶及び半導体発光素子の製造方法 | |
EP1367150B1 (en) | Production method for semiconductor crystal and semiconductor luminous element | |
JP4084544B2 (ja) | 半導体基板及び半導体素子の製造方法 | |
CN100352004C (zh) | 用于生长氮化镓的基片和制备氮化镓基片的方法 | |
KR100629558B1 (ko) | GaN단결정기판 및 그 제조방법 | |
JP5552627B2 (ja) | エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法 | |
JP3763753B2 (ja) | Iii族窒化物系化合物半導体素子及びその製造方法 | |
JP4115187B2 (ja) | 半導体結晶の製造方法及びiii族窒化物系化合物半導体発光素子 | |
JP2005298319A (ja) | GaN単結晶基板の製造方法及びGaN単結晶基板 | |
JP2010232597A (ja) | Iii族窒化物系化合物半導体発光素子及びその製造方法 | |
TW544930B (en) | Method for producing semiconductor crystal | |
JP5979547B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
US7011707B2 (en) | Production method for semiconductor substrate and semiconductor element | |
JP4749583B2 (ja) | 半導体基板の製造方法 | |
JP2002299253A5 (ja) | ||
JP4035971B2 (ja) | 半導体結晶の製造方法 | |
JP4450202B2 (ja) | 半導体の製造方法 | |
JP2014196230A (ja) | 窒化ガリウム結晶自立基板の製造方法 | |
JP4749584B2 (ja) | 半導体基板の製造方法 | |
JP2006306722A (ja) | GaN単結晶基板の製造方法及びGaN単結晶基板 | |
JP2004091278A (ja) | 半導体結晶の製造方法 | |
JP2007063121A (ja) | GaN自立基板の製造方法及びGaN自立基板並びに青色LED | |
JP2009052089A (ja) | ZnO系薄膜及び半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |