WO2023286168A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023286168A1
WO2023286168A1 PCT/JP2021/026326 JP2021026326W WO2023286168A1 WO 2023286168 A1 WO2023286168 A1 WO 2023286168A1 JP 2021026326 W JP2021026326 W JP 2021026326W WO 2023286168 A1 WO2023286168 A1 WO 2023286168A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
layer
insulating film
terminal electrode
tft
Prior art date
Application number
PCT/JP2021/026326
Other languages
English (en)
French (fr)
Inventor
忠芳 宮本
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to PCT/JP2021/026326 priority Critical patent/WO2023286168A1/ja
Publication of WO2023286168A1 publication Critical patent/WO2023286168A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to display devices.
  • EL display devices using organic electroluminescence (hereinafter also referred to as "EL") elements have attracted attention as display devices that can replace liquid crystal display devices.
  • a plurality of thin film transistors (hereinafter also referred to as "TFTs") are provided for each sub-pixel, which is the minimum unit of an image.
  • TFTs thin film transistors
  • a semiconductor layer constituting a TFT for example, a semiconductor layer made of polysilicon with high mobility, a semiconductor layer made of an oxide semiconductor such as In--Ga--Zn--O with small leakage current, and the like are well known. ing.
  • Patent Document 1 discloses a display device having a hybrid structure in which a first TFT using a polysilicon semiconductor and a second TFT using an oxide semiconductor are formed on a substrate.
  • the organic EL display device a flexible organic EL display device using a resin substrate has been proposed instead of the conventionally used glass substrate.
  • the resin substrate contains many impurity ions.
  • the impurity ions in the resin substrate are diffused. This may adversely affect the first TFT using a polysilicon semiconductor on the side closer to the substrate. As a result, the characteristics of the first TFT become unstable, resulting in deterioration in display quality.
  • the present invention has been made in view of the above points, and its object is to stabilize the characteristics of TFTs using polysilicon semiconductors in a display device having a hybrid structure using a resin substrate. be.
  • a display device includes a resin substrate and a thin film transistor layer provided on the resin substrate, wherein the thin film transistor layer includes a first semiconductor layer made of polysilicon. and a second thin film transistor having a second semiconductor layer formed of an oxide semiconductor are provided for each sub-pixel, and the first thin film transistor includes a first conductor region and a second conductor region spaced apart from each other. and a first semiconductor layer having a defined region, provided on the resin substrate side of the first semiconductor layer with a first gate insulating film interposed therebetween, and conducting between the first conductor region and the second conductor region.
  • the second thin film transistor has a terminal electrode and a second terminal electrode, and the second thin film transistor is provided at a position further from the resin substrate than the first semiconductor layer, and has a third conductor region and a fourth conductor region separated from each other. and a defined second semiconductor layer provided on the opposite side of the second semiconductor layer from the resin substrate with a second gate insulating film interposed therebetween to provide conduction between the third conductor region and the fourth conductor region.
  • a second gate electrode to be controlled; and a third gate electrode provided on the opposite side of the second gate electrode from the resin substrate so as to be spaced apart from each other and electrically connected to the third conductor region and the fourth conductor region, respectively. It is characterized by comprising a terminal electrode and a fourth terminal electrode.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 4 is an equivalent circuit diagram of the organic EL display device according to the first embodiment of the invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of the display area of the organic EL display device according to the second embodiment of the invention, and corresponds to FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of this embodiment.
  • 2 and 3 are a plan view and a cross-sectional view of the display area D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram of the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 33 forming the organic EL display device 50a.
  • the organic EL display device 50a includes, for example, a rectangular display area D for image display and a frame area F provided around the display area D, as shown in FIG.
  • the rectangular display area D is exemplified, but the rectangular shape includes, for example, a shape with arc-shaped sides, a shape with arc-shaped corners, and a shape with arc-shaped corners.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix.
  • sub-pixels P having a red light-emitting region Er for displaying red sub-pixels P having a green light-emitting region Eg for displaying green
  • a sub-pixel P having a blue light-emitting region Eb for displaying blue is provided so as to be adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P each having a red light emitting region Er, a green light emitting region Eg and a blue light emitting region Eb.
  • a terminal portion T is provided at the right end portion of the frame area F in FIG.
  • a bending portion that can be bent at 180° (in a U shape) with the vertical direction in the drawing as the bending axis.
  • B is provided so as to extend in one direction (vertical direction in the figure).
  • the organic EL display device 50a includes a resin substrate 10, a TFT layer 30a provided on the resin substrate 10, and an organic EL element layer 40 provided as a light emitting element layer on the TFT layer 30a. , and a sealing film 45 provided to cover the organic EL element layer 40 .
  • the resin substrate 10 is made of, for example, polyimide resin.
  • the TFT layer 30a includes a base coat film 11 provided on a resin substrate 10, four first TFTs 9A, three second TFTs 9B and one TFT 9B provided on the base coat film 11 for each sub-pixel P. It includes a capacitor 9h (see FIG. 4) and a planarizing film 21 provided on each first TFT 9A, each second TFT 9B and each capacitor 9h.
  • the TFT layer 30a is provided with a plurality of gate lines 12g extending parallel to each other in the horizontal direction in the figure.
  • the TFT layer 30a is provided with a plurality of light emission control lines 12e extending parallel to each other in the horizontal direction in the figure.
  • FIG. 1 the TFT layer 30a includes a plurality of gate lines 12g extending parallel to each other in the horizontal direction in the figure.
  • the TFT layer 30a is provided with a plurality of second initialization power supply lines 18i extending parallel to each other in the horizontal direction in the drawing. As shown in FIG. 2, each light emission control line 12e is provided adjacent to each gate line 12g and each second initialization power supply line 18i. Further, as shown in FIG. 2, the TFT layer 30a is provided with a plurality of source lines 20f extending parallel to each other in the vertical direction in the figure. Further, as shown in FIG. 2, the TFT layer 30a is provided with a plurality of power supply lines 20g extending parallel to each other in the vertical direction in the figure. Each power supply line 20g is provided adjacent to each source line 20f, as shown in FIG.
  • the first TFT 9A includes a first gate electrode 12a provided on the base coat film 11, a first gate insulating film 13 provided to cover the first gate electrode 12a, and a first gate insulating film 13a.
  • a first terminal electrode 20a and a second terminal electrode 20b are provided on the insulating film 19 so as to be spaced apart from each other.
  • the base coat film 11, the first gate insulating film 13, the first interlayer insulating film 15, the second gate insulating film 17, and the second interlayer insulating film 19 are, for example, single-layer films such as silicon nitride, silicon oxide, and silicon oxynitride, or It is composed of a laminated film.
  • at least the first interlayer insulating film 15 and the second gate insulating film 17 on the side of the second semiconductor layer 16a, which will be described later, are made of a silicon oxide film.
  • the first gate insulating film 13 (for example, a laminated film of approximately 350 nm silicon oxide film (upper layer)/approximately 30 nm silicon nitride film (middle layer)/approximately 200 nm silicon oxide film (lower layer)) serves as the second gate insulating film. It is thicker than the film 17 (for example, a single layer film of silicon oxide film having a thickness of about 150 nm).
  • the first gate electrode 12a is provided so as to overlap with a first channel region 14ac, which will be described later, of the first semiconductor layer 14a. It is configured to control conduction between conductor regions 14ab.
  • the first semiconductor layer 14a is formed of, for example, polysilicon such as LTPS (low temperature polysilicon), and as shown in FIG. , a first channel region 14ac defined between a first conductor region 14aa and a second conductor region 14ab.
  • polysilicon such as LTPS (low temperature polysilicon)
  • the first terminal electrode 20a and the second terminal electrode 20b are, as shown in FIG. It is electrically connected to the first conductor region 14aa and the second conductor region 14ab of the first semiconductor layer 14a through the hole Ha and the second contact hole Hb, respectively.
  • the second TFT 9B includes a second semiconductor layer 16a provided on the first interlayer insulating film 15, a second gate insulating film 17 provided on the second semiconductor layer 16a, and a second gate.
  • a second gate electrode 18a provided on the insulating film 17, a second interlayer insulating film 19 provided to cover the second gate electrode 18a, and a It has a third terminal electrode 20c and a fourth terminal electrode 20d.
  • the second semiconductor layer 16a is formed of, for example, an In--Ga--Zn--O-based oxide semiconductor, and as shown in FIG. It comprises a region 16ab and a second channel region 16ac defined between the third conductor region 16aa and the fourth conductor region 16ab. As shown in FIG. 3, the second semiconductor layer 16a is provided at a position farther from the resin substrate 10 than the first semiconductor layer 14a.
  • the In—Ga—Zn—O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc), and the ratio (composition ratio) of In, Ga, and Zn is not particularly limited.
  • In--Ga--Zn--O based semiconductors may be amorphous or crystalline.
  • a crystalline In-Ga-Zn-O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • another oxide semiconductor may be included instead of the In--Ga--Zn--O-based semiconductor.
  • Other oxide semiconductors may include, for example, In—Sn—Zn—O-based semiconductors (eg, In 2 O 3 —SnO 2 —ZnO; InSnZnO).
  • the In—Sn—Zn—O-based semiconductor is a ternary oxide of In (indium), Sn (tin), and Zn (zinc).
  • other oxide semiconductors include In--Al--Zn--O based semiconductors, In--Al--Sn--Zn--O based semiconductors, Zn--O based semiconductors, In--Zn--O based semiconductors, Zn--Ti-- O-based semiconductor, Cd--Ge--O-based semiconductor, Cd--Pb--O-based semiconductor, CdO (cadmium oxide), Mg--Zn--O-based semiconductor, In--Ga--Sn--O-based semiconductor, In--Ga--O-based semiconductor Semiconductors, Zr-In-Zn-O-based semiconductors, Hf-In-Zn-O-based semiconductors, Al-Ga-Zn-O-based semiconductors, Ga-Zn-O-based semiconductors,
  • the second gate electrode 18a is provided so as to overlap the second channel region 16ac of the second semiconductor layer 16a. configured to control conduction between
  • the third terminal electrode 20c and the fourth terminal electrode 20d are, as shown in FIG. It is electrically connected to the third conductor region 16aa and the fourth conductor region 16ab of the second semiconductor layer 16a through Hd.
  • the four first TFTs 9A having the first semiconductor layer 14a made of polysilicon are p-channel TFTs including a writing TFT 9c, a driving TFT 9d, a power supply TFT 9e, and a light emission control TFT 9f, which will be described later.
  • the three second TFTs 9B having the second semiconductor layer 16a made of an oxide semiconductor n-channel TFTs including an initialization TFT 9a, a compensation TFT 9b, and an anode discharge TFT 9g, which will be described later, are exemplified (Fig. 4).
  • the four first TFTs 9A having the first semiconductor layer 14a made of polysilicon may be n-channel TFTs.
  • the first terminal electrodes 20a and the second terminal electrodes 20b of the TFTs 9c, 9d, 9e, and 9f are indicated by circled numerals 1 and 2, and the third terminals of the TFTs 9a, 9b, and 9g are shown.
  • the electrode 20c and the fourth terminal electrode 20d are indicated by circled numerals 3 and 4.
  • the equivalent circuit diagram of FIG. 4 shows the pixel circuit of the n-th row and m-th column sub-pixel P, it also includes part of the pixel circuit of the (n-1)-th row and m-th column sub-pixel P. there is In the equivalent circuit diagram of FIG.
  • the power supply line 20g for supplying the high power supply voltage ELVDD also serves as the first initialization power supply line, but the power supply line 20g and the first initialization power supply line are provided separately.
  • the same voltage as the low power supply voltage ELVSS is input to the second initialization power supply line 18i, the present invention is not limited to this. voltage can be input.
  • the initialization TFT 9a has its gate electrode electrically connected to the preceding (n-1) gate line 12g (n-1) and its third terminal.
  • the electrode is electrically connected to the lower conductive layer of the capacitor 9h and the gate electrode of the driving TFT 9d, which will be described later, and the fourth terminal electrode is electrically connected to the power supply line 20g.
  • the compensation TFT 9b has its gate electrode electrically connected to the gate line 12g(n) of its own stage (n stage) in each sub-pixel P, and its third terminal electrode is used for driving. It is electrically connected to the gate electrode of the TFT 9d, and its fourth terminal electrode is electrically connected to the first terminal electrode of the driving TFT 9d.
  • the write TFT 9c has its gate electrode electrically connected to the gate line 12g(n) of its own stage (n stage), and its first terminal electrode corresponds to the gate line 12g(n).
  • the second terminal electrode of the source line 20f is electrically connected to the second terminal electrode of the driving TFT 9d.
  • the driving TFT 9d has its gate electrode electrically connected to the third terminal electrodes of the initialization TFT 9a and the compensation TFT 9b, and its first terminal electrode is connected to the compensation TFT 9b.
  • the second terminal electrodes of the TFT 9b for writing and the first terminal electrode of the TFT 9f for light emission control are electrically connected to the fourth terminal electrode of the TFT 9b for writing and the second terminal electrodes of the TFT 9e for power supply. is electrically connected to
  • the driving TFT 9 d is configured to control the current of the organic EL element 35 .
  • the first gate insulating film 13 is thicker than the second gate insulating film 17.
  • the S value in the subthreshold region in the Id-Vg characteristic is increased, and the rise curve can sleep As a result, in the first TFT 9A, the amount of change in current with respect to the amount of change in voltage can be reduced, so the change in luminance of the organic EL element 35 can be suppressed, and suitable TFT characteristics can be obtained for the driving TFT 9d. can.
  • the gate electrode of the power supply TFT 9e is electrically connected to the light emission control line 12e of its own stage (n stage), and the first terminal electrode thereof is connected to the power supply line 20g. and its second terminal electrode is electrically connected to the first terminal electrode of the driving TFT 9d.
  • the light emission control TFT 9f has its gate electrode electrically connected to the light emission control line 12e of its own stage (n stage), and its first terminal electrode is connected to the driving TFT 9d. and the second terminal electrode is electrically connected to a first electrode 31, which will be described later, of an organic EL element 35, which will be described later.
  • the anode discharge TFT 9g has its gate electrode electrically connected to the gate line 12g(n) of its own stage (n stage) in each sub-pixel P, and its third terminal electrode is an organic electrode. It is electrically connected to the first electrode 31 of the EL element 35, and its fourth terminal electrode is electrically connected to the second initialization power supply line 18i.
  • the capacitor 9h includes, for example, a lower conductive layer (not shown) made of the same material as the second gate electrode 18a and formed in the same layer, a second interlayer insulating film 19 provided to cover the lower conductive layer, a second An upper conductive layer (not shown) is provided on the interlayer insulating film 19 so as to overlap with the lower conductive layer, and is made of the same material as the first terminal electrode 20a and formed in the same layer.
  • the capacitor 9h has its lower conductive layer electrically connected to the gate electrode of the driving TFT 9d and the third terminal electrodes of the initializing TFT 9a and the compensating TFT 9b in each sub-pixel P.
  • the upper conductive layer is electrically connected to the third terminal electrode of the anode discharge TFT 9g, the second terminal electrode of the light emission control TFT 9f, and the first electrode 31 of the organic EL element .
  • the planarizing film 21 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG (spin on glass) material.
  • the organic EL element layer 40 includes a plurality of organic EL elements 35 provided as a plurality of light emitting elements arranged in a matrix corresponding to a plurality of sub-pixels P, and each organic EL element 35 .
  • An edge cover 32 provided in a grid pattern in common with all the sub-pixels P is provided so as to cover the peripheral edge of the first electrode 31 of the element 35 .
  • the organic EL element 35 includes a first electrode 31 provided on the planarizing film 21 of the TFT layer 30a and an organic EL layer 31 provided on the first electrode 31. 33 and a second electrode 34 provided on the organic EL layer 33 .
  • the first electrode 31 is electrically connected to the second terminal electrode of the light emission control TFT 9f of each sub-pixel P through a contact hole formed in the planarizing film 21. As shown in FIG.
  • the first electrode 31 also has a function of injecting holes into the organic EL layer 33 .
  • the first electrode 31 is more preferably made of a material having a large work function in order to improve the efficiency of injecting holes into the organic EL layer 33 .
  • examples of materials forming the first electrode 31 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material forming the first electrode 31 may be an alloy such as astatine (At)/astatine oxide (AtO 2 ). Further, the material forming the first electrode 31 is, for example, conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Also, the first electrode 31 may be formed by laminating a plurality of layers made of the above materials. Compound materials having a large work function include, for example, indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4 and an electron injection layer 5 which are provided in this order on the first electrode 31. ing.
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 31 and the organic EL layer 33 close to each other and improving the efficiency of hole injection from the first electrode 31 to the organic EL layer 33 .
  • materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives and the like.
  • the hole transport layer 2 has the function of improving the transport efficiency of holes from the first electrode 31 to the organic EL layer 33 .
  • Examples of materials constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, and oxadiazole.
  • the light-emitting layer 3 In the light-emitting layer 3, holes and electrons are injected from the first electrode 31 and the second electrode 34 when a voltage is applied by the first electrode 31 and the second electrode 34, and the holes and electrons recombine. area.
  • the light-emitting layer 3 is made of a material with high light-emitting efficiency. Examples of materials constituting the light-emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complex], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently transferring electrons to the light emitting layer 3 .
  • the materials constituting the electron transport layer 4 include, for example, organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , silole derivatives, and metal oxinoid compounds.
  • the electron injection layer 5 has the function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 close to each other and improving the efficiency with which electrons are injected from the second electrode 34 into the organic EL layer 33. With this function, The driving voltage of the organic EL element 35 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of materials constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like.
  • the second electrode 34 is provided in common to all the sub-pixels P so as to cover each organic EL layer 33 and the edge cover 32, as shown in FIG.
  • the second electrode 34 also has a function of injecting electrons into the organic EL layer 33 .
  • the second electrode 34 is more preferably made of a material with a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 33 .
  • materials constituting the second electrode 34 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the second electrode 34 is composed of, for example, magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatine oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al), etc.
  • the second electrode 34 may be formed of conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). . Also, the second electrode 34 may be formed by laminating a plurality of layers made of the above materials.
  • Examples of materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al) etc.
  • the edge cover 32 is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • the sealing film 45 is provided so as to cover the second electrode 34 , and the first inorganic sealing film 41 , the organic sealing film 42 and the second sealing film 42 are laminated on the second electrode 34 in this order. It has an inorganic sealing film 43 and has a function of protecting the organic EL layer 33 of the organic EL element layer 35 from moisture and oxygen.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are composed of inorganic insulating films such as silicon nitride films, silicon oxide films, and silicon oxynitride films, for example.
  • the organic sealing film 42 is made of an organic resin material such as acrylic resin, epoxy resin, silicone resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • the organic EL display device 50a configured as described above, in each sub-pixel P, first, when the light emission control line 18e is selected and rendered inactive, the organic EL element 35 becomes non-light emitting. In the non-light-emitting state, the preceding gate line 12g(n-1) is selected, and a gate signal is input to the initialization TFT 9a via the gate line 12g(n-1), whereby the initialization TFT 9a is turned on, the high power supply voltage ELVDD of the power supply line 20g is applied to the capacitor 9h, and the driving TFT 9d is turned on. As a result, the charge in the capacitor 9h is discharged, and the voltage applied to the gate electrode of the driving TFT 9d is initialized.
  • the compensation TFT 9b and the writing TFT 9c are turned on, and the source signal is transmitted through the corresponding source line 20f. is written to the capacitor 9h via the diode-connected driving TFT 9d, the anode discharge TFT 9g is turned on, and the initialization signal is applied to the organic EL element via the second initialization power supply line 18i. The charge accumulated in the first electrode 31 applied to the first electrode 31 of 35 is reset.
  • the light emission control line 12e is selected, the power supply TFT 9e and the light emission control TFT 9f are turned on, and the driving current corresponding to the voltage applied to the gate electrode of the driving TFT 9d is supplied from the power line 20g to the organic EL element 35. be done.
  • the organic EL display device 50a in each sub-pixel P, the organic EL element 35 emits light with a luminance corresponding to the drive current to display an image.
  • the method of manufacturing the organic EL display device 50a includes a TFT layer forming process, an organic EL element layer forming process, and a sealing film forming process.
  • a base coat film 11 is formed by forming a silicon oxide film (about 100 nm thick) on a resin substrate 10 formed on a glass substrate, for example, by plasma CVD (Chemical Vapor Deposition). .
  • a metal film such as a molybdenum film (thickness of about 100 nm) is formed on the substrate surface on which the base coat film 11 is formed by, for example, a sputtering method, and then the metal film is patterned to form the first gate electrode. 12a.
  • the gate line 12g and the light emission control line 12e are also formed.
  • a silicon oxide film (about 200 nm thick), a silicon nitride film (about 30 nm thick), and a silicon oxide film (about 350 nm thick) are deposited on the substrate surface on which the first gate electrode 12a is formed by plasma CVD, for example. ) are sequentially formed to form the first gate insulating film 13 .
  • an amorphous silicon film (about 50 nm thick) is formed by plasma CVD, for example, on the surface of the substrate on which the first gate insulating film 13 is formed. After forming the silicon film, the polysilicon film is patterned to form the first semiconductor layer 14a.
  • first semiconductor layer 14a is made conductive, and the first conductor region 14aa, the second conductor region 14ab, and the first conductor region 14aa are formed in the first semiconductor layer 14a.
  • a first channel region 14ac is formed.
  • a first interlayer insulating film 15 is formed by forming a silicon oxide film (about 100 nm) on the surface of the substrate where the first semiconductor layer 14a is partly conductive by plasma CVD, for example.
  • the second semiconductor layer 16a is formed by patterning the oxide semiconductor film.
  • the second gate insulating film 17 is formed by forming a silicon oxide film (about 100 nm thick) on the surface of the substrate on which the second semiconductor layer 16a is formed, by, for example, plasma CVD.
  • a metal film such as a molybdenum film (thickness of about 200 nm) is formed on the surface of the substrate on which the second gate insulating film 17 is formed by, for example, a sputtering method.
  • 2 gate electrode 18a is formed.
  • a second initialization power supply line 18i is also formed when the second gate electrode 18a is formed.
  • a silicon oxide film (thickness of about 300 nm) and a silicon nitride film (thickness of about 150 nm) are sequentially formed on the substrate surface on which the second gate electrode 18a is formed by, for example, a plasma CVD method.
  • a second interlayer insulating film 19 is formed.
  • part of the second semiconductor layer 16a is made conductive, so that the second semiconductor layer 16a has a third conductor region 16aa, a fourth conductor region 16ab and a second channel.
  • a region 16ac is formed.
  • the first interlayer insulating film 15, the second gate insulating film 17 and the second interlayer insulating film 19 are appropriately patterned to form the first contact hole Ha, the second Contact holes such as a second contact hole Hb, a third contact hole Hc and a fourth contact hole Hd are formed.
  • a titanium film (about 50 nm thick), an aluminum film (about 400 nm thick), and a titanium film (about 50 nm thick) are formed on the substrate surface in which the contact holes such as the first contact hole Ha are formed, by, for example, a sputtering method. ), etc. in order, the metal laminated film is patterned to form a first terminal electrode 20a, a second terminal electrode 20b, a third terminal electrode 20c, and a fourth terminal electrode 20d.
  • the source line 20f and the power line 20g are also formed.
  • the surface of the substrate on which the first terminal electrodes 20a and the like are formed is coated with a polyimide-based photosensitive resin film (thickness of about 2 ⁇ m) by, for example, a spin coating method or a slit coating method.
  • a polyimide-based photosensitive resin film thickness of about 2 ⁇ m
  • the TFT layer 30a can be formed as described above.
  • Organic EL element layer forming process A first electrode 31, an edge cover 32, an organic EL layer 33 (hole injection layer 1, hole transport The layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 34 are formed to form the organic EL element layer 40.
  • FIG. 1 An edge cover 32, an organic EL layer 33 (hole injection layer 1, hole transport The layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 34 are formed to form the organic EL element layer 40.
  • ⁇ Sealing film forming process> First, using a mask, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is applied to the surface of the substrate on which the organic EL element layer 40 formed in the organic EL element layer forming step is formed. is deposited by the plasma CVD method to form the first inorganic sealing film 41 .
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is applied to the surface of the substrate on which the organic EL element layer 40 formed in the organic EL element layer forming step is formed. is deposited by the plasma CVD method to form the first inorganic sealing film 41 .
  • an organic resin material such as an acrylic resin is deposited on the surface of the substrate on which the first inorganic sealing film 41 is formed by, for example, an inkjet method to form an organic sealing film 42 .
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by plasma CVD on the surface of the substrate on which the organic sealing film 42 is formed. 2.
  • a sealing film 45 is formed by forming an inorganic sealing film 43 .
  • the glass substrate is removed from the lower surface of the resin substrate 10 by irradiating laser light from the glass substrate side of the resin substrate 10 .
  • a protective sheet (not shown) is attached to the lower surface of the resin substrate 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • the first semiconductor layer 14a formed of polysilicon is placed on the resin substrate 10 side with the first gate insulating film 13 interposed therebetween. Since the first gate electrode 12a is provided, the influence of the impurity ions in the resin substrate 10 on the first semiconductor layer 14a can be blocked by the first gate electrode 12a. As a result, the characteristics of the first TFT 9A can be stabilized, so in the organic EL display device 50a having a hybrid structure using the resin substrate 10, the characteristics of the first TFT 9A using a polysilicon semiconductor can be stabilized. , the display quality can be improved.
  • the first TFT 9A is of the bottom gate type and the second TFT 9B is of the top gate type. 18a and the parasitic capacitance between the first gate electrode 12a of the first TFT 9A and the second TFT 9B can be reduced. Furthermore, since the first gate electrode 12a of the first TFT 9A and the second gate electrode 18a of the second TFT 9B are separated in the thickness direction, the same material as the first gate electrode 12a and the first gate electrode 12a of the first TFT 9A can be used. It is possible to suppress short-circuit defects at the intersection of the wiring formed in one layer and the wiring formed in the same layer with the same material as the second gate electrode 18a of the second TFT 9B and the second gate electrode 18a.
  • the organic EL display device 50a of the present embodiment since the first gate insulating film 13 is thicker than the second gate insulating film 17, the S value of the subthreshold region in the Id-Vg characteristic is increased. , the rise curve can be laid down. As a result, in the first TFT 9A, the amount of change in current with respect to the amount of change in voltage can be reduced, so the change in luminance of the organic EL element 35 can be suppressed, and suitable TFT characteristics can be obtained for the driving TFT 9d. can.
  • the degree of freedom in design can be expanded.
  • the base coat film 11 made of an inorganic insulating film is provided between the resin substrate 10 and the first gate electrode 12a. Peeling can be suppressed.
  • FIG. 6 shows a second embodiment of the display device according to the invention.
  • FIG. 9 is a cross-sectional view of the display area D of the organic EL display device 50b according to the present embodiment, and corresponds to FIG. 3 described in the first embodiment.
  • the same parts as those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50a in which the conductive layer is not arranged on the resin substrate 10 side of the second TFT 9B is exemplified.
  • the arranged organic EL display device 50b is illustrated.
  • the organic EL display device 50b includes, for example, a rectangular display region D and a frame region F provided around the display region D. I have.
  • the organic EL display device 50b includes a resin substrate 10, a TFT layer 30b provided on the resin substrate 10, an organic EL element layer 40 provided on the TFT layer 30b, and an organic EL element. and a sealing film 45 provided to cover the layer 40 .
  • the TFT layer 30b includes a base coat film 11 provided on a resin substrate 10, four first TFTs 9A, three second TFTs 9B and one TFT 9B provided on the base coat film 11 for each sub-pixel P. It includes a capacitor 9h (see FIG. 4) and a planarizing film 21 provided on each first TFT 9A, each second TFT 9B and each capacitor 9h.
  • the TFT layer 30b includes a plurality of gate lines 12, a plurality of light emission control lines 12e, a plurality of second initialization power supply lines 18i, a plurality of source lines 20f, and a plurality of source lines 20f, as in the TFT 30a of the first embodiment.
  • a plurality of power lines 20g are provided.
  • a conductive layer 12b is provided on the resin substrate 10 side of the second semiconductor layer 16a of each second TFT 9B and is made of the same material as the first gate electrode 12a.
  • the conductive layer 12b is electrically floating.
  • the organic EL element 35 emits light with a luminance corresponding to the drive current to display an image, as in the organic EL display device 50a of the first embodiment. is done.
  • the conductive layer 12b is formed when the first gate electrode 12a is formed in the TFT layer forming step in the manufacturing method of the organic EL display device 50a of the first embodiment. It can be manufactured by
  • the first semiconductor layer 14a formed of polysilicon is placed on the resin substrate 10 side with the first gate insulating film 13 interposed therebetween. Since the first gate electrode 12a is provided, the influence of the impurity ions in the resin substrate 10 on the first semiconductor layer 14a can be blocked by the first gate electrode 12a. As a result, the characteristics of the first TFT 9A can be stabilized, so in the organic EL display device 50b having a hybrid structure using the resin substrate 10, the characteristics of the first TFT 9A using a polysilicon semiconductor can be stabilized. , the display quality can be improved.
  • the first TFT 9A is of the bottom gate type and the second TFT 9B is of the top gate type. 18a and the parasitic capacitance between the first gate electrode 12a of the first TFT 9A and the second TFT 9B can be reduced. Furthermore, since the first gate electrode 12a of the first TFT 9A and the second gate electrode 18a of the second TFT 9B are separated in the thickness direction, the same material as the first gate electrode 12a and the first gate electrode 12a of the first TFT 9A can be used. It is possible to suppress short-circuit defects at the intersection of the wiring formed in one layer and the wiring formed in the same layer with the same material as the second gate electrode 18a of the second TFT 9B and the second gate electrode 18a.
  • the organic EL display device 50b of the present embodiment since the first gate insulating film 13 is thicker than the second gate insulating film 17, the S value of the subthreshold region in the Id-Vg characteristic is increased. , the rise curve can be laid down. As a result, in the first TFT 9A, the amount of change in current with respect to the amount of change in voltage can be reduced, so the change in luminance of the organic EL element 35 can be suppressed, and suitable TFT characteristics can be obtained for the driving TFT 9d. can.
  • the degree of freedom in design can be expanded.
  • the base coat film 11 made of an inorganic insulating film is provided between the resin substrate 10 and the first gate electrode 12a and the conductive layer 12b. Film peeling of the electrode 12a and the conductive layer 12b can be suppressed.
  • the conductive layer 12b is provided on the resin substrate 10 side of the second semiconductor layer 16a of each second TFT 9B.
  • the influence on the semiconductor layer 16a can be blocked by the conductive layer 12b, and the characteristics of the second TFT 9B can be stabilized.
  • an organic EL layer having a five-layer laminate structure of a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer was exemplified. It may have a three-layered structure of a layer-cum-hole-transporting layer, a light-emitting layer, and an electron-transporting layer-cum-electron-injecting layer.
  • the organic EL display device in which the first electrode is the anode and the second electrode is the cathode was exemplified. , and can also be applied to an organic EL display device in which the second electrode is an anode.
  • an organic EL display device is exemplified as a display device, but the present invention can also be applied to a display device such as an active matrix drive type liquid crystal display device, for example.
  • the display device in which the first TFT and the second TFT are provided for each sub-pixel in the display region was exemplified. can be applied to a display device in which a CMOS (complementary metal oxide semiconductor) is configured and the first TFT and the second TFT are provided as driving circuits for the frame region.
  • CMOS complementary metal oxide semiconductor
  • an organic EL display device was described as an example of a display device.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

第１ＴＦＴ（９Ａ）は、ポリシリコンにより形成された第１半導体層（１４ａ）と、第１半導体層（１４ａ）の樹脂基板（１０）側に第１ゲート絶縁膜（１３）を介して設けられた第１ゲート電極（１２ａ）とを備え、第２ＴＦＴ（９Ｂ）は、第１半導体層（１４ａ）よりも樹脂基板（１０）から離れた位置に設けられて酸化物半導体により形成された第２半導体層（１６ａ）と、第２半導体層（１６ａ）の樹脂基板（１０）と反対側に第２ゲート絶縁膜（１７）を介して設けられた第２ゲート電極（１８ａ）とを備えている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）が設けられている。ここで、ＴＦＴを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流が小さいＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体からなる半導体層等がよく知られている。
　例えば、特許文献１には、ポリシリコン半導体を用いた第１のＴＦＴ、及び酸化物半導体を用いた第２のＴＦＴが基板上にそれぞれ形成されたハイブリッド構造を有する表示装置が開示されている。
特開２０２０－１７５５８号公報（図５、図６）
　ところで、有機ＥＬ表示装置では、従来から用いられてきたガラス基板の代わりに、樹脂基板を用いたフレキシブルな有機ＥＬ表示装置が提案されている。ここで、樹脂基板には、不純物イオンが多く含まれている。そのため、例えば、上記特許文献１に開示されたハイブリッド構造を有する表示装置において、ＴＦＴ基板に樹脂基板を採用して、ＴＦＴを動作させると、樹脂基板中の不純物イオンが拡散してしまうので、樹脂基板に近い側のポリシリコン半導体を用いた第１のＴＦＴに悪影響を及ぼすおそれがある。そうなると、第１のＴＦＴの特性が不安定になるので、表示品位が低下してしまう。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、樹脂基板を用いたハイブリッド構造を有する表示装置において、ポリシリコン半導体を用いたＴＦＴの特性を安定化させることにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板と、上記樹脂基板上に設けられた薄膜トランジスタ層とを備え、上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられ、上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定された上記第１半導体層と、該第１半導体層の上記樹脂基板側に第１ゲート絶縁膜を介して設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、上記第１半導体層の上記樹脂基板と反対側に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、上記第２薄膜トランジスタは、上記第１半導体層よりも上記樹脂基板から離れた位置に設けられて互いに離間するように第３導体領域及び第４導体領域が規定された上記第２半導体層と、該第２半導体層の上記樹脂基板と反対側に第２ゲート絶縁膜を介して設けられ、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極と、該第２ゲート電極の上記樹脂基板と反対側に互いに離間するように設けられ、上記第３導体領域及び上記第４導体領域に電気的にそれぞれ接続された第３端子電極及び第４端子電極とを備えていることを特徴とすることを特徴とする。
　本発明によれば、樹脂基板を用いたハイブリッド構造を有する表示装置において、ポリシリコン半導体を用いたＴＦＴの特性を安定化させることができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域の断面図であり、図３に相当する図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図５は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２及び図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図及び断面図である。また、図４は、有機ＥＬ表示装置５０ａの等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３を示す断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中の右端部には、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中の縦方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中の縦方向）に延びるように設けられている。
　有機ＥＬ表示装置５０ａは、図３に示すように、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層３０ａと、ＴＦＴ層３０ａ上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　樹脂基板１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層３０ａは、図３に示すように、樹脂基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２１とを備えている。ここで、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数のゲート線１２ｇが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数の発光制御線１２ｅが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の横方向に互いに平行に延びるように複数の第２初期化電源線１８ｉが設けられている。なお、各発光制御線１２ｅは、図２に示すように、各ゲート線１２ｇ及び各第２初期化電源線１８ｉと隣り合うように設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数のソース線２０ｆが設けられている。また、ＴＦＴ層３０ａには、図２に示すように、図中の縦方向に互いに平行に延びるように複数の電源線２０ｇが設けられている。なお、各電源線２０ｇは、図２に示すように、各ソース線２０ｆと隣り合うように設けられている。
　第１ＴＦＴ９Ａは、図３に示すように、ベースコート膜１１上に設けられた第１ゲート電極１２ａと、第１ゲート電極１２ａを覆うように設けられた第１ゲート絶縁膜１３と、第１ゲート絶縁膜１３上に設けられた第１半導体層１４ａと、第１半導体層１４ａ上に順に設けられた第１層間絶縁膜１５、第２ゲート絶縁膜１７及び第２層間絶縁膜１９と、第２層間絶縁膜１９上に互いに離間するように設けられた第１端子電極２０ａ及び第２端子電極２０ｂとを備えている。
　ベースコート膜１１、第１ゲート絶縁膜１３、第１層間絶縁膜１５、第２ゲート絶縁膜１７及び第２層間絶縁膜１９は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の単層膜又は積層膜により構成されている。ここで、少なくとも第１層間絶縁膜１５及び第２ゲート絶縁膜１７の後述する第２半導体層１６ａ側は、酸化シリコン膜により構成されている。なお、第１ゲート絶縁膜１３（例えば、３５０ｎｍ程度の酸化シリコン膜（上層）／３０ｎｍ程度の窒化シリコン膜（中層）／２００ｎｍ程度の酸化シリコン膜（下層）の積層膜）は、第２ゲート絶縁膜１７（例えば、１５０ｎｍ程度の酸化シリコン膜の単層膜）よりも厚くなっている。
　第１ゲート電極１２ａは、図３に示すように、第１半導体層１４ａの後述する第１チャネル領域１４ａｃに重なるように設けられ、第１半導体層１４ａの後述する第１導体領域１４ａａ及び第２導体領域１４ａｂの間の導通を制御するように構成されている。
　第１半導体層１４ａは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコンにより形成され、図３に示すように、互いに離間するように規定された第１導体領域１４ａａ及び第２導体領域１４ａｂと、第１導体領域１４ａａ及び第２導体領域１４ａｂの間に規定された第１チャネル領域１４ａｃとを備えている。
　第１端子電極２０ａ及び第２端子電極２０ｂは、図３に示すように、第１層間絶縁膜１５、第２ゲート絶縁膜１７及び第２層間絶縁膜１９の積層膜に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１４ａの第１導体領域１４ａａ及び第２導体領域１４ａｂに電気的にそれぞれ接続されている。
　第２ＴＦＴ９Ｂは、図３に示すように、第１層間絶縁膜１５上に設けられた第２半導体層１６ａと、第２半導体層１６ａ上に設けられた第２ゲート絶縁膜１７と、第２ゲート絶縁膜１７に設けられた第２ゲート電極１８ａと、第２ゲート電極１８ａを覆うように設けられた第２層間絶縁膜１９と、第２層間絶縁膜１９上に互いに離間するように設けられた第３端子電極２０ｃ及び第４端子電極２０ｄとを備えている。
　第２半導体層１６ａは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体により形成され、図３に示すように、互いに離間するように規定された第３導体領域１６ａａ及び第４導体領域１６ａｂと、第３導体領域１６ａａ及び第４導体領域１６ａｂの間に規定された第２チャネル領域１６ａｃとを備えている。そして、第２半導体層１６ａは、図３に示すように、第１半導体層１４ａよりも樹脂基板１０から離れた位置に設けられている。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されない。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。ここで、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＺｎ（亜鉛）の三元系酸化物である。また、他の酸化物半導体としては、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）等を含んでいてもよい。なお、Ｚｎ－Ｏ系半導体としては、１族元素、１３族元素、１４族元素、１５族元素、１７族元素等のうち１種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
　第２ゲート電極１８ａは、図３に示すように、第２半導体層１６ａの第２チャネル領域１６ａｃに重なるように設けられ、第２半導体層１６ａの第３導体領域１６ａａ及び第４導体領域１６ａｂの間の導通を制御するように構成されている。
　第３端子電極２０ｃ及び第４端子電極２０ｄは、図３に示すように、第２ゲート絶縁膜１７及び第２層間絶縁膜１９の積層膜に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して第２半導体層１６ａの第３導体領域１６ａａ及び第４導体領域１６ａｂに電気的にそれぞれ接続されている。
　本実施形態では、ポリシリコンにより形成された第１半導体層１４ａを有する４つの第１ＴＦＴ９Ａとして、後述する書込用ＴＦＴ９ｃ、駆動用ＴＦＴ９ｄ、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆのｐチャネル型のＴＦＴを例示し、酸化物半導体により形成された第２半導体層１６ａを有する３つの第２ＴＦＴ９Ｂとして、後述する初期化用ＴＦＴ９ａ、補償用ＴＦＴ９ｂ及び陽極放電用ＴＦＴ９ｇのｎチャネル型のＴＦＴを例示する（図４参照）。なお、ポリシリコンにより形成された第１半導体層１４ａを有する４つの第１ＴＦＴ９Ａは、ｎチャネル型のＴＦＴであってもよい。また、図４の等価回路図では、各ＴＦＴ９ｃ、９ｄ、９ｅ、９ｆの第１端子電極２０ａ及び第２端子電極２０ｂを丸数字の１及び２で示し、各ＴＦＴ９ａ、９ｂ、９ｇの第３端子電極２０ｃ及び第４端子電極２０ｄを丸数字の３及び４で示している。また、図４の等価回路図では、ｎ行ｍ列目のサブ画素Ｐの画素回路を示しているが、（ｎ－１）行ｍ列目のサブ画素Ｐの画素回路の一部も含んでいる。また、図４の等価回路図では、高電源電圧ＥＬＶＤＤを供給する電源線２０ｇが第１初期化電源線を兼ねているが、電源線２０ｇ及び第１初期化電源線は、別々に設けられていてもよい。また、第２初期化電源線１８ｉには、低電源電圧ＥＬＶＳＳと同じ電圧を入力するが、これに限定されることなく、低電源電圧ＥＬＶＳＳと異なる電圧で後述する有機ＥＬ素子３５が消灯するような電圧を入力してもよい。
　初期化用ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が前段（ｎ－１段）のゲート線１２ｇ（ｎ－１）に電気的に接続され、その第３端子電極が後述するキャパシタ９ｈの下部導電層及び駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第４端子電極が電源線２０ｇに電気的に接続されている。
　補償用ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１２ｇ（ｎ）に電気的に接続され、その第３端子電極が駆動用ＴＦＴ９ｄのゲート電極に電気的に接続され、その第４端子電極が駆動用ＴＦＴ９ｄの第１端子電極に電気的に接続されている。
　書込用ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１２ｇ（ｎ）に電気的に接続され、その第１端子電極が対応するソース線２０ｆに電気的に接続され、その第２端子電極が駆動用ＴＦＴ９ｄの第２端子電極に電気的に接続されている。
　駆動用ＴＦＴ９ｄは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第３端子電極に電気的に接続され、その第１端子電極が補償用ＴＦＴ９ｂの第４端子電極及び電源供給用ＴＦＴ９ｅの各第２端子電極に電気的に接続され、その第２端子電極が書込用ＴＦＴ９ｃの第２端子電極及び発光制御用ＴＦＴ９ｆの第１端子電極に電気的に接続されている。ここで、駆動用ＴＦＴ９ｄは、有機ＥＬ素子３５の電流を制御するように構成されている。また、駆動用ＴＦＴ９ｄを構成する第１ＴＦＴ９Ａでは、第１ゲート絶縁膜１３が第２ゲート絶縁膜１７よりも厚くなっているので、Ｉｄ－Ｖｇ特性におけるサブスレッショルド領域のＳ値を大きくし、立ち上がり曲線を寝かすことができる。これにより、第１ＴＦＴ９Ａでは、電圧の変化量に対する電流の変化量を小さくすることができるので、有機ＥＬ素子３５の輝度変化を抑制することができ、駆動用ＴＦＴ９ｄに適切なＴＦＴ特性を得ることができる。
　電源供給用ＴＦＴ９ｅは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１２ｅに電気的に接続され、その第１端子電極が電源線２０ｇに電気的に接続され、その第２端子電極が駆動用ＴＦＴ９ｄの第１端子電極に電気的に接続されている。
　発光制御用ＴＦＴ９ｆは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）の発光制御線１２ｅに電気的に接続され、その第１端子電極が駆動用ＴＦＴ９ｄの第２端子電極に電気的に接続され、その第２端子電極が後述する有機ＥＬ素子３５の後述する第１電極３１に電気的に接続されている。
　陽極放電用ＴＦＴ９ｇは、図４に示すように、各サブ画素Ｐにおいて、そのゲート電極が自段（ｎ段）のゲート線１２ｇ（ｎ）に電気的に接続され、その第３端子電極が有機ＥＬ素子３５の第１電極３１に電気的に接続され、その第４端子電極が第２初期化電源線１８ｉに電気的に接続されている。
　キャパシタ９ｈは、例えば、第２ゲート電極１８ａと同一材料により同一層に形成された下部導電層（不図示）と、下部導電層を覆うように設けられた第２層間絶縁膜１９と、第２層間絶縁膜１９上に下部導電層と重なるように設けられ、第１端子電極２０ａと同一材料により同一層に形成された上部導電層（不図示）とを備えている。また、キャパシタ９ｈは、図４に示すように、各サブ画素Ｐにおいて、その下部導電層が駆動用ＴＦＴ９ｄのゲート電極、初期化用ＴＦＴ９ａ及び補償用ＴＦＴ９ｂの各第３端子電極に電気的に接続され、その上部導電層が陽極放電用ＴＦＴ９ｇの第３端子電極、発光制御用ＴＦＴ９ｆの第２端子電極及び有機ＥＬ素子３５の第１電極３１に電気的に接続されている。
　平坦化膜２１は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層４０は、図３に示すように、複数のサブ画素Ｐに対応して、マトリクス状に配列するように複数の発光素子として設けられた複数の有機ＥＬ素子３５と、各有機ＥＬ素子３５の第１電極３１の周端部を覆うように全てのサブ画素Ｐに共通して格子状に設けられたエッジカバー３２とを備えている。
　有機ＥＬ素子３５は、図３に示すように、各サブ画素Ｐにおいて、ＴＦＴ層３０ａの平坦化膜２１上に設けられた第１電極３１と、第１電極３１上に設けられた有機ＥＬ層３３と、有機ＥＬ層３３上に設けられた第２電極３４とを備えている。
　第１電極３１は、平坦化膜２１に形成されたコンタクトホールを介して、各サブ画素Ｐの発光制御用ＴＦＴ９ｆの第２端子電極に電気的に接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　有機ＥＬ層３３は、図５に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように全てのサブ画素Ｐに共通して設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　エッジカバー３２は、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　封止膜４５は、図３に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子層３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。
　第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。
　有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　上記構成の有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、まず、発光制御線１８ｅが選択されて非活性状態とされると、有機ＥＬ素子３５が非発光状態となる。その非発光状態で、前段のゲート線１２ｇ（ｎ－１）が選択され、そのゲート線１２ｇ（ｎ－１）を介してゲート信号が初期化用ＴＦＴ９ａに入力されることにより、初期化用ＴＦＴ９ａがオン状態となり、電源線２０ｇの高電源電圧ＥＬＶＤＤがキャパシタ９ｈに印加されると共に、駆動用ＴＦＴ９ｄがオン状態となる。これにより、キャパシタ９ｈの電荷が放電されて、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧が初期化される。次に、自段のゲート線１２ｇ（ｎ）が選択されて活性状態とされることにより、補償用ＴＦＴ９ｂ及び書込用ＴＦＴ９ｃがオン状態となり、対応するソース線２０ｆを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動用ＴＦＴ９ｄを介してキャパシタ９ｈに書き込まれると共に、陽極放電用ＴＦＴ９ｇがオン状態となり、第２初期化電源線１８ｉを介して初期化信号が有機ＥＬ素子３５の第１電極３１に印加されて第１電極３１に蓄積した電荷がリセットされる。その後、発光制御線１２ｅが選択されて、電源供給用ＴＦＴ９ｅ及び発光制御用ＴＦＴ９ｆがオン状態となり、駆動用ＴＦＴ９ｄのゲート電極にかかる電圧に応じた駆動電流が電源線２０ｇから有機ＥＬ素子３５に供給される。このようにして、有機ＥＬ表示装置５０ａでは、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ１００ｎｍ程度）等の金属膜を成膜した後に、その金属膜をパターニングして、第１ゲート電極１２ａを形成する。なお、第１ゲート電極１２ａを形成する際には、ゲート線１２ｇや発光制御線１２ｅも形成される。
　その後、第１ゲート電極１２ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ２００ｎｍ程度）、窒化シリコン膜（厚さ３０ｎｍ程度）及び酸化シリコン膜（厚さ３５０ｎｍ程度）を順に成膜することにより、第１ゲート絶縁膜１３を形成する。
　さらに、第１ゲート絶縁膜１３が形成された基板表面に、例えば、プラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコン膜を形成した後に、そのポリシリコン膜をパターニングして、第１半導体層１４ａを形成する。
　その後、第１ゲート電極１２ａをマスクとして、不純物イオンをドーピングすることにより、第１半導体層１４ａの一部を導体化して、第１半導体層１４ａに第１導体領域１４ａａ、第２導体領域１４ａｂ及び第１チャネル領域１４ａｃを形成する。
　続いて、第１半導体層１４ａの一部が導体化された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（１００ｎｍ程度）を成膜して第１層間絶縁膜１５を形成し、さらに、スパッタリング法により、ＩｎＧａＺｎＯ４等の酸化物半導体膜（厚さ３０ｎｍ程度）を成膜した後に、その酸化物半導体膜をパターニングすることにより、第２半導体層１６ａを形成する。
　その後、第２半導体層１６ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、第２ゲート絶縁膜１７を形成する。
　さらに、第２ゲート絶縁膜１７が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２００ｎｍ程度）等の金属膜を成膜した後に、その金属膜をパターニングすることにより、第２ゲート電極１８ａを形成する。なお、第２ゲート電極１８ａを形成する際には、第２初期化電源線１８ｉも形成される。
　続いて、第２ゲート電極１８ａが形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）及び窒化シリコン膜（厚さ１５０ｎｍ程度）を順に成膜することにより、第２層間絶縁膜１９を形成する。なお、第２層間絶縁膜１９を形成した後の熱処理により、第２半導体層１６ａの一部を導体化して、第２半導体層１６ａに第３導体領域１６ａａ、第４導体領域１６ａｂ及び第２チャネル領域１６ａｃが形成される。
　その後、第２層間絶縁膜１９が形成された基板表面において、第１層間絶縁膜１５、第２ゲート絶縁膜１７及び第２層間絶縁膜１９を適宜パターニングすることにより、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ、第４コンタクトホールＨｄ等のコンタクトホールを形成する。
　さらに、第１コンタクトホールＨａ等のコンタクトホールが形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜した後に、その金属積層膜をパターニングして、第１端子電極２０ａ、第２端子電極２０ｂ、第３端子電極２０ｃ及び第４端子電極２０ｄを形成する。なお、第１端子電極２０ａ、第２端子電極２０ｂ、第３端子電極２０ｃ及び第４端子電極２０ｄを形成する際には、ソース線２０ｆ及び電源線２０ｇも形成される。
　最後に、第１端子電極２０ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、平坦化膜２１を形成する。
　以上のようにして、ＴＦＴ層３０ａを形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０ａの平坦化膜２１上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　最後に、封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板１０のガラス基板側からレーザー光を照射することにより、樹脂基板１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、第１ＴＦＴ９Ａにおいて、ポリシリコンにより形成された第１半導体層１４ａの樹脂基板１０側に第１ゲート絶縁膜１３を介して第１ゲート電極１２ａが設けられているので、樹脂基板１０中の不純物イオンによる第１半導体層１４ａへの影響を第１ゲート電極１２ａでブロックすることができる。これにより、第１ＴＦＴ９Ａの特性を安定化させることができるので、樹脂基板１０を用いたハイブリッド構造を有する有機ＥＬ表示装置５０ａにおいて、ポリシリコン半導体を用いた第１ＴＦＴ９Ａの特性を安定化させることができ、表示品位を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第１ＴＦＴ９Ａがボトムゲート型であり、第２ＴＦＴ９Ｂがトップゲート型であるので、第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂの第２ゲート電極１８ａとの間に生じる寄生容量、及び第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂとの間に生じる寄生容量を小さくすることができる。さらに、第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂの第２ゲート電極１８ａとが厚さ方向に離間しているので、第１ＴＦＴ９Ａの第１ゲート電極１２ａ及び第１ゲート電極１２ａと同一材料により同一層に形成された配線と、第２ＴＦＴ９Ｂの第２ゲート電極１８ａ及び第２ゲート電極１８ａと同一材料により同一層に形成された配線とが交差する部分での短絡不良を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第１ゲート絶縁膜１３が第２ゲート絶縁膜１７よりも厚くなっているので、Ｉｄ－Ｖｇ特性におけるサブスレッショルド領域のＳ値を大きくし、立ち上がり曲線を寝かすことができる。これにより、第１ＴＦＴ９Ａでは、電圧の変化量に対する電流の変化量を小さくすることができるので、有機ＥＬ素子３５の輝度変化を抑制することができ、駆動用ＴＦＴ９ｄに適切なＴＦＴ特性を得ることができる。さらに、第１ゲート絶縁膜１３及び第２ゲート絶縁膜１７の膜厚を調整することにより、ポリシリコン半導体を用いた第１ＴＦＴ９Ａ及び酸化物半導体を用いた第２ＴＦＴ９Ｂの特性差によるアンバランスを解消することができるので、設計自由度を広げることができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、樹脂基板１０と第１ゲート電極１２ａとの間に無機絶縁膜からなるベースコート膜１１が設けられているので、第１ゲート電極１２ａの膜剥がれを抑制することができる。
　《第２の実施形態》
　図６は、本発明に係る表示装置の第２の実施形態を示している。ここで、図９は、本実施形態に係る有機ＥＬ表示装置５０ｂの表示領域Ｄの断面図であり、上記第１の実施形態で説明した図３に相当する図である。なお、以下の実施形態において、図１～図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、第２ＴＦＴ９Ｂの樹脂基板１０側に導電層が配置されていない有機ＥＬ表示装置５０ａを例示したが、本実施形態では、第２ＴＦＴ９Ｂの樹脂基板１０側に導電層１２ｂが配置された有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、例えば、矩形状に設けられた表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｂは、図６に示すように、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層３０ｂと、ＴＦＴ層３０ｂ上に設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０を覆うように設けられた封止膜４５とを備えている。
　ＴＦＴ層３０ｂは、図６に示すように、樹脂基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた４つの第１ＴＦＴ９Ａ、３つの第２ＴＦＴ９Ｂ及び１つのキャパシタ９ｈ（図４参照）と、各第１ＴＦＴ９Ａ及び各第２ＴＦＴ９Ｂ及び各キャパシタ９ｈ上に設けられた平坦化膜２１とを備えている。ここで、ＴＦＴ層３０ｂには、上記第１の実施形態のＴＦＴ３０ａと同様に、複数のゲート線１２、複数の発光制御線１２ｅ、複数の第２初期化電源線１８ｉ、複数のソース線２０ｆ及び複数の電源線２０ｇが設けられている。また、各第２ＴＦＴ９Ｂの第２半導体層１６ａの樹脂基板１０側には、図６に示すように、第１ゲート電極１２ａと同一材料により同一層に形成された導電層１２ｂが設けられている。なお、導電層１２ｂは、電気的にフローティングになっている。
　上記構成の有機ＥＬ表示装置５０ｂでは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態の有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａの製造方法におけるＴＦＴ層形成工程において、第１ゲート電極１２ａを形成する際に、導電層１２ｂを形成することにより製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１ＴＦＴ９Ａにおいて、ポリシリコンにより形成された第１半導体層１４ａの樹脂基板１０側に第１ゲート絶縁膜１３を介して第１ゲート電極１２ａが設けられているので、樹脂基板１０中の不純物イオンによる第１半導体層１４ａへの影響を第１ゲート電極１２ａでブロックすることができる。これにより、第１ＴＦＴ９Ａの特性を安定化させることができるので、樹脂基板１０を用いたハイブリッド構造を有する有機ＥＬ表示装置５０ｂにおいて、ポリシリコン半導体を用いた第１ＴＦＴ９Ａの特性を安定化させることができ、表示品位を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１ＴＦＴ９Ａがボトムゲート型であり、第２ＴＦＴ９Ｂがトップゲート型であるので、第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂの第２ゲート電極１８ａとの間に生じる寄生容量、及び第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂとの間に生じる寄生容量を小さくすることができる。さらに、第１ＴＦＴ９Ａの第１ゲート電極１２ａと第２ＴＦＴ９Ｂの第２ゲート電極１８ａとが厚さ方向に離間しているので、第１ＴＦＴ９Ａの第１ゲート電極１２ａ及び第１ゲート電極１２ａと同一材料により同一層に形成された配線と、第２ＴＦＴ９Ｂの第２ゲート電極１８ａ及び第２ゲート電極１８ａと同一材料により同一層に形成された配線とが交差する部分での短絡不良を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１ゲート絶縁膜１３が第２ゲート絶縁膜１７よりも厚くなっているので、Ｉｄ－Ｖｇ特性におけるサブスレッショルド領域のＳ値を大きくし、立ち上がり曲線を寝かすことができる。これにより、第１ＴＦＴ９Ａでは、電圧の変化量に対する電流の変化量を小さくすることができるので、有機ＥＬ素子３５の輝度変化を抑制することができ、駆動用ＴＦＴ９ｄに適切なＴＦＴ特性を得ることができる。さらに、第１ゲート絶縁膜１３及び第２ゲート絶縁膜１７の膜厚を調整することにより、ポリシリコン半導体を用いた第１ＴＦＴ９Ａ及び酸化物半導体を用いた第２ＴＦＴ９Ｂの特性差によるアンバランスを解消することができるので、設計自由度を広げることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、樹脂基板１０と第１ゲート電極１２ａ及び導電層１２ｂとの間に無機絶縁膜からなるベースコート膜１１が設けられているので、第１ゲート電極１２ａ及び導電層１２ｂの膜剥がれを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、各第２ＴＦＴ９Ｂの第２半導体層１６ａの樹脂基板１０側に導電層１２ｂが設けられているので、樹脂基板１０中の不純物イオンによる第２半導体層１６ａへの影響を導電層１２ｂでブロックすることができ、第２ＴＦＴ９Ｂの特性を安定化させることができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例示したが、本発明は、例えば、アクティブマトリクス駆動方式の液晶表示装置等の表示装置にも適用することができる。
　また、上記各実施形態では、表示領域のサブ画素毎に第１ＴＦＴ及び第２ＴＦＴが設けられた表示装置を例示したが、本発明は、例えば、ｐチャネル型の第１ＴＦＴ及びｎチャネル型の第２ＴＦＴを組み合わせることにより、ＣＭＯＳ（complementary metal oxide semiconductor）を構成して、第１ＴＦＴ及び第２ＴＦＴが額縁領域の駆動回路として設けられた表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置にも適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置にも適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｈａ　　　　第１コンタクトホール
Ｈｂ　　　　第２コンタクトホール
Ｈｃ　　　　第３コンタクトホール
Ｈｄ　　　　第４コンタクトホール
Ｐ　　　　　サブ画素
９Ａ　　　　第１ＴＦＴ（第１薄膜トランジスタ）
９Ｂ　　　　第２ＴＦＴ（第２薄膜トランジスタ）
９ａ　　　　初期化用ＴＦＴ（第２薄膜トランジスタ）
９ｂ　　　　補償用ＴＦＴ（第２薄膜トランジスタ）
９ｃ　　　　書込用ＴＦＴ（第１薄膜トランジスタ）
９ｄ　　　　駆動用ＴＦＴ（第１薄膜トランジスタ）
９ｅ　　　　電源供給用ＴＦＴ（第１薄膜トランジスタ）
９ｆ　　　　発光制御用ＴＦＴ（第１薄膜トランジスタ）
９ｇ　　　　陽極放電用ＴＦＴ（第２薄膜トランジスタ）
１０　　　　樹脂基板
１１　　　　ベースコート膜
１２ａ　　　第１ゲート電極
１２ｂ　　　導電層
１３　　　　第１ゲート絶縁膜
１４ａ　　　第１半導体層
１４ａａ　　第１導体領域
１４ａｂ　　第２導体領域
１５　　　　第１層間絶縁膜
１６ａ　　　第２半導体層
１６ａａ　　第３導体領域
１６ａｂ　　第４導体領域
１７　　　　第２ゲート絶縁膜
１８ａ　　　第２ゲート電極
１９　　　　第２層間絶縁膜
２０ａ　　　第１端子電極
２０ｂ　　　第２端子電極
２０ｃ　　　第３端子電極
２０ｄ　　　第４端子電極
２１　　　　平坦化膜
３０ａ，３０ｂ　　ＴＦＴ層（薄膜トランジスタ層）
３５　　　　有機ＥＬ素子（有機エレクトロルミネッセンス素子、発光素子）
４０　　　　有機ＥＬ素子層（発光素子層）
４５　　　　封止膜
５０ａ，５０ｂ　　有機ＥＬ表示装置

Claims (11)

  1. 　樹脂基板と、
    　上記樹脂基板上に設けられた薄膜トランジスタ層とを備え、
    　上記薄膜トランジスタ層には、ポリシリコンにより形成された第１半導体層を有する第１薄膜トランジスタ、及び酸化物半導体により形成された第２半導体層を有する第２薄膜トランジスタがサブ画素毎に設けられ、
    　上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定された上記第１半導体層と、該第１半導体層の上記樹脂基板側に第１ゲート絶縁膜を介して設けられ、上記第１導体領域及び上記第２導体領域の間の導通を制御する第１ゲート電極と、上記第１半導体層の上記樹脂基板と反対側に互いに離間するように設けられ、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続された第１端子電極及び第２端子電極とを備え、
    　上記第２薄膜トランジスタは、上記第１半導体層よりも上記樹脂基板から離れた位置に設けられて互いに離間するように第３導体領域及び第４導体領域が規定された上記第２半導体層と、該第２半導体層の上記樹脂基板と反対側に第２ゲート絶縁膜を介して設けられ、上記第３導体領域及び上記第４導体領域の間の導通を制御する第２ゲート電極と、該第２ゲート電極の上記樹脂基板と反対側に互いに離間するように設けられ、上記第３導体領域及び上記第４導体領域に電気的にそれぞれ接続された第３端子電極及び第４端子電極とを備えていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記第１半導体層上には、第１層間絶縁膜が設けられ、
    　上記第１層間絶縁膜上には、上記第２半導体層が設けられ、
    　上記第２ゲート電極上には、第２層間絶縁膜が設けられ、
    　上記第１端子電極、上記第２端子電極、上記第３端子電極及び上記第４端子電極は、上記第２層間絶縁膜上に設けられ、
    　上記第１端子電極及び上記第２端子電極は、上記第１層間絶縁膜、上記第２ゲート絶縁膜及び上記第２層間絶縁膜の積層膜に形成された第１コンタクトホール及び第２コンタクトホールを介して、上記第１導体領域及び上記第２導体領域に電気的にそれぞれ接続され、
    　上記第３端子電極及び上記第４端子電極は、上記第２ゲート絶縁膜及び上記第２層間絶縁膜の積層膜に形成された第３コンタクトホール及び第４コンタクトホールを介して、上記第３導体領域及び上記第４導体領域に電気的にそれぞれ接続されていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記樹脂基板上には、ベースコート膜が設けられ、
    　上記第１ゲート電極は、上記ベースコート膜上に設けられていることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記第１ゲート絶縁膜は、上記第２ゲート絶縁膜よりも厚くなっていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記第２半導体層の上記樹脂基板側には、導電層が設けられていることを特徴とする表示装置。
  6. 　請求項５に記載された表示装置において、
    　上記導電層は、上記第１ゲート電極と同一材料により同一層に形成されていることを特徴とする表示装置。
  7. 　請求項５又は６に記載された表示装置において、
    　上記導電層は、電気的にフローティングであることを特徴とする表示装置。
  8. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層は、上記第１端子電極、上記第２端子電極、上記第３端子電極及び上記第４端子電極を覆うように設けられた平坦化膜を備えていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層上に設けられ、複数の発光素子が配列された発光素子層と、
    　上記発光素子層を覆うように設けられた封止膜とを備えていることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記第１薄膜トランジスタは、上記各発光素子の電流を制御する駆動用薄膜トランジスタを構成するように設けられていることを特徴とする表示装置。
  11. 　請求項９又は１０に記載された表示装置において、
    　上記各発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする表示装置。
PCT/JP2021/026326 2021-07-13 2021-07-13 表示装置 WO2023286168A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/026326 WO2023286168A1 (ja) 2021-07-13 2021-07-13 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/026326 WO2023286168A1 (ja) 2021-07-13 2021-07-13 表示装置

Publications (1)

Publication Number Publication Date
WO2023286168A1 true WO2023286168A1 (ja) 2023-01-19

Family

ID=84920135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/026326 WO2023286168A1 (ja) 2021-07-13 2021-07-13 表示装置

Country Status (1)

Country Link
WO (1) WO2023286168A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置
WO2020021938A1 (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
JP2021015954A (ja) * 2019-07-11 2021-02-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ基板
JP2021510426A (ja) * 2018-01-11 2021-04-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置
JP2021510426A (ja) * 2018-01-11 2021-04-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
WO2020021938A1 (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
JP2021015954A (ja) * 2019-07-11 2021-02-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ基板

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
US20210005702A1 (en) Display device
WO2023286168A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2022215196A1 (ja) 表示装置
WO2023062696A1 (ja) 表示装置
WO2023062695A1 (ja) 表示装置
WO2023013039A1 (ja) 表示装置及びその製造方法
WO2023157293A1 (ja) 表示装置
WO2022230060A1 (ja) 表示装置
WO2023112328A1 (ja) 表示装置
WO2023175794A1 (ja) 表示装置及びその製造方法
WO2023021623A1 (ja) 表示装置及びその製造方法
WO2020174605A1 (ja) 表示装置及びその製造方法
US20240040836A1 (en) Display device and method for manufacturing same
WO2023100365A1 (ja) 表示装置
WO2024013808A1 (ja) 表示装置
WO2023105569A1 (ja) 表示装置
JP7494383B2 (ja) 表示装置
WO2023126995A1 (ja) 表示装置
WO2024029037A1 (ja) 表示装置
WO2023127165A1 (ja) 表示装置
WO2023238297A1 (ja) 表示装置
WO2023157110A1 (ja) 表示装置
WO2024127448A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21950110

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18564814

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE