JP2003108032A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JP2003108032A
JP2003108032A JP2001303788A JP2001303788A JP2003108032A JP 2003108032 A JP2003108032 A JP 2003108032A JP 2001303788 A JP2001303788 A JP 2001303788A JP 2001303788 A JP2001303788 A JP 2001303788A JP 2003108032 A JP2003108032 A JP 2003108032A
Authority
JP
Japan
Prior art keywords
pixel
thin film
film transistor
display device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001303788A
Other languages
English (en)
Other versions
JP4380954B2 (ja
Inventor
Katsuya Anzai
勝矢 安齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001303788A priority Critical patent/JP4380954B2/ja
Priority to TW091121441A priority patent/TW546601B/zh
Priority to CNB02143381XA priority patent/CN1251165C/zh
Priority to US10/256,313 priority patent/US6847343B2/en
Priority to EP02256758A priority patent/EP1298634A3/en
Priority to KR10-2002-0059091A priority patent/KR100493353B1/ko
Publication of JP2003108032A publication Critical patent/JP2003108032A/ja
Application granted granted Critical
Publication of JP4380954B2 publication Critical patent/JP4380954B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 デルタ配列などが採用されたアクティブマト
リクス型表示装置において配線パターンを簡潔とする。 【解決手段】 マトリクス状に配置された複数の画素の
それぞれが、表示素子として例えば有機ＥＬ素子５０
と、駆動電源ライン４４からの電流を上記有機ＥＬ素子
５０に供給する第２ＴＦＴ２０と、選択時にデータライ
ン４２から供給されるデータ信号に基づいて第２ＴＦＴ
２０を制御する第１ＴＦＴと、を少なくとも備えるアク
ティブマトリクス型表示装置において、各画素の領域内
を駆動電源ライン４４が横切る。具体的には、第１ＴＦ
Ｔがデータライン４２と接続される領域では、画素の対
向する第１、第２辺のうち、データライン４２と逆の第
２辺側に配置され、第２ＴＦＴ２０と該駆動電源ライン
４４が接続される領域では第１辺側に配置する。これに
より、行毎に位置のずれた画素を簡潔な配線レイアウト
で接続することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型表示装置、特に各画素及び配線のレイアウトに
関する。
【０００２】
【従来の技術】自発光素子であるエレクトロルミネッセ
ンス（Electroluminescence：以下ＥＬ）素子を各画素
に発光素子として用いたＥＬ表示装置は、自発光型であ
ると共に、薄く消費電力が小さい等の有利な点があり、
液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わ
る表示装置として注目され、研究が進められている。
【０００３】また、なかでも、ＥＬ素子を個別に制御す
る薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各
画素に設け、画素毎にＥＬ素子を制御するアクティブマ
トリクス型ＥＬ表示装置は、高精細な表示装置として期
待されている。
【０００４】図４は、ｍ行ｎ列のアクティブマトリクス
型ＥＬ表示装置における１画素当たりの回路構成を示し
ている。このＥＬ表示装置では、基板上に複数本のゲー
トラインＧＬが行方向に延び、複数本のデータラインＤ
Ｌ及び電源ラインＶＬが列方向に延びている。各画素は
ゲートラインＧＬとデータラインＤＬとによって囲まれ
る領域に構成され、有機ＥＬ素子５０と、スイッチング
用ＴＦＴ（第１ＴＦＴ）１０、ＥＬ素子駆動用ＴＦＴ
（第２ＴＦＴ）２０及び保持容量Ｃｓを備えている。
【０００５】第１ＴＦＴ１０は、ゲートラインＧＬとデ
ータラインＤＬとに接続されており、ゲート電極にゲー
ト信号（選択信号）を受けてオンする。このときデータ
ラインＤＬに供給されているデータ信号は第１ＴＦＴ１
０と第２ＴＦＴ２０との間に接続された保持容量Ｃｓに
保持される。第２ＴＦＴ２０のゲート電極には、上記第
１ＴＦＴ１０を介して供給されたデータ信号に応じた電
圧が供給され、この第２ＴＦＴ２０は、その電圧値に応
じた電流を電源ラインＶＬから有機ＥＬ素子５０に供給
する。このような動作により、各画素ごとにデータ信号
に応じた輝度で有機ＥＬ素子５０が発光し、所望のイメ
ージが表示される。
【０００６】現在フラットパネルディスプレイとして多
く用いられている液晶表示装置（ＬＣＤ）では、カラー
表示が既に実現されおり、このようなカラーＬＣＤで
は、基板上に複数配置される画素は、例えば、Ｒ
（赤），Ｇ（緑），Ｂ（青）のいずれかの色に割り当て
られている。有機ＥＬ素子を用いた表示装置においても
同様にカラー表示が望まれており、これを実現する場
合、Ｒ，Ｇ，Ｂの画素の基本的な配列は、カラーＬＣＤ
で用いられている配列と共通する。
【０００７】
【発明が解決しようとする課題】例えばカラーＬＣＤ等
において、基板上の各色に対応した画素に対しては、色
毎に異なるデータラインによってデータ信号（表示信
号）を供給することが多い。表示信号処理の簡素化、駆
動回路の簡素化、そして、異なる色の表示内容に影響を
受けにくくするためである。ここで、カラー表示装置の
場合の画素配列として、列方向に同色の画素が並ぶスト
ライプ配列が知られている。このストライプ配列の採用
されたアクティブマトリクス型のカラーＬＣＤでは、各
画素の液晶容量を制御する薄膜トランジスタにデータ信
号（表示信号）を供給するデータラインは、モノカラー
の場合と同様に列方向にほぼ直線上に延び、１本のデー
タラインによって同一列方向に並んだ同色の複数の画素
に対しデータ信号を供給すればよい。
【０００８】図４に示すような回路構成が採用されるア
クティブマトリクス型のカラー有機ＥＬ表示装置を実現
する場合にも、ストライプ配列を採用した場合には、同
色の有機ＥＬ素子５０を備える画素が列方向にほぼ一直
線上に並ぶ。従って、各画素にデータ信号を供給するデ
ータラインＤＬと、電流を供給する駆動電源ラインＶＬ
は、共に画素の配列に沿って列方向にほぼ一直線上に延
びた配列とすることができる。
【０００９】映像をより高解像度で表示するためのカラ
ー表示装置の画素配列として、同色画素を列方向におい
て行毎に所定ピッチずらしながら並べるいわゆるデルタ
配列が知られている。アクティブマトリクス型ＬＣＤで
は、既にこのようなデルタ配列が採用された装置が知ら
れており、同一色の画素は、行方向に例えば１．５画素
ずつずれて配置される。従って、この同一色の画素にデ
ータ信号を供給するデータラインは、行毎にずれた画素
間を蛇行しながら列方向に延びることとなる。
【００１０】有機ＥＬ表示装置においても、今後、解像
度向上などの要求に応じてデルタ配列を採用することが
予想される。しかし、アクティブマトリクス型の有機Ｅ
Ｌ表示装置では、図４に示すように、列方向において各
画素に対しデータラインＤＬと駆動電源ラインＶＬとを
接続する必要があるため、デルタ配列を採用した場合Ｌ
ＣＤより配線が複雑となる。さらに、この２本の配線
は、製造工程の共通化のため同一材料を用いて同時にパ
ターニングして形成されることが多く、この場合互いに
交差することなく列方向に配置する必要があり、また、
少なくともデータラインＤＬについては、上述のような
理由から同一色の画素に接続することが望まれる。
【００１１】図５は、アクティブマトリクス型の有機Ｅ
Ｌ表示装置においてデルタ配列を採用した場合に考えら
れる画素レイアウトの例を示している。図５では、同一
のデータラインＤＬが接続される同色の画素は、そのデ
ータラインＤＬに対して線対称になるように設計されて
いる。例えば図中の１行目のＲ用画素では第１ＴＦＴ１
０が画素の右側に配置されてデータライン４３ｒに接続
され、２行目のＲ用画素では左側に第１ＴＦＴ１０が配
置されて同じデータライン４３ｒに接続されている。こ
のように行毎に画素内のパターンを左右逆とすること
で、図５では行毎に２画素ずつ同色画素の位置がずれて
いる場合に、データライン４３の行間での蛇行を１画素
分に抑えている。これは、蛇行距離が短いほど、配線抵
抗による信号の遅延、減衰などの問題を小さくすること
ができるためである。
【００１２】一方、駆動電源ライン（ＶＬ）４５は、共
通の駆動電源Ｐｖｄｄに接続されており、同一の色の画
素に接続する必要は特にはないが、データライン４３と
同一材料で同時にパターニングして形成するにはデータ
ライン４３と交差しないことが必要である。そこで、図
５のように例えば１行目において、Ｒ画素とＧ画素の間
を通りＧ画素の第２ＴＦＴ２０と接続された駆動電源ラ
インＶＬは、Ｇ用のデータライン４３ｇとＲ用のデータ
ライン４３ｒとの間を通り、２行目のＲ画素とＧ画素の
間を通り、Ｒ画素の第２ＴＦＴ２０に接続すればよい。
【００１３】図５に示すレイアウトでは、データライン
ＤＬをできるだけ短い配線長で同色の画素に接続するこ
と、及び駆動電源ラインＶＬは、データラインＤＬと交
差することなく各画素に接続するという条件を満たして
いる。しかし、図５からも解るように、行間において配
線が複雑に引き回されており、行間で配線の占める面積
が非常に大きい。このように配線の占める面積が多くな
ると、限られた基板上において、画素の発光領域（有機
ＥＬ素子形成領域）が大きく制限されることとなり、開
口率の向上、つまり明るい表示を実現することができな
い。
【００１４】また配線が複雑に引き回されていること
は、配線長が長いことを意味しており、それによる配線
抵抗も大きくなる。例えば駆動電源ライン４５は表示装
置のどの位置の画素に対しても供給可能な最大電流が同
一でなければ表示面内における有機ＥＬ素子５０の発光
輝度ムラを生じてしまう。従って、駆動電源ライン４５
の配線抵抗が大きくなると、駆動電源から離れた位置に
ある画素ほど駆動電源ライン４５の配線抵抗による電圧
降下により発光輝度が低くなってしまう。
【００１５】本発明は、上記課題に鑑みなされたもので
あり、有機ＥＬ素子などを用いたアクティブマトリクス
型表示装置において、配線パターンを簡潔とすることを
目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
にこの発明はなされ、マトリクス状に配置された複数の
画素のそれぞれが、被駆動素子と、駆動電源ラインから
の電力を前記被駆動素子に供給する素子駆動用薄膜トラ
ンジスタと、選択時にデータラインから供給されるデー
タ信号に基づいて前記素子駆動用薄膜トランジスタを制
御するスイッチング用薄膜トランジスタと、を少なくと
も備えるアクティブマトリクス型表示装置であって、各
画素において、前記駆動電源ラインは、前記スイッチン
グ用薄膜トランジスタが前記データラインと接続されて
いる領域では、該画素の対向する第１及び第２辺のうち
前記データラインと反対側の第２辺側に配置され、前記
素子駆動用薄膜トランジスタと該駆動電源ラインが接続
されている領域では、前記データライン側の第１辺側に
配置されている。
【００１７】本発明の他の態様では、上記アクティブマ
トリクス型表示装置において、前記駆動電源ラインは、
画素の第２辺側から、画素内の前記スイッチング用薄膜
トランジスタと前記被駆動素子との間を横切って該画素
の第１辺側に延びる。
【００１８】本発明の他の態様では、上記アクティブマ
トリクス型表示装置において、前記駆動電源ラインは、
画素の第２辺側から、画素内の前記スイッチング用薄膜
トランジスタと前記被駆動素子との間を、前記スイッチ
ング用薄膜トランジスタに選択信号を供給する選択ライ
ンの延在方向に延びて該画素の第１辺側に到達する。
【００１９】以上のように駆動電源ラインを配置するこ
とで、駆動電源ラインの存在によって他の回路素子に例
えば寄生容量の発生などの電気的な悪影響を及ぼすこと
なく、マトリクスの隣接行間で非常に簡潔な配線パター
ンとすることができる。また、この駆動電源ラインは画
素領域内でその第２辺側から第１辺側へと横切るが、上
述のようにスイッチング用薄膜トランジスタと被駆動素
子との間を、例えば選択ラインの延在方向に延びるパタ
ーンとすることで、マトリクス配列において配線効率の
低下しやすい斜め方向への配線部分をなくすこともでき
る。よって、配線効率を高めることができ、画素の発光
領域を増加させることが可能となる。
【００２０】本発明の他の態様では、マトリクス状に配
置された複数の画素のそれぞれが、被駆動素子と、駆動
電源ラインからの電力を被駆動素子に供給する素子駆動
用薄膜トランジスタと、選択時にデータラインから供給
されるデータ信号に基づいて前記素子駆動用薄膜トラン
ジスタを制御するスイッチング用薄膜トランジスタと、
を少なくとも備えるアクティブマトリクス型表示装置で
あって、各画素において、前記スイッチング用薄膜トラ
ンジスタと前記データラインとの接続領域と、前記素子
駆動用薄膜トランジスタと該駆動電源ラインが接続され
ている領域とは、該画素の第１辺付近に配置されてい
る。
【００２１】データラインとスイッチング用薄膜トラン
ジスタとの接続領域では、例えば、駆動電源ラインが邪
魔にならないように画素の第２辺側に配置すればよく、
そして、第１辺側に形成された素子駆動用薄膜トランジ
スタは、上記画素第２辺側から第１辺側に横切るように
延びた駆動電源ラインと接続すればよい。このように配
置することで、例えばデルタ配列の場合であっても、駆
動電源ラインを特別な迂回用配線を用いたり、行間での
斜め方向に配線する必要がなく、駆動電源ラインの配線
パターンが簡潔となり、また配線長を短くすることが容
易となる。
【００２２】本発明の他の態様では、マトリクス状に配
置された複数の画素のそれぞれが、被駆動素子と、駆動
電源ラインからの電力を被駆動素子に供給する素子駆動
用薄膜トランジスタと、選択時にデータラインから供給
されるデータ信号に基づいて前記素子駆動用薄膜トラン
ジスタを制御するスイッチング用薄膜トランジスタと、
を少なくとも備えるアクティブマトリクス型表示装置で
あって、前記素子駆動用薄膜トランジスタのゲートは、
対応する前記スイッチング用薄膜トランジスタに接続さ
れており、前記駆動電源ラインは、各画素において、該
画素内を横切り、前記素子駆動用薄膜トランジスタのゲ
ートと前記スイッチング用薄膜トランジスタとの接続配
線経路と交差する。
【００２３】画素領域内を駆動電源ラインが横切って配
置される場合であっても、例えば上記接続配線経路が素
子駆動用薄膜トランジスタのゲートと一体の場合、この
配線経路と駆動電源ラインとが交差しても、ゲートと駆
動電源ラインとは異なる材料を用い、それぞれ異なる工
程で、異なる層として、少なくとも層間が絶縁された状
態で形成することができ、特別な絶縁構造を取ることな
く２つを交差させることができる。そして、最短の配線
長で駆動電源ラインを配置してデルタ配列などに対応す
ることができる。
【００２４】本発明の他の態様では、上記いずれかのア
クティブマトリクス型表示装置において、前記複数の画
素は、マトリクスの列方向では、隣接行の同一色の画素
が互いに行方向にずれて配置されている。
【００２５】本発明の他の態様では、上記アクティブマ
トリクス型表示装置において、前記データラインは、前
記マトリクスの列方向に各画素の間を通って延び、該デ
ータラインには、行毎に該ライン左側と右左側に交互に
配置されている同色の画素の前記スイッチング用薄膜ト
ランジスタが接続されている。
【００２６】本発明の他の態様では、上記アクティブマ
トリクス型表示装置において、前記駆動電源ラインは、
前記デーラインと交差することなく列方向に延び、対応
する画素の前記素子駆動用薄膜トランジスタに接続され
ている。
【００２７】マトリクス配置された画素領域の間、画素
領域内を蛇行するようにデータラインと駆動電源ライン
とを形成する必要がある場合でも、この２つのラインを
交差させないようにレイアウトすることで、これらのラ
インを同一材料を用いて同時に形成することができ、製
造工程の共通化が図れ、製造コストの低減などにおいて
有利となる。
【００２８】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。
【００２９】図１は、本発明の実施形態に係るｍ行ｎ列
のアクティブマトリクス型ＥＬ表示装置の画素レイアウ
トを示している。１画素は図１においてそれぞれ一点鎖
線で囲んだ領域が該当し、回路構成は上述の図４と同様
であり、各画素は、被駆動素子である有機ＥＬ素子５
０、スイッチング用ＴＦＴ（第１ＴＦＴ）１０、素子駆
動用ＴＦＴ（第２ＴＦＴ）２０及び保持容量Ｃｓを備え
ている。
【００３０】第１ＴＦＴ１０は、そのゲートがゲートラ
イン（ＧＬ）４０に接続され、ｎｃｈで構成された第１
ＴＦＴ１０は、そのドレインにデータライン（ＤＬ）４
２が接続され、ソースは保持容量Ｃｓに接続されてい
る。保持容量Ｃｓは、ソースと一体の第１電極と、この
第１電極と対向して設けられた第２電極とにより構成さ
れており、第２電極は、行方向に配線された容量ライン
（ＳＬ）４６と一体で形成されている。第１ＴＦＴ１０
のソース及び保持容量Ｃｓの第１電極は、第２ＴＦＴ２
０のゲートに接続され、ｐｃｈで構成された第２ＴＦＴ
２０は、そのソースに駆動電源ライン（ＶＬ）４４が接
続され、ドレインは、有機ＥＬ素子５０の陽極に接続さ
れている。
【００３１】１画素は以上の通りの回路構成を備え、各
画素は、ここではＲ，Ｇ，Ｂのいずれかに対応してお
り、同色の画素は、行毎に所定ピッチだけ（図１では２
画素弱）ずれて列方向に並んだデルタ配列となってい
る。また、データラインＤＬ４２は、行毎にずれ、かつ
データライン４２を基準としてその左右に交互に配置さ
れる同色の画素の第１ＴＦＴ１０に接続されており、画
素間を蛇行しながら列方向に延びる。
【００３２】そして、本実施形態では、駆動電源ライン
４４が、各画素をその形成領域内を横切りながら列方向
に延びて各画素の第２ＴＦＴ２０と接続され、該第２Ｔ
ＦＴ２０を介して有機ＥＬ素子５０に電流を供給するレ
イアウトとなっている。
【００３３】具体的には、まず、駆動電源ライン４４
は、例えば図１の１行目のＲ画素を例に説明すると、Ｒ
画素の第１ＴＦＴ１０がＲ用のデータライン４２と接続
されている領域では、Ｒ画素のデータライン配置辺（第
１辺：この画素では左側）と反対の第２辺（ここでは右
側）に配置されている。
【００３４】また、本実施形態では、各画素の第１及び
第２ＴＦＴ１０及び２０は、画素の列方向に沿った対向
辺（第１及び第２辺）のうち、同じ辺の付近（ここでは
データラインの配置される第１辺側）に配置されてい
る。従って、駆動電源ライン４４は第２ＴＦＴ２０と接
続するために、第２辺側からデータライン４２の配置さ
れる第１辺側へとＲ画素内を横切って延び、第２ＴＦＴ
２０との接続領域では、画素の第１辺側に配置されてお
り、Ｒ用データライン４２と並んで列方向に延びてい
る。
【００３５】１行目のＲ画素に隣接するＧ画素において
も、同様に、Ｇ用データライン４２がＧ画素の第１ＴＦ
Ｔ１０と接続される領域では、駆動電源ライン４４は、
これらの接続の邪魔にならないよう、Ｇ用データライン
４２と反対側の画素の第２辺側（右側）に配置され、Ｇ
画素の第２ＴＦＴ２０と接続される領域では駆動電源ラ
イン４４は、Ｇ用データライン４２と同じ画素の第１辺
側（左側）に配置されている。
【００３６】図１の２行目においては、例えば上記１行
目のＲ画素の下行に相当するＧ画素に着目すると、２行
目のＧ画素の第１ＴＦＴ１０とＧ用データライン４２と
の接続領域では、１行目のＲ画素にとっての第１辺側
（ここでは左側）からほぼ直線状に列方向に延びた駆動
電源ライン４４が、２行目のＧ画素にとっての第２辺
側、つまりＧ用データライン４２の配置される第１辺側
と反対側の辺（左側）に配置されている。
【００３７】そして、この駆動電源ライン４４は２行目
のＧ画素領域をやはり第２辺側から第１辺側へと横切
り、Ｇ画素の第２ＴＦＴ２０とこの駆動電源ライン４４
との接続領域では、Ｇ画素の第１辺側である右側に配置
され、Ｇ画素の第１辺側に配置されるデータライン４２
（Ｇ用）と並んで列方向に延びている。
【００３８】駆動電源ライン４４が各画素を横切る位置
は、各画素の発光領域を実質的に規定する有機ＥＬ素子
５０の形成領域に影響を与えない位置であることが好ま
しい。アクティブマトリクス型の有機ＥＬ表示装置にお
いて、各画素の発光領域は、実質的には有機ＥＬ素子５
０の形成領域、特に、画素毎に個別に形成される陽極の
延在領域によってほぼ規定される。画素の残りの領域に
は、この有機ＥＬ素子５０を駆動するための第１及び第
２ＴＦＴ１０，２０と保持容量Ｃｓなどが配置され、こ
れら残りの領域は、元々、発光には寄与しない。従っ
て、駆動電源ライン４４は、これら１画素内の発光に寄
与しない領域をできる限り通るように配置することで発
光面積が縮減されることを防止できる。このため、本実
施形態では、駆動電源ライン４４は、画素の第２辺側か
ら、画素内の第１ＴＦＴ１０と有機ＥＬ素子５０との間
を、ゲートライン４０の延在方向に沿って横切り、該画
素の第１辺側においてデータライン４２と並んで列方向
に延びるレイアウトが採用されている。
【００３９】第２ＴＦＴ２０は有機ＥＬ素子５０に駆動
電源ライン４４からの電流を供給するので、有機ＥＬ素
子５０の形成領域の近くに配置されることが多く、一
方、ゲートライン４０からの選択信号を受けてデータ信
号を取り込む第１ＴＦＴ１０は、ゲートライン４０の近
くに配置されることが多い。従って、できるだけ有機Ｅ
Ｌ素子５０の形成領域を避け、かつデータライン４２と
は交差しないように駆動電源ライン４４を配置するた
め、駆動電源ライン４４を発光領域（有機ＥＬ素子５０
の形成領域）と第１ＴＦＴ１０の形成領域との間に通す
ことは好適である。
【００４０】ここで、第２ＴＦＴ２０のゲート電極は、
第１ＴＦＴ１０のソース（又はドレイン）に電気的に接
続されており、上述のように有機ＥＬ素子５０と第１Ｔ
ＦＴ１０との間を横切る駆動電源ライン４４は、この第
２ＴＦＴ２０のゲートと第１ＴＦＴ１０のソースとの間
の配線経路と交差することとなる。一方、図１に示すよ
うに、駆動電源ライン４４は、データライン４２と交差
することなく配線され、この２つのライン４２及び４４
は、互いに例えばＡｌなどの同一材料を用い、これを同
時にパターニングして形成されている。また、ゲートラ
イン４０、保持容量ライン４６、及び第２ＴＦＴのゲー
ト電極は、上記駆動電源ライン４４及びデータライン４
２との間に層間絶縁層を挟んで下層に、例えばＣｒなど
を用い、これらは同時にパターニングして形成されてい
る。従って、上述のように、駆動電源ライン４４が画素
内を横切ることにより、この駆動電源ライン４４と、第
２ＴＦＴ２０のゲートとが交差することとなっても、第
２ＴＦＴ２０のゲートと上記駆動電源ライン４４との層
間は層間絶縁層によって絶縁されており、駆動電源ライ
ン４４は、この第２ＴＦＴ２０のゲート電極、或いはこ
のゲート電極と一体の配線層の上層において比較的自由
に配線することができる。但し、カップリング容量等が
形成されることから、できる限り配線同士が重ならない
ようにすることが好ましい。
【００４１】図２は、上述のような回路レイアウトに基
づいた画素平面構造の一例を示しており、図３の
（ａ）、（ｂ）に図２のＡ−Ａ線に沿った断面（第１Ｔ
ＦＴ断面）、Ｂ−Ｂ線に沿った断面（第２ＴＦＴ断面）
をそれぞれ示している。図２に示す例では、同色の画素
が行毎に１．５画素ずれたデルタ配列となっている。図
２では、１画素を構成する有機ＥＬ素子５０、第１，第
２ＴＦＴ１０、２０、及び保持容量Ｃｓは、ゲートライ
ン４０と、データライン４２とによって規定された領域
に構成されている。
【００４２】第１ＴＦＴ１０は、ゲートラインＧＬとデ
ータラインＤＬとの交差部近傍に形成されている。図２
の例では、１行目の各画素の第１ＴＦＴ１０は、該画素
の左側（画素の第１辺側）に配置され、２列目の各画素
の第１ＴＦＴ１０は、該画素の右側（画素の第１辺側）
にそれぞれ配置されている。
【００４３】ガラスなどの透明絶縁基板１の上には図３
（ａ）に示すように第１ＴＦＴ１０の能動層６が形成さ
れており、この能動層６には、レーザアニール処理によ
ってａ−Ｓｉを多結晶化して得たｐ−Ｓｉが用いられて
いる。ゲートライン４０から該ゲートライン４０と一体
のゲート電極２が突出形成され、能動層６を覆って形成
されたゲート絶縁膜４の上に２カ所ゲート電極２が配置
され、回路的にダブルゲート構造のＴＦＴが形成されて
いる。能動層６はゲート電極２の直下の領域がチャネル
領域６ｃとなり、チャネル領域６ｃの両側には、ここで
はリン（Ｐ）などの不純物がドープされたドレイン領域
６ｄ、ソース領域６ｓが形成され、ｎｃｈ−ＴＦＴが構
成されている。
【００４４】第１ＴＦＴ１０のドレイン領域６ｄは、第
１ＴＦＴ１０全体を覆って形成される層間絶縁膜１４の
上に形成され、画素に対応した色のデータ信号を供給す
るデータライン４２と、該層間絶縁膜１４及びゲート絶
縁膜４とに開口されたコンタクトホールで接続されてい
る。
【００４５】第１ＴＦＴ１０のソース領域６ｓには、保
持容量Ｃｓが接続されている。この保持容量Ｃｓは、第
１電極７と第２電極８とが層間にゲート絶縁膜４を挟ん
で重なっている領域に形成されている。第１電極７は、
図２のようにゲートライン４０と同様行方向に延び、ゲ
ートと同一材料から形成された容量ライン４６と一体で
形成されている。また、第２電極８は、第１ＴＦＴ１０
の能動層６と一体で、該能動層６が第１電極７の形成位
置まで延出して構成されている。この第２電極８は、図
２に示すように第１及び第２ＴＦＴ１０，２０の配置さ
れる画素の第１辺側でコネクタ４８を介して第２ＴＦＴ
２０のゲート電極２４に接続されている。
【００４６】本実施形態において、第２ＴＦＴ２０は、
１画素内で、上記第１ＴＦＴ１０と同様にこの画素にデ
ータ信号を供給するデータライン４２の配置サイドに形
成される。つまり、概ね四角形の画素の列方向に延びる
対向する２辺のうち、データライン４２の配置される第
１辺側に、第１ＴＦＴ１０及び第２ＴＦＴ２０のいずれ
もが配置されている。この第２ＴＦＴ２０は、図３
（ｂ）のような断面構造を備え、本実施形態では、デー
タライン４２の延在方向（列方向）沿った長いチャネル
１６ｃを備えている。第２ＴＦＴ２０の能動層１６は、
上記第１ＴＦＴ１０の能動層６と同時に基板１上に形成
されたものであり、レーザアニール処理により、ａ−Ｓ
ｉが多結晶化されて形成された多結晶シリコンが用いら
れている。
【００４７】この第２ＴＦＴ２０のチャネル長方向は細
長い形状の１画素の長手方向に沿うように配置されてい
る。必ずしも、このような向きにチャネル長方向を設定
する必要はなく、また図示するようにチャネル長を非常
に長くする必要はない。しかし、データラインの延在方
向にチャネル長方向が向き、かつ十分長いチャネル長と
すれば、例えばパルス状のレーザをこのチャネル長方向
に走査した場合、第２ＴＦＴ２０の全能動層領域が１回
のパルスだけで多結晶化されず、必ず複数回レーザ照射
を受けて多結晶化することが可能となる。このため、異
なる位置の画素の第２ＴＦＴ２０との間でトランジスタ
特性に大きな差が出ることを防止することが可能とな
る。
【００４８】多結晶シリコンからなる能動層１６の上に
はゲート絶縁膜４が形成され、このゲート絶縁膜４の上
に第１ＴＦＴ１０と同様、第２ＴＦＴ２０のゲート電極
２４が形成されている。この第２ＴＦＴ２０のゲート電
極２４は、上記コネクタ４８によって、第１ＴＦＴ１０
の能動層６と一体の保持容量Ｃｓの第２電極８に接続さ
れており、画素の第１辺側の端に配置されたコネクタ４
８から延びてゲート絶縁膜４上の能動層１６上方を広く
覆うようにパターニングされている。
【００４９】第２ＴＦＴ２０の能動層１６は、ゲート電
極２４によって上方が覆われている領域がチャネル領域
１６ｃであり、このチャネル領域１６ｃの両側にはそれ
ぞれソース領域１６ｓと、ドレイン領域１６ｄが形成さ
れている。能動層１６のソース領域１６ｓは、画素の第
１辺側（図２では画素の第１辺側であって、かつコネク
タ４８と有機ＥＬ素子５０との間）において、能動層１
６上のゲート絶縁膜４及び層間絶縁膜１４を貫通して形
成されたコンタクトホールを介し、駆動電源ライン４４
と接続されている。上述のように、駆動電源ライン４４
は、第１ＴＦＴ１０とデータライン４２との接続領域で
は、画素の第２辺側に配置されているが、第２ＴＦＴ２
０と駆動電源ライン４４との接続領域より下の位置（図
中の下方向）では、画素の第１辺側においてデータライ
ン４２と並んで列方向に延びている。そして、図２の２
行目の画素では、この駆動電源ライン４４は、保持容量
Ｃｓと有機ＥＬ素子５０との間をこの画素の第２辺側か
ら第１辺側へと行方向に横切って第２ＴＦＴ２０の能動
層１６と接続され、この２行目の画素にデータ信号を供
給するデータライン４２と平行に列方向に延びている。
【００５０】なお、第１ＴＦＴ１０及び第２ＴＦＴ２０
は、図２及び図３に示すような形状や構造に限られない
が、駆動電源ライン４４を簡潔に配線するために、少な
くとも第１ＴＦＴ１０とデータライン４２とのコンタク
ト位置、第２ＴＦＴ２０と駆動電源ライン４４とのコン
タクト位置が、それぞれ画素の同一辺側（例えば第１辺
側）に配置することが必要である。
【００５１】コネクタ４８は、図２のようにデータライ
ン４２と、能動層１６と駆動電源ライン４４との接続位
置との間に、駆動電源ライン４４を避けるように配置し
ており、コネクタ４８は、データライン４２及び上記駆
動電源ライン４４と同一の、例えばＡｌを用い、これら
のラインと同時にパターニング形成することが可能とな
っている。また、図２に示す例では、コネクタ４８が、
駆動電源ライン４４と能動層１６とのコンタクトを行方
向に迂回するように配置されていることで、各画素は、
第１ＴＦＴ１０及び保持容量Ｃｓの形成領域と、第２Ｔ
ＦＴ２０及び有機ＥＬ素子５０の形成領域とで、その行
方向の中心が互いに少しずれているが、全体としては、
ほぼ矩形或いは矩形に近い形状となっている。もちろ
ん、矩形又は矩形に近似した形状には限られないが、画
素のデータラインの通る辺側に第１及び第２ＴＦＴ１
０，２０を配置し、一部では駆動電源ラインＶＬも同じ
辺を通る構成を採用することが好ましい。
【００５２】コネクタ４８から能動層１６の延在領域に
向かって引き出された第２ＴＦＴ２０のゲート電極２４
は、コネクタ４８の付近で、間に層間絶縁膜１４を挟ん
で駆動電源ライン４４と交差している。
【００５３】第２ＴＦＴ２０のドレイン領域１６ｄは、
マトリクスの次行に相当するゲートライン４０の近傍
で、ゲート絶縁膜４及び層間絶縁膜１４を貫通して形成
されたコンタクトホールを介し、上記駆動電源ライン４
４等と同一材料で同時に形成されたコネクタ２６と接続
されている。このコネクタ２６は、能動層１６とのコン
タクト位置から有機ＥＬ素子５０の後述する陽極形成領
域に延び、上記駆動電源ライン４４、データライン４２
及びコネクタ４８，２６を覆って基板全面に形成された
第１平坦化絶縁層１８に開口されたコンタクトホールを
介して有機ＥＬ素子５０の陽極５２と電気的に接続され
ている。
【００５４】また、図３（ｂ）に示すように、上記第１
平坦化絶縁層１８の上には、有機ＥＬ素子５０の陽極５
２の形成中央領域のみ開口され、陽極５２のエッジを覆
い、また配線領域及び第１及び第２ＴＦＴの形成領域を
覆って第２平坦化絶縁層６１が形成されている。そし
て、有機ＥＬ素子５０の発光素子層５１が、陽極５２及
び第２平坦化絶縁層６１上に形成されている。また発光
素子層５１の上には全画素共通の金属電極５７が形成さ
れている。
【００５５】有機ＥＬ素子５０は、ＩＴＯ(Indium Tin
Oxide）等からなる透明の陽極５２と、例えばＡｌなど
の金属からなる陰極５７との間に有機化合物が用いられ
た発光素子層（有機層）５１が形成されて構成されてお
り、本実施形態では、図３（ｂ）に示すように基板１側
から陽極５２、発光素子層５１、陰極５７がこの順に積
層されている。
【００５６】発光素子層５１は、この例では、陽極側か
ら、例えばホール輸送層５４、有機発光層５５、電子輸
送層５６が例えば真空蒸着によって順に積層されてい
る。また、少なくとも発光層５５は発光色毎に異なる材
料が用いられているが、他のホール輸送層５４、電子輸
送層５６は、図３に示すように全画素に対して共通で形
成することも可能である。各層に用いられる材料は、一
例として以下の通りである。
【００５７】ホール輸送層５４：ＮＢＰ、 発光層５５：レッド（Ｒ）・・・ホスト材料（Ａｌ
ｑ3）に赤色のドーパント（ＤＣＪＴＢ）をドープ、 グリーン（Ｇ）・・・ホスト材料（Ａｌｑ3）に緑色の
ドーパント（Coumarin 6）をドープ、 ブルー（Ｂ）・・・ホスト材料（Ａｌｑ3）に青色のド
ーパント(Perylene)をドープ、 電子輸送層５６：Ａｌｑ3、 また、陰極５７と電子輸送層５６との間には例えばフッ
化リチウム（ＬｉＦ）等を用いた電子注入層を形成して
いても良い。またホール輸送層はそれぞれ異なる材料を
用いた第１及び第２ホール輸送層から構成されていても
良い。また、各発光素子層５１は少なくとも発光材料を
含有する発光層５５を備えているが、用いる材料によっ
ては上記ホール輸送層や、電子輸送層などは必ずしも必
要でないこともある。なお、略称にて記載した材料の正
式名称は、それぞれ、「ＮＢＰ」・・・N,N'-Di((naphthal
ene-1-yl)-N,N'-diphenyl-benzidine)、「Ａｌｑ3」・・・
Tris(8-hydroxyquinolinato)aluminum、「ＤＣＪＴＢ」
・・・(2-(1,1-Dimethylethyl)-6-(2-(2,3,6,7-tetrahydro
-1,1,7,7-tetramethyl-1H,5H-benzo[ij]quinolizin-9-y
l)ethenyl)-4H-pyran-4-ylidene)propanedinitrile、
「Coumarin 6」・・・3-(2-Benzothiazolyl)-7-(diethylam
ino)coumarin、「ＢＡｌｑ」・・・(1,1'-Bisphenyl-4-0la
to)bis(2-methyl-8-quinolinplate-N 1,08)Aluminum、
である。但し、もちろんこのような構成には限られな
い。
【００５８】図２にも示されているように、デルタ配列
が採用されていても、配線が斜め方向に引き回される領
域が無く、本実施形態では各画素、特に有機ＥＬ素子５
０の形成領域は概ね矩形とすることが可能となってい
る。例えば図５に示すようなレイアウトでは、デルタ配
列の画素のずれ量が大きくなるほど、画素の形状は
「＞」や「＜」のように大きく屈曲することとなり、有
機ＥＬ素子の形成領域も同様に屈曲したパターンとせざ
るを得なくなる。ここで、上述のように発光素子層５１
は、現在のところ真空蒸着によって形成されており、画
素毎に個別パターンの蒸着層を形成するためには、パタ
ーンに応じた開口部を備えた蒸着マスクを基板と蒸着源
との間に配置して蒸着を行う必要がある。このような蒸
着マスクに形成した開口部により有機層をパターニング
する場合、途中で大きく屈折したような複雑な開口パタ
ーンは、単純な矩形のパターンと比較して均一な蒸着が
難しくなると考えられる。従って、本実施形態のように
画素の各素子のレイアウト及び駆動電源ライン４４の配
線パターンを工夫することにより、有機ＥＬ素子５０の
有機層（蒸着層）をより均一に形成することも可能とな
る。
【００５９】
【発明の効果】以上説明したように、この発明において
は、デルタ配列のように同色の画素が所定ピッチづつず
れて配置されている場合であっても、各画素にデータ信
号を供給するデータラインと、各画素に電力を供給する
駆動電源ラインとを簡潔に配線することができる。特
に、駆動電源ラインの配線パターンについてもデータラ
インと同様に配線長を最小限として配線でき、各画素の
発光領域を最大限確保して明るく高解像度のカラー表示
装置を実現することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る画素配列を示す概略
図である。
【図２】 図１の配列のより具体的な平面図である。
【図３】 図２のＡ−Ａ線及びＢ−Ｂ線に沿った断面構
造を示す図である。
【図４】 アクティブマトリクス型の有機ＥＬ表示装置
の１画素当たりの回路構成を示す図である。
【図５】 デルタ配列を採用した場合に予想されるアク
ティブマトリクス型の有機ＥＬ表示装置のレイアウト例
である。
【符号の説明】
１ 基板（ガラス基板）、２，２４ ゲート電極、４
ゲート絶縁膜、６，１６ 能動層、７ 保持容量第１電
極、８ 保持容量第２電極、１０ 第１ＴＦＴ（スイッ
チング用ＴＦＴ）、１４ 層間絶縁膜、１８ 平坦化絶
縁層、２０ 第２ＴＦＴ（素子駆動用ＴＦＴ）、２６，
４８ コネクタ、４０ ゲートライン（ＧＬ，選択ライ
ン）、４２ データライン（ＤＬ）、４４ 駆動電源ラ
イン（ＶＬ）、４６ 容量ライン（ＳＬ）、５０ 有機
ＥＬ素子、５１ 発光素子層、５２ 陽極、５４ ホー
ル輸送層、５５ 有機発光層、５６ 電子輸送層、５７
陰極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｈ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB04 AB17 AB18 BA06 DB03 GA04 5C080 AA06 BB05 DD05 DD22 FF11 JJ03 JJ06 5C094 AA02 BA12 BA29 BA43 CA19 CA24 DA09 DA14 DA15 DB01 DB03 DB04 EA04 EA07 5G435 AA00 BB05 BB12 CC09 CC12 EE33 EE37 EE41

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 マトリクス状に配置された複数の画素の
    それぞれが、 被駆動素子と、 駆動電源ラインからの電力を該被駆動素子に供給する素
    子駆動用薄膜トランジスタと、 選択時にデータラインから供給されるデータ信号に基づ
    いて前記素子駆動用薄膜トランジスタを制御するスイッ
    チング用薄膜トランジスタと、を少なくとも備えるアク
    ティブマトリクス型表示装置であって、 各画素において、前記駆動電源ラインは、前記スイッチ
    ング用薄膜トランジスタが前記データラインと接続され
    ている領域では、該画素の対向する第１及び第２辺のう
    ち前記データラインと反対側の第２辺側に配置され、前
    記素子駆動用薄膜トランジスタと該駆動電源ラインが接
    続されている領域では、前記データライン側の第１辺側
    に配置されていることを特徴とするアクティブマトリク
    ス型表示装置。
  2. 【請求項２】 請求項１に記載のアクティブマトリクス
    型表示装置において、 前記駆動電源ラインは、画素の第２辺側から、画素内の
    前記スイッチング用薄膜トランジスタと前記被駆動素子
    との間を横切って該画素の第１辺側に延びることを特徴
    とするアクティブマトリクス型表示装置。
  3. 【請求項３】 請求項１に記載のアクティブマトリクス
    型表示装置において、 前記駆動電源ラインは、画素の第２辺側から、画素内の
    前記スイッチング用薄膜トランジスタと前記被駆動素子
    との間を、前記スイッチング用薄膜トランジスタに選択
    信号を供給する選択ラインの延在方向に延びて該画素の
    第１辺側に到達することを特徴とするアクティブマトリ
    クス型表示装置。
  4. 【請求項４】 マトリクス状に配置された複数の画素の
    それぞれが、 被駆動素子と、 駆動電源ラインからの電力を該被駆動素子に供給する素
    子駆動用薄膜トランジスタと、 選択時にデータラインから供給されるデータ信号に基づ
    いて前記素子駆動用薄膜トランジスタを制御するスイッ
    チング用薄膜トランジスタと、を少なくとも備えるアク
    ティブマトリクス型表示装置であって、 各画素において、前記スイッチング用薄膜トランジスタ
    と前記データラインとの接続領域と、前記素子駆動用薄
    膜トランジスタと該駆動電源ラインが接続されている領
    域とは、該画素の第１辺付近に配置されていることを特
    徴とするアクティブマトリクス型表示装置。
  5. 【請求項５】 マトリクス状に配置された複数の画素の
    それぞれが、 被駆動素子と、 駆動電源ラインからの電力を該被駆動素子に供給する素
    子駆動用薄膜トランジスタと、 選択時にデータラインから供給されるデータ信号に基づ
    いて前記素子駆動用薄膜トランジスタを制御するスイッ
    チング用薄膜トランジスタと、を少なくとも備えるアク
    ティブマトリクス型表示装置であって、 前記素子駆動用薄膜トランジスタのゲートは、対応する
    前記スイッチング用薄膜トランジスタに接続されてお
    り、 前記駆動電源ラインは、各画素において、該画素内を横
    切り、前記素子駆動用薄膜トランジスタのゲートと前記
    スイッチング用薄膜トランジスタとの接続配線経路と交
    差することを特徴とするアクティブマトリクス型表示装
    置。
  6. 【請求項６】 請求項１〜５のいずれか一つに記載のア
    クティブマトリクス型表示装置において、 前記複数の画素は、マトリクスの列方向では、隣接行の
    同一色の画素が互いに行方向にずれて配置されているこ
    とを特徴とするアクティブマトリクス型表示装置。
  7. 【請求項７】 請求項６に記載のアクティブマトリクス
    型表示装置において、 前記データラインは、前記マトリクスの列方向に各画素
    の間を通って延び、該データラインには、行毎に該ライ
    ン左側と右左側に交互に配置されている同色の画素の前
    記スイッチング用薄膜トランジスタが接続されているこ
    とを特徴とするアクティブマトリクス型表示装置。
  8. 【請求項８】 請求項６又は請求項７に記載のアクティ
    ブマトリクス型表示装置において、 前記駆動電源ラインは、前記データラインと交差するこ
    となく列方向に延び、対応する画素の前記素子駆動用薄
    膜トランジスタに接続されていることを特徴とするアク
    ティブマトリクス型表示装置。
JP2001303788A 2001-09-28 2001-09-28 アクティブマトリクス型表示装置 Expired - Lifetime JP4380954B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001303788A JP4380954B2 (ja) 2001-09-28 2001-09-28 アクティブマトリクス型表示装置
TW091121441A TW546601B (en) 2001-09-28 2002-09-19 Active matrix type display device
CNB02143381XA CN1251165C (zh) 2001-09-28 2002-09-26 动态矩阵型显示装置
US10/256,313 US6847343B2 (en) 2001-09-28 2002-09-27 Active matrix type display device
EP02256758A EP1298634A3 (en) 2001-09-28 2002-09-27 Active matrix type display device
KR10-2002-0059091A KR100493353B1 (ko) 2001-09-28 2002-09-28 액티브 매트릭스형 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001303788A JP4380954B2 (ja) 2001-09-28 2001-09-28 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2003108032A true JP2003108032A (ja) 2003-04-11
JP4380954B2 JP4380954B2 (ja) 2009-12-09

Family

ID=19123821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001303788A Expired - Lifetime JP4380954B2 (ja) 2001-09-28 2001-09-28 アクティブマトリクス型表示装置

Country Status (6)

Country Link
US (1) US6847343B2 (ja)
EP (1) EP1298634A3 (ja)
JP (1) JP4380954B2 (ja)
KR (1) KR100493353B1 (ja)
CN (1) CN1251165C (ja)
TW (1) TW546601B (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166662A (ja) * 2003-11-28 2005-06-23 Samsung Electronics Co Ltd 有機発光表示板及びその製造方法
JP2005352147A (ja) * 2004-06-10 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
JP2006163384A (ja) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd 発光表示装置およびその製造方法
US7129937B2 (en) 2003-09-30 2006-10-31 Sanyo Electric Co., Ltd. Active matrix type display device
US7196747B2 (en) 2003-04-29 2007-03-27 Samsung Sdi Co., Ltd. Flat panel display comprising semiconductor layer with heterogeous lines
JP2007241302A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2007241300A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2007241301A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
US7545347B2 (en) 2004-01-22 2009-06-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7557784B2 (en) 2004-11-22 2009-07-07 Samsung Mobile Display Co., Ltd. OLED pixel circuit and light emitting display using the same
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
JP2011243441A (ja) * 2010-05-19 2011-12-01 Nec Lighting Ltd 有機ｅｌ装置
US8076674B2 (en) 2004-05-24 2011-12-13 Samsung Mobile Display Co., Ltd. Display device
JP2013061676A (ja) * 2005-03-31 2013-04-04 Semiconductor Energy Lab Co Ltd 表示装置
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP2015092275A (ja) * 2007-12-03 2015-05-14 株式会社半導体エネルギー研究所 表示装置
US9082344B2 (en) 2003-11-25 2015-07-14 Samsung Display Co., Ltd. Pixel circuit in flat panel display device and method for driving the same
JP2016075868A (ja) * 2014-10-09 2016-05-12 Ｎｌｔテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
KR20160092530A (ko) * 2015-01-27 2016-08-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101755164B1 (ko) 2007-08-15 2017-07-06 소니 주식회사 표시장치
JP2019526896A (ja) * 2016-09-23 2019-09-19 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 電源メッシュを有するディスプレイ
WO2019187047A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
WO2020065992A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示デバイス
JP2021089440A (ja) * 2015-12-11 2021-06-10 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122949B2 (ja) * 2002-11-29 2008-07-23 セイコーエプソン株式会社 電気光学装置、アクティブマトリクス基板及び電子機器
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
JP4686122B2 (ja) * 2003-11-28 2011-05-18 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置及びその製造方法
US20050231447A1 (en) * 2004-04-14 2005-10-20 Shuo-Hsiu Hu Pixel arrangement in a display system
KR100636503B1 (ko) * 2004-06-25 2006-10-18 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
JP4846998B2 (ja) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
US7382384B2 (en) 2004-12-07 2008-06-03 Eastman Kodak Company OLED displays with varying sized pixels
US7868883B2 (en) * 2005-05-27 2011-01-11 Seiko Epson Corporation Electro-optical device and electronic apparatus having the same
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
US8026669B2 (en) 2006-03-31 2011-09-27 Canon Kabushiki Kaisha Display device
JP5309468B2 (ja) * 2006-05-31 2013-10-09 株式会社ニコン 液晶表示素子、表示装置、観察装置およびカメラ
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器
JP5245879B2 (ja) 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法
TWI453910B (zh) 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
JP5716015B2 (ja) * 2009-06-05 2015-05-13 北京維信諾科技有限公司 有機ｅｌおよびそのテスト方法
JP5498580B2 (ja) 2009-11-13 2014-05-21 北京維信諾科技有限公司 有機材料及び該材料を用いた有機ｅｌデバイス
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
TWI518657B (zh) 2014-03-31 2016-01-21 友達光電股份有限公司 有機電致發光顯示器的畫素單元
CN106531043B (zh) * 2015-09-11 2019-07-23 群创光电股份有限公司 显示装置
CN105116579B (zh) * 2015-09-30 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
KR102528296B1 (ko) * 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR102595916B1 (ko) 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3069280B2 (ja) * 1995-12-12 2000-07-24 松下電器産業株式会社 アクティブマトリックス型液晶表示素子及びその駆動方法
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
US7119870B1 (en) * 1998-11-27 2006-10-10 Sanyo Electric Co., Ltd. Liquid crystal display device having particular drain lines and orientation control window
JP2000227770A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2000221524A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd カラー液晶表示装置
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP4497596B2 (ja) * 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3710969B2 (ja) * 1999-09-30 2005-10-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP4596582B2 (ja) * 1999-11-05 2010-12-08 三洋電機株式会社 表示装置
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP2002251167A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 表示装置

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196747B2 (en) 2003-04-29 2007-03-27 Samsung Sdi Co., Ltd. Flat panel display comprising semiconductor layer with heterogeous lines
US7129937B2 (en) 2003-09-30 2006-10-31 Sanyo Electric Co., Ltd. Active matrix type display device
US9082344B2 (en) 2003-11-25 2015-07-14 Samsung Display Co., Ltd. Pixel circuit in flat panel display device and method for driving the same
JP2005166662A (ja) * 2003-11-28 2005-06-23 Samsung Electronics Co Ltd 有機発光表示板及びその製造方法
JP4613054B2 (ja) * 2003-11-28 2011-01-12 三星電子株式会社 有機発光表示板及びその製造方法
US7545347B2 (en) 2004-01-22 2009-06-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9007280B2 (en) 2004-05-24 2015-04-14 Samsung Display Co., Ltd. Pixel circuit of display panel and display device using the same
US8076674B2 (en) 2004-05-24 2011-12-13 Samsung Mobile Display Co., Ltd. Display device
JP2005352147A (ja) * 2004-06-10 2005-12-22 Tohoku Pioneer Corp アクティブマトリクス型発光表示パネル
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
US7557784B2 (en) 2004-11-22 2009-07-07 Samsung Mobile Display Co., Ltd. OLED pixel circuit and light emitting display using the same
JP2006163384A (ja) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd 発光表示装置およびその製造方法
JP2013061676A (ja) * 2005-03-31 2013-04-04 Semiconductor Energy Lab Co Ltd 表示装置
US8866707B2 (en) 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
US8994626B2 (en) 2006-07-31 2015-03-31 Sony Corporation Display and method for manufacturing display
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
US8810489B2 (en) 2006-07-31 2014-08-19 Sony Corporation Display and method for manufacturing display
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP4655061B2 (ja) * 2007-04-20 2011-03-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007241301A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP4600420B2 (ja) * 2007-04-20 2010-12-15 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007241300A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2007241302A (ja) * 2007-04-20 2007-09-20 Seiko Epson Corp 電気光学装置及び電子機器
JP4600419B2 (ja) * 2007-04-20 2010-12-15 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102087555B1 (ko) 2007-08-15 2020-03-10 소니 주식회사 표시장치
KR101896184B1 (ko) 2007-08-15 2018-09-07 소니 주식회사 표시장치
KR20190104494A (ko) * 2007-08-15 2019-09-10 소니 주식회사 표시장치
KR102019073B1 (ko) 2007-08-15 2019-09-06 소니 주식회사 표시장치
KR20180100517A (ko) * 2007-08-15 2018-09-11 소니 주식회사 표시장치
KR101755164B1 (ko) 2007-08-15 2017-07-06 소니 주식회사 표시장치
KR20170082137A (ko) * 2007-08-15 2017-07-13 소니 주식회사 표시장치
JP2015092275A (ja) * 2007-12-03 2015-05-14 株式会社半導体エネルギー研究所 表示装置
US9423657B2 (en) 2007-12-03 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
JP2011243441A (ja) * 2010-05-19 2011-12-01 Nec Lighting Ltd 有機ｅｌ装置
JP2016075868A (ja) * 2014-10-09 2016-05-12 Ｎｌｔテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
KR20160092530A (ko) * 2015-01-27 2016-08-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102357345B1 (ko) * 2015-01-27 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7106781B2 (ja) 2015-12-11 2022-07-26 株式会社半導体エネルギー研究所 表示装置
JP7339402B2 (ja) 2015-12-11 2023-09-05 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
JP7499924B2 (ja) 2015-12-11 2024-06-14 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
JP2021089440A (ja) * 2015-12-11 2021-06-10 株式会社半導体エネルギー研究所 表示装置
JP7062801B2 (ja) 2015-12-11 2022-05-06 株式会社半導体エネルギー研究所 表示装置
JP2022105509A (ja) * 2015-12-11 2022-07-14 株式会社半導体エネルギー研究所 表示装置
JP2022153454A (ja) * 2015-12-11 2022-10-12 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
US11552107B2 (en) 2015-12-11 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11881489B2 (en) 2015-12-11 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2020042286A (ja) * 2016-09-23 2020-03-19 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 電源メッシュを有するディスプレイ
JP2019526896A (ja) * 2016-09-23 2019-09-19 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 電源メッシュを有するディスプレイ
WO2019187047A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
US11574983B2 (en) 2018-03-30 2023-02-07 Sharp Kabushiki Kaisha Display device comprising TFT layer and light-emitting element layer
WO2020065992A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示デバイス

Also Published As

Publication number Publication date
CN1251165C (zh) 2006-04-12
US20030067458A1 (en) 2003-04-10
JP4380954B2 (ja) 2009-12-09
KR100493353B1 (ko) 2005-06-07
CN1410962A (zh) 2003-04-16
KR20030027858A (ko) 2003-04-07
TW546601B (en) 2003-08-11
EP1298634A2 (en) 2003-04-02
US6847343B2 (en) 2005-01-25
EP1298634A3 (en) 2007-04-11

Similar Documents

Publication Publication Date Title
JP4380954B2 (ja) アクティブマトリクス型表示装置
US7605784B2 (en) Flat panel display
US7042163B2 (en) Organic electroluminescence display and method of fabricating the same
CN101043047B (zh) 显示装置及其制造方法
JP3612494B2 (ja) 表示装置
US20050285108A1 (en) Pixel circuit and display device having improved transistor structure
JP2002175029A (ja) 半導体装置及び表示装置
WO2012042565A1 (ja) Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
KR20020040613A (ko) 액티브 매트릭스형 디스플레이 장치
JP5724105B2 (ja) 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
KR100699995B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US7671366B2 (en) Thin film transistor and organic light emitting device including thin film transistor
CN1551685B (zh) 彩色显示装置
US7129937B2 (en) Active matrix type display device
JP2001134214A (ja) 表示装置
KR20130141694A (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
KR101319319B1 (ko) 유기 전계발광소자
US6897910B2 (en) Electro-optical device and electronic apparatus having a concave portion containing device elements
US7394105B2 (en) Active matrix display and method of manufacturing the same
JP2001100657A (ja) 表示装置
KR20040005168A (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US7196747B2 (en) Flat panel display comprising semiconductor layer with heterogeous lines
JP2004004192A (ja) 表示装置
JP2004126121A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4380954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4