JP2003100885A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003100885A JP2003100885A JP2001294852A JP2001294852A JP2003100885A JP 2003100885 A JP2003100885 A JP 2003100885A JP 2001294852 A JP2001294852 A JP 2001294852A JP 2001294852 A JP2001294852 A JP 2001294852A JP 2003100885 A JP2003100885 A JP 2003100885A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- detection circuit
- semiconductor element
- integrated circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子等の熱源から熱検出回路部への熱
の伝導速度を向上可能な半導体集積回路を提供する。 【解決手段】 半導体素子部で発生した熱を検出回路部
において検出し、この検出された熱に応じて半導体素子
部を許容温度以下に制御する半導体集積回路であって、
第1配線パターンを有し、半導体基板上に配設された半
導体素子部と、第2配線パターンを有し、半導体基板上
に配設された検出回路部と、第1,第2配線パターンと
を接続する接続部と、を具備し、第1,第2配線パター
ン及び接続部は同じ部材に由来し、第2配線パターンは
検出回路部の上部全面を覆い、検出回路部は、第2配線
パターンを伝わる熱を検出することを特徴とする半導体
集積回路。
の伝導速度を向上可能な半導体集積回路を提供する。 【解決手段】 半導体素子部で発生した熱を検出回路部
において検出し、この検出された熱に応じて半導体素子
部を許容温度以下に制御する半導体集積回路であって、
第1配線パターンを有し、半導体基板上に配設された半
導体素子部と、第2配線パターンを有し、半導体基板上
に配設された検出回路部と、第1,第2配線パターンと
を接続する接続部と、を具備し、第1,第2配線パター
ン及び接続部は同じ部材に由来し、第2配線パターンは
検出回路部の上部全面を覆い、検出回路部は、第2配線
パターンを伝わる熱を検出することを特徴とする半導体
集積回路。
Description
【0001】
【発明の属する技術分野】本発明は、例えば半導体の保
護検出回路に関し、詳しくは、半導体素子上の配線を利
用して、過熱保護の効果の高い半導体集積回路に関す
る。
護検出回路に関し、詳しくは、半導体素子上の配線を利
用して、過熱保護の効果の高い半導体集積回路に関す
る。
【0002】
【従来の技術】例えばパワーデバイス等に代表される半
導体素子は、素子が動作することにより発生する熱量が
一般的に多い。このため、発生した熱により半導体素子
が破損しないように、許容の熱量以下に熱量を抑える過
熱保護システムが必要とされる。このような過熱保護を
行う際、半導体素子から発生する熱量が例えば検出回路
に伝達される。この検出回路により検出された熱量に応
じて、過熱保護回路等が、例えば半導体素子への電源供
給を停止するなどして、半導体素子から発生する熱量を
所定の値以下に制限する。
導体素子は、素子が動作することにより発生する熱量が
一般的に多い。このため、発生した熱により半導体素子
が破損しないように、許容の熱量以下に熱量を抑える過
熱保護システムが必要とされる。このような過熱保護を
行う際、半導体素子から発生する熱量が例えば検出回路
に伝達される。この検出回路により検出された熱量に応
じて、過熱保護回路等が、例えば半導体素子への電源供
給を停止するなどして、半導体素子から発生する熱量を
所定の値以下に制限する。
【0003】図7は、上記したような過熱保護システム
において、従来の検出回路部を概略的に示している。図
7に示すように、シリコン等の半導体基板51上に、熱
源となる半導体素子部52a、熱を検出する検出回路部
53が形成される。54は、半導体素子部52a上に形
成された第1の配線パターンであり、輪郭のみを示す。
この第1の配線パターン54は、一部が検出回路部53
上まで延出し、この延出部分は例えば半導体素子部52
a、検出回路部53の共通グランドとされる。第1の配
線パターン54上に、図示せぬ絶縁膜を介して、第2の
配線パターン55が設けられる(ハッチングを用いて図
示される)。第1,第2の配線パターン54,55は、
絶縁膜内に形成された例えばスルーホール等により相互
に接続される。また、同様に、複数の半導体素子部52
b,52cが半導体基板51上に形成される。
において、従来の検出回路部を概略的に示している。図
7に示すように、シリコン等の半導体基板51上に、熱
源となる半導体素子部52a、熱を検出する検出回路部
53が形成される。54は、半導体素子部52a上に形
成された第1の配線パターンであり、輪郭のみを示す。
この第1の配線パターン54は、一部が検出回路部53
上まで延出し、この延出部分は例えば半導体素子部52
a、検出回路部53の共通グランドとされる。第1の配
線パターン54上に、図示せぬ絶縁膜を介して、第2の
配線パターン55が設けられる(ハッチングを用いて図
示される)。第1,第2の配線パターン54,55は、
絶縁膜内に形成された例えばスルーホール等により相互
に接続される。また、同様に、複数の半導体素子部52
b,52cが半導体基板51上に形成される。
【0004】上記構成の検出回路部において、各半導体
素子部52a〜52cにおいて発生した熱が半導体基板
51を介して、検出回路部53に伝達される。この検出
回路部53は、この熱を検出し、例えばその熱量が所定
の値以上の場合、保護回路部56により、保護システム
が作動する。このとき、半導体素子部52aが例えば、
約300℃まで許容できるとすると、熱が配線基板51
を伝わる時間を考慮して、例えば検出回路部53が15
0℃となったときに保護回路部56が動作するように構
成される。さらに、半導体素子部52bは、半導体素子
部52aに比べて、検出回路部53までの距離が遠いた
め、検出回路部53において、例えば130℃となった
とき半導体素子部52bに対応する保護回路部56が動
作するように構成される。すなわち、各半導体素子部5
2a〜52cと検出回路部53との距離に応じて、半導
体素子部52a〜52cの実際の許容温度より低い温度
にて保護回路部56が動作するように設定される。
素子部52a〜52cにおいて発生した熱が半導体基板
51を介して、検出回路部53に伝達される。この検出
回路部53は、この熱を検出し、例えばその熱量が所定
の値以上の場合、保護回路部56により、保護システム
が作動する。このとき、半導体素子部52aが例えば、
約300℃まで許容できるとすると、熱が配線基板51
を伝わる時間を考慮して、例えば検出回路部53が15
0℃となったときに保護回路部56が動作するように構
成される。さらに、半導体素子部52bは、半導体素子
部52aに比べて、検出回路部53までの距離が遠いた
め、検出回路部53において、例えば130℃となった
とき半導体素子部52bに対応する保護回路部56が動
作するように構成される。すなわち、各半導体素子部5
2a〜52cと検出回路部53との距離に応じて、半導
体素子部52a〜52cの実際の許容温度より低い温度
にて保護回路部56が動作するように設定される。
【0005】
【発明が解決しようとする課題】ところで、上記したよ
うに、各半導体素子部52a〜52cにおいて発生した
熱は、半導体基板51を介して検出回路部53に伝わ
る。一般に、シリコンは熱伝導率が低いため、半導体素
子部52a〜52cが実際の許容温度に達しているにも
関わらず、検出回路部53で検出される温度が、保護回
路部56を動作する温度まで達しないことがある。この
場合、半導体素子部52a〜52cが破壊されてしま
う。
うに、各半導体素子部52a〜52cにおいて発生した
熱は、半導体基板51を介して検出回路部53に伝わ
る。一般に、シリコンは熱伝導率が低いため、半導体素
子部52a〜52cが実際の許容温度に達しているにも
関わらず、検出回路部53で検出される温度が、保護回
路部56を動作する温度まで達しないことがある。この
場合、半導体素子部52a〜52cが破壊されてしま
う。
【0006】また、このような問題を回避するために、
半導体素子部52a〜52cの実際の許容温度より低い
温度(例えば半導体素子52aが200℃として)とな
ったときに保護回路部56が動作するように、この温度
に対応した温度で検出回路部53が保護回路部56を動
作させるように検出回路部53を設定する。このため、
半導体集積回路全体の許容温度が、実際の許容温度より
低く制限される。
半導体素子部52a〜52cの実際の許容温度より低い
温度(例えば半導体素子52aが200℃として)とな
ったときに保護回路部56が動作するように、この温度
に対応した温度で検出回路部53が保護回路部56を動
作させるように検出回路部53を設定する。このため、
半導体集積回路全体の許容温度が、実際の許容温度より
低く制限される。
【0007】さらに、上記した熱の伝導の時間差を考慮
して、検出回路部53を、半導体素子部52a〜52c
の近傍に配置したり、半導体素子部52a〜52c内部
に配置している。このため、各素子の配置が大幅に制限
され、半導体集積回路全体のサイズが増大することとな
る。
して、検出回路部53を、半導体素子部52a〜52c
の近傍に配置したり、半導体素子部52a〜52c内部
に配置している。このため、各素子の配置が大幅に制限
され、半導体集積回路全体のサイズが増大することとな
る。
【0008】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、半導体素子
等の熱源から熱検出回路部への熱の伝導速度を向上可能
な半導体集積回路を提供しようとするものである。
れたものであり、その目的とするところは、半導体素子
等の熱源から熱検出回路部への熱の伝導速度を向上可能
な半導体集積回路を提供しようとするものである。
【0009】
【課題を解決するための手段】本発明の半導体集積回路
は、上記課題を解決するため、半導体素子部で発生した
熱を検出回路部において検出し、この検出された熱に応
じて前記半導体素子部を許容温度以下に制御する半導体
集積回路であって、第1配線パターンを有し、半導体基
板上に配設された半導体素子部と、第2配線パターンを
有し、前記半導体基板上に配設された検出回路部と、前
記第1,第2配線パターンとを接続する接続部と、を具
備し、前記第1,第2配線パターン及び前記接続部は同
じ部材に由来し、前記第2配線パターンは前記検出回路
部の上部全面を覆い、前記検出回路部は、前記第2配線
パターンを伝わる熱を検出することを特徴とする。
は、上記課題を解決するため、半導体素子部で発生した
熱を検出回路部において検出し、この検出された熱に応
じて前記半導体素子部を許容温度以下に制御する半導体
集積回路であって、第1配線パターンを有し、半導体基
板上に配設された半導体素子部と、第2配線パターンを
有し、前記半導体基板上に配設された検出回路部と、前
記第1,第2配線パターンとを接続する接続部と、を具
備し、前記第1,第2配線パターン及び前記接続部は同
じ部材に由来し、前記第2配線パターンは前記検出回路
部の上部全面を覆い、前記検出回路部は、前記第2配線
パターンを伝わる熱を検出することを特徴とする。
【0010】更に、本発明に係る実施の形態には種々の
段階の発明が含まれており、開示される複数の構成要件
における適宜な組み合わせにより種々の発明が抽出され
得る。例えば、実施の形態に示される全構成要件から幾
つかの構成要件が省略されることで発明が抽出された場
合、その抽出された発明を実施する場合には省略部分が
周知慣用技術で適宜補われるものである。
段階の発明が含まれており、開示される複数の構成要件
における適宜な組み合わせにより種々の発明が抽出され
得る。例えば、実施の形態に示される全構成要件から幾
つかの構成要件が省略されることで発明が抽出された場
合、その抽出された発明を実施する場合には省略部分が
周知慣用技術で適宜補われるものである。
【0011】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照して説明する。なお、以下の説明におい
て、略同一の機能及び構成を有する構成要素について
は、同一符号を付し、重複説明は必要な場合にのみ行
う。
て図面を参照して説明する。なお、以下の説明におい
て、略同一の機能及び構成を有する構成要素について
は、同一符号を付し、重複説明は必要な場合にのみ行
う。
【0012】図1(a),(b)は、本発明に係る半導
体集積回路を概略的に示している。図1(a)は、半導
体集積回路1の平面図であり、図1(b)は、図1
(a)のIB−IB線に沿った断面図である。図1
(a),(b)に示すように、半導体集積回路1は、例
えばシリコン等からなる半導体基板2上に、例えばパワ
ーモジュール等の半導体素子部3が設けられる。また、
半導体基板2上に、半導体素子部3の温度を検出する検
出回路部4が設けられる。これら、半導体素子部3及び
検出回路部4は、図1(b)において、素子領域のみ示
している。この検出回路部4は、保護回路部5と接続さ
れる。検出回路部4が検出した温度に応じて、保護回路
部5が、例えば電源の供給を停止する等して半導体素子
部3が許容温度を越えないように制御する。この他、例
えば、半導体素子部3に供給される電流を制限し、また
は、半導体素子部3でのデューティーを制御することに
より、半導体素子部3でのパワー損失を軽減させて温度
上昇を制限することもできる。
体集積回路を概略的に示している。図1(a)は、半導
体集積回路1の平面図であり、図1(b)は、図1
(a)のIB−IB線に沿った断面図である。図1
(a),(b)に示すように、半導体集積回路1は、例
えばシリコン等からなる半導体基板2上に、例えばパワ
ーモジュール等の半導体素子部3が設けられる。また、
半導体基板2上に、半導体素子部3の温度を検出する検
出回路部4が設けられる。これら、半導体素子部3及び
検出回路部4は、図1(b)において、素子領域のみ示
している。この検出回路部4は、保護回路部5と接続さ
れる。検出回路部4が検出した温度に応じて、保護回路
部5が、例えば電源の供給を停止する等して半導体素子
部3が許容温度を越えないように制御する。この他、例
えば、半導体素子部3に供給される電流を制限し、また
は、半導体素子部3でのデューティーを制御することに
より、半導体素子部3でのパワー損失を軽減させて温度
上昇を制限することもできる。
【0013】上記半導体基板2上の半導体素子部3にお
いて、例えばアルミニウム、ポリシリコン等の導電性部
材からなる第1の配線パターン6が設けられる。この第
1の配線パターン6は、一部が検出回路部4に延出し、
接続され、この部分は例えば共通のグランド線とされ
る。第1の配線パターン6には、絶縁膜7を介して、例
えばアルミニウム、ポリシリコン等の導電性部材からな
る第2の配線パターン8が設けられる。この第2の配線
パターン8は、半導体素子部3において、上記第1の配
線パターン6とほぼ同じ形状の第1の部分(第1配線パ
ターン)8aと、所定の大きさを持った一部が延出した
接続部8bと、この接続部8bと接続され、検出回路部
4上の全面まで形成された第2の部分(第2配線パター
ン)8cとを有する。接続部8bは、例えば、半導体素
子部3と対向する検出回路部4の辺と略同一程度の幅を
有していればよい。第1,第2の配線パターン6,8相
互間は、半導体素子部3において、例えば絶縁膜7に設
けられたスルーホール(図示せぬ)を介して接続され
る。
いて、例えばアルミニウム、ポリシリコン等の導電性部
材からなる第1の配線パターン6が設けられる。この第
1の配線パターン6は、一部が検出回路部4に延出し、
接続され、この部分は例えば共通のグランド線とされ
る。第1の配線パターン6には、絶縁膜7を介して、例
えばアルミニウム、ポリシリコン等の導電性部材からな
る第2の配線パターン8が設けられる。この第2の配線
パターン8は、半導体素子部3において、上記第1の配
線パターン6とほぼ同じ形状の第1の部分(第1配線パ
ターン)8aと、所定の大きさを持った一部が延出した
接続部8bと、この接続部8bと接続され、検出回路部
4上の全面まで形成された第2の部分(第2配線パター
ン)8cとを有する。接続部8bは、例えば、半導体素
子部3と対向する検出回路部4の辺と略同一程度の幅を
有していればよい。第1,第2の配線パターン6,8相
互間は、半導体素子部3において、例えば絶縁膜7に設
けられたスルーホール(図示せぬ)を介して接続され
る。
【0014】上記半導体集積回路1において、9は、半
導体基板2上の第1の配線パターン6以外の領域に形成
された例えば酸化シリコン等の絶縁膜である。
導体基板2上の第1の配線パターン6以外の領域に形成
された例えば酸化シリコン等の絶縁膜である。
【0015】上記構成の半導体集積回路1の動作につい
て説明する。半導体集積回路1が動作することに従い、
半導体素子部3において熱が発生する。この熱は、半導
体素子部3において第2の配線パターン8を介して検出
回路部4に伝わる。検出回路部4にて検出された熱の温
度に応じて、保護回路部5が動作し、半導体素子部3が
許容温度以下に制御される。
て説明する。半導体集積回路1が動作することに従い、
半導体素子部3において熱が発生する。この熱は、半導
体素子部3において第2の配線パターン8を介して検出
回路部4に伝わる。検出回路部4にて検出された熱の温
度に応じて、保護回路部5が動作し、半導体素子部3が
許容温度以下に制御される。
【0016】第1の実施形態によれば、半導体素子部3
に設けられた第2の配線パターン8を用いて検出回路部
4に熱を伝導する。配線パターンは、一般にアルミニウ
ム等の熱伝導性の高い材料を用いて構成される。したが
って、半導体素子部3で発生した熱が、高速で検出回路
部4に達する。このため、検出回路部4での熱の検出が
遅れることにより、半導体素子部3が許容温度を越えて
しまうことを回避できる。
に設けられた第2の配線パターン8を用いて検出回路部
4に熱を伝導する。配線パターンは、一般にアルミニウ
ム等の熱伝導性の高い材料を用いて構成される。したが
って、半導体素子部3で発生した熱が、高速で検出回路
部4に達する。このため、検出回路部4での熱の検出が
遅れることにより、半導体素子部3が許容温度を越えて
しまうことを回避できる。
【0017】また、上記したように半導体素子部3から
検出回路部4まで、高速で熱が伝わるため、従来例のよ
う検出回路部4を半導体素子部3の近傍または内部に配
置する必要がない。このため、各素子の配置の仕方の自
由度が増し、半導体集積回路全体のサイズを縮小でき
る。
検出回路部4まで、高速で熱が伝わるため、従来例のよ
う検出回路部4を半導体素子部3の近傍または内部に配
置する必要がない。このため、各素子の配置の仕方の自
由度が増し、半導体集積回路全体のサイズを縮小でき
る。
【0018】さらに、半導体素子部3の熱が高速で伝わ
るため、検出回路部4において、従来例のように保護回
路部5を動作させる設定温度を、余裕を持たせて低く設
定する必要がない。このため、半導体素子部3の実際の
許容温度に近い温度まで、設定温度を上げることがで
き、半導体集積回路全体の許容温度を上げることができ
る。
るため、検出回路部4において、従来例のように保護回
路部5を動作させる設定温度を、余裕を持たせて低く設
定する必要がない。このため、半導体素子部3の実際の
許容温度に近い温度まで、設定温度を上げることがで
き、半導体集積回路全体の許容温度を上げることができ
る。
【0019】(第2の実施形態)図2は、本発明の第2
の実施形態に係る半導体集積回路を概略的に示してい
る。第1の実施形態において、第2の配線パターン8の
第2の部分8dは、検出回路部4の全面を覆うように形
成する。これに対し、第2の実施形態では、第2の部分
8dが検出回路部4の周囲を囲うように形成される。そ
の他の構成については、第1の実施形態と同様であり、
説明は省略する。
の実施形態に係る半導体集積回路を概略的に示してい
る。第1の実施形態において、第2の配線パターン8の
第2の部分8dは、検出回路部4の全面を覆うように形
成する。これに対し、第2の実施形態では、第2の部分
8dが検出回路部4の周囲を囲うように形成される。そ
の他の構成については、第1の実施形態と同様であり、
説明は省略する。
【0020】第2の実施形態によれば、第1の実施形態
と同様の効果を得られる。
と同様の効果を得られる。
【0021】(第3の実施形態)第1,第2の実施形態
において、第2の配線パターン8の第2の部分8cは、
絶縁膜7上に形成される。これに対して、第3の実施形
態では、第2の配線パターン8の第2の部分8dは第2
の実施形態におけるそれと平面構造は同じである。しか
し、検出回路部4の半導体基板2内に達する突出部8e
を有する。
において、第2の配線パターン8の第2の部分8cは、
絶縁膜7上に形成される。これに対して、第3の実施形
態では、第2の配線パターン8の第2の部分8dは第2
の実施形態におけるそれと平面構造は同じである。しか
し、検出回路部4の半導体基板2内に達する突出部8e
を有する。
【0022】第3の実施形態の平面図は、図2と同じで
ある。図3は、図2のIII−III線に沿った断面図であ
り、本発明の第3の実施形態に係る半導体集積回路を示
している。
ある。図3は、図2のIII−III線に沿った断面図であ
り、本発明の第3の実施形態に係る半導体集積回路を示
している。
【0023】図3に示すように、第2の配線パターン8
の第2の部分8dは、検出回路部4の周囲に沿って、表
面から突出した突出部8eを有する。この突出部8e
は、半導体基板2内まで達する。その他の構成について
は、第1の実施形態と同様であり、説明は省略する。
の第2の部分8dは、検出回路部4の周囲に沿って、表
面から突出した突出部8eを有する。この突出部8e
は、半導体基板2内まで達する。その他の構成について
は、第1の実施形態と同様であり、説明は省略する。
【0024】第3の実施形態によれば、第1の実施形態
と同様の効果を得られる。さらに、検出回路部4におい
て、第2の配線パターン8が突出部8eを介して半導体
基板2まで達する。このため、第2の配線パターン8が
絶縁膜7上に設けられた第1の実施形態に比べて、半導
体素子部3の熱がより高速に検出回路部4に伝達され
る。したがって、第1の実施形態による効果をさらに向
上させた効果を得られる。
と同様の効果を得られる。さらに、検出回路部4におい
て、第2の配線パターン8が突出部8eを介して半導体
基板2まで達する。このため、第2の配線パターン8が
絶縁膜7上に設けられた第1の実施形態に比べて、半導
体素子部3の熱がより高速に検出回路部4に伝達され
る。したがって、第1の実施形態による効果をさらに向
上させた効果を得られる。
【0025】(第4の実施形態)図4は、本発明の第4
の実施形態に係る半導体集積回路を示している。上記第
1乃至第3の実施形態では、第1の配線パターン6上に
設けられた第2の配線パターン8を用いて、半導体素子
部3で発生した熱を検出回路部4に伝達する。これに対
して、第4の実施形態では、下側に設けられた第1の配
線パターン6を用いて、熱を伝達する。
の実施形態に係る半導体集積回路を示している。上記第
1乃至第3の実施形態では、第1の配線パターン6上に
設けられた第2の配線パターン8を用いて、半導体素子
部3で発生した熱を検出回路部4に伝達する。これに対
して、第4の実施形態では、下側に設けられた第1の配
線パターン6を用いて、熱を伝達する。
【0026】図4に示すように、半導体素子部3上に設
けられた第1の配線パターン11は、第1乃至第3の実
施形態で示す第2の配線パターン8と同じ形状を有す
る。すなわち、半導体素子部3上を覆う第1の部分11
aと、一部が延出した接続部11bと、この接続部11
bと接続され、検出回路部4上の全面まで形成された第
2の部分11cとを有する。第1の配線パターン11上
には図示せぬ絶縁膜7を介して第2の配線パターン12
(ハッチングを用いて図示される)が設けられる。この
第2の配線パターン12は、一部が検出回路部4まで延
出し、接続され、この部分は、例えば共通のグランドと
される。その他の構成については、第1の実施形態と同
様であり、説明は省略する。
けられた第1の配線パターン11は、第1乃至第3の実
施形態で示す第2の配線パターン8と同じ形状を有す
る。すなわち、半導体素子部3上を覆う第1の部分11
aと、一部が延出した接続部11bと、この接続部11
bと接続され、検出回路部4上の全面まで形成された第
2の部分11cとを有する。第1の配線パターン11上
には図示せぬ絶縁膜7を介して第2の配線パターン12
(ハッチングを用いて図示される)が設けられる。この
第2の配線パターン12は、一部が検出回路部4まで延
出し、接続され、この部分は、例えば共通のグランドと
される。その他の構成については、第1の実施形態と同
様であり、説明は省略する。
【0027】第4の実施形態によれば、第1の実施形態
と同様の効果を得られる。
と同様の効果を得られる。
【0028】(第5の実施形態)図5は、本発明の第5
の実施形態に係る半導体集積回路を概略的に示してい
る。第5の実施形態は、第2の実施形態と第4の実施形
態とを組み合わせたものである。すなわち、第1の配線
パターン11を用いて、半導体素子部3で発生した熱を
検出回路部4に伝達する。また、第1の配線パターン1
1の第2の部分11dは、第2の実施形態と同様に、検
出回路部4の周囲を囲うように形成される。その他の構
成については、第1の実施形態と同様であり、説明は省
略する。
の実施形態に係る半導体集積回路を概略的に示してい
る。第5の実施形態は、第2の実施形態と第4の実施形
態とを組み合わせたものである。すなわち、第1の配線
パターン11を用いて、半導体素子部3で発生した熱を
検出回路部4に伝達する。また、第1の配線パターン1
1の第2の部分11dは、第2の実施形態と同様に、検
出回路部4の周囲を囲うように形成される。その他の構
成については、第1の実施形態と同様であり、説明は省
略する。
【0029】第5の実施形態によれば、第1の実施形態
と同様の効果を得られる。
と同様の効果を得られる。
【0030】なお、図5中のVI−VI線については後述す
る。
る。
【0031】(第6の実施形態)図6は、図5のVI−VI
線に沿った断面図であり、本発明の第6の実施形態に係
る半導体集積回路を概略的に示している。第6の実施形
態は、第3の実施形態と第4の実施形態とを組み合わせ
たものである。すなわち、第1の配線パターン11を用
いて、半導体素子部3で発生した熱を検出回路部4に伝
達する。また、第1の配線パターン11の第2の部分1
1dは、第3の実施形態と同様に、表面から突出した突
出部11eを有する。この突出部11は、半導体基板2
内まで達する。その他の構成については、第1の実施形
態と同様であり、説明は省略する。
線に沿った断面図であり、本発明の第6の実施形態に係
る半導体集積回路を概略的に示している。第6の実施形
態は、第3の実施形態と第4の実施形態とを組み合わせ
たものである。すなわち、第1の配線パターン11を用
いて、半導体素子部3で発生した熱を検出回路部4に伝
達する。また、第1の配線パターン11の第2の部分1
1dは、第3の実施形態と同様に、表面から突出した突
出部11eを有する。この突出部11は、半導体基板2
内まで達する。その他の構成については、第1の実施形
態と同様であり、説明は省略する。
【0032】第6の実施形態によれば、第3の実施形態
と同様の効果を得られる。
と同様の効果を得られる。
【0033】その他、本発明の思想の範疇において、当
業者であれば、各種の変更例及び修正例に想到し得るも
のであり、それら変更例及び修正例についても本発明の
範囲に属するものと了解される。
業者であれば、各種の変更例及び修正例に想到し得るも
のであり、それら変更例及び修正例についても本発明の
範囲に属するものと了解される。
【0034】
【発明の効果】以上、詳述したように本発明によれば、
半導体素子等の熱源から熱検出回路部への熱の伝導速度
を向上可能な半導体集積回路を提供できる。
半導体素子等の熱源から熱検出回路部への熱の伝導速度
を向上可能な半導体集積回路を提供できる。
【図1】本発明の第1の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図2】本発明の第2の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図3】本発明の第3の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図4】本発明の第4の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図5】本発明の第5の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図6】本発明の第6の実施形態に係る半導体集積回路
を概略的に示す図。
を概略的に示す図。
【図7】従来の半導体集積回路を概略的に示す図。
1…半導体集積回路、
2…半導体基板、
3…半導体素子部、
4…検出回路部、
5…保護回路部、
6…第1の配線パターン、
7…絶縁膜、
8…第2の配線パターン。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鶴岡 正紹
神奈川県川崎市川崎区駅前本町25番地1
東芝マイクロエレクトロニクス株式会社内
Fターム(参考) 5F033 HH04 HH08 JJ04 JJ08 KK01
KK04 KK08 MM21 NN13 UU01
VV12
5F038 AZ08 BH16 CA08 CD01 CD02
CD18 EZ20
Claims (5)
- 【請求項1】半導体素子部で発生した熱を検出回路部に
おいて検出し、この検出された熱に応じて前記半導体素
子部を許容温度以下に制御する半導体集積回路であっ
て、 第1配線パターンを有し、半導体基板上に配設された半
導体素子部と、 第2配線パターンを有し、前記半導体基板上に配設され
た検出回路部と、 前記第1,第2配線パターンとを接続する接続部と、 を具備し、前記第1,第2配線パターン及び前記接続部
は同じ部材に由来し、前記第2配線パターンは前記検出
回路部の上部全面を覆い、前記検出回路部は、前記第2
配線パターンを伝わる熱を検出することを特徴とする半
導体集積回路。 - 【請求項2】前記接続部は、前記検出回路部が前記半導
体素子部と対向する第1辺と略同一の幅を有することを
特徴とする請求項1に記載の半導体集積回路。 - 【請求項3】前記第2配線パターンは、前記検出回路部
の上部の輪郭部分のみを覆っていることを特徴とする請
求項1に記載の半導体集積回路。 - 【請求項4】前記第2配線パターンに設けられ、前記検
出回路部の前記半導体基板内に達する突起部をさらに具
備することを特徴とする請求項3に記載の半導体集積回
路。 - 【請求項5】前記第1,第2配線パターン及び前記接続
部は、前記半導体基板上に配設された第3配線パターン
及び絶縁膜上に配設されたことを特徴とする請求項1乃
至4のいずれかに記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294852A JP2003100885A (ja) | 2001-09-26 | 2001-09-26 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001294852A JP2003100885A (ja) | 2001-09-26 | 2001-09-26 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003100885A true JP2003100885A (ja) | 2003-04-04 |
Family
ID=19116376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001294852A Pending JP2003100885A (ja) | 2001-09-26 | 2001-09-26 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003100885A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100369250C (zh) * | 2003-09-02 | 2008-02-13 | 罗姆股份有限公司 | 半导体集成电路 |
JP7396264B2 (ja) | 2020-12-24 | 2023-12-12 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
-
2001
- 2001-09-26 JP JP2001294852A patent/JP2003100885A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100369250C (zh) * | 2003-09-02 | 2008-02-13 | 罗姆股份有限公司 | 半导体集成电路 |
JP7396264B2 (ja) | 2020-12-24 | 2023-12-12 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6529062B2 (en) | Power module | |
JP2006303006A (ja) | パワーモジュール | |
US9041052B2 (en) | Semiconductor device, semiconductor unit, and power semiconductor device | |
JP2004319992A (ja) | モジュール構成式のパワー半導体モジュール | |
WO2015029159A1 (ja) | 半導体装置 | |
JP5974988B2 (ja) | 電子装置 | |
JP6745991B2 (ja) | 半導体パワーモジュール | |
JP3125529B2 (ja) | 半導体装置 | |
JP2017139406A (ja) | 半導体装置 | |
US11292511B2 (en) | Electronic control unit and electric power steering apparatus having the same | |
JP4305356B2 (ja) | 半導体装置 | |
JPH0621330A (ja) | 半導体パワーモジュール | |
JP7380062B2 (ja) | 半導体モジュール | |
JP2003100885A (ja) | 半導体集積回路 | |
JP2006332176A (ja) | 半導体装置 | |
JP2006108256A (ja) | 電力半導体装置 | |
JP6156131B2 (ja) | 半導体装置 | |
JP2005252090A (ja) | 半導体素子の温度検出方法及び電力変換装置 | |
JP2001358259A (ja) | 半導体パッケージ | |
JP5018624B2 (ja) | 負荷駆動用半導体装置 | |
JPH01214048A (ja) | 半導体集積装置 | |
JP2000286292A (ja) | 支持体にろう付けされる電力部品とその取付け方法 | |
JP6483963B2 (ja) | 電力変換装置 | |
US20200120825A1 (en) | Power electronic module | |
JPH01293548A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |