JP2003100820A - プローブカード用基板 - Google Patents
プローブカード用基板Info
- Publication number
- JP2003100820A JP2003100820A JP2001296669A JP2001296669A JP2003100820A JP 2003100820 A JP2003100820 A JP 2003100820A JP 2001296669 A JP2001296669 A JP 2001296669A JP 2001296669 A JP2001296669 A JP 2001296669A JP 2003100820 A JP2003100820 A JP 2003100820A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- supply terminal
- tester
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
の対応が容易で、かつ同一の基板で対応できる汎用性の
あるプローブカード用基板を実現する。 【解決手段】 テスタから電源電圧の供給を受けるテス
タ電源端子と検査対象となる複数のデバイスの近傍に配
置されたデバイス用の電源端子とを接続する導電板を有
する電源層を2層以上設け、これらの電源層と同数の電
源端子によって電源端子群を形成し、この電源端子群の
電源端子をそれぞれ別々の導電板に接続し、電源端子群
の近傍に設けた浮き端子と電源端子とをジャンパ線で接
続して浮き端子と接続するプローブ針の先端をデバイス
の電源パッドに当接させる。
Description
積回路等を同時に検査するプローブカード用基板に関す
る。
を図面を用いて以下に説明する。図11は従来例を示す
正面図、図12は図11のE−E階段断面図である。図
11において、1はプローブカードである。2は検査対
象となる半導体集積回路(以下、デバイスと言う。)で
あり、同一のデバイス2がウエハ上に多数形成されてお
り、プローブカード1によって複数個同時に検査され
る。
決め穴4によって図示しないプロ―バに設けられたピン
と嵌合しプローブカードの位置を決定する。5は信号用
テスタ端子であり、図示しないテスタのテストヘッドに
接続し、信号の授受を行う。6は信号層であり、これに
設けられた導電パターン等で信号用テスタ端子5と信号
端子7とを接続している。
続するための信号用針立て部であり、信号用プローブ針
9が半田付け等の接合手段によって組立てられる。この
信号用プローブ針9は絶縁皮膜が施された被覆部9aと
接触部9bから成っており、接触部9bの先端がデバイ
ス2のパッドに当接し、テスタからの信号をデバイスに
伝え、またデバイスの応答信号をテスタに伝える。
示しないテスタヘッドに接続しデバイス2に供給するた
めの電源電圧の供給を受ける。11は導電板であり、検
査するデバイス2の個数分に分割(図11の例では8分
割)されテスタ電源端子10と、デバイス2の検査部の
両側に設けられた電源端子12とをそれぞれ接続し、導
電板11の上下面を絶縁することで電源層を形成してい
る。
針14に接続するための電源用針立て部であり、プロー
ブ針14が半田付け等の接合手段によって組立てられ
る。プローブ針14は絶縁皮膜が施された被覆部14a
と接触部14bから成っており、接触部14bの先端が
デバイス2の電源パッド15に当接し、テスタヘッドか
らの電源を供給する。
され軟質材で製作されており、プローブ針14を差し込
むことにより、プローブ針14の位置決めと固定を行っ
ている。上記の構成によって、複数個のデバイス2を検
査する場合は、ウエハ上に形成されたデバイス2の電源
パッド15や信号用のパッドに信号用プローブ針9や電
源用のプローブ針14の先端部をそれぞれ当接させる。
源端子10に供給され導電板11を介してこれに接続す
る電源端子12に送られ、電源用針立て部13からプロ
ーブ針14に導かれ、デバイス2の電源パッド15に当
接する接触部14bの先端部からデバイス2へ供給され
る。次いで、テスタヘッドから検査用の信号が送られ、
この信号が信号用テスタ端子5、信号層6に設けられた
導電パターン、信号端子7、信号用針立て部8、プロー
ブ針9、デバイス2の信号用のパッドを経由してデバイ
ス2へ送られ、その応答時間を測定する等によって検査
し各デバイスの合否を判定する。
リ、CPU、各種回路等の多種類の素子が1つのデバイ
スに組込まれるようになり、1つのデバイスに対して2
種以上の電源電圧が要求されるようになってきた。この
ため、2種類の電源電圧が要求される場合は、図13に
示すように同時に検査するデバイス2の個数を半分に
し、図13における分割された導電板11の上半分と下
半分にそれぞれ異なった電源電圧を供給して各デバイス
の合否が判定できる。
すF−F階段断面図ように導電板11を同時に検査する
デバイス2の個数の2倍に分割(図14の例では16分
割)した基板3を新たに製作し、図14における分割さ
れた導電板11の左半分と右半分にそれぞれ異なった電
源電圧をそれぞれの電源端子10に供給して各デバイス
の合否が判定できる。
が1種類の場合は図16に示すように16個のデバイス
の合否判定を同時に行うことができる。
た従来の技術においては、電源層が1層であるため、2
種類の電源電圧が必要な場合は、図13に示すように長
いプローブ針14を用いて検査する必要があり、プロー
ブ針14の抵抗値が増大することによるノイズの増加や
応答性の遅れ等により、誤判定が生じやすくなり検査合
格数が減少しデバイス2の生産性が低下する他、本来合
格すべきデバイス2をも不合格にしてしまうという問題
があった。
すようにすれば、新たに基板を製作する必要があり、こ
れによって検査コストが上昇し、製作時間がかかるため
即応性に欠けるという問題がある。また、3種類以上の
電源電圧が要求される場合は、図13と同様プローブ針
が長くなり、デバイス2の生産性が低下するという問題
があった。
要があるデバイスの場合は、汎用化を図るため、例えば
図14と同様の電源用のプローブ針の配置にして左右2
枚の導電板から同じ電源電圧を供給した場合は、2枚の
導電板に供給される電源電圧の僅かな差が原因となって
デバイス2の検査結果に誤判定を生じさせるため、図1
1のように同じ導電板から電源電圧を供給する必要があ
り、同一の基板を用いて多様なデバイスに対応するため
の汎用化を図ることが困難であるという問題もあった。
なされたもので、多種類の電源電圧の要求や多様なデバ
イスへの対応が容易で、かつ同一の基板で対応できる汎
用性のあるプローブカード用基板を実現することを目的
とする。
決するために、テスタから電源電圧の供給を受けるテス
タ電源端子と検査対象となる複数のデバイスの近傍に配
置されたデバイス用の電源端子とを接続する導電板を有
する電源層を2層以上設け、これらの電源層と同数の電
源端子によって電源端子群を形成し、この電源端子群の
電源端子をそれぞれ別々の導電板に接続し、電源端子群
の近傍に設けた浮き端子と電源端子とをジャンパ線で接
続して浮き端子と接続するプローブ針の先端をデバイス
の電源パッドに当接させたことを特徴とする。
よるプローブカード用基板の実施の形態について説明す
る。 第1実施の形態例 図1は本発明の第1実施の形態を示す正面図、図2は図
1のA−A階段断面図である。
符号を付してその説明を省略する。20は一枚の板状に
成形された導電板であり、この上下面を絶縁することで
電源層を形成している。また、導電板20を板状にする
ことによって電源供給時の電気抵抗を低減し応答性の改
善を図っている。この電源層は複数設けられ、その数は
何層であってもよいが、少なくとも同時に検査するデバ
イス2の個数と同数以上の導電板20を設けることが望
ましい。本実施の形態例では8個のデバイス2に対して
16層が設けられており、これに伴ってテスタヘッドか
ら各電源層へ電源電圧を供給するためのテスタ電源端子
21も導電板20に各1個、計16個が設けられてい
る。
電源端子群22、浮き端子23等の貫通部を導電板20
と絶縁することを目的として取除く等のために、薄い導
電板をプレス成形等の成形手段によって成形し、絶縁板
に貼り付ける等の方法で製作することができるが、プリ
ント基板等を製作するのと同等の方法を用いて樹脂等の
絶縁板上に形成してもよい。
実施の形態例の場合は16個)の互いに絶縁された電源
端子からなり、デバイス2の近傍に配置され、それぞれ
の電源端子22は別々の導電板20と接続し、これによ
ってテスタ電源端子21と接続している。また、本実施
例では、図1、図2に示すように電源端子群22をデバ
イス2の両側に配置し、図示のように各電源端子群22
の同等の位置にある電源端子は同じ導電板に接続してい
る。
の検査部の近傍であればどの位置にあってもよく、同時
に検査するデバイス2の数の整数倍に限る必要もない。
浮き端子23は、各電源端子群22の近傍に配置され、
基板3を貫通して設けられており、どの導電板20とも
導通しないように導電板20との間は絶縁されている。
また、デバイス2が必要とする電源電圧を供給する電源
端子群22の電源端子と浮き端子23との間をジャンパ
線24によって接続し、必要な電源電圧の供給を受け
る。
接続するための電源用針立て部であり、プローブ針14
が半田付け等の接合手段によって組立てられる。なお、
本実施の形態例の作用を説明するにあたって、図1、図
2のようなプローブカード1の全体を図示した図面を用
いると非常に煩雑となるため、以後は、本発明を説明す
るために図3等に示す説明図を用いて説明する。
査するために8層の電源層を持つプローブカードを想定
し、その主要部分のみを図示したものである。なお、図
3、図4はそれぞれ図1、図2と対応し、図1、図2と
同様の部分は図3、図4に図1、図2で付した符号と同
一の符号を付して示してある。次に、図3、図4を用い
て上述した構成の作用について説明する。
類の電源電圧を要求する場合の電源供給経路を主に示し
ている。図3、図4において、デバイス2は2種類の電
源電圧を必要とするので、例えばテスタ電源端子21a
〜21dには第1の電源電圧が、テスタ電源端子21e
〜21hには第2の電源電圧がテスタヘッドから供給さ
れる。また、電源端子群22は電源端子22a〜22h
によって構成されている。
して各電源端子群22の電源端子22aに接続し第1の
電源電圧を供給している。同様に、テスタ電源端子21
dは導電板20dを介して各電源端子22dに接続し第
2の電源電圧を供給しており、他のテスタ電源端子も同
様である。デバイス2aに第1の電源電圧を供給する場
合は、浮き端子23aと電源端子22aとをジャンパ線
24で接続し、プローブ針14によってデバイス2aの
電源パッド15aに供給する。
き端子23eと電源端子22eとをジャンパ線24で接
続することにより、プローブ針14を介して第2の電源
電圧が供給される。以下同様にして、デバイス2b〜2
dへもそれぞれの電源電圧が供給される。各デバイス2
の信号用のパッドには、図3では図示していないが、信
号用のテスタ端子から信号層に設けられた導電パター
ン、信号用針立て部8、プローブ針9を経由して信号が
送られ、その応答性等を計測することによってデバイス
2の検査が行われ合否が判定される。
要とする4個のデバイス2の合否判定を同時に行うこと
ができる。1種類の電源電圧を2箇所の電源パッド15
a,15bに供給する必要がある場合は、同じ導電板に
接続しているそれぞれの電源端子22aと、浮き端子2
3a,23eとをジャンパ線24でそれぞれ接続し上記
と同様にデバイス2aへ電源電圧を供給し検査する。
続する電源端子22aには同じ電位の電源電圧が供給さ
れ、新たに基板を製作する必要がなくなり即座にデバイ
ス仕様の変更に対処できる。また、1種類の電源電圧を
1箇所の電源パッドに供給する場合は、前記図3の片側
のみを使用すれば対応でき、デバイスの個数が2倍の2
列8個の場合も両側から各デバイス電源パッドに電源電
圧を供給するようにして検査する。
エハ上に形成したものを検査する場合にも、本発明のプ
ローブカードに、上記の内容を組合わせて適用すれば、
同一の基板で種々の態様のウエハに対応することができ
る。 第2実施の形態例 図5は本発明の第2実施の形態を示す説明図、図6は図
5のC−C断面図、図7は本発明の第2実施の形態の他
の態様を示す説明図である。
符号を付してその説明を省略する。図5、図6におい
て、30a〜30hは浮き端子であり、第1実施の形態
例における浮き端子23a〜23hと同様のものを電源
端子群22の近傍に増設したものである。次に、上記の
構成の作用について説明する。
電源パッド15a〜15dにそれぞれの電源電圧を供給
する必要がある場合の例について説明する。本実施の形
態の電源層は、第1実施の形態例と同様に8層であるの
で、要求される電源電圧の種類が4種類の場合は、同時
に検査するデバイス2の個数を2個とすることが必要に
なる。
テスタ電源端子21aと21bには第1の電源電圧が、
21cと21dには第2の電源電圧が、21eと21f
には第3の電源電圧が、21gと21hには第4の電源
電圧が供給され、それぞれの導電板20a〜20hを介
して、これに対応する電源端子22a〜22hに供給さ
れる。
子23cには電源端子22bから第1の電源電圧が、浮
き端子23gには電源端子22dから第2の電源電圧
が、浮き端子30cには電源端子22fから第3の電源
電圧が、浮き端子30gには電源端子22hから第4の
電源電圧が、電源端子と浮き端子とを接続することによ
って供給され、浮き端子の針立て部25に組立てられた
プローブ針14の接触部14bの先端がデバイス2cの
電源パッド15a〜15dに当接しそれぞれの電源電圧
を供給する。
号に対する応答性を計測する等により、デバイス2の検
査を行い合否を判定する。なお、電源端子と浮き端子と
の接続の組合わせは、デバイス2の電源パッド15a〜
15dの配置に合わせて電源パッドに近い浮き端子に必
要な電源電圧を供給するように接続すればよく、上記の
例に限るものではない。
れる場合であっても、近い浮き端子から短いプローブ針
によってデバイスの電源パッドに電源電圧を供給するこ
とができるため、精度よくデバイスの合否が判定でき、
また同一の基板で数種の電源電圧に対応できるため、汎
用性が更に向上するという効果が得られ、特に多種類の
電源電圧が要求される場合に有用である。
7に示すものがある。図7と図5との差異は、浮き端子
23を浮き端子35,36に、浮き端子30を浮き端子
37,38互いに絶縁して分割したものである。これに
よって、例えばデバイス2cの電源パッド15dに当接
するプローブ針14を浮き端子36cから接続すること
が可能になり、図5における浮き端子30cから接続す
る場合に比べてプローブ針14の長さを短くすることが
できる他、必要とする電源電圧の種類か増えた場合の対
応が容易となる。
って、より短いプローブ針での接続が可能になり合否判
定の精度が更に向上するという効果が得られ、多種類の
電源電圧に対応でき、即応性を更に向上させた汎用性の
ある基板とすることができるという効果が得られる。な
お、浮き端子の列数や分割数は2列や2分割に限る必要
はなく、汎用性のある基板の製作を計画する際に必要に
応じて列数や分割数を増すことにより、更に多様なデバ
イスへの対応が可能になる。
の要求数が増した場合に、同時に検査するデバイスの個
数を減じて対応するとして説明したが、電源層の数を増
して予め基板を製作することにより、本発明を適用して
多数のデバイスを同時に検査することができるのは無論
である。 第3実施の形態例 図8は本発明の第3実施の形態を示す説明図である。
符号を付してその説明を省略する。40は導電パターン
であり、導電パターン40a〜40hによって、電源端
子群22の電源端子22a〜22hをそれぞれの電源端
子群22の近傍に設けられた浮き端子23との間を接続
している。41はスリットであり、導電パターン40を
カッターナイフや彫刻刀等の刃物を用いて切断すること
により形成する。
実施の形態例と同様に第1と第2の2種類の電源電圧が
要求されている場合で説明する。なお、第1と第2の電
源電圧は第1実施の形態例と同じテスタ電源端子に供給
されているものとする。テスタ電源端子21aから第1
の電源電圧を供給する場合は、テスタ電源端子21aと
接続している電源端子22aと浮き端子23aとを接続
している導電パターン40aを残し、他の導電パターン
40b〜40hにスリット41を形成して導通を絶ち、
電源端子22aから浮き端子23aへ電源電圧を供給す
る。
を供給する場合は、同様にして必要な導電パターン40
eを残し、他の導電パターンにスリット41を形成して
導通を絶ち、電源端子22eから浮き端子23eへ電源
電圧を供給し、その他の電源パッド15a,15bへの
電源電圧の供給も同様に行う。デバイスの合否判定の作
動は、第1実施の形態例と同様であるので省略する。
3に示すジャンパ線に替えて、予め導電パターンで電源
端子と浮き端子を接続して基板を製作し、不要な導電パ
ターンを切断する等によってスリットを形成して必要な
電源端子と浮き端子とを導通させ、要求される電源電圧
を供給することができ、作業性が向上し即応性を一層高
めることができるという効果が得られる。
適用した場合で説明したが、第2実施の形態例に対して
も同様の導電パターンによる接続を適用すれば同様の効
果が得られる。 第4実施の形態例 図9は本発明の第4実施の形態を示す説明図、図10は
図9のD−D階段断面図である。
は、同一の符号を付してその説明を省略する。図9は第
2実施の形態例の図7に本発明を適用したものである。
50、52は導電板であり、各電源層に前記導電板20
を略2分割して形成されている。
を供給するテスタ電源端子である。各層の導電板50a
〜50h、52a〜52hはそれぞれテスタ電源端子と
電源端子に接続しており、例えば導電板50hはテスタ
電源端子51hと電源端子22hとに接続し、導電板5
2hはテスタ電源端子53hと電源端子22hとに接続
して各々のテスタ電源端子から供給される電源電圧をそ
れぞれの電源端子に供給している。
る。図9に示すように、2種類の電源電圧を要求するデ
バイスを複数個(図9の例では2列8個)同時に検査す
る場合は、第1と第2の電源電圧を各層の導電板に供給
して行う。例えばデバイス2aの場合は、テスタ電源端
子51aと接続している導電板50aを介して電源端子
22aに第1の電源電圧が供給される。
5aに接続し、針立て部25に取付けられたプローブ針
14の接触部14bの先端を電源パッド15aに当接さ
せてデバイス2aに第1の電源電圧を供給する。同様
に、テスタ端子51eに供給されている第2の電源電圧
は、電源端子22eと浮きパッド36aをジャンパ線2
4で接続することにより、デバイス2aの電源パッド1
5bに供給される。
態例で示した導電パターンを用いる方法によって電源端
子と浮き端子を接続してもよい。デバイス2eの場合
は、テスタ電源端子53aと接続している導電板52a
を介して電源端子22aに第1の電源電圧が供給され、
これをジャンパ線24によって浮き端子35eに接続
し、針立て部25に取付けられたプローブ針14の接触
部14bの先端を電源パッド15aに当接させてデバイ
ス2eに第1の電源電圧を供給する。
る第2の電源電圧は、電源端子22eと浮きパッド36
eをジャンパ線24で接続することにより、デバイス2
eの電源パッド15bに供給される。他のデバイス2の
場合も同様にして、それぞれの導電板50,52を介し
て、デバイス2の電源パッド15a,15bに2種類の
電源電圧が供給される。
要とする複数個のデバイスを同時に検査することができ
て検査効率を高めることができるという効果が得られ
る。これは比較的要求電源電圧の種類や数の少ないデバ
イスを多数個同時に検査する場合に有用である。また、
電源電圧が1種類の場合は、電源層の数を減らすことが
でき、更に第1実施の形態例のようにすれば基板の簡素
化が可能となり、基板製作のコストを抑えることができ
る。
明は、互いに組合わせて適用することが可能であり、ジ
ャンパ線の配線または導電パターンの切断、およびプロ
ーブ針の配置を変更するだけで、同一の基板で多種多様
の検査形態に対応できる汎用性を持たせることができる
ため、検査ラインの実情、将来の検査対象となるデバイ
スの種類等を勘案して必要な数の電源層を有するプロー
ブカード用基板を多数まとめて製作することができ、プ
ローブカード用基板の量産が可能になり、基板のコスト
が低減できることになる。また、即応性に優れた検査体
制の構築に貢献することができることにもなる。
を2層以上設け、この電源層に設けられた導電板にそれ
ぞれ接続する電源層の数と同数の電源端子によって電源
端子群を形成し、この電源端子群の近傍に設けた浮き端
子と電源端子をジャンパ線で接続することによって、複
数の電源電圧が必要な場合においても、デバイスの電源
パッドに近い浮き端子から短いプローブ針を用いて接続
することができ、プローブ針の電気抵抗の上昇やノイズ
の侵入を防止することができる。これによって応答性の
遅れやノイズによる誤判定の発生が抑えられ、精度の高
い合否判定が可能となり、デバイスの生産性が向上する
という効果が得られる。
と、1種類の電源電圧を1箇所の電源パッドに供給する
場合の同時に検査する個数を増加させること、または、
異なった種類のデバイスを1枚のウエハ上に形成したも
のを検査すること等の多様な検査形態に対して、同一の
基板を用いプローブ針の配置等を変更するだけで対応で
きるため、プローブカード用基板の汎用化が図られ、検
査コストが低減し、即応性に優れた検査体制を構築する
ことができるという効果が得られる。
図
Claims (6)
- 【請求項1】 テスタから電源電圧の供給を受けるテス
タ電源端子と、検査対象となる複数のデバイスに接続す
るデバイス用の電源端子とを有するプローブカード用基
板において、 前記テスタ電源端子と前記電源端子とを接続する導電板
を有する電源層を2層以上設けたことを特徴とするプロ
ーブカード用基板。 - 【請求項2】 請求項1において、 前記電源層と同数の前記電源端子からなる電源端子群を
形成し、該電源端子群の各電源端子がそれぞれ別の前記
導電板と接続していることを特徴とするプローブカード
用基板。 - 【請求項3】 請求項2において、 前記電源端子群の近傍に浮き端子を設け、該浮き端子と
前記電源端子とをジャンパ線で接続し、前記浮き端子と
デバイスの電源パッドに当接するプローブ針とを接続し
たことを特徴とするプローブカード用基板。 - 【請求項4】 請求項3において、 前記浮き端子を、前記電源端子群に対して2以上設けた
ことを特徴とするプローブカード用基板。 - 【請求項5】 請求項3または請求項4において、 前記浮き端子と前記電源端子とを導電パターンで接続し
たことを特徴とするプローブカード用基板。 - 【請求項6】 請求項1、請求項2、請求項3、請求項
4または請求項5において、 前記電源層の各層の導電板を2以上に分割したことを特
徴とするプローブカード用基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
US10/231,076 US6734691B2 (en) | 2001-09-27 | 2002-08-30 | Substrate for a probe card having conductive layers for supplying power to IC devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100820A true JP2003100820A (ja) | 2003-04-04 |
JP4667679B2 JP4667679B2 (ja) | 2011-04-13 |
Family
ID=19117862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001296669A Expired - Fee Related JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6734691B2 (ja) |
JP (1) | JP4667679B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018040801A (ja) * | 2016-09-07 | 2018-03-15 | エス ブイ プローブ プライベート リミテッド | テスト用回路板及びその操作方法 |
CN110501633A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力集成电路制造有限公司 | 封装级芯片测试装置及方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003287553A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | プローブカード及びそれを製造するための基板 |
TWI272394B (en) * | 2004-02-24 | 2007-02-01 | Mjc Probe Inc | Multi-function probe card |
JP2006041333A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | プローブカード |
CN100465650C (zh) * | 2005-01-18 | 2009-03-04 | 旺矽科技股份有限公司 | 探针卡 |
WO2008120302A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置の試験装置 |
CN102401846B (zh) * | 2010-09-19 | 2013-11-20 | 旺矽科技股份有限公司 | 多电源电路板及其应用探针卡 |
US9316685B2 (en) * | 2012-11-12 | 2016-04-19 | Mpi Corporation | Probe card of low power loss |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719417A (en) * | 1983-05-03 | 1988-01-12 | Wentworth Laboratories, Inc. | Multi-level test probe assembly for IC chips |
JPS63228635A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | プロ−ブ検査装置 |
JPH088312A (ja) | 1994-06-21 | 1996-01-12 | Hitachi Electron Eng Co Ltd | 多数個取りプローブカード |
JP3135825B2 (ja) * | 1995-09-27 | 2001-02-19 | 株式会社東芝 | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
US6204674B1 (en) * | 1997-10-31 | 2001-03-20 | Probe Technology, Inc. | Assembly structure for making integrated circuit chip probe cards |
-
2001
- 2001-09-27 JP JP2001296669A patent/JP4667679B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-30 US US10/231,076 patent/US6734691B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018040801A (ja) * | 2016-09-07 | 2018-03-15 | エス ブイ プローブ プライベート リミテッド | テスト用回路板及びその操作方法 |
CN110501633A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力集成电路制造有限公司 | 封装级芯片测试装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
US6734691B2 (en) | 2004-05-11 |
JP4667679B2 (ja) | 2011-04-13 |
US20030057978A1 (en) | 2003-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
CN101358999B (zh) | 探针组合体 | |
JP2003100820A (ja) | プローブカード用基板 | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
JPH11142472A (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
JPS612338A (ja) | 検査装置 | |
JP5690678B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
JPH06308163A (ja) | プローブ装置 | |
JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
JPS59208469A (ja) | プロ−ブカ−ド | |
JPH0432757Y2 (ja) | ||
KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 | |
JPH03284861A (ja) | プローブカード | |
JP2003297922A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000022298A (ja) | 表示装置 | |
JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
JPH0338849A (ja) | 半導体集積回路測定治具 | |
JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
JPH0845996A (ja) | 半導体装置用試験装置 | |
JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
JPH0483356A (ja) | マルチチップ用プローブボード | |
JP2003124270A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |